JP2004234584A - Power source circuit - Google Patents
Power source circuit Download PDFInfo
- Publication number
- JP2004234584A JP2004234584A JP2003025397A JP2003025397A JP2004234584A JP 2004234584 A JP2004234584 A JP 2004234584A JP 2003025397 A JP2003025397 A JP 2003025397A JP 2003025397 A JP2003025397 A JP 2003025397A JP 2004234584 A JP2004234584 A JP 2004234584A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference voltage
- power supply
- overcurrent detection
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、電源回路に関するものであって、この電源回路のメインスイッチをオン・オフ動作させ、直流電源電圧を昇降圧させるトランスを駆動するとともに、メインスイッチを流れる電流の過電流を検出する過電流検出回路を備えた電源回路に関するものである。
【0002】
【従来の技術】
図18に、従来の過電流検出回路を備えた電源回路の要部を示す。また図19にこの回路に係る動作波形図を示し、図20にレベル波形図を示す。この従来の電源回路に備えた過電流保護回路2は過電流検出回路60と過電流検出抵抗3とを備え、MOSFETで構成したメインスイッチ1のソース端子に過電流検出回路60と過電流検出抵抗3とを接続し、過電流検出回路60はコンパレータ61を備え、このコンパレータ61の正側の入力端子にメインスイッチ1のソース端子を接続し、同じくコンパレータ61の負側の入力端子に基準電圧生成部62を接続し、同じくコンパレータ61の出力端子にメインスイッチ1のオン・オフを制御するように構成してある。
【0003】
また、メインスイッチを流れる電流の過電流を検出し、その過電流検出信号を出力する過電流検出回路からの過電流検出信号をラッチして、メインスイッチのオン・オフ動作を禁止する動作禁止信号を発生して、メインスイッチのオン・オフ動作を停止させる制御回路における動作禁止信号の発生を継続させるとともに、直流電源の遮断に基づいてそのラッチ動作を解除するラッチ回路を備えた電源回路もある(例えば、特許文献1参照)。
【0004】
【特許文献1】
特開平11−69796号公報(第3−5頁、第1図)
【0005】
【発明が解決しようとする課題】
いずれの電源回路においても、過電流検出抵抗3の端子電圧が基準以上になるとコンパレータ出力がハイになり、メインスイッチ1のゲート端子がリセットされる。電源回路の入力電圧が変わっても過電流保護レベルは常に基準以上で一定であり、電源回路の出力電力は主電圧Vinとメインスイッチ1のドレイン電流Idで決まる。よって、入力が高いときは、出力電力が大きくなり、負荷短絡電流も大きくなるという課題が生じた。
【0006】
本発明は、上記問題に鑑みてなされたものであり、メインスイッチのオン幅に合わせて、過電流保護レベルを変えることができる電源を提供する。
【0007】
【課題を解決しようとする手段】
上記目的を達成するためになされた本発明は、電源の入力電圧に対する垂下点変動が小さくなる効果がある。出力巻線短絡時のメインスイッチの電流ピークを抑え、メインスイッチの破損を防止することができる。さらに、巻線短絡電流や負荷短絡電流を低減できる。
【0008】
通常、入力電圧が高くなると垂下点が伸びるため、短絡電流も大きくなるが、本発明によれば、入力が高いときの垂下点を入力が低いときと同程度にできるため、短絡電流の低減ができる。
【0009】
【発明の実施の形態】
以下、添付図面を用いて本発明電源回路に係る実施例を説明する。本発明に係る電源回路の第一実施例の要部を図1に示し、その動作波形図を図2及び図3に示す。1はメインスイッチ、2は過電流保護回路、3は過電流検出抵抗、10は過電流検出回路、30は第二の過電流検出回路である。
【0010】
本発明に係る電源回路は過電流保護回路2を備えてあり、この第一実施例に係る電源回路に係る過電流保護回路2は過電流検出抵抗3と過電流検出回路10,30とを備えてある。過電流検出抵抗3及び過電流検出回路10,30をMOSFETで構成した電源回路のメインスイッチ1のソース端子に接続してある。過電流検出回路10,30はコンパレータ11,31を備えてある。コンパレータ11,31の正側の入力端子にメインスイッチ1のソース端子を接続し、同じくコンパレータ11,31の負側の入力端子に基準電圧生成部12,32を接続してある。なお、本実施例では過電流検出抵抗3をメインスイッチ1のソース端子に接続してあるが、メインスイッチ1のオン抵抗を利用してもよい。また、本実施例ではメインスイッチ1をMOSFETで構成してあるが、トランジスタやIGBTで構成してもよい。
【0011】
第二の過電流検出回路30の基準電圧生成部32は定電圧源のみで構成してあるのに対し、第一の過電流検出回路10の基準電圧生成部12は定電圧源13とスイッチ14とコンデンサ15とからなり、定電圧源13とコンデンサ15とを直列に接続し、この直列回路にスイッチ14を並列に接続してあり、メインスイッチ1のオン・オフに応じてレベルが変えられるように構成してある。また、基準電圧生成部12とコンパレータ11との間に接続部を設け、この接続部に基準電圧生成部12に電流を供給する定電流回路16を接続し、メインスイッチ1のオン幅に合わせてリニアに変えるようにしてある。過電流検出回路10,30の出力端子をOR回路33のそれぞれの入力端子に接続し、OR回路33の出力端子を直接若しくは間接的にメインスイッチ1のゲート端子に接続し、メインスイッチ1のオン・オフを制御するように構成してある。
【0012】
第一実施例は以上のように構成し、以下のような作用をする。メインスイッチ1がオンのとき、第一の過電流検出回路10に設けたスイッチ14は同期してオフする。定電流回路16から電流が流れて、基準電圧生成部12に設けたコンデンサ15は充電されるとともに、図2に示すように基準電圧は上昇する。コンパレータ11において過電流検出抵抗3で検出された信号と基準信号とが比較され、メインスイッチ1のゲートリセット信号として出力する。
【0013】
一方、第二の過電流検出回路30の基準電圧は、図3に示すように一定であり、こちらも過電流検出抵抗3で検出された信号と基準信号とが比較され、メインスイッチ1のゲートリセット信号として出力する。これらはOR回路33により決定され、メインスイッチ1がオンになった段階では、第一の過電流検出回路10から出力したゲートリセット信号が採用され、図2に示すように、このゲートリセット信号がメインスイッチ1の制御端子に出力され、第一の過電流検出回路10の基準レベルが第二の過電流検出回路30の基準レベルより上回ると、第二の過電流検出回路30から出力したゲートリセット信号が採用され、図3に示すように、このゲートリセット信号がメインスイッチ1に出力される。
【0014】
メインスイッチ1がオフのとき、第一の過電流検出回路10に設けたスイッチ14は同期してオンする。コンデンサ15は放電し、メインスイッチ1が再びオンした際に、上記の作用が可能になる。
【0015】
続いて、本発明に係る電源回路の第二実施例の要部を図4に示す。第二実施例に係る電源回路は、過電流保護回路2は過電流検出抵抗3と過電流検出回路10とを設けた過電流保護回路2を備えてある。過電流検出抵抗3及び過電流検出回路10を電源回路のメインスイッチ1のソース端子に接続してある。過電流検出回路10はコンパレータ11を備えてある。コンパレータ11の正側の入力端子にメインスイッチ1のソース端子を接続し、同じくコンパレータ11の負側の入力端子に基準電圧生成部12を接続してある。この基準電圧生成部12は定電圧源13とスイッチ14とコンデンサ15とからなり、定電圧源13とスイッチ14とを直列に接続し、この直列回路にコンデンサ15を並列に接続してあり、メインスイッチ1のオン・オフに応じてレベルが変えられるように構成してある。
【0016】
基準電圧生成部12とコンパレータ11との間の接続部に定電流回路16を接続し、メインスイッチ1のオン幅に合わせてリニアに変えるようにしてある。また、この定電流回路16の接続部とコンパレータ11との間に接続部を設け、この接続部にクランプ手段である抵抗17を接続し、基準電圧生成部12の最大電圧を制限するようにしてある。なお、抵抗17の変わりにツェナーダイオードを設けてもよい。また、定電流回路16の電圧源をある基準に設定することによっても、基準電圧生成部12の最大電圧を制限するができる。コンパレータ11の出力端子をメインスイッチ1の制御端子に接続してある。
【0017】
第二実施例は以上のように構成し、以下のような作用をする。メインスイッチ1がオンのとき、過電流検出回路10に設けたスイッチ14は同期してオフする。基準電圧生成部12に設けたコンデンサ15は充電して立ち上がり、基準電圧は上昇する。コンパレータ11で、過電流検出抵抗3で検出された信号と基準信号とが比較され、メインスイッチ1のゲートリセット信号として出力する。
【0018】
本実施例においては、定電流回路16の接続部とコンパレータ11との間の接続部に抵抗17を接続してあることにより、基準電圧の最大電圧を制限することができる。即ち、抵抗17によって設定した基準電圧が最大電圧に達すると、コンパレータ11の基準レベルは抵抗でクランプされた値で一定になる。従って、この抵抗17を用いたことにより、動作波形が図3で示す第一の実施例の動作波形とほぼ等しくなり、第二の過電流検出回路30は必要なくなる。
【0019】
メインスイッチ1がオフのとき、第二の過電流検出回路10に設けたスイッチ14は同期してオンする。これにより、コンデンサ15は定電圧源13のレベルまで放電し、メインスイッチ1が再びオンした際に、上記の作用が可能になる。
【0020】
続いて、本発明に係る電源回路の第三実施例の要部を図5に示し、その動作波形図を図6に示す。第三実施例に係る電源回路は、第一実施例と概ね同じ構成であるが、第一の過電流検出回路10の基準電圧生成部12とコンパレータ11との間に接続部を設け、この接続部に定電流回路16の変わりに抵抗18を設けてある。
【0021】
第三実施例は以上のように構成し、以下のような作用をする。メインスイッチ1がオンのとき、第一の過電流検出回路10に設けたスイッチ14は同期してオフする。基準電圧生成部12に設けたコンデンサ15は充電して立ち上がる。この場合、電流供給回路に抵抗18を設けたため、抵抗18とコンデンサ15との充電特性により、図6に示すように基準電圧は曲線的に上昇する。コンパレータ11で、過電流検出抵抗3で検出された信号と基準信号とが比較され、メインスイッチ1のゲートリセット信号として出力する。なお、その他の作用は第一実施例とほぼ同様である。
【0022】
続いて、本発明に係る電源回路の第四実施例の要部を図7に示し、その動作波形図を図8に示す。第四実施例に係る電源回路は、第一実施例と概ね同じ構成であるが、第一の過電流検出回路10の基準電圧生成部12を構成する定電圧源13とコンデンサ15との直列回路とこの直列回路と並列に接続したスイッチ14との間に接続部を設け、この接続部に第二の電流供給回路を接続してある。この電流供給回路はスイッチ19と定電流回路20とを直列に接続し、メインスイッチ1のオン期間の途中でこのスイッチ19をオフさせ、第一の過電流検出回路10の検出レベルを二段階に切り替えられるように構成してある。なお、本実施例では、第一の過電流検出回路10の検出レベルを二段階に切り替えられるように構成してあるが、基準電圧生成部12のコンデンサ15とコンパレータ11との間に接続部を複数設け、これらにそれぞれ電流供給回路を設けることにより、検出レベルを三段階以上に切り替えることができる。
【0023】
第四実施例は以上のように構成し、以下のような作用をする。メインスイッチ1がオンのとき、第一の過電流検出回路10の基準電圧生成部12に設けたスイッチ14は同期してオフする。一方、第二の電流供給回路に設けたスイッチ19はオンし、図8に示すように、基準電圧生成部12に設けたコンデンサ15は充電して立ち上がり、基準電圧は上昇する。コンパレータ11で、過電流検出抵抗3で検出された信号と基準信号とが比較され、メインスイッチ1のゲートリセット信号として出力する。続いて、メインスイッチ1がオンしている途中で第二の電流供給回路に設けたスイッチ19はオフすると、定電流は1箇所で供給されることになり、電圧の上昇が緩やかになる。即ち、第四実施例は上記構成により、第一の過電流検出回路10の検出レベルを二段階に切り替えることができる。なお、その他の作用は第一実施例とほぼ同様である。
【0024】
続いて、本発明に係る電源回路の第五実施例の要部を図9に示し、その動作波形図を図10に示す。第五実施例に係る電源回路は、第一実施例と概ね同じ構成であるが、第一の過電流検出回路10の基準電圧生成部12は、定電圧源13と直列にコンデンサ15を接続して直列回路を構成し、コンデンサ15と並列にスイッチ14を接続して構成してある。
【0025】
第五実施例は以上のように構成し、以下のような作用をする。メインスイッチ1がオフのときは、第一の過電流検出回路10の基準電圧生成部12に設けたスイッチ14は同期してオフする。そのため、定電流回路16から定電流が流れるとともに、コンデンサ15は充電される。一方、メインスイッチ1がオンのとき、第一の過電流検出回路10の基準電圧生成部12に設けたスイッチ14は同期して瞬時オンする。このとき、検出レベルは下がるが、基準電圧生成部12に設けたコンデンサ15は、図10に示すように第一の過電流検出回路10の基準電圧Voffsetまでしか下がらない。その後、スイッチ14が再びオフすると、定電流回路16から定電流が流れるとともに、コンデンサ15は充電され、基準電圧は上昇する。なお、その他の作用は第一実施例とほぼ同様である。
【0026】
続いて、第六実施例について説明する。なお、第六実施例の回路構成は第五実施例と同じである。なお、第六実施例の動作波形図を図11及び図12に示す。以上のように構成し、以下のような作用をする。第六実施例では、メインスイッチ1がオフのときに、第一の過電流検出回路10の基準電圧生成部12に設けたスイッチ14は同期してオンさせる。このとき、定電圧源13の作用により基準電圧は定電圧源13で決定されるVoffsetで一定の状態になる。一方、メインスイッチ1がオンになると、しばらくの間、第一の過電流検出回路10の基準電圧生成部12のスイッチ14はオンしており、メインスイッチ1がオフのときと同様、基準電圧は定電圧源13で決定されるVoffsetで一定の状態にある。基準電圧生成部12のスイッチ14がオフすると、定電流回路16より定電流が流れるとともに、コンデンサ15は充電され、基準電圧は上昇する。基準電圧生成部12に設けたコンデンサ15は、図10に示すように基準電圧Voffsetまでしか下がらない。その後、コンデンサ15を充電して立ち上がり、基準電圧は上昇する。第一の過電流検出回路10の基準レベルが第二の過電流検出回路30の基準レベルより上回ると、第二の過電流検出回路30から出力したゲートリセット信号が採用され、図11に示すように、このゲートリセット信号がメインスイッチ1に出力される。
【0027】
続いて、本発明に係る電源回路の第七実施例の要部を図13に示す。第七実施例に係る電源回路は、過電流保護回路2は過電流検出抵抗3と過電流検出回路10とを設けてあり、過電流検出抵抗3を電源回路のメインスイッチ1のソース端子に接続してある。過電流検出回路10にコンパレータ11を設け、このコンパレータ11の正側の入力端子にメインスイッチ1のソース端子を接続し、同じくコンパレータ11の負側の入力端子に基準電圧生成部12を接続してある。この基準電圧生成部12は抵抗21,22を直列に接続し、接地側の抵抗21に並列にスイッチ23を接続してある。このスイッチ23の制御端子にタイマー回路40を接続してある。このタイマー回路40はメインスイッチ1のオンを検出し、ある一定の時間が経つと、過電流検出回路10の検出レベルを変化させる回路である。
【0028】
第七実施例は以上のように構成し、以下のような作用をする。メインスイッチ1がオフのとき、タイマー回路40はハイ信号を出力し、過電流検出回路10のスイッチ23は同期してオンする。逆にメインスイッチ1がオンすると、タイマー回路40がメインスイッチ1のオンを検出し、ある一定の時間の後、ロー信号を出力する。メインスイッチ1がオンした後、しばらくの間はタイマー回路40の出力がハイ信号を出力しているため、過電流検出回路10のスイッチ23はオンの状態にあるので、定電流回路16は抵抗22のみにかかり、図14に示すように、過電流検出回路10の基準電圧はVref2になる。
【0029】
タイマー回路40はメインスイッチ1がオンした後、メインスイッチ1のオン時間を検出して、ある一定の時間の後、ロー信号を出力する。タイマー回路40の出力がロー信号の時、スイッチ23はオフする。メインスイッチ1がオフするとタイマー回路40はハイ信号を出力し、スイッチ23はオンする。
【0030】
メインスイッチ1がオンし、一定の時間をタイマー回路40が検出すると、タイマー回路40はロー信号を出力し、過電流検出回路10のスイッチ23がオフする。よって、定電流回路16は抵抗21にもかかり、図14に示すように、過電流検出回路10の基準電圧はVref1+Vref2になる。以上より、タイマー回路40でメインスイッチ1のオンを検出し、ある一定の時間の後、スイッチ23を制御することで、過電流検出回路10の検出レベルを変化させることができる。
【0031】
続いて、本発明に係る電源回路の第八実施例の要部を図16に示す。第八実施例に係る電源回路は、第七実施例と概ね同じ構成であるが、この実施例に係る電源回路は、コンパレータ11の負側の入力端子に基準電圧生成部12を接続してあり、この基準電圧生成部12は抵抗21,22を並列に接続し、一方の抵抗21と並列に、且つ、他方の抵抗22と直列にスイッチ23を接続してある。このスイッチ23の制御端子に第七実施例と同様にタイマー回路40を接続してある。
【0032】
第八実施例は以上のように構成し、以下のような作用をする。メインスイッチ1がオフのとき、タイマー回路40はハイ信号を出力し、過電流検出回路10のスイッチ23はオンの状態にあるので、定電流回路16は抵抗21及び抵抗22にかかり、過電流検出回路10の基準電圧は抵抗21,22の合成抵抗分だけ下がる。
【0033】
メインスイッチ1がオンすると、タイマー回路40の出力はハイ信号を出力しており、過電流検出回路10のスイッチ23は同期してオン状態にある。このときの基準電圧は抵抗21及び抵抗22の合成抵抗で決定される。この後、タイマー回路40がメインスイッチ1のオンを検出し、ある一定の時間の後、タイマー回路40はロー信号を出力し、スイッチ23がオフし、定電流回路16は抵抗21のみにかかり、過電流検出回路10の基準電圧は上昇する。
以上より、タイマー回路40でメインスイッチ1のオンを検出し、ある一定の時間の後、スイッチ23を制御することで、過電流検出回路10の検出レベルを変化させることができる。
【0034】
続いて、本発明に係る電源回路の第九実施例の要部を図17に示す。この第九実施例に係る電源回路は、第七実施例と概ね同じ構成であるが、この実施例に係る電源回路は、コンパレータ11の負側の入力端子に基準電圧生成部12を接続してあり、この基準電圧生成部12は抵抗21,22,25を直列に接続し、接地側の抵抗21に並列にスイッチ23を接続するとともに、この抵抗21に接続する抵抗25にも並列にスイッチ26を接続してある。これらスイッチ23,26の制御端子にタイマー回路40を接続してある。
【0035】
第四実施例は以上のように構成し、以下のような作用をする。メインスイッチ1がオフのとき、タイマー回路40の2つの出力は共にハイ信号を出力し、過電流検出回路10のスイッチ23,26は同期してオンする。過電流検出回路10のスイッチ23,26はオンの状態にあるので、定電流回路16は抵抗22のみにかかり、過電流検出回路10の基準電圧はVref2になる。
【0036】
メインスイッチ1がオンすると、タイマー回路40がメインスイッチ1のオンを検出し、ある一定の時間がたつと、まず、スイッチ23のみオフさせる。これにより、定電流回路16は抵抗22及び21にかかり、過電流検出回路10の基準電圧はVref2+Vref1になる。さらにメインスイッチ1のオン幅が広がると、タイマー回路40がスイッチ25をオフさせ、定電流回路16は抵抗25にもかかり、過電流検出回路10の基準電圧はVref2+Vref1+Vref3になる。第九実施例は上記構成により、過電流検出回路10の基準電圧を三段階に切り替えることができる。なお、その他の作用は第七実施例とほぼ同様である。
【0037】
なお、本実施例では、第一の過電流検出回路10に三つの抵抗を直列に接続することにより、基準電圧生成部12の電圧を三段階に切り替えられるように構成してあるが、基準電圧生成部12の抵抗を四つ以上直列に接続して、基準電圧生成部12の電圧を四段階以上に切り替えることができる。
【0038】
【発明の効果】
本発明によれば、電源の入力電圧に対する垂下点変動が小さくなる効果がある。出力巻線短絡時のメインスイッチの電流ピークを抑え、メインスイッチの破損を防止することができる効果がある。さらに、巻線短絡電流や負荷短絡電流を低減できる効果がある。
【0039】
また、通常、入力電圧が高くなると垂下点が伸びるため、短絡電流も大きくなるが、本発明によれば、入力が高いときの垂下点を入力が低いときと同程度にできるため、短絡電流の低減ができる効果がある。
【図面の簡単な説明】
【図1】本発明に係る第一実施例の要部の回路図である。
【図2】第一実施例に係る動作波形図である。
【図3】第一実施例に係るレベル波形図である。
【図4】本発明に係る第二実施例の要部の回路図である。
【図5】本発明に係る第三実施例の要部の回路図である。
【図6】第三実施例に係るレベル波形図である。
【図7】本発明に係る第四実施例を示す要部の回路図である。
【図8】第四実施例に係るレベル波形図である。
【図9】本発明に係る第五及び第六実施例の要部の回路図である。
【図10】第五実施例に係る動作波形図である。
【図11】第六実施例に係るレベル波形図である。
【図12】第六実施例に係る動作波形図である。
【図13】本発明に係る第七実施例の要部の回路図である。
【図14】第七実施例に係るレベル波形図である。
【図15】第七実施例に係る動作波形図である。
【図16】本発明に係る第八実施例の要部の回路図である。
【図17】本発明に係る第九実施例の要部の回路図である。
【図18】従来例の要部の回路図である。
【図19】従来例に係る動作波形図である。
【図20】従来例に係るレベル波形図である。
【符号の説明】
1 メインスイッチ
2 過電流保護回路
3 過電流検出抵抗
10,30,60 過電流検出回路
11,31,41,61 コンパレータ
12,32,42,62 基準電圧生成部
13 定電圧源
14,19,23,26,43 スイッチ
15,44 コンデンサ
16,20,46 定電流回路
17,18,21,22,24,25 抵抗
33 OR回路
40 タイマー回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a power supply circuit, which turns on and off a main switch of the power supply circuit, drives a transformer for raising and lowering a DC power supply voltage, and detects an overcurrent of a current flowing through the main switch. The present invention relates to a power supply circuit including a current detection circuit.
[0002]
[Prior art]
FIG. 18 shows a main part of a power supply circuit including a conventional overcurrent detection circuit. FIG. 19 shows an operation waveform diagram relating to this circuit, and FIG. 20 shows a level waveform diagram. The
[0003]
An operation inhibition signal that detects an overcurrent of the current flowing through the main switch, latches an overcurrent detection signal from an overcurrent detection circuit that outputs the overcurrent detection signal, and inhibits the on / off operation of the main switch. There is also a power supply circuit provided with a latch circuit that causes the control circuit that stops the on / off operation of the main switch to continue generating an operation prohibition signal and releases the latch operation based on the cutoff of the DC power supply. (For example, see Patent Document 1).
[0004]
[Patent Document 1]
JP-A-11-69796 (pages 3-5, FIG. 1)
[0005]
[Problems to be solved by the invention]
In any of the power supply circuits, when the terminal voltage of the
[0006]
The present invention has been made in view of the above problems, and provides a power supply capable of changing an overcurrent protection level in accordance with an ON width of a main switch.
[0007]
[Means to solve the problem]
The present invention made to achieve the above object has an effect of reducing a droop point fluctuation with respect to an input voltage of a power supply. It is possible to suppress the current peak of the main switch when the output winding is short-circuited, and prevent the main switch from being damaged. Further, the winding short-circuit current and the load short-circuit current can be reduced.
[0008]
Normally, as the input voltage increases, the droop point increases, and the short-circuit current also increases.However, according to the present invention, the droop point when the input is high can be made about the same as when the input is low, thus reducing the short-circuit current. it can.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the power supply circuit of the present invention will be described with reference to the accompanying drawings. FIG. 1 shows a main part of a first embodiment of the power supply circuit according to the present invention, and FIGS. 2 and 3 show operation waveform diagrams thereof. 1 is a main switch, 2 is an overcurrent protection circuit, 3 is an overcurrent detection resistor, 10 is an overcurrent detection circuit, and 30 is a second overcurrent detection circuit.
[0010]
The power supply circuit according to the present invention includes an
[0011]
The
[0012]
The first embodiment is configured as described above and operates as follows. When the
[0013]
On the other hand, the reference voltage of the second
[0014]
When the
[0015]
FIG. 4 shows a main part of a second embodiment of the power supply circuit according to the present invention. In the power supply circuit according to the second embodiment, the
[0016]
A constant
[0017]
The second embodiment is configured as described above and operates as follows. When the
[0018]
In this embodiment, since the resistor 17 is connected to the connection between the connection of the constant
[0019]
When the
[0020]
Next, FIG. 5 shows a main part of a third embodiment of the power supply circuit according to the present invention, and FIG. 6 shows an operation waveform diagram thereof. The power supply circuit according to the third embodiment has substantially the same configuration as that of the first embodiment, except that a connection is provided between the
[0021]
The third embodiment is configured as described above and operates as follows. When the
[0022]
Subsequently, FIG. 7 shows a main part of a fourth embodiment of the power supply circuit according to the present invention, and FIG. 8 shows an operation waveform diagram thereof. The power supply circuit according to the fourth embodiment has substantially the same configuration as that of the first embodiment, except that a series circuit of a
[0023]
The fourth embodiment is configured as described above and operates as follows. When the
[0024]
Next, FIG. 9 shows a main part of a fifth embodiment of the power supply circuit according to the present invention, and FIG. 10 shows an operation waveform diagram thereof. The power supply circuit according to the fifth embodiment has substantially the same configuration as that of the first embodiment, except that the
[0025]
The fifth embodiment is configured as described above, and operates as follows. When the
[0026]
Next, a sixth embodiment will be described. The circuit configuration of the sixth embodiment is the same as that of the fifth embodiment. 11 and 12 show operation waveform diagrams of the sixth embodiment. The configuration described above is performed and the following operation is performed. In the sixth embodiment, when the
[0027]
Next, FIG. 13 shows a main part of a seventh embodiment of the power supply circuit according to the present invention. In the power supply circuit according to the seventh embodiment, the
[0028]
The seventh embodiment is configured as described above and operates as follows. When the
[0029]
The
[0030]
When the
[0031]
Next, FIG. 16 shows a main part of an eighth embodiment of the power supply circuit according to the present invention. The power supply circuit according to the eighth embodiment has substantially the same configuration as that of the seventh embodiment. However, the power supply circuit according to this embodiment has a reference
[0032]
The eighth embodiment is configured as described above and operates as follows. When the
[0033]
When the
As described above, the detection level of the
[0034]
Next, FIG. 17 shows a main part of a ninth embodiment of the power supply circuit according to the present invention. The power supply circuit according to the ninth embodiment has substantially the same configuration as that of the seventh embodiment. However, the power supply circuit according to the ninth embodiment connects the
[0035]
The fourth embodiment is configured as described above and operates as follows. When the
[0036]
When the
[0037]
In the present embodiment, three resistors are connected in series to the first
[0038]
【The invention's effect】
According to the present invention, there is an effect that the droop point fluctuation with respect to the input voltage of the power supply is reduced. This has the effect of suppressing the current peak of the main switch when the output winding is short-circuited and preventing the main switch from being damaged. Further, there is an effect that the winding short-circuit current and the load short-circuit current can be reduced.
[0039]
Also, normally, as the input voltage increases, the droop point increases, so that the short-circuit current also increases.However, according to the present invention, the droop point when the input is high can be made similar to that when the input is low, so that the short-circuit current can be reduced. There is an effect that can be reduced.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a main part of a first embodiment according to the present invention.
FIG. 2 is an operation waveform diagram according to the first embodiment.
FIG. 3 is a level waveform chart according to the first embodiment.
FIG. 4 is a circuit diagram of a main part of a second embodiment according to the present invention.
FIG. 5 is a circuit diagram of a main part of a third embodiment according to the present invention.
FIG. 6 is a level waveform chart according to a third embodiment.
FIG. 7 is a circuit diagram of a main part showing a fourth embodiment according to the present invention.
FIG. 8 is a level waveform chart according to a fourth embodiment.
FIG. 9 is a circuit diagram of a main part of the fifth and sixth embodiments according to the present invention.
FIG. 10 is an operation waveform diagram according to the fifth embodiment.
FIG. 11 is a level waveform chart according to a sixth embodiment.
FIG. 12 is an operation waveform diagram according to the sixth embodiment.
FIG. 13 is a circuit diagram of a main part of a seventh embodiment according to the present invention.
FIG. 14 is a level waveform chart according to a seventh embodiment.
FIG. 15 is an operation waveform diagram according to the seventh embodiment.
FIG. 16 is a circuit diagram of a main part of an eighth embodiment according to the present invention.
FIG. 17 is a circuit diagram of a main part of a ninth embodiment according to the present invention.
FIG. 18 is a circuit diagram of a main part of a conventional example.
FIG. 19 is an operation waveform diagram according to a conventional example.
FIG. 20 is a level waveform chart according to a conventional example.
[Explanation of symbols]
REFERENCE SIGNS
Claims (17)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003025397A JP4251877B2 (en) | 2003-02-03 | 2003-02-03 | Power circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003025397A JP4251877B2 (en) | 2003-02-03 | 2003-02-03 | Power circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004234584A true JP2004234584A (en) | 2004-08-19 |
JP4251877B2 JP4251877B2 (en) | 2009-04-08 |
Family
ID=32953692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003025397A Expired - Fee Related JP4251877B2 (en) | 2003-02-03 | 2003-02-03 | Power circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4251877B2 (en) |
-
2003
- 2003-02-03 JP JP2003025397A patent/JP4251877B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4251877B2 (en) | 2009-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10263412B2 (en) | System and method for desaturation detection | |
US10236677B2 (en) | Semiconductor device | |
KR101569903B1 (en) | Switch control device and converter comprising the same | |
US6631064B2 (en) | Apparatus and method for providing overcurrent protection for switch-mode power supplies | |
US20100254055A1 (en) | Overcurrent protection in a dimmer circuit | |
US20130176758A1 (en) | Mosfet bridge rectifier | |
US10608552B1 (en) | Transistor protection in a boost circuit using surge detection | |
KR20110103252A (en) | Power factor correction circuit and driving method thereof | |
US7852051B2 (en) | Current-limiting circuit and method for operating the circuit | |
US20060164776A1 (en) | Current-limiting circuit and method for operating the circuit | |
CN213846230U (en) | Overcurrent protection circuit | |
CN110707925A (en) | Zero-crossing detection circuit, zero-crossing detection method and switching power supply circuit | |
JP6142917B2 (en) | Power device drive circuit | |
JP6965902B2 (en) | Overcurrent protection circuit and switching circuit | |
JP6053235B2 (en) | Power supply | |
JP2011050218A (en) | Dc power supply device | |
JP2004120901A (en) | Boosting power supply unit | |
JP2004222429A (en) | Switching power supply | |
JP2011101512A (en) | Input protection circuit used for usb connection apparatus | |
EP3829062A1 (en) | Switch circuit and power conversion device | |
JP2005110366A (en) | Drive circuit | |
JP2004234584A (en) | Power source circuit | |
JP3574599B2 (en) | Inrush current prevention circuit with input overvoltage limit function | |
KR19990006822A (en) | Controller of charge generator | |
JP4950254B2 (en) | Switching power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4251877 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140130 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |