JP2004228133A - Dividing method of semiconductor wafer - Google Patents
Dividing method of semiconductor wafer Download PDFInfo
- Publication number
- JP2004228133A JP2004228133A JP2003010988A JP2003010988A JP2004228133A JP 2004228133 A JP2004228133 A JP 2004228133A JP 2003010988 A JP2003010988 A JP 2003010988A JP 2003010988 A JP2003010988 A JP 2003010988A JP 2004228133 A JP2004228133 A JP 2004228133A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- support substrate
- adhesive
- dividing
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 142
- 238000000034 method Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 239000000853 adhesive Substances 0.000 claims abstract description 37
- 230000001070 adhesive effect Effects 0.000 claims abstract description 37
- 238000005498 polishing Methods 0.000 claims description 33
- 230000010354 integration Effects 0.000 claims description 14
- 239000011521 glass Substances 0.000 claims description 7
- 239000000919 ceramic Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229920003002 synthetic resin Polymers 0.000 claims description 6
- 239000000057 synthetic resin Substances 0.000 claims description 6
- 235000012431 wafers Nutrition 0.000 description 85
- 238000005520 cutting process Methods 0.000 description 11
- 238000003384 imaging method Methods 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 241001422033 Thestylus Species 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Landscapes
- Dicing (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、半導体ウェーハの裏面を研磨し、個々の半導体チップに分割する方法に関する。
【0002】
【従来の技術】
IC、LSI等の回路が表面に形成された半導体ウェーハは、裏面が研磨されて所定の厚さに形成された後、ダイシング装置等の分割装置によって個々の半導体チップに分割される。
【0003】
半導体ウェーハの裏面を研磨する際は、表面の回路が傷付くのを防止するため、半導体ウェーハの表面には保護テープが貼着される。また、研磨後の半導体ウェーハを個々の半導体チップに分割する際は、ストリートが形成された表面側を露出させ裏面をダイシングテープに貼着して半導体ウェーハを移し替え、ダイシングフレームと一体化する(例えば特許文献1参照)。
【0004】
【特許文献1】
特開平10―284449号公報(第10頁、第9図)
【0005】
【発明が解決しようとする課題】
しかしながら、近年は、各種電子機器の小型化、軽量化のために、半導体ウェーハをその厚さが100μm以下、50μm以下と極めて薄くなるまで研削することが必要とされており、そのように薄くなるまで研削を行うと、半導体ウェーハの剛性が著しく低下して取り扱いが困難になるという問題がある。特に、半導体ウェーハを保護テープからダイシングテープに移し替える際には半導体ウェーハが割れたりして損傷するおそれがあるという問題がある。
【0006】
また、半導体ウェーハを保護テープからダイシングテープに移し替えても、ダイシングテープにたるみが生じて半導体ウェーハが割れるという問題もある。
【0007】
従って、薄く形成され剛性が低下する半導体ウェーハを個々の半導体チップに分割する場合においては、取り扱いを容易化して半導体ウェーハの割れ等の損傷を防止することに課題を有している。
【0008】
【課題を解決するための手段】
上記課題を解決するための具体的手段として本発明は、表面に複数の回路が形成された半導体ウェーハを個々の回路ごとの半導体チップに分割する半導体ウェーハの分割方法であって、半導体ウェーハを支持する第一の支持基板の上面に半導体ウェーハの表面を対面させ粘着剤を介して半導体ウェーハと第一の支持基板とを一体とする第一の一体化工程と、第一の支持基板と一体となった状態の半導体ウェーハの裏面を研磨する研磨工程と、半導体ウェーハを支持する第二の支持基板の上面に半導体ウェーハの裏面を対面させ粘着剤を介して半導体ウェーハと第二の支持基板とを一体とする第二の一体化工程と、第一の支持基板を半導体ウェーハの表面から剥離し、半導体ウェーハの表面を露出させた状態で、第二の支持基板に半導体ウェーハを移し替える移し替え工程と、第二の支持基板と一体となった半導体ウェーハを個々の半導体チップに分割する分割工程とから構成される半導体ウェーハの分割方法を提供する。
【0009】
そしてこの半導体ウェーハの分割方法は、分割工程の後に、第二の支持基板から半導体チップをピックアップするピックアップ工程が遂行されること、粘着剤は両面テープであること、粘着剤は外的刺激によって粘着力が低下すること、両面テープのうち、少なくとも半導体ウェーハが貼着される側の面は、外的刺激によって粘着力が低下すること、第二の一体化工程の前または後に、第一の支持基板と半導体ウェーハとの間に介在する粘着剤に外的刺激を与え、粘着剤の粘着力を低下させること、ピックアップ工程において、半導体チップをピックアップする前に、第二の支持基板と半導体ウェーハとの間に介在する粘着剤に外的刺激を与え、粘着剤の粘着力を低下させること、第一の支持基板及び第二の支持基板は、合成樹脂、金属、ガラス、セラミックスのいずれかにより形成されることを付加的要件とする。
【0010】
このように構成される半導体ウェーハの分割方法によれば、半導体ウェーハが第一の支持基板または第二の支持基板に支持された状態で研磨工程、分割工程、ピックアップ工程が遂行されるため、半導体ウェーハが薄くなっても取り扱いが極めて容易である。
【0011】
また、研磨工程から分割工程に移る際に、テープへの貼り替えを行わないため、貼り替えの際及び貼り替え後の半導体ウェーハの損傷を防止することができる。
【0012】
【発明の実施の形態】
本発明の実施の形態の一例について、図面を参照して説明する。図1に示す半導体ウェーハWは、本発明により分割される半導体ウェーハの一例を示したものであり、ストリートSによって区画されて複数の回路が表面に形成された構成となっており、ストリートSを切削等することにより個々の半導体チップCに分割される。
【0013】
この半導体ウェーハWの表裏を反転し、図2に示すように、第一の支持基板11の上面に半導体ウェーハWの表面を対面させ、両面テープ10を介して両者を一体として図3に示す状態とする(第一の一体化工程)。ここで、両面テープ10は、粘着剤の一例を示すもので、このほかにも例えば液状樹脂等を用いることもできる。
【0014】
また、第一の支持基板11は、合成樹脂、ガラス、セラミックス、金属等により構成され、撓まない程度の剛性を有する。支持基板11の厚さは、ガラスまたはセラミックスにより形成される場合は0.5mm〜1.5mm、金属(例えばステンレス)により形成される場合は0.3mm〜1.0mm、合成樹脂(例えばPET)により形成される場合は0.1mm〜0.5mmであることが好ましい。
【0015】
図3に示したように、第一の支持基板11と一体になった半導体ウェーハWは、例えば図4に示す研磨装置20によって裏面が研磨される。
【0016】
研磨装置20においては、基台21の端部から壁部22が起立して設けられており、この壁部22の内側の面には一対のレール23が垂直方向に配設され、レール23に沿って支持板24が上下動するのに伴い支持板24に取り付けられた研磨手段25が上下動するよう構成されている。また、基台21には、ターンテーブル26が回転可能に配設され、更にターンテーブル26は、半導体ウェーハを保持するチャックテーブル27を回転可能に支持している。
【0017】
研磨手段25においては、垂直方向の軸心を有するスピンドル28の先端にマウンタ29が装着され、更にその下部に研磨ホイール30が装着され、研磨ホイール30の下面には研磨砥石31が固着されており、スピンドル28の回転に伴って研磨砥石31が回転する構成となっている。
【0018】
研磨装置20を用いて半導体ウェーハWの裏面を研削する際は、第一の支持基板11と一体となった半導体ウェーハWをその裏面が露出するようにチャックテーブル27に保持させて研磨手段25の直下に位置付け、チャックテーブル27を回転させると共に、スピンドル28を回転させながら研磨手段25を下降させていく。そして、スピンドル28の回転に伴って研磨ホイール30が回転し、回転する研磨砥石31が半導体ウェーハWの裏面に接触して押圧力が加えられることにより、その裏面が研磨砥石31によって研磨される(研磨工程)。
【0019】
そして、図5に示すように、半導体ウェーハWが所望の厚さ(例えば100μm以下、50μm以下)に形成された後は、第一の支持基板11と一体となったままの状態で表裏を反転させ、図6に示すように、第二の支持基板40の上面に半導体ウェーハWの裏面を対面させ、両面テープ41を介して半導体ウェーハWと第二の支持基板40とを一体とし、図7に示す状態とする(第二の一体化工程)。
【0020】
ここで、第二の支持基板40は、合成樹脂、ガラス、セラミックス、金属等により構成され、撓まない程度の剛性を有する。支持基板11の厚さは、ガラスまたはセラミックスにより形成される場合は0.5mm〜1.5mm、金属(例えばステンレス)により形成される場合は0.3mm〜1.0mm、合成樹脂(例えばPET)により形成される場合は0.1mm〜0.5mmであることが好ましい。
【0021】
次に、第一の一体化工程において半導体ウェーハWの表面に貼着した第一の支持基板11を剥離すると、図8に示すように、回路が形成された表面が露出した状態となる(移し替え工程)。
【0022】
なお、両面テープ10のうち、少なくとも半導体ウェーハWが貼着される側の面の粘着剤が外的刺激により粘着力が低下するタイプのものにより構成される場合は、第二の一体化工程の前または後に、両面テープ10に対して外的刺激を与えておけば、移し替え工程において第一の支持基板11を容易に剥離させることができる。例えば外的刺激が紫外線である場合は、第一の支持基板11は紫外線を透過させるガラス、PETで形成されていて、両面テープ10のうち、少なくとも半導体ウェーハWが貼着される方の面の粘着剤は、紫外線の照射により粘着力を低下させることができるタイプのものである。
【0023】
このように、裏面側に第二の支持基板40が貼着され、表面が露出した半導体ウェーハWは、その状態で、例えば図9に示す切削装置50によってダイシングされ、個々の半導体チップに分割される。
【0024】
切削装置50においては、図8に示したように、第二の支持基板40と一体となった半導体ウェーハWがカセット51に複数収容される。そして、搬出入手段52によって一枚ずつ仮置き領域53に搬出され、搬送手段54に吸着されその旋回動によってチャックテーブル55に搬送され、半導体ウェーハWの裏面が上を向いて露出した状態で吸引保持される。
【0025】
第二の支持基板40と一体となった半導体ウェーハWがチャックテーブル55に吸引保持されると、チャックテーブル55が+X方向に移動して撮像手段56の直下に位置付けられる。
【0026】
撮像手段56は、半導体ウェーハWの表面を撮像し、表面に形成されている切削すべきストリートS(図1参照)をアライメント手段56aによるパターンマッチング等の処理によって検出する。そして、撮像手段56とY座標が等しい切削ブレード57と検出されたストリートとのY軸方向の位置合わせが行われた後に、更にチャックテーブル55が+X方向に移動し、高速回転する切削ブレード57の作用を受けて、検出されたストリートの切削が行われる。
【0027】
また、切削ブレード57をストリート間隔ずつY軸方向に割り出し送りしながらチャックテーブル55をX軸方向に往復移動させると、同一方向のストリートがすべて切削される。
【0028】
そして更に、チャックテーブル55を90度回転させた後、上記と同様の切削を行うと、図10に示すように、すべてのストリートが縦横に切削されて個々の半導体チップC(図1参照)に分割される(分割工程)。このとき、個々の半導体チップCは、半導体ウェーハWの形状を維持しながら第二の支持基板40に保持された状態となっている。
【0029】
なお、上記の例では、切削により半導体チップに分割する場合について説明したが、レーザー割断装置を用いてレーザー光の照射によりストリートを割断して個々の半導体チップに分割することもできる。
【0030】
図10に示したように、半導体ウェーハWがその形状を維持しながら個々の半導体チップCに分割された後は、図11に示すように、吸着コレット60等を用いて半導体チップCを第二の支持基板40から1つずつピックアップする(ピックアップ工程)。
【0031】
ここで、図6に示した両面テープ41のうち、少なくとも半導体ウェーハWが貼着される方の面が外的刺激によって粘着力が低下するタイプの粘着剤である場合は、その粘着剤に外的刺激を与えることにより粘着力を低下させてからピックアップを行えば、ピックアップを容易かつ円滑に行うことができる。図示の例では、外的刺激が紫外線であり、第二の支持基板40は紫外線を透過させるガラス、PETで形成されていて、両面テープ41のうち、少なくとも半導体ウェーハWが貼着される方の面の粘着剤は、紫外線の照射により粘着力を低下させることができるタイプのものである。
【0032】
以上のようにして第一の一体化工程、研磨工程、第二の一体化工程、移し替え工程、分割工程を行うと、従来のように支持基板から半導体ウェーハを剥離してダイシングテープに貼着する必要がなく、研磨工程、分割工程、ピックアップ工程は第一の支持基板11または第二の支持基板40に支持された状態で遂行されるため、研磨により薄くなった半導体ウェーハWの取り扱いが容易であり、半導体ウェーハWに割れや欠けが生じるのを防止することができる。
【0033】
なお、上記の実施の形態においては、半導体ウェーハWの外径と第一の支持基板11の外径とが等しい場合を例に挙げて説明したが、図12に示す第一の支持基板11aのように半導体ウェーハWより外径の大きな支持基板を用いた場合には、図13に示すように、研磨工程において、触針70、71を有する触針式の厚さ計測器72を用いて、一方の触針70を第一の支持基板11aの上面に接触させると共に、もう一方の触針71を半導体ウェーハWの裏面に接触させることによって、両触針の高さ方向の位置の差に基づいて半導体ウェーハWの厚さを計測しながら研磨を行うことができる。また、搬送の際に第一の支持基板11のみを保持することができるため、半導体ウェーハWに傷をつけるおそれもない。
【0034】
【発明の効果】
以上説明したように、本発明に係る半導体ウェーハの分割方法によれば、半導体ウェーハが第一の支持基板または第二の支持基板に支持された状態で研磨工程、分割工程、ピックアップ工程が遂行されるため、半導体ウェーハが薄くなっても取り扱いが極めて容易であり、半導体ウェーハの損傷を防止することができる。
【0035】
また、研磨工程から分割工程に移る際に、テープへの貼り替えを行わないため、貼り替えの際及び貼り替え後の半導体ウェーハの損傷を防止することができ、安全性が増す。
【図面の簡単な説明】
【図1】半導体ウェーハの一例を示す斜視図である。
【図2】第一の一体化工程を示す斜視図である。
【図3】第一の支持基板と一体化された半導体ウェーハを示す斜視図である。
【図4】研磨装置の一例を示す斜視図である。
【図5】研磨後における第一の支持基板と一体となった半導体ウェーハを示す斜視図である。
【図6】第二の一体化工程を示す斜視図である。
【図7】第一の支持基板及び第二の支持基板と一体化された半導体ウェーハを示す斜視図である。
【図8】第二の支持基板と一体化された半導体ウェーハを示す斜視図である。
【図9】切削装置の一例を示す斜視図である。
【図10】個々の半導体チップに分割され第二の支持基板と一体となった半導体ウェーハを示す斜視図である。
【図11】ピックアップ工程の一例を示す斜視図である。
【図12】第一の支持基板の第二の例を示す斜視図である。
【図13】研磨工程において半導体ウェーハの厚さを計測する様子を示す正面図である。
【符号の説明】
W…半導体ウェーハ S…ストリート
C…半導体チップ
10…両面テープ(粘着剤) 11…第一の支持基板
20…研磨装置 21…基台 22…壁部
23…レール 24…支持板 25…研磨手段
26…ターンテーブル 27…チャックテーブル
28…スピンドル 29…マウンタ
30…研磨ホイール 31…研磨砥石
40…第二の支持基板 41…両面テープ(粘着剤)
50…切削装置 51…カセット 52…搬出入手段
53…仮置き領域 54…搬送手段
55…チャックテーブル 56…撮像手段
56a…アライメント手段 57…切削ブレード
60…吸着コレット
70、71…触針 72…厚さ計測器[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method of polishing a back surface of a semiconductor wafer and dividing the semiconductor wafer into individual semiconductor chips.
[0002]
[Prior art]
A semiconductor wafer on which circuits such as ICs and LSIs are formed on the front surface is polished on the back surface to be formed to a predetermined thickness, and then divided into individual semiconductor chips by a dividing device such as a dicing device.
[0003]
When polishing the back surface of the semiconductor wafer, a protective tape is adhered to the front surface of the semiconductor wafer in order to prevent the circuit on the front surface from being damaged. Further, when dividing the polished semiconductor wafer into individual semiconductor chips, the front side where the streets are formed is exposed, the back side is attached to a dicing tape, and the semiconductor wafer is transferred and integrated with the dicing frame ( See, for example, Patent Document 1.
[0004]
[Patent Document 1]
JP-A-10-284449 (
[0005]
[Problems to be solved by the invention]
However, in recent years, in order to reduce the size and weight of various electronic devices, it has been necessary to grind a semiconductor wafer to an extremely thin thickness of 100 μm or less and 50 μm or less. If the grinding is performed to such a degree, there is a problem that the rigidity of the semiconductor wafer is significantly reduced and handling becomes difficult. In particular, when transferring the semiconductor wafer from the protective tape to the dicing tape, there is a problem that the semiconductor wafer may be broken or damaged.
[0006]
Further, even when the semiconductor wafer is transferred from the protective tape to the dicing tape, there is also a problem that the dicing tape sags and the semiconductor wafer is broken.
[0007]
Therefore, when dividing a semiconductor wafer which is formed thin and has low rigidity into individual semiconductor chips, there is a problem in facilitating handling and preventing damage such as cracking of the semiconductor wafer.
[0008]
[Means for Solving the Problems]
As a specific means for solving the above problems, the present invention is a method for dividing a semiconductor wafer into a plurality of semiconductor chips for each circuit, the semiconductor wafer having a plurality of circuits formed on the surface, the method for supporting a semiconductor wafer A first integration step of integrating the semiconductor wafer and the first support substrate via an adhesive with the surface of the semiconductor wafer facing the upper surface of the first support substrate to be integrated with the first support substrate A polishing step of polishing the back surface of the semiconductor wafer in a state where the semiconductor wafer and the second support substrate face each other via an adhesive with the back surface of the semiconductor wafer facing the upper surface of the second support substrate supporting the semiconductor wafer. A second integration step of integrating the first support substrate from the surface of the semiconductor wafer, and exposing the surface of the semiconductor wafer to a semiconductor wafer on the second support substrate. A sorting step of transferring, and provides a method of dividing a semiconductor wafer composed of a dividing step of dividing the semiconductor wafer becomes a second support substrate integrally into individual semiconductor chips.
[0009]
In the method of dividing a semiconductor wafer, a pickup step of picking up semiconductor chips from a second support substrate is performed after the division step, the adhesive is a double-sided tape, and the adhesive is adhered by an external stimulus. That the force is reduced, of the double-sided tape, at least the side on which the semiconductor wafer is adhered is that the adhesive force is reduced by an external stimulus, before or after the second integration step, the first support To give an external stimulus to the adhesive interposed between the substrate and the semiconductor wafer, to reduce the adhesive force of the adhesive, in the pickup process, before picking up the semiconductor chip, the second support substrate and the semiconductor wafer Giving an external stimulus to the adhesive interposed between them to reduce the adhesive strength of the adhesive, the first support substrate and the second support substrate are made of synthetic resin, metal, Scan, the additional requirements to be formed by one of ceramics.
[0010]
According to the semiconductor wafer dividing method configured as described above, the polishing step, the dividing step, and the pickup step are performed in a state where the semiconductor wafer is supported on the first support substrate or the second support substrate. Handling is extremely easy even when the wafer becomes thin.
[0011]
In addition, when the process is shifted from the polishing process to the dividing process, the tape is not replaced, so that damage to the semiconductor wafer at the time of the replacement and after the replacement can be prevented.
[0012]
BEST MODE FOR CARRYING OUT THE INVENTION
An example of an embodiment of the present invention will be described with reference to the drawings. The semiconductor wafer W shown in FIG. 1 is an example of a semiconductor wafer divided according to the present invention, and has a configuration in which a plurality of circuits are formed on the surface by being divided by streets S. It is divided into individual semiconductor chips C by cutting or the like.
[0013]
The semiconductor wafer W is turned upside down, and the surface of the semiconductor wafer W faces the upper surface of the
[0014]
The
[0015]
As shown in FIG. 3, the back surface of the semiconductor wafer W integrated with the
[0016]
In the
[0017]
In the polishing means 25, a
[0018]
When grinding the back surface of the semiconductor wafer W using the
[0019]
Then, as shown in FIG. 5, after the semiconductor wafer W is formed to a desired thickness (for example, 100 μm or less, 50 μm or less), the semiconductor wafer W is turned upside down while being integrated with the
[0020]
Here, the
[0021]
Next, when the
[0022]
In the case where at least the pressure-sensitive adhesive on the surface of the double-
[0023]
In this manner, the semiconductor wafer W having the
[0024]
In the
[0025]
When the semiconductor wafer W integrated with the
[0026]
The imaging means 56 images the surface of the semiconductor wafer W and detects streets S (see FIG. 1) formed on the surface to be cut by processing such as pattern matching by the alignment means 56a. Then, after alignment of the
[0027]
When the chuck table 55 is reciprocated in the X-axis direction while indexing and feeding the
[0028]
Further, when the chuck table 55 is further rotated by 90 degrees and the same cutting is performed as described above, as shown in FIG. 10, all the streets are cut vertically and horizontally to form individual semiconductor chips C (see FIG. 1). It is divided (dividing step). At this time, the individual semiconductor chips C are held on the
[0029]
Note that, in the above example, the case where the semiconductor chip is divided into semiconductor chips by cutting has been described. However, it is also possible to divide the street into individual semiconductor chips by irradiating a laser beam with a laser cutting device.
[0030]
As shown in FIG. 10, after the semiconductor wafer W is divided into individual semiconductor chips C while maintaining its shape, as shown in FIG. Are picked up one by one from the supporting substrate 40 (pickup step).
[0031]
Here, when at least the surface of the double-
[0032]
When the first integration step, the polishing step, the second integration step, the transfer step, and the division step are performed as described above, the semiconductor wafer is peeled off from the support substrate and adhered to the dicing tape as in the related art. Since the polishing step, the dividing step, and the pickup step are performed while being supported by the
[0033]
In the above embodiment, the case where the outer diameter of the semiconductor wafer W is equal to the outer diameter of the
[0034]
【The invention's effect】
As described above, according to the method for dividing a semiconductor wafer according to the present invention, the polishing step, the dividing step, and the pickup step are performed while the semiconductor wafer is supported on the first support substrate or the second support substrate. Therefore, even if the semiconductor wafer becomes thin, handling is extremely easy, and damage to the semiconductor wafer can be prevented.
[0035]
Also, when the process is shifted from the polishing process to the dividing process, the semiconductor wafer is not replaced at the time of the replacement, and damage to the semiconductor wafer at the time of the replacement and after the replacement can be prevented, and the safety is increased.
[Brief description of the drawings]
FIG. 1 is a perspective view showing an example of a semiconductor wafer.
FIG. 2 is a perspective view showing a first integration step.
FIG. 3 is a perspective view showing a semiconductor wafer integrated with a first support substrate.
FIG. 4 is a perspective view showing an example of a polishing apparatus.
FIG. 5 is a perspective view showing a semiconductor wafer integrated with a first support substrate after polishing.
FIG. 6 is a perspective view showing a second integration step.
FIG. 7 is a perspective view showing a semiconductor wafer integrated with a first support substrate and a second support substrate.
FIG. 8 is a perspective view showing a semiconductor wafer integrated with a second support substrate.
FIG. 9 is a perspective view showing an example of a cutting device.
FIG. 10 is a perspective view showing a semiconductor wafer divided into individual semiconductor chips and integrated with a second support substrate.
FIG. 11 is a perspective view illustrating an example of a pickup step.
FIG. 12 is a perspective view showing a second example of the first support substrate.
FIG. 13 is a front view showing how the thickness of the semiconductor wafer is measured in the polishing step.
[Explanation of symbols]
W ... Semiconductor wafer S ... Street C ...
Claims (8)
半導体ウェーハを支持する第一の支持基板の上面に半導体ウェーハの表面を対面させ粘着剤を介して該半導体ウェーハと該第一の支持基板とを一体とする第一の一体化工程と、
該第一の支持基板と一体となった状態の半導体ウェーハの裏面を研磨する研磨工程と、
半導体ウェーハを支持する第二の支持基板の上面に該半導体ウェーハの裏面を対面させ粘着剤を介して該半導体ウェーハと該第二の支持基板とを一体とする第二の一体化工程と、
該第一の支持基板を半導体ウェーハの表面から剥離し、該半導体ウェーハの表面を露出させた状態で、該第二の支持基板に該半導体ウェーハを移し替える移し替え工程と、
該第二の支持基板と一体となった半導体ウェーハを個々の半導体チップに分割する分割工程と、
から構成される半導体ウェーハの分割方法。A method of dividing a semiconductor wafer that divides a semiconductor wafer having a plurality of circuits formed on a surface into semiconductor chips for each circuit,
A first integration step of integrating the semiconductor wafer and the first support substrate via an adhesive with the surface of the semiconductor wafer facing the upper surface of the first support substrate supporting the semiconductor wafer,
A polishing step of polishing the back surface of the semiconductor wafer integrated with the first support substrate,
A second integration step of integrating the semiconductor wafer and the second support substrate via an adhesive with the back surface of the semiconductor wafer facing the upper surface of the second support substrate supporting the semiconductor wafer,
A transfer step of separating the first support substrate from the surface of the semiconductor wafer and exposing the surface of the semiconductor wafer to transfer the semiconductor wafer to the second support substrate,
A dividing step of dividing the semiconductor wafer integrated with the second support substrate into individual semiconductor chips,
A method for dividing a semiconductor wafer comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003010988A JP2004228133A (en) | 2003-01-20 | 2003-01-20 | Dividing method of semiconductor wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003010988A JP2004228133A (en) | 2003-01-20 | 2003-01-20 | Dividing method of semiconductor wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004228133A true JP2004228133A (en) | 2004-08-12 |
Family
ID=32900026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003010988A Pending JP2004228133A (en) | 2003-01-20 | 2003-01-20 | Dividing method of semiconductor wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004228133A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007123362A (en) * | 2005-10-25 | 2007-05-17 | Disco Abrasive Syst Ltd | Method of manufacturing device |
US7288467B2 (en) | 2004-11-01 | 2007-10-30 | Disco Corporation | Wafer processing method |
JP2008016485A (en) * | 2006-07-03 | 2008-01-24 | Tokyo Seimitsu Co Ltd | Wafer carrying method and wafer carrying unit |
JP2008153348A (en) * | 2006-12-15 | 2008-07-03 | Disco Abrasive Syst Ltd | Wafer dividing method |
US7479455B2 (en) | 2005-01-25 | 2009-01-20 | Samsung Electronics Co., Ltd. | Method for manufacturing semiconductor wafer |
JP2017028160A (en) * | 2015-07-24 | 2017-02-02 | 株式会社ディスコ | Machining method for wafer |
-
2003
- 2003-01-20 JP JP2003010988A patent/JP2004228133A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7288467B2 (en) | 2004-11-01 | 2007-10-30 | Disco Corporation | Wafer processing method |
US7479455B2 (en) | 2005-01-25 | 2009-01-20 | Samsung Electronics Co., Ltd. | Method for manufacturing semiconductor wafer |
JP2007123362A (en) * | 2005-10-25 | 2007-05-17 | Disco Abrasive Syst Ltd | Method of manufacturing device |
JP2008016485A (en) * | 2006-07-03 | 2008-01-24 | Tokyo Seimitsu Co Ltd | Wafer carrying method and wafer carrying unit |
JP2008153348A (en) * | 2006-12-15 | 2008-07-03 | Disco Abrasive Syst Ltd | Wafer dividing method |
JP2017028160A (en) * | 2015-07-24 | 2017-02-02 | 株式会社ディスコ | Machining method for wafer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI241674B (en) | Manufacturing method of semiconductor chip | |
JP4154067B2 (en) | Grinding equipment | |
JP2004207606A (en) | Wafer support plate | |
JP2003197581A (en) | Plate supporting member and method of using the same | |
JP2004296839A (en) | Method for manufacturing semiconductor chip | |
JP7042944B2 (en) | Transport equipment and board processing system | |
KR101757932B1 (en) | Wafer transfer mechanism | |
JP2003209080A (en) | Semiconductor wafer protecting member and grinding method for semiconductor wafer | |
JP5101267B2 (en) | Wafer processing method | |
JP2010056327A (en) | Work holding mechanism | |
KR20160007360A (en) | Grinding apparatus, method for attaching protective tape and protective tape | |
JP2024036600A (en) | Mounting device and mounting method | |
JP2011054808A (en) | Method of processing wafer, and wafer processed by the same | |
JP2004228133A (en) | Dividing method of semiconductor wafer | |
JP2005086074A (en) | Method for transferring semiconductor wafer | |
JP2004082319A (en) | Grinding method of chip and ring frame fixing mechanism | |
JP2001284303A (en) | Polishing apparatus | |
KR102359141B1 (en) | Machining apparatus | |
KR100816641B1 (en) | Method of processing a semiconductor wafer and substrate for semiconductor wafers used in the same | |
JP2009302369A (en) | Method and apparatus for processing plate-like object | |
JP2004207607A (en) | Method for dividing semiconductor wafer | |
KR20170122662A (en) | Processing method of a wafer | |
JP4026680B2 (en) | Plate support member and method of using the same | |
JP6929452B2 (en) | Board processing system and board processing method | |
JP2002353170A (en) | Dividing system, dividing method and dicing device for semiconductor wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051222 |
|
A977 | Report on retrieval |
Effective date: 20080926 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080930 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090804 |