JP2004227509A - Storage means readout method and storage means readout circuit - Google Patents

Storage means readout method and storage means readout circuit Download PDF

Info

Publication number
JP2004227509A
JP2004227509A JP2003017760A JP2003017760A JP2004227509A JP 2004227509 A JP2004227509 A JP 2004227509A JP 2003017760 A JP2003017760 A JP 2003017760A JP 2003017760 A JP2003017760 A JP 2003017760A JP 2004227509 A JP2004227509 A JP 2004227509A
Authority
JP
Japan
Prior art keywords
read
signal
data
storage means
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003017760A
Other languages
Japanese (ja)
Inventor
Takeshi Suzuki
武志 鈴木
Takashi Fujita
剛史 藤田
Norio Hatanaka
規男 畑中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003017760A priority Critical patent/JP2004227509A/en
Publication of JP2004227509A publication Critical patent/JP2004227509A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Microcomputers (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a storage means readout circuit which raises the confidentiality of data written in a storage means in a microcomputer by the built-in storage means. <P>SOLUTION: In this circuit, a data existence determination circuit 101 takes out data from a storage means 4102 controlled by an address 4103, data 4104, a write-in signal 4105 and a readout signal 4106, determines whether all of the data are erased or not, and outputs a determination result signal 105. A readout prohibiting flag means 102 stores the determination result signal 105, and outputs a readout prohibiting/enabling signal 106 which enables to readout when all of the data are erased and prohibits to be readout in the other cases. A readout signal control circuit 103 inputs the readout prohibiting/enabling signal 106, makes the readout signal 4106 pass when the signal can be readout, and makes the readout signal 4106 be prohibited when the readout of the signal is prohibited. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、不揮発性メモリ（フラッシュメモリ）等の記憶手段を内蔵したマイクロコンピュータにおいて、記憶手段からデータを読み出すための記憶手段読み出し方法および記憶手段読み出し回路に関するものである。
【０００２】
【従来の技術】
マイクロコンピュータは、パーソナルコンピュータ等の情報機器だけでなく、映像、音声を扱うＡＶ機器や冷蔵庫、洗濯機等の白物家電製品等の各種制御用とに採用され、組み込み機器向けマイクロコンピュータとして幅広い商品に搭載されてきている。
【０００３】
その中でマイクロコンピュータに実装するプログラムや各種データは市場での競争激化に伴い、年々膨大化し、かつ開発期間の短縮が求められてきている。
【０００４】
一方、マイクロコンピュータは、半導体の製造プロセスを用いて製造されるため、製造開始から完成までに長い時間がかり、プログラムもその製造プロセスの途中で使用される固定値として作成する必要があったため、プログラムに修正が発生した場合は製造した多数のマイクロコンピュータのチップが無駄になったり、変更に伴う作り直しで完成時期が大きく遅延したりするということが発生していた。
【０００５】
近年、プログラムやデータ等を製造プロセスの途中で使用される固定値として作成するのではなく、フラッシュメモリ等の不揮発性メモリを実装したマイクロコンピュータを製造して、完成後に不揮発性メモリにプログラムやデータ等を書き込むという手法をとることにより、上記リスクを回避する方法が提案されてきている。
【０００６】
先行技術としては、例えば、汎用ＰＲＯＭライター上でのデータコピーを防止し、専用ＲＯＭライターでの読み出しを禁止できるものがある（例えば、特許文献１参照）。
【０００７】
また、他の先行技術としては、例えば、不揮発性メモリにアクセス制限機能をもうけ、またパスワード方式で禁止許可を行うものがある（例えば、特許文献２参照）。
【０００８】
以下、従来の記憶手段読み出し回路について図１７および図１８を用いて説明する。
【０００９】
図１７は従来の記憶手段を内蔵したマイクロコンピュータにおける、記憶手段読み出し回路の構成を示すブロック図であり、標準的なフラッシュメモリをマイクロコンピュータ内に配置した例である。図１７において、４１０１はマイクロコンピュータであり、４１０２はマイクロコンピュータ４１０１に内蔵された不揮発性メモリ（フラッシュメモリ）からなる記憶手段である。この記憶手段４１０２は、アドレス４１０３、データ４１０４、書き込み信号４１０５、および読み出し信号４１０６により読み書きされる。
【００１０】
図１８は従来の記憶手段を内蔵したマイクロコンピュータにおける、もう一つの記憶手段読み出し回路の構成を示すブロック図であり、ＥＥＰＲＯＭなどで端子数が少ないときシリアル通信（３本）で通信した例である。図１８において、４２０３は記憶手段通信データ作成回路であり、マイクロコンピュータ４１０１外の通信手段（図示せず）からの通信データ４２０１を変換しアドレス４１０３、データ４１０４、書き込み信号４１０５、および読み出し信号４１０６に変換する。そして、記憶手段４１０２は、アドレス４１０３、データ４１０４、書き込み信号４１０５、および読み出し信号４１０６により読み書きされる。
【００１１】
【特許文献１】
特開平５−２４１９６７号公報（段落００１１〜００１２、図１）
【特許文献２】
特開平１１−２３２８８４号公報（段落００２５〜００３５、図１）
【００１２】
【発明が解決しようとする課題】
ところが、上記従来の記憶手段読み出し回路を搭載したマイクロコンピュータでは、書き込まれたプログラムやデータは本来の製造者だけでなく、マイクロコンピュータの仕様を入手すれば第三者が読み出しや書き込みを行うことが可能であった。
【００１３】
そのため、膨大な費用と期間をかけて開発したプログラムやデータをコピーして無断使用されたり、悪意を持ってプログラムやデータの一部を書き換えたりすることで製造者の意図と異なるプログラムやデータに変更される可能性があるという問題があった。
【００１４】
本発明は上記問題点を解決するためになされたものであり、その目的は、製造者以外の第三者による記憶手段における読み出しを制限し、プログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し方法および記憶手段読み出し回路を提供することである。
【００１５】
【課題を解決するための手段】
上記の目的を達成するため、本発明の請求項１記載の記憶手段読み出し方法は、マイクロコンピュータに内蔵されて外部から与えられるアドレス、データ、書き込み信号、読み出し信号により制御される記憶手段からデータを読み出す記憶手段読み出し方法であり、記憶手段中の全てのデータが消去されているときには読み出し可能とし、記憶手段に少なくとも一つのデータが書き込まれているときには読み出し禁止とする。
【００１６】
この方法によれば、記憶手段にデータが有るときは読み出せず、消去されているときは消去データを読み出すことが可能となる。その結果、プログラムやデータの秘匿性、安全性を確保することができる。
【００１７】
また、本発明の請求項２記載の記憶手段読み出し回路は、マイクロコンピュータに内蔵されて外部から与えられるアドレス、データ、書き込み信号、読み出し信号により制御される記憶手段からデータを読み出す記憶手段読み出し回路であり、記憶手段に書き込まれた全てのデータを取り出し、全てのデータが消去されているか否かを判定し、全てのデータが消去されている場合にデータ無しを示す判定結果信号を出力し、少なくとも一つのデータが書き込まれておればデータ有りを示す判定結果信号を出力するデータ有り無し判定回路と、判定結果信号を記憶することにより、判定結果信号がデータ無しを示す時には読み出し可能とし、データ有りを示す時には読み出し禁止とする読み出し禁止／有効信号を出力する読み出し禁止フラグ手段と、読み出し禁止／有効信号を入力し、読み出し禁止／有効信号が読み出し可能を示す時には読み出し信号を通過させ、読み出し禁止を示す時には読み出し信号を通過させない読み出し信号制御回路とを備えている。
【００１８】
この構成によれば、データ有り無し判定回路と、読み出し禁止フラグ手段と、読み出し信号制御回路とをもつことで、記憶手段にデータが有るときは読み出せず、消去されているときは消去データを読み出すことが可能となる。その結果、プログラムやデータの秘匿性、安全性を確保することができる。
【００１９】
また、本発明の請求項３記載の記憶手段読み出し回路は、請求項２記載の記憶手段読み出し回路において、記憶手段が読み書き可能な不揮発性メモリである。
【００２０】
この構成によれば、記憶手段を不揮発性メモリで構成しているので、電源が途絶えようと、記憶手段のデータを保持できる。
【００２１】
また、本発明の請求項４記載の記憶手段読み出し回路は、請求項２または３記載の記憶手段読み出し回路において、読み出し禁止フラグ手段は、記憶手段と同一のアドレス空間領域に存在し、判定結果信号を入力とし、自己のアドレスが指定された時に読み出し禁止／有効信号の出力を更新するようにしている。
【００２２】
この構成によれば、記憶手段と同一のアドレス空間上に読み出し禁止フラグ手段を配置し、判定結果信号をデータとしてアドレス指定時に記録する機能を持つことで、読み出し禁止フラグ手段のアドレスを指定してデータ有りを示す判定結果信号を読み出し禁止フラグ手段に書き込むまでは記憶手段からデータの読み出しが行える。また、読み出し禁止フラグ手段のアドレスを指定してデータ有りを示す判定結果信号を読み出し禁止フラグ手段に書き込むことにより第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【００２３】
また、本発明の請求項５記載の記憶手段読み出し回路は、請求項４記載の記憶手段読み出し回路において、読み出し禁止フラグ手段は、不揮発性メモリで構成されている。
【００２４】
この構成によれば、読み出し禁止フラグ手段を不揮発性メモリで構成しているので、電源が途絶えようと、読み出し禁止フラグ手段の状態を保持できる。したがって電源が途絶えようと、記憶手段からのデータの読み出しが行え、かつ、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【００２５】
また、本発明の請求項６記載の記憶手段読み出し回路は、請求項２または３記載の記憶手段読み出し回路において、読み出し禁止フラグ手段は、判定結果信号を入力し、外部から入力される読み出し禁止セット信号により読み出し禁止／有効信号の出力を更新するようにしている。
【００２６】
この構成によれば、読み出し禁止セット信号により読み出し禁止フラグ手段を更新する機能を持つことで、読み出し禁止セット信号によりデータ有りを示す判定結果信号を読み出し禁止フラグ手段に書き込むまでは記憶手段からデータの読み出しが行える。また、読み出し禁止セット信号によりデータ有りを示す判定結果信号を読み出し禁止フラグ手段に書き込むことにより、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。つまり、読み出し禁止セット信号という簡易な信号により、記憶手段からデータの読み出しと、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することを実現できる。
【００２７】
また、本発明の請求項７記載の記憶手段読み出し回路は、請求項６記載の記憶手段読み出し回路において、読み出し禁止フラグ手段は、不揮発性メモリで構成されている。
【００２８】
この構成によれば、読み出し禁止フラグ手段を不揮発性メモリで構成しているので、電源が途絶えようと読み出し禁止フラグ手段の状態を保持できる。したがって電源が途絶えようと、記憶手段からのデータの読み出しが行え、かつ、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【００２９】
また、本発明の請求項８記載の記憶手段読み出し回路は、マイクロコンピュータに内蔵されて外部から与えられるアドレス、データ、書き込み信号、読み出し信号により制御される記憶手段からデータを読み出す記憶手段読み出し回路であり、記憶手段に書き込まれた全てのデータを取り出し、全てのデータが消去されているか否かを判定し、全てのデータが消去されている場合にデータ無しを示す判定結果信号を出力し、少なくとも一つのデータが書き込まれておればデータ有りを示す判定結果信号を出力するデータ有り無し判定回路と、判定結果信号を入力し、判定結果信号がデータ無しを示した時にタイマ信号をセットし続け、判定結果信号がデータ有りを示しセットされなくなったタイマ信号が時間の経過とともにセットされた電荷を放電し一定の電圧まで降下するまでを読み出し可能、電荷を放電し前記一定の電圧以下に降下したときを読み出し禁止とする読み出し禁止／有効信号を出力する読み出し時間保証フラグ手段と、読み出し禁止／有効信号を入力し、読み出し禁止／有効信号が読み出し可能を示す時には読み出し信号を通過させ、読み出し禁止を示す時には読み出し信号を通過させない読み出し信号制御回路とを備えている。
【００３０】
この構成によれば、データ有り無し判定回路と、読み出し時間保証フラグ手段と、読み出し信号制御回路とを持ち、特に読み出し時間保証フラグ手段で、判定結果信号がデータ無しを示した時にタイマ信号をセットし続け、判定結果信号がデータ有りを示しセットされなくなったタイマ信号が時間の経過とともにセットされた電荷を放電し一定の電圧まで降下するまでを読み出し可能、電荷を放電し一定の電圧以下に降下したときを読み出し禁止とする読み出し禁止／有効信号を出力し、読み出し時間を保証する機能を持つことで、記憶手段からデータの読み出しが行え、かつ、一定時間以後、記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【００３１】
また、本発明の請求項９記載の記憶手段読み出し回路は、請求項８記載の記憶手段読み出し回路において、記憶手段が読み書き可能な不揮発性メモリである。
【００３２】
この構成によれば、記憶手段を不揮発性メモリで構成しているので、電源が途絶えようと、記憶手段のデータを保持できる。
【００３３】
また、本発明の請求項１０記載の記憶手段読み出し回路は、請求項８または９記載の記憶手段読み出し回路において、読み出し時間保証フラグ手段は、不揮発性メモリで構成されている。
【００３４】
この構成によれば、読み出し時間保証フラグ手段を不揮発性メモリで構成しているので、電源が途絶えようと、データの読み出しが行え、かつ、一定時間以後、記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【００３５】
また、本発明の請求項１１記載の記憶手段読み出し回路は、マイクロコンピュータに内蔵されて外部から与えられるアドレス、データ、書き込み信号、読み出し信号により制御される記憶手段からデータを読み出す記憶手段読み出し回路であり、記憶手段に書き込まれた全てのデータを取り出し、全てのデータが消去されているか否かを判定し、全てのデータが消去されている場合にデータ無しを示す判定結果信号を出力し、少なくとも一つのデータが書き込まれておればデータ有りを示す判定結果信号を出力するデータ有り無し判定回路と、判定結果信号がデータ無しを示す時にリセットされ、読み出し信号をカウントし、カウント値があらかじめ設定されている限界アクセス定数Ｎ（Ｎ≧１）を超えた時点でオーバーフロー信号を出力する読み出し回数カウンタと、オーバーフロー信号を記憶することにより、読み出し回数カウンタのオーバーフロー前は読み出し可能とし、読み出し回数カウンタのオーバーフロー後は読み出し禁止とする読み出し禁止／有効信号を出力する読み出し禁止フラグ手段と、読み出し禁止／有効信号を入力し、読み出し禁止／有効信号が読み出し可能を示す時には読み出し信号を通過させ、読み出し禁止を示す時には読み出し信号を通過させない読み出し信号制御回路とを備えている。
【００３６】
この構成によれば、データ有り無し判定回路と、読み出し回数カウンタと、読み出し禁止フラグ手段と、読み出し信号制御回路とを持ち、特に読み出し回数カウンタを、判定結果信号がデータ無しを示す時にリセットされ、読み出し信号をカウントし、カウント値があらかじめ設定されている限界アクセス定数Ｎ（Ｎ≧１）を超えた時点でオーバーフロー信号を出力するように構成し、読み出し禁止フラグ手段を、オーバーフロー信号を記憶することにより、読み出し回数カウンタのオーバーフロー前は読み出し可能とし、読み出し回数カウンタのオーバーフロー後は読み出し禁止とする読み出し禁止／有効信号を出力するように構成したので、記憶手段からデータの読み出しが行え、かつ、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【００３７】
また、本発明の請求項１２記載の記憶手段読み出し回路は、請求項１１記載の記憶手段読み出し回路において、記憶手段が読み書き可能な不揮発性メモリである。
【００３８】
この構成によれば、記憶手段を不揮発性メモリで構成しているので、電源が途絶えようと、記憶手段のデータを保持できる。
【００３９】
また、本発明の請求項１３記載の記憶手段読み出し回路は、請求項１１または１２記載の記憶手段読み出し回路において、読み出し回数カウンタは、読み出し信号制御回路を通過した通過読み出し信号をカウントするようにしている。
【００４０】
この構成によれば、読み出し回数カウンタが、読み出し信号制御回路を通過した通過読み出し信号をカウントするように構成したので、以下のような作用を有する。あらかじめ設定されている限界アクセス定数Ｎ（Ｎ≧１）を超えた時点でオーバーフロー信号を出力する読み出し回数カウンタは、オーバーフロー信号を出力している状態で、さらに読み出し信号が入力されると、カウンタは限界アクセス定数Ｎ（Ｎ≧１）を下回ってしまう。これを防ぐため、読み出し信号制御回路を通過した通過読み出し信号をカウントすることで、オーバーフロー信号を出力している状態では、読み出し信号をカウントしない結果、オーバーフロー信号はとぎれず、読み出し禁止を続けることができる。
【００４１】
また、本発明の請求項１４記載の記憶手段読み出し回路は、請求項１１、１２または１３記載の記憶手段読み出し回路において、読み出し回数カウンタは、不揮発性メモリで構成されている。
【００４２】
この構成によれば、読み出し回数カウンタが不揮発性メモリで構成されているので、電源が途絶えようと、読み出し回数カウンタがカウント値を保持することができる。したがって電源が途絶えようと、記憶手段からのデータの読み出しが行え、かつ、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【００４３】
また、本発明の請求項１５記載の記憶手段読み出し回路は、請求項１１、１２、１３または１４記載の記憶手段読み出し回路において、記憶手段と同一のアドレス空間領域に存在し、アドレス、データ、書き込み信号により限界アクセス定数Ｎを指定できる読み出し回数レジスタを備え、読み出し回数カウンタは、カウント値が読み出し回数レジスタに設定された限界アクセス定数Ｎを超えた時点でオーバーフロー信号を出力するようにしている。
【００４４】
この構成によれば、記憶手段と同一のアドレス空間領域に存在し、記憶手段と同様にアドレス、データ、書き込み信号により限界アクセス定数Ｎを指定できる読み出し回数レジスタを設け、読み出し回数カウンタは、カウント値が読み出し回数レジスタに設定された限界アクセス定数Ｎを超えた時点でオーバーフロー信号を出力するようにしているので、オーバーフロー信号を出力される読み出し回数を任意に設定することができる。したがって、記憶手段からデータの読み出しが行え、かつ、例えば製造者が本当に読みたいデータ数を読み出し回数レジスタに設定することで、ダミーリードを大量に行う必要なく、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【００４５】
また、本発明の請求項１６記載の記憶手段読み出し回路は、請求項１５記載の記憶手段読み出し回路において、読み出し回数カウンタは、読み出し信号制御回路を通過した通過読み出し信号をカウントするようにしている。
【００４６】
この構成によれば、読み出し回数カウンタが、読み出し信号制御回路を通過した通過読み出し信号をカウントするように構成したので、以下のような作用を有する。あらかじめ設定されている限界アクセス定数Ｎ（Ｎ≧１）を超えた時点でオーバーフロー信号を出力する読み出し回数カウンタは、オーバーフロー信号を出力している状態で、さらに読み出し信号が入力されると、カウンタは限界アクセス定数Ｎ（Ｎ≧１）を下回ってしまう。これを防ぐため、読み出し信号制御回路を通過した通過読み出し信号をカウントすることで、オーバーフロー信号を出力している状態では、読み出し信号をカウントしない結果、オーバーフロー信号はとぎれず、読み出し禁止を続けることができる。
【００４７】
また、本発明の請求項１７記載の記憶手段読み出し回路は、請求項２または３記載の記憶手段読み出し回路において、読み出し禁止フラグ手段は、第１の読み出し禁止／有効信号を出力する第１の読み出し禁止フラグブロックと、第２の読み出し禁止／有効信号を出力する第２の読み出し禁止フラグブロックとからなり、第１の読み出し禁止フラグブロックは、記憶手段と同一のアドレス空間領域に存在し、判定結果信号を入力し、自己のアドレスが指定された時に第１の読み出し禁止／有効信号の出力を更新し、第２の読み出し禁止フラグブロックは、第１の読み出し禁止／有効信号を入力とし、外部から入力される読み出し禁止セット信号により第２の読み出し禁止／有効信号の出力を更新するようにしている。
【００４８】
この構成によれば、読み出し禁止フラグ手段を、第１の読み出し禁止／有効信号を出力する第１の読み出し禁止フラグブロックと、第２の読み出し禁止／有効信号を出力する第２の読み出し禁止フラグブロックとで構成し、第１の読み出し禁止フラグブロックを、記憶手段と同一のアドレス空間領域に存在させ、判定結果信号を入力し、自己のアドレスが指定された時に第１の読み出し禁止／有効信号の出力を更新する構成とし、第２の読み出し禁止フラグブロックを、第１の読み出し禁止／有効信号を入力とし、外部から入力される読み出し禁止セット信号により第２の読み出し禁止／有効信号の出力を更新する構成としたので、第１の読み出し禁止フラグブロックのアドレスを指定してデータ有りを示す判定結果信号を第１の読み出し禁止フラグブロックに書き込み、さらに読み出し禁止を示す第１の読み出し禁止／有効信号を読み出し禁止セット信号により第２の読み出し禁止フラグブロックに書き込むまでは、記憶手段からデータの読み出しが行える。また、第１の読み出し禁止フラグブロックのアドレスを指定してデータ有りを示す判定結果信号を第１の読み出し禁止フラグブロックに書き込み、さらに読み出し禁止を示す第１の読み出し禁止／有効信号を読み出し禁止セット信号により第２の読み出し禁止フラグブロックに書き込むことにより、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。つまり、読み出し禁止セット信号という簡易な信号により、記憶手段からデータの読み出しと、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することを実現できる。
【００４９】
また、本発明の請求項１８記載の記憶手段読み出し回路は、請求項１７記載の記憶手段読み出し回路において、第１および第２の読み出し禁止フラグブロックは、不揮発性メモリで構成されている。
【００５０】
この構成によれば、第１および第２の読み出し禁止／有効ブロックを不揮発性メモリで構成したので、電源が途絶えようと第１および第２の読み出し禁止／有効ブロックの状態を保持できる。したがって電源が途絶えようと、記憶手段からのデータの読み出しが行え、かつ、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【００５１】
【発明の実施の形態】
（第１の実施の形態）
図１および図２を用いて、本発明の第１の実施の形態の記憶手段読み出し方法および記憶手段読み出し回路について説明する。
【００５２】
図１は第１の実施の形態における記憶手段読み出し回路の構成を示すブロック図である。この記憶手段読み出し回路は、図１に示すように、例えばフラッシュメモリからなる記憶手段４１０２と、データ有り無し判定回路１０１と、不揮発性メモリからなる読み出し禁止フラグ手段１０２と、読み出し信号制御回路１０３とを備える。
【００５３】
記憶手段４１０２は、外部よりアドレス４１０３、データ４１０４、書き込み信号４１０５を受信することでデータ書き込みを実現し、またアドレス４１０３、読み出し信号４１０６を受信することで読み出しを実現する機能を有する。
【００５４】
データ有り無し判定回路１０１は、記憶手段４１０２に書き込まれた全てのデータを保持データ信号１０４として取り出し、全てのデータが消去されているか否かを判定し、データ有りまたはデータ無しを示す判定結果信号１０５を出力する。
【００５５】
上記の保持データ信号としては、記憶手段４１０２の全てのデータビットがそのまま出力される。そして、データ有り無し判定回路１０１でデータ有りもしく無しの判定の方向に合わせ、全てのデータについて論理積または論理和をとることによって、判定結果信号を得る。例えば、アドレスが１〜１０までの１０個あり、各データが８ビットである場合、１０×８本の論理積を判定結果信号とする。
【００５６】
読み出し禁止フラグ手段１０２は、判定結果信号１０５を記憶し、全データ消去時（データ無し時）には読み出し可能（読み出し有効）とし、それ以外の時（データ有り時）には読み出し禁止とする、読み出し禁止／有効信号１０６を出力する。
【００５７】
上記の読み出し禁止フラグ手段１０２は、この実施の形態においては、２つの構成が考えられる。第１の構成としては、常時、判定結果信号をバッファ的に保持するという場合で、ＤＲＡＭもしくはＳＲＡＭで構成することが可能である。また、第２の構成としては、判定結果信号のエッジを保持するという場合で、不揮発性メモリで構成する。後者の構成は、不揮発性メモリとすることで電源が切れることによる判定結果信号のエッジのロスト（見失うこと）を防いでいる。
【００５８】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６を入力し、読み出し可能の時には読み出し信号４１０６を通過させ、読み出し禁止の時には読み出し信号４１０６を読み出し禁止とするように、内部読み出し信号（通過読み出し信号）１０７を出力する。
【００５９】
図２は、記憶手段４１０２であるフラッシュメモリの状態と、読み出し禁止フラグ手段１０２より読み出し信号制御回路１０３へ出力される読み出し禁止／有効信号１０６の変化を示したものである。
【００６０】
つぎに、このように構成された記憶手段読み出し回路の動作について、まず記憶手段４１０２のデータが消去されている時を起点として以下に説明する。
【００６１】
なお、本実施の形態では、マイクロコンピュータ４１０１の内部にフラッシュメモリなどの記憶手段４１０２が配置されており、データが消去されている場合はこの記憶手段４１０２の全てのデータが消去されていることとする。
【００６２】
記憶手段４１０２はアドレスに対応したデータを持っている。
【００６３】
データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを保持データ信号１０４として入力し、全て消去されていることを判定し、判定結果信号１０５に全てのデータの消去が伝えられる。つまり、判定結果信号１０５がデータ無しを示すことになる。
【００６４】
読み出し禁止フラグ手段１０２は、判定結果信号１０５を入力し、読み出し禁止／有効信号１０６を読み出し有効として出力する。
【００６５】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６が読み出し有効のため、外部からの読み出し信号４１０６を、内部読み出し信号１０７へ伝達することで、読み出しが可能となる。
【００６６】
つぎに、外部からのアドレス４１０３、データ４１０４、書き込み信号４１０５により、記憶手段４１０２にデータが存在する時について説明する。データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを保持データ信号１０４として入力し、データが存在することを判定し、判定結果信号１０５へへデータ有りとして伝えられる。つまり、判定結果信号１０５がデータ有りを示すことになる。
【００６７】
読み出し禁止フラグ手段１０２は、判定結果信号１０５を入力し、読み出し禁止／有効信号１０６を読み出し禁止として出力する。
【００６８】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６が読み出し禁止のため、常時内部読み出し信号１０７を読み出し禁止とする。
【００６９】
記憶手段４１０２のデータがすべて消去され、記憶手段４１０２内にデータが存在せず、読み出し有効のとき、外部からの読み出し信号４１０６を、内部読み出し信号１０７へ伝達することで、読み出しが可能となる。
【００７０】
これにより、記憶手段４１０２にデータが有るときは読み出せず、消去されているときは消去データを読み出すことが可能となり、プログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供することができる。
【００７１】
（第２の実施の形態）
第１の実施の形態においては、記憶手段に記録されたデータの有無を判断し、データのない時にのみ読み出し可能とすることで、製造者以外の第三者による記憶手段への読み出し、書き込みを制限しプログラムやデータの秘匿性、安全性を確保するという課題は解決することができた。しかしながら、データの読み出しがしたくてもできないという課題が存在する。
【００７２】
本発明の第２の実施の形態における記憶手段読み出し回路は、記憶手段のアドレス上に読み出し禁止フラグを配置し、判定結果信号をデータとしてアドレス指定時に読み出し禁止フラグに記録する機能を持つことにより、上記の課題を解決し、記憶手段のデータの読み出しが行え、かつ、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができるものである。
【００７３】
図３および図４を用いて、本発明の第２の実施の形態の記憶手段読み出し回路について説明する。
【００７４】
図３は第２の実施の形態における記憶手段読み出し回路の構成を示すブロック図である。この記憶手段読み出し回路は、図３に示すように、例えばフラッシュメモリからなる記憶手段４１０２と、データ有り無し判定回路１０１と、不揮発性メモリからなる読み出し禁止フラグ手段３０２と、読み出し信号制御回路１０３とを備える。
【００７５】
記憶手段４１０２は、外部よりアドレス４１０３、データ４１０４、書き込み信号４１０５を受信することでデータ書き込みを実現し、またアドレス４１０３、読み出し信号４１０６を受信することで読み出しを実現する機能を有する。
【００７６】
データ有り無し判定回路１０１は、記憶手段４１０２に書き込まれた全てのデータを保持データ信号１０４として取り出し、全てのデータが消去されているか否かを判定し、データ有りまたはデータ無しを示す判定結果信号１０５を出力する。
【００７７】
読み出し禁止フラグ手段３０２は、フラシッシュメモリからなり、記憶手段４１０２と同一アドレス空間領域に存在し、判定結果信号１０５を入力し、アドレス指定時に読み出し禁止／有効信号１０６の出力を更新記憶する。具体的には、データ無しのときに、読み出し可能（読み出し有効）とし、データ有りのときに読み出し禁止とする。
【００７８】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６を入力し、読み出し可能の時には読み出し信号４１０６を通過させ、読み出し禁止の時には読み出し信号４１０６を読み出し禁止とするように、内部読み出し信号１０７を出力する。
【００７９】
図４（ａ）は、記憶手段４１０２であるフラッシュメモリの状態と、読み出し禁止フラグ手段３０２より読み出し信号制御回路１０３へ出力される読み出し禁止／有効信号１０６の変化を示したものである。図４（ｂ）は読み出し禁止／有効信号１０６と書き込み信号および読み出し信号の関係を示したものである。
【００８０】
第１の読み出し禁止／有効信号１０６は、図４（ａ）に示すように動作して読み出し信号制御回路１０３を制御している。また、図４（ｂ）に示すように、読み出し禁止フラグ手段３０２への書き込み（アドレス指定）が行われるまでは、記憶手段４１０２の書き込みおよび読み出しが可能であるが、読み出し禁止フラグ手段３０２への書き込み（アドレス指定）が行われると、正しく読み出しできなくなる。
【００８１】
つぎに、このように構成された記憶手段読み出し回路の動作について、まず記憶手段４１０２のデータが消去されている時を起点として以下に説明する。
【００８２】
なお、本実施の形態ではマイクロコンピュータ４１０１の内部にフラッシュメモリなどの記憶手段４１０２が配置されており、データが消去されている場合はこの記憶手段４１０２の全てのデータが消去されていることとする。
【００８３】
読み出し禁止フラグ手段３０２は、記憶手段４１０２と同一アドレス空間領域３０１に配置されている。アドレスが読み出し禁止フラグ手段３０２を示したとき、判定結果信号１０５が読み出し禁止フラグ手段３０２に記憶される。
【００８４】
記憶手段４１０２はアドレスに対応したデータを持っている。
【００８５】
データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを第１の保持データ信号１０４として入力し、全て消去されていることを判定し、判定結果信号１０５へ全て消去が伝えられる。つまり、判定結果信号１０５がデータ無しを示すことになる。
【００８６】
読み出し禁止フラグ手段３０２は、判定結果信号１０５を記憶しており、アドレス４１０３が読み出し禁止フラグ手段３０２を示したとき、判定結果信号１０５を入力し、読み出し禁止／有効信号１０６を読み出し有効として出力する。
【００８７】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６が読み出し有効のため、外部からの読み出し信号４１０６を、内部読み出し信号１０７へ伝達することで、読み出しが可能となる。
【００８８】
つぎに、外部からのアドレス４１０３、データ４１０４、書き込み信号４１０５により、記憶手段４１０２にデータが存在する時について説明する。データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを第１の保持データ信号１０４として入力し、データが存在することを判定し、判定結果信号１０５へデータ有りとして伝えられる。つまり、判定結果信号１０５がデータ有りを示すことになる。
【００８９】
読み出し禁止フラグ手段３０２は、判定結果信号１０５を記憶しており、アドレス４１０３が読み出し禁止フラグ手段３０２を示したとき、判定結果信号１０５を入力し、第１の読み出し禁止／有効信号１０６を読み出し禁止として出力する。読み出し信号制御回路１０３は第１の読み出し禁止／有効信号１０６が読み出し禁止のため、常時内部読み出し信号１０７を読み出し禁止とする。
【００９０】
これにより、データが存在しないときにアドレス４１０３が読み出し禁止フラグ手段３０２を示すことで読み出し可能となり、データが書き込まれ、データが存在する場合でも読み出し可能となり、データが存在し、アドレス４１０３が読み出し禁止フラグ手段３０２を示すことで、読み出しを禁止させることができる。
【００９１】
よって、製造者以外の第三者による記憶手段への読み出し、書き込みを制限しプログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供することができる。
【００９２】
（第３の実施の形態）
第１の実施の形態において、記憶手段に記録されたデータの有無を判断し、データのない時にのみ読みだし可能とすることで、製造者以外の第三者による記憶手段への読み出し、書き込みを制限しプログラムやデータの秘匿性、安全性を確保するという課題は解決することができた。しかしながら、データの読み出しを生産現場で出荷直前までは行い、市場では禁止するとき、出荷直前ではセットが組み立てられており、アドレス、データ、読み出し信号等多数の制御線を書き込み装置と接続することは難しいという問題点が、存在する。
【００９３】
本発明の第３の実施の形態における記憶手段読み出し回路は、読み出し禁止セット信号により読み出し禁止フラグ手段を更新する機能を持つことで、上記の課題を解決し、記憶手段からデータの読み出しが行え、かつ、簡易な信号により、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができるものである。
【００９４】
図５および図６を用いて、本発明の第３の実施の形態の記憶手段読み出し回路について説明する。
【００９５】
図５は第３の実施の形態における記憶手段読み出し回路の構成を示すブロック図である。この記憶手段読み出し回路は、図５に示すように、フラッシュメモリからなる記憶手段４１０２と、データ有り無し判定回路１０１と、不揮発性メモリからなる読み出し禁止フラグ手段５０１と、読み出し信号制御回路１０３とを備える。
【００９６】
記憶手段４１０２は、アドレス４１０３、データ４１０４、書き込み信号４１０５、読み出し信号４１０６により制御される。
【００９７】
データ有り無し判定回路１０１は、記憶手段４１０２に書き込まれた全てのデータを保持データ信号１０４として取り出し、全てのデータが消去されているか否かを判定し、データ有りまたはデータ無しを示す判定結果信号１０５を出力する。
【００９８】
読み出し禁止フラグ手段５０１は、判定結果信号１０５を入力し、外部からの読み出し禁止セット信号５０２で読み出し禁止／有効信号１０６の出力を更新する。具体的には、データ無しのときに、読み出し可能（読み出し有効）とし、データ有りのときに読み出し禁止とする。
【００９９】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６を入力し、読み出し可能の時には読み出し信号４１０６を通過させ、読み出し禁止の時には読み出し信号４１０６を読み出し禁止とするように、内部読み出し信号１０７を出力する。
【０１００】
図６は、記憶手段４１０２であるフラッシュメモリの状態と、判定結果信号１０５の変化と、読み出し禁止フラグ手段５０１より読み出し信号制御回路１０３へ出力される読み出し禁止／有効信号１０６の変化を示したものである。
【０１０１】
つぎに、このように構成された記憶手段読み出し回路の動作について、まず記憶手段４１０２のデータが消去されている時を起点として以下に説明する。
【０１０２】
なお、本実施の形態ではマイクロコンピュータ４１０１の内部にフラッシュメモリなどの記憶手段４１０２が配置されており、データが消去されている場合はこの記憶手段４１０２の全てのデータが消去されていることとする。
【０１０３】
記憶手段４１０２はアドレスに対応したデータを持っている。
【０１０４】
データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを保持データ信号１０４として入力し、全て消去されていることを判定し、判定結果信号１０５へ全て消去が伝えられる。つまり、判定結果信号１０５がデータ無しを示すことになる。
【０１０５】
読み出し禁止フラグ手段５０１は、判定結果信号１０５を記憶しており、読み出し禁止セット信号５０２が読み出しセットを指示したとき、判定結果信号１０５を入力し、読み出し禁止／有効信号１０６を読み出し有効として出力する。
【０１０６】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６が読み出し有効のため、外部からの読み出し信号４１０６を、内部読み出し信号１０７へ伝達することで、読み出しが可能となる。
【０１０７】
つぎに、外部からのアドレス４１０３、データ４１０４、書き込み信号４１０５により、記憶手段４１０２にデータが存在する時について説明する。データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを第１の保持データ信号１０４として入力し、データが存在することを判定し、判定結果信号１０５へデータ有りとして伝えられる。つまり、判定結果信号１０５がデータ有りを示すことになる。
【０１０８】
読み出し禁止フラグ手段５０１は、判定結果信号１０５を記憶しており、読み出し禁止セット信号５０２が読み出しセットを指示したとき、判定結果信号１０５を入力し、読み出し禁止／有効信号１０６を読み出し禁止として出力する。
【０１０９】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６が読み出し禁止のため、常時内部読み出し信号１０７を読み出し禁止とする。
【０１１０】
これにより、データが存在しないときに読み出し禁止セット信号５０２による読み出しセットによって読み出し可能となる。したがって、記憶手段４１０２にデータが書き込まれ、データが存在する場合でも読み出し可能となり、データが存在し、読み出し禁止セット信号５０２による読み出しセットによって、読み出しを禁止させることができる。
【０１１１】
よって、簡易な方法で製造者以外の第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供することができる。
【０１１２】
（第４の実施の形態）
第１の実施の形態において、記憶手段に記録されたデータの有無を判断し、データのない時にのみ読みだし可能とすることで、製造者以外の第三者による記憶手段への読み出し、書き込みを制限しプログラムやデータの秘匿性、安全性を確保するという課題は解決することができた。しかしながら、データの読み出しがしたくてもできないという問題点が存在する。
【０１１３】
本発明の第４の実施の形態における記憶手段読み出し回路は、第１の判定結果信号のデータ無しの時にタイマ信号をセットし続け、セットされなくなったタイマ信号が時間の経過とともにセットされた電荷を放電し一定の電圧まで降下するまでを読み出し可能、電荷を放電し一定の電圧以下に降下したときを読み出し禁止として読み出し禁止／有効信号を出力することにより、読み出し時間を保証する機能を持つことで、データの読み出しが行え、かつ、一定時間以後、記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができるものである。
【０１１４】
図７および図８を用いて、本発明第４の実施の形態の記憶手段読み出し回路について説明する。
【０１１５】
図７は第４の実施の形態における記憶手段読み出し回路の構成を示すブロック図である。この記憶手段読み出し回路は、図７に示すように、フラッシュメモリからなる記憶手段４１０２と、データ有り無し判定回路１０１と、不揮発性メモリからなる読み出し時間保証フラグ手段７０１と、読み出し信号制御回路１０３とを備える。
【０１１６】
記憶手段４１０２は、アドレス４１０３、データ４１０４、書き込み信号４１０５、読み出し信号４１０６により制御される。
【０１１７】
データ有り無し判定回路１０１は、記憶手段４１０２に書き込まれた全てのデータを保持データ信号１０４として取り出し、全てのデータが消去されているか否かを判定し、データ有りまたはデータ無しを示す判定結果信号１０５を出力する。
【０１１８】
読み出し時間保証フラグ手段７０１は、判定結果信号１０５を入力し、データ無しの時タイマ信号をセットし続け、セットされなくなったタイマ信号が時間の経過とともにセットされた電荷を放電し一定の電圧まで降下するまでを読み出し可能、電荷を放電し一定の電圧以下に降下したときを読み出し禁止として第１の読み出し禁止／有効信号１０６を出力する。
【０１１９】
上記の読み出し時間保証フラグ手段７０１は、上記したように不揮発性メモリで構成されるが、この不揮発性メモリは普通の不揮発性メモリではなく、言い換えれば、不揮発性メモリのデータの保証が例えば１時間というように、データが１時間程度で消えてしまうような、不良品的な動作をする不揮発性メモリを想定している。その動作としては、例えばコンデンサを充電した後に、充電停止すると自動的に放電して電圧が低下していくような動作と等価な動作をすると理解すればよい。
【０１２０】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６を入力し、読み出し可能の時には読み出し信号４１０６を通過させ、読み出し禁止の時には読み出し信号４１０６を読み出し禁止とするように、内部読み出し信号１０７を出力する。
【０１２１】
図８は、記憶手段４１０２であるフラッシュメモリの状態と、判定結果信号１０５の変化と、読み出し時間保証フラグ手段７０１の読み出し時間保証フラグの変化と、読み出し時間保証フラグ手段７０１より読み出し信号制御回路１０３へ出力される第１の読み出し禁止／有効信号の変化を示したものである。
【０１２２】
なお、読み出し時間保証フラグは、読み出し時間保証フラグ手段７０１の全体動作を表すのに用い、前述のタイマ信号は読み出し時間保証フラグ手段７０１の内部の動作を説明するのに用いている。
【０１２３】
つぎに、このように構成された記憶手段読み出し回路の動作について、まず記憶手段４１０２のデータが消去されている時を起点として以下に説明する。
【０１２４】
なお、本実施の形態ではマイクロコンピュータ４１０１の内部にフラッシュメモリなどの記憶手段４１０２が配置されており、データが消去されている場合はこの記憶手段４１０２の全てのデータが消去されていることとする。
【０１２５】
記憶手段４１０２はアドレスに対応したデータを持っている。
【０１２６】
データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを保持データ信号１０４として入力し、全て消去されていることを判定し、判定結果信号１０５へ全て消去が伝えられる。つまり、判定結果信号１０５がデータ無しを示すことになる。
【０１２７】
読み出し時間保証フラグ手段７０１は、判定結果信号１０５を入力し、データ無しのためタイマ信号をセットし、読み出し有効として第１の読み出し禁止／有効信号１０６を出力する。
【０１２８】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６が読み出し有効のため、外部からの読み出し信号４１０６を、内部読み出し信号１０７へ伝達することで、読み出しが可能となる。
【０１２９】
つぎに、外部からのアドレス４１０３、データ４１０４、書き込み信号４１０５により、記憶手段４１０２にデータが存在する時について説明する。データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを保持データ信号１０４として入力し、データが存在することを判定し、判定結果信号１０５へデータ有りとして伝えられる。つまり、判定結果信号１０５がデータ有りを示すことになる。
【０１３０】
読み出し時間保証フラグ手段７０１は、データ有りのため、データ無しの時タイマ信号をセットし続け、セットされなくなったタイマ信号は時間の経過とともにセットされた電荷を放電し一定の電圧まで降下するまでを読み出し可能、電荷を放電し一定の電圧以下に降下したときを読み出し禁止とするように、読み出し禁止／有効信号１０６を出力する。
【０１３１】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６が読み出し禁止の時、常時内部読み出し信号１０７を読み出し禁止とし、読み出し禁止／有効信号１０６が有効の時、外部からの読み出し信号４１０６を、内部読み出し信号１０７へ伝達することで、読み出しが可能となる。
【０１３２】
これにより、記憶手段４１０２にデータが存在しないときにセットされ続けたタイマ信号は記憶手段４１０２にデータが有ることにより、タイマ信号はセットされなくなる。その結果、セットされなくなったタイマ信号は時間の経過とともにセットされた電荷を放電し、一定の電圧まで降下するまでは読み出し可能とし、電荷を放電し一定の電圧以下に降下したときを読み出し禁止とすることができる。
【０１３３】
よって、製造者がデータを書き込んだ直後はタイマ信号が放電中であるため読み出しができ、所定の時間経過後は記憶手段４１０２への読み出し、書き込みを制限しプログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供することができる。
【０１３４】
（第５の実施の形態）
第１の実施の形態において、記憶手段に記録されたデータの有無を判断し、データのない時にのみ読みだし可能とすることで、製造者以外の第三者による記憶手段への読み出し、書き込みを制限しプログラムやデータの秘匿性、安全性を確保するという課題は解決することができた。しかしながら、データの読み出しがしたくてもできないという問題点が、存在する。
【０１３５】
本発明の第５の実施の形態における記憶手段読み出し回路は、判定結果信号を入力し、データ無しの時にカウンタリセットされ、カウンタリセット後読み出し信号で所定数をカウントし、カウンタリセットから所定数をカウントするまではカウント中とし、それ以外の所定数以上のカウント時にはオーバーフローとしてオーバーフロー信号を出力する読み出し回数カウンタと、オーバーフロー信号を記憶し、カウント中には、読み出し可能、それ以外のオーバーフロー時には、読み出し禁止とするように、読み出し禁止／有効信号を出力する、読み出し禁止フラグ手段を備えたことで、データの読み出しが行え、かつ、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができるものである。なお、つぎの第６の実施の形態は、内部読み出し信号１０７をカウントするものである。
【０１３６】
図９および図１０を用いて、本発明第５の実施の形態の記憶手段読み出し回路について説明する。
【０１３７】
図９は第５の実施の形態における記憶手段読み出し回路の構成を示すブロック図である。この記憶手段読み出し回路は、図９に示すように、フラッシュメモリからなる記憶手段４１０２と、データ有り無し判定回路１０１と、不揮発性メモタからなる読み出し回数カウンタ９０１と、不揮発性メモリからなる読み出し禁止フラグ手段９０２と、読み出し信号制御回路１０３とを備える。
【０１３８】
記憶手段４１０２は、アドレス４１０３、データ４１０４、書き込み信号４１０５、読み出し信号４１０６により制御される。
【０１３９】
データ有り無し判定回路１０１は、記憶手段４１０２に書き込まれた全てのデータを保持データ信号１０４として取り出し、全てのデータが消去されているか否かを判定し、データ有りまたはデータ無しを示す判定結果信号１０５を出力する。
【０１４０】
読み出し回数カウンタ９０１は、判定結果信号１０５を入力し、データ無しの時カウンタリセットされ、カウンタリセット後読み出し信号４１０６をカウントし、カウンタリセットから読み出し信号４１０６を所定数カウントするまではカウント中とし、それ以外の所定数以上のカウント時にはオーバーフローとしてオーバーフロー信号９０３を出力し、上記記憶手段４１０２の全てのデータが消去されている場合にカウンタリセットが実施される。
【０１４１】
なお、読み出し回数カウンタ９０１は、例えば、縦続接続された多数のフリップフロップで構成される。これらのフリップは、フラッシュメモリからなり、判定結果信号によってクリアされ、読み出し信号がクロックとして入力され、最終段のフリップフロップからオーバーフロー信号が出力される。
【０１４２】
読み出し禁止フラグ手段９０２は、オーバーフロー信号９０３を記憶することで、カウント中には読み出し可能、それ以外のオーバーフロー時には読み出し禁止とするように、読み出し禁止／有効信号１０６を出力する。
【０１４３】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６を入力し、読み出し可能の時には読み出し信号４１０６を通過させ、読み出し禁止の時には読み出し信号４１０６を通過させない。
【０１４４】
図１０は、記憶手段４１０２であるフラッシュメモリの状態と、判定結果信号１０５の変化と、読み出し回数カウンタ９０１の状態と、読み出し禁止フラグ手段９０２より読み出し信号制御回路１０３へ出力される読み出し禁止／有効信号１０６の変化を示したものである。
【０１４５】
つぎに、このように構成された記憶手段読み出し回路の動作について、まず記憶手段のデータが消去されている時を起点として以下に説明する。
【０１４６】
なお、本実施の形態ではマイクロコンピュータ４１０１の内部にフラッシュメモリなどの記憶手段４１０２が配置されており、データが消去されている場合はこの記憶手段の全てのデータが消去されていることとする。
【０１４７】
記憶手段４１０２はアドレスに対応したデータを持っている。
【０１４８】
データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを保持データ信号１０４として入力し、全て消去されていることを判定し、判定結果信号１０５へ全て消去が伝えられる。つまり、判定結果信号１０５がデータ無しを示すことになる。
【０１４９】
読み出し回数カウンタ９０１は、記憶手段４１０２が消去されている時、カウンタリセットが行われる。この状態では、限界アクセス定数Ｎを超えていないためオーバーフロー信号９０３はオーバーフローではない。よって、読み出し禁止フラグ手段９０２は、オーバーフロー信号９０３を入力し、読み出し禁止／有効信号１０６を読み出し有効として出力する。
【０１５０】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６が読み出し有効のため、外部からの読み出し信号４１０６を、内部読み出し信号１０７へ伝達することで、読み出しが可能となる。
【０１５１】
つぎに、外部からのアドレス４１０３、データ４１０４、書き込み信号４１０５により、記憶手段４１０２にデータが存在する時について説明する。
【０１５２】
データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを保持データ信号１０４として入力し、データが存在することを判定し、判定結果信号１０５へデータ有りとして伝えられる。つまり、判定結果信号１０５がデータ有りを示すことになる。
【０１５３】
読み出し回数カウンタ９０１は判定結果信号１０５によりカウンタリセットがかからない状態である。このため、読み出し信号４１０６が読み出しを指示すると、読み出し信号制御回路１０３は読み出し信号４１０６を内部読み出し信号１０７へ通過させる。このため読み出しが行われる。また、読み出し信号４１０６は読み出し回数カウンタ９０１をカウントさせる。カウント値があらかじめ設定されている限界アクセス定数Ｎ（Ｎ≧１）を超えたとき、オーバーフロー信号９０３をオーバーフローとして伝達する。
【０１５４】
オーバーフロー信号９０３にてオーバーフローを受け取った読み出し禁止フラグ手段９０２は、読み出し禁止／有効信号１０６を読み出し禁止とする。
【０１５５】
このため、つぎの読み出し信号４１０６で読み出しを指示されても、読み出し禁止のため、読み出しが行われない。
【０１５６】
すなわち、データを書き込んだ後、限界アクセス定数Ｎ（Ｎ≧１）までの読み出しは可能であり、製造者以外に渡す前に限界アクセス定数Ｎ（Ｎ≧１）までの読み出しを行っておくことで、製造者以外の第三者による記憶手段への読み出し、書き込みを制限しプログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供することができる。
【０１５７】
（第６の実施の形態）
図１１は、本発明の第６の実施の形態に係る記憶手段読み出し回路の構成を示す回路ブロック図である。この記憶手段読み出し回路は、図１１に示すように、第５の実施の形態の場合と同様に、記憶手段４１０２と、データ有り無し判定回路１０１と、読み出し回数カウンタ９０１と、読み出し禁止フラグ手段９０２と、読み出し信号制御回路１０３とで構成される。
【０１５８】
本実施の形態が第５の実施の形態の場合と異なる点は、読み出し回数カウンタ９０１が、図１１に示されるように、内部読み出し信号１０７をカウントする点である。
【０１５９】
読み出し回数カウンタ９０１は、判定結果信号１０５を入力し、データ無しの時カウンタリセットされ、カウンタリセットされた後内部読み出し信号１０７をカウントし、カウンタリセットから所定数をカウントするまではカウント中とし、それ以外の所定数以上のカウント時にはオーバーフローとしてオーバーフロー信号９０３を出力し、上記記憶手段４１０２の全てのデータが消去されている場合にカウンタリセットが実施される。
【０１６０】
本実施の形態における記憶手段４１０２と、データ有り無し判定回路１０１と、読み出し禁止フラグ手段９０２と、読み出し信号制御回路１０３は、いずれも第５の実施の形態の場合と同様に実施されるので、詳しい説明は省略する。
【０１６１】
読み出し回数カウンタ９０１は、記憶手段４１０２にデータが存在する時、判定結果信号１０５によりカウンタリセットがかからない状態である。このため、読み出し信号４１０６が読み出しを指示すると、読み出し信号制御回路１０３は読み出し信号４１０６を内部読み出し信号１０７へ通過させる。このため読み出しが行われる。また、内部読み出し信号１０７は読み出し回数カウンタ９０１をカウントさせる。カウント値があらかじめ設定されている限界アクセス定数Ｎ（Ｎ≧１）を超えたとき、オーバーフロー信号９０３をオーバーフローとして伝達する。
【０１６２】
オーバーフロー信号９０３にてオーバーフローを受け取った読み出し禁止フラグ手段９０２は、読み出し禁止／有効信号１０６を読み出し禁止とする。
【０１６３】
このため、つぎの読み出し信号４１０６で読み出しを指示されても、読み出し禁止のため、読み出しが行われない。また、内部読み出し信号１０７が読み出し動作を行わないため、読み出し回数カウンタ９０１はカウントせず、カウンタビットのオーバーフローまたはアンダーフローによる、オーバーフロー信号９０３がオーバーフローを解除することがない。
【０１６４】
すなわち、データを書き込んだ後、限界アクセス定数Ｎ（Ｎ≧１）までの読み出しは可能であり、製造者以外に渡す前に限界アクセス定数Ｎ（Ｎ≧１）までの読み出しを行っておくことで、読み出しを繰り返しても、製造者以外の第三者による記憶手段への読み出し、書き込みを制限しプログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供することができる。
【０１６５】
しかも、内部読み出し信号１０７をカウントする構成のため、読み出し禁止となった後は、読み出し信号４１０６が入力されても、読み出し回数カウンタ９０１がカウントを行うことがなくなり、カウンタビットのオーバーフローまたはアンダーフローによる、オーバーフロー信号９０３がオーバーフローを解除することがないので、オーバーフロー信号を出力している状態では、読み出し信号をカウントしない結果、オーバーフロー信号はとぎれず、読み出し禁止を続けることができる。
【０１６６】
（第７の実施の形態）
第５の実施の形態において、データを書き込んだ後、限界アクセス定数Ｎ（Ｎ≧１）までの読み出しは可能であり、製造者以外に渡す前に限界アクセス定数Ｎ（Ｎ≧１）までの読み出しを行っておくことで、製造者以外の第三者による記憶手段への読み出し、書き込みを制限しプログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供することができた。
【０１６７】
しかしながら、限界アクセス定数Ｎ（Ｎ≧１）は固定であり、製造者が本当に読みたいデータが少なく、限界アクセス定数Ｎ（Ｎ≧１）が膨大な値の場合、製造者以外に渡す前に限界アクセス定数Ｎ（Ｎ≧１）までの読み出しを行っておくことが必要なため、ダミーリードを大量に行う必要がある問題点が存在する。
【０１６８】
本発明の第７の実施の形態における記憶手段読み出し回路は、記憶手段と同一アドレス空間領域に存在し、記憶手段同様アドレス、データ、書き込み信号により限界アクセス定数Ｎを指定できる読み出し回数レジスタと、判定結果信号を入力し、データ無しの時読み出し回数レジスタより読み出し回数をロードし、読み出し回数レジスタより読み出し回数をロードした後読み出し信号４１０２を所定数をカウントし、ロードから所定数をカウントまではカウント中とし、それ以外の所定数以上のカウント時にはオーバーフローとしてオーバーフロー信号を出力する読み出し回数カウンタを備えることで、記憶手段からデータの読み出しが行え、かつ、製造者が本当に読みたいデータ数を指定することで、ダミーリードを大量に行う必要がなく、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができるものである。なお、第８の実施の形態では、内部読み出し信号をカウントすることになる。
【０１６９】
図１２および図１３を用いて、本発明の第５の実施の形態の記憶手段読み出し回路について説明する。
【０１７０】
図１２は第７の実施の形態における記憶手段読み出し回路の構成を示すブロック図である。この記憶手段読み出し回路は、図１３に示すように、フラッシュメモリからなる記憶手段４１０２と、データ有り無し判定回路１０１と、不揮発性メモリからなる読み出し回数レジスタ１１０１と、不揮発性メモリからなる読み出し回数カウンタ１１０２と、不揮発性メモリからなる読み出し禁止フラグ手段９０２と、読み出し信号制御回路１０３とを備える。
【０１７１】
記憶手段４１０２はアドレス４１０３、データ４１０４、書き込み信号４１０５、読み出し信号４１０６により制御される。
【０１７２】
データ有り無し判定回路１０１は、記憶手段４１０２に書き込まれた全てのデータを保持データ信号１０４として取り出し、全てのデータが消去されているか否かを判定し、データ有りまたはデータ無しを示す判定結果信号１０５を出力する。
【０１７３】
読み出し回数レジスタ１１０１は、記憶手段４１０２と同一アドレス空間領域に存在し、記憶手段４１０２と同様にアドレス４１０３、データ４１０４、書き込み信号４１０５により限界アクセス定数Ｎを指定（設定）できる。
【０１７４】
読み出し回数カウンタ１１０２は、判定結果信号１０５を入力し、データ無しの場合に、読み出し回数レジスタ１１０１より読み出し回数をロードし、読み出し信号４１０６を所定数カウントし、ロードから所定数をカウントまではカウント中とし、それ以外の所定数以上のカウント時にはオーバーフローとしてオーバーフロー信号９０３を出力する。
【０１７５】
読み出し禁止フラグ手段９０２は、オーバーフロー信号９０３を記憶することで、読み出し回数カウンタ１１０２のカウント中には読み出し可能、それ以外のオーバーフロー時には読み出し禁止とするように、読み出し禁止／有効信号１０６を出力する。
【０１７６】
読み出し信号制御回路１０３は、上記読み出し禁止／有効信号１０６を入力し、読み出し可能の時には読み出し信号４１０６を通過させ、読み出し禁止の時には読み出し信号４１０６を通過させない。
【０１７７】
図１３は、記憶手段４１０２であるフラッシュメモリの状態と、判定結果信号１０５の変化と、読み出し禁止回数カウンタの状態と、オーバーフロー信号９０３の変化と、読み出し禁止フラグ手段９０２より読み出し信号制御回路１０３へ出力される読み出し禁止／有効信号１０６の変化を示したものである。
【０１７８】
つぎに、このように構成された記憶手段読み出し回路の動作について、まず記憶手段４１０２のデータが消去されている時を起点として以下に説明する。
【０１７９】
なお、本実施の形態ではマイクロコンピュータ４１０１の内部にフラッシュメモリなどの記憶手段４１０２が配置されており、データが消去されている場合はこの記憶手段の全てのデータが消去されていることとする。
【０１８０】
記憶手段４１０２はアドレスに対応したデータを持っている。
【０１８１】
データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを保持データ信号１０４として入力し、全て消去されていることを判定し、判定結果信号１０５へ全て消去が伝えられる。つまり、判定結果信号１０５がデータ無しを示すことになる。
【０１８２】
読み出し回数カウンタ１１０２は、記憶手段４１０２のデータが消去されている時、読み出し回数レジスタ１１０１より読み出し回数１１０３をロードする。この状態では、限界アクセス定数Ｎを超えていないためオーバーフロー信号９０３はオーバーフローではない。よって、この状態では、読み出し信号４１０６が内部読み出し信号１０７へ伝達される。また、常時読み出し回数１１０３をロードするため、読み出し回数カウンタ１１０２はカウントしない。
【０１８３】
また、読み出し回数レジスタ１１０１は、アドレス４１０３により読み出し回数カウンタ１１０２自身がセレクトされると、データ４１０４を記憶する。
【０１８４】
この状態では、オーバーフローではない。よって、読み出し禁止フラグ手段９０２は、オーバーフロー信号９０３を入力し、読み出し禁止／有効信号１０６を読み出し有効として出力する。
【０１８５】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６が読み出し有効のため、外部からの読み出し信号４１０６を、内部読み出し信号１０７へ伝達することで、読み出しが可能となる。
【０１８６】
つぎに、外部からのアドレス４１０３、データ４１０４、書き込み信号４１０５により、記憶手段４１０２にデータが存在する時について説明する。データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを保持データ信号１０４として入力し、データが存在することを判定し、判定結果信号１０５へデータ有りとして伝えられる。つまり、判定結果信号１０５がデータ有りを示すことになる。
【０１８７】
読み出し回数カウンタ１１０２は、保持データ信号１０４により読み出し回数カウンタ１１０２のロードがかからない状態である。読み出し信号４１０６が読み出しを指示すると、読み出し信号制御回路１０３は読み出し信号４１０６を内部読み出し信号１０７へ通過させる。このため読み出しが行われる。また、読み出し信号４１０６は読み出し回数カウンタ１１０２をカウントさせる。カウント値があらかじめ設定されている限界アクセス定数Ｎ（Ｎ≧１）を超えたとき、オーバーフロー信号９０３をオーバーフローとして伝達する。
【０１８８】
オーバーフロー信号９０３にてオーバーフローを受け取った読み出し禁止フラグ手段９０２は、内部読み出し信号１０７を読み出し禁止とする。
【０１８９】
このため、つぎの読み出し信号４１０６で読み出しを指示されても、読み出し禁止のため、読み出しが行われない。
【０１９０】
すなわち、記憶手段４１０２のデータが消去されている時に、読み出し回数を規定することで、データを書き込んだ後、規定された読み出し回数までの読み出しは可能であり、製造者で使用する読み出し回数をしておくことで、余分な読み出しを行う必要が無く、製造者以外の第三者による記憶手段への読み出し、書き込みを制限しプログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供することができる。
【０１９１】
（第８の実施の形態）
図１４は、本発明の第８の実施の形態に係る記憶手段読み出し回路の一構成例を示す回路ブロック図である。
【０１９２】
この実施の形態は、第７の実施の形態の場合と同様に、記憶手段４１０２と、データ有り無し判定回路１０１と、読み出し回数レジスタ１１０１と、読み出し回数カウンタ１１０２と、読み出し禁止フラグ手段９０２と、読み出し信号制御回路１０３とで構成される。
【０１９３】
本実施の形態が第７の実施の形態の場合と異なる点は、読み出し回数カウンタ１１０２が、図１４に示されるように、内部読み出し信号１０７をカウントする構成になっている点である。
【０１９４】
読み出し回数カウンタ１１０２は、判定結果信号１０５を入力し、データ無しの時に、読み出し回数レジスタ１１０１より読み出し回数をロードし、内部読み出し信号１０７を所定数カウントし、ロードから所定数をカウントまではカウント中とし、それ以外の所定数以上のカウント時にはオーバーフローとしてオーバーフロー信号９０３を出力する。
【０１９５】
本実施の形態における記憶手段４１０２と、データ有り無し判定回路１０１と、読み出し回数レジスタ１１０１と、読み出し禁止フラグ手段９０２と、読み出し信号制御回路１０３は、いずれも第７の実施の形態の場合と同様に実施されるので、詳しい説明は省略する。
【０１９６】
読み出し回数カウンタ１１０２は、記憶手段４１０２にデータが存在する時、保持データ信号１０４により読み出し回数カウンタ１１０２のロードがかからない状態である。読み出し信号４１０７が読み出しを指示すると、読み出し信号制御回路１０３は読み出し信号４１０６を内部読み出し信号１０７へ通過させる。このため読み出しが行われる。また、内部読み出し信号１０７は読み出し回数カウンタ１１０２をカウントさせる。カウント値があらかじめ設定されている限界アクセス定数Ｎ（Ｎ≧１）を超えたとき、オーバーフロー信号９０３をオーバーフローとして伝達する。
【０１９７】
オーバーフロー信号９０３にてオーバーフローを受け取った読み出し禁止フラグ手段９０２は内部読み出し信号１０７を読み出し禁止とする。
【０１９８】
このため、つぎの読み出し信号４１０６で読み出しを指示されても、読み出し禁止のため、読み出しが行われない、また、内部読み出し信号１０７が読み出し動作を行わないため、読み出し回数カウンタ１１０２はカウントせず、カウンタビットのオーバーフローまたはアンダーフローによる、オーバーフロー信号９０３がオーバーフローを解除することがない。
【０１９９】
すなわち、記憶手段４１０２のデータが消去されている時に、読み出し回数を規定することで、データを書き込んだ後、規定された読み出し回数までの読み出しは可能であり、製造者で使用する読み出し回数をしておくことで、余分な読み出しを行う必要が無く、読み出しを繰り返しても、製造者以外の第三者による記憶手段への読み出し、書き込みを制限しプログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供することができる。
【０２００】
しかも、内部読み出し信号１０７をカウントする構成のため、読み出し禁止となった後は、読み出し信号４１０６が入力されても、読み出し回数カウンタ１１０２がカウントを行うことがなくなり、カウンタビットのオーバーフローまたはアンダーフローによる、オーバーフロー信号９０３がオーバーフローを解除することがないので、オーバーフロー信号を出力している状態では、読み出し信号をカウントしない結果、オーバーフロー信号はとぎれず、読み出し禁止を続けることができる。
【０２０１】
（第９の実施の形態）
第２の実施の形態において、記憶手段読み出し回路は記憶手段と同一のアドレス空間に配置された読み出し禁止フラグ手段に、判定結果信号をデータとしてアドレス指定時に記録する機能を持つことで、データの読み出しが行え、かつ、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供するという課題は解決することができた。しかしながら、データの読み出しを生産現場で出荷直前までは可能とし、市場では禁止するとき、出荷直前ではセットが組み立てられており、アドレス、データ、読み出し信号等多数の制御線を書き込み装置と接続することは難しいという問題点が、存在する。
【０２０２】
本発明の第９の実施の形態における記憶手段読み出し回路は、読み出し禁止フラグ手段を、第１および第２の読み出し禁止フラグブロックで構成し、第１の読み出し禁止フラグブロックは記憶手段と同一のアドレス領域に配置され、判定結果信号をデータとしてアドレス指定時に記録する機能を持ち、第２の読み出し禁止フラグブロックは読み出し禁止セット信号により出力を更新する機能を持つことで、記憶手段からデータの読み出しが行え、かつ、簡易な信号により、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができるものである。
【０２０３】
図１５および図１６を用いて、本発明の第９の実施の形態の記憶手段読み出し回路について説明する。
【０２０４】
図１５は第９の実施の形態における記憶手段読み出し回路の構成を示すブロック図である。この記憶手段読み出し回路は、図１５に示すように、フラッシュメモリからなる記憶手段４１０２と、データ有り無し判定回路１０１と、不揮発性メモリからなる読み出し禁止フラグ手段（第１の読み出し禁止フラグブロックに相当する）３０２と、不揮発性メモリからなる読み出し禁止フラグ手段（第２の読み出し禁止フラグブロックに相当する）２９０１と、読み出し信号制御回路１０３とを備える。
【０２０５】
記憶手段４１０２は外部よりアドレス４１０３、データ４１０４、書き込み信号４１０５を受信することでデータ書き込みを実現し、またアドレス４１０３、読み出し信号４１０６を受信することで読み出しを機能を有する。
【０２０６】
データ有り無し判定回路１０１は、記憶手段４１０２に書き込まれた全てのデータを保持データ信号１０４として取り出し、全てのデータが消去されているか否かを判定し、データ有りまたはデータ無しを示す判定結果信号１０５を出力する。
【０２０７】
読み出し禁止フラグ手段３０２は、記憶手段４１０２と同一アドレス空間領域に存在し、判定結果信号１０５を入力し、アドレス指定時に第１の読み出し禁止／有効信号２９０２の出力を更新する。
【０２０８】
読み出し禁止フラグ手段２９０１は、第１の読み出し禁止／有効信号２９０２を入力し、読み出し禁止セット信号５０２で、第２の読み出し禁止／有効信号１０６の出力を更新する。
【０２０９】
読み出し信号制御回路１０３は、第２の読み出し禁止／有効信号１０６を入力し、読み出し可能の時には読み出し信号４１０６を通過させ、読み出し禁止の時には読み出し信号４１０６を読み出し禁止とするように、内部読み出し信号１０７を出力する。
【０２１０】
図１６は、記憶手段４１０２であるフラッシュメモリの状態と、判定結果信号１０５の変化と、第１の読み出し禁止／有効信号２９０２の変化と、読み出し禁止セット信号５０２の変化と、読み出し禁止フラグ手段２９０１より読み出し信号制御回路１０３へ出力される第２の読み出し禁止／有効信号１０６の変化を示したものである。
【０２１１】
第２の読み出し禁止／有効信号１０６は、図１６に示すように変化して読み出し信号制御回路１０３を制御している。
【０２１２】
つぎに、このように構成された記憶手段読み出し回路の動作について、まず記憶手段４１０２のデータが消去されている時を起点として以下に説明する。
【０２１３】
なお、本実施の形態ではマイクロコンピュータ４１０１の内部にフラッシュメモリなどの記憶手段４１０２が配置されており、データが消去されている場合はこの記憶手段４１０２の全てのデータが消去されていることとする。
【０２１４】
読み出し禁止フラグ手段３０２は、記憶手段４１０２と同一アドレス空間領域３０１に配置されている。アドレス４１０３が読み出し禁止フラグ手段３０２を示したとき、判定結果信号１０５を読み出し禁止フラグ手段３０２に記憶する。
【０２１５】
記憶手段４１０２はアドレスに対応したデータを持っている。
【０２１６】
データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを保持データ信号１０４として入力し、全て消去されていることを判定し、判定結果信号１０５へ全て消去が伝えられる。つまり、判定結果信号１０５がデータ無しを示すことになる。
【０２１７】
読み出し禁止フラグ手段３０２は、判定結果信号１０５を記憶しており、アドレスが読み出し禁止フラグ手段３０２を示したとき、判定結果信号１０５を入力し、読み出し禁止フラグ手段２９０１へ読み出し禁止／有効信号２９０２を読み出し有効として出力する。
【０２１８】
読み出し禁止フラグ手段２９０１は、読み出し禁止セット信号５０２が読み出しセットを指示したとき、読み出し禁止／有効信号２９０２を記憶し、読み出し禁止／有効１０６を更新する。
【０２１９】
読み出し信号制御回路１０３は、読み出し禁止／有効信号１０６が読み出し有効のため、外部からの読み出し信号４１０６を、内部読み出し信号１０７へ伝達することで、読み出しが可能となる。
【０２２０】
つぎに、外部からのアドレス４１０３、データ４１０４、書き込み信号４１０５により、記憶手段４１０２にデータが存在する時について説明する。データ有り無し判定回路１０１は、上記全てのアドレスに対応したデータを保持データ信号１０４として入力し、データが存在することを判定し、判定結果信号１０５へデータ有りとして伝えられる。つまり、判定結果信号１０５がデータ有りを示すことになる。
【０２２１】
読み出し禁止フラグ手段３０２は、判定結果信号１０５を記憶しており、アドレスが読み出し禁止フラグ手段３０２を示したとき、判定結果信号１０５を入力し、第１の読み出し禁止／有効信号２９０２を読み出し禁止として出力する。
【０２２２】
読み出し禁止フラグ手段２９０１は、読み出し禁止セット信号５０２が読み出しセットを指示したとき、第１の読み出し禁止／有効信号２９０２を読み出し禁止フラグ手段２９０１に記憶し、第２の読み出し禁止／有効信号１０６を更新する。
【０２２３】
読み出し信号制御回路１０３は、第２の読み出し禁止／有効信号１０６が読み出し禁止のため、常時内部読み出し信号１０７を読み出し禁止とする。
【０２２４】
これにより、記憶手段４１０２にデータが存在しないときにアドレスが読み出し禁止フラグ手段３０２を示すことで読み出し準備が可能となり、つぎに、読み出し禁止セット信号５０２による読み出しセットによって読み出し可能となる。記憶手段４１０２にデータが書き込まれ、データが存在する場合でも読み出しが可能となり、データが存在し、アドレスが読み出し禁止フラグ手段３０２を示し、その後読み出し禁止セット信号５０２による読み出しセットによって、読み出しを禁止させることができる。
【０２２５】
よって、読み出しを禁止する場合においても、データを変更し、確認の一連動作では読み出しが可能であり、かつ、簡易な方法で製造者以外の第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供することができる。
【０２２６】
また、製造者が出荷時に電源を切る場合には、マイクロコンピュータの電源の立ち上がりを、読み出し禁止セット信号５０２の読み出しセットとすることで、読み出しを禁止する場合においても、データを変更し、確認の一連動作では読み出しが可能であり、出荷により、自動的に記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供することができる。
【０２２７】
また、製造者が出荷時にマイクロコンピュータのリセットを行う場合には、マイクロコンピュータのリセットの立ち上がりを、読み出し禁止セット信号５０２の読み出しセットとすることで、読み出しを禁止する場合においても、データを変更し、確認の一連動作では読み出しが可能であり、出荷により、自動的に記憶手段４１０２への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供することができる。
【０２２８】
これにより、記憶手段４１０２にデータが存在しないときに読み出し禁止セット信号５０２による読み出しセットによって読み出し可能となり、データが書き込まれ、データが存在する場合でも読み出し可能となり、データが存在し、読み出し禁止セット信号５０２による読み出しセットによって、読み出しを禁止させることができる。
【０２２９】
よって、簡易な方法で製造者以外の第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる記憶手段読み出し回路を提供することができる。
【０２３０】
【発明の効果】
請求項１記載の発明によれば、記憶手段にデータが有るときは読み出せず、消去されているときは消去データを読み出すことが可能となり、プログラムやデータの秘匿性、安全性を確保することができる。
【０２３１】
請求項２記載の発明によれば、データ有り無し判定回路と、読み出し禁止フラグ手段と、読み出し信号制御回路とをもつことで、記憶手段にデータが有るときは読み出せず、消去されているときは消去データを読み出すことが可能となり、プログラムやデータの秘匿性、安全性を確保することができる。
【０２３２】
また、請求項３記載の発明によれば、記憶手段を不揮発性メモリで構成しているので、電源が途絶えようと、記憶手段のデータを保持できる。
【０２３３】
また、請求項４記載の発明によれば、記憶手段と同一のアドレス空間上に読み出し禁止フラグ手段を配置し、判定結果信号をデータとしてアドレス指定時に記録する機能を持つことで、読み出し禁止フラグ手段のアドレスを指定してデータ有りを示す判定結果信号を読み出し禁止フラグ手段に書き込むまでは記憶手段からデータの読み出しが行える。また、読み出し禁止フラグ手段のアドレスを指定してデータ有りを示す判定結果信号を読み出し禁止フラグ手段に書き込むことにより第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【０２３４】
また、請求項５記載の発明によれば、読み出し禁止フラグ手段を不揮発性メモリで構成しているので、電源が途絶えようと読み出し禁止フラグ手段の状態を保持できる。したがって電源が途絶えようと、記憶手段からのデータの読み出しが行え、かつ、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【０２３５】
また、請求項６記載の発明によれば、読み出し禁止セット信号により読み出し禁止フラグ手段を更新する機能を持つことで、読み出し禁止セット信号によりデータ有りを示す判定結果信号を読み出し禁止フラグ手段に書き込むまでは記憶手段からデータの読み出しが行える。また、読み出し禁止セット信号によりデータ有りを示す判定結果信号を読み出し禁止フラグ手段に書き込むことにより、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。つまり、読み出し禁止セット信号という簡易な信号により、記憶手段からデータの読み出しと、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することを実現できる。
【０２３６】
また、請求項７記載の発明によれば、読み出し禁止フラグ手段を不揮発性メモリで構成しているので、電源が途絶えようと読み出し禁止フラグ手段の状態を保持できる。したがって電源が途絶えようと、記憶手段からのデータの読み出しが行え、かつ、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【０２３７】
また、請求項８記載の発明によれば、データ有り無し判定回路と、読み出し時間保証フラグ手段と、読み出し信号制御回路とを持ち、特に読み出し時間保証フラグ手段で、判定結果信号がデータ無しを示した時にタイマ信号をセットし続け、判定結果信号がデータ有りを示しセットされなくなったタイマ信号が時間の経過とともにセットされた電荷を放電し一定の電圧まで降下するまでを読み出し可能、電荷を放電し一定の電圧以下まで降下したときを読み出し禁止とする読み出し禁止／有効信号を出力し、読み出し時間を保証する機能を持つことで、記憶手段からデータの読み出しが行え、かつ、一定時間以後、記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【０２３８】
また、請求項９記載の発明によれば、記憶手段を不揮発性メモリで構成しているので、電源が途絶えようと、記憶手段のデータを保持できる。
【０２３９】
また、請求項１０記載の発明によれば、読み出し時間保証フラグ手段を不揮発性メモリで構成しているので、電源が途絶えようと、データの読み出しが行え、かつ、一定時間以後、記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【０２４０】
また、請求項１１記載の発明によれば、データ有り無し判定回路と、読み出し回数カウンタと、読み出し禁止フラグ手段と、読み出し信号制御回路とを持ち、特に読み出し回数カウンタを、判定結果信号がデータ無しを示す時にリセットされ、読み出し信号をカウントし、カウント値があらかじめ設定されている限界アクセス定数Ｎ（Ｎ≧１）を超えた時点でオーバーフロー信号を出力するように構成し、読み出し禁止フラグ手段を、オーバーフロー信号を記憶することにより、読み出し回数カウンタのオーバーフロー前は読み出し可能とし、読み出し回数カウンタのオーバーフロー後は読み出し禁止とする読み出し禁止／有効信号を出力するように構成したので、記憶手段からデータの読み出しが行え、かつ、第三者による記憶手段への読み出しを読み出し回数で制限しプログラムやデータの秘匿性、安全性を確保することができる。
【０２４１】
また、請求項１２記載の発明によれば、記憶手段を不揮発性メモリで構成しているので、電源が途絶えようと、記憶手段のデータを保持できる。
【０２４２】
また、請求項１３記載の発明によれば、読み出し回数カウンタが、読み出し信号制御回路を通過した通過読み出し信号をカウントするように構成したので、記憶手段からデータの読み出しが行え、かつ、第三者による記憶手段への読み出しを読み出し回数で制限しプログラムやデータの秘匿性、安全性を確保しつづけることができる。
【０２４３】
また、請求項１４記載の発明によれば、読み出し回数カウンタが不揮発性メモリで構成されているので、電源が途絶えようと、読み出し回数カウンタがカウント値を保持することができる。したがって電源が途絶えようと、記憶手段からのデータの読み出しが行え、かつ、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【０２４４】
また、請求項１５記載の発明によれば、記憶手段と同一のアドレス空間領域に存在し、アドレス、データ、書き込み信号により限界アクセス定数Ｎを指定できる読み出し回数レジスタを備え、読み出し回数カウンタは、カウント値が読み出し回数レジスタに設定された限界アクセス定数Ｎを超えた時点でオーバーフロー信号を出力するようにしているので、オーバーフロー信号を出力される読み出し回数を任意に設定することができる。したがって、記憶手段からデータの読み出しが行え、かつ、例えば製造者が本当に読みたいデータ数を読み出し回数レジスタに設定することで、ダミーリードを大量に行う必要なく、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【０２４５】
また、請求項１６記載の発明によれば、読み出し回数カウンタが、読み出し信号制御回路を通過した通過読み出し信号をカウントするように構成したので、記憶手段からデータの読み出しが行え、かつ、例えば製造者が本当に読みたいデータ数を読み出し回数レジスタに設定することで、ダミーリードを大量に行う必要なく、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保しつづけることができる。
【０２４６】
また、請求項１７記載の発明によれば、読み出し禁止フラグ手段を、第１の読み出し禁止／有効信号を出力する第１の読み出し禁止フラグブロックと、第２の読み出し禁止／有効信号を出力する第２の読み出し禁止フラグブロックとで構成し、第１の読み出し禁止フラグブロックを、記憶手段と同一のアドレス空間領域に存在させ、判定結果信号を入力し、自己のアドレスが指定された時に第１の読み出し禁止／有効信号の出力を更新する構成とし、第２の読み出し禁止フラグブロックを、第１の読み出し禁止／有効信号を入力とし、外部から入力される読み出し禁止セット信号により第２の読み出し禁止／有効信号の出力を更新する構成としたので、第１の読み出し禁止フラグブロックのアドレスを指定してデータ有りを示す判定結果信号を第１の読み出し禁止フラグブロックに書き込み、さらに読み出し禁止を示す第１の読み出し禁止／有効信号を読み出し禁止セット信号により第２の読み出し禁止フラグブロックに書き込むまでは、記憶手段からデータの読み出しが行える。また、第１の読み出し禁止フラグブロックのアドレスを指定してデータ有りを示す判定結果信号を第１の読み出し禁止フラグブロックに書き込み、さらに読み出し禁止を示す第１の読み出し禁止／有効信号を読み出し禁止セット信号により第２の読み出し禁止フラグブロックに書き込むことにより、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。つまり、読み出し禁止セット信号という簡易な信号により、記憶手段からデータの読み出しと、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することを実現できる。
【０２４７】
また、請求項１８記載の発明によれば、第１および第２の読み出し禁止／有効ブロックを不揮発性メモリで構成したので、電源が途絶えようと第１および第２の読み出し禁止／有効ブロックの状態を保持できる。したがって電源が途絶えようと、記憶手段からのデータの読み出しが行え、かつ、第三者による記憶手段への読み出しを制限しプログラムやデータの秘匿性、安全性を確保することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の記憶手段読み出し回路の構成を示すブロック図である。
【図２】本発明の第１の実施の形態の記憶手段読み出し回路のタイミングチャートである。
【図３】本発明の第２の実施の形態の記憶手段読み出し回路の構成を示すブロック図である。
【図４】本発明の第２の実施の形態の記憶手段読み出し回路のタイミングチャートである。
【図５】本発明の第３の実施の形態の記憶手段読み出し回路の構成を示すブロック図である。
【図６】本発明の第３の実施の形態の記憶手段読み出し回路のタイミングチャートである。
【図７】本発明の第４の実施の形態の記憶手段読み出し回路の構成を示すブロック図である。
【図８】本発明の第４の実施の形態の記憶手段読み出し回路のタイミングチャートである。
【図９】本発明の第５の実施の形態の記憶手段読み出し回路の構成を示すブロック図である。
【図１０】本発明の第５の実施の形態の記憶手段読み出し回路のタイミングチャートである。
【図１１】本発明の第６の実施の形態の記憶手段読み出し回路の構成を示すブロック図である。
【図１２】本発明の第７の実施の形態の記憶手段読み出し回路の構成を示すブロック図である。
【図１３】本発明の第７の実施の形態の記憶手段読み出し回路のタイミングチャートである。
【図１４】本発明の第８の実施の形態の記憶手段読み出し回路の構成を示すブロック図である。
【図１５】本発明の第９の実施の形態の記憶手段読み出し回路の構成を示すブロック図である。
【図１６】本発明の第９の実施の形態の記憶手段読み出し回路のタイミングチャートである。
【図１７】従来の記憶手段読み出し回路の構成を示すブロック図である。
【図１８】従来の記憶手段読み出し回路のタイミングチャートである。
【符号の説明】
１０１ データ有り無し判定回路
１０２ 読み出し禁止フラグ手段
１０３ 読み出し信号制御回路
１０４ 保持データ信号
１０５ 判定結果信号
１０６ 読み出し禁止／有効信号
１０７ 内部読み出し信号
３０１ 同一アドレス領域
３０２ 読み出し禁止フラグ手段
５０１ 読み出し禁止フラグ手段
５０２ 読み出し禁止セット信号
７０１ 読み出し時間保証フラグ手段
９０１ 読み出し回数カウンタ
９０２ 読み出し禁止フラグ手段
９０３ オーバーフロー信号
１１０１ 読み出し回数レジスタ
１１０２ 読み出し回数カウンタ
１１０３ 読み出し回数
２９０１ 読み出し禁止フラグ手段
２９０２ 読み出し禁止／有効信号
４１０１ マイクロコンピュータ
４１０２ 記憶手段
４１０３ アドレス
４１０４ データ
４１０５ 書き込み信号
４１０６ 読み出し信号
４２０１ 記憶手段通信データ作成回路
４２０２ 通信データ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a storage device reading method and a storage device reading circuit for reading data from a storage device in a microcomputer including a storage device such as a nonvolatile memory (flash memory).
[0002]
[Prior art]
Microcomputers are used not only for information devices such as personal computers, but also for various controls such as AV devices that handle video and audio, refrigerators, and white goods such as washing machines, and are widely used as microcomputers for embedded devices. It has been installed in.
[0003]
Among them, programs and various data to be mounted on microcomputers are becoming enormous year by year as competition in the market intensifies, and it is required to shorten the development period.
[0004]
On the other hand, since microcomputers are manufactured using a semiconductor manufacturing process, it takes a long time from the start of manufacturing to completion, and the program must be created as fixed values used during the manufacturing process. If the correction is made, the chips of many microcomputers manufactured are wasted, or the completion time is greatly delayed due to the re-creation accompanying the change.
[0005]
In recent years, instead of creating programs and data as fixed values used in the middle of the manufacturing process, a microcomputer with a nonvolatile memory such as a flash memory is manufactured, and after completion, the program and data are stored in the nonvolatile memory. A method of avoiding the above-mentioned risk by taking a method of writing the information has been proposed.
[0006]
As a prior art, for example, there is one that can prevent data copying on a general-purpose PROM writer and prohibit reading on a dedicated ROM writer (for example, see Patent Document 1).
[0007]
Further, as another prior art, for example, there is a technique in which an access restriction function is provided in a nonvolatile memory and prohibition is permitted by a password method (for example, see Patent Document 2).
[0008]
Hereinafter, a conventional memory read circuit will be described with reference to FIGS.
[0009]
FIG. 17 is a block diagram showing a configuration of a memory reading circuit in a conventional microcomputer having a built-in memory, in which a standard flash memory is arranged in the microcomputer. In FIG. 17, reference numeral 4101 denotes a microcomputer, and reference numeral 4102 denotes a storage unit including a nonvolatile memory (flash memory) built in the microcomputer 4101. This storage means 4102 is read / written by an address 4103, data 4104, a write signal 4105, and a read signal 4106.
[0010]
FIG. 18 is a block diagram showing a configuration of another storage means readout circuit in a microcomputer incorporating a conventional storage means, and is an example in which serial communication (three) is performed when the number of terminals is small using an EEPROM or the like. . In FIG. 18, reference numeral 4203 denotes a storage means communication data creation circuit which converts communication data 4201 from a communication means (not shown) outside the microcomputer 4101 into an address 4103, data 4104, a write signal 4105, and a read signal 4106. Convert. Then, the storage means 4102 is read / written by an address 4103, data 4104, a write signal 4105, and a read signal 4106.
[0011]
[Patent Document 1]
JP-A-5-241967 (paragraphs 0011 to 0012, FIG. 1)
[Patent Document 2]
JP-A-11-23288 (paragraphs 0025 to 0035, FIG. 1)
[0012]
[Problems to be solved by the invention]
However, in a microcomputer equipped with the above-mentioned conventional storage means readout circuit, the written program and data can be read and written by not only the original manufacturer but also by a third party if the specifications of the microcomputer are obtained. It was possible.
[0013]
For this reason, programs and data developed with enormous costs and time are copied and used without permission, or by partially rewriting programs and data with malicious intent, to make programs and data different from the manufacturer's intention. There was a problem that it might be changed.
[0014]
The present invention has been made to solve the above problems, and an object thereof is to restrict reading by a storage unit by a third party other than a manufacturer, and to secure confidentiality and security of programs and data. It is an object of the present invention to provide a storage means readout method and a storage means readout circuit which can perform the above.
[0015]
[Means for Solving the Problems]
In order to achieve the above object, according to a first aspect of the present invention, there is provided a method for reading data from a storage device which is built in a microcomputer and is controlled by an externally provided address, data, write signal, and read signal. This is a reading method of the storage means for reading, wherein reading is enabled when all data in the storage means is erased, and reading is prohibited when at least one data is written in the storage means.
[0016]
According to this method, when data is present in the storage means, the data cannot be read, and when the data has been erased, the erased data can be read. As a result, confidentiality and security of programs and data can be secured.
[0017]
Further, the storage means readout circuit according to claim 2 of the present invention is a storage means readout circuit for reading data from a storage means built in a microcomputer and controlled by an externally applied address, data, write signal, and readout signal. Yes, retrieve all data written to the storage means, determine whether all data has been erased, and output a determination result signal indicating no data if all data has been erased, at least A data presence / absence determination circuit that outputs a determination result signal indicating that data is present if one data is written, and a determination result signal is stored. By reading the data when the determination result signal indicates that there is no data, data can be read. Indicates a read prohibition flag that outputs a read prohibition / valid signal when read If, inputs a read disabled / enabled signal passes a read signal when the read-inhibiting / valid signal may indicate a read, and a read signal control circuit which does not pass the read signal when indicating the read prohibited.
[0018]
According to this configuration, by including the data presence / absence determination circuit, the read inhibition flag means, and the read signal control circuit, the data cannot be read when there is data in the storage means, and the erased data is erased when the data is erased. It becomes possible to read. As a result, confidentiality and security of programs and data can be secured.
[0019]
According to a third aspect of the present invention, there is provided the storage means readout circuit according to the second aspect, wherein the storage means is a non-volatile memory readable and writable.
[0020]
According to this configuration, since the storage unit is configured by the non-volatile memory, the data in the storage unit can be retained even when the power supply is cut off.
[0021]
According to a fourth aspect of the present invention, there is provided the storage means readout circuit according to the second or third aspect, wherein the read inhibition flag means is present in the same address space area as the storage means. And the output of the read inhibit / valid signal is updated when its own address is designated.
[0022]
According to this configuration, the read prohibition flag means is arranged on the same address space as the storage means, and has a function of recording the determination result signal as data at the time of address specification. Data can be read from the storage means until the determination result signal indicating the presence of data is written to the read inhibition flag means. Also, by designating the address of the read prohibition flag means and writing a determination result signal indicating the presence of data in the read prohibition flag means, reading by a third party to the storage means is restricted, and the confidentiality and security of programs and data are improved. Can be secured.
[0023]
According to a fifth aspect of the present invention, in the storage means readout circuit according to the fourth aspect, the read inhibition flag means is constituted by a nonvolatile memory.
[0024]
According to this configuration, since the read prohibition flag means is constituted by the non-volatile memory, the state of the read prohibition flag means can be held even if the power is cut off. Therefore, even if the power supply is cut off, data can be read from the storage means, and reading from the storage means by a third party can be restricted, so that confidentiality and security of programs and data can be secured.
[0025]
According to a sixth aspect of the present invention, there is provided the storage means readout circuit according to the second or third aspect, wherein the readout inhibition flag means inputs a determination result signal and externally inputs a readout set. The output of the read inhibit / valid signal is updated by the signal.
[0026]
According to this configuration, the function of updating the read prohibition flag means with the read prohibition set signal allows the data from the storage means to be read from the storage means until the determination result signal indicating the presence of data is written to the read prohibition flag means by the read prohibition set signal. Reading can be performed. In addition, by writing a determination result signal indicating the presence of data by the read inhibition set signal to the read inhibition flag means, it is possible to restrict reading by a third party to the storage means and to ensure confidentiality and security of the program and data. it can. In other words, with a simple signal called a read prohibition set signal, it is possible to restrict reading of data from the storage means and reading to the storage means by a third party, thereby ensuring confidentiality and security of programs and data.
[0027]
According to a seventh aspect of the present invention, in the storage means readout circuit according to the sixth aspect, the readout inhibition flag means is constituted by a nonvolatile memory.
[0028]
According to this configuration, since the read prohibition flag means is constituted by the non-volatile memory, the state of the read prohibition flag means can be held even if the power is cut off. Therefore, even if the power supply is cut off, data can be read from the storage means, and reading from the storage means by a third party can be restricted, so that confidentiality and security of programs and data can be secured.
[0029]
Further, the storage means reading circuit according to claim 8 of the present invention is a storage means reading circuit for reading data from a storage means built in a microcomputer and controlled by an externally applied address, data, write signal, and read signal. Yes, retrieve all data written to the storage means, determine whether all data has been erased, and output a determination result signal indicating no data if all data has been erased, at least A data presence / absence determination circuit that outputs a determination result signal indicating that data is present if one data is written, and a determination result signal are input, and when the determination result signal indicates no data, a timer signal is continuously set, The judgment result signal indicates that data is present and the timer signal is no longer set. Read time guarantee flag means for outputting a read inhibit / valid signal for discharging the electric charge until the voltage drops to a certain voltage, and for disabling charge when the electric charge is discharged and dropping below the certain voltage; read inhibit / valid A read signal control circuit for inputting a signal and passing the read signal when the read prohibition / valid signal indicates that reading is possible, and not allowing the read signal to pass when the read prohibition / valid signal indicates prohibition of reading.
[0030]
According to this configuration, there is a data presence / absence determination circuit, a read time guarantee flag means, and a read signal control circuit. In particular, the read time guarantee flag means sets a timer signal when the determination result signal indicates no data. It is possible to read until the timer signal that has been set and the judgment result signal indicates that data is present and the timer signal is no longer set is discharged as time elapses and drops to a certain voltage, discharges the charge and drops below a certain voltage By providing a read-inhibit / valid signal that prohibits reading when data is read, and having a function of guaranteeing the read time, data can be read from the storage means, and reading to the storage means after a certain time is restricted. The confidentiality and security of programs and data can be ensured.
[0031]
According to a ninth aspect of the present invention, in the storage means readout circuit of the eighth aspect, the storage means is a non-volatile memory in which the storage means is readable and writable.
[0032]
According to this configuration, since the storage unit is configured by the non-volatile memory, the data in the storage unit can be retained even when the power supply is cut off.
[0033]
According to a tenth aspect of the present invention, in the storage means readout circuit according to the eighth or ninth aspect, the read time guarantee flag means is constituted by a nonvolatile memory.
[0034]
According to this configuration, since the read time assurance flag means is constituted by the non-volatile memory, data can be read even if the power supply is cut off, and reading to the storage means is restricted after a certain time, and the program or the like is restricted. Data confidentiality and security can be ensured.
[0035]
The storage means readout circuit according to claim 11 of the present invention is a storage means readout circuit for reading data from a storage means built in a microcomputer and controlled by an externally applied address, data, write signal, and read signal. Yes, retrieve all data written to the storage means, determine whether all data has been erased, and output a determination result signal indicating no data if all data has been erased, at least A data presence / absence determination circuit that outputs a determination result signal indicating that data is present if one data is written, and is reset when the determination result signal indicates no data, counts a read signal, and sets a count value in advance. Outputs an overflow signal when the limit access constant N (N ≧ 1) is exceeded. A read-inhibition flag means for outputting a read-inhibit / valid signal for storing a read-out number counter and an overflow signal to enable reading before the read-out number counter overflows and to read out after the read-out number counter overflows; A read signal control circuit is provided for inputting a prohibition / valid signal, passing the read signal when the read prohibition / valid signal indicates that reading is possible, and not passing the read signal when indicating read prohibition.
[0036]
According to this configuration, the data presence / absence determination circuit, the read number counter, the read inhibition flag means, and the read signal control circuit are provided, and the read number counter is particularly reset when the determination result signal indicates no data, A read signal is counted, and an overflow signal is output when the count value exceeds a preset limit access constant N (N ≧ 1), and the read inhibit flag means stores the overflow signal. Thus, a read-inhibit / valid signal is output before the read-out counter overflows, and a read-inhibit / valid signal is output after the read-out counter overflows, so that data can be read from the storage means. Restrict reading to storage means by three parties and Confidentiality of the lamb and data, it is possible to ensure the safety.
[0037]
According to a twelfth aspect of the present invention, there is provided the storage means readout circuit according to the eleventh aspect, wherein the storage means is a readable / writable nonvolatile memory.
[0038]
According to this configuration, since the storage unit is configured by the non-volatile memory, the data in the storage unit can be retained even when the power supply is cut off.
[0039]
According to a thirteenth aspect of the present invention, in the storage means readout circuit according to the eleventh or twelfth aspect, the read number counter counts a passing readout signal passed through the readout signal control circuit. I have.
[0040]
According to this configuration, the read number counter is configured to count the passing read signal that has passed through the read signal control circuit, and thus has the following operation. A read counter that outputs an overflow signal when a preset limit access constant N (N ≧ 1) is exceeded is output. When the read signal is further input while the overflow signal is being output, the counter is reset. It is smaller than the limit access constant N (N ≧ 1). In order to prevent this, by counting the passing read signal that has passed through the read signal control circuit, when the overflow signal is being output, the read signal is not counted.As a result, the overflow signal is not interrupted and the read prohibition can be continued. it can.
[0041]
According to a fourteenth aspect of the present invention, in the storage means readout circuit according to the eleventh, twelfth, or thirteenth aspect, the read number counter comprises a non-volatile memory.
[0042]
According to this configuration, since the read number counter is configured by the nonvolatile memory, the read number counter can hold the count value even when the power is cut off. Therefore, even if the power supply is cut off, data can be read from the storage means, and reading from the storage means by a third party can be restricted, so that confidentiality and security of programs and data can be secured.
[0043]
According to a fifteenth aspect of the present invention, there is provided the storage means readout circuit according to the eleventh, twelfth, thirteenth, or fourteenth aspects, wherein the readout circuit exists in the same address space area as the storage means. A read count register that can specify a limit access constant N by a signal is provided, and the read count counter outputs an overflow signal when the count value exceeds the limit access constant N set in the read count register.
[0044]
According to this configuration, a read count register that exists in the same address space area as the storage means and can specify a limit access constant N by an address, data, and a write signal similarly to the storage means is provided. Outputs an overflow signal at the point of time when the limit access constant N set in the read count register is exceeded, so that the number of read times at which the overflow signal is output can be arbitrarily set. Therefore, data can be read from the storage means and, for example, by setting the number of data that the manufacturer really wants to read in the read count register, it is not necessary to perform a large number of dummy reads, and the data can be read out to the storage means by a third party. Confidentiality and security of programs and data can be ensured.
[0045]
Further, in the storage means read circuit according to claim 16 of the present invention, in the storage means read circuit according to claim 15, the read number counter counts a passing read signal passed through the read signal control circuit.
[0046]
According to this configuration, the read number counter is configured to count the passing read signal that has passed through the read signal control circuit, and thus has the following operation. A read counter that outputs an overflow signal when a preset limit access constant N (N ≧ 1) is exceeded is output. When the read signal is further input while the overflow signal is being output, the counter is reset. It is smaller than the limit access constant N (N ≧ 1). To prevent this, by counting the passing read signal that has passed through the read signal control circuit, when the overflow signal is being output, the read signal is not counted.As a result, the overflow signal is not interrupted and the read prohibition can be continued. it can.
[0047]
According to a seventeenth aspect of the present invention, in the storage means readout circuit according to the second or third aspect, the readout prohibition flag means outputs a first readout prohibition / valid signal. An inhibit flag block and a second read inhibit flag block for outputting a second read inhibit / valid signal, wherein the first read inhibit flag block exists in the same address space area as the storage means, The first read inhibit / valid signal is updated when its own address is designated, and the second read inhibit flag block receives the first read inhibit / valid signal as an input, and receives an external signal. The output of the second read inhibit / valid signal is updated by the read inhibit set signal input.
[0048]
According to this configuration, the read prohibition flag means includes a first read prohibition flag block for outputting a first read prohibition / valid signal and a second read prohibition flag block for outputting a second read prohibition / valid signal. The first read prohibition flag block is made to exist in the same address space area as the storage means, a judgment result signal is inputted, and when the own address is designated, the first read prohibition / valid signal is generated. The output is updated, the second read inhibition flag block is input with the first read inhibition / valid signal, and the output of the second read inhibition / valid signal is updated by a read inhibition set signal input from the outside. Therefore, the address of the first read prohibition flag block is designated and the determination result signal indicating the presence of data is transmitted to the first read prohibition flag block. Writing the flag block, until further written into the first read disable / enable signal readout a second read-inhibiting flag blocks the prohibition set signal indicating the read prohibition, it allows reading of data from the storage means. Also, the address of the first read prohibition flag block is designated, a determination result signal indicating that data is present is written to the first read prohibition flag block, and a first read prohibition / valid signal indicating read prohibition is set to read prohibition set By writing to the second read prohibition flag block by a signal, it is possible to restrict reading by a third party to the storage means and to ensure confidentiality and security of the program and data. In other words, with a simple signal called a read prohibition set signal, it is possible to restrict reading of data from the storage means and reading to the storage means by a third party, thereby ensuring confidentiality and security of programs and data.
[0049]
In the storage means readout circuit according to claim 18 of the present invention, in the storage means readout circuit according to claim 17, the first and second read prohibition flag blocks are constituted by nonvolatile memories.
[0050]
According to this configuration, since the first and second read-inhibited / valid blocks are configured by the nonvolatile memory, the state of the first and second read-inhibited / valid blocks can be held even if the power supply is cut off. Therefore, even if the power supply is cut off, data can be read from the storage means, and reading from the storage means by a third party can be restricted, so that confidentiality and security of programs and data can be secured.
[0051]
BEST MODE FOR CARRYING OUT THE INVENTION
(First Embodiment)
1 and 2, a description will be given of a storage unit reading method and a storage unit reading circuit according to the first embodiment of this invention.
[0052]
FIG. 1 is a block diagram showing the configuration of the storage means readout circuit according to the first embodiment. As shown in FIG. 1, the storage means readout circuit includes, for example, a storage means 4102 composed of a flash memory, a data presence / absence determination circuit 101, a read inhibition flag means 102 composed of a nonvolatile memory, and a read signal control circuit 103. Is provided.
[0053]
The storage unit 4102 has a function of realizing data writing by receiving an address 4103, data 4104, and a write signal 4105 from the outside, and a function of realizing reading by receiving an address 4103 and a read signal 4106.
[0054]
The data presence / absence determination circuit 101 extracts all the data written in the storage unit 4102 as a holding data signal 104, determines whether or not all the data has been erased, and determines whether or not the data is present or absent. 105 is output.
[0055]
As the held data signal, all data bits of the storage unit 4102 are output as they are. Then, the data presence / absence determination circuit 101 determines the presence / absence of the data and calculates the logical product or the logical sum of all the data to obtain a determination result signal. For example, when there are 10 addresses from 1 to 10 and each data is 8 bits, a logical product of 10 × 8 is used as the determination result signal.
[0056]
The read prohibition flag means 102 stores the determination result signal 105, and enables reading (valid reading) when all data is erased (no data), and prohibits reading at other times (when data is present). A read inhibit / valid signal 106 is output.
[0057]
The read prohibition flag means 102 has two configurations in this embodiment. The first configuration is a case where the determination result signal is always held as a buffer, and can be configured by a DRAM or an SRAM. The second configuration is a case where the edge of the determination result signal is held, and is configured by a nonvolatile memory. The latter configuration uses a nonvolatile memory to prevent the edge of the determination result signal from being lost (lost) due to power-off.
[0058]
The read signal control circuit 103 receives the internal read signal (the pass read signal) such that the read inhibit / valid signal 106 is input, and the read signal 4106 is passed when the read is possible, and the read signal 4106 is inhibited when the read is inhibited. ) 107 is output.
[0059]
FIG. 2 shows the state of the flash memory serving as the storage unit 4102 and changes in the read inhibition / valid signal 106 output from the read inhibition flag unit 102 to the read signal control circuit 103.
[0060]
Next, the operation of the memory reading circuit configured as described above will be described below, starting from when data in the memory 4102 is erased.
[0061]
In the present embodiment, a storage unit 4102 such as a flash memory is arranged inside the microcomputer 4101. If data has been deleted, it is assumed that all data in the storage unit 4102 has been deleted. I do.
[0062]
The storage unit 4102 has data corresponding to the address.
[0063]
The data presence / absence determination circuit 101 inputs the data corresponding to all the addresses as the holding data signal 104, determines that all the data has been erased, and notifies the determination result signal 105 that all the data has been erased. That is, the determination result signal 105 indicates that there is no data.
[0064]
The read prohibition flag means 102 receives the determination result signal 105 and outputs a read prohibition / valid signal 106 as read valid.
[0065]
The read signal control circuit 103 can read by transmitting the read signal 4106 from the outside to the internal read signal 107 because the read inhibit / valid signal 106 is a valid read.
[0066]
Next, a case where data exists in the storage unit 4102 based on an external address 4103, data 4104, and a write signal 4105 will be described. The data presence / absence determination circuit 101 inputs the data corresponding to all the addresses as the holding data signal 104, determines that data exists, and transmits the data to the determination result signal 105 as data presence. That is, the determination result signal 105 indicates that there is data.
[0067]
The read prohibition flag means 102 receives the determination result signal 105 and outputs a read prohibition / valid signal 106 as read prohibition.
[0068]
The read signal control circuit 103 always inhibits the internal read signal 107 from being read because the read inhibit / valid signal 106 is read inhibited.
[0069]
When all the data in the storage unit 4102 is erased and there is no data in the storage unit 4102 and the read operation is valid, the external read signal 4106 is transmitted to the internal read signal 107 to enable the read operation.
[0070]
Thus, when data is present in the storage unit 4102, the data cannot be read out, and when the data is erased, the erased data can be read out. Can be provided.
[0071]
(Second embodiment)
In the first embodiment, the presence / absence of data recorded in the storage unit is determined, and the data can be read only when there is no data, so that reading / writing to the storage unit by a third party other than the manufacturer can be performed. The problem of restricting and ensuring the confidentiality and security of programs and data could be solved. However, there is a problem that data cannot be read even if it is desired.
[0072]
The storage means readout circuit according to the second embodiment of the present invention has a function of arranging a read inhibition flag on the address of the storage means and recording the determination result signal as data in the read inhibition flag at the time of address designation. It is an object of the present invention to solve the above-mentioned problem, to enable reading of data from a storage means, and to restrict reading to a storage means by a third party, thereby ensuring confidentiality and security of programs and data.
[0073]
With reference to FIGS. 3 and 4, a description will be given of a memory read circuit according to the second embodiment of the present invention.
[0074]
FIG. 3 is a block diagram showing the configuration of the storage means readout circuit according to the second embodiment. As shown in FIG. 3, the storage unit read circuit includes a storage unit 4102 formed of, for example, a flash memory, a data presence / absence determination circuit 101, a read prohibition flag unit 302 formed of a nonvolatile memory, and a read signal control circuit 103. Is provided.
[0075]
The storage unit 4102 has a function of realizing data writing by receiving an address 4103, data 4104, and a write signal 4105 from the outside, and a function of realizing reading by receiving an address 4103 and a read signal 4106.
[0076]
The data presence / absence determination circuit 101 extracts all the data written in the storage unit 4102 as a holding data signal 104, determines whether or not all the data has been erased, and determines whether or not the data is present or absent. 105 is output.
[0077]
The read prohibition flag means 302 is made of a flash memory, is present in the same address space area as the storage means 4102, inputs the determination result signal 105, and updates and stores the output of the read prohibition / valid signal 106 when an address is specified. Specifically, when there is no data, reading is enabled (reading is valid), and when there is data, reading is prohibited.
[0078]
The read signal control circuit 103 receives the read inhibit / valid signal 106 and outputs an internal read signal 107 so as to pass the read signal 4106 when the read is possible and to inhibit the read signal 4106 when the read is inhibited. .
[0079]
FIG. 4A shows a state of the flash memory as the storage unit 4102 and a change in the read inhibition / valid signal 106 output from the read inhibition flag unit 302 to the read signal control circuit 103. FIG. 4B shows the relationship between the read inhibit / valid signal 106, the write signal, and the read signal.
[0080]
The first read inhibit / valid signal 106 operates as shown in FIG. 4A to control the read signal control circuit 103. Also, as shown in FIG. 4B, writing and reading of the storage means 4102 are possible until writing (address designation) to the read prohibition flag means 302 is performed. When writing (address specification) is performed, reading cannot be performed correctly.
[0081]
Next, the operation of the memory reading circuit configured as described above will be described below, starting from when data in the memory 4102 is erased.
[0082]
Note that in this embodiment, a storage unit 4102 such as a flash memory is arranged inside the microcomputer 4101, and when data is erased, it is assumed that all data in the storage unit 4102 has been erased. .
[0083]
The read inhibition flag means 302 is arranged in the same address space area 301 as the storage means 4102. When the address indicates the read inhibition flag means 302, the determination result signal 105 is stored in the read inhibition flag means 302.
[0084]
The storage unit 4102 has data corresponding to the address.
[0085]
The data presence / absence determination circuit 101 inputs the data corresponding to all the addresses as the first held data signal 104, determines that all the data has been erased, and transmits all the erasure to the determination result signal 105. That is, the determination result signal 105 indicates that there is no data.
[0086]
The read prohibition flag means 302 stores the determination result signal 105, and when the address 4103 indicates the read prohibition flag means 302, inputs the determination result signal 105 and outputs the read prohibition / valid signal 106 as read valid. .
[0087]
The read signal control circuit 103 can read by transmitting the read signal 4106 from the outside to the internal read signal 107 because the read inhibit / valid signal 106 is a valid read.
[0088]
Next, a case where data exists in the storage unit 4102 based on an external address 4103, data 4104, and a write signal 4105 will be described. The data presence / absence determination circuit 101 inputs data corresponding to all the addresses as the first held data signal 104, determines that data exists, and transmits the data to the determination result signal 105 as data presence. That is, the determination result signal 105 indicates that there is data.
[0089]
The read inhibition flag unit 302 stores the determination result signal 105. When the address 4103 indicates the read inhibition flag unit 302, the read inhibition flag unit 302 inputs the determination result signal 105 and inhibits the first read inhibition / valid signal 106 from being read. Is output as The read signal control circuit 103 always prohibits the reading of the internal read signal 107 because the first read prohibition / valid signal 106 is read prohibition.
[0090]
Thus, when data does not exist, the address 4103 can be read by indicating the read prohibition flag means 302, data can be written, and data can be read even when data exists. By indicating the flag means 302, reading can be prohibited.
[0091]
Therefore, it is possible to provide a storage device reading circuit that can restrict reading and writing to the storage device by a third party other than the manufacturer and secure confidentiality and security of programs and data.
[0092]
(Third embodiment)
In the first embodiment, the presence / absence of data recorded in the storage unit is determined, and the data can be read only when there is no data, so that reading and writing to the storage unit by a third party other than the manufacturer can be performed. The problem of restricting and ensuring the confidentiality and security of programs and data could be solved. However, when reading data is performed until just before shipment at the production site and prohibited in the market, a set is assembled just before shipment, and it is not possible to connect many control lines such as addresses, data, read signals, etc. to the writing device. Difficulties exist.
[0093]
The storage means readout circuit according to the third embodiment of the present invention has a function of updating the read inhibition flag means with a read inhibition set signal, thereby solving the above-mentioned problems, and enabling data to be read from the storage means. In addition, with a simple signal, it is possible to restrict reading by a third party to the storage means and to ensure the confidentiality and security of programs and data.
[0094]
Referring to FIGS. 5 and 6, a description will be given of a memory read circuit according to a third embodiment of the present invention.
[0095]
FIG. 5 is a block diagram showing the configuration of the storage means readout circuit according to the third embodiment. As shown in FIG. 5, the storage means readout circuit includes a storage means 4102 comprising a flash memory, a data presence / absence determination circuit 101, a read inhibition flag means 501 comprising a nonvolatile memory, and a read signal control circuit 103. Prepare.
[0096]
The storage unit 4102 is controlled by an address 4103, data 4104, a write signal 4105, and a read signal 4106.
[0097]
The data presence / absence determination circuit 101 extracts all the data written in the storage unit 4102 as a holding data signal 104, determines whether or not all the data has been erased, and determines whether or not the data is present or absent. 105 is output.
[0098]
The read prohibition flag means 501 receives the determination result signal 105 and updates the output of the read prohibition / valid signal 106 with an external read prohibition set signal 502. Specifically, when there is no data, reading is enabled (reading is valid), and when there is data, reading is prohibited.
[0099]
The read signal control circuit 103 receives the read inhibit / valid signal 106 and outputs an internal read signal 107 so as to pass the read signal 4106 when the read is possible and to inhibit the read signal 4106 when the read is inhibited. .
[0100]
FIG. 6 shows a state of the flash memory serving as the storage unit 4102, a change in the determination result signal 105, and a change in the read inhibit / valid signal 106 output from the read inhibit flag unit 501 to the read signal control circuit 103. It is.
[0101]
Next, the operation of the memory reading circuit configured as described above will be described below, starting from when data in the memory 4102 is erased.
[0102]
Note that in this embodiment, a storage unit 4102 such as a flash memory is arranged inside the microcomputer 4101, and when data is erased, it is assumed that all data in the storage unit 4102 has been erased. .
[0103]
The storage unit 4102 has data corresponding to the address.
[0104]
The data presence / absence determination circuit 101 inputs the data corresponding to all the addresses as the holding data signal 104, determines that all the data is erased, and transmits all the data to the determination result signal 105. That is, the determination result signal 105 indicates that there is no data.
[0105]
The read prohibition flag means 501 stores the judgment result signal 105. When the read prohibition set signal 502 instructs a read set, the read prohibition flag means 501 inputs the judgment result signal 105, and outputs the read prohibition / valid signal 106 as read valid. .
[0106]
The read signal control circuit 103 can read by transmitting the read signal 4106 from the outside to the internal read signal 107 because the read inhibit / valid signal 106 is a valid read.
[0107]
Next, a case where data exists in the storage unit 4102 based on an external address 4103, data 4104, and a write signal 4105 will be described. The data presence / absence determination circuit 101 inputs data corresponding to all the addresses as the first held data signal 104, determines that data exists, and transmits the data to the determination result signal 105 as data presence. That is, the determination result signal 105 indicates that there is data.
[0108]
The read prohibition flag means 501 stores the determination result signal 105. When the read prohibition set signal 502 instructs the read setting, the read prohibition flag means 501 inputs the determination result signal 105 and outputs the read prohibition / valid signal 106 as read prohibition. .
[0109]
The read signal control circuit 103 always inhibits the internal read signal 107 from being read because the read inhibit / valid signal 106 is inhibited from being read.
[0110]
Thus, when no data exists, the data can be read by the read set by the read prohibition set signal 502. Therefore, data can be read even when data is written in the storage unit 4102 and the data exists, and reading can be prohibited by the read set by the read prohibition set signal 502 when the data exists.
[0111]
Therefore, it is possible to provide a storage device reading circuit that can restrict reading to the storage device by a third party other than the manufacturer by a simple method and secure confidentiality and security of programs and data.
[0112]
(Fourth embodiment)
In the first embodiment, the presence / absence of data recorded in the storage unit is determined, and the data can be read only when there is no data, so that reading and writing to the storage unit by a third party other than the manufacturer can be performed. The problem of restricting and ensuring the confidentiality and security of programs and data could be solved. However, there is a problem that data cannot be read even if it is desired.
[0113]
The storage means readout circuit according to the fourth embodiment of the present invention keeps setting the timer signal when there is no data of the first determination result signal, and the timer signal which has been set no longer charges the set charge with the passage of time. It has a function to guarantee the read time by outputting a read inhibit / valid signal by discharging the charge and reading it when it drops below a certain voltage. In addition, data can be read out, and after a certain period of time, reading out to the storage means can be restricted to ensure confidentiality and security of programs and data.
[0114]
A storage means readout circuit according to a fourth embodiment of the present invention will be described with reference to FIGS.
[0115]
FIG. 7 is a block diagram showing the configuration of the storage means readout circuit according to the fourth embodiment. As shown in FIG. 7, the storage means readout circuit includes a storage means 4102 comprising a flash memory, a data presence / absence determination circuit 101, a read time guarantee flag means 701 comprising a non-volatile memory, and a read signal control circuit 103. Is provided.
[0116]
The storage unit 4102 is controlled by an address 4103, data 4104, a write signal 4105, and a read signal 4106.
[0117]
The data presence / absence determination circuit 101 extracts all the data written in the storage unit 4102 as a holding data signal 104, determines whether or not all the data has been erased, and determines whether or not the data is present or absent. 105 is output.
[0118]
The read time assurance flag means 701 receives the determination result signal 105 and continues to set the timer signal when there is no data. The timer signal which has not been set discharges the set charge as time passes and drops to a certain voltage. The first read prohibition / validity signal 106 is output as a read prohibition when the charge is discharged and the voltage drops below a certain voltage.
[0119]
The read time guarantee flag means 701 is composed of a non-volatile memory as described above, but this non-volatile memory is not a normal non-volatile memory. In other words, the guarantee of data in the non-volatile memory is, for example, one hour. Thus, it is assumed that the nonvolatile memory operates as a defective product such that data disappears in about one hour. The operation may be understood to be equivalent to an operation in which, for example, after charging the capacitor, the charging is stopped and then the battery is automatically discharged to lower the voltage.
[0120]
The read signal control circuit 103 receives the read inhibit / valid signal 106 and outputs an internal read signal 107 so as to pass the read signal 4106 when the read is possible and to inhibit the read signal 4106 when the read is inhibited. .
[0121]
FIG. 8 shows the state of the flash memory serving as the storage unit 4102, the change of the determination result signal 105, the change of the read time guarantee flag of the read time guarantee flag unit 701, and the read signal control circuit 103 from the read time guarantee flag unit 701. 5 shows a change in the first read inhibit / valid signal output to the CPU.
[0122]
Note that the read time guarantee flag is used to represent the entire operation of the read time guarantee flag means 701, and the above-described timer signal is used to describe the internal operation of the read time guarantee flag means 701.
[0123]
Next, the operation of the memory reading circuit configured as described above will be described below, starting from when data in the memory 4102 is erased.
[0124]
Note that in this embodiment, a storage unit 4102 such as a flash memory is arranged inside the microcomputer 4101, and when data is erased, it is assumed that all data in the storage unit 4102 has been erased. .
[0125]
The storage unit 4102 has data corresponding to the address.
[0126]
The data presence / absence determination circuit 101 inputs the data corresponding to all the addresses as the holding data signal 104, determines that all the data is erased, and transmits all the data to the determination result signal 105. That is, the determination result signal 105 indicates that there is no data.
[0127]
The read time guarantee flag means 701 receives the determination result signal 105, sets a timer signal because there is no data, and outputs the first read inhibit / valid signal 106 as valid for reading.
[0128]
The read signal control circuit 103 can read by transmitting the read signal 4106 from the outside to the internal read signal 107 because the read inhibit / valid signal 106 is a valid read.
[0129]
Next, a case where data exists in the storage unit 4102 based on an external address 4103, data 4104, and a write signal 4105 will be described. The data presence / absence determination circuit 101 inputs data corresponding to all the addresses as the holding data signal 104, determines that data exists, and is transmitted to the determination result signal 105 as data presence. That is, the determination result signal 105 indicates that there is data.
[0130]
Since there is data, the read time guarantee flag means 701 continues to set the timer signal when there is no data, and the timer signal which has not been set discharges the set charge as time elapses and decreases until the voltage drops to a certain voltage. The read inhibit / valid signal 106 is output so that the read is inhibited, and the read is inhibited when the charge is discharged and the voltage drops below a certain voltage.
[0131]
The read signal control circuit 103 always disables the internal read signal 107 when the read inhibit / valid signal 106 is read inhibited, and internally reads the external read signal 4106 when the read inhibit / valid signal 106 is valid. Transmission to the signal 107 enables reading.
[0132]
As a result, the timer signal kept set when there is no data in the storage unit 4102 will not be set because the storage unit 4102 has data. As a result, the timer signal that is no longer set discharges the set charge with the passage of time, allows reading until the voltage drops to a certain voltage, and disables reading when the charge is discharged and drops below a certain voltage. can do.
[0133]
Therefore, immediately after the manufacturer writes the data, the timer signal is being discharged, so that reading can be performed. After a predetermined time has elapsed, reading and writing to the storage unit 4102 are restricted, and the confidentiality and security of the program and data are reduced. It is possible to provide a memory read circuit that can be secured.
[0134]
(Fifth embodiment)
In the first embodiment, the presence / absence of data recorded in the storage unit is determined, and the data can be read only when there is no data, so that reading and writing to the storage unit by a third party other than the manufacturer can be performed. The problem of restricting and ensuring the confidentiality and security of programs and data could be solved. However, there is a problem that data cannot be read even if it is desired.
[0135]
The storage means readout circuit according to the fifth embodiment of the present invention receives the judgment result signal, resets the counter when there is no data, counts a predetermined number with the readout signal after the counter reset, and counts the predetermined number from the counter reset. Counting is performed until it counts, and the read count counter that outputs an overflow signal as an overflow when counting more than a predetermined number other than that is stored, and the overflow signal is stored. By providing a read prohibition / valid signal, a read prohibition flag means is provided, so that data can be read, and reading by a third party to the storage means is restricted, and the confidentiality of programs and data is restricted. , Safety can be ensured. In the sixth embodiment, the internal read signal 107 is counted.
[0136]
Referring to FIGS. 9 and 10, a description will be given of a memory read circuit according to a fifth embodiment of the present invention.
[0137]
FIG. 9 is a block diagram showing a configuration of a storage means readout circuit according to the fifth embodiment. As shown in FIG. 9, the storage means readout circuit includes a storage means 4102 comprising a flash memory, a data presence / absence determination circuit 101, a read count counter 901 comprising a nonvolatile memo, and a read inhibition flag comprising a nonvolatile memory. And a read signal control circuit 103.
[0138]
The storage unit 4102 is controlled by an address 4103, data 4104, a write signal 4105, and a read signal 4106.
[0139]
The data presence / absence determination circuit 101 extracts all the data written in the storage unit 4102 as a holding data signal 104, determines whether or not all the data has been erased, and determines whether or not the data is present or absent. 105 is output.
[0140]
The read number counter 901 receives the determination result signal 105, is reset when there is no data, counts the read signal 4106 after the counter reset, and counts from the counter reset until the read signal 4106 is counted by a predetermined number. At the time of counting a predetermined number or more other than the above, an overflow signal 903 is output as an overflow, and when all data in the storage means 4102 has been erased, the counter is reset.
[0141]
Note that the read number counter 901 is constituted by, for example, a large number of flip-flops connected in cascade. These flip-flops are composed of a flash memory, cleared by a determination result signal, a read signal is input as a clock, and an overflow signal is output from the last flip-flop.
[0142]
By storing the overflow signal 903, the read prohibition flag means 902 outputs the read prohibition / valid signal 106 so that reading is possible during counting and reading is prohibited during other overflows.
[0143]
The read signal control circuit 103 receives the read prohibition / valid signal 106 and passes the read signal 4106 when reading is possible, and does not pass the reading signal 4106 when reading is prohibited.
[0144]
FIG. 10 shows the state of the flash memory serving as the storage unit 4102, the change in the determination result signal 105, the state of the read number counter 901, and the read inhibition / validity output from the read inhibition flag unit 902 to the read signal control circuit 103. This shows a change in the signal 106.
[0145]
Next, the operation of the storage means readout circuit thus configured will be described below, starting from the time when data in the storage means is erased.
[0146]
In the present embodiment, a storage unit 4102 such as a flash memory is arranged inside the microcomputer 4101, and when data is erased, it is assumed that all data in this storage unit is erased.
[0147]
The storage unit 4102 has data corresponding to the address.
[0148]
The data presence / absence determination circuit 101 inputs the data corresponding to all the addresses as the holding data signal 104, determines that all the data is erased, and transmits all the data to the determination result signal 105. That is, the determination result signal 105 indicates that there is no data.
[0149]
The read number counter 901 is reset when the storage unit 4102 is erased. In this state, the overflow signal 903 is not an overflow since the limit access constant N is not exceeded. Therefore, the read prohibition flag means 902 receives the overflow signal 903 and outputs the read prohibition / valid signal 106 as read valid.
[0150]
The read signal control circuit 103 can read by transmitting the read signal 4106 from the outside to the internal read signal 107 because the read inhibit / valid signal 106 is a valid read.
[0151]
Next, a case where data exists in the storage unit 4102 based on an external address 4103, data 4104, and a write signal 4105 will be described.
[0152]
The data presence / absence determination circuit 101 inputs data corresponding to all the addresses as the holding data signal 104, determines that data exists, and is transmitted to the determination result signal 105 as data presence. That is, the determination result signal 105 indicates that there is data.
[0153]
The read number counter 901 is in a state where the counter is not reset by the determination result signal 105. Therefore, when the read signal 4106 instructs reading, the read signal control circuit 103 passes the read signal 4106 to the internal read signal 107. Therefore, reading is performed. The read signal 4106 causes the read number counter 901 to count. When the count value exceeds a preset limit access constant N (N ≧ 1), an overflow signal 903 is transmitted as an overflow.
[0154]
The read prohibition flag means 902 that has received the overflow by the overflow signal 903 prohibits the read prohibition / validity signal 106 from being read.
[0155]
Therefore, even if reading is instructed by the next reading signal 4106, reading is not performed because reading is prohibited.
[0156]
That is, after writing the data, reading up to the limit access constant N (N ≧ 1) is possible, and by reading up to the limit access constant N (N ≧ 1) before passing the data to a manufacturer other than the manufacturer. In addition, it is possible to provide a storage device readout circuit that can restrict reading and writing to the storage device by a third party other than the manufacturer to ensure confidentiality and security of programs and data.
[0157]
(Sixth embodiment)
FIG. 11 is a circuit block diagram showing a configuration of a memory read circuit according to the sixth embodiment of the present invention. As shown in FIG. 11, this storage means readout circuit includes a storage means 4102, a data presence / absence determination circuit 101, a read count counter 901 and a read prohibition flag means 902, as in the fifth embodiment. And a read signal control circuit 103.
[0158]
This embodiment is different from the fifth embodiment in that the read counter 901 counts the internal read signal 107 as shown in FIG.
[0159]
The read number counter 901 receives the determination result signal 105, is reset when there is no data, counts the internal read signal 107 after the counter is reset, and keeps counting until a predetermined number is counted from the counter reset. At the time of counting a predetermined number or more other than the above, an overflow signal 903 is output as an overflow, and when all data in the storage means 4102 has been erased, the counter is reset.
[0160]
Since the storage unit 4102, the data presence / absence determination circuit 101, the read inhibition flag unit 902, and the read signal control circuit 103 in this embodiment are all implemented in the same manner as in the fifth embodiment, Detailed description is omitted.
[0161]
The read number counter 901 is in a state where the counter is not reset by the determination result signal 105 when data exists in the storage unit 4102. Therefore, when the read signal 4106 instructs reading, the read signal control circuit 103 passes the read signal 4106 to the internal read signal 107. Therefore, reading is performed. The internal read signal 107 causes the read number counter 901 to count. When the count value exceeds a preset limit access constant N (N ≧ 1), an overflow signal 903 is transmitted as an overflow.
[0162]
The read prohibition flag means 902 that has received the overflow by the overflow signal 903 prohibits the read prohibition / validity signal 106 from being read.
[0163]
Therefore, even if reading is instructed by the next reading signal 4106, reading is not performed because reading is prohibited. Further, since the internal read signal 107 does not perform a read operation, the read number counter 901 does not count, and the overflow of the overflow signal 903 due to the overflow or underflow of the counter bit does not cancel the overflow.
[0164]
That is, after writing the data, reading up to the limit access constant N (N ≧ 1) is possible, and by reading up to the limit access constant N (N ≧ 1) before passing the data to a manufacturer other than the manufacturer. Even if reading is repeated, it is possible to provide a storage means reading circuit capable of restricting reading and writing to the storage means by a third party other than the manufacturer and securing confidentiality and security of programs and data. .
[0165]
In addition, since the internal read signal 107 is counted, even if the read signal 4106 is input, the read counter 901 does not count after the read is disabled, and the counter bit overflows or underflows. Since the overflow signal 903 does not release the overflow, when the overflow signal is being output, the read signal is not counted. As a result, the overflow signal is not interrupted and the read prohibition can be continued.
[0166]
(Seventh embodiment)
In the fifth embodiment, it is possible to read data up to the limit access constant N (N ≧ 1) after writing data, and to read the data up to the limit access constant N (N ≧ 1) before passing the data to anyone other than the manufacturer. By doing so, it is possible to provide a storage device reading circuit that can restrict reading and writing to the storage device by a third party other than the manufacturer and ensure confidentiality and security of programs and data. Was.
[0167]
However, the limit access constant N (N ≧ 1) is fixed, and there is little data that the manufacturer really wants to read. If the limit access constant N (N ≧ 1) is an enormous value, the limit access constant N (N ≧ 1) must be set before being passed to anyone other than the manufacturer. Since it is necessary to read data up to the access constant N (N ≧ 1), there is a problem that a large number of dummy reads need to be performed.
[0168]
The readout circuit of the storage means according to the seventh embodiment of the present invention includes a read count register which exists in the same address space area as the storage means and which can specify a limit access constant N by an address, data and a write signal like the storage means. When a result signal is input, the number of read times is loaded from the read number register when no data is read, the read number is loaded from the read number register, and then a predetermined number of read signals 4102 are counted. By providing a read number counter that outputs an overflow signal as an overflow when counting other than a predetermined number, data can be read from the storage means, and the manufacturer can specify the number of data that he really wants to read. Eliminates the need for large numbers of dummy reads Limit reading from the storage means by a third party and confidentiality of the program and data, and can ensure safety. In the eighth embodiment, the internal read signal is counted.
[0169]
With reference to FIGS. 12 and 13, a description will be given of a memory read circuit according to a fifth embodiment of the present invention.
[0170]
FIG. 12 is a block diagram showing the configuration of the storage means readout circuit according to the seventh embodiment. As shown in FIG. 13, the storage means readout circuit includes a storage means 4102 formed of a flash memory, a data presence / absence determination circuit 101, a read count register 1101 formed of a nonvolatile memory, and a read count counter formed of a nonvolatile memory. 1102, a read prohibition flag unit 902 including a nonvolatile memory, and a read signal control circuit 103.
[0171]
The storage unit 4102 is controlled by an address 4103, data 4104, a write signal 4105, and a read signal 4106.
[0172]
The data presence / absence determination circuit 101 extracts all the data written in the storage unit 4102 as a holding data signal 104, determines whether or not all the data has been erased, and determines whether or not the data is present or absent. 105 is output.
[0173]
The read count register 1101 exists in the same address space area as the storage unit 4102, and can specify (set) the limit access constant N by the address 4103, the data 4104, and the write signal 4105 similarly to the storage unit 4102.
[0174]
The read number counter 1102 receives the determination result signal 105, and when there is no data, loads the read number from the read number register 1101, counts the read signal 4106 a predetermined number, and is counting from the load to the predetermined number. At the time of counting other than the predetermined number, an overflow signal 903 is output as an overflow.
[0175]
By storing the overflow signal 903, the read prohibition flag means 902 outputs the read prohibition / valid signal 106 so that reading is possible during the count of the read number counter 1102 and reading is prohibited at other overflows.
[0176]
The read signal control circuit 103 receives the read inhibit / valid signal 106, passes the read signal 4106 when the read is possible, and does not pass the read signal 4106 when the read is inhibited.
[0177]
FIG. 13 shows the state of the flash memory as the storage unit 4102, the change of the determination result signal 105, the state of the read prohibition counter, the change of the overflow signal 903, and the read prohibition flag unit 902 to the read signal control circuit 103. This figure shows a change in the output read inhibit / valid signal 106.
[0178]
Next, the operation of the memory reading circuit configured as described above will be described below, starting from when data in the memory 4102 is erased.
[0179]
In the present embodiment, a storage unit 4102 such as a flash memory is arranged inside the microcomputer 4101, and when data is erased, it is assumed that all data in this storage unit is erased.
[0180]
The storage unit 4102 has data corresponding to the address.
[0181]
The data presence / absence determination circuit 101 inputs the data corresponding to all the addresses as the holding data signal 104, determines that all the data is erased, and transmits all the data to the determination result signal 105. That is, the determination result signal 105 indicates that there is no data.
[0182]
The read number counter 1102 loads the read number 1103 from the read number register 1101 when the data in the storage unit 4102 is erased. In this state, the overflow signal 903 is not an overflow since the limit access constant N is not exceeded. Therefore, in this state, the read signal 4106 is transmitted to the internal read signal 107. Also, since the number of times of reading 1103 is always loaded, the number-of-reads counter 1102 does not count.
[0183]
The read count register 1101 stores data 4104 when the read count counter 1102 itself is selected by the address 4103.
[0184]
In this state, there is no overflow. Therefore, the read prohibition flag means 902 receives the overflow signal 903 and outputs the read prohibition / valid signal 106 as read valid.
[0185]
The read signal control circuit 103 can read by transmitting the read signal 4106 from the outside to the internal read signal 107 because the read inhibit / valid signal 106 is a valid read.
[0186]
Next, a case where data exists in the storage unit 4102 based on an external address 4103, data 4104, and a write signal 4105 will be described. The data presence / absence determination circuit 101 inputs data corresponding to all the addresses as the holding data signal 104, determines that data exists, and is transmitted to the determination result signal 105 as data presence. That is, the determination result signal 105 indicates that there is data.
[0187]
The read number counter 1102 is in a state where the read number counter 1102 is not loaded by the held data signal 104. When the read signal 4106 instructs a read, the read signal control circuit 103 passes the read signal 4106 to the internal read signal 107. Therefore, reading is performed. The read signal 4106 causes the read number counter 1102 to count. When the count value exceeds a preset limit access constant N (N ≧ 1), an overflow signal 903 is transmitted as an overflow.
[0188]
The read inhibition flag unit 902 that has received the overflow by the overflow signal 903 inhibits the internal read signal 107 from being read.
[0189]
Therefore, even if reading is instructed by the next reading signal 4106, reading is not performed because reading is prohibited.
[0190]
That is, when the data in the storage unit 4102 is erased, by defining the number of reads, it is possible to read the data up to the specified number of reads after writing the data. By doing so, there is no need to perform extra reading, and reading and writing to the storage means by a third party other than the manufacturer can be restricted, and confidentiality and security of programs and data can be ensured. A circuit can be provided.
[0191]
(Eighth embodiment)
FIG. 14 is a circuit block diagram showing one configuration example of the storage means readout circuit according to the eighth embodiment of the present invention.
[0192]
In this embodiment, as in the case of the seventh embodiment, a storage unit 4102, a data presence / absence determination circuit 101, a read count register 1101, a read count counter 1102, a read inhibit flag unit 902, And a read signal control circuit 103.
[0193]
This embodiment is different from the seventh embodiment in that the read counter 1102 counts the internal read signal 107 as shown in FIG.
[0194]
The read number counter 1102 receives the determination result signal 105, loads the read number from the read number register 1101 when there is no data, counts a predetermined number of the internal read signals 107, and is counting from the load to the predetermined number. At the time of counting other than the predetermined number, an overflow signal 903 is output as an overflow.
[0195]
The storage unit 4102, the data presence / absence determination circuit 101, the read count register 1101, the read prohibition flag unit 902, and the read signal control circuit 103 in this embodiment are all the same as those in the seventh embodiment. The detailed description is omitted.
[0196]
The read number counter 1102 is in a state where the read number counter 1102 is not loaded by the held data signal 104 when data exists in the storage unit 4102. When the read signal 4107 instructs reading, the read signal control circuit 103 passes the read signal 4106 to the internal read signal 107. Therefore, reading is performed. The internal read signal 107 causes the read counter 1102 to count. When the count value exceeds a preset limit access constant N (N ≧ 1), an overflow signal 903 is transmitted as an overflow.
[0197]
The read prohibition flag unit 902 that has received the overflow by the overflow signal 903 prohibits the internal read signal 107 from being read.
[0198]
For this reason, even if reading is instructed by the next reading signal 4106, reading is not performed because reading is prohibited, and the reading operation counter 1102 does not count because the internal reading signal 107 does not perform reading operation. The overflow signal 903 caused by the overflow or underflow of the counter bit does not release the overflow.
[0199]
That is, when the data in the storage unit 4102 is erased, by defining the number of reads, it is possible to read the data up to the specified number of reads after writing the data. By doing so, there is no need to perform extra reading, and even if reading is repeated, reading and writing to storage means by a third party other than the manufacturer is restricted, and confidentiality and security of programs and data are secured. And a storage means readout circuit that can be used.
[0200]
In addition, since the internal read signal 107 is counted, even if the read signal 4106 is input, the read counter 1102 does not count after the read is disabled, and the counter bit overflows or underflows. Since the overflow signal 903 does not release the overflow, when the overflow signal is being output, the read signal is not counted. As a result, the overflow signal is not interrupted, and the read prohibition can be continued.
[0201]
(Ninth embodiment)
In the second embodiment, the storage means read circuit has a function of recording the determination result signal as data at the time of address designation in the read prohibition flag means arranged in the same address space as the storage means, thereby reading data. The present invention has been able to solve the problem of providing a storage means readout circuit which can perform the above-mentioned operations and can restrict the reading to the storage means by a third party, thereby ensuring the confidentiality and security of programs and data. However, data reading is allowed at the production site until immediately before shipment, and when prohibited in the market, a set is assembled immediately before shipment, and many control lines such as addresses, data, read signals, etc. must be connected to the writing device. Is difficult.
[0202]
According to a ninth embodiment of the present invention, a storage means read circuit comprises a read inhibition flag means comprising first and second read inhibition flag blocks, wherein the first read inhibition flag block has the same address as the storage means. The second read-inhibit flag block has a function of recording the determination result signal as data at the time of address designation, and has a function of updating the output with the read-inhibit set signal, so that data can be read from the storage means. It is possible to limit readout to storage means by a third party by means of simple and simple signals, thereby ensuring confidentiality and security of programs and data.
[0203]
With reference to FIGS. 15 and 16, a description will be given of a memory read circuit according to a ninth embodiment of the present invention.
[0204]
FIG. 15 is a block diagram showing the configuration of the storage means readout circuit according to the ninth embodiment. As shown in FIG. 15, the storage means readout circuit includes a storage means 4102 comprising a flash memory, a data presence / absence determination circuit 101, and a read inhibition flag means comprising a nonvolatile memory (corresponding to a first read inhibition flag block). No. 302), a read prohibition flag means (corresponding to a second read prohibition flag block) 2901 composed of a nonvolatile memory, and a read signal control circuit 103.
[0205]
The storage unit 4102 has a function of performing data writing by receiving an address 4103, data 4104, and a write signal 4105 from the outside, and has a function of reading by receiving an address 4103 and a read signal 4106.
[0206]
The data presence / absence determination circuit 101 extracts all the data written in the storage unit 4102 as a holding data signal 104, determines whether or not all the data has been erased, and determines whether or not the data is present or absent. 105 is output.
[0207]
The read prohibition flag means 302 is present in the same address space area as the storage means 4102, inputs the determination result signal 105, and updates the output of the first read prohibition / valid signal 2902 when an address is specified.
[0208]
The read prohibition flag means 2901 receives the first read prohibition / valid signal 2902 and updates the output of the second read prohibition / valid signal 106 with the read prohibition set signal 502.
[0209]
The read signal control circuit 103 receives the second read inhibit / valid signal 106, passes the read signal 4106 when the read is possible, and inhibits the read signal 4106 when the read is inhibited. Is output.
[0210]
FIG. 16 shows the state of the flash memory as the storage unit 4102, the change of the determination result signal 105, the change of the first read inhibit / valid signal 2902, the change of the read inhibit set signal 502, and the read inhibit flag unit 2901. 9 shows a change in the second read inhibit / valid signal 106 output to the read signal control circuit 103.
[0211]
The second read inhibit / valid signal 106 changes to control the read signal control circuit 103 as shown in FIG.
[0212]
Next, the operation of the memory reading circuit configured as described above will be described below, starting from when data in the memory 4102 is erased.
[0213]
Note that in this embodiment, a storage unit 4102 such as a flash memory is arranged inside the microcomputer 4101, and when data is erased, it is assumed that all data in the storage unit 4102 has been erased. .
[0214]
The read inhibition flag means 302 is arranged in the same address space area 301 as the storage means 4102. When the address 4103 indicates the read prohibition flag means 302, the judgment result signal 105 is stored in the read prohibition flag means 302.
[0215]
The storage unit 4102 has data corresponding to the address.
[0216]
The data presence / absence determination circuit 101 inputs the data corresponding to all the addresses as the holding data signal 104, determines that all the data is erased, and transmits all the data to the determination result signal 105. That is, the determination result signal 105 indicates that there is no data.
[0219]
The read prohibition flag means 302 stores the judgment result signal 105, and inputs the judgment result signal 105 when the address indicates the read prohibition flag means 302, and sends the read prohibition / valid signal 2902 to the read prohibition flag means 2901. Output as read valid.
[0218]
When the read prohibition set signal 502 indicates a read set, the read prohibition flag unit 2901 stores the read prohibition / valid signal 2902 and updates the read prohibition / valid 106.
[0219]
The read signal control circuit 103 can read by transmitting the read signal 4106 from the outside to the internal read signal 107 because the read inhibit / valid signal 106 is a valid read.
[0220]
Next, a case where data exists in the storage unit 4102 based on an external address 4103, data 4104, and a write signal 4105 will be described. The data presence / absence determination circuit 101 inputs data corresponding to all the addresses as the holding data signal 104, determines that data exists, and is transmitted to the determination result signal 105 as data presence. That is, the determination result signal 105 indicates that there is data.
[0221]
The read inhibition flag unit 302 stores the determination result signal 105. When the address indicates the read inhibition flag unit 302, the read inhibition flag unit 302 inputs the determination result signal 105 and sets the first read inhibition / valid signal 2902 as read inhibition. Output.
[0222]
When the read inhibit set signal 502 indicates a read set, the read inhibit flag means 2901 stores the first read inhibit / effective signal 2902 in the read inhibit flag means 2901 and updates the second read inhibit / effective signal 106. I do.
[0223]
The read signal control circuit 103 always prohibits the read of the internal read signal 107 because the second read prohibition / valid signal 106 is prohibited from being read.
[0224]
As a result, when no data exists in the storage unit 4102, the address indicates the read-out prohibition flag unit 302, so that the read-out preparation can be performed. Data is written to the storage unit 4102, and it is possible to read even if data exists. If data exists, the address indicates the read prohibition flag unit 302, and then read is prohibited by a read set by the read prohibition set signal 502. be able to.
[0225]
Therefore, even when reading is prohibited, data can be changed and read in a series of confirmation operations, and reading to storage means by a third party other than the manufacturer can be restricted by a simple method. It is possible to provide a storage means readout circuit which can ensure confidentiality and security of data.
[0226]
Further, when the manufacturer turns off the power at the time of shipment, the rising of the power supply of the microcomputer is set to the read set of the read prohibition set signal 502 so that even when reading is prohibited, the data is changed and confirmation is made. Reading can be performed in a series of operations, and it is possible to provide a storage means reading circuit which can automatically restrict reading to the storage means and secure confidentiality and security of programs and data by shipping.
[0227]
Further, when the manufacturer resets the microcomputer at the time of shipment, the rising of the reset of the microcomputer is set to the read set of the read inhibition set signal 502, so that even when the read is inhibited, the data is changed. , A read operation is possible in a series of operations for confirmation, and a storage device read circuit capable of automatically restricting reading to the storage device 4102 by shipping and ensuring confidentiality and security of programs and data is provided. Can be.
[0228]
Thus, when no data is present in the storage unit 4102, the data can be read by the read set by the read inhibition set signal 502, data can be written, and even if data exists, the data can be read. Reading can be prohibited by the reading set by 502.
[0229]
Therefore, it is possible to provide a storage device reading circuit that can restrict reading to the storage device by a third party other than the manufacturer by a simple method and secure confidentiality and security of programs and data.
[0230]
【The invention's effect】
According to the first aspect of the present invention, when data is present in the storage means, the data cannot be read out, and when the data has been erased, the erased data can be read out, thereby ensuring the confidentiality and security of the program and data. Can be.
[0231]
According to the second aspect of the present invention, by having the data presence / absence determination circuit, the read prohibition flag means, and the read signal control circuit, when there is data in the storage means, the data cannot be read and when the data is erased. Can read the erased data, and secure the confidentiality and security of the program and data.
[0232]
According to the third aspect of the present invention, since the storage means is constituted by a non-volatile memory, data in the storage means can be retained even if the power supply is cut off.
[0233]
According to the fourth aspect of the present invention, the read-inhibition flag means is provided in the same address space as the storage means, and has a function of recording the determination result signal as data at the time of address designation. The data can be read from the storage means until the determination result signal indicating the presence of data is written to the read prohibition flag means by designating the address. Also, by designating the address of the read prohibition flag means and writing a determination result signal indicating the presence of data in the read prohibition flag means, reading by a third party to the storage means is restricted, and the confidentiality and security of programs and data are improved. Can be secured.
[0234]
According to the fifth aspect of the present invention, since the read prohibition flag means is constituted by a non-volatile memory, the state of the read prohibition flag means can be maintained even when the power is cut off. Therefore, even if the power supply is cut off, data can be read from the storage means, and reading from the storage means by a third party can be restricted, so that confidentiality and security of programs and data can be secured.
[0235]
Further, according to the present invention, by having a function of updating the read prohibition flag means by the read prohibition set signal, the determination result signal indicating that there is data by the read prohibition set signal is written to the read prohibition flag means. Can read data from the storage means. In addition, by writing a determination result signal indicating the presence of data by the read inhibition set signal to the read inhibition flag means, it is possible to restrict reading by a third party to the storage means and to ensure confidentiality and security of the program and data. it can. In other words, with a simple signal called a read prohibition set signal, it is possible to restrict reading of data from the storage means and reading to the storage means by a third party, thereby ensuring confidentiality and security of programs and data.
[0236]
According to the seventh aspect of the present invention, since the read prohibition flag means is constituted by a non-volatile memory, the state of the read prohibition flag means can be maintained even if the power is cut off. Therefore, even if the power supply is cut off, data can be read from the storage means, and reading from the storage means by a third party can be restricted, so that confidentiality and security of programs and data can be secured.
[0237]
According to the invention of claim 8, there is provided a data presence / absence determination circuit, a read time assurance flag means, and a read signal control circuit. In particular, the read time assurance flag means indicates that the determination result signal indicates no data. The timer signal continues to be set when the timer signal has been set, and the judgment result signal indicates that there is data.The unset timer signal discharges the set charge over time and can be read until the voltage drops to a certain voltage. It has a function to output a read inhibit / valid signal that inhibits reading when the voltage drops below a certain voltage and guarantees the read time, so that data can be read from the storage means, and after a certain time, the storage means Readout of the program and data can be restricted to ensure confidentiality and security of the program and data.
[0238]
According to the ninth aspect of the present invention, since the storage means is constituted by a non-volatile memory, data in the storage means can be retained even if the power supply is cut off.
[0239]
According to the tenth aspect of the present invention, since the read time assurance flag means is constituted by a non-volatile memory, data can be read even when the power supply is cut off, and after a certain period of time, the data is read from the storage means. It is possible to restrict reading and secure confidentiality and security of programs and data.
[0240]
According to the eleventh aspect of the present invention, there is provided a data presence / absence determination circuit, a read number counter, a read inhibition flag means, and a read signal control circuit. , The read signal is counted, the read signal is counted, and an overflow signal is output when the count value exceeds a preset limit access constant N (N ≧ 1). Since an overflow signal is stored, a read-inhibit / valid signal is output before the read-out counter overflows, and a read-inhibit / valid signal is output after the read-out counter overflows. And a third party can read the data Confidentiality of the program was limited by the number of reads out and data can be ensured safety.
[0241]
According to the twelfth aspect of the present invention, since the storage means is constituted by a non-volatile memory, data in the storage means can be retained even when the power supply is cut off.
[0242]
According to the thirteenth aspect of the present invention, since the read number counter is configured to count the passing read signal that has passed through the read signal control circuit, data can be read from the storage means, and a third party can read the data. , The readout to the storage means is limited by the number of times of readout, and the confidentiality and security of the program and data can be maintained.
[0243]
According to the fourteenth aspect of the present invention, since the read number counter is formed of a non-volatile memory, the read number counter can hold the count value even if the power is cut off. Therefore, even if the power supply is cut off, data can be read from the storage means, and reading from the storage means by a third party can be restricted, so that confidentiality and security of programs and data can be secured.
[0244]
According to the fifteenth aspect of the present invention, there is provided a read count register which is located in the same address space area as the storage means and can specify a limit access constant N by an address, data and a write signal. Since the overflow signal is output when the value exceeds the limit access constant N set in the read count register, it is possible to arbitrarily set the read count for outputting the overflow signal. Therefore, data can be read from the storage means and, for example, by setting the number of data that the manufacturer really wants to read in the read count register, it is not necessary to perform a large number of dummy reads, and the data can be read out to the storage means by a third party. Confidentiality and security of programs and data can be ensured.
[0245]
According to the sixteenth aspect of the present invention, since the read number counter is configured to count the passing read signal that has passed through the read signal control circuit, data can be read from the storage means, and, for example, the manufacturer By setting the number of data that the user really wants to read in the read count register, it is not necessary to perform a large number of dummy reads, restricting reading to storage means by a third party, and maintaining the confidentiality and security of programs and data be able to.
[0246]
According to the seventeenth aspect of the present invention, the read prohibition flag means includes a first read prohibition flag block for outputting a first read prohibition / valid signal and a second read prohibition / valid signal for outputting a second read prohibition / valid signal. The first read prohibition flag block is made to exist in the same address space area as the storage means, a judgment result signal is inputted, and the first read prohibition flag block is designated when its own address is designated. The output of the read prohibition / valid signal is updated. The second read prohibition flag block receives the first read prohibition / valid signal, and receives the second read prohibition / valid signal by a read prohibition set signal input from outside. Since the output of the valid signal is updated, the determination result signal indicating the presence of data by specifying the address of the first read prohibition flag block Writing the first read-inhibiting flag blocks, until further written into the first read disable / enable signal readout a second read-inhibiting flag blocks the prohibition set signal indicating the read prohibition, it allows reading of data from the storage means. Also, the address of the first read prohibition flag block is designated, a determination result signal indicating that data is present is written to the first read prohibition flag block, and a first read prohibition / valid signal indicating read prohibition is set to read prohibition set By writing to the second read prohibition flag block by a signal, it is possible to restrict reading by a third party to the storage means and to ensure confidentiality and security of the program and data. In other words, with a simple signal called a read prohibition set signal, it is possible to restrict reading of data from the storage means and reading to the storage means by a third party, thereby ensuring confidentiality and security of programs and data.
[0247]
According to the eighteenth aspect of the present invention, the first and second read-inhibited / valid blocks are constituted by the non-volatile memory, so that the state of the first and second read-inhibited / valid blocks is maintained even if the power is cut off. Can be held. Therefore, even if the power supply is cut off, data can be read from the storage means, and reading from the storage means by a third party can be restricted, so that confidentiality and security of programs and data can be secured.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a memory read circuit according to a first embodiment of the present invention.
FIG. 2 is a timing chart of a storage means readout circuit according to the first embodiment of the present invention.
FIG. 3 is a block diagram showing a configuration of a storage means readout circuit according to a second embodiment of the present invention.
FIG. 4 is a timing chart of a memory read circuit according to the second embodiment of the present invention.
FIG. 5 is a block diagram illustrating a configuration of a memory read circuit according to a third embodiment of the present invention.
FIG. 6 is a timing chart of a memory read circuit according to a third embodiment of the present invention.
FIG. 7 is a block diagram showing a configuration of a storage means readout circuit according to a fourth embodiment of the present invention.
FIG. 8 is a timing chart of a memory read circuit according to a fourth embodiment of the present invention.
FIG. 9 is a block diagram showing a configuration of a memory read circuit according to a fifth embodiment of the present invention.
FIG. 10 is a timing chart of a memory read circuit according to a fifth embodiment of the present invention.
FIG. 11 is a block diagram showing a configuration of a memory read circuit according to a sixth embodiment of the present invention.
FIG. 12 is a block diagram showing a configuration of a memory read circuit according to a seventh embodiment of the present invention.
FIG. 13 is a timing chart of a memory read circuit according to a seventh embodiment of the present invention.
FIG. 14 is a block diagram showing a configuration of a memory read circuit according to an eighth embodiment of the present invention.
FIG. 15 is a block diagram showing a configuration of a memory read circuit according to a ninth embodiment of the present invention.
FIG. 16 is a timing chart of a memory read circuit according to a ninth embodiment of the present invention.
FIG. 17 is a block diagram showing a configuration of a conventional storage means reading circuit.
FIG. 18 is a timing chart of a conventional storage means readout circuit.
[Explanation of symbols]
101 Data presence / absence judgment circuit
102 Read inhibit flag means
103 Read signal control circuit
104 held data signal
105 Judgment result signal
106 Read inhibit / valid signal
107 Internal read signal
301 Same address area
302 Read inhibit flag means
501 Read inhibit flag means
502 Read inhibit set signal
701 Read time guarantee flag means
901 Read count counter
902 Read inhibit flag means
903 overflow signal
1101 Read count register
1102 Read count counter
1103 Read count
2901 read inhibit flag means
2902 Read inhibit / valid signal
4101 Microcomputer
4102 Storage means
4103 address
4104 data
4105 Write signal
4106 Read signal
4201 Storage means communication data creation circuit
4202 Communication data

Claims (18)

マイクロコンピュータに内蔵されて外部から与えられるアドレス、データ、書き込み信号、読み出し信号により制御される記憶手段からデータを読み出す記憶手段読み出し方法であって、
前記記憶手段中の全てのデータが消去されているときには読み出し可能とし、前記記憶手段に少なくとも一つのデータが書き込まれているときには読み出し禁止とする記憶手段読み出し方法。An address, data, a write signal, an externally applied address which is built in the microcomputer, and a storage means reading method for reading data from the storage means controlled by the read signal,
A storage unit reading method in which reading is possible when all data in the storage unit is erased, and reading is prohibited when at least one data is written in the storage unit. マイクロコンピュータに内蔵されて外部から与えられるアドレス、データ、書き込み信号、読み出し信号により制御される記憶手段からデータを読み出す記憶手段読み出し回路であって、
前記記憶手段に書き込まれた全てのデータを取り出し、前記全てのデータが消去されているか否かを判定し、前記全てのデータが消去されている場合にデータ無しを示す判定結果信号を出力し、少なくとも一つのデータが書き込まれておればデータ有りを示す判定結果信号を出力するデータ有り無し判定回路と、
前記判定結果信号を記憶することにより、前記判定結果信号がデータ無しを示す時には読み出し可能とし、データ有りを示す時には読み出し禁止とする読み出し禁止／有効信号を出力する読み出し禁止フラグ手段と、
前記読み出し禁止／有効信号を入力し、前記読み出し禁止／有効信号が読み出し可能を示す時には前記読み出し信号を通過させ、前記読み出し禁止を示す時には前記読み出し信号を通過させない読み出し信号制御回路とを備えた記憶手段読み出し回路。A memory reading circuit for reading data from a memory controlled by an address, data, a write signal, and a read signal that is built in the microcomputer and externally provided,
Take out all the data written to the storage means, determine whether or not all the data has been erased, output a determination result signal indicating no data when all the data has been erased, A data presence / absence determination circuit that outputs a determination result signal indicating the presence of data if at least one data has been written;
Read-inhibition flag means for outputting a read-inhibition / validation signal by storing the determination result signal to enable reading when the determination result signal indicates that there is no data and to inhibit reading when indicating that data is present;
A memory for receiving the read inhibit / valid signal, and passing the read signal when the read inhibit / valid signal indicates that the signal is readable, and not passing the read signal when the read inhibit / valid signal indicates the read inhibit; Means readout circuit. 前記記憶手段が読み書き可能な不揮発性メモリである請求項２記載の記憶手段読み出し回路。3. The storage means reading circuit according to claim 2, wherein said storage means is a readable and writable nonvolatile memory. 前記読み出し禁止フラグ手段は、前記記憶手段と同一のアドレス空間領域に存在し、前記判定結果信号を入力とし、自己のアドレスが指定された時に読み出し禁止／有効信号の出力を更新することを特徴とする請求項２または３記載の記憶手段読み出し回路。The read prohibition flag means is present in the same address space area as the storage means, receives the determination result signal as input, and updates the output of the read prohibition / valid signal when its own address is designated. 4. The storage means readout circuit according to claim 2, wherein: 前記読み出し禁止フラグ手段は、不揮発性メモリで構成されていることを特徴とする請求項４記載の記憶手段読み出し回路。5. The read circuit according to claim 4, wherein said read prohibition flag means is constituted by a nonvolatile memory. 前記読み出し禁止フラグ手段は、前記判定結果信号を入力し、外部から入力される読み出し禁止セット信号により読み出し禁止／有効信号の出力を更新することを特徴とする請求項２または３記載の記憶手段読み出し回路。4. The storage means according to claim 2, wherein said read inhibition flag means receives said determination result signal and updates the output of a read inhibition / valid signal with a read inhibition set signal input from outside. circuit. 前記読み出し禁止フラグ手段は、不揮発性メモリで構成されていることを特徴とする請求項６記載の記憶手段読み出し回路。7. The storage means read circuit according to claim 6, wherein said read prohibition flag means is constituted by a nonvolatile memory. マイクロコンピュータに内蔵されて外部から与えられるアドレス、データ、書き込み信号、読み出し信号により制御される記憶手段からデータを読み出す記憶手段読み出し回路であって、
前記記憶手段に書き込まれた全てのデータを取り出し、前記全てのデータが消去されているか否かを判定し、前記全てのデータが消去されている場合にデータ無しを示す判定結果信号を出力し、少なくとも一つのデータが書き込まれておればデータ有りを示す判定結果信号を出力するデータ有り無し判定回路と、
前記判定結果信号を入力し、前記判定結果信号がデータ無しを示した時にタイマ信号をセットし続け、前記判定結果信号がデータ有りを示しセットされなくなった前記タイマ信号が時間の経過とともにセットされた電荷を放電し一定の電圧まで降下するまでを読み出し可能、電荷を放電し前記一定の電圧以下に降下したときを読み出し禁止とする読み出し禁止／有効信号を出力する読み出し時間保証フラグ手段と、
前記読み出し禁止／有効信号を入力し、前記読み出し禁止／有効信号が読み出し可能を示す時には前記読み出し信号を通過させ、前記読み出し禁止を示す時には前記読み出し信号を通過させない読み出し信号制御回路とを備えた記憶手段読み出し回路。A memory reading circuit for reading data from a memory controlled by an address, data, a write signal, and a read signal that is built in the microcomputer and externally provided,
Take out all the data written to the storage means, determine whether or not all the data has been erased, output a determination result signal indicating no data when all the data has been erased, A data presence / absence determination circuit that outputs a determination result signal indicating the presence of data if at least one data has been written;
The determination result signal is input, and when the determination result signal indicates that there is no data, the timer signal is continuously set, and the timer signal that is not set because the determination result signal indicates that there is data is set as time passes. A read time guarantee flag means for outputting a read inhibit / valid signal for discharging a charge until the voltage drops to a certain voltage, and for reading the charge when the charge is discharged and the voltage drops to a certain voltage or less;
A memory for receiving the read inhibit / valid signal, and passing the read signal when the read inhibit / valid signal indicates that the signal is readable, and not passing the read signal when the read inhibit / valid signal indicates the read inhibit; Means readout circuit. 前記記憶手段が読み書き可能な不揮発性メモリである請求項８記載の記憶手段読み出し回路。9. The storage means reading circuit according to claim 8, wherein said storage means is a readable and writable nonvolatile memory. 前記読み出し時間保証フラグ手段は、不揮発性メモリで構成されていることを特徴とする請求項８または９記載の記憶手段読み出し回路。10. The storage means read circuit according to claim 8, wherein said read time guarantee flag means is constituted by a nonvolatile memory. マイクロコンピュータに内蔵されて外部から与えられるアドレス、データ、書き込み信号、読み出し信号により制御される記憶手段からデータを読み出す記憶手段読み出し回路であって、
前記記憶手段に書き込まれた全てのデータを取り出し、前記全てのデータが消去されているか否かを判定し、前記全てのデータが消去されている場合にデータ無しを示す判定結果信号を出力し、少なくとも一つのデータが書き込まれておればデータ有りを示す判定結果信号を出力するデータ有り無し判定回路と、
前記判定結果信号がデータ無しを示す時にリセットされ、前記読み出し信号をカウントし、カウント値があらかじめ設定されている限界アクセス定数Ｎ（Ｎ≧１）を超えた時点でオーバーフロー信号を出力する読み出し回数カウンタと、
前記オーバーフロー信号を記憶することにより、前記読み出し回数カウンタのオーバーフロー前は読み出し可能とし、前記読み出し回数カウンタのオーバーフロー後は読み出し禁止とする読み出し禁止／有効信号を出力する読み出し禁止フラグ手段と、
前記読み出し禁止／有効信号を入力し、前記読み出し禁止／有効信号が読み出し可能を示す時には前記読み出し信号を通過させ、前記読み出し禁止を示す時には前記読み出し信号を通過させない読み出し信号制御回路とを備えた記憶手段読み出し回路。A memory reading circuit for reading data from a memory controlled by an address, data, a write signal, and a read signal that is built in the microcomputer and externally provided,
Take out all the data written to the storage means, determine whether or not all the data has been erased, output a determination result signal indicating no data when all the data has been erased, A data presence / absence determination circuit that outputs a determination result signal indicating the presence of data if at least one data has been written;
A read counter that is reset when the determination result signal indicates that there is no data, counts the read signal, and outputs an overflow signal when the count value exceeds a preset limit access constant N (N ≧ 1). When,
Read-inhibition flag means for outputting a read-inhibit / valid signal for storing the overflow signal so as to enable reading before the read-out counter overflows and to inhibit read-out after the read-out counter overflows;
A memory for receiving the read inhibit / valid signal, and passing the read signal when the read inhibit / valid signal indicates that the signal is readable, and not passing the read signal when the read inhibit / valid signal indicates the read inhibit; Means readout circuit. 前記記憶手段が読み書き可能な不揮発性メモリである請求項１１記載の記憶手段読み出し回路。12. The storage unit read circuit according to claim 11, wherein the storage unit is a readable and writable nonvolatile memory. 前記読み出し回数カウンタは、読み出し信号制御回路を通過した通過読み出し信号をカウントすることを特徴とする請求項１１または１２記載の記憶手段読み出し回路。13. The storage means read circuit according to claim 11, wherein said read number counter counts a passing read signal passed through a read signal control circuit. 前記読み出し回数カウンタは、不揮発性メモリで構成されていることを特徴とする請求項１１、１２または１３記載の記憶手段読み出し回路。14. The read circuit according to claim 11, wherein the read counter is constituted by a nonvolatile memory. 前記記憶手段と同一のアドレス空間領域に存在し、前記アドレス、前記データ、前記書き込み信号により前記限界アクセス定数Ｎを指定できる読み出し回数レジスタを備え、前記読み出し回数カウンタは、カウント値が前記読み出し回数レジスタに設定された前記限界アクセス定数Ｎを超えた時点でオーバーフロー信号を出力することを特徴とする請求項１１、１２、１３または１４記載の記憶手段読み出し回路。A read count register that exists in the same address space area as the storage unit and can specify the limit access constant N by the address, the data, and the write signal; 15. The storage means reading circuit according to claim 11, wherein an overflow signal is output at a time point when the limit access constant N set in (1) is exceeded. 前記読み出し回数カウンタは、前記読み出し信号制御回路を通過した通過読み出し信号をカウントすることを特徴とする請求項１５記載の記憶手段読み出し回路。16. The read circuit according to claim 15, wherein the read counter counts a read signal passed through the read signal control circuit. 前記読み出し禁止フラグ手段は、第１の読み出し禁止／有効信号を出力する第１の読み出し禁止フラグブロックと、第２の読み出し禁止／有効信号を出力する第２の読み出し禁止フラグブロックとからなり、前記第１の読み出し禁止フラグブロックは、前記記憶手段と同一のアドレス空間領域に存在し、前記判定結果信号を入力し、自己のアドレスが指定された時に第１の読み出し禁止／有効信号の出力を更新し、前記第２の読み出し禁止フラグブロックは、前記第１の読み出し禁止／有効信号を入力とし、外部から入力される読み出し禁止セット信号により第２の読み出し禁止／有効信号の出力を更新することを特徴とする請求項２または３記載の記憶手段読み出し回路。The read prohibition flag means includes a first read prohibition flag block that outputs a first read prohibition / valid signal, and a second read prohibition flag block that outputs a second read prohibition / valid signal. The first read inhibition flag block exists in the same address space area as the storage means, receives the determination result signal, and updates the output of the first read inhibition / valid signal when its own address is designated. The second read prohibition flag block receives the first read prohibition / valid signal and updates the output of the second read prohibition / valid signal with a read prohibition set signal input from outside. 4. The memory readout circuit according to claim 2, wherein: 前記第１および第２の読み出し禁止フラグブロックは、不揮発性メモリで構成されていることを特徴とする請求項１７記載の記憶手段読み出し回路。18. The storage unit read circuit according to claim 17, wherein said first and second read prohibition flag blocks are constituted by a nonvolatile memory.
JP2003017760A 2003-01-27 2003-01-27 Storage means readout method and storage means readout circuit Pending JP2004227509A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003017760A JP2004227509A (en) 2003-01-27 2003-01-27 Storage means readout method and storage means readout circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003017760A JP2004227509A (en) 2003-01-27 2003-01-27 Storage means readout method and storage means readout circuit

Publications (1)

Publication Number Publication Date
JP2004227509A true JP2004227509A (en) 2004-08-12

Family

ID=32904838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003017760A Pending JP2004227509A (en) 2003-01-27 2003-01-27 Storage means readout method and storage means readout circuit

Country Status (1)

Country Link
JP (1) JP2004227509A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8621643B2 (en) 2011-01-21 2013-12-31 Spansion Llc Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8621643B2 (en) 2011-01-21 2013-12-31 Spansion Llc Semiconductor device

Similar Documents

Publication Publication Date Title
JP2006164273A (en) Protection booting device and method
US8041912B2 (en) Memory devices with data protection
JP6585153B2 (en) A device using flash memory to store important or sensitive technical information and other data
JPH10228422A (en) Data processor
US20020129195A1 (en) Microcomputer with built-in programmable nonvolatile memory
JP3602984B2 (en) Memory device
WO2016180093A1 (en) Read/write control circuit and method for flash chip, and amoled application circuit
WO2020063975A1 (en) Partition protection method and apparatus for non-volatile memory
JP3875153B2 (en) Nonvolatile semiconductor memory device and its rewrite prohibition control method
JP2006302416A (en) Semiconductor storage device
JP2001005729A (en) Nonvolatile memory prevented from illegally being read out
KR20010014576A (en) Non-volatile semiconductor memory device and method of manufacturing thereof
JP4678083B2 (en) Memory device and memory access restriction method
JP2004038569A (en) Data protection system for nonvolatile memory
US20150058550A1 (en) Information recording apparatus that performs refresh of memory and control method therefor
JP2004287541A (en) Nonvolatile memory access control system
JPWO2006040798A1 (en) Semiconductor integrated circuit device and electronic system
JP4064703B2 (en) Semiconductor memory device
JP2002015584A (en) Read/protect circuit for non-volatile memory
JP2004227509A (en) Storage means readout method and storage means readout circuit
JP2008040585A (en) Microcomputer
JP3197865B2 (en) Microcomputer
JP3695931B2 (en) Microcomputer
TW202020716A (en) Circuit protection method and associated circuitry
JP2003203012A (en) Microcomputer device