JP2004227096A - 記憶デバイス制御装置、及び記憶デバイス制御装置用回路基板 - Google Patents

記憶デバイス制御装置、及び記憶デバイス制御装置用回路基板 Download PDF

Info

Publication number
JP2004227096A
JP2004227096A JP2003011591A JP2003011591A JP2004227096A JP 2004227096 A JP2004227096 A JP 2004227096A JP 2003011591 A JP2003011591 A JP 2003011591A JP 2003011591 A JP2003011591 A JP 2003011591A JP 2004227096 A JP2004227096 A JP 2004227096A
Authority
JP
Japan
Prior art keywords
storage device
circuit board
control device
connector
file access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003011591A
Other languages
English (en)
Other versions
JP4372427B2 (ja
JP2004227096A5 (ja
Inventor
Moriji Sugimoto
守二 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2003011591A priority Critical patent/JP4372427B2/ja
Priority to EP03023657A priority patent/EP1439454B1/en
Priority to DE60333434T priority patent/DE60333434D1/de
Priority to US10/693,180 priority patent/US7136962B2/en
Publication of JP2004227096A publication Critical patent/JP2004227096A/ja
Publication of JP2004227096A5 publication Critical patent/JP2004227096A5/ja
Priority to US11/580,250 priority patent/US7380057B2/en
Application granted granted Critical
Publication of JP4372427B2 publication Critical patent/JP4372427B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/14Mounting supporting structure in casing or on frame or rack
    • H05K7/1485Servers; Data center rooms, e.g. 19-inch computer racks
    • H05K7/1488Cabinets therefor, e.g. chassis or racks or mechanical interfaces between blades and support structures
    • H05K7/1494Cabinets therefor, e.g. chassis or racks or mechanical interfaces between blades and support structures having hardware for monitoring blades, e.g. keyboards, displays
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626Reducing size or complexity of storage systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638Organizing or formatting or addressing of data
    • G06F3/0643Management of files
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658Controller construction arrangements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0683Plurality of storage devices
    • G06F3/0689Disk arrays, e.g. RAID, JBOD

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Power Sources (AREA)

Abstract

【課題】記録デバイス制御装置用回路基板のコストが高く、ユーザの負担が大きかった。
【解決手段】データを記憶する記憶デバイスに接続されるとともに、ネットワークを介して情報処理装置と接続され、筐体に収納される記憶デバイス制御装置であって、情報処理装置からのデータ入出力要求に対応するI/O要求を、記憶デバイスに対して出力するI/Oプロセッサが形成された、筐体に収納される回路基板を有し、回路基板は、筐体の内方側に位置すべき端部に内方側コネクタを有し、内方側コネクタを通じて、少なくともI/Oプロセッサと電源装置とが接続される、記憶デバイス制御装置において、回路基板には、データ入出力要求をファイル単位で受け付けるファイルアクセス処理部が形成され、回路基板は、筐体の外方側に位置すべき端部にファイルアクセス処理部へ電力を供給するための電力用コネクタを備えている。
【選択図】 図7

Description

【0001】
【発明の属する技術分野】
本発明は、記憶デバイス制御装置、及び記憶デバイス制御装置用回路基板に関する。
【0002】
【従来の技術】
近年、コンピュータシステムで取り扱われるデータ量が急激に増加している。かかる膨大なデータを効率よく利用し管理するために、複数のディスクアレイ装置(以後、ストレージシステムと称する)と情報処理装置とを専用のネットワーク(Storage Area Network、以後SANと記す)で接続し、ストレージシステムへの高速かつ大量なアクセスを実現する技術が開発されている。ストレージシステムと情報処理装置とをSANで接続し、高速なデータ転送を実現するためには、ファイバチャネルプロトコルに従った通信機器を用いてネットワークを構築するのが一般的である。
【0003】
一方、複数のストレージシステムと情報処理装置とを、TCP/IP(Transmission Control Protocol/Internet Protocol)プロトコルを用いたネットワークで相互に接続し、ストレージシステムへのファイルレベルでのアクセスを実現する、NAS(Network Attached Storage)と呼ばれるネットワークシステムが開発されている。NASにおいては、ストレージシステムに対してファイルシステム機能を有する装置が接続されているため、情報処理装置からのファイルレベルでのアクセスが可能となっている。特に最近では、ミッドレンジクラスやエンタープライズクラスと呼ばれるような、巨大な記憶資源を提供するRAID(Redundant Arrays of Inexpensive Disks)方式で管理されたストレージシステムにファイルシステムを結合させた、大規模なNASが注目されている。
【0004】
【特許文献1】
特開2002−351703号公報
【0005】
【発明が解決しようとする課題】
しかしながら、従来のNASは、TCP/IP通信機能及びファイルシステム機能を持たないストレージシステムに、TCP/IP通信機能及びファイルシステム機能を持った情報処理装置を接続させることにより実現されていた。このため、接続される情報処理装置の設置スペースが必要であった。従って、このような設置スペース分だけNASの占める床面積が大きくなるために、NASの設置面積当たりのデータ記憶容量が相対的に低下する恐れがあった。また、従来のNASにおいては、前記情報処理装置とストレージシステムとの間は、高速に通信を行なう必要性から、SANで接続されていることが多く、このための通信制御機器や通信制御機能を備える必要もあった。
【0006】
NASの設置面積当たりのデータ記憶容量を向上させ、SANに関連する機器や機能の煩雑さを低減させるために、従来のNASにおける従来の情報処理装置とのインタフェース機能が搭載された回路基板に対してTCP/IP機能やファイルシステム機能を実現する手段をさらに搭載すると仮定する。この場合、この回路基板は、情報処理装置やストレージシステム等に対して新たな接続態様を有する回路基板としなければならない。従って、従来の回路基板が収納されていた筐体も、前記の新しい接続態様に対応する筐体としなければならなくなる。これによりNASは高コストとなり、また、回路基板及び筐体をともに新規にすることはユーザへの大きな負担となる。
【0007】
本発明はかかる課題に鑑みてなされたものであり、その目的とするところは、記憶デバイス制御装置、及び記憶デバイス制御装置用回路基板を提供することにある。
【0008】
【課題を解決するための手段】
本発明のうち主たる発明は、データを記憶する記憶デバイスに接続されるとともに、ネットワークを介して情報処理装置と接続され、筐体に収納される記憶デバイス制御装置であって、前記情報処理装置からのデータ入出力要求に対応するI/O要求を、前記記憶デバイスに対して出力するI/Oプロセッサが形成された、前記筐体に収納される回路基板を有し、前記回路基板は、前記筐体の内方側に位置すべき端部に内方側コネクタを有し、前記内方側コネクタを通じて、少なくとも前記I/Oプロセッサと電源装置とが接続される、記憶デバイス制御装置において、前記回路基板には、前記データ入出力要求をファイル単位で受け付けるファイルアクセス処理部が形成され、前記回路基板は、前記筐体の外方側に位置すべき端部に前記ファイルアクセス処理部へ電力を供給するための電力用コネクタを備えている。
【0009】
ここで、前記情報処理装置からのデータ入出力要求に対応するI/O要求を、前記記憶デバイスに対して出力するI/Oプロセッサが形成された、前記筐体に収納される回路基板であって、且つ前記データ入出力要求をファイル単位で受け付けるファイルアクセス処理部が形成される回路基板とは、例えばNASにおける後述するチャネル制御部の回路基板、即ちNASボードのことである。また、ファイルアクセス処理部は、NFS(Network File System)やSamba等のファイルシステムプロトコルを含んで構成されるネットワーク制御部を少なくとも含む。NFSは、UNIX(登録商標)系の情報処理装置からのファイルアクセス要求を受け付けるためのファイルシステムプロトコルである。また、SambaはCIFS(Common Interface File System)が動作するWindows(登録商標)系の情報処理装置からのファイルアクセス要求を受け付けるためのファイルシステムプロトコルである。尚、ファイルアクセス処理部には、その他のソフトウェアが含まれるようにすることもできる。
【0010】
前記筐体の外方側に位置すべき端部に前記ファイルアクセス処理部へ電力を供給するための電力用コネクタを前記回路基板が備えているということは、例えばチャネル制御部の回路基板に形成されたファイルアクセス処理部へ給電するためのコネクタが、例えば回路基板の筐体正面側に取り付けられているということである。
【0011】
前記の発明によれば、例えば従来はそれぞれ別筐体にあった、ファイルアクセス処理部による、データ入出力要求をファイル単位で受け付ける機能と、I/Oプロセッサによる、I/O要求を出力する機能とを一体をなす回路基板で実現することによって、NAS全体がコンパクトになる。
【0012】
また、ファイルアクセス処理部への給電を、回路基板の内方側コネクタとは別に、電力用コネクタから行なうことによって、従来のNASの回路基板を大きく改造することなく、前述の2つの機能を実現する回路基板とすることができる。何故なら、従来のNASの回路基板に取り付けられている既存のコネクタにおける給電のための箇所をほとんど改造せずに、本発明のNASの回路基板にそのまま使用できるからである。従って、従来の回路基板に新たにファイルアクセス処理部を形成し、本発明のNASにおけるチャネル制御部として使用できる。同様に、従来のNASにおける既存の筐体も大きく改造せずに、本発明によるNASのチャネル制御部の回路基板を装着して使用できる。
【0013】
また、本発明のうち主たる発明は、データを記憶する記憶デバイスに接続されるとともに、ネットワークを介して情報処理装置と接続され、筐体に収納される記憶デバイス制御装置に用いられる回路基板であって、前記情報処理装置からのデータ入出力要求に対応するI/O要求を、前記記憶デバイスに対して出力するI/Oプロセッサが形成され、前記筐体に収納されるとともに、前記筐体の内方側に位置すべき端部に内方側コネクタを有し、前記内方側コネクタを通じて、少なくとも前記I/Oプロセッサと電源装置とが接続される、回路基板において、前記データ入出力要求をファイル単位で受け付けるファイルアクセス処理部が形成され、前記筐体の外方側に位置すべき端部に前記ファイルアクセス処理部へ電力を供給するための電力用コネクタを備えている。
【0014】
前記記憶デバイス制御装置用回路基板とは、例えばNASにおけるチャネル制御部の回路基板、即ちNASボードのことである。
【0015】
【発明の実施の形態】
===ストレージシステムの概要===
<<<全体構成例>>>
本発明の実施の形態について、図面を用いて詳細に説明する。
図1において、本実施の形態における記憶デバイス制御装置を備えるストレージシステムの全体構成を示す。
本実施の形態において、ストレージシステム600は、記憶デバイス制御装置100と記憶デバイス300とを備えている。記憶デバイス制御装置100は、情報処理装置200から受信したコマンドに従って記憶デバイス300に対する制御を行なう。例えば、情報処理装置200からデータの入出力要求を受信して、記憶デバイス300に記憶されているデータの入出力のための処理を行なう。データは、記憶デバイス300が備えるディスクドライブにより提供される物理的な記憶領域上に論理的に設定される記憶領域である論理ボリューム(Logical Unit)(以後、LUと記す)に記憶されている。また、記憶デバイス制御装置100は、情報処理装置200との間で、ストレージシステム600を管理するための各種コマンドの授受も行なう。
【0016】
情報処理装置200は、CPU(Central Processing Unit)やメモリを備えたコンピュータである。情報処理装置200が備えるCPUによって各種プログラムが実行され、これにより様々な機能が実現される。情報処理装置200は、例えばパーソナルコンピュータやワークステーションとすることもできるし、メインフレームコンピュータとすることもできる。
【0017】
図1において、情報処理装置1乃至3(200)は、LAN(Local Area Network)400を介して記憶デバイス制御装置100と接続されている。LAN400は、インターネットとすることもできるし、専用のネットワークとすることもできる。LAN400を介して行われる情報処理装置1乃至3(200)と記憶デバイス制御装置100との間の通信は、例えばTCP/IPプロトコルに従って行われる。情報処理装置1乃至3(200)からは、ストレージシステム600に対して、ファイル名指定によるデータアクセス要求(ファイル単位でのデータ入出力要求。以後、ファイルアクセス要求と記す)が送信される。
【0018】
LAN400には、バックアップデバイス910が接続されている。バックアップデバイス910は、具体的にはMOやCD−R、DVD−RAM等のディスク系デバイス、DATテープ、カセットテープ、オープンテープ、カートリッジテープ等のテープ系デバイスである。バックアップデバイス910は、LAN400を介して記憶デバイス制御装置100との間で通信を行なうことにより、記憶デバイス300に記憶されているデータのバックアップデータを記憶する。また、テープデバイス910は、情報処理装置1(200)と接続されるようにすることもできる。この場合は、情報処理装置1(200)を介して、記憶デバイス300に記憶されているデータのバックアップデータを取得するようにする。
【0019】
また、記憶デバイス制御装置100は、チャネル制御部1乃至4(110)を備える。記憶デバイス制御装置100は、チャネル制御部1乃至4(110)によりLAN400を介して情報処理装置1乃至3(200)やバックアップデバイス910との間で通信を行なう。チャネル制御部1乃至4(110)は、情報処理装置1乃至3(200)からのファイルアクセス要求を個々に受け付ける。即ち、チャネル制御部1乃至4(110)には、個々にLAN400上のネットワークアドレス(例えば、IPアドレス)が割り当てられていて、それぞれが個別にNASとして振る舞い、個々のNASが、あたかも独立したNASが存在するかのように、NASとしてのサービスを情報処理装置1乃至3(200)に提供することができる。以後、チャネル制御部1乃至4(110)をCHNと記す。このように、1台のストレージシステム600に、個別にNASとしてのサービスを提供するCHN1乃至4(110)を備えるように構成したことで、従来、独立したコンピュータで個々に運用されていたNASサーバが1台のストレージシステム600に集約される。そして、これにより、ストレージシステム600の統括的な管理が可能となり、各種設定・制御や障害管理、バージョン管理といった保守業務の効率化が図られる。
【0020】
尚、本実施の形態における記憶デバイス制御装置100のCHN1乃至4(110)は、後述するように、一体的にユニット化された回路基板上に形成されたハードウェア、及びこのハードウェアにより実行される、オペレーティングシステム(以後、OSと記す)や、このOS上で動作するアプリケーションプログラム等のソフトウェアにより実現される。このように、本実施の形態のストレージシステム600では、従来ハードウェアの一部として実装されてきた機能が、ソフトウェアにより実現されている。このため、本実施の形態の記憶制御装置システム600では、柔軟性に富んだシステム運用が可能となり、多様で変化の激しいユーザニーズに対し、よりきめ細かなサービスの提供が可能となる。
【0021】
情報処理装置3及び4(200)は、SAN(Storage Area Network)500を介して記憶デバイス制御装置100と接続されている。SAN500は、記憶デバイス300が提供する記憶領域におけるデータの管理単位であるブロックを単位として情報処理装置3及び4(200)との間でデータの授受を行なうためのネットワークである。SAN500を介して行われる情報処理装置3及び4(200)と記憶デバイス制御装置100との間の通信は、一般にファイバチャネルプロトコルに従って行われる。情報処理装置3及び4(200)からは、ストレージシステム600に対して、ファイバチャネルプロトコルに従ってブロック単位のデータアクセス要求(以後、ブロックアクセス要求と記す)が送信される。
【0022】
SAN500には、SAN対応のバックアップデバイス900が接続されている。SAN対応バックアップデバイス900は、SAN500を介して記憶デバイス制御装置100との間で通信を行なうことにより、記憶デバイス300に記憶されているデータのバックアップデータを記憶する。
【0023】
記憶デバイス制御装置100は、チャネル制御部5及び6(110)を備える。記憶デバイス制御装置100は、チャネル制御部5及び6(110)によりSAN500を介して情報処理装置3及び4(200)及びSAN対応バックアップデバイス900との間の通信を行なう。以後、チャネル制御部5及び6(110)をCHFと記す。
【0024】
また、情報処理装置5(200)は、LAN400やSAN500等のネットワークを介さずに記憶デバイス制御装置100と接続されている。情報処理装置5(200)としては、例えば、メインフレームコンピュータとすることができる。情報処理装置5(200)と記憶デバイス制御装置100との間の通信は、例えば、FICON(Fibre Connection)(登録商標)やESCON(Enterprise System Connection) (登録商標)、ACONARC(Advanced Connection Architecture)(登録商標)、FIBARC(Fibre Connection Architecture)(登録商標)等の通信プロトコルに従って行われる。情報処理装置5(200)からは、ストレージシステム600に対して、これらの通信プロトコルに従ってブロックアクセス要求が送信される。
【0025】
記憶デバイス制御装置100は、チャネル制御部7及び8(110)により情報処理装置5(200)との間で通信を行なう。以後、チャネル制御部7及び8(110)をCHAと記す。
【0026】
SAN500には、ストレージシステム600の設置場所(プライマリサイト)とは遠隔した場所(セカンダリサイト)に設置される他のストレージシステム610が接続している。ストレージシステム610は、後述するレプリケーション又はリモートコピーの機能におけるデータの複製先の装置として利用される。尚、ストレージシステム610は、SAN500以外にも、ATM等の通信回線によりストレージシステム600に接続していることもある。この場合には、例えば、チャネル制御部110として、前記通信回線を利用するためのインタフェース(チャネルエクステンダ)を備えるチャネル制御部110が採用される。
【0027】
本実施の形態によれば、ストレージシステム600内にCHN110、CHF110、CHA110を混在させて装着させることにより、異種ネットワークに接続されるストレージシステムを実現できる。具体的には、ストレージシステム600は、CHN110を用いてLAN140に接続し、且つ、CHF110を用いてSAN500に接続するという、SAN−NAS統合ストレージシステムである。
【0028】
<<<記憶デバイス>>>
図1における記憶デバイス300は、多数のディスクドライブ(物理ディスク)を備えており、情報処理装置200に対して記憶領域を提供する。データは、ディスクドライブにより提供される物理的な記憶領域上に論理的に設定される記憶領域であるLUに記憶されている。ディスクドライブとしては、例えば、ハードディスク装置やフレキシブルディスク装置、半導体記憶装置等、様々なものを用いることができる。尚、記憶デバイス300は、例えば複数のディスクドライブによりディスクアレイを構成するようにすることもできる。この場合、情報処理装置200に対して提供される記憶領域は、RAIDにより管理された複数のディスクドライブにより提供されるようにすることもできる。
【0029】
また、記憶デバイス制御装置100と記憶デバイス300との間は、図1のように直接に接続される形態とすることもできるし、ネットワークを介して接続するようにすることもできる。さらに記憶デバイス300を、記憶デバイス制御装置100と一体型として構成することもできる。
【0030】
記憶デバイス300に設定されるLUには、情報処理装置200からアクセス可能なユーザLUや、チャネル制御部110の制御のために使用されるシステムLU等がある。システムLUには、チャネル制御部110で実行されるオペレーティングシステムも格納される。また、各LUには、チャネル制御部110が対応付けられている。これにより、チャネル制御部110毎にアクセス可能なLUが割り当てられている。また前記対応付けは、複数のチャネル制御部110で1つのLUを共有するようにすることもできる。尚、以後、ユーザLUやシステムLUをユーザディスク、システムディスク等とも記す。また、複数のチャネル制御部110で共有されるLUを、共有LU或いは共有ディスクと記す。
【0031】
<<<記憶デバイス制御装置>>>
図1に示されるように、記憶デバイス制御装置100は、チャネル制御部110、共有メモリ120、キャッシュメモリ130、ディスク制御部140、管理端末160、及び接続部150を備える。
【0032】
チャネル制御部110は、情報処理装置200との間で通信を行なうための通信インタフェースを備え、情報処理装置200との間でデータ入出力コマンド等を授受する機能を有する。例えば、CHN110は、情報処理装置1乃至3(200)からのファイルアクセス要求を受け付ける。そして、ファイルの記憶アドレスやデータ長等を求めて、ファイルアクセス要求に対応するI/O要求を出力することにより、記憶デバイスへのアクセスを行なう。これによりストレージシステム600は、NASとしてのサービスを情報処理装置1乃至3(200)に提供することができる。尚、I/O要求には、データの先頭のアドレス、データ長、読み出し又は書き込み等のアクセスの種別が含まれている。また、データの書き込みの場合には、I/O要求には書き込みデータが含まれているようにすることもできる。I/O要求の出力は、後述するI/Oプロセッサ119により行なわれる。また、CHF110は、情報処理装置3及び4(200)からのファイバチャネルプロトコルに従ったブロックアクセス要求を受け付ける。これにより、ストレージシステム600は、高速アクセス可能なデータ記憶サービスを情報処理装置3及び4(200)に対して提供することができる。またCHA110は、情報処理装置5(200)からのFICONやESCON、ACONARC、FIBARC等のプロトコルに従ったブロックアクセス要求を受け付ける。これにより、ストレージシステム600は、情報処理装置5(200)のようなメインフレームコンピュータに対してもデータ記憶サービスを提供することができる。
【0033】
各チャネル制御部110は、管理端末160とともに内部LAN151で接続されている。これにより、チャネル制御部110に実行させるマイクロプログラム等を管理端末160から送信しインストールすることが可能となっている。チャネル制御部110の構成については後述する。
【0034】
図1において、接続部150は、チャネル制御部110、共有メモリ120、キャッシュメモリ130、及びディスク制御部140を相互に接続する。チャネル制御部110、共有メモリ120、キャッシュメモリ130、及びディスク制御部140の間でのデータやコマンドの授受は接続部150を介することにより行われる。接続部150は、例えば、高速スイッチングによりデータ伝送を行なうクロスバスイッチ等の高速バスで構成される。チャネル制御部110どうしが高速バスで接続されていることで、個々のコンピュータ上で動作するNASサーバが、LANを通じて接続する従来の構成に比べてチャネル制御部110間の通信パフォーマンスが大幅に向上する。また、これにより、高速なファイル共有機能や高速フェイルオーバ等が可能となる。
【0035】
共有メモリ120及びキャッシュメモリ130は、チャネル制御部110及びディスク制御部140により共有される記憶メモリである。共有メモリ120は、主に制御情報やコマンド等を記憶するために利用されるのに対し、キャッシュメモリ130は、主にデータを記憶するために利用される。
【0036】
例えば、あるチャネル制御部110が情報処理装置200から受信したデータ入出力コマンドが書き込みコマンドであった場合には、当該チャネル制御部110は書き込みコマンドを共有メモリ120に書き込むとともに、情報処理装置200から受信した書き込みデータをキャッシュメモリ130に書き込む。一方、ディスク制御部140は共有メモリ120を監視しており、共有メモリ120に書き込みコマンドが書き込まれたことを検出すると、当該コマンドに従ってキャッシュメモリ130から書き込みデータを読み出して記憶デバイス300に書き込む。
【0037】
また、あるチャネル制御部110により情報処理装置200から受信されたデータ入出力コマンドが読み出しコマンドであった場合には、当該チャネル制御部110は、読み出しコマンドを共有メモリ120に書き込むとともに、読み出し対象となるデータがキャッシュメモリ130に存在するか否かを調べる。ここで、当該データがキャッシュメモリ130に存在すれば、チャネル制御部110は、そのデータを情報処理装置200に送信する。一方、読みだし対象となるデータがキャッシュメモリ130に存在しない場合には、共有メモリ120の監視により、読み出しコマンドの共有メモリ120への書き込みを検出したディスク制御部140が、記憶デバイス300から読み出し対象となるデータを読み出してこれをキャッシュメモリ130に書き込むとともに、その旨を共有メモリ120に書き込む。そして、チャネル制御部110は、共有メモリ120を監視することにより、読み出し対象となるデータのキャッシュメモリ130への書き込みを検出すると、そのデータを情報処理装置200に送信する。
【0038】
尚、このように、チャネル制御部110からディスク制御部140に対するデータの書き込みや読み出しの指示を共有メモリ120を介在させて間接的に行なう構成の他、例えば、チャネル制御部110からディスク制御部140に対してデータの書き込みや読み出しの指示を共有メモリ120を介さずに直接的に行なう構成とすることもできる。
【0039】
ディスク制御部140は、記憶デバイス300の制御を行なう。例えば前述のように、チャネル制御部110が情報処理装置200から受信したデータ書き込みコマンドに従って記憶デバイス300へデータの書き込みを行なう。また、チャネル制御部110により送信された論理アドレス指定によるLUへのデータアクセス要求を、物理アドレス指定による物理ディスクへのデータアクセス要求に変換する。記憶デバイス300における物理ディスクがRAIDにより管理されている場合には、RAID構成に従ったデータのアクセスを行なう。また、ディスク制御部140は、記憶デバイス300に記憶されたデータの複製管理の制御やバックアップ制御を行なう。さらに、ディスク制御部140は、災害発生時のデータ消失防止(ディザスタリカバリ)等を目的としてプライマリサイトのストレージシステム600のデータ複製をセカンダリサイトに設置された他のストレージシステム610にも記憶する制御(レプリケーション機能、又はリモートコピー機能)等も行なう。
【0040】
各ディスク制御部140は、管理端末160とともに、内部LAN151を介して相互に接続され、相互に通信を行なうことが可能である。これにより、ディスク制御部140に実行させるマイクロプログラム等を管理端末160から送信しインストールすることが可能となっている。ディスク制御部の構成については、後述する。
【0041】
本実施の形態においては、共有メモリ120及びキャッシュメモリ130が、チャネル制御部110及びディスク制御部140に対して独立に設けられていることについて記載したが、本実施の形態はこの場合に限られるものでなく、共有メモリ120又はキャッシュメモリ130が、チャネル制御部110及びディスク制御部140の各々に分散されて設けられることも好ましい。この場合、接続部150は、分散された共有メモリ又はキャッシュメモリを有するチャネル制御部110及びディスク制御部140を相互に接続させることになる。
【0042】
<<<管理端末>>>
図1における管理端末160は、ストレージシステム600を保守・管理するためのコンピュータである。管理端末160を操作することにより、例えば記憶デバイス300内の物理ディスク構成の設定や、LUの設定、チャネル制御部110において実行されるマイクロプログラムのインストール等を行なうことができる。ここで、記憶デバイス300内の物理ディスク構成の設定としては、例えば物理ディスクの増設や減設、RAID構成の変更(RAID1からRAID5への変更等)等を行なうことができる。さらに、管理端末160からは、ストレージシステム600の動作状態の確認や故障部位の特定、チャネル制御部110で実行されるオペレーティングシステムのインストール等の作業を行なうこともできる。また、管理端末160は、LANや電話回線等で外部保守センタと接続されており、管理端末160を利用してストレージシステム600の障害監視を行なったり、障害が発生した場合には、これに迅速に対応したりすることが可能である。障害の発生は、例えばOSやアプリケーションプログラム、ドライバソフトウェア等から通知される。この通知は、HTTPプロトコルや、SNMP(Simple Network Management Protocol)、電子メール等により行なわれる。これらの設定や制御は、管理端末160で動作するWebサーバが提供するWebページをユーザインタフェースとしてオペレータ等により行われる。オペレータ等は、管理端末160を操作して、障害監視する対象や内容の設定、障害通知先の設定等を行なうこともできる。
【0043】
管理端末160は、記憶デバイス制御装置100に内蔵されている形態とすることもできるし、外付けされている形態とすることもできる。また、管理端末160は、記憶デバイス制御装置100及び記憶デバイス300の保守・管理を専用に行なうコンピュータとすることもできるし、汎用のコンピュータに保守・管理機能を持たせたものとすることもできる。
【0044】
図2において、管理端末160の構成を示す。管理端末160は、CPU161、メモリ162、ポート163、記録媒体読取装置164、入力装置165、出力装置166、及び記憶装置168を備える。
【0045】
CPU161は、管理端末160の全体の制御を司るもので、メモリ162に格納されたプログラム162cを実行することにより前記Webサーバとしての機能等を実現する。メモリ162には、物理ディスク管理テーブル162aとLU管理テーブル162bとプログラム162cとが記憶されている。
【0046】
物理ディスク管理テーブル162aは、記憶デバイス300に備えられる物理ディスク(ディスクドライブ)を管理するためのテーブルである。
図3において、物理ディスク管理テーブル162aを示す。図3においては、記憶デバイス300が備える多数の物理ディスクのうち、ディスク番号#001乃至#006までが示されている。それぞれの物理ディスクに対して、容量、RAID構成、使用状況が示されている。
【0047】
LU管理テーブル162bは、前記物理ディスク上に論理的に設定されるLUを管理するためのテーブルである。
図4において、LU管理テーブル162bを示す。図4においては、記憶デバイス300上に設定される多数のLUのうち、LU番号#1乃至#3までが示されている。それぞれのLUに対して、物理ディスク番号、容量、RAID構成が示されている。
【0048】
記録媒体読取装置164は、記録媒体167に記録されているプログラムやデータを読み取るための装置である。読み取られたプログラムやデータは、メモリ162や記憶装置168に格納される。従って、例えば、記録媒体167に記録されたプログラム162cを、記録媒体読取装置164を用いて前記記録媒体167から読み取って、メモリ162や記憶装置168に格納するようにすることができる。記録媒体167としては、フレキシブルディスクやCD−ROM、DVD−ROM、DVD−RAM、半導体メモリ等を用いることができる。尚、前記プログラム162cは、管理端末160を動作させるためのプログラムとすることができる他、チャネル制御部110やディスク制御部140にOS701やアプリケーションプログラムをインストールするためのプログラムや、バージョンアップするためのプログラムとすることもできる。記録媒体読取装置164は、管理端末160に内蔵されている形態とすることもできるし、外付されている形態とすることもできる。記憶装置168は、例えば、ハードディスク装置やフレキシブルディスク装置、半導体記憶装置等である。入力装置165は、オペレータ等による管理端末160へのデータ入力等のために用いられる。入力装置165としては、例えば、キーボードやマウス等が用いられる。出力装置166は、情報を外部に出力するための装置である。出力装置166としては、例えば、ディスプレイやプリンタ等が用いられる。ポート163は、内部LAN151に接続されており、これにより、管理端末160は、チャネル制御部110やディスク制御部140等と通信を行なうことができる。またポート163は、LAN400に接続するようにすることもできるし、電話回線に接続するようにすることもできる。
【0049】
<<<ストレージシステムの外観>>>
図5において、本実施の形態における記憶デバイス制御装置100を備えるストレージシステム600の外観構成を示す。図5に示すように、ストレージシステム600は、記憶デバイス制御装置100及び記憶デバイス300がそれぞれの筐体に納められた形態をなしている。記憶デバイス制御装置100の筐体の両側に記憶デバイス300の筐体が配置されている。
【0050】
図6において、記憶デバイス制御装置100の外観構成を示す。図6において、記憶デバイス制御装置100の正面及び上面、並びに当該記憶デバイス制御装置の筐体101の正面、上面、及び一側面が示されている。本実施の形態においては、図6における筐体101の背面側には、記憶デバイス300が収納されている。尚、図6における筐体101の背面側に、記憶デバイス制御装置100を正面側と対称に収納し、記憶デバイス制御装置100を集約させてもよい。この場合、記憶デバイス制御装置100と、別筐体に収納される記憶デバイス300とは、ケーブル等で電気的に接続される。
【0051】
記憶デバイス制御装置100には、図6における第2段目ボックス103に隣接するように、管理端末160が備えられている。図6に示した管理端末160は、いわゆるノート型パーソナルコンピュータの形態をしているが、どのような形態であってもよい。
【0052】
図6において、筐体101の第2段目ボックス103には、チャネル制御部110を装着するためのスロットが設けられている。各スロットにはチャネル制御部110のボードが装着される。チャネル制御部110のボードとは、チャネル制御部110の回路基板が形成されたユニットであり、スロットへの装着単位である。また、各スロットにはチャネル制御部110のボードを装着するためのガイドレールが設けられている。ガイドレールに沿ってチャネル制御部110のボードをスロットに挿入することにより、チャネル制御部110を記憶デバイス制御装置100の一部とすることができる。また各スロットに装着されたチャネル制御部110のボードは、ガイドレールに沿って手前方向に引き抜くことにより取り外すことができる。また各スロットの奥手側(内方側)には、プラッタ(支持部)が設けられ、このプラッタには、各チャネル制御部110を記憶デバイス制御装置100の一部として電気的に接続するためのコネクタが設けられている。
【0053】
ここで、チャネル制御部110には、CHN、CHF、CHAがあるが、いずれのチャネル制御部110のボードも、サイズやコネクタの位置、コネクタのピン配列等に互換性をもたせているため、8つのスロットにはいずれのチャネル制御部110のボードも装着することが可能である。従って、例えば8つのスロット全てにCHN110のボードを装着するようにすることもできる。また図1に示したように、4枚のCHN110のボードと、2枚のCHF110のボードと、2枚のCHA110のボードとを装着するようにすることもできる。チャネル制御部110のボードを装着しないスロットを設けるようにすることもできる。
【0054】
本実施の形態においては、各スロットにボードが装着されたチャネル制御部110は、同種の複数のチャネル制御部110でクラスタを構成する。例えば2つのチャネル制御部110を一対としてクラスタを構成することができる。クラスタを構成することにより、クラスタ内の、あるチャネル制御部110に障害が発生した場合でも、障害が発生したチャネル制御部110がそれまで行っていた処理をクラスタ内の他のチャネル制御部110に引き継ぐようにすることができる(フェイルオーバ制御)。
図12において、2つのチャネル制御部110をクラスタで構成している様子を示すが、詳細は後述する。
【0055】
尚、記憶デバイス制御装置100は、信頼性向上のため、電源供給が2系統化されており、チャネル制御部110のボードが装着される前記8つのスロットは、電源系統毎に4つずつに分けられている。ここでクラスタを構成する場合には、両方の電源系統のチャネル制御部110のボードを含むようにする。これにより、片方の電源系統に障害が発生し電力の供給が停止しても、同一クラスタを構成する他方の電源系統に属するチャネル制御部110のボードへの電源供給は継続されるため、当該チャネル制御部110に処理を引き継ぐことができる(フェイルオーバ)。
【0056】
図1におけるディスク制御部140や共有メモリ120等の、記憶デバイス制御装置100を構成する他の装置は、図6における記憶デバイス制御装置100の背面側等に装着されている。筐体の最下段に備えられたバッテリ104aは、このような共有メモリ120等へのバックアップ電源としての機能を有する。
【0057】
記憶デバイス制御装置100には、チャネル制御部110のボード等から発生する熱を放出するためのファン(送風部)170が設けられている。ファン170は記憶デバイス制御装置100の上面部に設けられる他、チャネル制御部110用スロットの上部にも設けられている。本実施の形態におけるファンの回転数は、毎分3600回転である。これにより、毎分およそ2600回転の回転数を有するファンが備えられた従来の記憶デバイス制御装置の場合に比べて、冷却効率が向上する。
尚、記憶デバイス制御装置100の筐体101の詳細は後述する。
【0058】
<<<チャネル制御部(CHN)>>>
本実施の形態におけるストレージシステム600は、前述の通り、CHN110により情報処理装置1乃至3(200)からのファイルアクセス要求を受け付け、NASとしてのサービスを、情報処理装置1乃至3(200)に提供する。
【0059】
図7において、CHN110のハードウェア構成を示す。図7において、CHN110の主たるハードウェアが、図6における筐体101の側面に平行な面に投影されて模式的に示されている。この図に示すように、CHN110のハードウェアは1つのユニットで構成される。以後、このユニットのことをNASボードとも記す。本実施の形態におけるNASボードは、互いに平行で図7における上方側で重なり合った2枚の回路基板118a、118bからなる一体的にユニット化されたボード118によって構成されている。各回路基板118a、118bは、相互に接続されて1つのユニットとして構成され、これが記憶デバイス制御装置100に対して一体的に装着できる。本実施の形態においては、複数の回路基板118a、118bからなるこのようなユニットも、同一のボード118の概念に含まれる。
つまり、本実施の形態においては、回路基板118a、118bと、当該回路基板が一体的にユニット化されたボード(回路基板部)118とは、同等の意味を有する(即ち、回路基板と回路基板部とが同等の意味を有する)。従って、NASボードは、例えば、回路基板118a、118bそのものであってもよいし、当該回路基板が一体的にユニット化されたボード(回路基板部)118であってもよい。
【0060】
より具体的には、CHN110は、後述するネットワークインタフェース部111を含み図7において回路基板118aの下方側に形成されているファイルアクセス処理部111aと、後述する入出力制御部114に含まれ図7において回路基板118aの上方側に位置する回路基板118bに形成されたI/O(Input/Output)プロセッサ119とを、主として備えている。
尚、チャネル制御部(CHN)110については、記憶デバイス制御装置100の筐体101とともに、その詳細は後述する。
【0061】
<<<チャネル制御部(CHF及びCHA)>>>
図8において、CHF110及びCHA110のハードウェア構成を示す。CHF110やCHA110のボードも、CHN110と同様に、それぞれ一体的にユニット化されたボードとして形成されている。CHN110のボードと同様に、前記ボード118は、一体形成された複数枚数の回路基板から構成されているようにすることもできる。またCHF110のボード及びCHA110のボードは、CHN110のボードとサイズやボード接続用コネクタ116の位置、ボード接続用コネクタ116のピン配列等に互換性をもたせている。
【0062】
CHF110及びCHA110は、ネットワークインタフェース部111、メモリ113、入出力制御部114、I/Oプロセッサ119、及びNVRAM115を備え、これらが形成された、それぞれのボードに、ボード接続用コネクタ116及び通信コネクタ117を備えている。
【0063】
ネットワークインタフェース部111は、情報処理装置200との間で通信を行なうための通信インタフェースを備えている。CHF110の場合は、例えばファイバチャネルプロトコルに従って情報処理装置200から送信されたブロックアクセス要求を受信する。CHA110の場合は、例えば、FICON(登録商標)やESCON(登録商標)、ACONARC(登録商標)、FIBARC(登録商標)のプロトコルに従って情報処理装置200から送信されたブロックアクセス要求を受信する。通信コネクタ117は、情報処理装置200と通信を行なうためのコネクタである。CHF110の場合は、SAN500に接続可能なコネクタであり、例えば、ファイバチャネルに対応している。CHA110の場合は、情報処理装置5と接続可能なコネクタであり、FICON(登録商標)やESCON(登録商標)、ACONARC(登録商標)、FIBARC(登録商標)に対応している。
【0064】
入出力制御部114は、それぞれCHF110、CHA110の全体の制御を司るとともに、ディスク制御部140やキャッシュメモリ130、共有メモリ120、管理端末160との間でデータやコマンドの授受を行なう。メモリ113に格納された各種プログラムを実行することにより本実施の形態におけるCHF110及びCHA110の機能が実現される。入出力制御部114は、I/Oプロセッサ119やNVRAM115を備えている。I/Oプロセッサ119は、前記データやコマンドの授受を制御する。NVRAM115は、I/Oプロセッサ119の制御を司るプログラムを格納する不揮発性メモリである。NVRAM115に記憶されるプログラムの内容は、管理端末160や、後述するNASマネージャ706からの指示により書き込みや書き換えを行なうことができる。
【0065】
<<<ディスク制御部>>>
図10において、ディスク制御部140のハードウェア構成を示す。
ディスク制御部140は、一体的にユニット化されたボードとして形成されている。ディスク制御部140のボードには、インタフェース部141、メモリ143、CPU142、及びNVRAM144が形成され、さらにボード接続用コネクタ145が備えられて、これらが一体的にユニット化された回路基板として形成されている。
【0066】
インタフェース部141は、接続部150を介してチャネル制御部110等との間で通信を行なうための通信インタフェースや、記憶デバイス300との間で通信を行なうための通信インタフェースを備えている。
CPU142は、ディスク制御部140全体の制御を司るとともに、チャネル制御部140や記憶デバイス300、管理端末160との間の通信を行なう。メモリ143やNVRAM144に格納された各種プログラムを実行することにより、本実施の形態におけるディスク制御部140の機能が実現される。ディスク制御部140により実現される機能としては、記憶デバイス300の制御やRAID制御、記憶デバイス300に記憶されたデータの複製管理やバックアップ制御、リモートコピー制御等が挙げられる。
NVRAM144は、CPU142の制御を司るプログラムを格納する不揮発性メモリである。NVRAM144に記憶されるプログラムの内容は、管理端末160や、NASマネージャ706からの指示により書き込みや書き換えを行なうことができる。
また、前述のボード接続用コネクタ145が記憶デバイス制御装置100側のコネクタと嵌合されることにより、ディスク制御部140は、記憶デバイス制御装置100と電気的に接続される。
【0067】
<<<ソフトウェア構成>>>
図11において、本実施の形態におけるストレージシステム600におけるソフトウェア構成を示す。オペレーティングシステム701上では、RAIDマネージャ708、ボリュームマネージャ707、SVPマネージャ709、ファイルシステムプログラム703、ネットワーク制御部702、バックアップ管理プログラム710、障害管理プログラム705、NASマネージャ706等のソフトウェアが動作する。
【0068】
オペレーティングシステム701上で動作するRAIDマネージャ708は、RAID制御部740に対するパラメータの設定やRAID制御部740を制御する機能を提供する。RAIDマネージャ708は、オペレーティングシステム701やオペレーティングシステム701上で動作する他のアプリケーション、もしくはSVPからパラメータや制御指示情報を受け付けて、受け付けたパラメータのRAID制御部740への設定や、RAID制御部指示情報に対応する制御コマンドの送信を行なう。
【0069】
ここで設定されるパラメータとしては、例えば、RAIDグループを構成する記憶デバイス(物理ディスク)を定義(RAIDグループの構成情報、ストライプサイズの指定等)するためのパラメータ、RAIDレベル(例えば0,1,5)を設定するためのパラメータ等がある。また、RAIDマネージャ708がRAID制御部740に送信する制御コマンドとしては、RAIDの構成・削除・容量変更を指示するコマンド、各RAIDグループの構成情報を要求するコマンド等がある。
【0070】
ボリュームマネージャ707は、RAID制御部740によって提供されるLUをさらに仮想化した仮想化論理ボリュームを、ファイルシステムプログラム703に提供する。1つの仮想化論理ボリュームは、1以上の論理ボリュームによって構成される。
【0071】
ファイルシステムプログラム703の主な機能は、ネットワーク制御部702が受信したファイルアクセス要求に指定されているファイル名とそのファイル名が格納されている仮想化論理ボリューム上のアドレスとの対応づけを管理することである。例えば、ファイルシステムプログラム703は、ファイルアクセス要求に指定されているファイル名に対応する仮想化論理ボリューム上のアドレスを特定する。
【0072】
ネットワーク制御部702は、NFS(Network File System)711とSamba712との2つのファイルシステムプロトコルを含んで構成される。NFS711は、NFS711が動作するUNIX(登録商標)系の情報処理装置200からのファイルアクセス要求を受け付ける。一方、Samba712はCIFS(Common Interface File System)713が動作するWindows(登録商標)系の情報処理装置200からのファイルアクセス要求を受け付ける。
【0073】
NASマネージャ706は、ストレージシステム600について、その動作状態の確認、設定や制御等を行なうためのプログラムである。NASマネージャ706は、Webサーバとしての機能も有し、情報処理装置200からストレージシステム600の設定や制御を行なうための設定Webページを、情報処理装置200に提供する。設定Webページは、チャネル制御部1乃至4(110)の個々において動作するNASマネージャ706により提供される。NASマネージャ706は、情報処理装置1乃至3(200)からのHTTP(HyperText Transport Protocol)リクエストに応じて、設定Webページのデータを情報処理装置1乃至3(200)に送信する。情報処理装置1乃至3(200)に表示された設定Webページを利用してシステムアドミニストレータ等によりストレージシステム600の設定や制御の指示が行われる。
【0074】
NASマネージャ706は、設定Webページに対する操作に起因して情報処理装置200から送信される設定や制御に関するデータを受信してそのデータに対応する設定や制御を実行する。これにより、情報処理装置1乃至3(200)からストレージシステム600の様々な設定や制御を行なうことができる。また、NASマネージャ706は、設定Webページの設定内容を、チャネル制御部110上で動作するOSやアプリケーションプログラム、ディスク制御部140等に通知する。設定Webページで設定された内容は、共有LU310に管理されることもある。
【0075】
NASマネージャ706の設定Webページを利用して行なうことができる内容としては、例えば、LUの管理や設定(容量管理や容量拡張・縮小、ユーザ割り当て等)、上述の複製管理やリモートコピー(レプリケーション)等の機能に関する設定や制御(複製元のLUと複製先のLUの設定等)、後述のバックアップ管理プログラム710についての設定や制御、冗長構成されたCHNやCHF、CHA間でのクラスタの管理(フェイルオーバさせる相手の対応関係の設定、フェイルオーバ方法等)、OSやOS上で動作するアプリケーションプログラムのバージョン管理、ウイルス検知プログラムやウイルス駆除等のデータの安全性に関する機能を提供するセキュリティ管理プログラム716の動作状態の管理や設定等がある。
【0076】
バックアップ管理プログラム710は、記憶デバイス300に記憶されているデータをLAN経由またはSAN経由でバックアップするためのプログラムである。バックアップ管理プログラム710はNDMP(Network Data Management Protocol)の機能を提供し、情報処理装置200で動作するNDMP対応のバックアップソフトウエアとLAN400を通じてNDMPに従った通信を行なう。バックアップデバイス910が情報処理装置200にSCSI経由等で接続されている場合、バックアップされるデータは情報処理装置200に一旦取り込まれてからバックアップデバイス910に送られる。バックアップデバイス910がLANに200接続されている場合には、バックアップされるデータを、情報処理装置200を経由せずにストレージシステム600から直接バックアップデバイス910に転送することもできる。
【0077】
障害管理プログラム705は、クラスタを構成するチャネル制御部110間でのフェイルオーバ制御を行なうためのプログラムである。
【0078】
図12において、2枚のCHN110でクラスタ180が構成されている様子を示す図を示す。図12では、CHN1(チャネル制御部1)110とCHN2(チャネル制御部2)110とでクラスタ180が構成されている場合を示す。
【0079】
前述したように、フェイルオーバ処理はクラスタ180を構成するチャネル制御部110間で行われる。つまり、例えばCHN1(110)に何らかの障害が発生し処理を継続することができなくなった場合には、CHN1(110)がそれまで行っていた処理はCHN2(110)に引き継がれる。フェイルオーバ処理は、CHN1(110)とCHN2(110)により実行される障害管理プログラム705により実行される。
【0080】
CHN1(110)及びCHN2(110)は、ともに障害管理プログラムを実行し、例えば共有メモリ120に対して自己の処理が正常に行われていることを書き込むようにする。そして、相手側の前記書き込みの有無を相互に確認するようにする。相手側による書き込みが検出できない場合には、相手側に何らかの障害が発生したと判断し、フェイルオーバ処理を実行する。フェイルオーバ実行時の処理の引き継ぎは、例えば共有LU310を介して行われる。
【0081】
フェイルオーバはこのように自動的に行われることもあるが、オペレータが管理端末を操作して手動で行われることもある。またユーザがNASマネージャ706が提供する設定Webページを利用して情報処理装置200から手動で行われることもある。フェイルオーバを手動で行なう目的としては、耐用年数の経過やバージョンアップ、定期診断などのためにチャネル制御部110のハードウェア(例えばNASボード)を交換する必要が生じた場合などがある。
【0082】
SVPマネージャ709は、管理端末160からの要求に応じて各種のサービスを管理端末160に提供する。例えば、LUの設定内容やRAIDの設定内容等のストレージシステム600に関する各種設定内容の管理端末160への提供や、管理端末160から入力されたストレージシステム600に関する各種設定の反映等を行なう。
【0083】
セキュリティ管理プログラム716は、コンピュータウイルスの検知、侵入監視、コンピュータウイルス検知プログラムの更新管理、感染したコンピュータウイルスの駆除、ファイアウォール機能等を実現する。
【0084】
===筐体、及びNASボードの詳細===
<<<筐体>>>
図6において、筐体101の第1段目ボックス102には、CHN110に給電するための電源(電源装置)104が設けられている。この電源104は、CHN110が備える後述のメモリ制御部及びCPU(後述のファイルアクセス処理部111aはこの2つを備える)に対して、12Vの直流電圧を有する電力を供給する。12Vの直流電圧を有する電力は、筐体101の正面側(外方側)から、図6の矢印abにて示されているケーブル(電力用ケーブル)108と電源コネクタ(電力用コネクタ)107とを介して供給される。
【0085】
一方、CHN110が備える後述のI/Oプロセッサ119等に対しては、電源104から、3.3V及び5Vの直流電圧を有する電力が供給される。この電力は、図6において、第1、2段目ボックス102、103の背面側にそれぞれ設けられたプラッタ(支持部)に設けられたコネクタと、CHN110のボードが有するボード接続用コネクタ(内方側コネクタ)116とを介して供給される。
【0086】
両ボックス102、103のプラッタは、エポキシ樹脂からなる層と銅箔からなる層とによる積層構造をなしている。ここで、銅箔からなる層の少なくとも一部が、前記の3.3V及び5Vに対応する電力を電源104からコネクタまで供給するための、図7に示した給電ライン116bの役割を担う。また、前記2つのプラッタの間には、銅製の板状部材からなるバス・バー(Bus Bar)が設けられている。これらの給電ラインとバス・バーとによって、電源104からCHN110にかけて、導電部が形成される。この導電部によって、電源104からCHN110へ、電流の損失をできるだけ抑制しつつ、給電が行なわれる。
【0087】
ところで、筐体101に収納されて構成される記憶デバイス制御装置100及び記憶デバイス300としては、例えばSAN対応として製品化されている従来の構成の装置を利用することができる。特に前記のCHN110のボードのコネクタ形状を従来構成の筐体に設けられているスロットにそのまま装着できる形状とすることで、従来構成の装置の利用をより簡単に行なうことができる。即ち、本実施の形態におけるストレージシステム600は、既存の製品を利用することで容易に構築することができる。
【0088】
<<<NASボード>>>
図7におけるファイルアクセス処理部111aは、図1におけるLAN400を介して情報処理装置200からファイルアクセス要求を受け付ける機能を主として有する。このような機能を実現するために、本実施の形態におけるファイルアクセス処理部111aは、ネットワークインタフェース部111、メモリ制御部113a、CPU112、及びメモリ113からなっている。
【0089】
図7に示されるように、ネットワークインタフェース部111は、通信コネクタ(通信用コネクタ)117とメモリ制御部113aとに接続されている。ネットワークインタフェース部111は、通信コネクタ117とメモリ制御部113aとの間のインタフェースの役割を担っている。本実施の形態におけるネットワークインタフェース部111は、回路基板118aに形成され、両回路基板118a及び118bの間隙に位置している。通信コネクタ117は、図7における回路基板118aの右端側に2つ設けられている。ここで、図7における右端側とは、図6における筐体101の外方側、即ち正面側に相当する。また、通信コネクタ117は、図1における情報処理装置200に、LAN400を介して接続されている。さらに、本実施の形態における通信コネクタはイーサネット(登録商標)に対応している。
尚、本実施の形態における通信コネクタ117には、後述のI/Oプロセッサ119を主とした従来の構成、例えばSAN対応として製品化されている構成としてのボードの備えた通信用コネクタを、そのまま使用してもよい。
【0090】
メモリ制御部113aは、メモリ113とCPU112とに接続されている。メモリ制御部113aは、図7における回路基板118aの下方側で左右方向略中央に形成されている。メモリ制御部113aは、ネットワークインタフェース部111経由でメモリ113及び通信コネクタ117間のデータの転送と、メモリ113及びCPU112間のデータの転送とを制御する機能を有する。本実施の形態においては、メモリ制御部113aには、2.5Vの電圧が印加される。この電圧は、第1DC・DCコンバータ(電圧変換部)105から印加される。この第1DC・DCコンバータ105は、図7における回路基板118aの下方側で右側(図6における筐体101の外方側)に形成され、電源104から入力される12Vの電圧を2.5Vの電圧に変換して出力する。
【0091】
CPU112は、図7における回路基板118aの下方側で左右方向略中央に形成され、CHN110のボードをNASボードとして機能させるための制御を司る。本実施の形態においては、CPU112には、1.3Vの電圧が印加される。この電圧は、第2DC・DCコンバータ(電圧変換部)106から印加される。この第2DC・DCコンバータ106は、図7における回路基板118aの下方側で右側(図6における筐体101の外方側)に形成され、電源104から入力される12Vの電圧を1.3Vの電圧に変換して出力する。
【0092】
メモリ113は、図7における回路基板118aの下方で左側(図6における筐体101の内方側)に2つ形成されている。メモリ113には、様々なプログラムやデータが記憶される。例えば、図9に示すメタデータ730やロックテーブル720、また図11に示すNASマネージャ706等の各種プログラムが記憶される。メタデータ730は、ファイルシステムが管理しているファイルに対応させて生成される情報である。メタデータ730には、例えば、ファイルのデータが記憶されているLU上のアドレスやデータサイズ等、ファイルの保管場所を特定するための情報が含まれる。メタデータ730には、ファイルの容量、所有者、更新時刻等の情報が含まれることもある。また、メタデータ730はファイルだけでなくディレクトリに対応させて生成されることもある。
図13において、メタデータ730の例を示す。メタデータ730は、記憶デバイス300上の各LUにも記憶されている。
【0093】
ロックテーブル720は、情報処理装置1乃至3(200)からのファイルアクセスに対して排他制御を行なうためのテーブルである。排他制御を行なうことにより情報処理装置1乃至3(200)でファイルを共用することができる。 図14において、ロックテーブル720を示す。図14に示すように、ロックテーブル720には、ファイルロックテーブル721とLUロックテーブル722とがある。ファイルロックテーブル721は、ファイル毎にロックが掛けられているか否かを示すためのテーブルである。いずれかの情報処理装置200により、あるファイルがオープンされている場合に、当該ファイルにロックが掛けられる。ロックが掛けられたファイルに対する他の情報処理装置200によるアクセスは禁止される。LUロックテーブル722は、LU毎にロックが掛けられているか否かを示すためのテーブルである。いずれかの情報処理装置200により、あるLUに対するアクセスが行われている場合に、当該LUにロックが掛けられる。ロックが掛けられたLUに対する他の情報処理装置200によるアクセスは禁止される。
【0094】
本実施の形態においては、メモリ113には、第1DC・DCコンバータ105から、2.5Vの電圧が印加される。
【0095】
一方、図7に示される入出力制御部114は、図1におけるディスク制御部140やキャッシュメモリ130、共有メモリ120、及び管理端末160との間でデータやコマンドの授受を行なう。入出力制御部114は、I/Oプロセッサ119やNVRAMを備えている。I/Oプロセッサ119は、例えば1チップのマイコンで構成される。I/Oプロセッサ119は、前記データやコマンドの授受を制御し、CPU112とディスク制御部140との間の通信を中継する。本実施の形態においては、2つのI/Oプロセッサ119が、回路基板118bに形成されている。NVRAMは、I/Oプロセッサ119の制御を司るプログラムを格納する不揮発性メモリである。NVRAMに記憶されるプログラムの内容は、図1及び6に示される管理端末160や、NASマネージャ706からの指示により書き込みや書き換えを行なうことができる。
【0096】
電源104からの前記の12Vの電圧は、図6及び7おける電源コネクタ107とケーブル108とによって、CHN110まで供給される。この電源コネクタ107は、図7における回路基板118aの右側端部(筐体の外方側に位置すべき端部)に設けられている。
【0097】
また、前記I/Oプロセッサ119等には、ボード118に適宜に形成されたDC・DCコンバータから電力が供給される。そして、この適宜に形成されたDC・DCコンバータには、図7における回路基板118aの左側端部に設けられたボード接続用コネクタ(内方側コネクタ)116と、プラッタ116a内部の給電ライン116bとを介して、電源104から3.3V及び5Vの電圧を有する電力が供給される。さらに、前記のボード接続用コネクタ116は、I/Oプロセッサ119等に対する電力の供給のみならず、当該I/Oプロセッサと図1における内部LAN151等との接続のための機能も有する。
【0098】
本実施の形態における、CPU112に対する印加電圧は1.3Vであるが、動作中のCPU112における電流の変動が大きい。一方、ボード接続用コネクタ116を通じて供給される3.3V及び5Vの電圧を有する電力では、このCPU112の電流変動に対応することが困難である。よって、この大きな電流変動に対応すべく、12Vの電圧を有する電力が必要となり、これが電源コネクタ107を通じて供給される。
【0099】
前述したように、図6及び7におけるCHN110用スロットの上部と筐体101の上面とにはそれぞれファン170が設けられている。これにより、図7の矢印で示される下側から上側に向けて空気流が形成され、CHN110のハードウェア構成が冷却される。CHN110用スロットの上部においては、ファン170は、CHN110のボード1つにつき2つ対応するように設けられている。
【0100】
本実施の形態における、ボード接続用コネクタ116を有するボード118には、I/Oプロセッサ119を主とした従来の構成、例えばSAN対応として製品化されている構成を適用することができる。本実施の形態のCHN110のボード(NASボード)においては、従来の構成に対してファイルアクセス処理部111aが新たに設けられ、図7における回路基板118aの右側端部に電源コネクタ107が設けられている。また、ファイルアクセス処理部111aと情報処理装置200とを接続する通信コネクタ117も、図7における回路基板118aの右側端部に設けられている。よって、従来のボード接続用コネクタ116を、新たに形成するファイルアクセス処理部111aへの給電のために改造する必要がほとんどない。従って、このCHN110のボード(NASボード)を、前述した従来構成の筐体に設けられているスロットにそのまま装着することによって、従来構成の装置の利用をより簡単に行なうことができる。即ち、本実施の形態における記憶デバイス制御装置100は、既存の製品を利用することで容易に構築することができる。これにより、コンパクトで低コストな、拡張時にユーザへの負担の軽い記憶デバイス制御装置100、及びCHN110のボード(NASボード)を提供できる。そして、記憶デバイス制御装置100は、コンパクトになることによって相対的に高密度実装となる。
【0101】
例えば、従来構成による既存の筐体の有するプラッタが、I/Oプロセッサ119等に給電するための前述した銅箔の層からなる給電ラインを備えているとした場合、当該プラッタに、新たなファイルアクセス処理部111aのための同様の給電ラインを増設することは容易ではない。従って、このような増設をすることなく、既存の筐体を使用できる、本実施の形態における記憶デバイス制御装置100、及びCHN110のボード(NASボード)は、より低コストで、拡張時にユーザへの負担のより軽いものとなる。
【0102】
また、本実施の形態のボード118においては、ファイルアクセス処理部111aへの給電のための電源コネクタ107が、I/Oプロセッサ119等への給電のためのボード接続用コネクタ116に対して反対側に設けられている。これにより、ファイルアクセス処理部111aとI/Oプロセッサ119との近接配置が回避される。ここで、ファイルアクセス処理部111aの有する特にメモリ制御部113a及びCPU112と、I/Oプロセッサ119とは発熱体である。従って、本実施の形態においては、前記2つのコネクタ107、116の配置により、発熱体間の間隙が広くなっている。この間隙に、ファン170によって形成される空気流が生じると、これらの発熱体に対する冷却効率が高まる。従って、記憶デバイス制御装置100の動作が安定する。
【0103】
さらに、本実施の形態においては、ファン170によって下側から上側に空気が流れている。よって、ボード118において、下側の方が上側よりも温度が低い。従って、ボード118の上側にI/Oプロセッサ119等を配置し、ボード118の下側に発熱量がより大きいメモリ制御部113a及びCPU112を配置する。これにより、CHN110のボード(NASボード)全体を効率良く冷却できるため、記憶デバイス制御装置100の動作が安定する。
【0104】
加えて、本実施の形態においては、一対の回路基板118a、118bどうしの間隙にファン170からの送風を受けて、CHN110のボード(NASボード)全体がより効率良く冷却されるため、記憶デバイス制御装置100の動作がより安定する。
【0105】
前述したように、本実施の形態のボード118においては、ファイルアクセス処理部111aへの給電のための電源コネクタ107が、I/Oプロセッサ119等への給電のためのボード接続用コネクタ116に対して反対側に設けられている。ここで、第1、2DC・DCコンバータ105、106と、I/Oプロセッサ119等のために適宜に形成されたDC・DCコンバータとが、電力の損失を抑制するために、電源コネクタ107の近傍と、ボード接続用コネクタ116の近傍とにそれぞれ分けて配置されるとする。このような、コネクタ107、116の分散配置により、DC・DCコンバータ105、106と、前記の適宜に形成されたDC・DCコンバータとの分散配置が実現する。本実施の形態においては、図7における左右方向に関して、DC・DCコンバータ105、106は、ファイルアクセス処理部111aを構成するメモリ制御部113a及びCPU112と、電源コネクタ107との間に位置している。従って、これらのDC・DCコンバータ105、106は、I/Oプロセッサ119等のために適宜に形成されたDC・DCコンバータとは離れた位置にある。ここで、一般に、DC・DCコンバータは高周波を発生させて、通信コネクタ117やボード接続用コネクタ116における電気信号に対してノイズやグラウンドレベルのシフトを生じさせる恐れがあるとされている。従って、本実施の形態におけるDC・DCコンバータ105、106と、前記の適宜に形成されたDC・DCコンバータとの分散配置によって、前記のノイズやシフトの発生源を分散することができる。これにより、記憶デバイス制御装置100の動作が安定する。
【0106】
また、本実施の形態においては、ケーブル108という簡便な手段により、電源104から電源コネクタ107へ12Vの電圧を印加している。これにより、低コストな記憶デバイス制御装置100、及びCHN110のボード(NASボード)を提供できる。
【0107】
===その他の実施の形態===
前述した発明の実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく変更、改良され得るとともに、本発明にはその等価物も含まれる。
【0108】
前記の実施の形態においては、電力は、電源104からケーブル108を介して電源コネクタ107へ供給されるとしたが、これに限定されるものではない。例えば、電源コネクタ107を介さずに、ケーブル108が直接DC・DCコンバータ105、106等に接続されていてもよい。
【0109】
また、前記の実施の形態においては、CHN110のボード(NASボード)におけるファイルアクセス処理部111aとI/Oプロセッサ119とが、互いに平行で重なった状態にある2枚の回路基板118a、118bを一組とするボード118に、互いに分けて形成されているとしたが、これに限定されるものではない。もし、ファイルアクセス処理部111aやI/Oプロセッサ119等がより小型化されれば、これら全てが、例えば1枚の回路基板118aに形成されていてもよい。
【0110】
【発明の効果】
高密度実装、低コストであり、拡張時にユーザへの負担が軽く、安定な動作を確保できる。
【図面の簡単な説明】
【図1】本実施の形態におけるストレージシステムの全体構成を示すブロック図である。
【図2】本実施の形態における管理端末の構成を示すブロック図である。
【図3】本実施の形態における物理ディスク管理テーブルを示す図である。
【図4】本実施の形態におけるLU管理テーブルを示す図である。
【図5】本実施の形態におけるストレージシステムの外観構成を示す図である。
【図6】本実施の形態における記憶デバイス制御装置の外観構成を示す図である。
【図7】本実施の形態におけるCHNを示す図である。
【図8】本実施の形態におけるCHF、CHAを示す図である。
【図9】本実施の形態におけるメモリに記憶されるデータの内容を説明するための図である。
【図10】本実施の形態におけるディスク制御部を示す図である。
【図11】本実施の形態におけるソフトウェア構成図である。
【図12】本実施の形態におけるチャネル制御部においてクラスタが構成されている様子を示す図である。
【図13】本実施の形態におけるメタデータを示す図である。
【図14】本実施の形態におけるロックテーブルを示す図である。
【符号の説明】
100 記憶デバイス制御装置 101 筐体
102 第1段目ボックス 103 第2段目ボックス
104 電源 104a バッテリ
105 第1DC・DCコンバータ 106 第2DC・DCコンバータ
107 電源コネクタ 108 ケーブル
110 チャネル制御部 111 ネットワークインタフェース部
111a ファイルアクセス処理部 112 CPU
113 メモリ 113a メモリ制御部
114 入出力制御部 116 ボード接続用コネクタ
116a プラッタ 116b 給電ライン
117 通信コネクタ 118 ボード
118a、118b 回路基板 119 I/Oプロセッサ
120 共有メモリ 130 キャッシュメモリ
140 ディスク制御部 150 接続部
151 内部LAN 160 管理端末
170 ファン 180 クラスタ
200 情報処理装置 300 記憶デバイス
400 LAN 500 SAN
600 ストレージシステム 721 ファイルロックテーブル
722 LUロックテーブル 730 メタデータ
900 SAN対応バックアップデバイス
910 バックアップデバイス(テープデバイス)

Claims (16)

  1. データを記憶する記憶デバイスに接続されるとともに、ネットワークを介して情報処理装置と接続され、筐体に収納される記憶デバイス制御装置であって、
    前記情報処理装置からのデータ入出力要求に対応するI/O要求を、前記記憶デバイスに対して出力するI/Oプロセッサが形成された、前記筐体に収納される回路基板を有し、
    前記回路基板は、前記筐体の内方側に位置すべき端部に内方側コネクタを有し、
    前記内方側コネクタを通じて、少なくとも前記I/Oプロセッサと電源装置とが接続される、
    記憶デバイス制御装置において、
    前記回路基板には、前記データ入出力要求をファイル単位で受け付けるファイルアクセス処理部が形成され、
    前記回路基板は、前記筐体の外方側に位置すべき端部に前記ファイルアクセス処理部へ電力を供給するための電力用コネクタを備えている、
    ことを特徴とする記憶デバイス制御装置。
  2. 前記筐体は、前記内方側コネクタを介して前記回路基板を支持する支持部を備え、
    前記支持部は、前記電源装置から少なくとも前記I/Oプロセッサに電力を供給するための導電部の一部を備えている、
    ことを特徴とする請求項1に記載の記憶デバイス制御装置。
  3. 前記回路基板は、前記筐体の外方側に位置すべき端部に通信用コネクタを有し、前記通信用コネクタを通じて、前記ファイルアクセス処理部と前記情報処理装置とが接続されることを特徴とする請求項1又は2に記載の記憶デバイス制御装置。
  4. 前記筐体は、収納される前記回路基板に対して空気流を形成するための送風部を備えていることを特徴とする請求項1乃至3のいずれかに記載の記憶デバイス制御装置。
  5. 前記ファイルアクセス処理部は、前記回路基板における前記空気流の上流側に形成されていることを特徴とする請求項4に記載の記憶デバイス制御装置。
  6. 前記ファイルアクセス処理部と前記I/Oプロセッサとは、互いに平行で重なった状態にある複数枚の回路基板を一組とする回路基板部に、互いに分けて形成されていることを特徴とする請求項4又は5に記載の記憶デバイス制御装置。
  7. 前記回路基板において、前記ファイルアクセス処理部と前記電力用コネクタとの間に、前記電源装置から入力される電圧を降下させて前記ファイルアクセス処理部に供給する電圧変換部が形成されていることを特徴とする請求項1乃至6のいずれかに記載の記憶デバイス制御装置。
  8. 前記電源装置から電力用ケーブルを介して、電力が前記電力用コネクタへ供給されることを特徴とする請求項1乃至7のいずれかに記載の記憶デバイス制御装置。
  9. データを記憶する記憶デバイスに接続されるとともに、ネットワークを介して情報処理装置と接続され、筐体に収納される記憶デバイス制御装置に用いられる回路基板であって、
    前記情報処理装置からのデータ入出力要求に対応するI/O要求を、前記記憶デバイスに対して出力するI/Oプロセッサが形成され、
    前記筐体に収納されるとともに、
    前記筐体の内方側に位置すべき端部に内方側コネクタを有し、
    前記内方側コネクタを通じて、少なくとも前記I/Oプロセッサと電源装置とが接続される、
    回路基板において、
    前記データ入出力要求をファイル単位で受け付けるファイルアクセス処理部が形成され、
    前記筐体の外方側に位置すべき端部に前記ファイルアクセス処理部へ電力を供給するための電力用コネクタを備えている、
    ことを特徴とする記憶デバイス制御装置用回路基板。
  10. 前記筐体は、前記内方側コネクタを介して前記回路基板を支持する支持部を備え、
    前記支持部は、前記電源装置から少なくとも前記I/Oプロセッサに電力を供給するための導電部の一部を備えている、
    ことを特徴とする請求項9に記載の記憶デバイス制御装置用回路基板。
  11. 前記筐体の外方側に位置すべき端部に通信用コネクタを有し、前記通信用コネクタを通じて、前記ファイルアクセス処理部と前記情報処理装置とが接続されることを特徴とする請求項9又は10に記載の記憶デバイス制御装置用回路基板。
  12. 前記筐体は、収納される前記回路基板に対して空気流を形成するための送風部を備えていることを特徴とする請求項9乃至11のいずれかに記載の記憶デバイス制御装置用回路基板。
  13. 前記ファイルアクセス処理部は、前記空気流の上流側に形成されていることを特徴とする請求項12に記載の記憶デバイス制御装置用回路基板。
  14. 互いに平行で重なった状態にある複数枚を一組としてなる回路基板部に対して、前記ファイルアクセス処理部と前記I/Oプロセッサとは、互いに分けて形成されていることを特徴とする請求項12又は13に記載の記憶デバイス制御装置用回路基板。
  15. 前記ファイルアクセス処理部と前記電力用コネクタとの間に、前記電源装置から出力される電圧を降下させて前記ファイルアクセス処理部に印加する電圧変換部が形成されていることを特徴とする請求項9乃至14のいずれかに記載の記憶デバイス制御装置用回路基板。
  16. 前記電源装置から電力用ケーブルを介して、電力が前記電力用コネクタへ供給されることを特徴とする請求項9乃至15のいずれかに記載の記憶デバイス制御装置用回路基板。
JP2003011591A 2003-01-20 2003-01-20 記憶デバイス制御装置 Expired - Fee Related JP4372427B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003011591A JP4372427B2 (ja) 2003-01-20 2003-01-20 記憶デバイス制御装置
EP03023657A EP1439454B1 (en) 2003-01-20 2003-10-17 Data storage device controlling apparatus
DE60333434T DE60333434D1 (de) 2003-01-20 2003-10-17 Steuerungsgerät für Datenspeichereinrichtung
US10/693,180 US7136962B2 (en) 2003-01-20 2003-10-24 Storage device controlling apparatus and a circuit board for the same
US11/580,250 US7380057B2 (en) 2003-01-20 2006-10-11 Storage device controlling apparatus and a circuit board for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003011591A JP4372427B2 (ja) 2003-01-20 2003-01-20 記憶デバイス制御装置

Publications (3)

Publication Number Publication Date
JP2004227096A true JP2004227096A (ja) 2004-08-12
JP2004227096A5 JP2004227096A5 (ja) 2006-03-02
JP4372427B2 JP4372427B2 (ja) 2009-11-25

Family

ID=32588603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003011591A Expired - Fee Related JP4372427B2 (ja) 2003-01-20 2003-01-20 記憶デバイス制御装置

Country Status (4)

Country Link
US (2) US7136962B2 (ja)
EP (1) EP1439454B1 (ja)
JP (1) JP4372427B2 (ja)
DE (1) DE60333434D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006146839A (ja) * 2004-11-25 2006-06-08 Hitachi Ltd 装置を管理するシステム及び方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4230189B2 (ja) * 2002-10-03 2009-02-25 株式会社日立製作所 ディスクアレイ装置、及びその電源供給方法
JP4255699B2 (ja) * 2003-01-20 2009-04-15 株式会社日立製作所 記憶デバイス制御装置の制御方法、及び記憶デバイス制御装置
JP2005115771A (ja) * 2003-10-09 2005-04-28 Hitachi Ltd ディスクアレイ装置
JP4497918B2 (ja) * 2003-12-25 2010-07-07 株式会社日立製作所 ストレージシステム
JP4401788B2 (ja) * 2004-01-06 2010-01-20 株式会社日立製作所 ストレージ制御装置
JP4494031B2 (ja) 2004-02-06 2010-06-30 株式会社日立製作所 ストレージ制御装置、及びストレージ制御装置の制御方法
JP2005316762A (ja) * 2004-04-28 2005-11-10 Toshiba Corp ディスク記憶装置及びraid構築方法
US7716315B2 (en) * 2004-09-24 2010-05-11 Emc Corporation Enclosure configurable to perform in-band or out-of-band enclosure management
US7719843B2 (en) * 2007-07-17 2010-05-18 Lsi Corporation Multiple drive plug-in cable
US8024520B2 (en) * 2007-09-21 2011-09-20 Hewlett-Packard Development Company, L.P. Maintaining data stored in a memory module when transferring the memory module from a first controller to a second controller

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB640310A (en) 1948-01-13 1950-07-19 Isler & Company Ltd C Improvements in lining tubes for artesian wells
US3712373A (en) 1970-10-02 1973-01-23 Pan American Petroleum Corp Multi-layer well screen
FR2200944A5 (ja) 1972-09-27 1974-04-19 Gantois
AU614020B2 (en) 1988-06-07 1991-08-15 Leigh, John Walton Apertured pipe segment
JPH1063436A (ja) 1996-08-27 1998-03-06 Fujitsu Ltd データ格納方法及び装置
US5938925A (en) 1997-01-23 1999-08-17 Halliburton Energy Services, Inc. Progressive gap sand control screen and process for manufacturing the same
US6325636B1 (en) * 2000-07-20 2001-12-04 Rlx Technologies, Inc. Passive midplane for coupling web server processing cards with a network interface(s)
US6510050B1 (en) 2000-11-21 2003-01-21 Sun Microsystems, Inc. High density packaging for multi-disk systems
US6779063B2 (en) 2001-04-09 2004-08-17 Hitachi, Ltd. Direct access storage system having plural interfaces which permit receipt of block and file I/O requests
JP4632574B2 (ja) 2001-05-25 2011-02-16 株式会社日立製作所 記憶装置およびファイルデータのバックアップ方法およびファイルデータのコピー方法
JP3964212B2 (ja) * 2002-01-16 2007-08-22 株式会社日立製作所 記憶装置システム
JP2003316713A (ja) 2002-04-26 2003-11-07 Hitachi Ltd 記憶装置システム
US6856508B2 (en) * 2002-09-23 2005-02-15 Josef Rabinovitz Modular data storage device assembly

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006146839A (ja) * 2004-11-25 2006-06-08 Hitachi Ltd 装置を管理するシステム及び方法

Also Published As

Publication number Publication date
DE60333434D1 (de) 2010-09-02
JP4372427B2 (ja) 2009-11-25
EP1439454B1 (en) 2010-07-21
US7136962B2 (en) 2006-11-14
US20040143688A1 (en) 2004-07-22
EP1439454A3 (en) 2008-02-20
EP1439454A2 (en) 2004-07-21
US20070079016A1 (en) 2007-04-05
US7380057B2 (en) 2008-05-27

Similar Documents

Publication Publication Date Title
JP4330889B2 (ja) 記憶デバイス制御装置にソフトウエアをインストールする方法、記憶デバイス制御装置の制御方法、及び記憶デバイス制御装置
US20070180305A1 (en) Methods for Controlling Storage Devices Controlling Apparatuses
JP4400913B2 (ja) ディスクアレイ装置
US7788457B2 (en) Method of controlling storage device controlling apparatus, and storage device controlling apparatus
US6990553B2 (en) Method of controlling storage device controlling apparatus, and storage device controlling apparatus
US7380057B2 (en) Storage device controlling apparatus and a circuit board for the same
US7353434B2 (en) Method for controlling storage system
JP4274523B2 (ja) 記憶装置システム、及び記憶装置システムの起動方法
JP4342804B2 (ja) ストレージシステムの制御方法、ストレージシステム、及びプログラム
JP2005071196A (ja) ディスクアレイ装置、及びその障害情報の制御方法
JP2007086972A (ja) ストレージシステム、二重化制御方法、及びプログラム
US20050198433A1 (en) Storage device controlling apparatus and method of controlling the same
JP2005339215A (ja) ディスクアレイ装置およびその制御方法
JP2005222404A (ja) 仮想記憶ユニットを備えた記憶制御サブシステム
JP2010257477A (ja) 記憶制御システム及び同システムの制御方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060112

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090901

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090902

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees