JP2004225100A5 - - Google Patents

Download PDF

Info

Publication number
JP2004225100A5
JP2004225100A5 JP2003013935A JP2003013935A JP2004225100A5 JP 2004225100 A5 JP2004225100 A5 JP 2004225100A5 JP 2003013935 A JP2003013935 A JP 2003013935A JP 2003013935 A JP2003013935 A JP 2003013935A JP 2004225100 A5 JP2004225100 A5 JP 2004225100A5
Authority
JP
Japan
Prior art keywords
arc
current
output
voltage
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003013935A
Other languages
English (en)
Other versions
JP4251611B2 (ja
JP2004225100A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2003013935A priority Critical patent/JP4251611B2/ja
Priority claimed from JP2003013935A external-priority patent/JP4251611B2/ja
Publication of JP2004225100A publication Critical patent/JP2004225100A/ja
Publication of JP2004225100A5 publication Critical patent/JP2004225100A5/ja
Application granted granted Critical
Publication of JP4251611B2 publication Critical patent/JP4251611B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

この電源は、コンピュータやシーケンサなどの上位の制御装置MCUからの起動信号(RUN)に応じて、電力の出力の有無が制御される。また、制御装置MCUからの電力設定信号(Pset)に応じてフィードバック制御を行い、適切な電流を出力する。
一方、スパッタ中にアーク放電が発生すると、チャンバの負荷インピーダンスが低下する。すると、遮断回路ASが、出力電圧の低下あるいは電流の増加としてこれを検出し、スイッチング部Qを閉じることにより電源部DCPFからの出力を短絡して、チャンバへの出力を遮断する。遮断回路ASは、所定の時間だけスイッチング部Qを閉じた後に、再びスイッチング部Qを開いて、チャンバへの電力の出力を再開させる。 そして、ここでアーク放電が消弧している場合には、そのままスパッタを再開する。一方、ここでアーク放電が消弧していない場合には、遮断回路ASは再びスイッチング部Qを閉じて遮断動作を繰り返す。このようにして、アーク放電がなくなるまで、スイッチング部Qの開閉が繰り返される。
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、アーク放電を迅速且つ確実に停止し、電力再投入時の過大電力の印加も防ぎ、地落事故に対して迅速に対処できる電源、スパッタ用電源及びスパッタ装置を提供することにある。
この電源は、直流電源DC1とトランジスタQ1〜Q4とを共有した2つのインバータ出力を有する。すなわち、第1のインバータINV1は、直流電源DC1、トランジスタQ1〜Q4、トランスT1及び整流器DB1を有し、第2のインバータINV2は、直流電源DC1、トランジスタQ1〜Q4、トランスT1及び整流器DB2を有する。これらインバータの出力電流は、インダクタL1及びL2によりそれぞれ平滑化されてチャンバ101及びターゲット104に供給される。
また、ワンショット・タイマTMR1は、arc信号を管理する。すなわち、ワンショット・タイマTMR1は、所定の「消弧期間」の間、arc信号をオンにするための制御信号を出力する。一方、ワンショット・タイマTMR2は、ack信号を管理する。すなわち、ワンショット・タイマTMR2は、「消弧期間」が経過した後に、所定の「復旧期間」の間、ack信号をオフにするための制御信号を出力する。
arc信号とack信号がいずれもオンの時に、フォトカプラ(PC11〜PC32)がオンとなり、アーク遮断動作が実施される。
まず、スパッタを実施する時には、インバータINV1、INV2を起動し、スイッチング素子Q5、Q6を閉じ、インダクタ電流を短絡する絶縁ゲート型バイポーラ・トランジスタIGBT1、IGBT2を開いた状態として、直流電圧をチャンバ101及びターゲット104に出力する。
一方、チャンバ内にアーク放電が発生すると、チャンバのインピーダンスが低下し、出力電圧が低下する。アークセンサ(Asen1)は、このような電圧の低下によってアーク放電を検出すると、ワンショット・タイマTMR1を起動する。ワンショット・タイマTMR1は、所定の「消弧期間」の間、オン信号を出力し、これに基づいてフォトカプラ(PC11〜PC32)、アンド・ゲートを介して、スイッチング素子Q5、Q6を開き、絶縁ゲート型バイポーラ・トランジスタIGBT1、IGBT2を閉じる。
すると、逆電圧源DC2から絶縁ゲート型バイポーラ・トランジスタIGBT2、IGBT1、逆方向アーク防止用ダイオードDA1、DA2、チャンバ、逆電圧源DC2の経路で逆電圧がチャンバに印加され、アーク電流が急速遮断される。またこの時、インダクタL1、L2を流れていた電流は、それぞれダイオードD1と絶縁ゲート型バイポーラ・トランジスタIGBT1、ダイオードD2と絶縁ゲート型バイポーラ・トランジスタIGBT2の閉回路により保存される。
逆電圧を出力する「消弧期間」は、ワンショット・タイマTMR1の動作時間により管理される。「消弧期間」の終了と同時に、ワンショット・タイマTMR2が起動する。ワンショット・タイマTMR2は、「復旧期間」の間、ack信号をオフにするための制御信号を出力する。つまり、「復旧期間」の間は、アークの検出の有無に係らずフォトカプラ(PC12、PC22、PC32)はオフとされる。すると、絶縁ゲート型バイポーラ・トランジスタIGBT1、IGBT2が開かれ、スイッチング素子Q5、Q6が閉じられて、順方向電流(スパッタするための電流方向)が出力される。
ワンショット・タイマTMR2が停止すると「復旧期間」は終了し、ワンショット・タイマTMR1の動作前の状態に戻って、再度アーク放電を検知したら上述のアーク遮断動作を繰り返す。一方、アーク放電を検知しなければ、そのままスパッタ電流の出力を継続する。
以上説明した比較例の電源において、アーク放電による被害を小さくするには、アーク放電の発生から出力電流の遮断までの時間(アーク応答時間)を短くしなければならない。ところが、図2に表した比較例の電源の場合、複数の絶縁ゲート型バイポーラ・トランジスタIGBT(IGBT1、IGBT2)に対して同期と絶縁とを確保するため、アーク放電を検出した信号がフォトカプラPC11〜PC32を介して伝達される。しかし、このような回路構成においては、フォトカプラの信号伝達時間(約1マイクロ秒)だけアーク応答時間が長くなり、アーク放電の被害が大きくなる場合がある。
すなわち、図1と図2とを比較すれば分かるように、新たにアークセンサ(Asen10、Asen20、Asen30)を設け、フォトカプラを介さずにスイッチング素子やIGBTを制御するようにしている。以下、フォトカプラを介して信号伝達を行うアークセンサを「統括アークセンサ」と称し、フォトカプラを介さず信号伝達を行うアークセンサを「個別アークセンサ」と称することとする。
個別アークセンサ(Asen10、Asen20、Asen30)は、同一電源で動作するスイッチング素子及び絶縁ゲート型バイポーラ・トランジスタIGBT毎に設けられている。そして、これらセンサからの出力に基づいて動作する制御回路は、個別アークセンサ(Asen10、Asen20、Asen30)から検出出力と、フォトカプラ(PC11、PC21、PC31)からの出力との論理和に基づいて動作する。
ただし、両者の間では、信号伝達の応答時間が異なる。つまり、個別アークセンサ(Asen10、Asen20、Asen30)は、フォトカプラを介さずに信号伝達するので、応答時間が短いが、統括アークセンサ(Asen1)は、フォトカプラ(PC11、PC21、PC31)を介して信号伝達を行うので、応答時間が長い。 一方、統括アークセンサ(Asen1)は、「アーク放電」と判定すると、ワンショット・タイマTMR1を動作させて「消弧期間」の間は遮断信号(arc)を出力し、その後、ワンショット・タイマTMR2を動作させて「復旧期間」の間、ack信号を停止する。
図1の電源においては、フォトカプラ(PC11〜PC32)からの出力と、個別アークセンサ(Asen10、Asen20、Asen30)からの検出出力とをそれぞれ論理回路において論理演算することにより、以下のようにアーク遮断の動作を実行する。
(1)統括アークセンサ(Asen1)がアーク放電を検出しフォトカプラ(PC11、PC21、PC31)からアーク遮断のための制御信号が出力された時は、アーク遮断動作を行う。
(2)フォトカプラ(PC11、PC21、PC31)からアーク遮断のための制御信号が出力される前であっても、個別アークセンサ(Asen10、Asen20、Asen30)がアーク放電を検知して検出信号が出力された時には、アーク遮断動作を行う。
(3)統括アークセンサ(Asen1)により起動されるワンショット・タイマTMR2が管理する「復旧期間」の間は、統括アークセンサ(Asen1)及び個別アークセンサ(Asen10、Asen20、Asen30)がアーク放電を検知してもアーク遮断動作をしない。
まず、電源が起動する時には、電源からの出力電圧が無いと各アークセンサは「アーク放電」と判定するが、出力電流も無いので制御信号(current)が得られず、ack信号も出力されない。このため、フォトカプラ(PC11〜PC32)はオフのままである。その結果として、スイッチング素子Q5、Q6はオン(ON)し、絶縁ゲート型バイポーラ・トランジスタIGBT1、IGBT2はオフ(OFF)するのでインバータが起動すれば電源は直流電圧を出力する。
次に、プラズマの点火およびスパッタの開始までは、以下の如くである。すなわち、トランジスタQ1〜Q4のスイッチングによりインバータINV1、INV2が起動すると、トランスT1とダイオードブリッジDB1、DB2を介して直流電圧を出力し、徐々にチャンバ101へ供給される電圧が上昇する。
所定の条件が成立するとチャンバ内で放電が始まり、電流が流れてプラズマが形成されてスパッタが開始される。同時に電流が流れ始め、所定の電流しきい値を超えると制御信号(current)が得られ、ack信号が出力されて、フォトカプラ(PC12、PC22、PC32)がオンされるが、すでにarc信号が無いので、フォトカプラ(PC11、PC21、PC31)がオフのままであり、順方向(スパッタを実施する電圧方向)の直流電圧・電流の出力を継続する。
そして、スパッタ中にアーク放電が発生した時には、以下の動作が実行される。すなわち、正常なスパッタ中の放電電圧は、マイナス400ボルト以上(例えば、マイナス750ボルト程度)であるが、アーク放電が始まると短時間に負荷電圧(すなわち出力電圧)が上昇(絶対値が低下)する。出力電圧がマイナス180ボルトよりも上昇する(ゼロボルトに近づく)と、まず統括アークセンサ(Asen1)が応答して、アーク検出信号を出力し、ワンショット・タイマTMR1を起動して「消弧期間」の間、arc信号を出力する。しかし、フォトカプラPC11、PC21、PC31の信号伝達には、例えば1マイクロ秒程度の遅延が生ずる。
この間に出力電圧がマイナス150ボルトにまで到達すると、個別アークセンサ(Asen10、Asen20、Asen30)が応答し、アーク検出信号をオア・ゲートに出力する。オア・ゲートの出力はアンド・ゲートを介して、スイッチング素子Q5、Q6を開き、絶縁ゲート型バイポーラ・トランジスタIGBT1、IGBT2を閉じることにより、逆電圧を出力する。個別アークセンサからの出力経路には、フォトカプラが介在しないので、その信号伝達は迅速であり、極めて短時間にアーク遮断動作が開始される。従って、フォトカプラを介したアーク遮断動作よりも先に、アーク遮断動作を開始することができる。
一方、ワンショット・タイマTMR1により管理される「消弧期間」が終了すると、ワンショット・タイマTMR2により「復旧期間」の間、ack信号がオフになるので、個別アークセンサ(Asen10、Asen20、Asen30)の検出信号に係らず、順方向の電流出力が再開される。
すなわち、複数のアークセンサを設けた場合、現実には、それぞれのアークセンサの個体差に応じて、検出しきい値に「ばらつき」が生ずることが多い。これに対して、本実施形態によれば、「消弧期間」と「復旧期間」を管理するワンショット・タイマを共通化することにより、動作タイミングを統一することができる。
すなわち、正常なスパッタ時には、例えば、マイナス750ボルト程度の電圧が出力されている。これに対して、アーク放電が発生すると、電圧は例えばマイナス80ボルト程度にまで急激に上昇(絶対値が低下)する。そして、まず統括アークセンサ(Asen1)の検出しきい値(例えば、マイナス180ボルト)を超え、さらに個別アークセンサ(Asen10、Asen20、Asen30)の検出しきい値(例えば、マイナス150ボルト)を超える。ただし、図3に表したようなアーク放電の場合、電圧の上昇は急激であるため、これらアークセンサによる検知タイミングは、非常に接近している。
統括アークセンサ(Asen1)が電圧の低下を検出すると、ワンショット・タイマTMR1を起動させることにより、「消弧期間」の計測が開始される。同時に、フォトカプラ(PC11〜PC32)を介した遮断動作(逆方向電圧の出力)が開始されるが、この時に、フォトカプラの動作には遅延が生ずる。
これに対して、個別アークセンサ(Asen10、Asen20、Asen30)は、アーク放電を検出するとフォトカプラを介さずに遮断動作を開始する。その結果として、統括アークセンサよりも先に、チャンバに対して迅速に逆方向電圧を印加し、アーク放電を迅速に遮断できる。
一方、「消弧期間」と「復旧期間」の管理は、統括アークセンサに接続されたワンショット・タイマTMR1、TMR2により行われるため、これら複数のアークセンサを設けても動作タイミングに「ずれ」が生ずることはない。
例えば、SiOなどをスパッタする場合、図5に例示したように、電圧が徐々に上昇することがある。この上昇の時間は、例えば、20ミリ秒程度と比較的長い場合がある。このような「異常放電」が生じた場合には、まず、統括アークセンサ(Asen1)が電圧の異常を検出し、「消弧期間」の計測を開始させると同時にフォトカプラ(PC11〜PC32)を介した遮断動作を開始する。
また、図5に例示したような「異常放電」は、SiOなどを、例えば2〜3kW程度の比較的低い投入電力でスパッタする場合に生ずることが多い。従って、このような場合には、フォトカプラの遅延を含んだ遮断動作を用いても放電の被害が比較的少なくて済む。
以上説明したように、本実施形態によれば、フォトカプラを介さない遮断動作を行う個別アークセンサを付加し、さらに、「消弧期間」と「復旧期間」の管理は共通のワンショット・タイマで行うことにより、迅速且つ統一のとれた遮断動作を行う電源を提供することができる。
この電源も、第1実施形態に関して前述したものと同様に、2つのインバータINV1、INV2からの順方向直流出力をチャンバに出力してスパッタを行うものである。
また、出力電力は帰還制御される。すなわち、出力電圧センサ(Vsen)と出力電流センサ(Csen1)とによりそれぞれ出力電圧と出力電流を計測し、これらを積算回路MTLにおいて積算することにより実際の出力電力を得る。そして、この出力電力値と、これとは別に上位の制御装置(図示せず)から入力した設定値(Pset)と、を電力比較回路(Perr)において比較することにより、指令電流値を計算する。そして、この指令電流値と、電流センサ(Csen1)からの計測値とを電流比較回路(Cerr)において比較し、PWM回路(PWM)に入力することによりインバータのPWM(pulsewidth modulation)制御を行う。
さて、スパッタ中にアーク放電が発生するとチャンバ101の電圧が低下する。アークセンサ(Asen)は、この出力電圧の低下によってアーク放電を検出すると、まず、所定の「消弧期間」の間、以下に説明する動作を実行する。
また、アークセンサは、アーク放電を検出すると、図示しない制御回路によって絶縁ゲート型バイポーラ・トランジスタIGBT1、IGBT2を閉じ、スイッチング素子Q5、Q6を開いて逆電圧源DC2から絶縁ゲート型バイポーラ・トランジスタIGBT1、IGBT2、チャンバ、逆電圧源DC2の経路で逆方向電圧を出力してチャンバ電流を急速遮断する。
また同時に、ダイオードD1と絶縁ゲート型バイポーラ・トランジスタIGBT1、ダイオードD2と絶縁ゲート型バイポーラ・トランジスタIGBT2の閉回路を形成することにより、インダクタL1、L2の電流を保存する。
以上の動作を「消弧期間」の間、実行した後に、所定の「復旧期間」の間は、アーク検出の有無に係らず絶縁ゲート型バイポーラ・トランジスタIGBT1、IGBT2を開いて順方向電流を出力する。「復旧期間」の後にアーク放電を検出したら、上述した「消弧期間」の動作を繰り返し、アーク放電を検知しなければそのままスパッタ電流を出力する。
しかし、重大なアーク放電が発生すると、「消弧期間」と「復旧期間」を繰り返しても、放電を完全に消弧するまでに長い時間を要する場合がある。図8に表した回路構成の場合、この間の電流センサ(Csen1)は、「復旧期間」の間しかインダクタの電流を監視できない。また、絶縁ゲート型バイポーラ・トランジスタIGBT1、IGBT2やスイッチング素子Q5、Q6のスイッチング時の過渡応答による電流誤差を含めると、電流センサにおける測定値は、実際のインダクタ電流よりも小さくなる傾向がある。このため、コンデンサCHにホールドされた指令電流値に固定して定電流制御しても、「復旧期間」に流す順方向電流は大きくなる。その結果として、順方向の過電力を投入することにより、「復旧期間」においてアーク放電を再発させることがある。
出力電流センサ(Csen1)は、電源を定電力運転し、実際の出力電流をモニタする役割を有する。すなわち、電源は、この出力電流センサ(Csen1) の計測データを元に、出力の定電力制御と実際の電流モニタを行う。
一方、インダクタ電流センサ(Csen2)は、アーク遮断動作を行う「消弧期間」においても、インダクタ電流を計測する役割を有する。すなわち、電源は、インダクタ電流センサ(Csen2)の計測データに基づいて「消弧期間」を含む動作時の定電流制御を行う。
なお、図7においては、インダクタ電流センサ(Csen2)をインダクタL1の近傍に設けた具体例を表したが、このインダクタ電流センサ(Csen2)はインダクタL2の近傍に設けてもよい。
このようにして得られた指令電流値に対して、電流比較回路(Cerr)は、インダクタ電流センサ(Csen2)による電流測定値からの誤差を求め、PWM回路(PWM)がインバータのパルス幅を決定する。
これに対して、出力電流センサ(Csen1)は、「消弧期間」の間も、絶縁ゲート型バイポーラ・トランジスタIGBT1、ダイオードD1、インダクタL1を含む閉回路に保存されているインダクタ電流の測定を行い、電流比較回路(Cerr)に測定値を入力し、ホールドされた指令電流値との誤差に基づく定電流制御が実行される。インダクタ電流は、「消弧期間」にも保存されるが、何らかの原因でインダクタ電流が変動したら、指令電流値を目標に定電流制御される。従って、「消弧期間」が終了して「復旧期間」が開始された時も、チャンバに対して、過大な電力が投入されるという問題を解消できる。
アーク放電が消弧すると、「復旧期間」にチャンバ電圧が回復するので、アークセンサ(Asen)によって出力電圧の上昇を確認したら、サンプル・ホールド・スイッチ(S&Hold)を閉じて、電力比較回路(Perr)からの指令電流値を電流比較回路(Cerr)に入力する。電流比較回路(Cerr)は、新たな指令電流値に応じてインダクタL1、L2の電流を制御し、チャンバ101へ出力する。
この電源の場合、「消弧期間」においては、絶縁ゲート型バイポーラ・トランジスタIGBT1、IGBT2を閉じることにより、逆電圧源DC2からチャンバに対して逆方向電圧を印加すると同時に、インダクタL1を流れている電流は、インダクタL1、整流器DB1、絶縁ゲート型バイポーラ・トランジスタIGBT1を含む回路において保存され、インダクタL2を流れている電流も、インダクタL2、整流器DB2、絶縁ゲート型バイポーラ・トランジスタIGBT2を含む回路において保存される。
さて、この電源の場合、通常の順方向出力時には、出力電圧センサ(Vsen)と出力端子正極の出力電流センサ(Csen1)の観測値の積を積算回路(MTL)に演算することにより出力電力を得る。そして、この出力電力と、上位の制御装置(図示せず)からの電力指令値(Pset)を電力比較回路(Perr)で比較することにより、指令電流値(Cset)を求め、これに対してインダクタ電流センサ(Csen2)の観測値が一致するようにPWM回路(PWM)を介してインバータをPWM制御する。
すなわち、本実施形態においては、まず、図10に表したように、出力電流センサ(Csen1)を負極側の出力端子とアーク遮断用の絶縁ゲート型バイポーラ・トランジスタIGBTとの間であって、さらにはこの出力端子と逆方向アーク防止用ダイオードDA1の間に設ける。
これは、地絡事故が起き易い高電圧箇所は、電源の負極の出力(N端子)側であり、さらには電流平滑前の整流器の出力部分だからである。地絡事故の発生時は、多くの場合、ここから短絡電流が流入するので、短絡電流が出力電流センサ(Csen1)を流れないようにするため、この整流器(DB2)よりも負荷側(N端子側)に出力電流センサ(Csen1)を設ける。
一方、インダクタ電流センサ(Csen2)には、短絡電流が流れるようにするため、この整流器(DB2)より接地側(P端子側)に設置する。つまり、インダクタ電流センサ(Csen2)は、正極側の出力端子(P端子)とそれに一番近いインダクタL1との間に設ける。さらには、「消弧期間」においてもインダクタ電流を計測できるように、アーク遮断用の絶縁ゲート型バイポーラ・トランジスタIGBTが閉じた時に形成される閉回路の中にインダクタ電流センサ(Csen2)を設ける。
ただし、アーク放電が発生して消弧動作をすると、出力電流は遮断されるがインダクタ電流は保存され、これら電流値が異なる。そこで、コンパレータCMP1、CMP2を用いた上記判定において、消弧動作の状態を除外するため、「消弧期間」中およびその後の所定の時間は、これら電流センサの比較を無効にする必要がある。このため、アークセンサ(Asen)からの出力信号をマルチトリガのタイマ回路(TMR)に入力し、タイマの出力中である「消弧期間」およびその後の所定時間は、コンパレータCMP1、CMP2による確認結果をマスクする。
一方、マスクされない状態において、コンパレータCMP1、CMP2による上記の確認が得られない場合は、「地絡事故」と判断し、必要に応じてタイマ回路(TMR)を介して、電源の運転信号(RUN)を遮断することにより、電源を停止する。
まず、スパッタ時には、2つのインバータINV1、INV2の出力をそれぞれダイオードブリッジで整流し、かつそれぞれをインダクタL1、L2で平滑して出力端子P、Nを経て負荷へ供給し、負荷の正極は接地する。
そして、「短絡事故」が発生すると、事故点(GS)から流入した電流は整流器DB2、インダクタL1、電流センサ(Csen2)、整流器DB1、P端子、を経て負荷においてアースに戻る。よって、出力電流センサ(Csen1)は負荷を流れる電流2アンペアを計測するが、インダクタ電流センサ(Csen2)は負荷電流2アンペアと、インバータの1次側で過電流にならない限界の短絡電流(例えば、約20アンペア)を合わせた22アンペアを計測する。なお、インバータの1次側の限界を超えた場合は、「過電流」として電源が停止するようにすることができる。
この場合、出力電流センサ(Csen1)の計測値は、インダクタ電流センサ(Csen2)の90%である19.8アンペアよりも小さいので「異常」と判定され、PWM回路(PWM)の運転信号(RUN)を遮断して電源が停止し、運転モニタ(図示せず)を切るなどの処理を実行する。
その後、所定の時間の経過の後に、電源を復帰させてもよい。すなわち、タイマ回路(TMR)により管理される停止時間が終了すると、電源の運転を再開するようにすることができる。この時点で、「地絡事故」が解除されていれば点火動作からスパッタを再開するが、「地絡事故」が継続していれば、上述した動作により、再度電源を停止する。
一方、スパッタ中にアーク放電が発生し、チャンバの電圧低下を出力電圧の低下として検知した電源は、絶縁ゲート型バイポーラ・トランジスタIGBT1、IGBT2を閉じ、スイッチング素子Q5、Q6を開いて逆電圧源DC2から逆電圧を出力し、規定した「消弧期間」の間、出力電流を遮断する。
そして、このようにして得られた出力すべき電流値に対して、出力電流センサ(Csen1)が測定した電流の誤差を電流比較回路(Cerr1)において演算する。電流比較回路(Cerr1)の出力は、積分動作を停止するスイッチSWに接続する。このスイッチSWが閉じている状態では積分動作はされず、開いている状態において積分動作が実行される。従って、このスイッチSWを出力電流センサ(Csen1)とコンパレータ(Cmp)により制御することにより、出力電流が所定値以上の時だけ積分動作するように制御することができる。
一方、本実施形態においては、出力電圧の帰還制御回路を設けることにより、電圧降下時にインバータの出力を絞ることができる。すなわち、図13に表したように、インダクタL1の電圧を測定するインダクタ電圧センサ(Vsen2)を設ける。また、インダクタの指令電流値(Cset)と、インダクタ電流センサ(Csen2)の出力とを電流比較回路(Cerr2)において比較することにより、インダクタL1に印加される電圧を計算する。そして、この計算値と、インダクタ電圧センサ(Vsen2)の出力と、を電圧比較回路(Verr)において比較して、その出力によりPWM回路(PWM)を介してインバータのPWM制御を実行する。このようにすれば、出力電圧の帰還制御が可能となり、インダクタの電圧が降下した時にインバータの出力を絞ることができる。
まず、起動の際には、運転する指令電力値(Pset)を入力するが、出力電圧がゼロであり、正常放電の最低電圧値、すなわち制限値のマイナス150ボルトで電流を計算する。例えば、出力電力が300ワットの設定の場合には、2アンペアが指令電流値(Cset)のスタート値となる。インダクタ電流、インダクタ電圧ともにゼロだが、運転信号(RUN)が入るまでは、トランジスタQ1〜Q4は動作しない。
チャンバ101内でグロー放電が始まると、出力電流(=インダクタ電流)が流れ始め、出力電圧が上昇する。出力電圧がマイナス400ボルトの場合、出力すべき電流は0.75アンペアとなり、出力電流がその1/2の0.375アンペアに達すると、スイッチSWが開かれて電流誤差の積分を開始する。
指令電流値よりインダクタ電流が小さければ、インダクタ電圧が正になるようにPWM回路(PWM)が動作し、逆に大きければインダクタ電圧が負になるようにPWM回路(PWM)がインバータを制御する。
すなわち、チャンバ101内でアーク放電が始まると出力電圧が降下する。すると、電源はアークセンサ(図示せず)によってこれを検知し、絶縁ゲート型バイポーラ・トランジスタIGBT1、IGBT2をONして逆電圧を出力する。同時に、インダクタ電圧が正になりPWM回路(PWM)への入力が急減するので、インバータは一瞬停止して、電流の上昇を防止する。その後、アーク遮断を終えてスパッタを再開すると、出力すべき電流とインダクタ電流を比較して、インダクタに必要な電圧をインバータが出力する。
例えば、図1乃至図14においては、2つのインバータINV1、INV2を設けた電源を例示したが、本発明はこれに限定されない。すなわち、本発明は、3つあるいはそれ以上のインバータを設けた、いわゆる「多段インバータ構成」の電源についても同様に適用して同様の作用効果を得ることができる。
【符号の説明】
100 基板
101 チャンバ
104 ターゲット
106 ポンプ
107 ガス供給源
108 グロー放電
110 電源
120A、120B 接続ケーブル
150 アーク放電
200 マグネトロン
310 アイソレータ
320 センサ
340 マイクロ波整合器
500 負荷
CH ホールド用コンデンサ
Cmp コンパレータ
CMP1、CMP2 コンパレータ
DA1 逆方向アーク防止用ダイオード
DB1、DB2 整流器
DC1 直流電源
DC2 逆電圧源
DCPF 電源部
INV1、INV2 インバータ
L1,L2 インダクタ
PC11〜PC32 フォトカプラ
Q1〜Q4 トランジスタ
Q5、Q6 スイッチング素子
SW スイッチ
T1 トランス
TMR1,TMR2 ワンショット・タイマ
JP2003013935A 2003-01-22 2003-01-22 電源、スパッタ用電源及びスパッタ装置 Expired - Fee Related JP4251611B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003013935A JP4251611B2 (ja) 2003-01-22 2003-01-22 電源、スパッタ用電源及びスパッタ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003013935A JP4251611B2 (ja) 2003-01-22 2003-01-22 電源、スパッタ用電源及びスパッタ装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2008292841A Division JP4492975B2 (ja) 2008-11-14 2008-11-14 電源、スパッタ用電源及びスパッタ装置
JP2008292840A Division JP4492974B2 (ja) 2008-11-14 2008-11-14 電源、スパッタ用電源及びスパッタ装置

Publications (3)

Publication Number Publication Date
JP2004225100A JP2004225100A (ja) 2004-08-12
JP2004225100A5 true JP2004225100A5 (ja) 2006-01-05
JP4251611B2 JP4251611B2 (ja) 2009-04-08

Family

ID=32902134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003013935A Expired - Fee Related JP4251611B2 (ja) 2003-01-22 2003-01-22 電源、スパッタ用電源及びスパッタ装置

Country Status (1)

Country Link
JP (1) JP4251611B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214801B2 (en) 2009-02-17 2015-12-15 Solvix Gmbh Power supply device for plasma processing

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5012701B2 (ja) * 2008-07-02 2012-08-29 パナソニック株式会社 プラズマ処理装置およびプラズマ処理装置における放電状態監視方法
US9613784B2 (en) * 2008-07-17 2017-04-04 Mks Instruments, Inc. Sputtering system and method including an arc detection
DE102010031568B4 (de) 2010-07-20 2014-12-11 TRUMPF Hüttinger GmbH + Co. KG Arclöschanordnung und Verfahren zum Löschen von Arcs
CN112014701B (zh) * 2020-08-31 2023-08-04 许昌智普新能源科技有限公司 一种直流系统的直流电弧检测方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214801B2 (en) 2009-02-17 2015-12-15 Solvix Gmbh Power supply device for plasma processing

Similar Documents

Publication Publication Date Title
JP3207104B2 (ja) 放電灯点灯回路
CN108028547B (zh) 供电装置以及其开关控制方法
CA2950650C (en) Bath safety control system and bath safety control method
US20220139644A1 (en) Circuit breaker
US4096370A (en) Microwave oven door interlock switch system
JP5511599B2 (ja) 転流式遮断装置
JP2004225100A5 (ja)
KR101809944B1 (ko) 반도체 스위치를 사용한 아크억제형 직류차단기
JP4492975B2 (ja) 電源、スパッタ用電源及びスパッタ装置
TWI502853B (zh) 用於高電流脈衝電源供應器的短路控制
JP4251611B2 (ja) 電源、スパッタ用電源及びスパッタ装置
KR20070057572A (ko) 전력용 반도체 소자를 적용한 차단기 개폐 제어장치
JP4492974B2 (ja) 電源、スパッタ用電源及びスパッタ装置
CN114614448A (zh) 直流开关
JPH0947085A (ja) インバータ装置
US20050088043A1 (en) Backup power supply system with a null transfer time
JPH03265423A (ja) 発光管用変圧器保護回路
KR20170096369A (ko) 차단 한류기
US9042063B2 (en) Switching arrangement
US11742163B2 (en) Welding detection device and welding detection method
US10236790B2 (en) Power supply with detection and notification of exceeded design limits
JP2629413B2 (ja) 開閉機器の電磁コイル異常検出装置
WO2023186925A1 (en) Control system for controlling a transistor, electric vehicle comprising the control system, method for controlling the transistor
AU2010366069A1 (en) Switching arrangement
CN116317449A (zh) 一种供电电源及供电电源状态监测方法