JP2004221137A - Resist pattern forming method and manufacturing method of semiconductor device using the same - Google Patents

Resist pattern forming method and manufacturing method of semiconductor device using the same Download PDF

Info

Publication number
JP2004221137A
JP2004221137A JP2003003585A JP2003003585A JP2004221137A JP 2004221137 A JP2004221137 A JP 2004221137A JP 2003003585 A JP2003003585 A JP 2003003585A JP 2003003585 A JP2003003585 A JP 2003003585A JP 2004221137 A JP2004221137 A JP 2004221137A
Authority
JP
Japan
Prior art keywords
resist pattern
resist
film
forming
line width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003003585A
Other languages
Japanese (ja)
Inventor
Yasuro Mitsuyoshi
靖郎 三吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Leading Edge Technologies Inc
Original Assignee
Semiconductor Leading Edge Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Leading Edge Technologies Inc filed Critical Semiconductor Leading Edge Technologies Inc
Priority to JP2003003585A priority Critical patent/JP2004221137A/en
Publication of JP2004221137A publication Critical patent/JP2004221137A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a resist pattern forming method, along with a manufacturing method of a semiconductor device using the same, capable of suppressing the reduction in line thickness of the resist pattern which is caused by electron ray irradiation by SEM to a value range that imposes no problem in a manufacturing process. <P>SOLUTION: A silicon dioxide film 2, a reflection preventing film 3, and a resist film 4 are formed on a semiconductor substrate 1. After the resist film 4 is irradiated with an exposure light 6 through a prescribed mask 5, a heating process and a development process are performed. By setting a side wall angle θ of the resist pattern which has been formed to 88°≤θ≤89°, the reduction amount of line thickness of the resist pattern 7 can be minimized. Thus, a fine resist pattern is formed under good control for dimension. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、レジストパターン形成方法およびこれを用いた半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、半導体装置の集積度の増加に伴い個々の素子の寸法は微小化が進み、各素子を構成する配線やゲートなどの幅も微細化されている。
【0003】
この微細化を支えているフォトリソグラフィ技術には、被加工基板表面にレジスト組成物を塗布してレジスト膜を形成する工程、光を照射して所定のレジストパターンを露光することによりレジストパターン潜像を形成する工程、必要に応じ加熱処理する工程、次いでこれを現像して所望の微細パターンを形成する工程、および、この微細パターンをマスクとして被加工基板に対してエッチングなどの加工を行う工程が含まれる。
【0004】
パターンの微細化を図る手段の一つとして、上記のレジストパターン潜像を形成する際に使用される露光光の短波長化が進められている。
【0005】
従来、例えば64Mビットまでの集積度のDRAM(Dynamic Random Access Memory)の製造には、高圧水銀灯のi線(波長:365nm)が光源として使用されてきた。近年では、256メガビットDRAMの量産プロセスには、KrF(フッ化クリプトン)エキシマレーザ(波長:248nm)を露光光源として用いた技術が実用化されている。また、1ギガビット以上の集積度を持つDRAMの製造には、ArF(フッ化アルゴン)エキシマレーザ(波長:193nm)の実用化が検討されている。さらに、100nm以下のデザイン・ルールに対応する微細パターンを実現する技術として、より波長の短いF(フッ素)エキシマレーザ(波長:157nm)を露光光源として用いることも考えられている。
【0006】
一方、より高解像度の露光技術として、電子線リソグラフィ技術の開発も進められている。電子線リソグラフィ技術は本質的に優れた解像度を有しているために、DRAMの他に一部ASIC(Application SpecificIntegrated Circuit)の生産にも用いられている。
【0007】
このようなフォトリソグラフィ技術や電子線リソグラフィ技術に用いられるレジストでは、露光光源に応じてレジスト材料を変えることが行われる。例えば、ArFエキシマレーザを光源とする露光装置に用いられるレジストには、主にアクリル系ポリマーが用いられる。また、Fエキシマレーザを光源とする露光装置に用いられるレジストには、主にフッ素含有ポリマーが用いられる。
【0008】
【発明が解決しようとする課題】
ところで、上記の工程によって形成されたレジストパターンは、所望の形状に形成されていることを確認するために、走査型電子顕微鏡(Scanning Electron Microscopy,以下、SEMという。)による観察が行われる。例えば、レジストパターンが規格通りの寸法に仕上がっているか否かを検査するための線幅測定などがSEMを用いて行われる。
【0009】
SEMは、電子線を試料の表面に照射し、その照射位置を走査しながら試料内から飛び出した二次電子を検出するものである。しかしながら、KrFエキシマレーザ、ArFエキシマレーザまたはFエキシマレーザなどを光源とする露光装置に用いられるレジスト材料は、電子線照射に対する耐性が小さく、電子線照射によって分解反応や架橋反応などを起こすことが多い。したがって、例えば、SEMを用いてレジストパターンの線幅を測定している間に、線幅が減少してしまうという問題があった。
【0010】
SEMによる観察過程においてレジストパターンの寸法が減少してしまうことによって、正確な寸法測定が困難となりレジストパターンの寸法制御性が著しく低下するという問題があった。このため、半導体製造工程における歩留まりの低下や半導体装置の信頼性低下を引き起こすという問題もあった。また、このような線幅現象の問題は、特に、デザイン・ルール150nm以下の半導体デバイスで問題となっていた。
【0011】
本発明は上記の問題点に鑑みてなされたものである。即ち、本発明の目的は、SEMによる電子線照射によって生じるレジストパターンの線幅減少量を製造工程上問題のない範囲の値とすることのできるレジストパターン形成方法およびこれを用いた半導体装置の製造方法を提供することにある。
【0012】
また、本発明の目的は、KrFエキシマレーザ、ArFエキシマレーザまたはFエキシマレーザなどを光源とする露光装置に対応する微細レジストであっても、良好な寸法制御性でパターンを形成することのできるレジストパターン形成方法およびこれを用いた半導体装置の製造方法を提供することにある。
【0013】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【0014】
【課題を解決するための手段】
本発明は、被加工基板の上にレジスト膜を形成する工程と、このレジスト膜に所定のマスクを介して露光光を照射することによってレジストパターン潜像を形成する工程と、レジスト膜に加熱処理を行う工程と、レジスト膜に現像処理を施すことによってレジストパターンを形成する工程とを有するレジストパターン形成方法であって、レジストパターンの側壁角が88度〜89度であることを特徴とするものである。
【0015】
加熱処理を行う工程において、加熱時間および/または加熱温度を調整することによって側壁角の大きさを制御することができる。
【0016】
被加工基板は反射防止膜を有することができ、レジスト膜をこの反射防止膜の上に形成することができる。そして、反射防止膜の膜厚を調整することによって側壁角の大きさを制御することができる。
【0017】
レジストパターンの線幅は150nm以下とすることができる。
【0018】
露光光は、波長248nmのKrFエキシマレーザ光とすることができる。
【0019】
また、露光光は、波長193nmのArFエキシマレーザ光とすることができる。
【0020】
また、露光光は、波長157nmのFエキシマレーザ光とすることができる。
【0021】
さらに、露光光は、電子線とすることができる。
【0022】
また、本発明は、被加工基板を半導体基材として前記のレジストパターン形成方法を用いた半導体装置の製造方法に関する。
【0023】
【発明の実施の形態】
図1〜図7を用いて、本実施の形態によるレジストパターン形成方法およびこれを用いた半導体装置の製造方法を説明する。
【0024】
まず、被加工基板として半導体基材を準備する。例えば、図1に示すように、半導体基板1上に二酸化シリコン(SiO)膜2を形成する。
【0025】
半導体基板としては、例えばシリコン基板を用いることができる。半導体基板には、素子分離領域やソースまたはドレインとなる拡散層などが形成されていてもよい。
【0026】
二酸化シリコン膜は、例えば化学気相成長法(Chemical VaperDeposition,以下、CVDという。)などによって形成することができる。
【0027】
半導体基板上に形成する膜は、二酸化シリコン膜に限られるものではない。半導体装置の製造工程で用いられてパターニングを必要とする膜であれば、他の膜が形成されていてもよい。例えば、窒化シリコン(Si)膜などの他の絶縁膜を形成してもよいし、導電膜を形成してもよい。また、半導体基板上に形成される膜は単層の膜に限られるものではなく、2以上の膜が積層された膜であってもよい。さらに、ゲート電極などが形成された半導体基板上にこれらの膜が形成されていてもよい。
【0028】
次に、図2に示すように、二酸化シリコン膜2の上に反射防止膜3を形成する。
【0029】
反射防止膜3は、後工程で形成するレジスト膜をパターニングする際に、レジスト膜を透過した露光光を吸収することによって、レジスト膜と反射防止膜との界面における露光光の反射を無くす役割を果たす。反射防止膜としては有機物を主成分とする膜を用いることができ、例えば、スピンコート法などによって形成することができる。尚、本発明においては、反射防止膜はなくてもよい。
【0030】
次に、図3に示すように、反射防止膜3の上にレジスト膜4を形成する。例えば、スピンコート法などによってレジスト膜を形成することができる。
【0031】
レジスト膜の膜厚は、半導体装置の製造工程に応じた所定の膜厚とすることができる。例えば、KrFエキシマレーザ、ArFエキシマレーザまたはFエキシマレーザを光源とする露光装置に対応させるために、100nm〜400nmの範囲の膜厚としてもよい。
【0032】
レジストとしては、例えば化学増幅型のレジストを用いることができる。具体的には、アルカリ不溶性ポリマーおよび酸発生剤を含む化学増幅型レジストを用いることができる。アルカリ不溶性ポリマーとしては、例えば、アクリル酸単位などからなる樹脂のカルボキシル基に保護基が導入されたものや、フェノール骨格を有する化合物単位からなる樹脂のフェノール性水酸基に保護基が導入されたものを用いることができる。酸発生剤としては、光により酸を発生する光酸発生剤や、電子線により酸を発生する電子線酸発生剤などを用いることができる。光酸発生剤としては、例えばトリフェニルスルホニウムトリフラートなどを挙げることができる。
【0033】
また、本発明に使用されるレジストは、非化学増幅型のレジストであってもよい。具体的には、樹脂および感光剤を含むレジストを用いることができる。例えば、ノボラック樹脂およびキノンアジド系の感光剤を含むものなどが挙げられる。
【0034】
次に、図4に示すように、所定のマスク5を介してレジスト膜4に露光光6を照射する。露光装置としては、例えば、紫外線露光装置、電子線露光装置、KrFエキシマ露光装置、ArFエキシマ露光装置またはFエキシマ露光装置などを用いることができる。
【0035】
波長248nmのKrFエキシマレーザ光、波長193nmのArFエキシマレーザ光または波長157nmのFエキシマレーザ光などを露光光として用いる場合には、化学増幅型のレジストが好ましく使用される。
【0036】
露光は、レジスト膜4に所定のレジストパターン潜像を形成することを目的として行うものである。すなわち、レジスト膜4に露光光を照射することによって、図4に示すように、レジスト膜4内に露光部41と未露光部42とからなるレジストパターン潜像が形成される。化学増幅型のレジストを使用した場合には、露光部41において、レジスト膜中に含まれる酸発生剤から酸が生じる。一方、未露光部42では酸発生剤は露光されず、したがって酸が生じることはない。
【0037】
次に、露光後の半導体基材に対して加熱処理を行う。化学増幅型のレジストを使用した場合には、保護基が酸の触媒作用によって加熱分解するために、露光部においてアルカリ可溶性となる。
【0038】
加熱処理を終えた後は、レジスト膜に現像処理を施す。現像は、例えば、テトラメチルアンモニウムハイドロオキサイド水溶液を用いたアルカリ現像などによって行うことができる。
【0039】
例えば、ポジ型レジストを用いた場合、露光部ではアルカリ可溶性ポリマー構造が形成される一方、未露光部ではアルカリ不溶性ポリマー構造となっている。したがって、アルカリ現像処理を行うことによって、露光部のみが現像液に溶解して除去される結果、図5に示すようなレジストパターン7が形成される。
【0040】
次に、半導体基材に付着した現像液および現像液に溶解したレジストをリンス液によって洗い流す。具体的には、半導体基材上にリンス液をシャワー状またはスプレー状に吐出することによって洗い流すことができる。現像液としてアルカリ水溶液を用いた場合には、リンス液として例えば純水を使用することができる。
【0041】
リンス液によって現像液および現像液に溶解したレジストを洗い流した後は、乾燥によってリンス液を除去する。例えば、半導体基材を高速で回転させることによって乾燥を行うことができる。
【0042】
乾燥後のレジストパターンは、SEMを用いて観察される。本実施の形態において使用されるSEMは、単独で装置として構成されているものであってもよいし、測長機などの検査装置に組み込まれたものであってもよい。
【0043】
図6は、乾燥後のレジストパターン8の拡大図である。本発明者は、鋭意研究を行った結果、レジストパターンの側面とその底面とがなす角度(以下、側壁角という。)θが88度≦θ≦89度である場合に、SEM観察時の電子線照射による線幅減少を最小にすることができることを見出した。ここで、側壁角θが88度〜89度の範囲にあるレジストパターン8の形状は、図6(a)に示すような順テーパ形状を示す。尚、側壁角θが90度より大きい場合にはレジストパターン9の形状は、図6(b)に示すような逆テーパ形状を示す。
【0044】
レジストパターンの側壁角を88度〜89度とすることによって、SEM観察時における電子線の入射角度をレジストパターン側面に対して極めて浅い角度とすることができる。この場合、入射角度は0(ゼロ)度でないので、電子線がレジストパターン上部などの特定の一点に集中することはない。すなわち、本発明によれば、電子線をレジストパターンの全体に照射することが可能となる。これにより、レジストパターンに照射される電子線の強度を実質的に小さくすることができるので、電子線照射によって生じるレジストの分解反応や架橋反応などを最小限のものとすることが可能となる。したがって、SEM観察時の電子線照射による線幅減少を、製造工程上問題のない程度にまで抑えることができる。
【0045】
側壁角の大きさは、図1〜図6で説明したレジストパターン形成工程における条件を変えることによって制御することができる。例えば、露光後の加熱処理における時間や温度を変えることによって制御することができる。
【0046】
具体的には、加熱処理時間が長いほど側壁角は大きくなり、加熱処理時間が短いほど側壁角は小さくなる。また、加熱処理温度が高いほど側壁角は大きくなり、加熱処理温度が低いほど側壁角は小さくなる。例えば、加熱処理時間を30秒程度長くしたり(60秒から90秒や、90秒から120秒など)、加熱処理温度を5℃程度高くしたりすることによって(115℃から120℃や、130℃から135℃など)、側壁角の大きさを5度〜10度程度大きくすることができる。反対に、加熱処理時間を30秒程度短くしたり(60秒から30秒や、90秒から60秒など)、加熱処理温度を5℃程度低くしたりすることによって(115℃から110℃や、130℃から125℃など)、側壁角の大きさを5度〜10度程度小さくすることができる。
【0047】
また、レジスト膜の下に形成する反射防止膜の膜厚を変えることによっても、側壁角の大きさを制御することができる。
【0048】
具体的には、反射防止膜の膜厚が大きくなるほど側壁角は小さくなり、反射防止膜の膜厚が小さくなるほど側壁角は大きくなる。例えば、反射防止膜の膜厚を85nmから30nmにすることによって、側壁角の大きさを5度〜10度程度大きくすることができる。
【0049】
上記の加熱処理時間、加熱温度および反射防止膜の膜厚を変えた場合の側壁角の具体的な変動値は、使用するレジストの種類によっても変わる。したがって、レジストに応じて適切な条件を設定することが好ましい。
【0050】
尚、レジストパターン形成工程における条件を変えることによって、側壁角の他にレジストパターンの寸法も変わってしまう場合には、露光量を調整することによって寸法を制御することが好ましい。例えば、ポジ型レジストの場合、露光量が大きくなるほどレジストパターンの線幅は小さくなり、露光量が小さくなるほどレジストパターンの線幅は大きくなる。
【0051】
図7に、レジストパターンの側壁角θと線幅の減少量との関係の一例を示す。
【0052】
図7の例では、住友化学社製のArF用レジストPAR−700を用いて作成した側壁角θの異なるレジストパターンについて、SEMによる電子線照射によって生じる線幅縮小量を測定した結果を示している。ここで、線幅縮小量とは、SEMによる電子線照射を0.5秒以下の短時間として測定した線幅と、電子線照射を20秒間として測定した線幅との差をいう。尚、電子線照射時間が0.5秒以下である場合の線幅は、電子線照射前のレジストパターンの線幅に近似できる。
【0053】
また、図7の例における測定では、日立製作所製のCD(Critical Dimension)−SEM S−9200を用いて、電子線のエネルギーを500V、電流値を4pA、閾値を50%としている。
【0054】
図7において、横軸はレジストパターンの側壁角θを示し、縦軸は電子線の照射時間の違いによる線幅の差、すなわち線幅減少量を示している。したがって、縦軸の値が大きくなるほど、電子線照射による線幅の減少量が大きくなることになる。
【0055】
図7より、線幅の減少量は側壁角θの大きさによって変化し、θ=89度である場合に線幅の減少量は略最小となる。一方、線幅の減少量が2nm以下の範囲にあれば製造工程上問題ない。そこで、図7を見ると、88度≦θ≦89度である場合に線幅の減少量は2nm以下となっていることがわかる。
【0056】
図8に、レジストパターンの側壁角θと線幅の減少量との関係の他の例を示す。
【0057】
図8の例では、クラリアント社製のF用レジストFX−1000Pを用いて作成した側壁角θの異なるレジストパターンについて、SEMによる電子線照射によって生じる線幅縮小量を測定した結果を示している。ここで、線幅縮小量とは、SEMによる電子線照射を0.5秒以下の短時間として測定した線幅と、電子線照射を20秒間として測定した線幅との差をいう。尚、電子線照射時間が0.5秒以下である場合の線幅は、電子線照射前のレジストパターンの線幅に近似できる。
【0058】
また、図8の例における測定では、日立製作所製のCD−SEM S−9200を用いて、電子線のエネルギーを500V、電流値を4pA、閾値を50%としている。
【0059】
図8の例においても、線幅の減少量は側壁角θの大きさによって変化しており、θ=89度である場合に線幅の減少量は略最小となる。そして、θが88度〜89度であれば線幅の減少量を2nm以下とすることができ、製造工程上問題のない範囲の値に抑えることが可能となる。
【0060】
本実施の形態に示す方法に従ってレジストパターンを形成した後は、このレジストパターンをマスクとして下地の二酸化シリコン膜をエッチングすることによって、二酸化シリコン膜を所望のパターンに加工することができる。また、このレジストパターンをマスクとしたエッチング工程を半導体装置の製造方法に適用することによって、良好な素子特性を有する半導体装置を製造することが可能となる。
【0061】
本実施の形態においては、半導体基材上に形成したレジストパターンについて述べたが、本発明はこれに限られるものではない。レジストパターンをマスクとして下地材のパターニングを必要とする目的であれば、他の用途に適用することも可能である。例えば、下地材がガラス基板上に形成された薄膜であってもよいし、プラスチック基板上に形成された薄膜であってもよい。
【0062】
本実施の形態によれば、レジストパターンの側壁角θを88度〜89度とすることによって、電子線照射時に受けるレジストのダメージを最小限に留めて、線幅の減少を製造工程上問題のない程度にまで抑えることが可能となる。したがって、半導体装置の製造歩留まりを向上させることができるとともに、信頼性の高い半導体装置を製造することができる。
【0063】
また、本実施の形態によれば、レジストパターンの線幅が150nm以下である場合にも電子線照射による線幅の減少量を2nm以下とすることができる。したがって、KrFエキシマレーザ、ArFエキシマレーザまたはFエキシマレーザなどを光源とする露光装置に対応する微細レジストであっても、良好な寸法制御性でレジストパターンを形成することができる。また、デザイン・ルールの小さい先端デバイスを良好に製造することが可能となる。
【0064】
【実施例】
実施例1.
まず、シリコン基板上に、二酸化シリコン膜をCVD法によって500nm程度の厚さで形成した。
【0065】
次に、二酸化シリコン膜の上に、シプレイ(Shipley)社製のAR19を反射防止膜として形成した。具体的には、AR19の溶液をスピンコータによって二酸化シリコン膜の上に回転塗布した後、215℃で90秒間加熱処理を行った。得られたAR19の膜厚は約85nmであった。
【0066】
続いて、反射防止膜の上に、住友化学社製のArFレジストPAR−700をレジスト膜として形成した。具体的には、PAR−700の溶液をスピンコータによって反射防止膜の上に回転塗布した後、110℃で60秒間加熱処理を行った。得られたPAR−700の膜厚は約250nmであった。
【0067】
次に、ニコン社製の露光機ArFエキシマスキャナS302Aを用い、ライン・アンド・スペースパターン(ライン幅130nm、スペース幅130nm)を有するマスクを介して、レジスト膜に6.5mJ/cmの露光光を照射した。露光機の開口数(N.A.)は0.60とし、σ(光源のN.A./レンズのN.A.)は0.70とした。
【0068】
次に、露光後のシリコン基板をプロキシミティ式の密閉型オーブンの中に入れ、115℃で60秒間熱処理を行った。
【0069】
次に、加熱処理を終えた半導体基板を2.38%のテトラメチルアンモニウムハイドロオキサイド水溶液に60秒間浸漬した後、純水で60秒間リンスした。
【0070】
得られたレジストパターンの側壁角は88度であった。これを、日立製作所製のCD−SEM S−9200を用いて観察し、レジストパターンの線幅測定を行った。この際、電子線のエネルギーを500V、電流値を4pA、閾値を50%とした。電子線を20秒間照射した後の線幅の減少量は2nm以下であり、製造工程上問題のない範囲の値であった。
【0071】
実施例2.
まず、シリコン基板上に、二酸化シリコン膜をCVD法によって500nm程度の厚さで形成した。
【0072】
次に、二酸化シリコン膜の上に、ブリューワサイエンス社製のDUV30Jを反射防止膜として形成した。具体的には、DUV30Jの溶液をスピンコータによって二酸化シリコン膜の上に回転塗布した後、205℃で90秒間加熱処理を行った。得られたDUV30Jの膜厚は約85nmであった。
【0073】
続いて、反射防止膜の上に、クラリアント社製のFレジストFX−1000Pをレジスト膜として形成した。具体的には、FX−1000Pの溶液をスピンコータによって反射防止膜の上に回転塗布した後、150℃で60秒間加熱処理を行った。得られたFX−1000Pの膜厚は約100nmであった。
【0074】
次に、エキシテック社製の露光機Fマイクロステッパを用い、ライン・アンド・スペースパターン(ライン幅100nm、スペース幅100nm)を有するマスクを介して、レジスト膜に17mJ/cmの露光光を照射した。露光機の開口数(N.A.)は0.85とし、σ(光源のN.A./レンズのN.A.)は0.70とした。
【0075】
次に、露光後のシリコン基板をプロキシミティ式の密閉型オーブンの中に入れ、130℃で90秒間熱処理を行った。
【0076】
次に、加熱処理を終えた半導体基板を2.38%のテトラメチルアンモニウムハイドロオキサイド水溶液に30秒間浸漬した後、純水で60秒間リンスした。
【0077】
得られたレジストパターンの側壁角は89度であった。これを、日立製作所製のCD−SEM S−9200を用いて観察し、レジストパターンの線幅測定を行った。この際、電子線のエネルギーを500V、電流値を4pA、閾値を50%とした。電子線を20秒間照射した後の線幅の減少量は2nm以下であり、製造工程上問題のない範囲の値であった。
【0078】
【発明の効果】
本発明によれば、レジストパターンの側壁角を88度〜89度とすることによって、SEMによる電子線照射時に発生するレジストパターンの線幅減少量を製造工程上問題のない範囲のものとすることができる。したがって、微細なレジストパターンを良好な寸法制御性で形成することが可能となる。
【0079】
また、本発明によれば、KrFエキシマレーザ、ArFエキシマレーザまたはFエキシマレーザなどを光源とする露光装置に対応する微細レジストにおいても、良好な寸法制御性でパターンを形成することができる。
【0080】
さらに、本発明によれば、良好な微細レジストパターンを形成することができるので、半導体装置の製造工程における歩留まりを上げることができる。
【図面の簡単な説明】
【図1】本発明にかかるレジストパターン形成方法の一例を示す図である。
【図2】本発明にかかるレジストパターン形成方法の一例を示す図である。
【図3】本発明にかかるレジストパターン形成方法の一例を示す図である。
【図4】本発明にかかるレジストパターン形成方法の一例を示す図である。
【図5】本発明にかかるレジストパターン形成方法の一例を示す図である。
【図6】レジストパターンの一例を示す図であり、(a)は順テーパ形状のレジストパターン、(b)は逆テーパ形状のレジストパターンである。
【図7】レジストパターンの側壁角と線幅減少量との一例を示す図である。
【図8】レジストパターンの側壁角と線幅減少量との一例を示す図である。
【符号の説明】
1 半導体基板、 2 二酸化シリコン膜、 3 反射防止膜、 4 レジスト膜、 5 マスク、 6 露光光、 7,8,9 レジストパターン。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for forming a resist pattern and a method for manufacturing a semiconductor device using the same.
[0002]
[Prior art]
In recent years, as the degree of integration of semiconductor devices has increased, the dimensions of individual elements have been miniaturized, and the widths of wirings, gates, etc. constituting each element have also been miniaturized.
[0003]
The photolithography technology that supports this miniaturization includes a process of applying a resist composition to the surface of a substrate to be processed to form a resist film, and irradiating light to expose a predetermined resist pattern to form a resist pattern latent image. Forming, a heat treatment if necessary, a step of developing this to form a desired fine pattern, and a step of performing processing such as etching on the substrate to be processed using the fine pattern as a mask. included.
[0004]
As one of means for miniaturizing a pattern, shortening the wavelength of exposure light used for forming the resist pattern latent image has been promoted.
[0005]
Conventionally, in the manufacture of a DRAM (Dynamic Random Access Memory) having a degree of integration of, for example, up to 64 Mbits, an i-line (wavelength: 365 nm) of a high-pressure mercury lamp has been used as a light source. In recent years, a technology using a KrF (krypton fluoride) excimer laser (wavelength: 248 nm) as an exposure light source has been put to practical use in a mass production process of a 256 megabit DRAM. For the manufacture of a DRAM having a degree of integration of 1 gigabit or more, practical use of an ArF (argon fluoride) excimer laser (wavelength: 193 nm) is being studied. Furthermore, as a technique for realizing a fine pattern corresponding to a design rule of 100 nm or less, use of an F 2 (fluorine) excimer laser (wavelength: 157 nm) having a shorter wavelength as an exposure light source has been considered.
[0006]
On the other hand, electron beam lithography technology is being developed as a higher resolution exposure technology. Since the electron beam lithography technology has an essentially excellent resolution, it is also used in the production of some ASICs (Application Specific Integrated Circuits) in addition to DRAMs.
[0007]
In a resist used for such a photolithography technique or an electron beam lithography technique, a resist material is changed according to an exposure light source. For example, an acrylic polymer is mainly used for a resist used in an exposure apparatus using an ArF excimer laser as a light source. Further, the resist used for the exposure apparatus as a light source an F 2 excimer laser, primarily the fluorine-containing polymer is used.
[0008]
[Problems to be solved by the invention]
By the way, in order to confirm that the resist pattern formed by the above process is formed in a desired shape, observation is performed by a scanning electron microscope (hereinafter, referred to as SEM). For example, line width measurement or the like for inspecting whether or not the resist pattern is finished to the specified size is performed using the SEM.
[0009]
The SEM is for irradiating the surface of a sample with an electron beam and detecting secondary electrons jumping out of the sample while scanning the irradiation position. However, KrF excimer laser, ArF resist material used in the exposure apparatus according to an excimer laser or F 2 excimer laser or the like source is less resistance to electron beam irradiation, may cause decomposition reaction or a crosslinking reaction by electron beam irradiation Many. Therefore, for example, while measuring the line width of the resist pattern using the SEM, there is a problem that the line width decreases.
[0010]
Since the dimension of the resist pattern is reduced in the observation process by the SEM, there has been a problem that accurate dimension measurement is difficult and the dimension controllability of the resist pattern is significantly reduced. For this reason, there has been a problem that the yield in the semiconductor manufacturing process is reduced and the reliability of the semiconductor device is reduced. In addition, such a problem of the line width phenomenon has been a problem particularly in a semiconductor device having a design rule of 150 nm or less.
[0011]
The present invention has been made in view of the above problems. That is, an object of the present invention is to provide a method of forming a resist pattern capable of reducing the line width reduction of a resist pattern caused by electron beam irradiation by a SEM within a range having no problem in a manufacturing process, and manufacturing a semiconductor device using the same. It is to provide a method.
[0012]
Another object of the present invention, KrF excimer laser, even and an ArF excimer laser or F 2 excimer laser a fine resist corresponding to an exposure apparatus whose light source, capable of forming a pattern with good dimensional controllability An object of the present invention is to provide a method for forming a resist pattern and a method for manufacturing a semiconductor device using the same.
[0013]
Other objects and advantages of the present invention will become apparent from the following description.
[0014]
[Means for Solving the Problems]
The present invention includes a step of forming a resist film on a substrate to be processed, a step of forming a resist pattern latent image by irradiating the resist film with exposure light through a predetermined mask, and a heat treatment on the resist film. Forming a resist pattern by performing a developing process on the resist film, wherein the side wall angle of the resist pattern is 88 to 89 degrees. It is.
[0015]
In the step of performing the heat treatment, the size of the side wall angle can be controlled by adjusting the heating time and / or the heating temperature.
[0016]
The substrate to be processed can have an antireflection film, and a resist film can be formed on the antireflection film. The size of the side wall angle can be controlled by adjusting the thickness of the antireflection film.
[0017]
The line width of the resist pattern can be set to 150 nm or less.
[0018]
The exposure light may be KrF excimer laser light having a wavelength of 248 nm.
[0019]
The exposure light may be ArF excimer laser light having a wavelength of 193 nm.
[0020]
Further, exposure light can be a F 2 excimer laser beam having a wavelength of 157 nm.
[0021]
Further, the exposure light can be an electron beam.
[0022]
The present invention also relates to a method for manufacturing a semiconductor device using the above-described method for forming a resist pattern using a substrate to be processed as a semiconductor substrate.
[0023]
BEST MODE FOR CARRYING OUT THE INVENTION
A method for forming a resist pattern according to the present embodiment and a method for manufacturing a semiconductor device using the same will be described with reference to FIGS.
[0024]
First, a semiconductor substrate is prepared as a substrate to be processed. For example, as shown in FIG. 1, a silicon dioxide (SiO 2 ) film 2 is formed on a semiconductor substrate 1.
[0025]
As the semiconductor substrate, for example, a silicon substrate can be used. An element isolation region, a diffusion layer serving as a source or a drain, or the like may be formed in the semiconductor substrate.
[0026]
The silicon dioxide film can be formed by, for example, a chemical vapor deposition method (hereinafter, referred to as CVD).
[0027]
The film formed on the semiconductor substrate is not limited to a silicon dioxide film. Other films may be formed as long as they are used in a semiconductor device manufacturing process and require patterning. For example, another insulating film such as a silicon nitride (Si 3 N 4 ) film may be formed, or a conductive film may be formed. Further, the film formed on the semiconductor substrate is not limited to a single-layer film, and may be a film in which two or more films are stacked. Further, these films may be formed on a semiconductor substrate on which a gate electrode and the like are formed.
[0028]
Next, as shown in FIG. 2, an antireflection film 3 is formed on the silicon dioxide film 2.
[0029]
The antireflection film 3 has a role of eliminating the reflection of the exposure light at the interface between the resist film and the antireflection film by absorbing the exposure light transmitted through the resist film when patterning the resist film formed in a later step. Fulfill. As the antireflection film, a film containing an organic substance as a main component can be used, and for example, can be formed by a spin coating method or the like. In the present invention, the anti-reflection film may not be provided.
[0030]
Next, a resist film 4 is formed on the antireflection film 3 as shown in FIG. For example, a resist film can be formed by a spin coating method or the like.
[0031]
The thickness of the resist film can be a predetermined thickness according to the manufacturing process of the semiconductor device. For example, in order to correspond to the exposure apparatus for KrF excimer laser, an ArF excimer laser or F 2 excimer laser as a light source may be a thickness in the range of 100 nm to 400 nm.
[0032]
As the resist, for example, a chemically amplified resist can be used. Specifically, a chemically amplified resist containing an alkali-insoluble polymer and an acid generator can be used. Examples of the alkali-insoluble polymer include those in which a protective group is introduced into a carboxyl group of a resin composed of an acrylic acid unit or the like, and those in which a protective group is introduced into a phenolic hydroxyl group of a resin composed of a compound unit having a phenol skeleton. Can be used. As the acid generator, a photoacid generator that generates an acid by light, an electron beam acid generator that generates an acid by an electron beam, and the like can be used. Examples of the photoacid generator include triphenylsulfonium triflate.
[0033]
Further, the resist used in the present invention may be a non-chemically amplified resist. Specifically, a resist containing a resin and a photosensitive agent can be used. For example, those containing a novolak resin and a quinone azide-based photosensitizer can be used.
[0034]
Next, as shown in FIG. 4, the resist film 4 is irradiated with exposure light 6 via a predetermined mask 5. As the exposure apparatus, for example, ultraviolet exposure device, an electron beam exposure apparatus, KrF excimer exposure apparatus, an ArF excimer exposure system or F 2 excimer exposure apparatus can be used.
[0035]
KrF excimer laser light having a wavelength of 248 nm, in the case of using such an F 2 excimer laser light ArF excimer laser light or the wavelength 157nm wavelength 193nm as exposure light, the resist of chemical amplification type is preferably used.
[0036]
The exposure is performed for the purpose of forming a predetermined resist pattern latent image on the resist film 4. That is, by irradiating the resist film 4 with exposure light, a resist pattern latent image including an exposed portion 41 and an unexposed portion 42 is formed in the resist film 4 as shown in FIG. When a chemically amplified resist is used, an acid is generated from the acid generator contained in the resist film in the exposed portion 41. On the other hand, in the unexposed portion 42, the acid generator is not exposed, so that no acid is generated.
[0037]
Next, a heat treatment is performed on the exposed semiconductor substrate. When a chemically amplified resist is used, since the protective group is thermally decomposed by the catalytic action of an acid, it becomes alkali-soluble in the exposed area.
[0038]
After the heat treatment, the resist film is developed. The development can be performed, for example, by alkali development using an aqueous solution of tetramethylammonium hydroxide.
[0039]
For example, when a positive resist is used, an alkali-soluble polymer structure is formed in an exposed portion, while an alkali-insoluble polymer structure is formed in an unexposed portion. Therefore, by performing the alkali developing treatment, only the exposed portions are dissolved and removed in the developing solution, and as a result, a resist pattern 7 as shown in FIG. 5 is formed.
[0040]
Next, the developing solution attached to the semiconductor substrate and the resist dissolved in the developing solution are washed away with a rinsing solution. Specifically, the rinsing liquid can be washed away by discharging the rinsing liquid onto the semiconductor substrate in a shower state or a spray state. When an alkaline aqueous solution is used as the developing solution, pure water can be used as the rinsing solution, for example.
[0041]
After washing away the developing solution and the resist dissolved in the developing solution with the rinsing solution, the rinsing solution is removed by drying. For example, drying can be performed by rotating the semiconductor substrate at a high speed.
[0042]
The resist pattern after drying is observed using SEM. The SEM used in the present embodiment may be configured independently as an apparatus, or may be incorporated in an inspection apparatus such as a length measuring machine.
[0043]
FIG. 6 is an enlarged view of the resist pattern 8 after drying. As a result of intensive studies, the present inventor has found that when the angle θ between the side surface and the bottom surface of the resist pattern (hereinafter referred to as a side wall angle) θ satisfies 88 degrees ≦ θ ≦ 89 degrees, the electron at the time of SEM observation is obtained. It has been found that a reduction in line width due to line irradiation can be minimized. Here, the shape of the resist pattern 8 having the side wall angle θ in the range of 88 to 89 degrees shows a forward tapered shape as shown in FIG. When the side wall angle θ is larger than 90 degrees, the shape of the resist pattern 9 has an inverted tapered shape as shown in FIG.
[0044]
By setting the side wall angle of the resist pattern to 88 to 89 degrees, the incident angle of the electron beam during SEM observation can be made extremely shallow with respect to the side surface of the resist pattern. In this case, since the incident angle is not 0 (zero) degrees, the electron beam does not concentrate on a specific point such as the upper part of the resist pattern. That is, according to the present invention, it is possible to irradiate the entire resist pattern with an electron beam. This makes it possible to substantially reduce the intensity of the electron beam irradiated to the resist pattern, thereby minimizing a decomposition reaction, a crosslinking reaction, and the like of the resist caused by the electron beam irradiation. Therefore, a decrease in the line width due to electron beam irradiation at the time of SEM observation can be suppressed to a level that causes no problem in the manufacturing process.
[0045]
The magnitude of the side wall angle can be controlled by changing the conditions in the resist pattern forming step described with reference to FIGS. For example, it can be controlled by changing the time or temperature in the heat treatment after exposure.
[0046]
Specifically, the longer the heat treatment time, the larger the side wall angle, and the shorter the heat treatment time, the smaller the side wall angle. Also, the higher the heat treatment temperature, the larger the side wall angle, and the lower the heat treatment temperature, the smaller the side wall angle. For example, the heat treatment time is increased by about 30 seconds (60 seconds to 90 seconds, 90 seconds to 120 seconds, or the like), or the heat treatment temperature is increased by about 5 ° C. (115 ° C. to 120 ° C. or 130 ° C.). ° C to 135 ° C), and the side wall angle can be increased by about 5 to 10 degrees. Conversely, by shortening the heat treatment time by about 30 seconds (60 seconds to 30 seconds, 90 seconds to 60 seconds, etc.) or by lowering the heat treatment temperature by about 5 ° C. (115 ° C. to 110 ° C., 130 ° C. to 125 ° C.), and the side wall angle can be reduced by about 5 ° to 10 °.
[0047]
The size of the side wall angle can also be controlled by changing the thickness of the antireflection film formed below the resist film.
[0048]
Specifically, as the thickness of the antireflection film increases, the side wall angle decreases, and as the thickness of the antireflection film decreases, the side wall angle increases. For example, by setting the thickness of the antireflection film from 85 nm to 30 nm, the size of the side wall angle can be increased by about 5 degrees to 10 degrees.
[0049]
The specific fluctuation value of the side wall angle when the heat treatment time, the heating temperature, and the thickness of the antireflection film are changed also changes depending on the type of the resist used. Therefore, it is preferable to set appropriate conditions according to the resist.
[0050]
If the dimensions of the resist pattern in addition to the side wall angle are changed by changing the conditions in the resist pattern forming step, it is preferable to control the dimensions by adjusting the exposure amount. For example, in the case of a positive resist, the line width of the resist pattern decreases as the exposure amount increases, and the line width of the resist pattern increases as the exposure amount decreases.
[0051]
FIG. 7 shows an example of the relationship between the sidewall angle θ of the resist pattern and the reduction amount of the line width.
[0052]
The example of FIG. 7 shows a result of measuring a line width reduction amount caused by electron beam irradiation by SEM for a resist pattern having a different side wall angle θ formed using an ArF resist PAR-700 manufactured by Sumitomo Chemical Co., Ltd. . Here, the term "line width reduction amount" refers to a difference between a line width measured by irradiating an electron beam with a SEM in a short time of 0.5 seconds or less and a line width measured by irradiating an electron beam for 20 seconds. The line width when the electron beam irradiation time is 0.5 seconds or less can be approximated to the line width of the resist pattern before the electron beam irradiation.
[0053]
In the measurement in the example of FIG. 7, the energy of the electron beam is set to 500 V, the current value is set to 4 pA, and the threshold value is set to 50% by using a CD (Critical Dimension) -SEMS-9200 manufactured by Hitachi, Ltd.
[0054]
In FIG. 7, the horizontal axis indicates the sidewall angle θ of the resist pattern, and the vertical axis indicates the difference in line width due to the difference in the irradiation time of the electron beam, that is, the line width reduction amount. Therefore, as the value on the vertical axis increases, the amount of reduction in the line width due to electron beam irradiation increases.
[0055]
As shown in FIG. 7, the reduction amount of the line width changes depending on the magnitude of the side wall angle θ, and the reduction amount of the line width becomes substantially minimum when θ = 89 degrees. On the other hand, if the reduction in the line width is in the range of 2 nm or less, there is no problem in the manufacturing process. Therefore, it can be seen from FIG. 7 that when 88 degrees ≦ θ ≦ 89 degrees, the reduction amount of the line width is 2 nm or less.
[0056]
FIG. 8 shows another example of the relationship between the sidewall angle θ of the resist pattern and the reduction amount of the line width.
[0057]
In the example of FIG. 8, for different resist pattern sidewall angle θ made using the resist FX-1000P for F 2 Clariant Corp., shows the results of measurement of the line narrowing amount generated by the electron beam irradiation by SEM . Here, the term "line width reduction amount" refers to a difference between a line width measured by irradiating an electron beam with a SEM in a short time of 0.5 seconds or less and a line width measured by irradiating an electron beam for 20 seconds. The line width when the electron beam irradiation time is 0.5 seconds or less can be approximated to the line width of the resist pattern before the electron beam irradiation.
[0058]
In the measurement in the example of FIG. 8, the energy of the electron beam is set to 500 V, the current value is set to 4 pA, and the threshold value is set to 50% using CD-SEM S-9200 manufactured by Hitachi, Ltd.
[0059]
In the example of FIG. 8 as well, the reduction amount of the line width changes depending on the magnitude of the side wall angle θ, and the reduction amount of the line width becomes substantially minimum when θ = 89 degrees. If the angle θ is 88 degrees to 89 degrees, the reduction amount of the line width can be set to 2 nm or less, and the value can be suppressed to a value that does not cause a problem in the manufacturing process.
[0060]
After a resist pattern is formed according to the method described in this embodiment, the silicon dioxide film can be processed into a desired pattern by etching the underlying silicon dioxide film using the resist pattern as a mask. In addition, by applying the etching process using the resist pattern as a mask to a method for manufacturing a semiconductor device, a semiconductor device having good element characteristics can be manufactured.
[0061]
In the present embodiment, a resist pattern formed on a semiconductor substrate has been described, but the present invention is not limited to this. The present invention can be applied to other uses as long as the purpose requires patterning of a base material using a resist pattern as a mask. For example, the base material may be a thin film formed on a glass substrate, or may be a thin film formed on a plastic substrate.
[0062]
According to the present embodiment, by setting the side wall angle θ of the resist pattern to 88 degrees to 89 degrees, damage to the resist received during electron beam irradiation is minimized, and the reduction of the line width is a problem in the manufacturing process. It is possible to suppress it to an extent that is not. Therefore, the manufacturing yield of the semiconductor device can be improved, and a highly reliable semiconductor device can be manufactured.
[0063]
Further, according to the present embodiment, even when the line width of the resist pattern is 150 nm or less, the amount of reduction in the line width due to electron beam irradiation can be made 2 nm or less. Therefore, KrF excimer laser, even and an ArF excimer laser or F 2 excimer laser a fine resist corresponding to an exposure apparatus whose light source, it is possible to form a resist pattern with good dimensional controllability. In addition, it becomes possible to satisfactorily manufacture an advanced device having a small design rule.
[0064]
【Example】
Embodiment 1 FIG.
First, a silicon dioxide film was formed with a thickness of about 500 nm on a silicon substrate by a CVD method.
[0065]
Next, AR19 manufactured by Shipley was formed as an anti-reflection film on the silicon dioxide film. Specifically, the solution of AR19 was spin-coated on the silicon dioxide film by a spin coater, and then heat-treated at 215 ° C. for 90 seconds. The thickness of the obtained AR19 was about 85 nm.
[0066]
Subsequently, an ArF resist PAR-700 manufactured by Sumitomo Chemical Co., Ltd. was formed as a resist film on the antireflection film. Specifically, after the PAR-700 solution was spin-coated on the antireflection film by a spin coater, a heat treatment was performed at 110 ° C. for 60 seconds. The thickness of the obtained PAR-700 was about 250 nm.
[0067]
Next, using a Nikon exposure machine ArF excimer scanner S302A, an exposure light of 6.5 mJ / cm 2 was applied to the resist film through a mask having a line and space pattern (line width 130 nm, space width 130 nm). Was irradiated. The numerical aperture (NA) of the exposure machine was 0.60, and σ (NA of light source / NA of lens) was 0.70.
[0068]
Next, the exposed silicon substrate was placed in a proximity-type closed oven and heat-treated at 115 ° C. for 60 seconds.
[0069]
Next, the semiconductor substrate after the heat treatment was immersed in a 2.38% aqueous solution of tetramethylammonium hydroxide for 60 seconds, and then rinsed with pure water for 60 seconds.
[0070]
The side wall angle of the obtained resist pattern was 88 degrees. This was observed using CD-SEM S-9200 manufactured by Hitachi, Ltd., and the line width of the resist pattern was measured. At this time, the energy of the electron beam was 500 V, the current value was 4 pA, and the threshold value was 50%. The amount of reduction in the line width after the irradiation with the electron beam for 20 seconds was 2 nm or less, which was a value within a range in which there was no problem in the manufacturing process.
[0071]
Embodiment 2. FIG.
First, a silicon dioxide film was formed with a thickness of about 500 nm on a silicon substrate by a CVD method.
[0072]
Next, DUV30J manufactured by Brewer Science was formed as an antireflection film on the silicon dioxide film. Specifically, after a solution of DUV30J was spin-coated on the silicon dioxide film by a spin coater, a heat treatment was performed at 205 ° C. for 90 seconds. The thickness of the obtained DUV30J was about 85 nm.
[0073]
Subsequently, on the anti-reflection film was formed from Clariant F 2 resist FX-1000P as a resist film. Specifically, the FX-1000P solution was spin-coated on the antireflection film by a spin coater, and then heat-treated at 150 ° C. for 60 seconds. The film thickness of the obtained FX-1000P was about 100 nm.
[0074]
Next, using the Ekishitekku manufactured aligner F 2 micro stepper, line-and-space pattern (line width 100 nm, the space width 100 nm) through a mask having the resist film with exposure light of 17 mJ / cm 2 irradiation did. The numerical aperture (NA) of the exposure machine was 0.85, and σ (NA of light source / NA of lens) was 0.70.
[0075]
Next, the exposed silicon substrate was placed in a proximity-type closed oven and heat-treated at 130 ° C. for 90 seconds.
[0076]
Next, the semiconductor substrate after the heat treatment was immersed in a 2.38% aqueous solution of tetramethylammonium hydroxide for 30 seconds, and then rinsed with pure water for 60 seconds.
[0077]
The side wall angle of the obtained resist pattern was 89 degrees. This was observed using CD-SEM S-9200 manufactured by Hitachi, Ltd., and the line width of the resist pattern was measured. At this time, the energy of the electron beam was 500 V, the current value was 4 pA, and the threshold value was 50%. The amount of reduction in the line width after the irradiation with the electron beam for 20 seconds was 2 nm or less, which was a value within a range in which there was no problem in the manufacturing process.
[0078]
【The invention's effect】
According to the present invention, by setting the side wall angle of the resist pattern to 88 degrees to 89 degrees, the amount of line width reduction of the resist pattern generated when irradiating the electron beam by the SEM is within a range in which there is no problem in the manufacturing process. Can be. Therefore, a fine resist pattern can be formed with good dimensional controllability.
[0079]
Further, according to the present invention, KrF excimer laser, even a fine resist corresponding to an ArF excimer laser or F 2 excimer laser exposure apparatus whose light source, it is possible to form a pattern with good dimensional controllability.
[0080]
Further, according to the present invention, since a good fine resist pattern can be formed, the yield in the semiconductor device manufacturing process can be increased.
[Brief description of the drawings]
FIG. 1 is a view showing an example of a method for forming a resist pattern according to the present invention.
FIG. 2 is a diagram showing an example of a method for forming a resist pattern according to the present invention.
FIG. 3 is a diagram showing an example of a method for forming a resist pattern according to the present invention.
FIG. 4 is a diagram showing an example of a method for forming a resist pattern according to the present invention.
FIG. 5 is a diagram showing an example of a method for forming a resist pattern according to the present invention.
6A and 6B are diagrams illustrating an example of a resist pattern, wherein FIG. 6A is a forward tapered resist pattern, and FIG. 6B is a reverse tapered resist pattern.
FIG. 7 is a diagram illustrating an example of a sidewall angle and a line width reduction amount of a resist pattern.
FIG. 8 is a diagram showing an example of a side wall angle and a line width reduction amount of a resist pattern.
[Explanation of symbols]
1 semiconductor substrate, 2 silicon dioxide film, 3 anti-reflection film, 4 resist film, 5 mask, 6 exposure light, 7, 8, 9 resist pattern.

Claims (9)

被加工基板の上にレジスト膜を形成する工程と、
前記レジスト膜に所定のマスクを介して露光光を照射することによってレジストパターン潜像を形成する工程と、
前記レジスト膜に加熱処理を行う工程と、
前記レジスト膜に現像処理を施すことによってレジストパターンを形成する工程とを有するレジストパターン形成方法であって、
前記レジストパターンの側壁角が88度〜89度であることを特徴とするレジストパターン形成方法。
Forming a resist film on the substrate to be processed;
Forming a resist pattern latent image by irradiating the resist film with exposure light through a predetermined mask,
Performing a heat treatment on the resist film;
Forming a resist pattern by performing a development process on the resist film, a method for forming a resist pattern,
A method of forming a resist pattern, wherein a side wall angle of the resist pattern is 88 degrees to 89 degrees.
前記加熱処理を行う工程において、加熱時間および/または加熱温度を調整することによって前記側壁角の大きさを制御する請求項1に記載のレジストパターン形成方法。The resist pattern forming method according to claim 1, wherein in the step of performing the heat treatment, the size of the side wall angle is controlled by adjusting a heating time and / or a heating temperature. 前記被加工基板は反射防止膜を有し前記レジスト膜は前記反射防止膜の上に形成されていて、前記反射防止膜の膜厚を調整することによって前記側壁角の大きさを制御する請求項1に記載のレジストパターン形成方法。The substrate to be processed has an anti-reflection film, the resist film is formed on the anti-reflection film, and the size of the side wall angle is controlled by adjusting the thickness of the anti-reflection film. 2. The method for forming a resist pattern according to item 1. 前記レジストパターンの線幅が150nm以下である請求項1〜3のいずれか1に記載のレジストパターン形成方法。The method of forming a resist pattern according to claim 1, wherein a line width of the resist pattern is 150 nm or less. 前記露光光は波長248nmのKrFエキシマレーザ光である請求項1〜4のいずれか1に記載のレジストパターン形成方法。The method according to any one of claims 1 to 4, wherein the exposure light is a KrF excimer laser light having a wavelength of 248 nm. 前記露光光は波長193nmのArFエキシマレーザ光である請求項1〜4のいずれか1に記載のレジストパターン形成方法。5. The method according to claim 1, wherein the exposure light is ArF excimer laser light having a wavelength of 193 nm. 前記露光光は波長157nmのFエキシマレーザ光である請求項1〜4のいずれか1に記載のレジストパターン形成方法。A resist pattern forming method according to any one of claims 1 to 4 wherein the exposure light is F 2 excimer laser beam having a wavelength of 157 nm. 前記露光光は電子線である請求項1〜4のいずれか1に記載のレジストパターン形成方法。5. The method according to claim 1, wherein the exposure light is an electron beam. 前記被加工基板は半導体基材である請求項1〜8のいずれか1に記載のレジストパターン形成方法を用いた半導体装置の製造方法。9. The method for manufacturing a semiconductor device using the method for forming a resist pattern according to claim 1, wherein the substrate to be processed is a semiconductor substrate.
JP2003003585A 2003-01-09 2003-01-09 Resist pattern forming method and manufacturing method of semiconductor device using the same Pending JP2004221137A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003003585A JP2004221137A (en) 2003-01-09 2003-01-09 Resist pattern forming method and manufacturing method of semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003003585A JP2004221137A (en) 2003-01-09 2003-01-09 Resist pattern forming method and manufacturing method of semiconductor device using the same

Publications (1)

Publication Number Publication Date
JP2004221137A true JP2004221137A (en) 2004-08-05

Family

ID=32894807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003003585A Pending JP2004221137A (en) 2003-01-09 2003-01-09 Resist pattern forming method and manufacturing method of semiconductor device using the same

Country Status (1)

Country Link
JP (1) JP2004221137A (en)

Similar Documents

Publication Publication Date Title
TW393699B (en) Semiconductor device and its manufacturing method
KR101671289B1 (en) Methods of forming electronic devices
JP5944484B2 (en) Method for narrowing lines of radiation sensitive material in lithographic applications
JP4801477B2 (en) Resist composition, method for forming resist pattern, semiconductor device and method for manufacturing the same
TWI483079B (en) Pattern formation method
JP2004212967A (en) Overcoating composition for photoresist and photoresist pattern forming method utilizing the same
US7662542B2 (en) Pattern forming method and semiconductor device manufacturing method
JP4531726B2 (en) Method for forming miniaturized resist pattern
JP2004266270A (en) Method for forming fine pattern
JP2000298356A (en) Production of semiconductor device using fine pattern forming material and semiconductor device
TW201237568A (en) Resist pattern improving material, method for forming resist pattern, method for producing semiconductor device, and semiconductor device
US20020187434A1 (en) Process for device fabrication in which the size of lithographically produced features is subsequently reduced
JPH07335519A (en) Formation of pattern
JP2009139695A (en) Method for manufacturing semiconductor device
JP2010156819A (en) Semiconductor device manufacturing method
JPH086256A (en) Resist pattern forming method and acidic watersoluble material composition used in same
JP2004221137A (en) Resist pattern forming method and manufacturing method of semiconductor device using the same
JP2000250229A (en) Method for developing photoresist film
JP4417090B2 (en) Pattern forming method, mask and exposure apparatus
JP2002033257A (en) Method for peeling off silicon-containing two-layer resist
JP2004279570A (en) Method for forming pattern and method for manufacturing semiconductor device
JP2011171497A (en) Method of manufacturing mask
US6281130B1 (en) Method for developing ultra-thin resist films
CN116263563A (en) Photoresist layer processing method and photoresist layer
JP2004221136A (en) Resist pattern forming method and manufacturing method of semiconductor device using the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20050131

Free format text: JAPANESE INTERMEDIATE CODE: A711