JP2004219144A - Manufacturing method for semiconductor device - Google Patents
Manufacturing method for semiconductor device Download PDFInfo
- Publication number
- JP2004219144A JP2004219144A JP2003004300A JP2003004300A JP2004219144A JP 2004219144 A JP2004219144 A JP 2004219144A JP 2003004300 A JP2003004300 A JP 2003004300A JP 2003004300 A JP2003004300 A JP 2003004300A JP 2004219144 A JP2004219144 A JP 2004219144A
- Authority
- JP
- Japan
- Prior art keywords
- socket
- semiconductor device
- cleaning
- handler
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特にハンドラにおける検査の歩留り向上に適用して有効な技術に関する。
【0002】
【従来の技術】
従来、半導体製造用治具に付着した異物の除去は、治具本体と、これと開閉自在に設けられた蓋部材との間に異物除去シートを配置し、治具本体のコネクター部に異物除去シートを接触させて治具本体に付着した異物を除去している(例えば、特許文献1参照)。
【0003】
また、半導体評価試験装置におけるソケットのコンタクト不良の修復では、コンタクト不良修復用研磨シートを半導体評価試験装置用ソケットに装着し、前記ソケットの開閉操作で前記コンタクト不良修復用研磨シートの研磨材層に前記ソケットのコンタクトピンを接触摺動させることにより、前記ソケットのコンタクトピンに付着した異物を除去している(例えば、特許文献2参照)。
【0004】
【特許文献1】
特開平9−178806号公報(第3頁、図6)
【0005】
【特許文献2】
特開平11−233220号公報(第3頁、図6)
【0006】
【発明が解決しようとする課題】
クリーニング用シートを用いたソケットのクリーニングについて本発明者は、評価を行い、その技術を検討した。
【0007】
図16に示す比較例は、本発明者がクリーニング用シートの評価を行った結果を示したものである。すなわち、半導体装置をソケット内に装着してデバイステストを行い、テスト済みの半導体装置をソケットから取り出し、再び未検査の半導体装置をソケット内に装着してデバイステストを行うという動作を数千回繰り返した後のソケットの接触端子の元の状態への回復率を測定した結果である。なお、測定は、ソケットの接触端子の電気抵抗値をテスト前と、数千回テスト実施後のクリーニングシートによるクリーニング後とで行い、その電気抵抗値の回復状態を任意のピンごとに割合で示したものである。
【0008】
図16に示すように、回復率80%以上のピンもあるが、50%以下のピンも複数あり、クリーニングシートによるクリーニングは、数千回テスト実施後ではその回復率が不十分であるという結果が得られた。
【0009】
すなわち、クリーニングシートによるクリーニングでは、適切な頻度でクリーニングを行わないとクリーニング効果が得られないことが判り、適切な頻度でクリーニングが行われていないことが問題となる。
【0010】
なお、特許文献1および2には、シートを用いたクリーニングにおいて、クリーニングを実施する頻度についての詳細な記載はない。
【0011】
また、ハンドラに設けられたソケットをクリーニングする場合、ハンドラを停止させてクリーニングを実施すると、装置稼働率が大幅に低下することが問題となり、加えて、作業者が手作業でクリーニングを実施しなければならず、作業者負担が大きくなることが問題である。
【0012】
本発明の目的は、検査の歩留りの向上を図る半導体装置の製造方法を提供することにある。
【0013】
また、本発明のその他の目的は、ハンドラの稼働率の向上を図る半導体装置の製造方法を提供することにある。
【0014】
本発明の前記ならびにその他の課題、および目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0015】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0016】
すなわち、本発明は、ハンドラを用いた選別工程において、半導体装置が装着されるソケットを、所定のタイミングごとに前記ソケット内にクリーニング用チップを配置してクリーニングし、その後、前記ソケット内に前記半導体装置を装着して前記半導体装置のテストを行うものである。
【0017】
【発明の実施の形態】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【0018】
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【0019】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【0020】
図1は本発明の実施の形態の半導体装置の製造方法で用いられるハンドラの構造の一例を示す平面図、図2は図1に示すハンドラの構造の一例を示す側面図、図3は図1に示すハンドラによるパッケージ移載時の状態の一例を示す部分断面図、図4は図1に示すハンドラによるパッケージ圧接時の状態の一例を示す部分断面図、図5は図1に示すハンドラによって選別が行われる半導体装置の構造の一例を示す外観斜視図、図6は図1に示すハンドラのソケットをクリーニングするクリーニング用チップの構造の一例を示す外観斜視図、図7は図6に示すクリーニング用チップの構造を示す側面図、図8は図6に示すクリーニング用チップの構造を示す拡大部分断面図、図9は図1に示すハンドラのソケットをクリーニングする変形例のクリーニング用チップの構造を示す拡大部分断面図、図10は図1に示すハンドラによるクリーニング用チップ移載時の状態の一例を示す部分断面図、図11は図1に示すハンドラによるクリーニング用チップ圧接時の状態の一例を示す部分断面図、図12は図6に示すクリーニング用チップによるソケットクリーニング時の状態の一例を示す断面図と拡大部分断面図、図13は本発明の実施の形態の半導体装置の製造方法で用いられる変形例のハンドラの構造を示す平面図、図14は本発明の実施の形態の半導体装置の製造方法で選別が行われる変形例の半導体装置の構造を示す外観斜視図、図15(a),(b),(c) は本発明の実施の形態の変形例の半導体装置の製造方法で用いられるチップキャリアとそのソケットの構造を示す外観斜視図、図16は本発明の実施の形態に対する比較例のクリーニング用シートを用いた際のクリーニング結果を示す評価結果図である。
【0021】
本実施の形態は、ハンドラ17を用いた半導体装置の選別工程を説明するものであり、ハンドラ17による半導体装置のテストと、テスト時に半導体装置が装着されるソケット3のクリーニングについて述べるものである。
【0022】
図1および図2に示すハンドラ17について説明すると、未検査の半導体装置が収容されたローダトレイ18から半導体装置をピックアップして搬送するローダロボット部17aと、図6に示すクリーニング用チップ23が収容されたクリーニングチップ収容部17bと、半導体装置の搬送方向を変えるデバイス方向転換部17cと、半導体装置のテストが行われる測定部17dと、半導体装置を測定部17dと受け渡すトランスファ部17eと、検査済みの半導体装置を検査結果に応じて第1アンローダトレイ20または第2アンローダトレイ21の何れかに配置するアンローダロボット部17fとを有している。
【0023】
さらに、測定部17dには、図2に示すように、テストヘッド17iが設置され、テストヘッド17i上には半導体装置を装着可能なソケット3が配置されている。
【0024】
また、テスト時には、プレス機構17gの先端に設けられた吸着部17kによって半導体装置が吸着搬送され、さらに、プッシャー17hによってソケット3内に圧接される。
【0025】
なお、ローダトレイ18において半導体装置が全て搬送されて空になったトレイが空トレイ19としてアンローダ側に供給され、第1アンローダトレイ20または第2アンローダトレイ21の何れかになる。
【0026】
次に、本実施の形態で用いられる図6〜図9に示すクリーニング用シートであるクリーニング用チップ23について説明する。
【0027】
図6〜図8に示すクリーニング用チップ23は、ソケット3におけるコンタクトピン(端子)3bの半導体装置の外部端子との接触箇所を擦って拭いて(ワイピングして)クリーニングするものであり、コンタクトピン3bに付着している半田屑などの異物を削り取ることができる。
【0028】
クリーニング用チップ23の構成は、ポリイミドなどからなる研磨シート23aと、アルミニウムなどからなる補強部材23bと、両者を接着する接着剤23cとからなり、検査対象の半導体装置の外形形状と大凡似た形状で、かつほぼ同じ大きさに形成されている。
【0029】
なお、研磨シート23aのシート面は、図8に示すように、波形に形成されている方が好ましい。
【0030】
また、図9に示すクリーニング用チップ23は、変形例を示すものであり、図6に示す研磨シート23aの代わりとして、ポリイミドと粘着性物質からなる異物除去シート23dを用いており、粘着により半田屑などの異物を除去するものである。
【0031】
次に、本実施の形態の半導体装置の製造方法について説明する。
【0032】
前記半導体装置の製造方法は、ハンドラ17を用いた半導体装置の選別工程において、ハンドラ17の稼働中に所定のタイミングごとにソケット3のクリーニングを行い、その後、再びハンドラ17のソケット3に半導体装置を装着して半導体装置のテストを行うものである。すなわち、ハンドラ17による選別工程においてインラインでハンドラ17を停止させずにソケット3をクリーニングし、その後、再度半導体装置のテストを行うものである。
【0033】
なお、本実施の形態では、ハンドラ17によってテストされる半導体装置の一例として、図5に示すリードタイプのQFP(Quad Flat Package)22を取り上げて説明する。QFP22は、半導体チップ1が組み込まれた封止部22bと、封止部22bから外部に露出し、かつガルウィング状に曲げ成形された複数のアウタリード22aとを有している。
【0034】
まず、図1、図2に示すハンドラ17において、ローダトレイ18からQFP22を取り出し、デバイス方向転換部17cで搬送方向を変えた後、測定部17dに移す。測定部17dでは、図3、図4に示すように、プッシャー17hの先端に設けられた吸着部17kによってQFP22を吸着保持して測定部17dのソケット3内にQFP22を装着する。
【0035】
その後、QFP22に対して所定の電気的テストを実施し、テスト後、QFP22をソケット3内から取り出し、測定部17dから再度デバイス方向転換部17cで搬送方向を変えた後、テスト結果に応じて第1アンローダトレイ20もしくは第2アンローダトレイ21にQFP22を収容する。
【0036】
このような一連の動作を1つのQFP22に対して行うが、ハンドラ17では、処理効率の向上を図るため、QFP22をローダトレイ18から順次取り出し、測定部17dに対してQFP22を順次搬送する。
【0037】
測定部17dでは、1つのQFP22をテスト中、既に次のQFP22が他のソケット3内に装着され、待機している。図1に示すハンドラ17では、同時に1組(2個)のQFP22をテストすることが可能であり、1組のQFP22のテスト終了後、円盤状の測定部17dが回転して次の1組のQFP22がテスト位置に配置され、次の1組のQFP22のテストを開始するとともに、テスト済みの1組(2個)のQFP22はそれぞれトランスファ部17eに送り出される。
【0038】
このような動作を繰り返して、所定数のQFP22に対してテストを行う。例えば、数十から100個程度のQFP22に対してテストを行う。
【0039】
前記数十から100個程度のQFP22に対してテストを実施した後、クリーニングチップ収容部17bから図6に示すクリーニング用チップ23を取り出し、トランスファ部17eを介して測定部17dにクリーニング用チップ23を搬送する。その後、測定部17dでは、図10、図11に示すように、プッシャー17hの先端に設けられた吸着部17kによってクリーニング用チップ23を吸着保持して測定部17dのソケット3内にクリーニング用チップ23を装着する。
【0040】
その後、ソケット3内の端子であるコンタクトピン3bをクリーニング用チップ23によってクリーニングする。
【0041】
その際、図12に示すように、クリーニング用チップ23によってソケット3のコンタクトピン3bにおけるQFP22のアウタリード22aとの接触箇所を擦って拭いて(ワイピングして)コンタクトピン3bのクリーニングを行う。
【0042】
ここでは、ソケット3のソケット本体3aにクリーニング用チップ23を着座させ、ソケットカバー3cを開閉すると、コンタクトピン3bがクリーニング用チップ23の研磨シート23aを擦って拭く(ワイピングする)。
【0043】
これにより、コンタクトピン3bに付着している半田屑などの異物がクリーニング用チップ23の研磨シート23aによって削り取られ、ソケット3のコンタクトピン3bをクリーニングすることができる。
【0044】
ソケット3のコンタクトピン3bのクリーニング終了後、ソケット3内からクリーニング用チップ23を取り出し、測定部17dから送り出した後、トランスファ部17eを介してこのクリーニング用チップ23をアンローダ側のクリーニングチップ収容部17bに収容する。
【0045】
ソケット3のクリーニング終了後、再び同様にしてソケット3内にQFP22を順次装着し、複数のQFP22のテストを順次行う。
【0046】
このように、本実施の形態のハンドラ17では、QFP22の選別工程において、所定のタイミングごとに、例えば、数十から100個というように予め定められた個数のQFP22をテストするごとに、自動的にソケット3をクリーニング用チップ23によってクリーニングし、これによって、適切な頻度で定期的にソケット3のクリーニングを行うことができる。
【0047】
その結果、クリーニング用チップ23によるクリーニング効果を十分に得ることができ、テスト時のコンタクト不良の発生を大幅に低減することができる。
【0048】
したがって、ハンドラ17による半導体装置の検査の歩留りを向上させることができるとともに、半導体装置の品質の向上も図ることができる。
【0049】
さらに、選別テストでの厳しいコンタクト条件を維持することができる。
【0050】
また、クリーニング効果を十分に得ることができるため、検査の信頼性を向上させることができ、これにより、再検査を低減もしくは実施しなくて済み、ハンドラ17の稼働率を大幅に向上させることができる。
【0051】
なお、ハンドラ17を停止させることなく、インラインで、かつ自動的にソケット3をクリーニング用チップ23によってクリーニングするため、これによってもハンドラ17の稼働率を向上させることができる。
【0052】
また、クリーニング用チップ23の交換なども作業者を介さずに自動で行うため、作業者への負担も軽減することができる。
【0053】
また、コンタクト不良の発生を大幅に低減することができるとともに、再検査を低減または廃止することができるため、ソケット3に対して半導体装置を抜き差しする回数を減らすことができる。したがって、QFP22のアウタリード22aのリード曲がりを低減して半導体装置の品質を向上させることができる。
【0054】
次に、ソケット3のクリーニングを自動的に行うタイミングについて、予め定められた所定数の半導体装置のテストごと以外の変形例について説明する。
【0055】
前記タイミングとしては、予め定められた回数連続してQFP22が不良と判定されるごとに自動的にソケット3内にクリーニング用チップ23を配置してクリーニングしてもよい。
【0056】
例えば、テストにおいて5回連続してコンタクトフェイル(接触不良)が発生した場合、自動的にクリーニング用チップ23によるソケット3のクリーニングを行ってもよい。
【0057】
また、テストによるQFP22の不良率が予め定められた割合に達するごとに、自動的にソケット3内にクリーニング用チップ23を配置してクリーニングしてもよい。
【0058】
例えば、QFP22のテストにおけるコンタクトフェイル(接触不良)の発生割合が3%に到達した場合、自動的にクリーニング用チップ23によるソケット3のクリーニングを行う。
【0059】
以上述べたソケット3のクリーニングを行うタイミングの2つの変形例についても、予め定められた所定数のテストごとに行う場合と同様の効果を得ることができる。
【0060】
また、クリーニングを行うタイミングについては、予め定められた所定数のテストごとの場合と、予め定められた回数連続して不良と判定されるごとの場合と、不良率が予め定められた割合に達するごとの場合との何れか1つであってもよいし、複数のタイミングを組み合わせてもよい。
【0061】
なお、クリーニングを行うタイミングは、必ずしもインラインでなくてもよく、例えば、工場などにおいて長時間(数日程度)ハンドラ17を停止させた後、稼働直前などにクリーニングを行ってもよく、あるいは製品のロット間などのように処理の流れが停止している時などにクリーニングを行ってもよい。
【0062】
次に、図13は、変形例のハンドラ17の構成を示すものであり、測定部17dに配置されたクリーニングヘッド17jに、予めクリーニング用チップ23が取り付けられているものである。
【0063】
この場合、ハンドラ17において、クリーニングチップ収容部17bなどが不要になり、ハンドラ17を小型化してコンパクトにすることができる。
【0064】
なお、図13に示す変形例のハンドラ17を用いても、図1に示すハンドラ17と同様の効果を得ることができる。
【0065】
また、図14は、ハンドラ17によって選別テストされる半導体装置の変形例を示すものであり、外部端子として半田などからなる複数のボール電極24aが取り付けられたBGA(Ball Grid Array)24を示している。BGA24では、BGA基板24bの表面上に封止部24cが形成され、裏面側に複数のボール電極24aが設けられている。
【0066】
BGA24をテストする場合、本実施の形態の半導体装置の製造方法によれば、ソケット3に抜き差しする回数が減ることにより、ボール電極24aの変形や脱落が低減され、BGA24の品質を向上させることができる。
【0067】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0068】
前記実施の形態では、検査対象の半導体装置として、リードタイプのQFP22やボール電極タイプのBGA24を取り上げて説明したが、前記半導体装置は、これらに限定されるものではなく、SOP(Small Outline Package)やLGA(Land Grid Array)などであってもよく、ソケット3に装着してハンドラ17によって選別テスト可能なものであればよい。
【0069】
さらに、ハンドラ17による検査対象が、図15に示すようなチップバーンイン用のキャリア2であってもよい。
【0070】
キャリア2は、半導体チップ1が装着されるベース4と、このベース4に開閉可能な蓋5とから構成され、ベース4には、半導体チップ1が収納される貫通孔6が形成され、さらにこの貫通孔6の内周側面下部に半導体チップ1を位置決めする位置決めガイド7が設けられている。ベース4の裏面には、多層配線層構造のテープ回路基板8と、このテープ回路基板8を補強する補強板9が設けられている。テープ回路基板8は、半導体チップ1の各電極に接触する各接触部10と、この各接触部10に電気的に接続され、半導体装置と配置および信号割付けにおいて互換性を持つ各端子部11を有している。
【0071】
テープ回路基板8の各端子部11は、ベース4の側面から突出し、テープ回路基板8の表面と裏面において露出されて配置されている。蓋5には、内側にプッシャー12が設けられ、蓋5の閉状態において半導体チップ1をテープ回路基板8に押圧することが可能となっている。また、蓋5の閉状態においては、蓋5に設けられたラッチ13がベース4の嵌合部14に嵌合する構造となっている。
【0072】
ソケット3は、半導体チップ1を封止した際の半導体装置のバーンイン試験を行うバーンインボード上のソケット部材と同じ構造であり、半導体チップ1をパッケージ構造に組み立てた後に行っていた既存のバーンイン試験の試験治具や試験装置をそのまま用いることが可能となっている。ソケット3には、半導体チップ1が搭載されたキャリア2が挿入される凹部15が形成され、この凹部15の内周底面周辺部にキャリア2のテープ回路基板8の各端子部11に接触する各ピン16が設けられ、この各ピン16が、図示しないバーンインボード上の各配線に接続されている。
【0073】
このようなソケット3の各ピン16のクリーニングにおいても前記実施の形態で説明したクリーニング用チップ23を用いてクリーニングを行うことが可能である。
【0074】
さらに、ハンドラ17による検査対象となる半導体装置は、MCM(Multi−Chip−Module)やDIMM(Dual In−line Memory Module) などのモジュール製品であってもよい。
【0075】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0076】
ハンドラを用いた選別工程においてコンタクト不良の発生を低減することができ、検査の歩留りを向上させることができる。また、検査の信頼性が向上するため、再検査を実施しなくて済み、ハンドラの稼働率の向上を図れる。さらに、再検査実施回数の低減によって、半導体装置のリードやボールへのダメージを大幅に改善することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態の半導体装置の製造方法で用いられるハンドラの構造の一例を示す平面図である。
【図2】図1に示すハンドラの構造の一例を示す側面図である。
【図3】図1に示すハンドラによるパッケージ移載時の状態の一例を示す部分断面図である。
【図4】図1に示すハンドラによるパッケージ圧接時の状態の一例を示す部分断面図である。
【図5】図1に示すハンドラによって選別が行われる半導体装置の構造の一例を示す外観斜視図である。
【図6】図1に示すハンドラのソケットをクリーニングするクリーニング用チップの構造の一例を示す外観斜視図である。
【図7】図6に示すクリーニング用チップの構造を示す側面図である。
【図8】図6に示すクリーニング用チップの構造を示す拡大部分断面図である。
【図9】図1に示すハンドラのソケットをクリーニングする変形例のクリーニング用チップの構造を示す拡大部分断面図である。
【図10】図1に示すハンドラによるクリーニング用チップ移載時の状態の一例を示す部分断面図である。
【図11】図1に示すハンドラによるクリーニング用チップ圧接時の状態の一例を示す部分断面図である。
【図12】図6に示すクリーニング用チップによるソケットクリーニング時の状態の一例を示す断面図と拡大部分断面図である。
【図13】本発明の実施の形態の半導体装置の製造方法で用いられる変形例のハンドラの構造を示す平面図である。
【図14】本発明の実施の形態の半導体装置の製造方法で選別が行われる変形例の半導体装置の構造を示す外観斜視図である。
【図15】(a),(b),(c) は本発明の実施の形態の変形例の半導体装置の製造方法で用いられるチップキャリアとそのソケットの構造を示す外観斜視図である。
【図16】本発明の実施の形態に対する比較例のクリーニング用シートを用いた際のクリーニング結果を示す評価結果図である。
【符号の説明】
1 半導体チップ
2 キャリア
3 ソケット
3a ソケット本体
3b コンタクトピン(端子)
3c ソケットカバー
4 ベース
5 蓋
6 貫通孔
7 位置決めガイド
8 テープ回路基板
9 補強板
10 接触部
11 端子部
12 プッシャー
13 ラッチ
14 嵌合部
15 凹部
16 ピン
17 ハンドラ
17a ローダロボット部
17b クリーニングチップ収容部
17c デバイス方向転換部
17d 測定部
17e トランスファ部
17f アンローダロボット部
17g プレス機構
17h プッシャー
17i テストヘッド
17j クリーニングヘッド
17k 吸着部
18 ローダトレイ
19 空トレイ
20 第1アンローダトレイ
21 第2アンローダトレイ
22 QFP(半導体装置)
22a アウタリード
22b 封止部
23 クリーニング用チップ
23a 研磨シート
23b 補強部材
23c 接着剤
23d 異物除去シート
24 BGA(半導体装置)
24a ボール電極
24b BGA基板
24c 封止部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor manufacturing technique, and more particularly to a technique that is effective when applied to improve the yield of inspection in a handler.
[0002]
[Prior art]
Conventionally, foreign matter adhering to a jig for semiconductor manufacturing can be removed by disposing a foreign matter removing sheet between the jig body and a lid member that can be opened and closed, and removes foreign matter from a connector part of the jig body. Foreign matter attached to the jig body is removed by contacting the sheet (for example, see Patent Document 1).
[0003]
In the repair of the contact failure of the socket in the semiconductor evaluation test device, a contact failure repairing polishing sheet is attached to the semiconductor evaluation test device socket, and the opening and closing operation of the socket causes the polishing layer of the contact failure repairing polishing sheet to be attached to the polishing material layer. Foreign matter adhering to the contact pins of the socket is removed by sliding the contact pins of the socket in contact (for example, see Patent Document 2).
[0004]
[Patent Document 1]
JP-A-9-178806 (
[0005]
[Patent Document 2]
JP-A-11-233220 (
[0006]
[Problems to be solved by the invention]
The present inventor evaluated the cleaning of the socket using the cleaning sheet, and examined the technique.
[0007]
The comparative example shown in FIG. 16 shows the result of the inventor's evaluation of the cleaning sheet. That is, the operation of mounting the semiconductor device in the socket and performing a device test, removing the tested semiconductor device from the socket, mounting the untested semiconductor device in the socket again, and performing the device test are repeated several thousand times. 4 shows a result of measuring a recovery rate of the contact terminal of the socket after being returned to the original state. The electrical resistance of the contact terminals of the socket was measured before the test and after cleaning with a cleaning sheet after performing the test several thousand times, and the recovery state of the electrical resistance was indicated as a percentage for each pin. It is a thing.
[0008]
As shown in FIG. 16, some pins have a recovery rate of 80% or more, but some pins have a recovery rate of not more than 50%. was gotten.
[0009]
That is, in the cleaning with the cleaning sheet, it is understood that the cleaning effect cannot be obtained unless the cleaning is performed at an appropriate frequency, and there is a problem that the cleaning is not performed at the appropriate frequency.
[0010]
It should be noted that
[0011]
Further, when cleaning the socket provided in the handler, if the cleaning is performed while the handler is stopped, a problem arises in that the operation rate of the apparatus is greatly reduced.In addition, the operator has to perform the cleaning manually. However, there is a problem that the burden on the operator is increased.
[0012]
An object of the present invention is to provide a method of manufacturing a semiconductor device which improves the yield of inspection.
[0013]
It is another object of the present invention to provide a method of manufacturing a semiconductor device for improving the operating rate of a handler.
[0014]
The above and other objects, objects, and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
[0015]
[Means for Solving the Problems]
The following is a brief description of an outline of typical inventions disclosed in the present application.
[0016]
That is, in the present invention, in a sorting step using a handler, a socket in which a semiconductor device is mounted is cleaned by arranging a cleaning chip in the socket at predetermined timings, and thereafter, the semiconductor is placed in the socket. The semiconductor device is tested by mounting the device.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
In the following embodiments, the description of the same or similar parts will not be repeated in principle unless necessary.
[0018]
Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, amount, range, etc.), a case where it is particularly specified and a case where it is clearly limited to a specific number in principle, etc. Except, the number is not limited to the specific number, and may be more than or less than the specific number.
[0019]
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In all the drawings for describing the embodiments, members having the same functions are denoted by the same reference numerals, and repeated description thereof will be omitted.
[0020]
FIG. 1 is a plan view showing an example of the structure of a handler used in the method of manufacturing a semiconductor device according to the embodiment of the present invention, FIG. 2 is a side view showing an example of the structure of the handler shown in FIG. 1, and FIG. 4 is a partial cross-sectional view showing an example of a state when the package is transferred by the handler shown in FIG. 4, FIG. 4 is a partial cross-sectional view showing an example of a state when the package is pressed by the handler shown in FIG. 1, and FIG. 5 is sorted by the handler shown in FIG. FIG. 6 is an external perspective view showing an example of the structure of a cleaning chip for cleaning the socket of the handler shown in FIG. 1, and FIG. 7 is an external perspective view showing an example of the structure of the cleaning device shown in FIG. FIG. 8 is an enlarged partial sectional view showing the structure of the cleaning chip shown in FIG. 6, and FIG. 9 is a side view showing the structure of the cleaning chip shown in FIG. FIG. 10 is an enlarged partial cross-sectional view showing the structure of the cleaning chip, FIG. 10 is a partial cross-sectional view showing an example of a state when the cleaning chip is transferred by the handler shown in FIG. 1, and FIG. FIG. 12 is a partial sectional view showing an example of a state at the time of cleaning, FIG. 12 is a sectional view and an enlarged partial sectional view showing an example of a state at the time of socket cleaning by the cleaning chip shown in FIG. 6, and FIG. 13 is a semiconductor according to an embodiment of the present invention. FIG. 14 is a plan view showing the structure of a modification of the handler used in the method of manufacturing a device, and FIG. 14 is an external perspective view showing the structure of a semiconductor device of a modification in which sorting is performed by the method of manufacturing a semiconductor device according to the embodiment of the present invention. FIGS. 15A, 15B and 15C are perspective views showing the structure of a chip carrier and its socket used in a method of manufacturing a semiconductor device according to a modification of the embodiment of the present invention. FIG, 16 is an evaluation result showing a cleaning results when using the cleaning sheet of the comparative example with respect to the embodiment of the present invention.
[0021]
The present embodiment describes a semiconductor device sorting process using the
[0022]
The
[0023]
Further, as shown in FIG. 2, a test head 17i is installed in the
[0024]
At the time of the test, the semiconductor device is sucked and conveyed by the
[0025]
The
[0026]
Next, the
[0027]
The
[0028]
The configuration of the
[0029]
It is preferable that the sheet surface of the polishing
[0030]
The
[0031]
Next, a method for manufacturing the semiconductor device of the present embodiment will be described.
[0032]
In the method of manufacturing a semiconductor device, in the step of selecting a semiconductor device using the
[0033]
In this embodiment, a read-type QFP (Quad Flat Package) 22 shown in FIG. 5 will be described as an example of a semiconductor device to be tested by the
[0034]
First, in the
[0035]
Thereafter, a predetermined electrical test is performed on the
[0036]
Such a series of operations is performed for one
[0037]
In the
[0038]
By repeating such an operation, a test is performed on a predetermined number of
[0039]
After performing a test on the tens to about 100
[0040]
Thereafter, the contact pins 3b as terminals in the
[0041]
At that time, as shown in FIG. 12, the
[0042]
Here, when the
[0043]
As a result, foreign matters such as solder chips adhering to the contact pins 3b are scraped off by the polishing
[0044]
After the cleaning of the contact pins 3b of the
[0045]
After the cleaning of the
[0046]
As described above, in the
[0047]
As a result, a sufficient cleaning effect by the
[0048]
Therefore, the yield of the inspection of the semiconductor device by the
[0049]
Further, strict contact conditions in the screening test can be maintained.
[0050]
In addition, since a sufficient cleaning effect can be obtained, the reliability of the inspection can be improved, so that re-inspection does not need to be reduced or performed, and the operation rate of the
[0051]
Since the
[0052]
In addition, since the replacement of the
[0053]
In addition, the occurrence of contact failures can be significantly reduced, and retesting can be reduced or eliminated, so that the number of times of inserting and removing a semiconductor device from the
[0054]
Next, modified timings for automatically cleaning the
[0055]
As the timing, the
[0056]
For example, when a contact failure (poor contact) occurs five times in a row in the test, the
[0057]
Further, the
[0058]
For example, when the occurrence rate of contact failure (poor contact) in the test of the
[0059]
In the two modified examples of the timing of cleaning the
[0060]
In addition, the timing of performing the cleaning is determined for each of a predetermined number of tests, each time a predetermined number of consecutive tests are performed, and when the failure rate reaches a predetermined rate. And the timing may be any one of them, or a plurality of timings may be combined.
[0061]
The timing of the cleaning need not always be in-line. For example, after stopping the
[0062]
Next, FIG. 13 shows a configuration of a
[0063]
In this case, the cleaning
[0064]
Note that the same effect as that of the
[0065]
FIG. 14 shows a modification of the semiconductor device to be sorted and tested by the
[0066]
When testing the
[0067]
As described above, the invention made by the inventor has been specifically described based on the embodiment of the invention. However, the invention is not limited to the embodiment of the invention, and various modifications may be made without departing from the gist of the invention. It goes without saying that it is possible.
[0068]
In the above-described embodiment, the
[0069]
Further, the inspection target by the
[0070]
The
[0071]
Each
[0072]
The
[0073]
The cleaning of each
[0074]
Further, the semiconductor device to be inspected by the
[0075]
【The invention's effect】
The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.
[0076]
The occurrence of contact failure can be reduced in the sorting process using the handler, and the yield of inspection can be improved. Further, since the reliability of the inspection is improved, it is not necessary to perform the re-inspection, and the operating rate of the handler can be improved. Further, by reducing the number of times of re-inspection, damage to leads and balls of the semiconductor device can be significantly improved.
[Brief description of the drawings]
FIG. 1 is a plan view showing an example of a structure of a handler used in a method of manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 2 is a side view showing an example of the structure of the handler shown in FIG.
FIG. 3 is a partial cross-sectional view showing an example of a state when a package is transferred by the handler shown in FIG. 1;
FIG. 4 is a partial cross-sectional view showing an example of a state at the time of pressing the package by the handler shown in FIG. 1;
5 is an external perspective view illustrating an example of a structure of a semiconductor device in which sorting is performed by the handler illustrated in FIG. 1;
6 is an external perspective view showing an example of a structure of a cleaning chip for cleaning a socket of the handler shown in FIG. 1;
FIG. 7 is a side view showing the structure of the cleaning chip shown in FIG.
8 is an enlarged partial cross-sectional view showing the structure of the cleaning chip shown in FIG.
FIG. 9 is an enlarged partial cross-sectional view illustrating a structure of a cleaning chip of a modified example for cleaning the socket of the handler illustrated in FIG. 1;
10 is a partial sectional view showing an example of a state when a cleaning chip is transferred by the handler shown in FIG. 1;
FIG. 11 is a partial cross-sectional view showing an example of a state when the cleaning chip is pressed by the handler shown in FIG. 1;
12A and 12B are a sectional view and an enlarged partial sectional view illustrating an example of a state at the time of socket cleaning by the cleaning chip illustrated in FIG. 6;
FIG. 13 is a plan view showing a structure of a handler according to a modification used in the method of manufacturing a semiconductor device according to the embodiment of the present invention;
FIG. 14 is an external perspective view illustrating a structure of a semiconductor device according to a modification in which selection is performed by the method of manufacturing a semiconductor device according to the embodiment of the present invention;
FIGS. 15 (a), (b) and (c) are external perspective views showing the structure of a chip carrier and its socket used in a method of manufacturing a semiconductor device according to a modification of the embodiment of the present invention.
FIG. 16 is an evaluation result diagram showing a cleaning result when a cleaning sheet of a comparative example to the embodiment of the present invention is used.
[Explanation of symbols]
DESCRIPTION OF
3c Socket cover 4
22a outer lead
Claims (5)
(a)前記ハンドラの前記ソケット内に前記半導体装置を装着して前記テストを行い、前記テスト後、前記半導体装置を前記ソケット内から取り出す工程と、
(b)前記(a)工程を数十から100個の前記半導体装置に対して行う工程と、
(c)前記(b)工程後、前記ソケット内にクリーニング用チップを配置して前記ソケットの端子をクリーニングする工程と、
(d)前記(c)工程後、前記ソケット内に前記半導体装置を装着して前記テストを行う工程とを有し、
前記ハンドラを用いた選別工程において前記ソケットを、数十から100個の前記半導体装置をテストするごとに前記クリーニング用チップによってクリーニングし、その後、前記半導体装置のテストを行うことを特徴とする半導体装置の製造方法。After cleaning a socket in which a semiconductor device is mounted in a sorting step using a handler, a method for manufacturing a semiconductor device for testing the semiconductor device,
(A) mounting the semiconductor device in the socket of the handler, performing the test, and removing the semiconductor device from the socket after the test;
(B) performing the step (a) on several tens to 100 semiconductor devices;
(C) after the step (b), cleaning a terminal of the socket by disposing a cleaning chip in the socket;
(D) after the step (c), mounting the semiconductor device in the socket and performing the test.
The semiconductor device, wherein in the sorting step using the handler, the socket is cleaned by the cleaning chip every time when several tens to 100 semiconductor devices are tested, and thereafter, the semiconductor device is tested. Manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003004300A JP2004219144A (en) | 2003-01-10 | 2003-01-10 | Manufacturing method for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003004300A JP2004219144A (en) | 2003-01-10 | 2003-01-10 | Manufacturing method for semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004219144A true JP2004219144A (en) | 2004-08-05 |
Family
ID=32895319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003004300A Pending JP2004219144A (en) | 2003-01-10 | 2003-01-10 | Manufacturing method for semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004219144A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007309675A (en) * | 2006-05-16 | 2007-11-29 | Olympus Corp | Sample rack supply-and-recovery system |
KR200449247Y1 (en) | 2008-07-12 | 2010-06-25 | 윤점채 | Cleaning Tool for Socket circuit contact |
JP2011059010A (en) * | 2009-09-11 | 2011-03-24 | Ueno Seiki Kk | Test contact, its cleaning method, and semiconductor manufacturing device |
JP2011095169A (en) * | 2009-10-30 | 2011-05-12 | Seiko Epson Corp | Device for inspecting electronic component |
-
2003
- 2003-01-10 JP JP2003004300A patent/JP2004219144A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007309675A (en) * | 2006-05-16 | 2007-11-29 | Olympus Corp | Sample rack supply-and-recovery system |
KR200449247Y1 (en) | 2008-07-12 | 2010-06-25 | 윤점채 | Cleaning Tool for Socket circuit contact |
JP2011059010A (en) * | 2009-09-11 | 2011-03-24 | Ueno Seiki Kk | Test contact, its cleaning method, and semiconductor manufacturing device |
JP2011095169A (en) * | 2009-10-30 | 2011-05-12 | Seiko Epson Corp | Device for inspecting electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7733106B2 (en) | Apparatus and method of testing singulated dies | |
US7514946B2 (en) | Semiconductor carrier tray, and burn-in board, burn-in test method, and semiconductor manufacturing method using the semiconductor carrier tray | |
JP2000292485A (en) | Socket for electrical inspection of bag package and inspection method employing it | |
JPH09503577A (en) | Reusable die carrier for burn-in and burn-in processing | |
US6287878B1 (en) | Method of fabricating chip scale package | |
KR100510501B1 (en) | Test kit for semiconductor package and test method thereof | |
JP2010202392A (en) | Ic automatic handler | |
KR100640634B1 (en) | Testing kit of semiconductor package and method for testing semiconductor package using the same | |
CN117648892A (en) | Method and system for dynamically adjusting aging test parameters by using AI | |
JP2004219144A (en) | Manufacturing method for semiconductor device | |
KR20180121558A (en) | Substrate inspection device | |
JP2004333499A (en) | Test method of semiconductor device | |
JP2004055837A (en) | Prober and method for inspecting semiconductor device | |
KR100305683B1 (en) | Burn-in board for bwrn-in test | |
US7498180B2 (en) | Method for manufacturing semiconductor device | |
JPH0789126B2 (en) | Method for testing electrical characteristics of hybrid integrated circuit board | |
JP2908470B2 (en) | IC inspection method | |
WO2003096158A2 (en) | Method and apparatus for assembling printed circuit boards | |
KR20060040822A (en) | Testing socket of having probe card | |
JPH0980116A (en) | Socket for semiconductor chip | |
KR100835467B1 (en) | Air cleaning unit for probe card | |
KR100220916B1 (en) | Socket for testing semiconductor chip | |
JPH0227676A (en) | Socket for device | |
JP2018036221A (en) | Reliability test board using ic tray for device transportation | |
KR20030088296A (en) | Pogopin cleanning card of performence board for semiconductor testing devices and cleanning method |