JP2004214705A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2004214705A
JP2004214705A JP2004125712A JP2004125712A JP2004214705A JP 2004214705 A JP2004214705 A JP 2004214705A JP 2004125712 A JP2004125712 A JP 2004125712A JP 2004125712 A JP2004125712 A JP 2004125712A JP 2004214705 A JP2004214705 A JP 2004214705A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring pattern
substrate
manufacturing
flexible substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004125712A
Other languages
Japanese (ja)
Other versions
JP2004214705A5 (en
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004125712A priority Critical patent/JP2004214705A/en
Publication of JP2004214705A publication Critical patent/JP2004214705A/en
Publication of JP2004214705A5 publication Critical patent/JP2004214705A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device capable of improving mounting accuracy, and also to provide the semiconductor device manufactured by the method, an apparatus for manufacturing the semiconductor device, a circuit board, and an electronic instrument. <P>SOLUTION: This method of manufacturing a semiconductor device comprising the steps of preparing a flexible substrate 10 which comprises a substrate 12 having optical transparency and an interconnecting pattern 14 formed on one surface of the substrate 12, thereby having the optical transparency in a region other than the interconnecting pattern 14, recognizing a position of the interconnecting pattern 14 by seeing through the flexible substrate 10 from a surface of the substrate 12 opposite to the surface on which the interconnecting pattern 14 is formed, recognizing positions of electrodes 32 formed on a semiconductor chip 30 in a direction identical to that in recognizing the interconnecting pattern 14; and aligning the interconnecting pattern 14 with the electrodes 32 to bond the semiconductor chip 30 to the flexible substrate 10 by a face down bonding. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

本発明は、半導体装置及びその製造方法、半導体装置の製造装置、回路基板並びに電子機器に関する。   The present invention relates to a semiconductor device and a method for manufacturing the same, a semiconductor device manufacturing apparatus, a circuit board, and an electronic apparatus.

近年の電子機器の小型化に伴い、高密度実装に適した半導体装置のパッケージが要求されている。これに応えるために、ＢＧＡ（Ball Grid Array） やＣＳＰ（Chip Scale/Size Package） のような表面実装型パッケージが開発されている。表面実装型パッケージでは、配線パターンの形成された基板に、半導体チップがフェースダウン実装される。   With the recent miniaturization of electronic devices, semiconductor device packages suitable for high-density mounting have been demanded. In order to respond to this, surface mount packages such as BGA (Ball Grid Array) and CSP (Chip Scale / Size Package) have been developed. In a surface mount package, a semiconductor chip is mounted face down on a substrate on which a wiring pattern is formed.

従来の表面実装型パッケージの製造方法では、配線パターンと半導体チップの電極との位置合わせを行うために、光学系を使用していた。つまり、半導体チップの電極を有する面と、基板の配線パターンを有する面との間に、光学系を配置させて、両方の面をカメラで撮像して位置を把握して位置決めを行っていた。これによれば、光学系が複雑であるため、誤差が生じやすくて実装精度の低下を招いていた。   In a conventional method of manufacturing a surface mount package, an optical system is used to align a wiring pattern with an electrode of a semiconductor chip. That is, the optical system is arranged between the surface of the semiconductor chip having the electrodes and the surface of the substrate having the wiring patterns, and the positions are determined by capturing the positions of both surfaces by using a camera. According to this, since the optical system is complicated, an error is likely to occur, and the mounting accuracy is reduced.

本発明は、この問題点を解決するものであり、その目的は、実装精度を向上させる半導体装置の製造方法、その方法により製造された半導体装置、半導体装置の製造装置、回路基板並びに電子機器を提供することにある。   The present invention solves this problem, and an object of the present invention is to provide a method of manufacturing a semiconductor device that improves mounting accuracy, a semiconductor device manufactured by the method, an apparatus for manufacturing a semiconductor device, a circuit board, and an electronic device. To provide.

（１）本発明に係る半導体装置の製造方法は、光透過性の基板の一方の面に配線パターンが形成されたフレキシブル基板と、半導体素子に形成された電極とを接続する半導体装置の製造方法であって、
前記半導体素子が形成される側とは異なる側に検出手段を配置し、
前記検出手段により前記電極及び前記配線パターンの少なくとも一方の位置を検出し、
前記配線パターンと前記電極とを電気的に接続する。
（２）この製造方法において、
前記フレキシブル基板における前記配線パターンの形成された面とは反対側の面から、前記配線パターンの位置と前記電極の位置を前記検出手段により検出してもよい。これによれば、光透過性の基板が使用されるので、フレキシブル基板の裏面から透かして配線パターンを認識することができる。このことにより、同一又は平行方向に視線を向けて認識を行っても、配線パターンと電極とを向かい合う方向又はこれと平行方向に向けることができる。そして、認識を終えて、フレキシブル基板及び半導体素子を、互いに平行移動させるだけでフェースダウンボンディングを行うことができる。その結果、複雑な光学系を使用せずに、実装精度を向上させることができる。
（３）この製造方法において、
前記フレキシブル基板は、接着剤なしに、前記配線パターンが前記基板に形成された２層フレキシブル基板であってもよい。一般的に使用される接着剤は光の透過を妨げるので、このような接着剤を使用しない２層フレキシブル基板を使用することで、フレキシブル基板の裏面から配線パターンを認識することができる。
（４）この半導体装置の製造方法において、
前記配線パターンは、スパッタリングにより前記基板に形成されたものであってもよい。このように、スパッタリングにより基板に配線パターンを形成することで、裏面からの配線パターンの認識が容易になる。
（５）この半導体装置の製造方法において、
前記基板は、ポリエチレンテレフタレートで形成されたものであってもよい。ポリエチレンテレフタレートは、光透過性を有する材料の例である。
（６）この半導体装置の製造方法において、
前記検出手段は、カメラからなり、
前記配線パターンの位置と前記電極の位置をカメラによって検出し、
前記カメラは、前記配線パターンが形成された前記フレキシブル基板及び前記電極が形成された前記半導体素子のいずれか一方を撮像後、他方の撮像を行ってもよい。
（７）この半導体装置の製造方法において、
前記カメラは、平行に移動して前記配線パターンもしくは前記電極を撮像してもよい。
（８）本発明に係る半導体装置は、上記方法により製造されたものである。
（９）本発明に係る半導体装置は、基板上に形成された配線パターンを有するフレキシブル基板と、半導体素子とを含む半導体装置であって、
前記基板は光透過特性を有してなり、前記基板上に形成された配線パターンと前記半導体素子に形成された電極とが電気的に接続してなる。
（１０）この半導体装置は、
前記半導体素子をフェースダウンボンディングして前記配線パターンと接続してなるものであってもよい。
（１１）本発明に係る半導体装置の製造装置は、フレキシブル基板を搬送する第１搬送手段と、半導体素子を搬送する第２搬送手段と、位置検出をするための検出手段とを有する半導体装置の製造装置であって、
前記検出手段は、前記半導体素子が配置された側とは異なる側に配置され、前記フレキシブル基板に形成された配線パターンの位置もしくは前記半導体素子に形成された電極の位置を検出する。
（１２）本発明に係る回路基板には、上記半導体装置が実装されている。
（１３）本発明に係る電子機器は、上記回路基板を有する。 (1) A method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device in which a flexible substrate having a wiring pattern formed on one surface of a light-transmitting substrate is connected to an electrode formed on a semiconductor element. And
Detecting means is arranged on a side different from the side on which the semiconductor element is formed,
The detecting means detects the position of at least one of the electrode and the wiring pattern,
The wiring pattern and the electrode are electrically connected.
(2) In this manufacturing method,
The position of the wiring pattern and the position of the electrode may be detected by the detection means from a surface of the flexible substrate opposite to a surface on which the wiring pattern is formed. According to this, since the light transmissive substrate is used, the wiring pattern can be recognized through the back surface of the flexible substrate. Thus, even if the recognition is performed by directing the line of sight in the same or parallel direction, the wiring pattern and the electrode can be directed in the facing direction or in the parallel direction. After the recognition, the face-down bonding can be performed only by moving the flexible substrate and the semiconductor element in parallel with each other. As a result, the mounting accuracy can be improved without using a complicated optical system.
(3) In this manufacturing method,
The flexible substrate may be a two-layer flexible substrate in which the wiring pattern is formed on the substrate without using an adhesive. Since a commonly used adhesive prevents light transmission, a wiring pattern can be recognized from the back surface of the flexible substrate by using a two-layer flexible substrate that does not use such an adhesive.
(4) In this method of manufacturing a semiconductor device,
The wiring pattern may be formed on the substrate by sputtering. As described above, by forming the wiring pattern on the substrate by sputtering, the wiring pattern can be easily recognized from the back surface.
(5) In the method of manufacturing a semiconductor device,
The substrate may be formed of polyethylene terephthalate. Polyethylene terephthalate is an example of a light-transmitting material.
(6) In this method of manufacturing a semiconductor device,
The detection means comprises a camera,
The position of the wiring pattern and the position of the electrode are detected by a camera,
The camera may take an image of one of the flexible substrate on which the wiring pattern is formed and the semiconductor element on which the electrode is formed, and then take an image of the other.
(7) In this method of manufacturing a semiconductor device,
The camera may move in parallel to image the wiring pattern or the electrode.
(8) A semiconductor device according to the present invention is manufactured by the above method.
(9) A semiconductor device according to the present invention is a semiconductor device including: a flexible substrate having a wiring pattern formed on a substrate; and a semiconductor element.
The substrate has a light transmission property, and a wiring pattern formed on the substrate is electrically connected to an electrode formed on the semiconductor element.
(10) This semiconductor device
The semiconductor element may be connected to the wiring pattern by face-down bonding.
(11) An apparatus for manufacturing a semiconductor device according to the present invention is a semiconductor device manufacturing apparatus comprising: a first transport unit that transports a flexible substrate; a second transport unit that transports a semiconductor element; and a detecting unit that detects a position. A manufacturing device,
The detection means is disposed on a side different from the side on which the semiconductor element is disposed, and detects a position of a wiring pattern formed on the flexible substrate or a position of an electrode formed on the semiconductor element.
(12) The semiconductor device is mounted on a circuit board according to the present invention.
(13) An electronic device according to the present invention includes the circuit board described above.

以下、本発明の好適な実施の形態について図面を参照して説明する。   Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

図１（Ａ）〜図１（Ｃ）は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、図１（Ａ）に示すように、フレキシブル基板１０が用意される。フレキシブル基板１０は、ベース基板１２及び配線パターン１４を含む。   1A to 1C are diagrams illustrating a method for manufacturing a semiconductor device according to an embodiment to which the present invention is applied. In this embodiment, a flexible substrate 10 is prepared as shown in FIG. The flexible substrate 10 includes a base substrate 12 and a wiring pattern 14.

基板１２は、例えば有機系又は樹脂系の材料から形成されたもので可撓性を有する。また、基板１２は光透過性を有し、可視光が透過するのであれば、透過率は問わない。可撓性及び光透過性を有する限り、基板１２の材料は限定されない。光透過率の高い材料として、例えば、ポリエチレンテレフタレート（ＰＥＴ）が挙げられる。あるいは、ポリイミド樹脂を使用してもよい。ポリイミド樹脂を使用した基板１２は、着色されているので、その厚みは、７５μｍ以下であることが好ましく、さらに５０μｍ以下であることが一層好ましい。また、基板１２の材料として、ＰＥＳ（ポリエーテルサルフォン）や、ＰＥＥＫ（ポリエーテルエーテルケトン）などの耐熱エンジニアリングプラスチックフィルムを使用してもよい。これらの材料は、透明であるか、または着色されていても色が薄いので
、厚みが問題にならないことが多い。 The substrate 12 is formed of, for example, an organic or resin material and has flexibility. The substrate 12 has any light transmittance as long as it has a light transmitting property and transmits visible light. The material of the substrate 12 is not limited as long as it has flexibility and light transmittance. As a material having a high light transmittance, for example, polyethylene terephthalate (PET) is given. Alternatively, a polyimide resin may be used. Since the substrate 12 using the polyimide resin is colored, the thickness is preferably 75 μm or less, and more preferably 50 μm or less. Further, as the material of the substrate 12, a heat-resistant engineering plastic film such as PES (polyethersulfone) or PEEK (polyetheretherketone) may be used. The thickness of these materials is often not a problem because they are transparent or tinted, even if they are colored.

配線パターン１４は、基板１２の一方の面に形成される。なお、基板１２の一方の面の配線パターン１４の他に、他方の面に配線パターンを形成してもよいが、この他方の面に形成される配線パターンは本発明の必須の構成要件ではない。   The wiring pattern 14 is formed on one surface of the substrate 12. In addition to the wiring pattern 14 on one surface of the substrate 12, a wiring pattern may be formed on the other surface, but the wiring pattern formed on the other surface is not an essential component of the present invention. .

配線パターン１４は、スパッタリング等により基板１２に銅などの導電性の膜を被着し、これをエッチングして形成することができる。この場合には、基板１２に配線パターン１４が直接形成され、接着剤が介在しない２層基板となる。接着剤は、一般的に遮光性を有する。フレキシブル基板１０によれば、遮光性の接着剤が介在しないので、光透過性の基板１２を透かして、配線パターン１４を裏面から認識することができる。詳しくは、基板１２における配線パターン１４が形成された面とは反対側の面から、基板１２を透かして、配線パターン１４を視覚的に認識することができる。基板１２として、ポリイミド樹脂を選択した場合、基板１２が着色されているため、配線パターン１４の形成面とは逆の面からのパターン認識性をより上げるため、上述した２層基板、特にポリイミド樹脂上にスパッタリングで銅などを形成したタイプの方が、この形態には望ましい。ここで、基板１２が光透過率の高いＰＥＴなどで形成されていれば、配線パターン１４の認識がよりしやすいので、接着剤付の３層基板の選択も可能である。   The wiring pattern 14 can be formed by depositing a conductive film such as copper on the substrate 12 by sputtering or the like and etching the conductive film. In this case, the wiring pattern 14 is directly formed on the substrate 12, and a two-layer substrate without an adhesive is provided. The adhesive generally has light-shielding properties. According to the flexible substrate 10, since the light-shielding adhesive is not interposed, the wiring pattern 14 can be recognized from the back surface through the light-transmitting substrate 12. Specifically, the wiring pattern 14 can be visually recognized through the substrate 12 from the surface of the substrate 12 opposite to the surface on which the wiring pattern 14 is formed. When a polyimide resin is selected as the substrate 12, the substrate 12 is colored, so that the pattern recognition from the surface opposite to the surface on which the wiring pattern 14 is formed can be further improved. A type in which copper or the like is formed by sputtering is more preferable for this embodiment. Here, if the substrate 12 is formed of PET or the like having a high light transmittance, the wiring pattern 14 can be more easily recognized, so that a three-layer substrate with an adhesive can be selected.

基板１２には、スルーホール１８が形成されており、配線パターン１４は、スルーホール１８上を通る。すなわち、スルーホール１８上を配線パターン１４がまたぐように形成されている。そして、スルーホール１８を介して、配線パターン１４は、基板１２における配線パターン１４が形成された面とは反対側の面に接続できるようになっている。こうして、基板１２における配線パターン１４の形成された面とは反対側の面に、配線パターン１４に電気的に接続された外部電極３４（図１（Ｃ）参照）を形成することができる。なお、スルーホール１８の内面に、金や銅などの導電部材をメッキしてもよい。   A through hole 18 is formed in the substrate 12, and the wiring pattern 14 passes over the through hole 18. That is, the wiring pattern 14 is formed so as to straddle the through hole 18. The wiring pattern 14 can be connected to the surface of the substrate 12 opposite to the surface on which the wiring pattern 14 is formed via the through hole 18. Thus, the external electrodes 34 (see FIG. 1C) electrically connected to the wiring pattern 14 can be formed on the surface of the substrate 12 opposite to the surface on which the wiring pattern 14 is formed. The inner surface of the through hole 18 may be plated with a conductive member such as gold or copper.

配線パターン１４には、ランド１６が形成されており、半導体素子３０の電極３２との接合がしやすくなっている。なお、ランド１６上にバンプを形成してもよい。   The land 16 is formed on the wiring pattern 14, so that the land 16 is easily joined to the electrode 32 of the semiconductor element 30. Note that bumps may be formed on the lands 16.

以上説明してきたように、フレキシブル基板１０として短冊のものを用いても良いし、図２に示すテープキャリア２０を使用してもよい。テープキャリア２０は、長尺状又はテープ状の基板２２と、基板２２の少なくとも一方の面に形成された配線パターン２４と、で構成され、図示しないリールに巻き取られて用意される。基板２２には、幅方向の両端部に、長さ方向に沿って連続的にスプロケットホール２６が形成されている。スプロケットホール２６は、テープキャリア２０を巻き取ったり引き出すときに、スプロケット１０４（図１（Ａ）参照）に噛み合うようになっている。   As described above, a strip-shaped flexible substrate 10 may be used, or the tape carrier 20 shown in FIG. 2 may be used. The tape carrier 20 includes a long or tape-shaped substrate 22 and a wiring pattern 24 formed on at least one surface of the substrate 22, and is prepared by being wound on a reel (not shown). Sprocket holes 26 are continuously formed in the substrate 22 at both ends in the width direction along the length direction. The sprocket hole 26 meshes with the sprocket 104 (see FIG. 1A) when the tape carrier 20 is wound or pulled out.

本実施の形態で使用される製造装置は、フレキシブル基板１０を搬送するスプロケット１０４などの第１搬送手段と、半導体素子３０を搬送する吸着治具１０２などの第２搬送手段と、位置検出をするためのカメラ１００などの検出手段とを有する。   The manufacturing apparatus used in the present embodiment performs position detection with a first transfer unit such as a sprocket 104 for transferring the flexible substrate 10 and a second transfer unit such as a suction jig 102 for transferring the semiconductor element 30. And a detection means such as a camera 100 for the operation.

本実施の形態では、上記フレキシブル基板１０と半導体素子３０とを、図１（Ａ）に示すように配置する。図１（Ａ）において、フレキシブル基板１０における配線パターン１４が形成された面と、半導体素子３０における電極３２が形成された面とは、反対の方向であって、面に沿って平行移動したときに対面し得る方向を向いている。言い換えると、フレキシブル基板１０における配線パターン１４が形成された面とは反対側の面と、半導体素子３０における電極３２が形成された面とは、同じ方向を向くとともに、平面視において重ならないようにずれている。   In the present embodiment, the flexible substrate 10 and the semiconductor element 30 are arranged as shown in FIG. In FIG. 1A, the surface on which the wiring pattern 14 is formed on the flexible substrate 10 and the surface on which the electrode 32 is formed on the semiconductor element 30 are in opposite directions, and are parallel to each other along the surface. Facing the direction that can face. In other words, the surface of the flexible substrate 10 opposite to the surface on which the wiring pattern 14 is formed and the surface of the semiconductor element 30 on which the electrode 32 is formed face in the same direction and do not overlap in plan view. It is out of alignment.

また、フレキシブル基板１０及び半導体素子３０は、それぞれ、配線パターン１４が形成された面又は電極３２が形成された面に沿って、平行移動できるように、図示しないスライド手段にて保持されている。   The flexible substrate 10 and the semiconductor element 30 are held by slide means (not shown) so that they can move in parallel along the surface on which the wiring pattern 14 is formed or the surface on which the electrode 32 is formed.

図１（Ａ）において、カメラ１００は、フレキシブル基板１０における配線パターン１４が形成された面とは反対側の面と、半導体素子３０における電極３２が形成された面と、に対面可能な方向であって、いずれか一方の面に実際に対面して、カメラ１００が配置されている。すなわち、カメラ１００は、フレキシブル基板１０における配線パターン１４が形成された面とは反対側の面に配置されている。または、半導体素子３０における電極３２が形成された面に配置されている。なお、カメラ１００は、位置が固定されている。   In FIG. 1A, the camera 100 is oriented in a direction that can face a surface of the flexible substrate 10 opposite to the surface on which the wiring pattern 14 is formed and a surface of the semiconductor element 30 on which the electrode 32 is formed. The camera 100 is arranged so as to actually face one of the surfaces. That is, the camera 100 is disposed on the surface of the flexible substrate 10 opposite to the surface on which the wiring patterns 14 are formed. Alternatively, it is arranged on the surface of the semiconductor element 30 on which the electrode 32 is formed. The position of the camera 100 is fixed.

ここで、カメラ１００は、フレキシブル基板１０における配線パターン１４が形成された面とは反対側に配置されていても、上述したように、フレキシブル基板１０の基板１２が光透過性を有するので、基板１２を透かして配線パターン１４を撮像することができる。   Here, even if the camera 100 is arranged on the opposite side of the surface of the flexible substrate 10 on which the wiring pattern 14 is formed, as described above, the substrate 12 of the flexible substrate 10 has light transmittance. 12, the wiring pattern 14 can be imaged.

カメラ１００は、配線パターン１４及び電極３２のうち、視野に入っている一方を撮像する。これにより、これらの位置が認識される。なお、フレキシブル基板１０を撮像する場合は、具体的には、配線パターン１４における電極３２との接合部となるランド１６の位置を検出手段（例えばカメラ１００）が認識する。詳しくは、予め配線パターン１４の形状、ランド１６の形状及び配線パターン１４上での位置などの基礎情報を、記憶手段に記憶させておく。そして、基板１２を透かして配線パターン１４を撮像し、基礎情報と、カメラ１００にて撮像されて得られた配線パターン１４の画像情報と、に基づいてランド１６の位置を認識する。さらに、精密な位置合わせ精度が要求される場合は、ランドとは別に専用の位置合わせマークを配線パターンと同一プロセスで設けておき、基板１２を透
かして位置合わせマークを撮像し、これを位置基準としてランドの位置を算出してもよい。この認識は、演算処理手段によって行われ、認識された位置のデータは、記憶手段に蓄積してもよい。 The camera 100 captures an image of one of the wiring pattern 14 and the electrode 32 that is in the field of view. Thereby, these positions are recognized. When imaging the flexible substrate 10, specifically, the detection unit (for example, the camera 100) recognizes the position of the land 16 which is a bonding portion between the wiring pattern 14 and the electrode 32. Specifically, basic information such as the shape of the wiring pattern 14, the shape of the land 16, and the position on the wiring pattern 14 is stored in the storage unit in advance. Then, the wiring pattern 14 is imaged through the substrate 12, and the position of the land 16 is recognized based on the basic information and the image information of the wiring pattern 14 obtained by imaging with the camera 100. Further, when precise alignment accuracy is required, a dedicated alignment mark is provided separately from the land in the same process as the wiring pattern, and the alignment mark is imaged through the substrate 12 and is referred to as a position reference. May be used to calculate the position of the land. This recognition is performed by the arithmetic processing means, and the data of the recognized position may be stored in the storage means.

こうして、配線パターン１４及び電極３２のうちの一方の位置を認識すると、この認識対象となったフレキシブル基板１０及び半導体素子３０のうちの一方を平行移動し、他方をカメラ１００の視野に入れる。そして、同様にして、配線パターン１４及び電極３２のうちの他方の位置を認識する。なお、フレキシブル基板１０及び半導体素子３０を平行移動するときに、その移動方向及び移動距離を記憶しておくことで、配線パターン１４及び電極３２の位置のデータをその後も有効に利用することができる。   When the position of one of the wiring pattern 14 and the electrode 32 is recognized in this way, one of the flexible substrate 10 and the semiconductor element 30 that has been recognized is moved in parallel, and the other is put in the field of view of the camera 100. Then, similarly, the other position of the wiring pattern 14 and the electrode 32 is recognized. When the flexible substrate 10 and the semiconductor element 30 are moved in parallel, by storing the moving direction and the moving distance, the data on the positions of the wiring patterns 14 and the electrodes 32 can be effectively used thereafter. .

こうして、配線パターン１４における電極３２との接合部となるランド１６と、電極３２との位置を認識できるので、次に両者の位置合わせを行う（図１（Ｂ）参照）。さらに、位置合わせを行った後に、基板１２を透かして、電極３２とランド１６の位置が合っているか確認することができ、確実な位置合わせを画像として確認後、次の接合工程に入れるのが本発明の大きな特徴である。   In this way, the position of the land 32, which is the junction with the electrode 32 in the wiring pattern 14, and the position of the electrode 32 can be recognized. Next, the two are aligned (see FIG. 1B). Furthermore, after the alignment is performed, it is possible to check through the substrate 12 whether the position of the electrode 32 and the land 16 is aligned, and after confirming the reliable alignment as an image, it is necessary to enter the next bonding step. This is a major feature of the present invention.

以上の工程によれば、カメラ１００を固定したままで、複雑な光学系もないにもかかわらず、配線パターン１４における電極３２との接合部となるランド１６と電極３２との位置合わせを簡単に行うことができる。   According to the above steps, the positioning of the electrode 32 and the land 16 which is the junction with the electrode 32 in the wiring pattern 14 can be easily performed even though the camera 100 is fixed and there is no complicated optical system. It can be carried out.

次に、図１（Ｂ）に示すように、ランド１６と電極３２とをフェースダウンボンディングする。本実施の形態では、汎用のギャングボンディング方式のボンダを使用し、フレキシブル基板１０における配線パターン１４の形成された面とは反対側の面から、ボンディングツール２００を半導体素子３０の方向に押圧する。   Next, as shown in FIG. 1B, the lands 16 and the electrodes 32 are face-down bonded. In the present embodiment, a bonding tool 200 is pressed in the direction of the semiconductor element 30 from the surface of the flexible substrate 10 opposite to the surface on which the wiring pattern 14 is formed, using a general-purpose gang bonding type bonder.

なお、図２に示すように、テープキャリア２０がフレキシブル基板１０として使用されるときには、複数のユニットとしての半導体装置について位置合わせを行ってから、連続的に図１（Ｂ）に示す工程を行ってもよい。   As shown in FIG. 2, when the tape carrier 20 is used as the flexible substrate 10, after aligning the semiconductor devices as a plurality of units, the process shown in FIG. You may.

こうして、ランド１６と電極３２とが接合されると、図１（Ｃ）に示すように、スルーホール１８を介して、配線パターン１４の上にボール状にハンダを設けて外部電極３４を形成する。そして、フレキシブル基板１０を、半導体素子３０の外形に沿って、あるいは任意の形状に打ち抜いて半導体装置３６を得ることができる。   When the lands 16 and the electrodes 32 are joined in this way, as shown in FIG. 1C, solder is provided in a ball shape on the wiring pattern 14 via the through holes 18 to form the external electrodes 34. . Then, the semiconductor device 36 can be obtained by punching the flexible substrate 10 along the outer shape of the semiconductor element 30 or into an arbitrary shape.

このように、本実施形態によれば、汎用のボンダを使用して、対面する方向を向くランド１６及び電極３２を、簡単に接合することができる。   As described above, according to the present embodiment, the land 16 and the electrode 32 facing each other can be easily joined using a general-purpose bonder.

以上、自動認識位置合わせ装置（工程）を用いる例について述べたが、本発明は、手動位置合わせ装置（カメラ映像をディスプレイで人が見て位置合わせする装置）にも適用でき、これが別の大きなメリットとなっている。これにより、高価な設備を使用しなくとも、簡易な装置で高精度な接合を行うことができる。   Although the example using the automatic recognition positioning device (process) has been described above, the present invention can also be applied to a manual positioning device (a device that allows a human to view a camera image on a display and perform positioning). It is an advantage. Thus, high-precision joining can be performed with a simple device without using expensive equipment.

なお、本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、図１（Ａ）に示す工程の代わりに、図３に示す工程を行ってもよい。すなわち、図１（Ａ）では、カメラ１００の位置が固定されて、フレキシブル基板１０及び半導体素子３０が平行移動するが、図３では、カメラ２００が平行移動し、フレキシブル基板１０及び半導体素子３０の位置が固定されている。これによっても、上記実施の形態と同様の効果を達成することができる。なお、図３において、フレキシブル基板１０及び半導体素子３０は、カメラ２００による撮像時に位置が固定されているが、フェースダウン実装を行うときには、平行移動して図１（Ｂ）に示すように位置合わせを行えることが好ましい。   Note that the present invention is not limited to the above embodiment, and various modifications are possible. For example, the process shown in FIG. 3 may be performed instead of the process shown in FIG. That is, in FIG. 1A, the position of the camera 100 is fixed, and the flexible substrate 10 and the semiconductor element 30 move in parallel. In FIG. 3, the camera 200 moves in parallel and the flexible substrate 10 and the semiconductor element 30 move. The position is fixed. This also achieves the same effect as the above embodiment. In FIG. 3, the positions of the flexible substrate 10 and the semiconductor element 30 are fixed at the time of imaging by the camera 200. However, when performing face-down mounting, the flexible substrate 10 and the semiconductor element 30 are moved in parallel and aligned as shown in FIG. It is preferable to be able to perform

上述した例では、全てＣＳＰ（Chip Size/Scale Package） 構造の製造を例にして述べたが、本発明に係る方法はこれに限らず、光透過性を有する基板を用いるＦＤ（Face Down） 構造全般の実装、例えばＣＯＦ（Chip On Flex）構造にも用いることができる。この場合でも、半導体素子と基板との接続工程にポイントがある。   In the above examples, the manufacture of a CSP (Chip Size / Scale Package) structure has been described as an example. However, the method according to the present invention is not limited to this, and an FD (Face Down) structure using a light-transmitting substrate. The present invention can also be used for general mounting, for example, a COF (Chip On Flex) structure. Even in this case, there is a point in the connection process between the semiconductor element and the substrate.

図４には、上述した実施形態に係る方法によって製造された半導体装置１１００を実装した回路基板１０００が示されている。回路基板１０００には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には、例えば銅からなる配線パターンが所望の回路となるように形成されている。そして、配線パターンと半導体装置１１００の外部電極とを機械的に接続することでそれらの電気的導通が図られる。   FIG. 4 shows a circuit board 1000 on which a semiconductor device 1100 manufactured by the method according to the above-described embodiment is mounted. Generally, an organic substrate such as a glass epoxy substrate is used for the circuit board 1000. On the circuit board 1000, a wiring pattern made of, for example, copper is formed so as to form a desired circuit. Then, by electrically connecting the wiring pattern to the external electrodes of the semiconductor device 1100, electrical continuity therebetween is achieved.

なお、半導体装置１１００は、実装面積をベアチップにて実装する面積にまで小さくすることができるので、この回路基板１０００を電子機器に用いれば電子機器自体の小型化が図れる。また、同一面積内においてはより実装スペースを確保することができ、高機能化を図ることも可能である。   Note that the mounting area of the semiconductor device 1100 can be reduced to an area for mounting with a bare chip. Therefore, if the circuit board 1000 is used for an electronic device, the size of the electronic device itself can be reduced. In addition, more mounting space can be secured within the same area, and higher functionality can be achieved.

そして、この回路基板１０００を備える電子機器として、図５には、ノート型パーソナルコンピュータ１２００が示されている。   FIG. 5 shows a notebook personal computer 1200 as an electronic apparatus including the circuit board 1000.

なお、上記実施の形態は、半導体装置に本発明を適用した例であるが、半導体装置と同様に多数の外部端子を必要とする面実装用の電子部品であれば、能動部品か受動部品かを問わず、本発明を適用することができる。電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。   Although the above embodiment is an example in which the present invention is applied to a semiconductor device, any electronic component for surface mounting that requires a large number of external terminals like a semiconductor device may be an active component or a passive component. Regardless, the present invention can be applied. Examples of the electronic component include a resistor, a capacitor, a coil, an oscillator, a filter, a temperature sensor, a thermistor, a varistor, a volume, and a fuse.

図１（Ａ）〜図１（Ｃ）は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明する図である。1A to 1C are diagrams illustrating a method for manufacturing a semiconductor device according to an embodiment to which the present invention is applied. 図２は、フレキシブル基板の例としてテープキャリアを示す図である。FIG. 2 is a diagram illustrating a tape carrier as an example of a flexible substrate. 図３は、本発明を適用した実施の形態の変形例を示す図である。FIG. 3 is a diagram showing a modification of the embodiment to which the present invention is applied. 図４は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。FIG. 4 is a diagram showing a circuit board on which the semiconductor device according to the present embodiment is mounted. 図５は、本実施の形態に係る半導体装置が実装された回路基板を備える電子機器を示す図である。FIG. 5 is a diagram illustrating an electronic apparatus including a circuit board on which the semiconductor device according to the present embodiment is mounted.

符号の説明Explanation of reference numerals

１０ フレキシブル基板、 １２ 基板、 １４ 配線パターン、 １６ ランド、
３０ 半導体素子、 ３２ 電極、 ３６ 半導体装置 10 flexible substrate, 12 substrate, 14 wiring pattern, 16 land,
Reference Signs List 30 semiconductor element, 32 electrode, 36 semiconductor device

Claims (13)

光透過性の基板の一方の面に配線パターンが形成されたフレキシブル基板と、半導体素子に形成された電極とを接続する半導体装置の製造方法であって、
前記半導体素子が形成される側とは異なる側に検出手段を配置し、
前記検出手段により前記電極及び前記配線パターンの少なくとも一方の位置を検出し、
前記配線パターンと前記電極とを電気的に接続する半導体装置の製造方法。 A method of manufacturing a semiconductor device for connecting a flexible substrate in which a wiring pattern is formed on one surface of a light-transmitting substrate and an electrode formed in a semiconductor element,
Detecting means is arranged on a side different from the side on which the semiconductor element is formed,
The detecting means detects the position of at least one of the electrode and the wiring pattern,
A method of manufacturing a semiconductor device for electrically connecting the wiring pattern and the electrode. 請求項１記載の半導体装置の製造方法において、
前記フレキシブル基板における前記配線パターンの形成された面とは反対側の面から、前記配線パターンの位置と前記電極の位置を前記検出手段により検出する半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1,
A method of manufacturing a semiconductor device, wherein a position of the wiring pattern and a position of the electrode are detected by the detection means from a surface of the flexible substrate opposite to a surface on which the wiring pattern is formed. 請求項１又は請求項２記載の半導体装置の製造方法において、
前記フレキシブル基板は、接着剤なしに、前記配線パターンが前記基板に形成された２層フレキシブル基板である半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1 or 2,
The method of manufacturing a semiconductor device, wherein the flexible substrate is a two-layer flexible substrate in which the wiring pattern is formed on the substrate without using an adhesive. 請求項３記載の半導体装置の製造方法において、
前記配線パターンは、スパッタリングにより前記基板に形成されたものである半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 3,
The method for manufacturing a semiconductor device, wherein the wiring pattern is formed on the substrate by sputtering. 請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
前記基板は、ポリエチレンテレフタレートで形成されたものである半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 1, wherein
The method of manufacturing a semiconductor device, wherein the substrate is formed of polyethylene terephthalate. 請求項１から請求項５のいずれかに記載の半導体装置の製造
方法において、
前記検出手段は、カメラからなり、
前記配線パターンの位置と前記電極の位置をカメラによって検出し、
前記カメラは、前記配線パターンが形成された前記フレキシブル基板及び前記電極が形成された前記半導体素子のいずれか一方を撮像後、他方の撮像を行う半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1, wherein
The detection means comprises a camera,
The position of the wiring pattern and the position of the electrode are detected by a camera,
The method of manufacturing a semiconductor device, wherein the camera captures an image of one of the flexible substrate on which the wiring pattern is formed and the semiconductor element on which the electrode is formed, and then captures the other. 請求項６記載の半導体装置の製造方法において、
前記カメラは、平行に移動して前記配線パターンもしくは前記電極を撮像する半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 6,
The method of manufacturing a semiconductor device, wherein the camera moves in parallel to image the wiring pattern or the electrode. 請求項１から請求項７のいずれかに記載の方法により製造された半導体装置。   A semiconductor device manufactured by the method according to claim 1. 基板上に形成された配線パターンを有するフレキシブル基板と、半導体素子とを含む半導体装置であって、
前記基板は光透過特性を有してなり、前記基板上に形成された配線パターンと前記半導体素子に形成された電極とが電気的に接続してなる半導体装置。 A flexible substrate having a wiring pattern formed on the substrate, a semiconductor device including a semiconductor element,
A semiconductor device in which the substrate has a light transmission characteristic and a wiring pattern formed on the substrate is electrically connected to an electrode formed on the semiconductor element. 請求項９記載の半導体装置において、
前記半導体素子をフェースダウンボンディングして前記配線パターンと接続してなる半導体装置。 The semiconductor device according to claim 9,
A semiconductor device in which the semiconductor element is connected to the wiring pattern by face-down bonding. フレキシブル基板を搬送する第１搬送手段と、半導体素子
を搬送する第２搬送手段と、位置検出をするための検出手段とを有する半導体装置の製造装置であって、
前記検出手段は、前記半導体素子が配置された側とは異なる側に配置され、前記フレキシブル基板に形成された配線パターンの位置もしくは前記半導体素子に形成された電極の位置を検出する半導体装置の製造装置。 An apparatus for manufacturing a semiconductor device, comprising: a first transport unit that transports a flexible substrate; a second transport unit that transports a semiconductor element; and a detection unit that detects a position,
The manufacturing of the semiconductor device, wherein the detecting means is disposed on a side different from the side on which the semiconductor element is disposed, and detects a position of a wiring pattern formed on the flexible substrate or a position of an electrode formed on the semiconductor element. apparatus. 請求項８から請求項１０のいずれかに記載の半導体装置が実装された回路基板。   A circuit board on which the semiconductor device according to claim 8 is mounted. 請求項１２記載の回路基板を有する電子機器。   An electronic device comprising the circuit board according to claim 12.
JP2004125712A 1998-07-31 2004-04-21 Method of manufacturing semiconductor device Pending JP2004214705A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004125712A JP2004214705A (en) 1998-07-31 2004-04-21 Method of manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP23034398 1998-07-31
JP2004125712A JP2004214705A (en) 1998-07-31 2004-04-21 Method of manufacturing semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP15473199A Division JP3919972B2 (en) 1998-07-31 1999-06-02 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2004214705A true JP2004214705A (en) 2004-07-29
JP2004214705A5 JP2004214705A5 (en) 2006-07-20

Family

ID=32827222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004125712A Pending JP2004214705A (en) 1998-07-31 2004-04-21 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2004214705A (en)

Similar Documents

Publication Publication Date Title
KR100472334B1 (en) Wiring board, semiconductor device and method of producing, testing and packaging the same, and circuit board and electronic equipment
JP3536728B2 (en) Semiconductor device, tape carrier, manufacturing method thereof, circuit board, electronic device, and tape carrier manufacturing apparatus
US6909488B2 (en) Electronic device, method of manufacturing the same, and electronic instrument
TW200812448A (en) Flexible electronic assembly
JP4487883B2 (en) Manufacturing method of electronic component built-in module
JP3919972B2 (en) Manufacturing method of semiconductor device
US7621683B2 (en) Compact camera module and the substrate thereof
US9356003B1 (en) Highly integrated flex sensor package
JP2004214705A (en) Method of manufacturing semiconductor device
KR101366164B1 (en) Flexible circuit board
JP2012243987A (en) Semiconductor device manufacturing method
JP3801300B2 (en) Manufacturing method of semiconductor device
JP2004289423A (en) Optical module, manufacturing method thereof, and electronic equipment
KR20000012074A (en) Semiconductor device and method of manufacturing the same, apparatus for manufacturing semiconductor device, circuit board, and electronic instrument
JP5501204B2 (en) Support substrate, method for manufacturing support substrate, and method for manufacturing multilayer wiring substrate
KR102521612B1 (en) Camera module
JP2946639B2 (en) Array sensor module
KR100458641B1 (en) Method for aligning mask in light exposure unit for manufacturing TAB tape
JP2004221634A (en) Optical module, manufacturing method thereof, and electronic apparatus
JP2005191603A (en) Manufacturing method of semiconductor device and film carrier tape
JPS6255300B2 (en)
JPH0485943A (en) Electronic component mounting film base
JP2004273641A (en) Electronic parts device, substrate therefor and manufacturing method thereof using the substrate

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040423

RD04 Notification of resignation of power of attorney

Effective date: 20060112

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A521 Written amendment

Effective date: 20060601

Free format text: JAPANESE INTERMEDIATE CODE: A523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060601

A977 Report on retrieval

Effective date: 20080514

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20080521

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20080711

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090121