【０００１】
【発明の属する技術分野】
本発明は、半導体ウェハの製造方法に関する。詳しくは、半導体ウェハの回路非形成面の研削及び研削後の回路非形成面に対する加工処理における半導体ウェハの破損防止に有用で、生産性向上を図り得る半導体ウェハの製造方法に関する。
【０００２】
【従来の技術】
半導体ウェハを加工する工程は、半導体ウェハの回路形成面に半導体ウェハ表面保護用粘着フィルムを貼り付ける工程、半導体ウェハの回路非形成面を加工する工程、半導体ウェハ表面保護用粘着フィルムを剥離する工程、半導体ウェハを分割切断するダイシング工程、分割された半導体チップをリードフレームへ接合するダイボンディング工程を経た後、半導体チップを外部保護の為に樹脂で封止するモールド工程、等により構成されている。
【０００３】
従来の半導体ウェハ表面保護フィルムとしては、樹脂フィルムの片表面に粘着剤層を塗布した粘着フィルムが主流であるが、近年のウェハ薄層化技術に伴い、半導体ウェハ破損防止などの観点から、半導体ウェハの回路非形成面に対する研削及び加工処理の際も粘着フィルムを剥離することなく、半導体ウェハを粘着フィルムによりサポートするプロセスが提案されている（特開２００１−３７２２３２、特開２００２−０１２３４４）。しかしながら、樹脂フィルムを用いた半導体ウェハ表面保護用粘着フィルムでは、サポート性不良や加熱プロセス時のフィルムの収縮に起因した半導体ウェハの破損及びテープ剥離不良、更に、加熱プロセス時の発生ガスなどの問題点が指摘されている。
【０００４】
近年益々、半導体チップの薄層化の要求が高まっており、厚みが２０〜１００μｍ程度のチップも望まれている。従って、このように薄層化された半導体ウェハであっても破損することなく、半導体ウェハ表面を保護した形態で高温プロセスが可能な半導体ウェハの製造方法の提案が望まれている。
【０００５】
【発明が解決しようとする課題】
本発明の目的は、上記問題に鑑み、半導体ウェハが厚み２００μｍ以下程度に薄層化された場合であっても、半導体ウェハの破損を防止し得る半導体ウェハの製造方法を提案することにある。
【０００６】
【課題を解決するための手段】
本発明者らは鋭意検討した結果、ＡＳＴＭ−Ｄ２９７９−７１（７７）に基づき測定した値が１ｇ／φ５以上１００ｇ／φ５未満の範囲にあるポリイミドフィルムを介して、半導体ウェハを支持する基板と半導体ウエハの回路形成面とを加熱貼り付けることにより、半導体ウェハの回路非形成面を研削及び高温加工ができることを見出し本発明を完成した。
本発明によれば、厚みが２００μｍ以下に薄層化された半導体ウェハであっても、上記一連の工程における半導体ウェハの破損などを防止できる効果を奏する。
【０００７】
【発明の実施の形態】
以下、本発明について詳細に説明する。
本発明の半導体ウェハの製造方法を適用した半導体ウェハの製造方法は、先ず、半導体ウェハの回路形成面（以下、表面）にＡＳＴＭ−Ｄ２９７９−７１（７７）に基づき測定した値が１ｇ／φ５以上１００ｇ／φ５未満の範囲にあるタック性能を発現するポリイミドフィルムを介して半導体ウェハを支持する基板（以下、支持基板）に加熱貼り付けする第一工程、及び半導体ウェハの回路非形成面（以下、裏面という）を研削する第二工程を順次実施し、引き続き、支持基板を剥離することなしに半導体ウェハの裏面に対して、ダイボンディング用接着フィルムを貼り付ける工程、或いはメタルスパッタ及びメタルアロイといった高温諸条件を課す第三工程を実施する。以降の工程には特に制限はないが、例えば、半導体ウェハ表面保護フィルムを剥離する工程、半導体ウェハを分割切断するダイシング工程、半導体チップを外部保護の為に樹脂で封止するモールド工程が挙げられる。
【０００８】
更に詳細には、第二工程は、半導体ウェハの裏面を機械的に研削する工程、ウェットエッチング工程、プラズマエッチング工程及びポリッシング工程が挙げられる。２００μｍ以下まで薄くする場合は、半導体ウェハの裏面を機械的に研削する工程に引き続いて、ウェットエッチング工程、プラズマエッチング工程及びポリッシング工程を実施することもできる。主に砥石により機械的な研削のみの第二工程も実施されているが、近年の半導体ウェハの薄層化に伴い、機械的に研削した後、エッチングやポリッシングによりウェハ裏面に生じた破砕層を除去する工程と組み合わせる場合もある。本発明においては、機械的な研削のみでも、機械的な研削とエッチング或いはポリッシングの組み合わせでも、第二工程の組み合わせに関する制限はない。次いで、半導体ウェハの裏面を加工する工程に搬送される（第三工程）。第三工程では、支持基板を剥離することなしに、ダイボンディング用接着フィルムの貼り付ける工程、或いは、半導体ウェハの裏面にメタルをスパッタし、その後メタルをアロイ化するといった高温条件下での工程が実施される。その後、半導体ウェハ表面より支持基板は剥離される。また、必要に応じて保護フィルムを剥離した後に、半導体ウェハ表面に対して、水洗、プラズマ洗浄等の処理が施される。
【０００９】
半導体ウェハの加工前の厚みは、半導体ウェハの直径、種類等により適宜決められ、半導体ウェハ裏面加工後の半導体ウェハの厚みは、得られるチップのサイズ、回路の種類等により適宜決められる。
【００１０】
半導体ウェハの機械的な裏面研削方式としては、スルーフィード方式、インフィード方式等の公知の研削方式が採用される。通常、いずれの方法においても、半導体ウェハと砥石に水を供給して冷却しながら研削が行われる。研削終了後、必要に応じて、ウェットエッチング、プラズマエッチング及びポリッシングが行われる。ウェットエッチング工程及びポリッシング工程は、半導体ウェハ裏面に生じた歪の除去、半導体ウェハのさらなる薄層化、酸化膜等の除去、電極を裏面に形成する際の前処理等を目的として行われる。エッチング液は、上記の目的に応じて適宜選択される。
【００１１】
ダイボンディング用接着フィルムを貼り付ける工程で用いる装置としては、例えば、タカトリ（株）製、形式：ＡＴＭ−８２００、同ＤＭ−８００等が挙げられる。ダイボンディング用接着フィルムとしては、ポリエステル系、ポリプロピレン系フィルムの表面に、ポリイミド樹脂と熱硬化性樹脂の混合物からなるワニスを塗布して、接着剤層を形成したダイボンディング用接着フィルムが挙げられる。この時、必要に応じてポリイミド樹脂と熱硬化性樹脂の混合物に添加剤を混合することもある。ロールを用いて、ダイボンディング用接着フィルムを半導体ウェハ裏面に加熱貼り付けすることにより、接着剤付半導体ウェハとされる。
【００１２】
支持基板を剥離した後の半導体ウェハ表面は、必要に応じて洗浄される。洗浄方法としては、水洗浄、溶剤洗浄等の湿式洗浄、プラズマ洗浄等の乾式洗浄等が挙げられる。湿式洗浄の場合、超音波洗浄を併用してもよい。これらの洗浄方法は、半導体ウェハ表面の汚染状況により適宜選択される。
【００１３】
本発明の半導体ウェハ表面保護フィルムは、ＡＳＴＭ−Ｄ２９７９−７１（７７）に基づき測定した値が１ｇ／φ５以上、１００ｇ／φ５未満、好ましくは３０以上１００ｇ／φ５未満の範囲のタック性能を発現するように、ポリイミド層の種類或いは厚みを調整することにより、プロセスに適したタック性能を付与することができる。すなわちポリイミドフィルムのタック性は、半導体ウェハの加工条件、半導体ウェハの直径、裏面研削後の半導体ウェハの厚み、第三工程での加温諸条件等を勘案して適宜調整できる。タック性が低すぎると、半導体ウェハ支持基板と半導体ウェハとの貼り付けが困難となったり、保護性能が不十分となり、半導体ウェハが破損したり、半導体ウェハ表面に研削屑等による汚染が生じることがある。また、タック性が高すぎると、半導体ウェハの裏面加工を実施した後、支持基板を半導体ウェハ表面から剥離する際に、剥離トラブルが発生する等、剥離作業性が低下したり、半導体ウェハを破損したりすることがある。
【００１４】
ポリイミド層としては単層、異なる成分のポリイミドからなる多層構造でも良いが、ウエハに接する面のポリイミドは、ガラス転位点温度が１５０℃以上、好ましくは２００℃以上、更に好ましくは２５０℃以上、最も好ましくは３００℃以上あることが望まれる。ポリイミド層は、適したタック性能を発現する厚みであることが望ましく、３〜１００μｍ程度であれば十分であるが、より好ましくは、１０〜５０μｍである。
ウエハに接する面のポリイミドとしては、以下に挙げる芳香族テトラカルボン酸二無水物と芳香族ジアミンからなるポリイミドが例示できる。
【００１５】
芳香族テトラカルボン酸二無水物としては、ピロメリット酸二無水物、１，２，３，４−ベンゼンテトラカルボン酸二無水物、２，３，６，７−ナフタレンテトラカルボン酸二無水物、１，４，５，８−ナフタレンテトラカルボン酸二無水物、１，２，５，６−ナフタレンテトラカルボン酸二無水物、３，４，９，１０−ペリレンテトラカルボン酸二無水物、２，３，６，７−アントラセンテトラカルボン酸二無水物、１，２，７，８−フェナントレンテトラカルボン酸二無水物、３，３’，４，４’−ビフェニルテトラカルボン酸二無水物、２，２’，３，３’−ビフェニルテトラカルボン酸二無水物、３，３’，４，４’−ベンゾフェノンテトラカルボン酸二無水物、２，２’，３，３’−ベンゾフェノンテトラカルボン酸二無水物、２，２−ビス（３，４−ジカルボキシフェニル）プロパン二無水物、２，２−ビス（２，３−ジカルボキシフェニル）プロパン二無水物、ビス（３，４−ジカルボキシフェニル）エーテル二無水物、ビス（２，３−ジカルボキシフェニル）エーテル二無水物、ビス（３，４−ジカルボキシフェニル）スルホン二無水物、ビス（２，３−ジカルボキシフェニル）スルホン二無水物、２，２−ビス（３，４−ジカルボキシフェニル）−１，１，１，３，３，３−ヘキサフロロプロパン二無水物、２，２−ビス（２，３−ジカルボキシフェニル）−１，１，１，３，３，３−ヘキサクロロプロパン二無水物、１，１−ビス（２，３−ジカルボキシフェニル）エタン二無水物、１，１−ビス（３，４−ジカルボキシフェニル）エタン二無水物、ビス（２，３−ジカルボキシフェニル）メタン二無水物、ビス（３，４−ジカルボキシフェニル）メタン二無水物、４，４’−（ｐ−フェニレンジオキシ）ジフタル酸二無水物、４，４−（ｍ−フェニレンジオキシ）ジフタル酸二無水物、４，４’−ジフェニルスルフィドジオキシビス（４−フタル酸）二無水物、４，４’−ジフェニルスルホンジオキシビス（４−フタル酸）二無水物、メチレンビス−（４−フエニレンオキシ−４−フタル酸）二酸無水物、エチリデンビス−（４−フエニレンオキシ−４−フタル酸）二酸無水物、イソプロピリデンビス−（４−フエニレンオキシ−４−フタル酸）二酸無水物、ヘキサフルオロイソプロピリデンビス−（４−フエニレンオキシ−４−フタル酸）二無水物等が挙げられる。
【００１６】
上記芳香族テトラカルボン酸二無水物は、単独で用いてもよいし、またそれらの混合物を用いてもよい。これらの内、好ましい芳香族テトラカルボン酸二無水物として、ピロメリット酸二無水物、３，３’，４，４’−ビフェニルテトラカルボン酸二無水物、２，２’，３，３’−ビフェニルテトラカルボン酸二無水物等のビフェニルテトラカルボン酸二無水物、３，３’，４，４’−ベンゾフェノンテトラカルボン酸二無水物、２，２’，３，３’−ベンゾフェノンテトラカルボン酸二無水物等のベンゾフェノンテトラカルボン酸二無水物、ビス（３，４−ジカルボキシフェニル）エーテル二無水物、ビス（２，３−ジカルボキシフェニル）エーテル二無水物等のオキシジフタル酸二無水物、および４，４’−（ｐ−フェニレンジオキシ）ジフタル酸二無水物、４，４’−（ｍ−フェニレンジオキシ）ジフタル酸二無水物、３，３’−（ｐ−フェニレンジオキシ）ジフタル酸二無水物、３，３’−（ｍ−フェニレンジオキシ）ジフタル酸二無水物等のフェニレンジオキシジフタル酸二無水物が挙げられる。さらに、これらの好ましい芳香族テトラカルボン酸二無水物の内、得られるポリイミドの耐熱性、ウエハとの接着性等の点でピロメリット酸二無水物１０〜９０モル％、好ましくは２０〜９０モル％、および、ビフェニルテトラカルボン酸二無水物１０〜９０モル％、好ましくは１０〜８０モル％の混合物がさらに好ましい。
【００１７】
また、ポリイミド層を形成するために用いる芳香族ジアミンは、４，４’−ビス（３−アミノフェノキシ）ビフェニル、４，４’−ビス（４−アミノフェノキシ）ビフェニル、４，４’−ビス（３−アミノフェノキシフェニル）エーテル、４，４’−ビス（４−アミノフェノキシフェニル）エーテル、ビス〔４−（３−アミノフェノキシ）フェニル〕スルフィド、ビス〔４−（４−アミノフェノキシ）フェニル〕スルフィド、ビス〔４−（３−アミノフェノキシ）フェニル〕スルホン、ビス〔４−（４−アミノフェノキシ）フェニル〕スルホン、ビス〔４−（３−アミノフェノキシ）フェニル〕ケトン、ビス〔４−（４−アミノフェノキシ）フェニル〕ケトン、２，２−ビス〔４−（３−アミノフェノキシ）フェニル〕プロパン、２，２−ビス〔４−（４−アミノフェノキシ）フェニル〕プロパン、２，２−ビス〔４−（３−アミノフェノキシ）フェニル〕−１，１，１，３，３，３−ヘキサフルオロプロパン、２，２−ビス〔４−（４−アミノフェノキシ）フェニル〕−１，１，１，３，３，３−ヘキサフルオロプロパン、ｏ−フェニレンジアミン，ｍ−フェニレンジアミン，ｐ−フェニレンジアミン、４，４’−ジアミノジフェニルスルフィド、３，３’−ジアミノジフェニルスルフィド、４，４’−ジアミノジフェニルエーテル、３，３’−ジアミノジフェニルエーテル、４，４’−ジアミノジフェニルスルホン、３，３’−ジアミノジフェニルスルホン、４，４’−ジアミノジフェニルメタン、３，３’−ジアミノジフェニルメタン、１，１−ジ（ｐ−アミノフェニル）エタン、１，１−ジ（ｍ−アミノフェニル）エタン、２，２−ジ（ｐ−アミノフェニル）プロパン、２，２−ジ（ｍ−アミノフェニル）プロパン、２，２−ジ（ｐ−アミノフェニル）−１，１，１，３，３，３−ヘキサフルオロプロパン、２，２−ジ（ｍ−アミノフェニル）−１，１，１，３，３，３−ヘキサフルオロプロパン、４，４’−ジアミノベンゾフェノン、３，３’−ジアミノベンゾフェノン等を挙げることができる。
上記芳香族ジアミンは、単独で用いてもよいし、またそれらの混合物を用いてもよい。これらの内、４，４’−ジアミノジフェニルエーテル、３，３’−ジアミノジフェニルエーテル等のジアミノジフェニルエーテル、および／または、ｏ−フェニレンジアミン，ｍ−フェニレンジアミン，ｐ−フェニレンジアミン等のフェニレンジアミンを含んでいることが好ましい。
【００１８】
本発明の半導体ウェハの製造方法は、上記の通りであるが、半導体ウェハ表面の汚染防止の観点から、ポリイミド樹脂等全ての原料資材の製造環境、保存、塗布及び乾燥環境は、米国連邦規格２０９ｂに規定されるクラス１，０００以下のクリーン度に維持されていることが好ましい。
本発明の半導体ウェハ製造方法が適用できる半導体ウェハとして、シリコンウェハに限らず、ゲルマニウム、ガリウム−ヒ素、ガリウム−リン、ガリウム−ヒ素−アルミニウム等のウェハが挙げられる。
【００１９】
【実施例】
以下、実施例を示して本発明についてさらに詳細に説明する。本発明はこれら実施例に限定されるものではない。尚、実施例に示した各種特性値は下記の方法で測定した。
【００２０】
１．各種特性の測定方法
１−１．タック性測定（ｇ／φ５）
下記に規定した条件以外は、全てＡＳＴＭ−Ｄ２９７９−７１（７７）に規定される方法に準じて測定する。２３℃の雰囲気下において、試料用の保護フィルムのポリイミド層を２ｃｍ×２ｃｍのサイズに切り取り、ウェイト冶具のプローブ面に保護フィルムのポリイミド層を貼り合わせ、プレス機（ＴＯＹＯＳＥＩＫＩ製、ＭＩＮＩ ＴＥＳＴ ＰＲＥＳＳ−１０）を用い、３５０℃１．０〜３．０ＭＰａの加温圧力下で熱圧着し、プローブタック測定装置（ＴＯＹＯＳＥＩＫＩ製、ＰＲＯＢＥ ＴＡＣＫ ＴＥＳＴＥＲ）にセットした。設定条件は、保圧時間１０秒、剥離速度１ｃｍ／秒でＮ＝５行った。
【００２１】
１−２．半導体ウェハの破損（枚数）
半導体ウェハの裏面研削工程、ダイボンディング用接着フィルム貼り付け工程、メタルスパッタ、メタルアロイ工程及び保護フィルム剥離工程における半導体ウェハの破損枚数を示す。
【００２２】
２．半導体ウェハ表面と支持基板間の粘着層
２−１．ポリイミドフィルム
２５μｍのポリイミドフィルム（アピカル）とする。また、３５０℃にて加熱貼り付けした場合のタック性は、５ｇ／φ５であった。
【００２３】
２−２．両面テープ
ポリエチレンテレフタレートフィルム５０μｍにアクリル系の粘着剤１０μｍを両面に塗布したフィルムを製造した。タック性は、５０ｇ／φ５であった。
３．半導体ウェハの製造方法
実施例
３−１．ダイボンドフィルム貼り付け
集積回路が組み込まれた１０枚の半導体シリコンウェハ（直径：８インチ、厚み：６００μｍ、スクライブラインの深さ：８μｍ、スクライブラインの幅：１００μｍ）の回路形成に対してポリイミドフィルムを介して支持基板（直径：８インチ、厚み５００μｍ、無色透明のガラス板）に３５０℃で加熱貼り付けし、半導体ウェハの裏面を研削機（ディスコ製、形式：ＤＦＧ−８６０）にて、ウェハ厚みが１００μｍになるまで研削した後、半導体ウェハに支持基板を貼り付けた形態で、ダイボンディング用接着フィルム（日立化成（株）製、商品名：ハイアタッチ）を１５０℃で半導体ウェハ裏面に貼り付ける（タカトリ（株）製、形式：ＤＭ−８００）。その結果、１０枚全ての半導体ウェハに対して、裏面研削時及びダイボンディング用接着フィルム貼り付け時において半導体ウェハの割れは発生しなかった。支持基板の剥離に際しても半導体ウェハの割れは発生しなかった。得られた結果を表１に示す。
【００２４】
３−２．耐熱及び真空評価
集積回路が組み込まれた１０枚の半導体シリコンウェハ（直径：８インチ、厚み：６００μｍ、スクライブラインの深さ：８μｍ、スクライブラインの幅：１００μｍ）の回路形成に対してポリイミドフィルムを介して支持基板（直径：８インチ、厚み５００μｍ、無色透明のガラス板）に３５０℃で加熱貼り付けし、半導体ウェハの裏面を研削機（ディスコ製、形式：ＤＦＧ−８６０）にて、ウェハ厚みが１００μｍになるまで研削した後、半導体ウェハに支持基板を貼り付けた形態で、真空加温式乾燥機（ＴＯＹＯＳＥＩＳＡＫＵＳＹＯ製、型式：Ｖ−３０）に搬送した。１×１０-5Ｔｏｒｒ以下の真空度に１０分間保ち、半導体ウェハ表面と支持基板との接合部位を確認した。引き続き、１×１０-5Ｔｏｒｒ以下の真空度を保ったまま、温度を２００℃まで上昇させ、半導体ウェハ表面と支持基板との接合部位を確認した。真空及び２００℃の高温条件下において、半導体ウェハの破損は認められなかった。得られた結果を表１に示す。
【００２５】
比較例
３−３．ダイボンドフィルム貼り付け
集積回路が組み込まれた１０枚の半導体シリコンウェハ（直径：８インチ、厚み：６００μｍ、スクライブラインの深さ：８μｍ、スクライブラインの幅：１００μｍ）の回路形成に対して両面テープを介して支持基板（直径：８インチ、厚み５００μｍ、無色透明のガラス板）に貼り付けし、半導体ウェハの裏面を研削機（ディスコ製、形式：ＤＦＧ−８６０）にて、ウェハ厚みが１００μｍになるまで研削した後、半導体ウェハに支持基板を貼り付けた形態で、ダイボンディング用接着フィルム（日立化成（株）製、商品名：ハイアタッチ）を１５０℃で半導体ウェハ裏面に貼り付ける（タカトリ（株）製、形式：ＤＭ−８００）。その結果、裏面研削後及びダイボンディング用接着フィルム貼り付け後の半導体ウェハの破損は認められなかったが、半導体ウェハ表面から支持基板を剥離する際、半導体ウェハが６枚割れた。得られた結果を表１に示す。
【００２６】
３−４．耐熱及び真空評価
集積回路が組み込まれた１０枚の半導体シリコンウェハ（直径：８インチ、厚み：６００μｍ、スクライブラインの深さ：８μｍ、スクライブラインの幅：１００μｍ）の回路形成に対して両面テープを介して支持基板（直径：８インチ、厚み５００μｍ、無色透明のガラス板）に貼り付けし、半導体ウェハの裏面を研削機（ディスコ製、形式：ＤＦＧ−８６０）にて、ウェハ厚みが１００μｍになるまで研削した後、半導体ウェハに支持基板を貼り付けた形態で、真空加温式乾燥機（ＴＯＹＯＳＥＩＳＡＫＵＳＹＯ製、型式：Ｖ−３０）に搬送した。１×１０-5Ｔｏｒｒ以下の真空度に１０分間保ち、半導体ウェハ表面と支持基板との接合部位を確認したところ、支持基板と両面テープの界面にて２枚に関して両面テープ浮きが認められた。引き続き、１×１０-5Ｔｏｒｒ以下の真空度を保ったまま、温度を２００℃まで上昇させ、半導体ウェハ表面と支持基板との接合部位を確認したところ、１００℃以上において１０枚中３枚に関して両面テープの浮きが観測され、２００℃では８枚に関して両面テープの浮きが観測された。得られた結果を表１に示す。
【００２７】
【表１】
【００２８】
【発明の効果】
本発明によれば、半導体ウェハの裏面に対する加工後の厚みが２００μｍ以下に薄層化された半導体ウェハであっても、上記一連の工程における半導体ウェハの破損、汚染などを防止することができる。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor wafer. More specifically, the present invention relates to a method for manufacturing a semiconductor wafer which is useful for grinding a non-circuit-formed surface of a semiconductor wafer and for preventing damage to the semiconductor wafer in a processing process on the non-circuit-formed surface after the grinding and can improve productivity.
[0002]
[Prior art]
The process of processing the semiconductor wafer includes a process of attaching an adhesive film for protecting the surface of the semiconductor wafer to a circuit-formed surface of the semiconductor wafer, a process of processing the non-circuit-formed surface of the semiconductor wafer, and a process of peeling the adhesive film for protecting the surface of the semiconductor wafer. A dicing step of dividing and cutting the semiconductor wafer, a die bonding step of joining the divided semiconductor chips to a lead frame, and a molding step of sealing the semiconductor chips with a resin for external protection. .
[0003]
As a conventional semiconductor wafer surface protection film, an adhesive film in which an adhesive layer is applied to one surface of a resin film is mainly used. A process has been proposed in which a semiconductor wafer is supported by an adhesive film without peeling off the adhesive film even when grinding and processing the non-circuit-formed surface of the wafer (JP-A-2001-372232, JP-A-2002-012344). However, the adhesive film for protecting the surface of a semiconductor wafer using a resin film has problems such as defective support of the semiconductor wafer, defective tape peeling due to shrinkage of the film during the heating process, defective tape separation, and gas generated during the heating process. The point is pointed out.
[0004]
In recent years, demands for thinner semiconductor chips have been increasing, and chips having a thickness of about 20 to 100 μm have been desired. Therefore, there is a demand for a method of manufacturing a semiconductor wafer capable of performing a high-temperature process while protecting the semiconductor wafer surface without being damaged even if the semiconductor wafer is thinned as described above.
[0005]
[Problems to be solved by the invention]
In view of the above problems, an object of the present invention is to propose a method of manufacturing a semiconductor wafer capable of preventing breakage of a semiconductor wafer even when the thickness of the semiconductor wafer is reduced to about 200 μm or less.
[0006]
[Means for Solving the Problems]
As a result of intensive studies, the present inventors have found that a substrate supporting a semiconductor wafer and a semiconductor via a polyimide film having a value measured based on ASTM-D2979-71 (77) in a range of 1 g / φ5 or more and less than 100 g / φ5. The present inventors have found that a circuit-non-formed surface of a semiconductor wafer can be ground and processed at high temperature by heating and attaching the circuit-formed surface of the wafer to the present invention.
According to the present invention, even if the thickness of the semiconductor wafer is reduced to 200 μm or less, the semiconductor wafer can be prevented from being damaged in the above-described series of steps.
[0007]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in detail.
The method for manufacturing a semiconductor wafer to which the method for manufacturing a semiconductor wafer of the present invention is applied is as follows. First, a value measured on the circuit forming surface (hereinafter referred to as a surface) of the semiconductor wafer based on ASTM-D2979-71 (77) is 1 g / φ5 or more. A first step of heating and attaching to a substrate supporting a semiconductor wafer (hereinafter, a supporting substrate) via a polyimide film exhibiting a tack performance in a range of less than 100 g / φ5, and a circuit non-forming surface of the semiconductor wafer (hereinafter, referred to as a supporting substrate); A second step of grinding the back surface is sequentially performed, followed by a step of attaching an adhesive film for die bonding to the back surface of the semiconductor wafer without peeling the support substrate, or a high temperature such as metal sputtering and metal alloy. Implement a third step that imposes various conditions. The subsequent steps are not particularly limited, and include, for example, a step of peeling a semiconductor wafer surface protection film, a dicing step of dividing and cutting a semiconductor wafer, and a molding step of sealing a semiconductor chip with a resin for external protection. .
[0008]
More specifically, the second step includes a step of mechanically grinding the back surface of the semiconductor wafer, a wet etching step, a plasma etching step, and a polishing step. When the thickness is reduced to 200 μm or less, a wet etching step, a plasma etching step, and a polishing step can be performed subsequent to the step of mechanically grinding the back surface of the semiconductor wafer. Although the second step of mechanical grinding only is mainly performed with a grindstone, with the recent thinning of semiconductor wafers, after grinding mechanically, the crushed layer generated on the back surface of the wafer by etching and polishing is removed. It may be combined with the removal step. In the present invention, there is no limitation on the combination of the second steps, whether it is mechanical grinding alone or a combination of mechanical grinding and etching or polishing. Next, the semiconductor wafer is transported to a step of processing the back surface (third step). In the third step, a step of attaching an adhesive film for die bonding without peeling the supporting substrate, or a step under high temperature conditions such as sputtering metal on the back surface of the semiconductor wafer and then alloying the metal is performed. Will be implemented. Thereafter, the support substrate is separated from the surface of the semiconductor wafer. After the protective film is peeled off as necessary, the surface of the semiconductor wafer is subjected to a treatment such as water washing and plasma washing.
[0009]
The thickness of the semiconductor wafer before processing is appropriately determined according to the diameter and type of the semiconductor wafer, and the thickness of the semiconductor wafer after processing the rear surface of the semiconductor wafer is appropriately determined according to the size of the obtained chip, the type of circuit, and the like.
[0010]
A well-known grinding method such as a through-feed method and an in-feed method is employed as a mechanical back grinding method for the semiconductor wafer. Normally, in either method, grinding is performed while supplying water to the semiconductor wafer and the grindstone to cool them. After the grinding, wet etching, plasma etching, and polishing are performed as necessary. The wet etching step and the polishing step are performed for the purpose of removing distortion generated on the back surface of the semiconductor wafer, further reducing the thickness of the semiconductor wafer, removing oxide films and the like, and performing pretreatment when forming electrodes on the back surface. The etching solution is appropriately selected according to the above purpose.
[0011]
Examples of an apparatus used in the step of attaching the adhesive film for die bonding include, for example, ATM-8200 and DM-800 manufactured by Takatori Corporation. Examples of the die bonding adhesive film include a die bonding adhesive film in which a varnish made of a mixture of a polyimide resin and a thermosetting resin is applied to the surface of a polyester-based or polypropylene-based film to form an adhesive layer. At this time, if necessary, an additive may be mixed with the mixture of the polyimide resin and the thermosetting resin. Using a roll, the adhesive film for die bonding is heated and adhered to the back surface of the semiconductor wafer, whereby a semiconductor wafer with an adhesive is obtained.
[0012]
The surface of the semiconductor wafer after the support substrate has been peeled off is cleaned as necessary. Examples of the cleaning method include wet cleaning such as water cleaning and solvent cleaning, and dry cleaning such as plasma cleaning. In the case of wet cleaning, ultrasonic cleaning may be used together. These cleaning methods are appropriately selected depending on the state of contamination on the surface of the semiconductor wafer.
[0013]
The semiconductor wafer surface protective film of the present invention exhibits a tack performance in a range of 1 g / φ5 or more and less than 100 g / φ5, preferably 30 or more and less than 100 g / φ5, as measured according to ASTM-D2979-71 (77). Thus, by adjusting the type or thickness of the polyimide layer, tack performance suitable for the process can be provided. That is, the tackiness of the polyimide film can be appropriately adjusted in consideration of the processing conditions of the semiconductor wafer, the diameter of the semiconductor wafer, the thickness of the semiconductor wafer after back grinding, various heating conditions in the third step, and the like. If the tackiness is too low, it becomes difficult to attach the semiconductor wafer support substrate to the semiconductor wafer, the protection performance becomes insufficient, the semiconductor wafer is damaged, and the semiconductor wafer surface is contaminated by grinding chips and the like. There is. In addition, if the tackiness is too high, peeling workability may be reduced, such as occurrence of a peeling trouble when the supporting substrate is peeled from the semiconductor wafer surface after processing the back surface of the semiconductor wafer, or the semiconductor wafer may be damaged. Or you may.
[0014]
The polyimide layer may be a single layer or a multilayer structure composed of polyimides of different components, but the polyimide on the surface in contact with the wafer has a glass transition point temperature of 150 ° C. or higher, preferably 200 ° C. or higher, more preferably 250 ° C. or higher, most preferably Preferably, the temperature is 300 ° C. or higher. The polyimide layer desirably has a thickness exhibiting suitable tack performance, and a thickness of about 3 to 100 μm is sufficient, and more preferably 10 to 50 μm.
Examples of the polyimide on the surface in contact with the wafer include the following polyimides comprising an aromatic tetracarboxylic dianhydride and an aromatic diamine.
[0015]
Examples of the aromatic tetracarboxylic dianhydride include pyromellitic dianhydride, 1,2,3,4-benzenetetracarboxylic dianhydride, 2,3,6,7-naphthalenetetracarboxylic dianhydride, 1,4,5,8-naphthalenetetracarboxylic dianhydride, 1,2,5,6-naphthalenetetracarboxylic dianhydride, 3,4,9,10-perylenetetracarboxylic dianhydride, 2, 3,6,7-anthracenetetracarboxylic dianhydride, 1,2,7,8-phenanthrenetetracarboxylic dianhydride, 3,3 ′, 4,4′-biphenyltetracarboxylic dianhydride, 2, 2 ', 3,3'-biphenyltetracarboxylic dianhydride, 3,3', 4,4'-benzophenone tetracarboxylic dianhydride, 2,2 ', 3,3'-benzophenone tetracarboxylic dianhydride Object, 2,2-bis 3,4-dicarboxyphenyl) propane dianhydride, 2,2-bis (2,3-dicarboxyphenyl) propane dianhydride, bis (3,4-dicarboxyphenyl) ether dianhydride, bis (2 , 3-Dicarboxyphenyl) ether dianhydride, bis (3,4-dicarboxyphenyl) sulfone dianhydride, bis (2,3-dicarboxyphenyl) sulfone dianhydride, 2,2-bis (3 4-dicarboxyphenyl) -1,1,1,3,3,3-hexafluoropropane dianhydride, 2,2-bis (2,3-dicarboxyphenyl) -1,1,1,3,3 1,3-hexachloropropane dianhydride, 1,1-bis (2,3-dicarboxyphenyl) ethane dianhydride, 1,1-bis (3,4-dicarboxyphenyl) ethane dianhydride, bis (2 , 3-dicals Boxyphenyl) methane dianhydride, bis (3,4-dicarboxyphenyl) methane dianhydride, 4,4 ′-(p-phenylenedioxy) diphthalic dianhydride, 4,4- (m-phenylenedioxy ) Diphthalic dianhydride, 4,4'-diphenyl sulfide dioxybis (4-phthalic acid) dianhydride, 4,4'-diphenylsulfondioxybis (4-phthalic acid) dianhydride, methylene bis- ( 4-phenyleneoxy-4-phthalic acid) dianhydride, ethylidene bis- (4-phenyleneoxy-4-phthalic acid) dianhydride, isopropylidene bis- (4-phenyleneoxy-4-phthalic acid) dianhydride And hexafluoroisopropylidenebis- (4-phenyleneoxy-4-phthalic acid) dianhydride.
[0016]
The above aromatic tetracarboxylic dianhydride may be used alone, or a mixture thereof. Among them, preferred aromatic tetracarboxylic dianhydrides include pyromellitic dianhydride, 3,3 ′, 4,4′-biphenyltetracarboxylic dianhydride, 2,2 ′, 3,3′- Biphenyltetracarboxylic dianhydride such as biphenyltetracarboxylic dianhydride, 3,3 ′, 4,4′-benzophenonetetracarboxylic dianhydride, 2,2 ′, 3,3′-benzophenonetetracarboxylic dianhydride Oxydiphthalic dianhydrides such as benzophenonetetracarboxylic dianhydride such as anhydride, bis (3,4-dicarboxyphenyl) ether dianhydride, bis (2,3-dicarboxyphenyl) ether dianhydride; and 4,4 ′-(p-phenylenedioxy) diphthalic dianhydride, 4,4 ′-(m-phenylenedioxy) diphthalic dianhydride, 3,3 ′-(p-phenylenedioxy ) Diphthalic dianhydride, 3,3 '- (m- phenylene-oxy) diphthalic acid phenylenedioxydiacetic phthalic dianhydride such dianhydride. Further, among these preferred aromatic tetracarboxylic dianhydrides, 10 to 90 mol%, preferably 20 to 90 mol% of pyromellitic dianhydride in terms of heat resistance of the obtained polyimide, adhesion to a wafer, and the like. %, And a mixture of biphenyltetracarboxylic dianhydride 10 to 90 mol%, preferably 10 to 80 mol%, is more preferable.
[0017]
The aromatic diamine used for forming the polyimide layer is 4,4′-bis (3-aminophenoxy) biphenyl, 4,4′-bis (4-aminophenoxy) biphenyl, 4,4′-bis ( 3-aminophenoxyphenyl) ether, 4,4'-bis (4-aminophenoxyphenyl) ether, bis [4- (3-aminophenoxy) phenyl] sulfide, bis [4- (4-aminophenoxy) phenyl] sulfide , Bis [4- (3-aminophenoxy) phenyl] sulfone, bis [4- (4-aminophenoxy) phenyl] sulfone, bis [4- (3-aminophenoxy) phenyl] ketone, bis [4- (4- Aminophenoxy) phenyl] ketone, 2,2-bis [4- (3-aminophenoxy) phenyl] propane, 2,2-bis [4 -(4-aminophenoxy) phenyl] propane, 2,2-bis [4- (3-aminophenoxy) phenyl] -1,1,1,3,3,3-hexafluoropropane, 2,2-bis [ 4- (4-aminophenoxy) phenyl] -1,1,1,3,3,3-hexafluoropropane, o-phenylenediamine, m-phenylenediamine, p-phenylenediamine, 4,4′-diaminodiphenyl sulfide 3,3′-diaminodiphenyl sulfide, 4,4′-diaminodiphenyl ether, 3,3′-diaminodiphenyl ether, 4,4′-diaminodiphenyl sulfone, 3,3′-diaminodiphenyl sulfone, 4,4′-diamino Diphenylmethane, 3,3′-diaminodiphenylmethane, 1,1-di (p-aminophenyl) ethane, 1,1-di m-aminophenyl) ethane, 2,2-di (p-aminophenyl) propane, 2,2-di (m-aminophenyl) propane, 2,2-di (p-aminophenyl) -1,1,1 , 3,3,3-hexafluoropropane, 2,2-di (m-aminophenyl) -1,1,1,3,3,3-hexafluoropropane, 4,4'-diaminobenzophenone, 3,3 '-Diaminobenzophenone and the like.
The aromatic diamine may be used alone, or a mixture thereof. Of these, diaminodiphenyl ethers such as 4,4'-diaminodiphenyl ether and 3,3'-diaminodiphenyl ether, and / or phenylenediamines such as o-phenylenediamine, m-phenylenediamine and p-phenylenediamine are included. Is preferred.
[0018]
The method for manufacturing a semiconductor wafer according to the present invention is as described above. From the viewpoint of preventing contamination of the surface of the semiconductor wafer, the manufacturing environment, storage, application and drying environment of all the raw materials such as polyimide resin are in accordance with US Federal Standard 209b. It is preferable to maintain the cleanliness of class 1,000 or less specified in the above.
The semiconductor wafer to which the semiconductor wafer manufacturing method of the present invention can be applied is not limited to a silicon wafer, but may be a wafer made of germanium, gallium-arsenic, gallium-phosphorus, gallium-arsenic-aluminum, or the like.
[0019]
【Example】
Hereinafter, the present invention will be described in more detail with reference to examples. The present invention is not limited to these examples. The various characteristic values shown in the examples were measured by the following methods.
[0020]
1. Measurement method of various characteristics 1-1. Tack property measurement (g / φ5)
Except for the conditions specified below, all measurements are performed according to the method specified in ASTM-D2979-71 (77). Under an atmosphere of 23 ° C., the polyimide layer of the protective film for the sample was cut into a size of 2 cm × 2 cm, and the polyimide layer of the protective film was stuck on the probe surface of the weight jig. ) And thermocompression bonding under a heating pressure of 1.0 to 3.0 MPa at 350 ° C., and set in a probe tack measuring device (PROBE TACK TESTER, manufactured by TOYOSEIKI). The setting conditions were N = 5 at a dwell time of 10 seconds and a peeling speed of 1 cm / sec.
[0021]
1-2. Semiconductor wafer damage (number)
The figure shows the number of damaged semiconductor wafers in a semiconductor wafer back surface grinding step, a die bonding adhesive film attaching step, a metal sputtering, a metal alloying step, and a protective film peeling step.
[0022]
2. Adhesive layer between semiconductor wafer surface and support substrate 2-1. A polyimide film (apical) having a thickness of 25 μm is used. In addition, tackiness when heat-bonded at 350 ° C. was 5 g / φ5.
[0023]
2-2. A double-sided tape polyethylene terephthalate film 50 μm was coated with an acrylic pressure-sensitive adhesive 10 μm on both sides to produce a film. The tackiness was 50 g / φ5.
3. Manufacturing method of semiconductor wafer Example 3-1. A polyimide film was used to form a circuit of ten semiconductor silicon wafers (diameter: 8 inches, thickness: 600 μm, scribe line depth: 8 μm, scribe line width: 100 μm) into which a die bond film-attached integrated circuit was incorporated. Is heated and attached at 350 ° C. to a supporting substrate (diameter: 8 inches, thickness: 500 μm, colorless and transparent glass plate), and the back surface of the semiconductor wafer is subjected to wafer thickness by a grinder (manufactured by Disco, type: DFG-860). Is bonded to the back surface of the semiconductor wafer at 150 ° C. at a temperature of 150 ° C. in a form in which a support substrate is stuck to the semiconductor wafer after grinding until the wafer becomes 100 μm. (Manufactured by Takatori Co., Ltd., format: DM-800). As a result, no cracking of the semiconductor wafers occurred during grinding of the back surface and at the time of bonding the adhesive film for die bonding to all ten semiconductor wafers. No cracking of the semiconductor wafer occurred when the supporting substrate was peeled off. Table 1 shows the obtained results.
[0024]
3-2. A polyimide film was used for forming a circuit of ten semiconductor silicon wafers (diameter: 8 inches, thickness: 600 μm, scribe line depth: 8 μm, scribe line width: 100 μm) into which integrated circuits for heat and vacuum evaluation were incorporated. Is heated and attached at 350 ° C. to a supporting substrate (diameter: 8 inches, thickness: 500 μm, colorless and transparent glass plate), and the back surface of the semiconductor wafer is subjected to wafer thickness by a grinder (manufactured by Disco, type: DFG-860). Was ground to 100 μm, and then transferred to a vacuum heating dryer (manufactured by TOYOSEISAKUSYO, model: V-30) in a form in which a support substrate was attached to a semiconductor wafer. While maintaining the degree of vacuum at 1 × 10 −5 Torr or less for 10 minutes, the bonding portion between the semiconductor wafer surface and the support substrate was confirmed. Subsequently, while maintaining the degree of vacuum of 1 × 10 −5 Torr or less, the temperature was increased to 200 ° C., and the bonding portion between the semiconductor wafer surface and the support substrate was confirmed. Under vacuum and high temperature conditions of 200 ° C., no breakage of the semiconductor wafer was observed. Table 1 shows the obtained results.
[0025]
Comparative Example 3-3. A double-sided tape was applied to the circuit formation of ten semiconductor silicon wafers (diameter: 8 inches, thickness: 600 μm, scribe line depth: 8 μm, scribe line width: 100 μm) into which a die-bonding film-attached integrated circuit was incorporated. Is adhered to a supporting substrate (diameter: 8 inches, thickness: 500 μm, colorless and transparent glass plate), and the back surface of the semiconductor wafer is reduced to 100 μm by a grinding machine (manufactured by Disco, type: DFG-860). After bonding to the semiconductor wafer, an adhesive film for die bonding (trade name: Hi Attach, manufactured by Hitachi Chemical Co., Ltd.) is attached to the back surface of the semiconductor wafer at 150 ° C. in a form in which the support substrate is attached to the semiconductor wafer (Takatori Corporation ), Model: DM-800). As a result, no damage to the semiconductor wafer was observed after the back surface grinding and after the bonding film for die bonding was applied, but when the support substrate was peeled off from the surface of the semiconductor wafer, six semiconductor wafers were broken. Table 1 shows the obtained results.
[0026]
3-4. Double-sided tape was applied to the circuit formation of ten semiconductor silicon wafers (diameter: 8 inches, thickness: 600 μm, scribe line depth: 8 μm, scribe line width: 100 μm) in which integrated circuits for heat and vacuum evaluation were incorporated. Is adhered to a supporting substrate (diameter: 8 inches, thickness: 500 μm, colorless and transparent glass plate), and the back surface of the semiconductor wafer is reduced to 100 μm by a grinding machine (manufactured by Disco, type: DFG-860). After grinding to a semiconductor wafer, the wafer was transferred to a vacuum heating dryer (manufactured by TOYOSEISAKUSYO, model: V-30) in a form in which a support substrate was attached to the semiconductor wafer. The vacuum was maintained at a pressure of 1 × 10 −5 Torr or less for 10 minutes, and the bonding portion between the semiconductor wafer surface and the support substrate was confirmed. As a result, floating of the double-sided tape was observed at the interface between the support substrate and the double-sided tape. Subsequently, while maintaining the degree of vacuum of 1 × 10 −5 Torr or less, the temperature was increased to 200 ° C., and the bonding portion between the semiconductor wafer surface and the supporting substrate was confirmed. Floating of the double-sided tape was observed. At 200 ° C., floating of the double-sided tape was observed for eight sheets. Table 1 shows the obtained results.
[0027]
[Table 1]
[0028]
【The invention's effect】
According to the present invention, it is possible to prevent the semiconductor wafer from being damaged, contaminated, and the like in the above-described series of steps even if the semiconductor wafer has a thinned back surface having a thickness of 200 μm or less after processing.
