【０００１】
【発明の属する技術分野】
本発明は水晶発振回路を発振信号源とする高精度電子時計の歩度調整に関するものである。
【０００２】
【従来の技術】
従来、電子時計は水晶発振回路を発振信号源とする水晶式電子時計技術が確立され、低価格で高精度な電子時計が大量生産されている。しかし、水晶式電子時計の心臓部である水晶振動子は製造バラツキにより個々の発振周波数が微妙に異なるために、高精度の電子時計を実現するためには、個々の時計毎に発振周波数を調整する歩度調整手段が不可欠である。この歩度調整手段として当初は水晶発振回路にトリマコンデンサを付加し、発振周波数そのものを可変して調整していたが、トリマコンデンサの実装工数や調整工数による製品価格への影響が大きく、また、トリマコンデンサの経時変化による歩度安定性にも大きな問題があった。
【０００３】
このため、トリマコンデンサ等の電子部品を使用せず、発振信号源を分周する分周回路に分周比を調整する分周調整手段を付加し、デジタル技術で個々の水晶振動子のバラツキを調整する技術が開発され製品化されている（例えば、特許文献１参照）。このデジタル技術による歩度調整手段によれば、時計用ＩＣの内部に歩度調整手段を組み込めるので部品点数を削減でき、また、歩度調整工程を自動化できるので調整工数も削減でき、更には、デジタル技術による調整手段であるために安定性に優れ、時計の低価格化、高精度化に大きく貢献している。
【０００４】
しかし、更に高精度な電子時計、具体的には１年間の誤差が±５秒程度の年差時計と呼ばれる高精度な電子時計を実現するためには、水晶発振回路の温度特性を無視することが出来ない。図９は時計用途として大量生産されている音叉型水晶振動子の発振周波数の温度特性の一例を示しており、Ｘ軸は温度、Ｙ軸は発振周波数の周波数偏差（単位ｐｐｍ）である。この音叉型水晶振動子の温度特性は室温近傍に頂点温度のある２次曲線となっており、常温付近では発振周波数は安定しているが、温度が常温から離れるほど発振周波数は低くなるので、時計の歩度が狂う結果となる。
【０００５】
例えば、図示する如く温度０℃付近の発振周波数は、常温（２４℃位）に対して−２０ｐｐｍ程度変化し、これは時計が１日当たり約１．７秒遅れることを意味しており大きな問題である。このため、時計内部に温度センサを設けて時計内部の温度を測定し、この温度情報から水晶発振回路の発振周波数などを調整して温度に対して安定化させる技術が開発されている（例えば特許文献２参照）。このような技術を用いれば音叉型水晶振動子の欠点である２次曲線の温度特性を補正して温度に対して安定した歩度を得ることが出来るので、年差時計の実現も可能である。
【０００６】
【特許文献１】
特開昭５９−１４８８９７号公報（特許請求の範囲、図２）
【特許文献２】
特開平０４−３１５９８９号公報（特許請求の範囲、図１）
【０００７】
【発明が解決しようとする課題】
しかしながら、温度センサを搭載し温度補償した高精度な電子時計の歩度の変化を１年間に渡って詳しく調べると、図１０（ａ）のような歩度の変化曲線のデータを得ることが出来た。図１０（ａ）に於いてＸ軸は1月〜12月までの時間経過を示し、Ｙ軸は各月毎の歩度の変化を示している。図示する如く、歩度は１年間の気候の推移により、乾燥期では進む傾向があり多湿期では遅れる傾向がある。次に図１０（ｂ）は温度センサを搭載し温度補償した高精度な電子時計の歩度の湿度特性を示している。すなわち、時計の周囲温度を一定に保ち、湿度を変化させたときの歩度の変化を表している。
【０００８】
図１０（ｂ）で示す如く、湿度が増加すると歩度はわずかではあるが遅れる傾向にあり、湿度２０％を基準にすると湿度９０％で歩度は約０．７ｐｐｍ遅れており、この傾向は前述した図１０（ａ）のデータの傾向と一致する。すなわち、温度センサを搭載し温度補償した電子時計であっても、その時計の歩度は周囲の湿度変動に対して影響を受け、歩度が変化することがわかる。この現象の原因は、一般に電子時計に内蔵する発振回路を含んだＩＣや水晶振動子は、小型のプリント基板上に実装されているが、そのプリント基板上に実装された水晶振動子からＩＣまでの信号ライン間の浮遊容量や絶縁抵抗が、周囲の湿度変動に影響されて変化することが考えられる。
【０００９】
すなわち、プリント基板上の水晶振動子の２本の信号ライン間の浮遊容量値や絶縁抵抗値が周囲の湿度変動によって変化し、また、水晶振動子の信号ラインと回路の電源やＧＮＤ間の浮遊容量値や絶縁抵抗値も周囲の湿度変動によって変化するので、この結果、水晶発振回路の位相特性が変化し発振周波数にずれが生じる。ここで実際の湿度変動の影響による発振周波数のずれ量は、図１０（ａ）に示す如く、ずれ幅として０．３ｐｐｍ程度とわずかな量ではあるが、更に高精度な年差時計を実現するためには、歩度に対する湿度変動の影響を無視することは出来ない。
【００１０】
本発明の目的は、上記課題を解決して、温度に対する歩度の変化を補正するだけでなく、気候の推移や時計の周囲環境による湿度変動に対する歩度の変化を補正し、温度変化だけでなく湿度変動に対する歩度の変化を最小限とするきわめて高精度な電子時計を提供することである。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明の電子時計及びその制御方法は、下記記載の構成と方法を採用する。
【００１２】
本発明は、基準信号を発生する基準信号発生手段と、湿度を測定する湿度測定手段と、該湿度測定手段からの湿度情報に基づき歩度の補正値を算出し歩度を補正する歩度補正信号を出力する歩度補正制御手段と、該歩度補正制御手段からの歩度補正信号に基づき前記基準信号発生手段の基準信号の歩度を調整する歩度調整手段とを有することを特徴とする。
【００１３】
また、前記基準信号発生手段は、前記基準信号としての発振信号を出力する発振部と、前記発振信号を分周して前記基準信号としての計時信号を出力する分周部と、より成ることを特徴とする。
【００１４】
また更に、温度を測定する温度測定手段を有し、前記湿度測定手段からの湿度情報と前記温度測定手段からの温度情報とに基づく歩度を補正する歩度補正信号を出力し、該歩度補正信号に基づき歩度調整する様に構成したことを特徴とする。
【００１５】
また、前記歩度調整手段は発振周波数調整手段と分周調整手段とにより構成され、前記発振周波数調整手段は前記歩度補正制御手段からの第１の歩度補正信号を入力して前記発振部からの発振信号を調整し、前記分周調整手段は前記歩度補正制御手段からの第２の歩度補正信号を入力して前記分周部の分周比を調整して前記計時信号の歩度調整を行う様に構成したことを特徴とする。
【００１６】
また、前記湿度測定手段は、抵抗変化型湿度センサ、もしくは、静電容量変化型湿度センサを有することを特徴とする。
【００１７】
また、基準信号を発生する工程と、湿度情報を測定する工程と、前記湿度情報に基づき歩度の補正値を算出する工程と、前記歩度の補正値に基づき前記基準信号の歩度を調整する工程とを有することを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。図１は本発明の第１の実施の形態である電子時計の構成を示す回路ブロック図であり、図１に基づいて本発明の第１の実施形態の構成を説明する。図１に於いて、１は音叉型水晶振動子（図示せず）を有する発振部としての発振回路であり、２は分周動作を行う分周部としての分周回路である。３は時刻やカレンダを計時し記憶する計時部であり、該計時部３は時刻を計時し記憶する時刻計時回路３ａとカレンダを計時し記憶するカレンダ回路３ｂとにより構成される。
【００１９】
４は表示部であり液晶パネル等のデジタル表示装置により構成される。また、本発明の電子時計がアナログ表示時計であれば、表示部４は輪列と指針及びカレンダ表示機構等によって構成される。５は歩度補正制御手段としての歩度補正制御部であり、該歩度補正制御部５は湿度補正演算回路５ａと温度補正演算回路５ｂと歩度補正制御回路５ｃにより構成される。９は湿度を測定する湿度測定手段としての湿度測定回路であり詳細な構成は後述する。
【００２０】
６は温度を測定する温度測定手段としての温度測定回路であり、図示しないがＣＲ発振器によって構成される温度センサと温度カウンタを内蔵する。７は歩度調整手段としての歩度調整部であり、発振周波数調整手段である発振周波数調整回路７ａと分周調整手段である分周調整回路７ｂとにより構成される。８は１次電池又は２次電池等によって構成される電源部であり、各回路や表示部４に電力を供給する。
【００２１】
次に図１の回路ブロック図の電気的な接続関係を説明する。発振回路１は発振信号Ｐ１を出力し、分周回路２は発振信号Ｐ１を入力して計時信号Ｐ２を出力する。発振回路１と分周回路２とにより基準信号発生手段を構成し、発振信号Ｐ１あるいは計時信号Ｐ２の基準信号を出力する。計時部３の時刻計時回路３ａは計時信号Ｐ２を入力して１０秒信号Ｐ３、日信号Ｐ４、時刻表示データＰ５を出力する。計時部３のカレンダ回路３ｂは日信号Ｐ４を入力してカレンダ表示データＰ６を出力する。表示部４は時刻表示データＰ５とカレンダ表示データＰ６を入力する。
【００２２】
湿度測定回路９は時刻表示データＰ５を入力して一定時間毎に湿度を測定し、湿度情報としての湿度データＰ７を出力する。温度測定回路６は温度を測定して温度情報としての温度データＰ９を出力する。歩度補正制御部５の湿度補正演算回路５ａは湿度測定回路９からの湿度データＰ７を入力して湿度補正データＰ８を出力し、温度補正演算回路５ｂは温度測定回路６からの温度データＰ９を入力して温度補正データＰ１０を出力する。歩度補正制御回路５ｃは湿度補正データＰ８と温度補正データＰ１０を入力し、当該二つの補正データに基づいて歩度の補正値を算出し歩度を補正する第１の歩度補正信号としての発振補正信号Ｐ１１と第２の歩度補正信号としての分周補正データＰ１２を出力する。
【００２３】
歩度調整部７の発振周波数調整回路７ａは発振補正信号Ｐ１１を入力して発振切り替え信号Ｐ１３を出力し、歩度調整部７の分周調整回路７ｂは分周補正データＰ１２と１０秒信号Ｐ３を入力して分周調整データＰ１４を出力する。発振回路１は発振切り替え信号Ｐ１３を入力し、分周回路２は分周調整データＰ１４を入力する。
【００２４】
次に本発明の第１の実施形態である図１の回路ブロック図の動作を説明する。電源部８より各回路に電力が供給されると、まず、発振回路１が発振を開始し周波数３２，７６８Ｈｚの発振信号Ｐ１を出力する。分周回路２は発振信号Ｐ１を入力して分周動作を行い、周波数１Ｈｚの計時信号Ｐ２を出力する。計時部３の時刻計時回路３ａは計時信号Ｐ２を入力して秒、分、時の時刻をそれぞれ計時し、１０秒毎にパルスを発生する１０秒信号Ｐ３と、午前０時０分０秒毎にパルスを発生する日信号Ｐ４と、時刻表示データＰ５とを出力する。カレンダ回路３ｂは日信号Ｐ４を入力して日、曜、月、年などのカレンダ情報を計時し、カレンダ表示データＰ６を出力する。表示部４は時刻表示データＰ５とカレンダ表示データＰ６によって時刻やカレンダを表示し、時計として機能する。
【００２５】
次に本発明の第１の実施形態の歩度補正動作を図１及び図２に基づいて説明する。図２は歩度補正動作の全体手順を示すフローチャートであり、図２に於いて各動作フローをＳｂ１〜Ｓｂ６として示す。ここで歩度の補正動作が開始されると、まず、温度測定回路６が温度を測定して温度データＰ９を温度補正演算回路５ｂに送る。温度補正演算回路５ｂは内部で演算処理を実行し温度データＰ９に対応する温度補正データＰ１０を算出し出力する（Ｓｂ１）。
【００２６】
次に湿度測定回路９は、時刻表示データＰ５の中から時間データをモニターして前回の補正動作時からの時間データの更新を判定し、時間データが更新しているときは動作フローＳｂ３に進み、時間データが更新していないときは動作フローＳｂ４に進む（Ｓｂ２）。すなわち、時刻表示データＰ５の時間データの更新により１時間に１回だけ動作フローＳｂ３を実行する。
【００２７】
時刻表示データＰ５の時間データが更新している場合は、湿度測定回路９が湿度を測定して湿度データＰ７を湿度補正演算回路５ａに送る。湿度補正演算回路５ａは内部で演算処理を実行して湿度データＰ７に対応する湿度補正データＰ８を算出し出力する（Ｓｂ３）。
【００２８】
次に歩度補正制御回路５ｃは温度補正データＰ１０と湿度補正データＰ８を読み込み、内部で演算処理を実行して歩度補正データを算出し、歩度補正信号としての発振補正信号Ｐ１１と複数ビットによってなる分周補正データＰ１２を出力する（Ｓｂ４）。尚、時間データが更新していないときは、湿度補正データＰ８は前回読み込んだデータをそのまま使用する。
【００２９】
次に歩度調整部７の発振周波数調整回路７ａは、発振補正信号Ｐ１１によって発振回路１の発振周波数を切り替える発振切り替え信号Ｐ１３を生成し、発振回路１の出力である発振信号Ｐ１を調整する。歩度調整部７の分周調整回路７ｂは、分周補正データＰ１２と１０秒信号Ｐ３により分周調整データＰ１４を１０秒毎に出力し、分周回路２の分周比を調整する。この結果、分周回路２は発振補正信号Ｐ１１と分周補正データＰ１２によって歩度が調整された基準信号としての計時信号Ｐ２を出力する（Ｓｂ５）。
【００３０】
歩度調整部７は歩度補正動作を継続し、温度測定回路６と湿度測定回路９及び歩度補正制御部５は待機期間に入る（Ｓｂ６）。待機期間終了後、動作フローＳｂ１に進んで温度測定回路６と歩度補正制御部５は再び動作を開始する。以後、歩度補正動作は動作フローＳｂ１〜Ｓｂ６を繰り返し、歩度補正動作を更新しつつ継続する。尚、待機期間は１分間程度が良いが任意に定めることが出来る。
【００３１】
また、動作フローＳｂ２は時間データの更新を判定して１時間ごとに湿度測定を実行したが、この湿度測定間隔も任意に定めることが出来、例えば、時計内部の湿度変動が緩やかである場合は、１日ごと程度の測定間隔でも問題は無い。尚、温度測定や湿度測定では、ある程度の電力を消費するので、測定間隔が長ければ、その分、消費電力の削減に効果がある。
【００３２】
次に本発明の第１の実施形態の歩度補正の主要な各動作フローの詳細を図１と図３と図４及び図５に基づいて説明する。図３は歩度補正の主要な各動作の詳細を示すフローチャートであり、図３（ａ）は温度補正値算出フローチャートであり、各動作フローをＳｂ１１〜Ｓｂ１４で示す。図３（ｂ）は湿度補正値算出フローチャートであり、各動作フローをＳｂ３１〜Ｓｂ３３で示す。図３（ｃ）は歩度補正信号の出力フローチャートであり、各動作フローをＳｂ４１〜Ｓｂ４３で示す。
【００３３】
まず、図３（ａ）と図４に基づいて温度補正値算出フローを詳細に説明する。温度測定回路６は、内蔵するＣＲ発振器（図示せず）による温度センサを動作させて発振を開始し、内蔵する温度カウンタ（図示せず）でその発振周波数を読み込む（Ｓｂ１１）。
【００３４】
ここで図４は、温度測定回路６に内蔵する温度センサの発振周波数特性と発振回路１の音叉型水晶振動子の発振周波数温度特性の関係図であり、図４（ａ）は温度センサの発振周波数特性を示し、図４（ｂ）は発振回路１の音叉型水晶振動子の発振周波数温度特性を示している。図４（ａ）で示す如く、温度センサの発振周波数は温度に対して非線形の特性を有しており、また、個々の温度センサ毎に感度や傾きのバラツキを持っているが、温度測定回路６は温度カウンタの読み値に対して補正演算処理を行い、温度センサの感度や傾きのバラツキを吸収し温度データＰ９に変換する（Ｓｂ１２）。
【００３５】
例えば、図４（ａ）で示す如く、ある温度のときに温度測定回路６の温度カウンタが発振周波数ｆｓ１を計数したとすると、温度測定回路６は補正演算処理を行って温度データＰ９を出力し、その値は図４（ａ）で示す温度ｔ１となる。
【００３６】
次に図４（ｂ）に示す如く、発振回路１の周波数温度特性は音叉型水晶振動子固有の２次曲線であり、温度に対する周波数ずれ量を△ｆとすると、その式は、△ｆ＝−ａ×(Ｚｔｃ−Ｔ)２＋△ｆ０で示される（計算式１）。但し、ａは２次温度係数、Ｚｔｃは頂点温度、Ｔは温度、△ｆ０は頂点温度での基準周波数（３２，７６８Ｈｚ）に対する発振周波数ずれ量である。
【００３７】
ここで、発振回路１の音叉型水晶振動子は２次温度係数ａ、頂点温度Ｚｔｃ、発振周波数ずれ量△ｆ０が個々のバラツキを持っているが、温度補正演算回路５ｂは音叉型水晶振動子のバラツキを補正する補正データを内部の不揮発性メモリ（図示せず）に記憶しており、その記憶データに基づいて前述の計算式１を補正し発振周波数ずれ量を算出する（Ｓｂ１３）。
【００３８】
ここで例えば前述した如く、温度測定回路６からの温度データＰ９が温度ｔ１を出力したとすると、温度補正演算回路５ｂは動作フローＳｂ１３で、計算式１の温度Ｔに温度ｔ１を代入して演算を行い、図４（ｂ）で示す如く温度ｔ１における発振周波数ずれ量△ｆ１（単位Ｈｚ）を算出する。
【００３９】
次に、温度補正演算回路５ｂは動作フローＳｂ１３で算出した発振周波数ずれ量△ｆ１から、基準周波数に対する周波数偏差を算出し温度補正データＰ１０（単位ｐｐｍ）として出力する（Ｓｂ１４）。例えば、基準周波数を３２，７６８Ｈｚとすれば、温度補正データＰ１０＝△ｆ１／３２，７６８となる。
【００４０】
次に湿度測定回路９の構成と動作フローを説明する。図５は湿度測定回路９の回路構成と動作特性を示し、図５（ａ）は湿度測定回路９の回路図であり、図５（ｂ）は湿度測定回路９の発振周波数特性図であり、Ｘ軸は湿度でありＹ軸は対数目盛りで示した発振周波数である。まず図５（ａ）に於いて湿度測定回路９の回路構成を説明する。３０はＣ−ＭＯＳ構造のインバータ回路であり、インバータ回路３０の入力端子３０ａから直列コンデンサ３１と調整抵抗３２と湿度センサ３３が直列接続してインバータ回路３０の出力端子３０ｂに接続され発振回路が形成される。
【００４１】
ここで湿度センサ３３は、抵抗変化型湿度センサの一種である高分子抵抗変化型湿度センサを用いており、くし型電極３３ａ上に感湿材料としての高分子膜３３ｂを塗布した構造となっている。尚、湿度センサ３３は感湿材料として多孔質表面のセラミックを用いたセラミック抵抗変化型湿度センサを用いても良い。
３４は帰還抵抗であり、インバータ回路３０の入力端子３０ａと出力端子３０ｂを直流的に接続して負帰還をかけ、インバータ回路３０の動作点を電源電圧の中点として安定させる。
【００４２】
３５は発振コンデンサでありインバータ回路３０の入力端子３０ａと回路のＧＮＤの間に配置され、発振回路の位相調整を行う。３６はバッファ回路であり、その入力端子３６ａはインバータ回路３０の出力端子３０ｂと接続し、該出力端子３０ｂから出力する発振信号を増幅して湿度パルス信号Ｐ２０を出力する。３７は湿度カウンタであり、クロック端子ＣＬから湿度パルス信号Ｐ２０を入力して出力端子Ｑより湿度データＰ７を出力する。
【００４３】
３８は湿度測定制御回路であり、時刻表示データＰ５を入力して湿度カウンタ３７の計数動作を制御する湿度測定開始信号Ｐ２１と、インバータ回路３０とバッファ回路３６への電源を制御する電源制御信号Ｐ２２を出力する。湿度測定開始信号Ｐ２１は湿度カウンタ３７のゲート端子Ｇに入力し、電源制御信号Ｐ２２はインバータ回路３０とバッファ回路３６の電源制御端子Ｋにそれぞれ入力する。
【００４４】
次に図５（ａ）と図５(ｂ）及び図３（ｂ）に基づいて湿度測定回路９の動作と湿度補正値算出フローの詳細を説明する。湿度センサ３３の感湿材料である高分子膜３３ｂは、湿度が低い状態のときは水分子の吸着が少ないのでイオン濃度が低く電気的インピーダンスが高くなり、また、湿度が高い状態のときは水分子の吸着が多いのでイオン濃度が高く電気的インピーダンスが低くなる特性を有し、低湿度領域と高湿度領域ではインピーダンスの変化幅は４桁程度に及ぶ指数関数特性を示す。
【００４５】
このため、高分子膜３３ｂに覆われた湿度センサ３３のくし型電極３３ａの両端子のインピーダンスは湿度変動に応じて大きく変化し、この結果、インバータ回路３０の発振回路のインピーダンスが変化するので発振周波数も変化する。図５（ｂ）は湿度測定回路９の湿度に対する発振周波数特性の一例を示しており、図示する如く、発振周波数は低湿度領域では低く、高湿度領域では高くなり指数関数的に変化する。
【００４６】
ここで、湿度測定制御回路３８に入力する時刻表示データＰ５の時間データが更新して図３（ｂ）で示す湿度補正値算出フローが実行されると、湿度測定制御回路３８からの電源制御信号Ｐ２２が論理“１”となってインバータ回路３０とバッファ回路３６の電源制御端子Ｋに入力し、インバータ回路３０とバッファ回路３６に電源が供給される。
【００４７】
この結果、インバータ回路３０は湿度センサ３３のインピーダンスに応じた発振周波数で発振を開始し、バッファ回路３６は発振信号を増幅して湿度パルス信号Ｐ２０を出力する。また、このタイミングに合わせて湿度測定制御回路３８からの湿度測定開始信号Ｐ２１が論理“１”となるので、湿度カウンタ３７は湿度パルス信号Ｐ２０の計数を開始し、発振周波数を読み込み湿度データＰ７として出力する（Ｓｂ３１）。
【００４８】
次に湿度補正演算回路５ａは、発振周波数である湿度データＰ７を入力し、図５（ｂ）に示した発振周波数特性から湿度データＰ７を実際の相対湿度に変換する（Ｓｂ３２）。例えば、湿度データＰ７が１ＫＨｚ位のときは湿度３０％とし、湿度データＰ７が１０ＫＨｚ位のときは湿度６０％とする。
【００４９】
更に湿度補正演算回路５ａは、変換した相対湿度からその時計の歩度湿度特性を記憶した不揮発性メモリ（図示せず）を参照して湿度補正データＰ８を算出し出力する（Ｓｂ３３）。例えば、その時計の歩度湿度特性が前述した図１０（ｂ）であるとすると、湿度３０％のときは歩度シフト量が約−０．１ｐｐｍであるので、湿度補正データＰ８は＋０．１ｐｐｍを算出し、また、湿度６０％のときは歩度シフト量が約−０．３ｐｐｍであるので、湿度補正データＰ８は＋０．３ｐｐｍを算出する。
【００５０】
尚、湿度センサ３３は一般的に温度依存性があり、温度変化によっても湿度センサ３３のインピーダンスが変化する場合がある。この温度依存性が無視できない場合は、湿度補正演算回路５ａに温度測定回路６からの温度データＰ９を参照して、湿度データＰ７を温度によって補正する温度依存補正回路（図示せず）を搭載し、湿度センサ３３の温度依存性を補正すればよい。
【００５１】
次に図１と図３（ｃ）に基づいて歩度補正信号の出力フローの詳細を説明する。歩度補正制御回路５ｃは温度補正データＰ１０と湿度補正データＰ８を加算し、温度と湿度の両方に対応する温湿度補正データＰ１５を算出し、内部に記憶する（Ｓｂ４１）。
【００５２】
次に内部に記憶した温湿度補正データＰ１５を定数３．０５で割り算し、商データと余りデータを算出する。尚、定数３．０５は分周回路２で分周調整できる最小分解能の周波数偏差を表している（Ｓｂ４２）。
【００５３】
次に歩度補正制御回路５ｃは、動作フローＳｂ４２で算出した余りデータから第１の歩度補正信号として発振補正信号Ｐ１１を生成し出力する。また、第２の歩度補正信号として動作フローＳｂ４２で算出した商データを分周補正データＰ１２として出力する（Ｓｂ４３）。
【００５４】
次に発振補正信号Ｐ１１を入力して発振周波数の調整を実施する発振回路１と発振周波数調整回路７ａの詳細を説明する。図６は本発明の第１の実施形態である発振回路１と発振周波数調整回路７ａの動作説明図であり、図６（ａ）は発振回路１と発振周波数調整回路７ａの回路図であり、図６（ｂ）は発振周波数調整回路７ａを制御する発振補正信号Ｐ１１のタイミングチャートである。図６（ａ）に於いて、発振回路１はＣ−ＭＯＳ構造のインバータ回路１０、音叉型水晶振動子１１、帰還抵抗１２、出力抵抗１３、入力コンデンサ１４、出力コンデンサ１５によって構成される。
【００５５】
次に発振回路１の動作を説明する。図６（ａ）に於いて、インバータ回路１０は入力端子１０ａと出力端子１０ｂに接続する帰還抵抗１２によって負帰還がかかり、その動作点は電源電圧の中点となって、もっとも増幅率の高い状態で安定する。ここで発振回路１に電源が供給されると音叉型水晶振動子１１は発振を開始し、これによって発振周波数に等しい発振信号がインバータ回路１０の入力端子１０ａに入力され、インバータ回路１０によって増幅された発振信号が出力端子１０ｂより出力して音叉型水晶振動子１１に供給される。
【００５６】
この結果、音叉型水晶振動子１１は発振を継続し、インバータ回路１０の出力端子１０ｂから音叉型水晶振動子１１の発振周波数に等しい発振信号Ｐ１が出力する。また、入力コンデンサ１４と出力コンデンサ１５は、発振回路１の位相特性を調整するために設けられ、これらのコンデンサの容量値が変化すると、発振回路１の位相特性が変化するので発振信号Ｐ１の周波数も微妙に変化する。
【００５７】
次に発振周波数調整回路７ａの構成を説明する。図６（ａ）に於いて１６は調整用コンデンサであり、１７はＣ−ＭＯＳ構造のアナログスイッチ（以下ＳＷと略す）である。ＳＷ１７のコントロール端子Ｃは前記発振補正信号Ｐ１１が接続され、ＳＷ１７の入力端子ＩＮは調整用コンデンサ１６の一方の端子と接続し、ＳＷ１７の出力端子ＯＵＴは回路のＧＮＤに接続される。調整用コンデンサ１６の他方の端子は前記発振切り替え信号Ｐ１３として、発振回路１の音叉型水晶振動子１１と出力抵抗１３の接続点Ａに接続される。
【００５８】
次に発振周波数調整回路７ａの動作を説明する。ＳＷ１７はコントロール端子Ｃが論理“０”のときは、入力端子ＩＮと出力端子ＯＵＴが電気的に接続し、コントロール端子Ｃが論理“１”のときは入力端子ＩＮと出力端子ＯＵＴが電気的に遮断される。この結果、発振補正信号Ｐ１１が論理“０”のときは、調整用コンデンサ１６の一方の端子はＳＷ１７を介して回路のＧＮＤに接続されるので、出力コンデンサ１５に対して調整用コンデンサ１６が並列接続されることになり、等価的に出力コンデンサ１５の静電容量は調整用コンデンサ１６の静電容量分が加わり増加する。また、発振補正信号Ｐ１１が論理“１”のときは、調整用コンデンサ１６は回路のＧＮＤと遮断されるので、出力コンデンサ１５の静電容量は増加しない。
【００５９】
ここで発振補正信号Ｐ１１の信号形態を説明する。発振補正信号Ｐ１１は前述した如く、歩度補正制御回路５ｃが算出した温湿度補正データＰ１５を定数３．０５で割り算した余りデータから生成される。この余りデータは８ビットによってなり、その値をｎとするとｎ＝０〜２５５のいずれかとなる。ここで図６（ｂ）は余りデータの値ｎが０、３、２５５のときのそれぞれの発振補正信号Ｐ１１のタイミングチャートを示している。
【００６０】
図６（ｂ）で示す如く、余りデータがｎ＝０のときは、発振補正信号Ｐ１１は常に論理“０”であるので、出力コンデンサ１５の等価的静電容量は最も大きいが、余りデータの値ｎが増加すると調整用コンデンサ１６が遮断される期間（すなわち発振補正信号Ｐ１１が論理“１”となる期間）が増加するので、出力コンデンサ１５の等価的静電容量は減少する。更に、余りデータが最大値のｎ＝２５５のときは、発振補正信号Ｐ１１は連続したパルス信号となるので調整用コンデンサ１６の遮断期間は最大となり、出力コンデンサ１５の等価的静電容量は最小となる。
【００６１】
ここで、発振回路１は出力コンデンサ１５の静電容量が大きいと発振回路１の位相特性が変化して発振周波数は微少ではあるが低くなり、出力コンデンサ１５の静電容量が小さくなるとその発振周波数は微少ではあるが高くなる。よって、余りデータがｎ＝０のときの発振周波数とｎ＝２５５のときの発振周波数の偏差が約３．０５ｐｐｍになるように、調整用コンデンサ１６の静電容量値を設定すれば、発振回路１は発振信号Ｐ１を約３．０５ｐｐｍ／２５５の分解能で、且つ、最大調整幅約３．０５ｐｐｍで調整することが出来る。
【００６２】
次に分周補正データＰ１２を入力して分周比を調整する分周回路２と分周調整回路７ｂの詳細な回路構成と動作を説明する。図７は分周回路２と分周調整回路７ｂの回路図であり、図７に於いて、分周回路２は１５段のフリップフロップ回路（以下ＦＦと略す）によって構成され、初段のＦＦ１のクロック入力端子Φには前記発振信号Ｐ１が入力され、最終段のＦＦ１５の出力端子Ｑからは計時信号Ｐ２が出力する。また、ＦＦ１〜ＦＦ５までのＦＦはセット入力端子Ｓを有している。
【００６３】
分周調整回路７ｂは、５つのＡＮＤゲート２０ａ〜２０ｅによって構成され、ＡＮＤゲート２０ａ〜２０ｅの一方の入力端子は１０秒信号Ｐ３を共通に入力し、他方の入力端子は５ビットの分周補正データＰ１２を入力する。ＡＮＤゲート２０ａ〜２０ｅの５つの出力端子は５ビットの分周調整データＰ１４を出力し、該分周調整データＰ１４は前述の分周回路２のＦＦ１〜ＦＦ５のセット入力端子Ｓに入力される。
【００６４】
次に図７に基づいて分周回路２と分周調整回路７ｂの動作を説明する。周波数３２，７６８Ｈｚの発振信号Ｐ１がＦＦ１のクロック入力端子Φに入力されると、ＦＦ１〜ＦＦ１５は順次分周動作を行い、ＦＦ１５の出力端子Ｑは１Ｈｚ信号である計時信号Ｐ２を出力する。また、分周調整回路７ｂのＡＮＤゲート２０ａ〜２０ｅは１０秒信号Ｐ３を入力して１０秒毎に分周補正データＰ１２を通過させて分周調整データＰ１４をＦＦ１〜ＦＦ５に供給し、ＦＦ１〜ＦＦ５は分周調整データＰ１４によってセット動作が実行される。
【００６５】
ここで例えば、分周補正データＰ１２の最下位ビットだけが論理“１”であった場合の動作を説明する。この場合は、１０秒信号Ｐ３が論理“１”となった瞬間にＡＮＤゲート２０ａの出力、すなわち、分周調整データＰ１４の最下位ビットだけが論理“１”となってＦＦ１をセットする。ＦＦ１がセットされると、ＦＦ１の出力端子Ｑは直ちに論理“１”となるので、ＦＦ１の出力端子Ｑは１周期の半分だけ周期が短縮する。
【００６６】
すなわちＦＦ１の出力端子Ｑは発振信号Ｐ１を１段分周した１周期約６１μＳの分周信号であるので、ＦＦ１の出力端子Ｑの分周信号は１周期の半分の約３０．５μＳだけ１０秒毎に短縮された信号となる。この結果、約３０．５μＳ短縮された分周信号は、そのまま最終段のＦＦ１５まで分周し伝達されるので、計時信号Ｐ２も１０秒毎に約３０．５μＳ短縮された信号となり、その周波数偏差は約３．０５ｐｐｍである。
【００６７】
次に分周補正データＰ１２の最上位ビットだけが論理“１”であった場合の動作を説明する。この場合は、１０秒信号Ｐ３が論理“１”となった瞬間にＡＮＤゲート２０ｅの出力、すなわち、分周調整データＰ１４の最上位ビットだけが論理“１”となってＦＦ５をセットする。ＦＦ５がセットされると、ＦＦ５の出力端子Ｑは直ちに論理“１”となるので、ＦＦ５の出力端子Ｑは１周期の半分だけ周期が短縮される。
【００６８】
すなわちＦＦ５の出力端子Ｑは発振信号Ｐ１を５段分周した１周期約９７７μＳの分周信号であるので、ＦＦ１の出力端子Ｑの分周信号は１周期の半分の約４８８μＳだけ１０秒毎に短縮された信号となる。この結果、約４８８μＳ短縮された分周信号は、そのまま最終段のＦＦ１５まで分周し伝達されるので、計時信号Ｐ２も１０秒毎に約４８８μＳ短縮された信号となり、その周波数偏差は約４８．８ｐｐｍである。
【００６９】
同様に、分周補正データＰ１２のすべてのビットが論理“１”となると、計時信号Ｐ２は約９４．６ｐｐｍ分短縮された信号となる。このように、分周回路２は分周調整回路７ｂに入力される分周補正データＰ１２のデータ量に応じて分周比を調整し、計時信号Ｐ２の歩度を調整分解能約３．０５ｐｐｍで最大調整量約９４．６ｐｐｍまで調整することが出来る。尚、この実施形態では、分周補正データＰ１２のビット数を５ビットとしたが、ビット数はこれに限定されるものではなく、更に歩度調整幅を広げるためにビット数を増やすことも出来る。
【００７０】
次に、発振回路１と分周回路２の両方の動作による歩度調整を説明する。前述した如く、分周回路２は調整分解能約３．０５ｐｐｍで計時信号Ｐ２の歩度を調整できるが、３．０５ｐｐｍ以下の調整は、発振回路１により調整することが出来る。すなわち、発振回路１の出力である発振信号Ｐ１を調整する発振補正信号Ｐ１１は、前述した如く、温湿度補正データＰ１５を３．０５で割り算した余りデータより生成するので、発振回路１は分周回路２で調整することの出来ない３．０５ｐｐｍ以下の調整を受け持ち、その調整分解能は、余りデータが８ビットであれば３．０５ｐｐｍ／２５５となり非常に高い分解能で歩度調整を実現することが出来る。
【００７１】
尚、分周回路２は１０秒信号Ｐ３によって１０秒毎にＦＦ１〜ＦＦ５を分周調整データＰ１４でセットし歩度調整するが、このセットの時間間隔は１０秒に限定されることはない。例えば、１００秒信号や１０００秒信号を生成し、１００秒毎や１０００秒毎の時間間隔で分周調整データＰ１４をセットすれば、分周回路２での調整分解能は、１０秒信号Ｐ３による調整分解能約３．０５ｐｐｍの１／１０または１／１００にすることが可能である。また、このように長いセット時間間隔を用いるならば、分周回路２だけで高い分解能の歩度調整が実現できるので、発振回路１の発振周波数を調整する発振周波数調整手段を不要とすることも可能である。
【００７２】
以上のように、本発明の第１の実施形態によれば、歩度補正制御部５は温度測定回路６からの温度データＰ９に基づいて温度補正データＰ１０を算出すると共に、湿度測定回路９からの湿度データＰ７に基づいて湿度補正データＰ８を算出し、この温度補正データＰ１０と湿度補正データＰ８に基づいて発振補正信号Ｐ１１と分周補正データＰ１２とをそれぞれ出力し、また、歩度調整部７は前記発振補正信号Ｐ１１と分周補正データＰ１２によって発振回路１と分周回路２を制御し、基準信号としての発振信号Ｐ１と計時信号Ｐ２の歩度を高分解能で調整し補正するので、温度変化に対する歩度の補正と共に、気候の推移や時計の周囲環境による湿度変動に対する歩度の変化を補正した高精度な電子時計を実現できる。
【００７３】
また、湿度測定回路９の湿度センサ３３は、高分子抵抗変化型湿度センサやセラミック抵抗変化型湿度センサを用いたが、このタイプに限定されることはない。例えば、静電容量の変化で湿度変化を検出する静電容量変化型湿度センサの一種である高分子静電容量変化型湿度センサを用いてもよく、この高分子静電容量変化型湿度センサは容量変化率が小さいために湿度測定回路が複雑になるという欠点はあるが、湿度変化に対する容量変化のリニアリティが優れており、また、相対湿度０％からの測定が出来るという利点がある。
【００７４】
次に、本発明の第２の実施の形態を説明する。図８は本発明の第２の実施の形態である電子時計の構成を示す回路ブロック図であり、第１の実施の形態と同一要素には同一番号を付し、重複する説明は省略する。図８で示す如く、本発明の第２の実施形態は、第１の実施形態で有していた温度測定回路６と、歩度補正制御部５の温度補正演算回路５ｂを削除したものである。
【００７５】
すなわち、測定手段としては湿度測定回路９だけが存在し、歩度補正制御部５は湿度測定回路９からの湿度データＰ７のみを入力して湿度補正演算回路５ａで湿度補正データＰ８を算出し、歩度補正制御回路５ｃは、湿度補正データＰ８のみの情報に基づいて歩度補正信号としての発振補正信号Ｐ１１と分周補正データＰ１２を出力する。歩度調整部７は、発振補正信号Ｐ１１と分周補正データＰ１２を入力して基準信号発生手段としての発振回路１と分周回路２を制御し、基準信号としての発振信号Ｐ１と計時信号Ｐ２の歩度を調整し、湿度変動に応じた歩度の変化を補正する。
【００７６】
この第２の実施の形態を導入する環境としては、年間を通じて温度（気温）変化がほとんど無く、湿度変化のみ有る場合が考えられる。また、温度特性のすぐれた発振回路を用いることによっても、この様な実施形態の導入は可能である。以上のように、本発明の第２の実施形態によれば、測定手段としては湿度測定手段のみで温度測定手段が無く、また、歩度補正制御部も簡略化できるので、部品点数や製造検査工数の削減等が可能であり、更には、温度測定動作フローが不必要なために消費電力の低減も可能であり、低価格で且つ、低電力の高精度な電子時計を提供することが出来る。
【００７７】
尚、本発明の実施形態に於いて、それぞれの機能はマイクロコンピュータによるプログラムによって実現することも可能であるので、第１の実施形態や第２の実施形態の構成に限定されるものではない。また、発振回路１は一般的な時計用水晶振動子である音叉型水晶振動子を用いたが、これに限定されることはなく、温度特性にすぐれたＡＴ型水晶振動子などを用いてもよい。
【００７８】
【発明の効果】
以上説明したように本発明によれば、湿度測定手段からの湿度情報に基づいて歩度補正制御手段が歩度補正信号を出力し、該歩度補正信号に基づいて歩度調整手段が基準信号発生手段を制御して基準信号の歩度を調整するので、時計の周囲環境の変化等による湿度変動に対する歩度の変化を最小限に抑えた、きわめて高精度な電子時計を提供することが出来る。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態である電子時計の構成を示す回路ブロック図である。
【図２】本発明の第１の実施の形態である電子時計の歩度補正動作の全体手順を示すフローチャートである。
【図３】本発明の第１の実施の形態である電子時計の歩度補正動作の主要な各動作フローの詳細を示すフローチャートであり、図３（ａ）は温度補正値算出フローチャートであり、図３（ｂ）は湿度補正値算出フローチャートであり、図３（ｃ）は歩度補正信号の出力フローチャートである。
【図４】本発明の第１の実施の形態である温度測定回路６に内蔵する温度センサの発振周波数特性と発振回路１の水晶振動子の発振周波数温度特性の関係図であり、図４（ａ）は温度センサの発振周波数特性図であり、図４（ｂ）は発振回路１の発振周波数温度特性図である。
【図５】本発明の第１の実施の形態である湿度測定回路９の回路構成と動作特性を示し、図５（ａ）は湿度測定回路９の回路図であり、図５（ｂ）は湿度測定回路９の発振周波数特性図である。
【図６】本発明の第１の実施の形態である発振回路１と発振周波数調整回路７ａの説明図であり、図６（ａ）は発振回路１と発振周波数調整回路７ａの回路図であり、図６（ｂ）は発振周波数調整回路７ａを制御する発振補正信号Ｐ１１のタイミングチャートである。
【図７】本発明の第１の実施形態である分周回路２と分周調整回路７ｂの回路図である。
【図８】本発明の第２の実施の形態である電子時計の構成を示す回路ブロック図である。
【図９】従来の音叉型水晶振動子の発振周波数の温度特性図である。
【図１０】従来の温度補償付電子時計の歩度変化特性図であり、図１０（ａ）は１年間の歩度変化特性図であり、図１０（ｂ）は歩度の湿度特性図である。
【符号の説明】
１ 発振回路
２ 分周回路
３ 計時部
３ａ 時刻計時回路
３ｂ カレンダ回路
４ 表示部
５ 歩度補正制御部
５ａ 湿度補正演算回路
５ｂ 温度補正演算回路
５ｃ 歩度補正制御回路
６ 温度測定回路
７ 歩度調整部
７ａ 発振周波数調整回路
７ｂ 分周調整回路
８ 電源部
９ 湿度測定回路
１０、３０ インバータ回路
１１ 音叉型水晶振動子
１２、３４ 帰還抵抗
１３ 出力抵抗
１４ 入力コンデンサ
１５ 出力コンデンサ
１６ 調整用コンデンサ
１７ アナログスイッチ
２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅ ＡＮＤゲート
３１ 直列コンデンサ
３２ 調整抵抗
３３ 湿度センサ
３３ａ くし型電極
３３ｂ 高分子膜
３５ 発振コンデンサ
３６ バッファ回路
３７ 湿度カウンタ
３８ 湿度測定制御回路
Ｐ１ 発振信号
Ｐ２ 計時信号
Ｐ３ １０秒信号
Ｐ４ 日信号
Ｐ５ 時刻表示データ
Ｐ６ カレンダ表示データ
Ｐ７ 湿度データ
Ｐ８ 湿度補正データ
Ｐ９ 温度データ
Ｐ１０ 温度補正データ
Ｐ１１ 発振補正信号
Ｐ１２ 分周補正データ
Ｐ１３ 発振切り替え信号
Ｐ１４ 分周調整データ
Ｐ２０ 湿度パルス信号
Ｐ２１ 湿度測定開始信号
Ｐ２２ 電源制御信号[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to adjusting the rate of a high-precision electronic timepiece using a crystal oscillation circuit as an oscillation signal source.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a crystal electronic timepiece technology using an electronic clock as an oscillation signal source for an electronic timepiece has been established, and low-cost, high-precision electronic timepieces have been mass-produced. However, the oscillation frequency of each crystal oscillator, which is the heart of a quartz electronic timepiece, is slightly different due to manufacturing variations. To realize a highly accurate electronic timepiece, the oscillation frequency is adjusted for each individual timepiece. It is indispensable to use a rate adjusting means. Initially, a trimming capacitor was added to the crystal oscillator circuit as the rate adjustment means, and the oscillation frequency itself was adjusted to make adjustments.However, the man-hours for mounting and adjusting the trimmer capacitor greatly affected the product price. There was also a major problem in the rate stability due to the aging of the capacitor.
[0003]
Therefore, without using electronic components such as a trimmer capacitor, a frequency dividing circuit that divides the oscillation signal source is provided with frequency dividing adjusting means that adjusts the frequency dividing ratio, and the dispersion of individual crystal units is reduced by digital technology. An adjustment technique has been developed and commercialized (for example, see Patent Document 1). According to the rate adjusting means using the digital technology, the rate adjusting means can be incorporated in the timepiece IC, so that the number of parts can be reduced. Further, since the rate adjusting process can be automated, the number of adjusting steps can be reduced. Because it is an adjustment means, it has excellent stability and greatly contributes to lower prices and higher precision of watches.
[0004]
However, in order to realize a more accurate electronic timepiece, specifically, an accurate timepiece with an error of about ± 5 seconds per year, the temperature characteristics of the crystal oscillation circuit must be ignored. Can not do. FIG. 9 shows an example of the temperature characteristics of the oscillation frequency of a tuning fork type crystal resonator mass-produced for use in a timepiece. The X axis represents temperature, and the Y axis represents the frequency deviation (unit: ppm) of the oscillation frequency. The temperature characteristic of this tuning-fork type crystal resonator is a quadratic curve having a peak temperature near room temperature, and the oscillation frequency is stable near room temperature, but the oscillation frequency becomes lower as the temperature becomes farther from room temperature. The result is that the clock goes out of order.
[0005]
For example, as shown in the figure, the oscillation frequency at a temperature around 0 ° C. changes by about −20 ppm with respect to a normal temperature (about 24 ° C.), which means that the clock is delayed about 1.7 seconds per day, which is a serious problem. is there. For this reason, a technology has been developed in which a temperature sensor is provided inside the timepiece to measure the temperature inside the timepiece, and the oscillation frequency of the crystal oscillation circuit is adjusted based on the temperature information to stabilize the temperature (for example, see Patents). Reference 2). If such a technique is used, the temperature characteristic of the quadratic curve, which is a drawback of the tuning-fork type quartz resonator, can be corrected to obtain a stable rate with respect to temperature, so that it is possible to realize an year-end clock.
[0006]
[Patent Document 1]
JP-A-59-148897 (claims, FIG. 2)
[Patent Document 2]
JP-A-04-315989 (claims, FIG. 1)
[0007]
[Problems to be solved by the invention]
However, when a change in the rate of a high-precision electronic timepiece equipped with a temperature sensor and temperature-compensated was examined in detail over a year, data on a rate change curve as shown in FIG. 10A could be obtained. In FIG. 10A, the X-axis indicates the lapse of time from January to December, and the Y-axis indicates the change in the rate every month. As shown in the figure, the rate tends to advance in the dry season and tends to be delayed in the humid season due to the transition of the climate for one year. Next, FIG. 10B shows the humidity characteristics of the rate of a highly accurate electronic timepiece equipped with a temperature sensor and temperature compensated. In other words, the change in the rate when the ambient temperature of the watch is kept constant and the humidity is changed is shown.
[0008]
As shown in FIG. 10 (b), when the humidity increases, the rate tends to be slightly delayed, and based on a humidity of 20%, the rate is delayed by about 0.7 ppm at a humidity of 90%, and this tendency is described above. This coincides with the tendency of the data in FIG. In other words, it can be seen that even with an electronic timepiece equipped with a temperature sensor and temperature compensated, the rate of the timepiece is affected by fluctuations in ambient humidity, and the rate changes. The cause of this phenomenon is that ICs and crystal oscillators that include oscillation circuits built into electronic watches are generally mounted on small printed circuit boards, but from crystal oscillators mounted on the printed circuit boards to ICs It is conceivable that the stray capacitance and the insulation resistance between the signal lines vary depending on the ambient humidity fluctuation.
[0009]
That is, the stray capacitance and insulation resistance between the two signal lines of the crystal unit on the printed circuit board change due to fluctuations in ambient humidity, and the floating between the signal line of the crystal unit and the power supply or GND of the circuit. Since the capacitance value and the insulation resistance value also change due to fluctuations in the surrounding humidity, as a result, the phase characteristics of the crystal oscillation circuit change and the oscillation frequency shifts. Here, as shown in FIG. 10A, the deviation amount of the oscillation frequency due to the influence of the actual humidity fluctuation is a small amount of about 0.3 ppm as the deviation width, but realizes an even more accurate annual clock. Therefore, the influence of humidity fluctuation on the rate cannot be ignored.
[0010]
An object of the present invention is to solve the above-described problem and correct not only a change in a rate with respect to temperature but also a change in a rate with respect to a change in humidity due to a change in climate or a surrounding environment of a watch. An object of the present invention is to provide an extremely high-precision electronic timepiece that minimizes a change in a rate due to a change.
[0011]
[Means for Solving the Problems]
In order to solve the above problems, an electronic timepiece and a control method thereof according to the present invention employ the following configurations and methods.
[0012]
The present invention provides a reference signal generating means for generating a reference signal, a humidity measuring means for measuring humidity, and a rate correction signal for correcting a rate by calculating a correction value of a rate based on humidity information from the humidity measuring means. And a rate adjusting means for adjusting the rate of the reference signal of the reference signal generating means based on the rate correction signal from the rate correction control means.
[0013]
Further, the reference signal generating means may include: an oscillating unit that outputs an oscillation signal as the reference signal; and a frequency dividing unit that divides the oscillation signal and outputs a clock signal as the reference signal. Features.
[0014]
Furthermore, it has a temperature measuring means for measuring a temperature, outputs a rate correction signal for correcting a rate based on the humidity information from the humidity measuring means and the temperature information from the temperature measuring means, and outputs the rate correction signal to the rate correction signal. The rate is adjusted based on the rate.
[0015]
Further, the rate adjusting means includes an oscillation frequency adjusting means and a frequency dividing adjusting means, and the oscillating frequency adjusting means receives a first rate correcting signal from the rate correcting control means and receives an oscillation from the oscillating section. A signal, and the frequency-division adjusting means receives the second rate-correction signal from the rate-correction control means and adjusts the frequency-dividing ratio of the frequency-dividing section to adjust the rate of the clock signal. It is characterized by comprising.
[0016]
Further, the humidity measuring means includes a resistance change type humidity sensor or a capacitance change type humidity sensor.
[0017]
A step of generating a reference signal; a step of measuring humidity information; a step of calculating a correction value of a rate based on the humidity information; and a step of adjusting the rate of the reference signal based on the correction value of the rate. It is characterized by having.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a circuit block diagram showing a configuration of an electronic timepiece according to a first embodiment of the present invention. The configuration of the first embodiment of the present invention will be described with reference to FIG. In FIG. 1, reference numeral 1 denotes an oscillating circuit as an oscillating unit having a tuning fork type crystal resonator (not shown), and 2 denotes a frequency dividing circuit as a frequency dividing unit for performing a frequency dividing operation. Reference numeral 3 denotes a timekeeping unit that measures and stores a time and a calendar. The timekeeping unit 3 includes a time clock circuit 3a that measures and stores the time and a calendar circuit 3b that measures and stores the calendar.
[0019]
Reference numeral 4 denotes a display unit which is constituted by a digital display device such as a liquid crystal panel. If the electronic timepiece of the present invention is an analog timepiece, the display unit 4 includes a wheel train, hands, a calendar display mechanism, and the like. Reference numeral 5 denotes a rate correction control unit as a rate correction control means. The rate correction control unit 5 includes a humidity correction calculation circuit 5a, a temperature correction calculation circuit 5b, and a rate correction control circuit 5c. Reference numeral 9 denotes a humidity measurement circuit as humidity measurement means for measuring humidity, and its detailed configuration will be described later.
[0020]
Reference numeral 6 denotes a temperature measuring circuit serving as temperature measuring means for measuring a temperature, and includes a temperature sensor (not shown) and a temperature counter constituted by a CR oscillator. Reference numeral 7 denotes a rate adjusting unit as a rate adjusting unit, which includes an oscillation frequency adjusting circuit 7a as an oscillation frequency adjusting unit and a frequency dividing adjusting circuit 7b as a frequency dividing adjusting unit. Reference numeral 8 denotes a power supply unit including a primary battery or a secondary battery, and supplies power to each circuit and the display unit 4.
[0021]
Next, the electrical connection relationship in the circuit block diagram of FIG. 1 will be described. The oscillating circuit 1 outputs an oscillating signal P1, and the frequency dividing circuit 2 receives the oscillating signal P1 and outputs a clock signal P2. The oscillating circuit 1 and the frequency dividing circuit 2 constitute a reference signal generating means, and output a reference signal of the oscillating signal P1 or the clock signal P2. The clock circuit 3a of the clock section 3 receives the clock signal P2 and outputs a 10-second signal P3, a day signal P4, and time display data P5. The calendar circuit 3b of the timer 3 receives the date signal P4 and outputs calendar display data P6. The display unit 4 inputs the time display data P5 and the calendar display data P6.
[0022]
The humidity measurement circuit 9 inputs the time display data P5, measures the humidity at regular intervals, and outputs humidity data P7 as humidity information. The temperature measurement circuit 6 measures the temperature and outputs temperature data P9 as temperature information. The humidity correction calculation circuit 5a of the rate correction control unit 5 receives the humidity data P7 from the humidity measurement circuit 9 and outputs humidity correction data P8, and the temperature correction calculation circuit 5b receives the temperature data P9 from the temperature measurement circuit 6. To output the temperature correction data P10. The rate correction control circuit 5c receives the humidity correction data P8 and the temperature correction data P10, calculates a correction value of the rate based on the two correction data, and corrects the rate by an oscillation correction signal P11 as a first rate correction signal. And frequency division correction data P12 as a second rate correction signal.
[0023]
The oscillation frequency adjustment circuit 7a of the rate adjustment unit 7 receives the oscillation correction signal P11 and outputs an oscillation switching signal P13, and the frequency division adjustment circuit 7b of the rate adjustment unit 7 receives the frequency division correction data P12 and the 10-second signal P3. Then, frequency division adjustment data P14 is output. The oscillation circuit 1 receives an oscillation switching signal P13, and the frequency divider 2 receives frequency division adjustment data P14.
[0024]
Next, the operation of the circuit block diagram of FIG. 1 according to the first embodiment of the present invention will be described. When power is supplied from the power supply unit 8 to each circuit, first, the oscillation circuit 1 starts oscillating and outputs an oscillation signal P1 having a frequency of 32,768 Hz. The frequency dividing circuit 2 receives the oscillation signal P1 to perform a frequency dividing operation, and outputs a clock signal P2 having a frequency of 1 Hz. The time clock circuit 3a of the clock section 3 receives the clock signal P2, measures the seconds, minutes, and hours, respectively, and generates a 10-second signal P3 that generates a pulse every 10 seconds, and a 00: 00: 00: 00 clock. , A date signal P4 for generating a pulse and time display data P5 are output. The calendar circuit 3b receives the day signal P4, measures calendar information such as day, day, month, and year, and outputs calendar display data P6. The display unit 4 displays a time and a calendar by the time display data P5 and the calendar display data P6, and functions as a clock.
[0025]
Next, a rate correction operation according to the first embodiment of the present invention will be described with reference to FIGS. FIG. 2 is a flowchart showing the overall procedure of the rate correction operation. In FIG. 2, each operation flow is shown as Sb1 to Sb6. Here, when the rate correction operation is started, first, the temperature measurement circuit 6 measures the temperature and sends the temperature data P9 to the temperature correction operation circuit 5b. The temperature correction arithmetic circuit 5b internally executes arithmetic processing to calculate and output temperature correction data P10 corresponding to the temperature data P9 (Sb1).
[0026]
Next, the humidity measurement circuit 9 monitors the time data from the time display data P5, determines whether the time data has been updated since the previous correction operation, and proceeds to the operation flow Sb3 when the time data has been updated. If the time data has not been updated, the operation proceeds to the operation flow Sb4 (Sb2). That is, the operation flow Sb3 is executed only once an hour by updating the time data of the time display data P5.
[0027]
When the time data of the time display data P5 is updated, the humidity measurement circuit 9 measures the humidity and sends the humidity data P7 to the humidity correction operation circuit 5a. The humidity correction arithmetic circuit 5a internally executes arithmetic processing to calculate and output humidity correction data P8 corresponding to the humidity data P7 (Sb3).
[0028]
Next, the rate correction control circuit 5c reads the temperature correction data P10 and the humidity correction data P8, executes internal arithmetic processing to calculate the rate correction data, and calculates an oscillation correction signal P11 as a rate correction signal and a plurality of bits. The circumference correction data P12 is output (Sb4). If the time data has not been updated, the humidity correction data P8 uses the previously read data as it is.
[0029]
Next, the oscillation frequency adjustment circuit 7a of the rate adjustment unit 7 generates an oscillation switching signal P13 for switching the oscillation frequency of the oscillation circuit 1 with the oscillation correction signal P11, and adjusts the oscillation signal P1 output from the oscillation circuit 1. The frequency division adjustment circuit 7b of the rate adjustment unit 7 outputs the frequency division adjustment data P14 every 10 seconds based on the frequency division correction data P12 and the 10 second signal P3, and adjusts the frequency division ratio of the frequency division circuit 2. As a result, the frequency dividing circuit 2 outputs a clock signal P2 as a reference signal whose rate is adjusted by the oscillation correction signal P11 and the frequency division correction data P12 (Sb5).
[0030]
The rate adjustment unit 7 continues the rate correction operation, and the temperature measurement circuit 6, the humidity measurement circuit 9, and the rate correction control unit 5 enter a standby period (Sb6). After the end of the standby period, the process proceeds to the operation flow Sb1, and the temperature measurement circuit 6 and the rate correction control unit 5 start operating again. Thereafter, the rate correction operation repeats the operation flow Sb1 to Sb6, and continues while updating the rate correction operation. The waiting period is preferably about one minute, but can be arbitrarily determined.
[0031]
In addition, the operation flow Sb2 determines the update of the time data and executes the humidity measurement every hour. However, the humidity measurement interval can be arbitrarily determined. For example, when the humidity fluctuation inside the watch is gradual, There is no problem even if the measurement interval is about every day. Note that a certain amount of power is consumed in temperature measurement and humidity measurement. Therefore, if the measurement interval is long, power consumption can be reduced accordingly.
[0032]
Next, details of the main operation flows of the rate correction according to the first embodiment of the present invention will be described with reference to FIGS. 1, 3, 4 and 5. FIG. 3 is a flowchart showing the details of the main operations of the rate correction, and FIG. 3A is a flowchart of calculating the temperature correction value, and each operation flow is indicated by Sb11 to Sb14. FIG. 3B is a flowchart for calculating the humidity correction value, and each operation flow is indicated by Sb31 to Sb33. FIG. 3C is an output flowchart of the rate correction signal, and each operation flow is indicated by Sb41 to Sb43.
[0033]
First, the flow of calculating the temperature correction value will be described in detail with reference to FIGS. The temperature measuring circuit 6 starts the oscillation by operating a temperature sensor by a built-in CR oscillator (not shown), and reads the oscillation frequency by a built-in temperature counter (not shown) (Sb11).
[0034]
Here, FIG. 4 is a relationship diagram between the oscillation frequency characteristic of the temperature sensor incorporated in the temperature measuring circuit 6 and the oscillation frequency temperature characteristic of the tuning-fork type crystal resonator of the oscillation circuit 1, and FIG. FIG. 4B shows a frequency characteristic, and FIG. 4B shows an oscillating frequency temperature characteristic of the tuning fork type crystal resonator of the oscillation circuit 1. As shown in FIG. 4A, the oscillation frequency of the temperature sensor has a non-linear characteristic with respect to the temperature, and each temperature sensor has a variation in sensitivity and inclination. Numeral 6 performs correction arithmetic processing on the reading value of the temperature counter, absorbs variations in the sensitivity and inclination of the temperature sensor, and converts it into temperature data P9 (Sb12).
[0035]
For example, as shown in FIG. 4A, when the temperature counter of the temperature measurement circuit 6 counts the oscillation frequency fs1 at a certain temperature, the temperature measurement circuit 6 performs a correction operation process and outputs temperature data P9. , Its value becomes the temperature t1 shown in FIG.
[0036]
Next, as shown in FIG. 4 (b), the frequency temperature characteristic of the oscillation circuit 1 is a quadratic curve inherent to the tuning fork type crystal resonator. −a × (Ztc-T) 2 + Δf0 (calculation formula 1). Here, a is the secondary temperature coefficient, Ztc is the peak temperature, T is the temperature, and Δf0 is the oscillation frequency deviation from the reference frequency (32,768 Hz) at the peak temperature.
[0037]
Here, the tuning fork type crystal unit of the oscillation circuit 1 has individual variations in the secondary temperature coefficient a, the peak temperature Ztc, and the oscillation frequency deviation amount Δf0. The correction data for correcting the variation is stored in an internal non-volatile memory (not shown), and the above-mentioned formula 1 is corrected based on the stored data to calculate the oscillation frequency shift amount (Sb13).
[0038]
Here, for example, as described above, assuming that the temperature data P9 from the temperature measurement circuit 6 outputs the temperature t1, the temperature correction calculation circuit 5b calculates the temperature T1 of the calculation formula 1 by substituting the temperature t1 in the operation flow Sb13. To calculate the oscillation frequency shift amount Δf1 (unit: Hz) at the temperature t1 as shown in FIG.
[0039]
Next, the temperature correction arithmetic circuit 5b calculates a frequency deviation with respect to the reference frequency from the oscillation frequency deviation amount Δf1 calculated in the operation flow Sb13, and outputs it as temperature correction data P10 (unit: ppm) (Sb14). For example, if the reference frequency is 32,768 Hz, the temperature correction data P10 = Ｐf1 / 32,768.
[0040]
Next, the configuration and operation flow of the humidity measurement circuit 9 will be described. FIG. 5 shows the circuit configuration and operating characteristics of the humidity measurement circuit 9, FIG. 5A is a circuit diagram of the humidity measurement circuit 9, and FIG. 5B is an oscillation frequency characteristic diagram of the humidity measurement circuit 9. The X axis is the humidity and the Y axis is the oscillation frequency on a logarithmic scale. First, the circuit configuration of the humidity measurement circuit 9 will be described with reference to FIG. Reference numeral 30 denotes an inverter circuit having a C-MOS structure. An input terminal 30a of the inverter circuit 30 connects a series capacitor 31, an adjustment resistor 32, and a humidity sensor 33 in series, and is connected to an output terminal 30b of the inverter circuit 30 to form an oscillation circuit. Is done.
[0041]
Here, the humidity sensor 33 uses a polymer resistance change type humidity sensor, which is a type of resistance change type humidity sensor, and has a structure in which a polymer film 33b as a moisture-sensitive material is applied on a comb-shaped electrode 33a. I have. Note that the humidity sensor 33 may be a ceramic resistance change type humidity sensor using a ceramic having a porous surface as a moisture-sensitive material.
Reference numeral 34 denotes a feedback resistor, which connects the input terminal 30a and the output terminal 30b of the inverter circuit 30 in a DC manner to apply negative feedback and stabilizes the operating point of the inverter circuit 30 as the midpoint of the power supply voltage.
[0042]
An oscillation capacitor 35 is disposed between the input terminal 30a of the inverter circuit 30 and the GND of the circuit, and adjusts the phase of the oscillation circuit. An input terminal 36a is connected to an output terminal 30b of the inverter circuit 30 and amplifies an oscillation signal output from the output terminal 30b to output a humidity pulse signal P20. Reference numeral 37 denotes a humidity counter, which receives a humidity pulse signal P20 from a clock terminal CL and outputs humidity data P7 from an output terminal Q.
[0043]
Reference numeral 38 denotes a humidity measurement control circuit, which receives the time display data P5 to control a counting operation of the humidity counter 37, and a power control signal P22 which controls power to the inverter circuit 30 and the buffer circuit 36. Is output. The humidity measurement start signal P21 is input to the gate terminal G of the humidity counter 37, and the power control signal P22 is input to the power control terminals K of the inverter circuit 30 and the buffer circuit 36, respectively.
[0044]
Next, the operation of the humidity measurement circuit 9 and the details of the flow of calculating the humidity correction value will be described with reference to FIGS. 5 (a), 5 (b) and 3 (b). The polymer film 33b, which is a moisture-sensitive material of the humidity sensor 33, has a low ionic concentration and a high electrical impedance because the adsorption of water molecules is low when the humidity is low, and the water is high when the humidity is high. Due to the large amount of molecules adsorbed, it has the characteristic that the ion concentration is high and the electrical impedance is low. In the low humidity region and the high humidity region, the change width of the impedance shows an exponential function characteristic of about four digits.
[0045]
For this reason, the impedance of both terminals of the comb-shaped electrode 33a of the humidity sensor 33 covered with the polymer film 33b greatly changes according to the humidity fluctuation, and as a result, the impedance of the oscillation circuit of the inverter circuit 30 changes, so that oscillation occurs. The frequency also changes. FIG. 5B shows an example of the oscillating frequency characteristic of the humidity measuring circuit 9 with respect to humidity. As shown, the oscillating frequency is low in a low humidity region, becomes high in a high humidity region, and changes exponentially.
[0046]
Here, when the time data of the time display data P5 input to the humidity measurement control circuit 38 is updated and the humidity correction value calculation flow shown in FIG. 3B is executed, the power control signal from the humidity measurement control circuit 38 P22 becomes logic “1” and is input to the power control terminal K of the inverter circuit 30 and the buffer circuit 36, so that power is supplied to the inverter circuit 30 and the buffer circuit 36.
[0047]
As a result, the inverter circuit 30 starts oscillating at an oscillation frequency according to the impedance of the humidity sensor 33, and the buffer circuit 36 amplifies the oscillation signal and outputs a humidity pulse signal P20. Further, since the humidity measurement start signal P21 from the humidity measurement control circuit 38 becomes logic "1" in synchronization with this timing, the humidity counter 37 starts counting the humidity pulse signal P20, reads the oscillation frequency, and reads it as humidity data P7. Output (Sb31).
[0048]
Next, the humidity correction arithmetic circuit 5a receives the humidity data P7, which is the oscillation frequency, and converts the humidity data P7 into an actual relative humidity from the oscillation frequency characteristics shown in FIG. 5B (Sb32). For example, when the humidity data P7 is about 1 KHz, the humidity is 30%, and when the humidity data P7 is about 10 KHz, the humidity is 60%.
[0049]
Further, the humidity correction arithmetic circuit 5a calculates and outputs humidity correction data P8 from the converted relative humidity with reference to a non-volatile memory (not shown) storing the rate-humidity characteristic of the watch (Sb33). For example, assuming that the rate-humidity characteristic of the watch is the above-described FIG. 10B, when the humidity is 30%, the rate-shift amount is about -0.1 ppm, so the humidity correction data P8 calculates +0.1 ppm. When the humidity is 60%, the rate shift amount is about -0.3 ppm, so the humidity correction data P8 calculates +0.3 ppm.
[0050]
It should be noted that the humidity sensor 33 generally has temperature dependence, and the impedance of the humidity sensor 33 may change due to a temperature change. If this temperature dependency cannot be ignored, a temperature-dependent correction circuit (not shown) that corrects the humidity data P7 based on the temperature with reference to the temperature data P9 from the temperature measurement circuit 6 is mounted on the humidity correction operation circuit 5a. The temperature dependency of the humidity sensor 33 may be corrected.
[0051]
Next, the output flow of the rate correction signal will be described in detail with reference to FIGS. 1 and 3C. The rate correction control circuit 5c adds the temperature correction data P10 and the humidity correction data P8, calculates the temperature and humidity correction data P15 corresponding to both the temperature and the humidity, and stores it inside (Sb41).
[0052]
Next, the temperature / humidity correction data P15 stored therein is divided by a constant 3.05 to calculate quotient data and surplus data. The constant 3.05 represents the frequency deviation of the minimum resolution that can be divided by the frequency dividing circuit 2 (Sb42).
[0053]
Next, the rate correction control circuit 5c generates and outputs an oscillation correction signal P11 as a first rate correction signal from the remainder data calculated in the operation flow Sb42. Further, the quotient data calculated in the operation flow Sb42 is output as the frequency division correction data P12 as the second rate correction signal (Sb43).
[0054]
Next, the details of the oscillation circuit 1 for inputting the oscillation correction signal P11 and adjusting the oscillation frequency and the oscillation frequency adjustment circuit 7a will be described. FIG. 6 is a diagram illustrating the operation of the oscillation circuit 1 and the oscillation frequency adjustment circuit 7a according to the first embodiment of the present invention. FIG. 6A is a circuit diagram of the oscillation circuit 1 and the oscillation frequency adjustment circuit 7a. FIG. 6B is a timing chart of the oscillation correction signal P11 for controlling the oscillation frequency adjustment circuit 7a. In FIG. 6A, the oscillation circuit 1 includes an inverter circuit 10 having a C-MOS structure, a tuning fork type crystal oscillator 11, a feedback resistor 12, an output resistor 13, an input capacitor 14, and an output capacitor 15.
[0055]
Next, the operation of the oscillation circuit 1 will be described. In FIG. 6A, negative feedback is applied to the inverter circuit 10 by the feedback resistor 12 connected to the input terminal 10a and the output terminal 10b, and the operating point is the midpoint of the power supply voltage, and has the highest amplification factor. Stabilizes in state. Here, when power is supplied to the oscillation circuit 1, the tuning fork type crystal resonator 11 starts oscillating, whereby an oscillation signal equal to the oscillation frequency is input to the input terminal 10a of the inverter circuit 10 and amplified by the inverter circuit 10. The generated oscillation signal is output from the output terminal 10b and supplied to the tuning-fork type crystal resonator 11.
[0056]
As a result, the tuning fork crystal resonator 11 continues to oscillate, and an oscillation signal P1 equal to the oscillation frequency of the tuning fork crystal resonator 11 is output from the output terminal 10b of the inverter circuit 10. The input capacitor 14 and the output capacitor 15 are provided to adjust the phase characteristics of the oscillation circuit 1. When the capacitance values of these capacitors change, the phase characteristics of the oscillation circuit 1 change. Also change subtly.
[0057]
Next, the configuration of the oscillation frequency adjustment circuit 7a will be described. In FIG. 6A, 16 is an adjusting capacitor, and 17 is an analog switch (hereinafter abbreviated as SW) having a C-MOS structure. The control terminal C of the SW 17 is connected to the oscillation correction signal P11, the input terminal IN of the SW 17 is connected to one terminal of the adjusting capacitor 16, and the output terminal OUT of the SW 17 is connected to GND of the circuit. The other terminal of the adjusting capacitor 16 is connected to the connection point A between the tuning fork crystal unit 11 of the oscillation circuit 1 and the output resistor 13 as the oscillation switching signal P13.
[0058]
Next, the operation of the oscillation frequency adjustment circuit 7a will be described. SW17 electrically connects the input terminal IN and the output terminal OUT when the control terminal C is logic "0", and electrically connects the input terminal IN and the output terminal OUT when the control terminal C is logic "1". Will be shut off. As a result, when the oscillation correction signal P11 is logic "0", one terminal of the adjusting capacitor 16 is connected to the GND of the circuit via the SW 17, so that the adjusting capacitor 16 is connected in parallel with the output capacitor 15. As a result, the capacitance of the output capacitor 15 is equivalently increased by the capacitance of the adjusting capacitor 16. When the oscillation correction signal P11 is logic "1", the adjusting capacitor 16 is cut off from the GND of the circuit, so that the capacitance of the output capacitor 15 does not increase.
[0059]
Here, the signal form of the oscillation correction signal P11 will be described. As described above, the oscillation correction signal P11 is generated from the remainder data obtained by dividing the temperature and humidity correction data P15 calculated by the rate correction control circuit 5c by the constant 3.05. The remainder data is composed of 8 bits, and if the value is n, n = 0 to 255. Here, FIG. 6B shows a timing chart of the respective oscillation correction signals P11 when the value n of the remaining data is 0, 3, 255.
[0060]
As shown in FIG. 6B, when the remainder data is n = 0, the oscillation correction signal P11 is always logic "0", so the equivalent capacitance of the output capacitor 15 is the largest, but the remainder data is When the value n increases, the period during which the adjusting capacitor 16 is cut off (that is, the period during which the oscillation correction signal P11 is at logic "1") increases, so that the equivalent capacitance of the output capacitor 15 decreases. Further, when the remaining data is the maximum value n = 255, the oscillation correction signal P11 is a continuous pulse signal, so that the cutoff period of the adjustment capacitor 16 is maximum, and the equivalent capacitance of the output capacitor 15 is minimum. Become.
[0061]
Here, when the capacitance of the output capacitor 15 is large, the phase characteristics of the oscillation circuit 1 change, and the oscillation frequency of the oscillation circuit 1 is small but low, and when the capacitance of the output capacitor 15 is small, the oscillation frequency becomes small. Is small but high. Therefore, if the capacitance value of the adjusting capacitor 16 is set so that the deviation between the oscillation frequency when the remaining data is n = 0 and the oscillation frequency when n = 255 is about 3.05 ppm, the oscillation circuit No. 1 can adjust the oscillation signal P1 with a resolution of about 3.05 ppm / 255 and a maximum adjustment width of about 3.05 ppm.
[0062]
Next, detailed circuit configurations and operations of the frequency dividing circuit 2 and the frequency dividing adjusting circuit 7b for inputting the frequency dividing correction data P12 and adjusting the frequency dividing ratio will be described. FIG. 7 is a circuit diagram of the frequency dividing circuit 2 and the frequency dividing adjusting circuit 7b. In FIG. 7, the frequency dividing circuit 2 is constituted by a 15-stage flip-flop circuit (hereinafter abbreviated as FF), The oscillation signal P1 is input to the clock input terminal Φ, and the clock signal P2 is output from the output terminal Q of the final stage FF15. The FFs FF1 to FF5 have a set input terminal S.
[0063]
The frequency division adjusting circuit 7b is composed of five AND gates 20a to 20e. One input terminal of the AND gates 20a to 20e commonly receives a 10-second signal P3, and the other input terminal has a 5-bit frequency division correction. Data P12 is input. Five output terminals of the AND gates 20a to 20e output 5-bit frequency division adjustment data P14, and the frequency division adjustment data P14 is input to the set input terminals S of the FF1 to FF5 of the frequency dividing circuit 2.
[0064]
Next, the operation of the frequency dividing circuit 2 and the frequency dividing adjusting circuit 7b will be described with reference to FIG. When the oscillation signal P1 having a frequency of 32,768 Hz is input to the clock input terminal Φ of the FF1, the FF1 to FF15 sequentially perform a frequency dividing operation, and the output terminal Q of the FF15 outputs a clock signal P2 which is a 1 Hz signal. The AND gates 20a to 20e of the frequency division adjusting circuit 7b receive the 10-second signal P3, pass the frequency-division correction data P12 every 10 seconds, and supply the frequency-division adjustment data P14 to FF1 to FF5. The FF 5 performs a set operation based on the frequency division adjustment data P14.
[0065]
Here, for example, an operation when only the least significant bit of the frequency division correction data P12 is logic “1” will be described. In this case, at the moment when the 10-second signal P3 becomes logic "1", only the output of the AND gate 20a, that is, only the least significant bit of the frequency division adjustment data P14 becomes logic "1", and FF1 is set. When FF1 is set, the output terminal Q of FF1 immediately becomes logic "1", so that the cycle of the output terminal Q of FF1 is shortened by half of one cycle.
[0066]
That is, since the output terminal Q of the FF1 is a frequency-divided signal of about 61 μS in one cycle obtained by dividing the oscillation signal P1 by one stage, the frequency-divided signal of the output terminal Q of the FF1 is about 30.5 μS, which is half of one cycle, for 10 seconds. It becomes a shortened signal every time. As a result, the frequency-divided signal reduced by about 30.5 μS is directly frequency-divided and transmitted to the final stage FF 15, so that the clock signal P2 also becomes a signal reduced by about 30.5 μS every 10 seconds, and its frequency deviation Is about 3.05 ppm.
[0067]
Next, an operation when only the most significant bit of the frequency division correction data P12 is logic "1" will be described. In this case, at the moment when the 10-second signal P3 becomes logic "1", only the output of the AND gate 20e, that is, only the most significant bit of the frequency division adjustment data P14 becomes logic "1" and the FF5 is set. When the FF5 is set, the output terminal Q of the FF5 immediately becomes logic "1", so that the cycle of the output terminal Q of the FF5 is shortened by half of one cycle.
[0068]
That is, since the output terminal Q of the FF5 is a frequency-divided signal of about 977 μS for one cycle obtained by dividing the oscillation signal P1 by five stages, the frequency-divided signal of the output terminal Q of the FF1 is about 488 μS, which is half of one cycle, every 10 seconds. It is a shortened signal. As a result, the frequency-divided signal reduced by approximately 488 μS is directly frequency-divided and transmitted to the final stage FF 15, so that the clock signal P 2 also becomes a signal reduced by approximately 488 μS every 10 seconds, and the frequency deviation thereof is approximately 48. 8 ppm.
[0069]
Similarly, when all the bits of the frequency division correction data P12 become logic "1", the clock signal P2 becomes a signal reduced by about 94.6 ppm. As described above, the frequency dividing circuit 2 adjusts the frequency division ratio according to the data amount of the frequency division correction data P12 input to the frequency division adjusting circuit 7b, and adjusts the rate of the clock signal P2 to the maximum at the resolution of about 3.05 ppm. The adjustment amount can be adjusted up to about 94.6 ppm. In this embodiment, the number of bits of the frequency division correction data P12 is set to 5 bits. However, the number of bits is not limited to this, and the number of bits can be increased to further increase the rate adjustment width.
[0070]
Next, the rate adjustment by the operation of both the oscillation circuit 1 and the frequency dividing circuit 2 will be described. As described above, the frequency dividing circuit 2 can adjust the rate of the clock signal P2 with the adjusting resolution of about 3.05 ppm, but the adjusting of 3.05 ppm or less can be adjusted by the oscillation circuit 1. That is, as described above, the oscillation correction signal P11 for adjusting the oscillation signal P1 output from the oscillation circuit 1 is generated from the remainder data obtained by dividing the temperature and humidity correction data P15 by 3.05, as described above. The circuit 2 is responsible for adjustment of 3.05 ppm or less, which cannot be adjusted by the circuit 2. The adjustment resolution is 3.05 ppm / 255 if the remaining data is 8 bits, and the rate adjustment can be realized with a very high resolution. .
[0071]
The frequency dividing circuit 2 sets the FF1 to FF5 every 10 seconds with the frequency dividing adjustment data P14 by the 10 second signal P3 and adjusts the rate, but the time interval of this set is not limited to 10 seconds. For example, if a 100-second signal or a 1000-second signal is generated and the frequency-division adjustment data P14 is set at intervals of 100 seconds or 1000 seconds, the adjustment resolution of the frequency-division circuit 2 is adjusted by the 10-second signal P3. The resolution can be 1/10 or 1/100 of about 3.05 ppm. If such a long set time interval is used, the rate adjustment with high resolution can be realized only by the frequency dividing circuit 2, so that the oscillation frequency adjusting means for adjusting the oscillation frequency of the oscillation circuit 1 can be eliminated. It is.
[0072]
As described above, according to the first embodiment of the present invention, the rate correction control unit 5 calculates the temperature correction data P10 based on the temperature data P9 from the temperature measurement circuit 6, and The humidity correction data P8 is calculated based on the humidity data P7, and the oscillation correction signal P11 and the frequency division correction data P12 are output based on the temperature correction data P10 and the humidity correction data P8, respectively. The oscillation circuit 1 and the frequency division circuit 2 are controlled by the oscillation correction signal P11 and the frequency division correction data P12, and the rates of the oscillation signal P1 and the clock signal P2 as the reference signals are adjusted and corrected with high resolution. It is possible to realize a highly accurate electronic timepiece that corrects a change in rate with respect to a change in humidity due to a change in climate or a surrounding environment of the timepiece together with the correction of the rate.
[0073]
Further, the humidity sensor 33 of the humidity measurement circuit 9 uses a polymer resistance change type humidity sensor or a ceramic resistance change type humidity sensor, but is not limited to this type. For example, a polymer capacitance change type humidity sensor that is a type of capacitance change type humidity sensor that detects humidity change by a change in capacitance may be used. Although there is a disadvantage that the humidity measurement circuit becomes complicated due to a small capacity change rate, there is an advantage that the linearity of the capacity change with respect to the humidity change is excellent and the measurement can be performed from a relative humidity of 0%.
[0074]
Next, a second embodiment of the present invention will be described. FIG. 8 is a circuit block diagram showing a configuration of an electronic timepiece according to a second embodiment of the present invention. The same elements as those in the first embodiment are denoted by the same reference numerals, and redundant description will be omitted. As shown in FIG. 8, in the second embodiment of the present invention, the temperature measurement circuit 6 and the temperature correction operation circuit 5b of the rate correction control unit 5 which are provided in the first embodiment are deleted.
[0075]
That is, only the humidity measuring circuit 9 exists as a measuring means, and the rate correction control unit 5 receives only the humidity data P7 from the humidity measuring circuit 9 and calculates the humidity correction data P8 by the humidity correction arithmetic circuit 5a. The correction control circuit 5c outputs an oscillation correction signal P11 and a frequency division correction data P12 as a rate correction signal based on information of only the humidity correction data P8. The rate adjusting unit 7 receives the oscillation correction signal P11 and the frequency division correction data P12 to control the oscillation circuit 1 and the frequency division circuit 2 as the reference signal generating means, and outputs the oscillation signal P1 as the reference signal and the clock signal P2. The rate is adjusted, and the change in the rate according to the humidity change is corrected.
[0076]
As an environment in which the second embodiment is introduced, it is conceivable that there is almost no change in temperature (air temperature) and only a change in humidity throughout the year. Further, such an embodiment can be introduced by using an oscillation circuit having excellent temperature characteristics. As described above, according to the second embodiment of the present invention, only the humidity measuring means is used as the measuring means, and there is no temperature measuring means, and the rate correction control unit can be simplified. It is possible to provide a low-cost, low-power, high-accuracy electronic timepiece because the power consumption can be reduced because the temperature measurement operation flow is unnecessary.
[0077]
In addition, in the embodiment of the present invention, since each function can be realized by a program by a microcomputer, it is not limited to the configuration of the first embodiment or the second embodiment. Further, the oscillation circuit 1 uses a tuning fork type crystal resonator which is a general timepiece crystal resonator. However, the present invention is not limited to this, and an AT type crystal resonator having excellent temperature characteristics may be used. Good.
[0078]
【The invention's effect】
As described above, according to the present invention, the rate correction control means outputs a rate correction signal based on the humidity information from the humidity measurement means, and the rate adjustment means controls the reference signal generation means based on the rate correction signal. Since the rate of the reference signal is adjusted in this manner, it is possible to provide an extremely accurate electronic timepiece in which a change in the rate due to a change in humidity due to a change in the surrounding environment of the timepiece or the like is minimized.
[Brief description of the drawings]
FIG. 1 is a circuit block diagram illustrating a configuration of an electronic timepiece according to a first embodiment of the invention.
FIG. 2 is a flowchart showing an overall procedure of a rate correcting operation of the electronic timepiece according to the first embodiment of the present invention.
FIG. 3 is a flowchart showing details of main operation flows of a rate correction operation of the electronic timepiece according to the first embodiment of the present invention, and FIG. 3 (a) is a temperature correction value calculation flowchart; 3B is a flowchart for calculating a humidity correction value, and FIG. 3C is a flowchart for outputting a rate correction signal.
FIG. 4 is a diagram showing the relationship between the oscillation frequency characteristics of the temperature sensor incorporated in the temperature measurement circuit 6 according to the first embodiment of the present invention and the oscillation frequency-temperature characteristics of the crystal resonator of the oscillation circuit 1; 4A is an oscillation frequency characteristic diagram of the temperature sensor, and FIG. 4B is an oscillation frequency temperature characteristic diagram of the oscillation circuit 1.
5 shows a circuit configuration and operating characteristics of a humidity measurement circuit 9 according to the first embodiment of the present invention, FIG. 5 (a) is a circuit diagram of the humidity measurement circuit 9, and FIG. FIG. 9 is an oscillation frequency characteristic diagram of the humidity measurement circuit 9.
FIG. 6 is an explanatory diagram of the oscillation circuit 1 and the oscillation frequency adjustment circuit 7a according to the first embodiment of the present invention, and FIG. 6A is a circuit diagram of the oscillation circuit 1 and the oscillation frequency adjustment circuit 7a. FIG. 6B is a timing chart of the oscillation correction signal P11 for controlling the oscillation frequency adjustment circuit 7a.
FIG. 7 is a circuit diagram of a frequency dividing circuit 2 and a frequency dividing adjusting circuit 7b according to the first embodiment of the present invention.
FIG. 8 is a circuit block diagram illustrating a configuration of an electronic timepiece according to a second embodiment of the invention.
FIG. 9 is a temperature characteristic diagram of the oscillation frequency of a conventional tuning-fork type crystal resonator.
10A and 10B are graphs showing a change in the rate of a conventional electronic timepiece with temperature compensation, FIG. 10A is a graph showing a change in the rate for one year, and FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Oscillation circuit 2 Frequency dividing circuit 3 Clock section 3a Time clock circuit 3b Calendar circuit 4 Display section 5 Rate correction control section 5a Humidity correction calculation circuit 5b Temperature correction calculation circuit 5c Rate correction control circuit 6 Temperature measurement circuit 7 Rate adjustment section 7a Oscillation Frequency adjustment circuit 7b Frequency division adjustment circuit 8 Power supply unit 9 Humidity measurement circuit 10, 30 Inverter circuit 11 Tuning fork crystal oscillator 12, 34 Feedback resistor 13 Output resistor 14 Input capacitor 15 Output capacitor 16 Adjustment capacitor 17 Analog switch 20a, 20b , 20c, 20d, 20e AND gate 31 Series capacitor 32 Adjusting resistor 33 Humidity sensor 33a Comb electrode 33b Polymer film 35 Oscillation capacitor 36 Buffer circuit 37 Humidity counter 38 Humidity measurement control circuit P1 Oscillation signal P2 Clock signal P3 10 second signal P4 Day signal P5 Time display data 6 calendar display data P7 humidity data P8 humidity correction data P9 temperature data P10 temperature correction data P11 oscillation correction signal P12 divided correction data P13 oscillation switching signal P14 division adjustment data P20 humidity pulse signal P21 humidity measurement start signal P22 power control signal
