【０００１】
【発明の属する技術分野】
本発明は半導体集積回路の測定方法に関するものである。
【０００２】
【従来の技術】
年々高性能化される半導体集積回路において、半導体集積回路のＯＮ抵抗も低インピーダンス化が進み、より高精度にＯＮ抵抗を測定するための技術が必要になってきている。従来、半導体集積回路内の半導体素子のＯＮ抵抗を高精度に測定したい場合、被測定半導体素子と測定系の接触インピーダンスによる誤差をキャンセルするために４端子法を用いて測定するか（既知の技術）、或いは被測定半導体素子とダミー素子を半導体集積回路内で切り替え、測定系の誤差を補正するといった手法が一般的であった（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平１１−２１１７８６号公報
【０００４】
【発明が解決しようとする課題】
しかしながら半導体集積回路のパッケージのピンピッチは年々縮小傾向にあり、ＬＧＡ、ＢＧＡ、ＣＳＰといったパッケージでは、端子の面積も小さく、４端子法のような測定子を測定ピンに接触させることは実現が困難である。更にＱＦＰパッケージについても、リード端子の小型化から測定子を接触させることは困難になりつつある。これを解決するために、半導体集積回路の１つの端子にパッケージの２つの端子を接続した構成をとることもあるが、パッケージのピン数やピンレイアウトの制限によって実現が困難な場合も多い。
【０００５】
また、ダミー素子による補正を行う場合、測定装置と被測定素子との接触抵抗をキャンセルすることはできるが、ダミー素子自体の抵抗成分や切り替えスイッチの抵抗成分を誤差として含むという欠点を有している。また、切り替えスイッチの抵抗成分は能動素子のバラツキによるものであり、一律に補正することが出来ない。
【０００６】
以下、４端子法が使用できない場合の測定課題について、図面を参照しながら説明する。
【０００７】
図４は従来の半導体集積回路と測定装置の接続を示す等価回路図である。
【０００８】
ここで、１０は半導体パッケージ、１１は半導体パッケージのダイパッド、１２は半導体集積回路、１３は半導体集積回路のパッド、１４は半導体集積回路とパッケージ間の接続ワイヤ、１５は半導体集積回路パッケージのリード、１６は電流源、１７は電圧計、１８は被測定半導体素子であり、この図では、被測定半導体素子１８をトランジスタと想定している。
【０００９】
そして、被測定半導体素子１８のコレクタはパッド１３−１、ワイヤ１４−１、リード１５−１を通して測定装置である電流源１６と電圧計１７に接続されており、被測定半導体素子１８のエミッタはパッド１３−２、ワイヤ１４−２、リード１５−２を通してＧＮＤを接続した構成となっている。
【００１０】
この回路における、半導体パッケージ１０内の構成素子である被測定半導体素子１８のＯＮ抵抗の測定について考える。
【００１１】
この測定系で被測定半導体素子１８がＯＮしている場合の等価式は、被測定半導体素子１８のＯＮ抵抗をＲｏｎ、被測定半導体素子１８の順方向電圧をＶｓａｔ、被測定半導体素子１８のコレクタエミッタ間電流をＩＣＥ、ワイヤ１４のインピーダンスをｒ１、ワイヤ１４とパッド１３の接合インピーダンスをｒ２、ワイヤ１４とリード１５の接合インピーダンスをｒ３、リード１５のインピーダンスをｒ４、リード１５と測定装置の接触インピーダンスをｒ５とした場合、下式（１）、（２）、（３）で表される。
【００１２】
Ｖｏｕｔ＝Ｉｉｎ＊Ｒ＋Ｉｏｕｔ＊Ｒ＋Ｖｓａｔ ．．．（１）
Ｒｏｎ ＝Ｖｓａｔ／ＩＣＥ ．．．（２）
ＩＣＥ ＝Ｉｉｎ＝Ｉｏｕｔ ．．．（３）
ここで
Ｒ＝ｒ１＋ｒ２＋ｒ３＋ｒ４＋ｒ５
である。
【００１３】
ここで、Ｖｏｕｔは電圧計１７の測定値、Ｉｉｎは電流源１６の設定値でリード１５−１に流れる電流値、Ｉｏｕｔはリード１５−２からＧＮＤに流れる電流値、Ｖｓａｔは被測定半導体素子１８の飽和電圧であり、インピーダンスとしてはｒ１、ｒ２、ｒ３、ｒ４は５０ｍΩ、ｒ５は１００ｍΩ〜１Ω程度である。
【００１４】
式（３）を式（１）に代入して変形すると、
Ｖｏｕｔ＝ＩＣＥ＊２Ｒ＋Ｖｓａｔ
Ｖｓａｔ＝Ｖｏｕｔ−Ｉｉｎ＊２Ｒ ．．．（４）
（２）に（４）を代入して
ｒ１〜ｒ４のインピーダンスについては、製品間のバラツキも小さく、既知の値として一律に補正が可能であるが、ｒ５のリードと測定系の接触インピーダンスについてはｒ１〜ｒ４のインピーダンスに比べてバラツキが非常に大きく、測定したいＯＮ抵抗の値が接触抵抗と同程度である１Ω以下の場合は測定誤差が大きくなるため、一律に補正することは不可能である。そのため、ＯＮ抵抗を正確に測定することは出来ない。
【００１５】
本発明は上記の問題を解決するための半導体集積回路の測定方法であり、半導体集積回路内の半導体素子のＯＮ抵抗を高精度に測定する半導体集積回路の測定方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
この目的を達成するために本発明の半導体集積回路の測定方法は、半導体集積回路内の被測定半導体素子の両端に、固定倍率の電圧増幅回路を接続し、上記電圧増幅回路の出力電圧を測定できる構成を有しており、被測定半導体素子の出力をＯＦＦ状態に設定し、上記半導体集積回路の外部より電圧を加え、上記の電圧増幅回路の入出力電圧特性を校正する第１ステップと、上記被測定半導体素子の出力をＯＮ状態に設定し、上記半導体集積回路の外部より上記被測定半導体素子に電流を順方向で供給する第２ステップと、上記の電圧増幅回路の電圧出力を測定する第３ステップと、上記第１ステップの校正結果と上記第３ステップの電圧測定結果をもとに上記被測定半導体素子の順方向電圧を逆算する第４ステップによって高精度に順方向電圧を測定し、得られた順方向電圧と供給した電流値からＯＮ抵抗を測定することが出来る。
【００１７】
【発明の実施の形態】
本発明の請求項１、請求項２に基づいた一実施形態について、図１を用いて具体例を示す。
【００１８】
ここで、１０は半導体パッケージ、１１は半導体パッケージのダイパッド、１２は半導体集積回路、１３は半導体集積回路のパッド、１４は半導体集積回路とパッケージ間の接続ワイヤ、１５は半導体集積回路パッケージのリード、１６は電流源、１７は電圧計、１８は被測定半導体素子、１９は電圧源、２０は電流源１６と電圧源１９の切り替えスイッチ（以下ＳＷとする）、２１は増幅率Ａの固定倍率の高インピーダンス電圧増幅回路（以下増幅回路とする）である。
【００１９】
そして、被測定半導体素子１８のコレクタはパッド１３−１、ワイヤ１４−１、リード１５−１を通して測定装置である電流源１６と電圧源１９に切り替えスイッチ２０を通して接続されると共に増幅回路２１の＋入力に接続されており、被測定半導体素子１８のエミッタはパッド１３−２、ワイヤ１４−２、リード１５−２を通してＧＮＤを接続されると共に増幅回路２１の−入力に接続されており、増幅回路２１の出力はパッド１３−３、ワイヤ１４−３、リード１５−３を通して電圧計１７に接続された構成となっている。
【００２０】
この回路における、半導体パッケージ１０内の構成素子である被測定半導体素子１８のＯＮ抵抗の測定について考える。
【００２１】
この測定系で被測定半導体素子１８がＯＮ、電流源１６と電圧源１９のＳＷ２０が電流源１６側の場合の等価式は下式（６）、（７）のようになる。
【００２２】
Ｖｏｕｔ＝Ａ＊Ｖｓａｔ−Ｉｏｕｔ＊Ｒ ．．．（６）
増幅回路２１の入力インピーダンスと、電圧計１７の入力インピーダンスが高い場合、
Ｉ１＝Ｉ２＝０ ．．．（８）
Ｉｏｕｔ＝０ ．．．（９）
であるので、式（８）を式（７）に、式（９）を式（６）に代入変形すると、
実際にＩｏｕｔ、Ｉ１、Ｉ２は、通常数μＡ以下であり、上記ｒ１〜ｒ５の値が１Ωあったとしてもその電圧降下は数μＶであるため無視できる。
【００２３】
従って、増幅回路２１のゲインＡが測定できればバラツキが大きいリードと測定装置との接触抵抗ｒ５が含まれず、正確な測定ができることになる。
【００２４】
次に増幅回路２１のゲインＡの測定手順を以下に示す。
【００２５】
まず、被測定半導体素子１８をＯＦＦ、ＳＷ２０を電圧源１９側に設定し、電圧源１９より入力電圧Ｖｉｎを与える。
【００２６】
この場合の等価式は、電圧計１７の測定値をＶｏｕｔ’とすると
Ｖｏｕｔ’＝Ａ＊Ｖｓａｔ−Ｉｏｕｔ＊Ｒ ．．．（１１）
Ｖｓａｔ ＝Ｖｉｎ−Ｉｉｎ＊Ｒ−Ｉ３＊Ｒ ．．．（１２）
Ｉｉｎ ＝ＩＣＥ＋Ｉ１ ．．．（１３）
Ｉ３ ＝ＩＣＥ−Ｉ２ ．．．（１４）
となる。被測定半導体素子１８がＯＦＦしていることから、
ＩＣＥ＝０ ．．．（１５）
式（１５）、（８）を式（１３）、（１４）に代入し、
Ｉｉｎ＝０ ．．．（１６）
Ｉ３ ＝０ ．．．（１７）
式（９）より
Ｖｏｕｔ’＝Ａ＊Ｖｓａｔ ．．．（１８）
式（１６）、（１７）より
Ｖｓａｔ ＝ Ｖｉｎ ．．．（１９）
式（９）、（１１）、（１９）より
Ｖｏｕｔ’＝Ａ＊Ｖｉｎ
Ａ ＝Ｖｏｕｔ’／Ｖｉｎ ．．．（２０）
このように、入力電圧Ｖｉｎを設定し、出力電圧Ｖｏｕｔ’を測定することにより、半導体集積回路１２内の増幅回路２１のゲインＡを測定することが可能である。
【００２７】
この増幅回路２１のゲインＡを式（１０）に代入することにより、高精度にＯＮ抵抗を測定することが出来る。
【００２８】
Ｒｏｎ＝Ｖｏｕｔ／（Ｖｏｕｔ’／Ｖｉｎ）／Ｉｉｎ ．．．（２１）
続いて、図１を用いて、請求項３の具体例を示す。
【００２９】
この測定系で被測定半導体素子１８をＯＮ、ＳＷ２０を電流源１６側に設定し、入力電流Ｉｉｎを与えたときの出力電圧Ｖｏｕｔを電圧計１７で測定する。
【００３０】
次に、被測定半導体素子１８をＯＦＦ、ＳＷ２０を電圧源１９側に設定し、電圧源１９より入力電圧Ｖｉｎを与え、電圧計１７によりＶｏｕｔ’を測定する。ここで入力電圧Ｖｉｎを調整し、Ｖｏｕｔ’＝Ｖｏｕｔとなる入力電圧をＶｉｎ’とする。
【００３１】
この時、前記式（１９）より、
Ｖｓａｔ ＝Ｖｉｎ’ ．．．（２２）
Ｖｉｎ’は電圧源１９の設定値であるため、これによりＶｓａｔが求まる。
【００３２】
式（１０）に式（２２）を代入し、
以上の測定では、半導体集積回路内の被測定半導体素子のＯＮ抵抗のみの測定値であるが、パッケージを含めたＯＮ抵抗を求めるには、ｒ１〜ｒ４の値を補正値として与えることにより可能である。
【００３３】
なお、図１はＱＦＰパッケージを想定しているが、図２に示すようなＣＳＰパッケージについても、半導体パッケージのハンダボールと測定装置の接触インピーダンスを含めずに被測定半導体素子のＯＮ抵抗を測定することが可能であり、パッケージによらない高精度な測定方法を提供することが出来る。
【００３４】
図２において２２はパッド１３からの再配線、２３はポスト、２４はハンダボール、２５は絶縁層であり、ｒ６は再配線２２とポスト２３の合成インピーダンス、ｒ７はパッド１３と再配線２２との接合インピーダンス、ｒ８はポスト２３とハンダボール２４の接合インピーダンス、ｒ９はハンダボールと測定装置の接触インピーダンスである。
【００３５】
この場合、合成抵抗ｒ６＋ｒ７＋ｒ８は前記図１の合成抵抗ｒ１＋ｒ２＋ｒ３＋ｒ４に相当し、ｒ９はｒ５に相当する。
【００３６】
更に、図３に示す半導体ウエハ検査時の測定においても上記の図１による具体的説明と同様、請求項１、２を用いることにより、被測定半導体素子１８のＯＮ抵抗を高精度に測定することが可能である。
【００３７】
図３において、２６は複数の半導体集積回路１２で構成される半導体ウエハ、２７はプローブ針であり、ｒ１１はプローブ針先とパッドの接触インピーダンス、ｒ１２はプローブ針元と測定装置の接触インピーダンスである。
【００３８】
この場合、ｒ１０が合成抵抗ｒ１＋ｒ２＋ｒ３＋ｒ４に相当し、合成抵抗ｒ１１＋ｒ１２がｒ５に相当する。
【００３９】
【発明の効果】
以上のように、本発明を用いることにより、バラツキの大きいパッケージのリードと測定装置の接触インピーダンス、あるいは半導体集積回路のパッドとプローブ針の接触インピーダンスによる測定誤差を含まずに、半導体集積回路内の被測定半導体素子のＯＮ抵抗を高精度に測定することが可能となる。
【図面の簡単な説明】
【図１】ＱＦＰパッケージにおける、本発明の請求項１の一実施形態の半導体集積回路と測定装置の接続を示す等価回路図
【図２】ＣＳＰパッケージにおける、本発明の請求項１の一実施形態の半導体集積回路と測定装置の接続を示す等価回路図
【図３】半導体ウエハ検査における、本発明の請求項１の一実施形態の半導体集積回路と測定装置の接続を示す等価回路図
【図４】従来の半導体集積回路と測定装置の接続を示す等価回路図
【符号の説明】
１０ 半導体集積回路のパッケージ
１１ 半導体集積回路のダイパッド
１２−１〜１２−９ 半導体集積回路
１３−１〜１３−３ 半導体集積回路のパッド
１４−１〜１４−３ 半導体集積回路とパッケージ間の接続ワイヤ
１５−１〜１５−３ 半導体集積回路パッケージのリード
１６ 電流源
１７ 電圧計
１８ 被測定半導体素子
１９ 電圧源
２０ 測定装置切り替えスイッチ
２１ 固定倍率の電圧増幅回路
２２−１〜２２−３ 再配線
２３−１〜２３−３ ポスト
２４−１〜２４−３ ハンダボール
２５ 絶縁層
２６ 半導体ウエハ
２７−１〜２７−３ プローブ針[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for measuring a semiconductor integrated circuit.
[0002]
[Prior art]
In a semiconductor integrated circuit whose performance is improved year by year, the ON resistance of the semiconductor integrated circuit is also reduced in impedance, and a technique for measuring the ON resistance with higher precision is required. 2. Description of the Related Art Conventionally, when it is desired to measure the ON resistance of a semiconductor element in a semiconductor integrated circuit with high accuracy, it is necessary to measure the ON resistance using a four-terminal method in order to cancel an error due to contact impedance between a semiconductor element to be measured and a measurement system (known technology). Or a method of switching between a semiconductor element to be measured and a dummy element in a semiconductor integrated circuit to correct errors in a measurement system (for example, see Patent Document 1).
[0003]
[Patent Document 1]
Japanese Patent Application Laid-Open No. 11-21786
[Problems to be solved by the invention]
However, the pin pitch of semiconductor integrated circuit packages has been shrinking year by year, and in packages such as LGA, BGA, and CSP, the area of the terminals is small, and it is difficult to realize the contact between the measuring pins as in the four-terminal method and the measuring pins. is there. Further, for the QFP package, it is becoming difficult to bring the probe into contact with the lead terminals due to the miniaturization of the lead terminals. In order to solve this problem, a configuration in which two terminals of a package are connected to one terminal of a semiconductor integrated circuit may be adopted. However, it is often difficult to realize the configuration due to the limitation of the number of pins and the pin layout of the package.
[0005]
In addition, when performing the correction using the dummy element, the contact resistance between the measuring device and the device under test can be canceled, but it has a disadvantage that the resistance component of the dummy element itself and the resistance component of the changeover switch are included as errors. I have. Further, the resistance component of the changeover switch is due to the variation of the active element, and cannot be uniformly corrected.
[0006]
Hereinafter, a measurement problem when the four-terminal method cannot be used will be described with reference to the drawings.
[0007]
FIG. 4 is an equivalent circuit diagram showing a connection between a conventional semiconductor integrated circuit and a measuring device.
[0008]
Here, 10 is a semiconductor package, 11 is a die pad of the semiconductor package, 12 is a semiconductor integrated circuit, 13 is a pad of the semiconductor integrated circuit, 14 is a connection wire between the semiconductor integrated circuit and the package, 15 is a lead of the semiconductor integrated circuit package, Reference numeral 16 denotes a current source, 17 denotes a voltmeter, and 18 denotes a semiconductor device to be measured. In this drawing, the semiconductor device to be measured 18 is assumed to be a transistor.
[0009]
The collector of the semiconductor device 18 to be measured is connected to the current source 16 and the voltmeter 17 as a measuring device through the pad 13-1, the wire 14-1, and the lead 15-1. The configuration is such that GND is connected through pads 13-2, wires 14-2, and leads 15-2.
[0010]
In this circuit, the measurement of the ON resistance of the semiconductor device under test 18 which is a component in the semiconductor package 10 will be considered.
[0011]
In the measurement system, when the measured semiconductor element 18 is ON, the equivalent equation is as follows: the ON resistance of the measured semiconductor element 18 is Ron, the forward voltage of the measured semiconductor element 18 is Vsat, the collector of the measured semiconductor element 18 is Vsat. The current between the emitters is ICE, the impedance of the wire 14 is r1, the junction impedance of the wire 14 and the pad 13 is r2, the junction impedance of the wire 14 and the lead 15 is r3, the impedance of the lead 15 is r4, and the contact impedance of the lead 15 and the measuring device is Is r5, it is represented by the following equations (1), (2), and (3).
[0012]
Vout = Iin * R + Iout * R + Vsat. . . (1)
Ron = Vsat / ICE. . . (2)
ICE = Iin = Iout. . . (3)
Where R = r1 + r2 + r3 + r4 + r5
It is.
[0013]
Here, Vout is a measured value of the voltmeter 17, Iin is a set value of the current source 16, a current value flowing through the lead 15-1, Iout is a current value flowing from the lead 15-2 to GND, and Vsat is a semiconductor element 18 to be measured. , And r1, r2, r3, and r4 are about 50 mΩ, and r5 is about 100 mΩ to 1Ω.
[0014]
Substituting equation (3) into equation (1) and transforming it,
Vout = ICE * 2R + Vsat
Vsat = Vout-Iin * 2R. . . (4)
Substituting (4) for (2)
Regarding the impedances of r1 to r4, the variation between products is small and can be uniformly corrected as a known value. However, the variation in the contact impedance between the lead of r5 and the measurement system is very small compared to the impedance of r1 to r4. When the value of the ON resistance to be measured is 1Ω or less, which is almost the same as the contact resistance, the measurement error becomes large, so that it is impossible to uniformly correct the ON resistance. Therefore, the ON resistance cannot be measured accurately.
[0015]
An object of the present invention is to provide a method for measuring a semiconductor integrated circuit for solving the above-described problem, and to provide a method for measuring a semiconductor integrated circuit in which the ON resistance of a semiconductor element in the semiconductor integrated circuit is measured with high accuracy. .
[0016]
[Means for Solving the Problems]
In order to achieve this object, a method for measuring a semiconductor integrated circuit according to the present invention comprises connecting a fixed-magnification voltage amplifier circuit to both ends of a semiconductor element to be measured in the semiconductor integrated circuit, and measuring an output voltage of the voltage amplifier circuit. A first step of setting the output of the semiconductor device to be measured to an OFF state, applying a voltage from outside the semiconductor integrated circuit, and calibrating the input / output voltage characteristics of the voltage amplifier circuit; Setting the output of the semiconductor device to be measured to an ON state, supplying a current in a forward direction to the semiconductor device to be measured from outside the semiconductor integrated circuit, and measuring the voltage output of the voltage amplifier circuit A third step and a fourth step of back-calculating the forward voltage of the semiconductor device to be measured based on the calibration result of the first step and the voltage measurement result of the third step, so that the forward direction is accurately performed. Measuring the pressure, resulting forward voltage and it is possible to measure the ON resistance from the supplied current value.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
A specific example of an embodiment according to claims 1 and 2 of the present invention will be described with reference to FIG.
[0018]
Here, 10 is a semiconductor package, 11 is a die pad of the semiconductor package, 12 is a semiconductor integrated circuit, 13 is a pad of the semiconductor integrated circuit, 14 is a connection wire between the semiconductor integrated circuit and the package, 15 is a lead of the semiconductor integrated circuit package, Reference numeral 16 denotes a current source, 17 denotes a voltmeter, 18 denotes a semiconductor device to be measured, 19 denotes a voltage source, 20 denotes a switch (hereinafter referred to as SW) for switching between the current source 16 and the voltage source 19, and 21 denotes a fixed magnification of the amplification factor A. It is a high impedance voltage amplifier circuit (hereinafter, referred to as an amplifier circuit).
[0019]
The collector of the semiconductor device 18 to be measured is connected to the current source 16 and the voltage source 19, which are the measuring devices, through the switch 13 through the pad 13-1, the wire 14-1, and the lead 15-1. The emitter of the semiconductor device under test 18 is connected to GND through the pad 13-2, the wire 14-2, and the lead 15-2, and is connected to the negative input of the amplifier circuit 21. The output of 21 is connected to a voltmeter 17 through a pad 13-3, a wire 14-3, and a lead 15-3.
[0020]
In this circuit, the measurement of the ON resistance of the semiconductor device under test 18 which is a component in the semiconductor package 10 will be considered.
[0021]
In this measurement system, when the semiconductor element 18 to be measured is ON and the SW 20 of the current source 16 and the voltage source 19 is on the current source 16 side, the equivalent equations are as shown in the following equations (6) and (7).
[0022]
Vout = A * Vsat-Iout * R. . . (6)
When the input impedance of the amplifier circuit 21 and the input impedance of the voltmeter 17 are high,
I1 = I2 = 0. . . (8)
Iout = 0. . . (9)
Substituting equation (8) into equation (7) and substituting equation (9) into equation (6),
Actually, Iout, I1, and I2 are usually several μA or less, and even if the values of r1 to r5 are 1Ω, the voltage drop is several μV and can be ignored.
[0023]
Therefore, if the gain A of the amplifier circuit 21 can be measured, the contact resistance r5 between the lead having a large variation and the measuring device is not included, and accurate measurement can be performed.
[0024]
Next, the procedure for measuring the gain A of the amplifier circuit 21 will be described below.
[0025]
First, the semiconductor element 18 to be measured is turned off, the SW 20 is set to the voltage source 19 side, and the input voltage Vin is supplied from the voltage source 19.
[0026]
The equivalent equation in this case is as follows: when the measured value of the voltmeter 17 is Vout ′, Vout ′ = A * Vsat−Iout * R. . . (11)
Vsat = Vin-Iin * R-I3 * R. . . (12)
Iin = ICE + I1. . . (13)
I3 = ICE-I2. . . (14)
It becomes. Since the semiconductor element 18 to be measured is OFF,
ICE = 0. . . (15)
Substituting equations (15) and (8) into equations (13) and (14),
Iin = 0. . . (16)
I3 = 0. . . (17)
From equation (9), Vout ′ = A * Vsat. . . (18)
From equations (16) and (17), Vsat = Vin. . . (19)
From the equations (9), (11) and (19), Vout ′ = A * Vin
A = Vout '/ Vin. . . (20)
Thus, by setting the input voltage Vin and measuring the output voltage Vout ′, the gain A of the amplifier circuit 21 in the semiconductor integrated circuit 12 can be measured.
[0027]
By substituting the gain A of the amplifier circuit 21 into the equation (10), the ON resistance can be measured with high accuracy.
[0028]
Ron = Vout / (Vout '/ Vin) / Iin. . . (21)
Next, a specific example of claim 3 will be described with reference to FIG.
[0029]
In this measurement system, the semiconductor device 18 to be measured is turned on, the SW 20 is set to the current source 16 side, and the output voltage Vout when the input current Iin is given is measured by the voltmeter 17.
[0030]
Next, the semiconductor element 18 to be measured is turned off, the SW 20 is set to the voltage source 19 side, the input voltage Vin is supplied from the voltage source 19, and the voltmeter 17 measures Vout ′. Here, the input voltage Vin is adjusted, and the input voltage satisfying Vout ′ = Vout is defined as Vin ′.
[0031]
At this time, from the equation (19),
Vsat = Vin '. . . (22)
Since Vin 'is a set value of the voltage source 19, Vsat is obtained from this.
[0032]
Substituting equation (22) into equation (10),
In the above measurement, only the ON resistance of the semiconductor element to be measured in the semiconductor integrated circuit is measured. However, the ON resistance including the package can be obtained by giving the values of r1 to r4 as correction values. is there.
[0033]
Although FIG. 1 assumes a QFP package, the CSP package as shown in FIG. 2 also measures the ON resistance of the semiconductor device under test without including the contact impedance between the solder ball of the semiconductor package and the measuring device. It is possible to provide a highly accurate measurement method independent of the package.
[0034]
In FIG. 2, reference numeral 22 denotes a rewiring from the pad 13, 23 denotes a post, 24 denotes a solder ball, 25 denotes an insulating layer, r6 denotes a combined impedance of the rewiring 22 and the post 23, and r7 denotes a connection between the pad 13 and the rewiring 22. The junction impedance, r8, is the junction impedance between the post 23 and the solder ball 24, and r9 is the contact impedance between the solder ball and the measuring device.
[0035]
In this case, the combined resistance r6 + r7 + r8 corresponds to the combined resistance r1 + r2 + r3 + r4 in FIG. 1, and r9 corresponds to r5.
[0036]
Further, in the measurement at the time of semiconductor wafer inspection shown in FIG. 3, the ON resistance of the semiconductor element 18 to be measured can be measured with high accuracy by using the claims 1 and 2 in the same manner as in the specific description with reference to FIG. Is possible.
[0037]
In FIG. 3, reference numeral 26 denotes a semiconductor wafer composed of a plurality of semiconductor integrated circuits 12, 27 denotes a probe needle, r11 denotes a contact impedance between the probe needle tip and the pad, and r12 denotes a contact impedance between the probe needle base and the measuring device. .
[0038]
In this case, r10 corresponds to the combined resistance r1 + r2 + r3 + r4, and the combined resistance r11 + r12 corresponds to r5.
[0039]
【The invention's effect】
As described above, by using the present invention, it is possible to eliminate the measurement error caused by the contact impedance between the lead of the package having a large variation and the measuring device or the contact impedance between the pad of the semiconductor integrated circuit and the probe needle, and The ON resistance of the semiconductor device to be measured can be measured with high accuracy.
[Brief description of the drawings]
FIG. 1 is an equivalent circuit diagram showing a connection between a semiconductor integrated circuit and a measuring device according to one embodiment of the present invention in a QFP package. FIG. 2 is an embodiment of a first embodiment of the present invention in a CSP package. FIG. 3 is an equivalent circuit diagram showing the connection between the semiconductor integrated circuit and the measuring device according to the embodiment of the present invention. FIG. 3 is the equivalent circuit diagram showing the connection between the semiconductor integrated circuit and the measuring device according to the first embodiment of the present invention in semiconductor wafer inspection. An equivalent circuit diagram showing a connection between a conventional semiconductor integrated circuit and a measuring device.
DESCRIPTION OF SYMBOLS 10 Package of semiconductor integrated circuit 11 Die pads 12-1 to 12-9 of semiconductor integrated circuit Semiconductor integrated circuits 13-1 to 13-3 Pads 14-1 to 14-3 of semiconductor integrated circuit Connection wires between semiconductor integrated circuit and package 15-1 to 15-3 Leads 16 of Semiconductor Integrated Circuit Package Current Source 17 Voltmeter 18 Semiconductor Device Under Test 19 Voltage Source 20 Measuring Device Changeover Switch 21 Voltage Amplifier Circuits with Fixed Magnification 22-1 to 22-3 Rewiring 23- 1-23-3 Posts 24-1-24-3 Solder balls 25 Insulating layer 26 Semiconductor wafer 27-1 to 27-3 Probe needle
