JP2004193336A - ビルドアップ基板 - Google Patents
ビルドアップ基板 Download PDFInfo
- Publication number
- JP2004193336A JP2004193336A JP2002359448A JP2002359448A JP2004193336A JP 2004193336 A JP2004193336 A JP 2004193336A JP 2002359448 A JP2002359448 A JP 2002359448A JP 2002359448 A JP2002359448 A JP 2002359448A JP 2004193336 A JP2004193336 A JP 2004193336A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- conductor pattern
- layer
- via holes
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】部品実装に影響を及ぼすことなく、GND(グランド)ビアホールを増加して高周波のGND(グランド)を強化し、高周波性能の安定化を実現するビルドアップ基板を提供する。
【解決手段】一層基板部2〜四層基板部9の多層基板で構成し、一層基板部2の表面に、導体パターン3、導体パターン3を拡大したパターン拡大部3a,3b、レジスト4、ランドパターン5、ビアホール6を備え、パターン拡大部3a,3bは、導体パターン3に連続するようにサイズを可能な限り拡大し、この広げたパターンに多数のGND(グランド)のビアホール6を配置し、二層基板部7〜四層基板部9を貫通し、四層基板部9の表面(開放面)に設けた任意サイズの導体パターン10に接続することにより、ランドパターン5が形成するGND(グランド)を強化する。
【選択図】 図1
【解決手段】一層基板部2〜四層基板部9の多層基板で構成し、一層基板部2の表面に、導体パターン3、導体パターン3を拡大したパターン拡大部3a,3b、レジスト4、ランドパターン5、ビアホール6を備え、パターン拡大部3a,3bは、導体パターン3に連続するようにサイズを可能な限り拡大し、この広げたパターンに多数のGND(グランド)のビアホール6を配置し、二層基板部7〜四層基板部9を貫通し、四層基板部9の表面(開放面)に設けた任意サイズの導体パターン10に接続することにより、ランドパターン5が形成するGND(グランド)を強化する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明はグランド(GND)を強化するビルドアップ基板に係り、特に表面実装部品を実装するグランド(GND)を強化するビアホールを備えたビルドアップ基板に関する。
【0002】
【従来の技術】
従来のビルドアップ基板において、一層基板部のランドパターンと下層基板部の導体パターンをビアホール(部品のリードを貫通させない小径のスルーホール)で電気的に接続した構成の多層基板(ビルドアップ基板)は知られている。
【0003】
図4に従来のビルドアップ基板の構成図を示す。(a)に一層基板部の表面構成図、(b)図に一層基板部〜四層基板部の断面構成図を示す。(a)図において、ビルドアップ基板50は、ガラスエポキシ材やコンポジット材等の絶縁基板の表面に銅箔を張った銅張り積層基板で構成し、銅箔にエッチング処理を施して表面実装部品等を実装するための導体パターンや導体パターン間を接続する配線パターンを形成し、一層基板部51の表面に、例えば6個の導体パターン52、一層基板部51の表面、導体パターン52の周囲を覆うレジスト53、導体パターン52のレジスト53開口部であるランドパターン54、ランドパターン54から一層基板部51〜四層基板部58に亘って貫通させるビアホール55を備える。
【0004】
また、(b)図において、ビルドアップ基板50は、一層基板部51、二層基板部56、三層基板部57および四層基板部58の四層構造を有し、四層基板58の表面(開放面)に導体パターン59を備える。
【0005】
なお、(a)図に示す6箇所のランドパターン54は、GND(グランド:接地)を形成するものとし、他の信号系のランドパターン、配線パターンは、省略して図示する。
【0006】
導体パターン52は、銅箔のパターン表面にレジスト53が塗布され、レジスト53の開口部が銅箔パターンのランドパターン54として形成される。
【0007】
ランドパターン54は、導体パターン52の周囲にレジスト53を塗布し、レジスト53の開口部(形状)として導体パターン52より小さな面積で形成され、表面実装部品の端子を半田付け(接合)する際、表面実装部品の実装ずれや半田部に望ましくない応力が作用することを防止するような最小の形状および面積に設定される。
【0008】
レジスト53は、絶縁性の樹脂等を導体パターン52の周囲に塗布し、導体パターン52が基板から剥離するのを防止するとともに、開口部をランドパターン54とし、ランドパターン54と表面実装部品の端子の半田付けに最適な最小の形状に形成される。
【0009】
ビアホール55は、部品のリードを貫通させない小径のスルーホールで形成し、一層基板部51〜四層基板部58を貫通させ、導体パターン52と四層基板部の導体パターン59を電気的に接続(導通)し、表面実装部品の端子をランドパターン54に半田付けした状態で、導体パターン52→ビアホール55→導体パターン59の経路で表面実装部品を実装したビルドアップ基板50のグランド(GND)が形成される。
【0010】
なお、従来のビルドアップ基板50において、導体パターン52にレジスト53を塗布し、ランドパターン54を導体パターン52のレジスト開口部とする方式は、本発明の出願人が独自に採用しているものであり、類似の特許公開公報(特許文献)は、検索できませんでした。
【0011】
【発明が解決しようとする課題】
従来のビルドアップ基板50は、表面実装部品の高密度実装を目的に開発されてきていることから、一般的にビアホール55の径は、0.1mmφ〜0.3mmφと小さいため、GND(グランド)の導体パターン52を内層のGND(グランド)導体パターンや最下層(例えば、4層基板の場合は四層基板部58)の導体パターン59と接続する場合、端子の小さな表面実装部品を搭載するビルドアップ基板50の導体パターン52も小さく、1個のビアホール55しか設けられないケースが多い。
【0012】
1個のビアホール55を用いて導体パターン52と広い領域の導体パターン59を電気的に接続しても、導体パターン52と導体パターン59の接触は、小径のビアホール55が1個の点接続のため、表面実装部品を搭載したビルドアップ基板50のトータルとしては、GND(グランド)として弱い場合がある。
【0013】
特に、ビルドアップ基板50にマイクロ波帯のような高周波用の部品を実装する際には、GND(グランド)が弱く、特性が不安定になって特定の周波数帯域で寄生発振などを発生する課題がある。
【0014】
GND(グランド)のビアホール55を増やしてGND(グランド)の強化を図ることにより、上記課題を解消することができるが、ビアホール55を増やすためには、ランドパターン54を広げることになり、表面実装部品の端子と広げたランドパターン54の接合(半田付け)の際に、ランドパターン54の半田面が拡がって表面実装部品がずれて実装されたり、半田部に望ましくない応力が作用して表面実装部品が傾いたりする実装不良の新たな課題が生じる。
【0015】
また、ビルドアップ基板50の制約から導体パターン52のサイズが最小限で、ランドパターン54を広げることができない場合には、ビアホール55も増やことができない課題がある。
【0016】
この発明はこのような課題を解決するためになされたもので、その目的は部品実装に影響を及ぼすことなく、GND(グランド)ビアホールを増加して高周波のGND(グランド)を強化し、高周波性能の安定化を実現するビルドアップ基板を提供することにある。
【0017】
【課題を解決するための手段】
前記課題を解決するためこの発明に係るビルドアップ基板は、実装部品の端子を実装するランドパターンを開口部とするレジストを塗布した導体パターンを有する一層基板部と、一層基板部に層状に形成され、それぞれ任意サイズの導体パターンを有する複数の層基板部とを備え、ランドパターンに設けたビアホールを介して任意サイズの導体パターンと接続したビルドアップ基板であって、一層基板部は、導体パターンに連続するようにサイズを拡大したパターン拡大部と、パターン拡大部に設けた複数のビアホールとを備え、パターン拡大部と複数の層基板部の任意サイズの導体パターンとを複数のビアホールで接続するとともに、パターン拡大部にレジストを塗布したことを特徴とする。
【0018】
この発明に係るビルドアップ基板は、実装部品の端子を実装するランドパターンを開口部とするレジストを塗布した導体パターンを有する一層基板部と、一層基板部に層状に形成され、それぞれ任意サイズの導体パターンを有する複数の層基板部とを備え、ランドパターンに設けたビアホールを介して任意サイズの導体パターンと接続したビルドアップ基板であって、一層基板部は、導体パターンに連続するようにサイズを拡大したパターン拡大部と、パターン拡大部に設けた複数のビアホールとを備え、パターン拡大部と複数の層基板部の任意サイズの導体パターンとを複数のビアホールで接続するとともに、パターン拡大部にレジストを塗布したので、ランドパターンの外観を変更することなく、導体パターンを広げてビアホール数を増加することができ、部品実装に影響を及ぼすことなく、高周波のGND(グランド)を強化して高周波性能の安定化を実現することができる。
【0019】
また、この発明に係るビルドアップ基板は、実装部品の端子を実装するランドパターンを開口部とするレジストを塗布した導体パターンを有する一層基板部と、一層基板部に層状に形成され、それぞれ任意サイズの導体パターンを有する複数の層基板部とを備え、ランドパターンに設けたビアホールを介して任意サイズの導体パターンと接続したビルドアップ基板であって、複数の層基板部は、それぞれ任意サイズの導体パターンに複数のビアホールを備え、複数のビアホールを介してそれぞれの任意サイズの導体パターン相互間を接続したことを特徴とする。
【0020】
この発明に係るビルドアップ基板は、実装部品の端子を実装するランドパターンを開口部とするレジストを塗布した導体パターンを有する一層基板部と、一層基板部に層状に形成され、それぞれ任意サイズの導体パターンを有する複数の層基板部とを備え、ランドパターンに設けたビアホールを介して任意サイズの導体パターンと接続したビルドアップ基板であって、複数の層基板部は、それぞれ任意サイズの導体パターンに複数のビアホールを備え、複数のビアホールを介してそれぞれの任意サイズの導体パターン相互間を接続したので、複数の層基板部の導体パターン相互間に複数のビアホールを設けて接続し、基板全体で電気的な導通を強化したので、一層基板部の導体パターンを広げてビアホールを増加できない場合にも、一層基板部のビアホールに接続される層基板部の層間のビアホールを増加して基板全体の電気的な導通を強化することができ、高周波のGND(グランド)を強化して高周波性能の安定化を実現することができる。
【0021】
さらに、この発明に係る一層基板のランドパターンは、グランド(接地)のランドパターンであることを特徴とする。
【0022】
この発明に係る一層基板のランドパターンは、グランド(接地)のランドパターンであるので、ビアホールを増加することにより、グランド(接地)を強化することができ、ビルドアップ基板の高周波の特性を安定化させることができる。
【0023】
【発明の実施の形態】
以下、この発明の実施の形態を添付図面に基づいて説明する。図1はこの発明に係るビルドアップ基板の一実施の形態構成図である。(a)図に一層基板部の表面構成図、(b)図に一層基板部〜四層基板部の断面構成図を表わす。なお、本実施の形態は、表面実装部品の接地(GND)端子が実装されるGND(グランド)の導体パターンとGND(グランド)のビアホールの関係を表わし、表面実装部品の信号端子が実装される信号系の導体パターンを省略する。
【0024】
(a)図および(b)図において、ビルドアップ基板1は、一層基板部2と、一層基板部2に層状に形成された二層基板部7、三層基板部8および四層基板部9の多層基板で構成し、一層基板部2の表面に、導体パターン3、導体パターン3を拡大したパターン拡大部3a,3b、レジスト4、ランドパターン5、ビアホール6を備える。
【0025】
導体パターン3は、一層基板部2の表面(全面)に張られた銅箔にエッチング処理を施して形成し、周囲をレジスト4で覆い、表面実装部品のGND(グランド)端子と接合(半田付け)するGND(グランド)パターンのランドパターン5を包含するとともに、GND(グランド)ビアとしてのビアホール6を設ける。なお、導体パターン3は、高密度部品実装のために、例えばBGA(Ball Grid Array)デバイス等などの半導体ICの端子を実装するために必要とされる最小限のサイズ(実装面積)で形成する。なお、導体パターン3に必要とされる最小限のサイズ(実装面積)とは、表面実装部品の端子を半田付け(接合)する際、表面実装部品の実装ずれや半田部に望ましくない応力が作用することを防止するような形状および面積を有するランドパターン5をレジスト開口部とする高密度部品実装に最小限必要とするサイズである。
【0026】
パターン拡大部3a,3bは、導体パターン3に連続するようにサイズを可能な限り拡大し、この広げたパターンに多数のGND(グランド)のビアホール6を配置する。
【0027】
レジスト4は、絶縁性の樹脂などで構成して導体パターン3の周囲に塗布し、導体パターン3が基板から剥離するのを防止するとともに、導体パターン3上の開口部(形状)をGND(グランド)のランドパターン5として形成する。
【0028】
また、レジスト4は、導体パターン3上の開口部をGND(グランド)のランドパターン5として形成することにより、表面実装部品のGND(グランド)端子が実装されるランドパターン5の半田付け領域を限定し、GND(グランド)端子がずれて半田付けされたり、半田部に応力が作用して表面実装部品が傾いて半田付けされ、GND(グランド)端子がランドパターン5から浮いて半田付け不良になるなどの現象を防止する。
【0029】
さらに、レジスト4は、パターン拡大部3a,3bおよびパターン拡大部3a,3bに多数配置したビアホール6上を覆い、開口部の形状をランドパターン5の形状に保ち、ランドパターン5の外観を何ら変更することなく、導体パターン3のパターン拡大部3a,3bを広げ、ビアホール6を増加させることができる。
【0030】
ビアホール6は、実装部品のリード(端子)を貫通させない小径のスルーホールで形成し、複数のGND(グランド)ビアを一層基板部2の導体パターン3およびパターン拡大部3a,3bから二層基板部7、三層基板部8および四層基板部9を貫通し、四層基板部9の表面(開放面)に設けた任意サイズの導体パターン10に接続する。
【0031】
一層基板部2の表面の導体パターン3およびパターン拡大部3a,3bと四層基板部9の表面(開放面)の導体パターン10とを複数のGND(グランド)ビアを形成するビアホール6で電気的に接続することにより、ビルドアップ基板1のGND(グランド)を強化することができる。
【0032】
したがって、マイクロ波帯のような高周波の部品を実装しても、GND(グランド)が強化されるため、高周波の電気的特性の安定化を実現することができる。
【0033】
このように、この発明に係るビルドアップ基板1は、実装部品の端子を実装するランドパターン5を開口部とするレジスト4を塗布した導体パターン3を有する一層基板部2と、一層基板部2に層状に形成され、それぞれ任意サイズの導体パターン10を有する複数の層基板部(二層基板部7〜四層基板部9)とを備え、ランドパターン5に設けたビアホール6を介して任意サイズの導体パターン10と接続したビルドアップ基板1であって、一層基板部2は、導体パターン3に連続するようにサイズを拡大したパターン拡大部3a,3bと、パターン拡大部3aに設けた複数のビアホール6とを備え、パターン拡大部3a,3bと複数の層基板部の任意サイズの導体パターン10とを複数のビアホール6で接続するとともに、パターン拡大部3a,3bにレジスト4を塗布したので、ランドパターン5の外観を変更することなく、導体パターン10を広げてビアホール数を増加することができ、部品実装に影響を及ぼすことなく、高周波のGND(グランド)を強化して高周波性能の安定化を実現することができる。
【0034】
なお、本実施の形態では、四層基板部9に任意サイズの導体パターン10を設け、パターン拡大部3a,3bに設けた複数のビアホール6を介して導体パターン10と電気的に接続した場合について説明したが、二層基板部7〜三層基板部8に任意サイズの導体パターン10を設け、パターン拡大部3a,3bに設けた複数のビアホール6を介して任意サイズの導体パターン10と電気的に接続してもよい。また、GND(グランド)強化のためのビアホールの増加について説明したが、要求に応じて信号系のビアホールを増加することもできる。
【0035】
図2はこの発明に係るビルドアップ基板の別実施の形態構成図である。なお、本実施の形態は、表面実装部品の接地(GND)端子が実装されるGND(グランド)の導体パターンとGND(グランド)のビアホールの関係を表わし、表面実装部品の信号端子が実装される信号系の導体パターンを省略する。
【0036】
図2において、ビルドアップ基板11は、一層基板部2の表面に、図1の(a)図と同様の導体パターン3、レジスト4、ランドパターン5およびビアホール(GNDビア)6aを備える。
【0037】
また、ビルドアップ基板11は、二層基板部7および三層基板部8の表面にそれぞれ無電界メッキ等で形成した任意サイズの導体パターン12および導体パターン13を備え、四層基板部9の表面(開放面)に任意サイズの導体パターン10を備える。
【0038】
一層基板部2の導体パターン3と二層基板部7の導体パターン12とを1個のビアホール(GNDビア)6aで電気的に接続する。また、二層基板部7の導体パターン12と三層基板部8の導体パターン13とを2個のビアホール(GNDビア)6bおよびビアホール(GNDビア)6cで電気的に接続する。さらに、三層基板部8の導体パターン13と四層基板部9の表面(開放面)の導体パターン10を三個のビアホール(GNDビア)6d、ビアホール(GNDビア)6eおよびビアホール(GNDビア)6fで電気的に接続する。
【0039】
一層基板部2の導体パターン3のサイズを拡大することができず、1個のビアホール(GNDビア)6aしか設けられなくても、二層基板部7と三層基板部8、三層基板部8と四層基板部9の導体パターン3,12,13,10相互間を複数のビアホール(GNDビア)6a,6b,6c,6d,6e,6fで電気的に接続することにより、基板全体の電気的な導通を強化することができ、高周波のGND(グランド)の強化を実現することができる。
【0040】
なお、一層基板部2のランドパターン5は、GND(グランド)のランドパターンを形成する。また、本実施の形態では、層間のビアホール(GNDビア)6a,6b,6c,6d,6eおよび6fで形成したが、ビアホール(GNDビア)は任意の個数でよく、個数が増加する程、より電気的な導通を強化することができ、高周波のGND(グランド)の強化を実現することができる。
【0041】
このように、この発明に係るビルドアップ基板11は、実装部品の端子を実装するランドパターン5を開口部とするレジスト4を塗布した導体パターン3を有する一層基板部2と、一層基板部2に層状に形成され、それぞれ任意サイズの導体パターン12,13,10を有する複数の層基板部(二層基板部7〜四層基板部9)とを備え、ランドパターン5に設けたビアホール6aを介して任意サイズの導体パターン12,13,10と接続したビルドアップ基板11であって、複数の層基板部(二層基板部7〜四層基板部9)は、それぞれ任意サイズの導体パターン12,13,10に複数のビアホール6b,6d,6e,6fを備え、複数のビアホールを介してそれぞれの任意サイズの導体パターン相互間を接続したので、複数の層基板部の導体パターン相互間に複数のビアホールを設けて接続し、基板全体で電気的な導通を強化したので、一層基板部の導体パターンを広げてビアホールを増加できない場合にも、一層基板部のビアホールに接続される層基板部の層間のビアホールを増加して基板全体の電気的な導通を強化することができ、高周波のGND(グランド)を強化して高周波性能の安定化を実現することができる。
【0042】
また、この発明に係る電気的な導通を強化する一層目のランドパターン5は、グランド(接地)のランドパターンであるので、ビアホール6,6a〜6fを増加することにより、グランド(接地)を強化することができ、ビルドアップ基板1,11の高周波の特性を安定化させることができる。
【0043】
図3はこの発明に係るビルドアップ基板を適用した高周波特性の一実施の形態特性図である。図3において、マイクロ波帯の周波数f−利得特性Gは、GNDビアが少なくGND(グランド)が弱い従来のビルドアップ基板を用いた利得特性G1(破線表示)の場合には、例えば周波数6GHz近傍の利得特性が不安定となり、寄生発振を発生するのに対し、本発明のビルドアップ基板を用いた利得特性G2(実線表示)の場合には、周波数4〜6GHzに亘って利得特性が安定であり、高周波性能の安定化を実現することができる。
【0044】
【発明の効果】
以上説明したように、この発明に係るビルドアップ基板は、実装部品の端子を実装するランドパターンを開口部とするレジストを塗布した導体パターンを有する一層基板部と、一層基板部に層状に形成され、それぞれ任意サイズの導体パターンを有する複数の層基板部とを備え、ランドパターンに設けたビアホールを介して任意サイズの導体パターンと接続したビルドアップ基板であって、一層基板部は、導体パターンに連続するようにサイズを拡大したパターン拡大部と、パターン拡大部に設けた複数のビアホールとを備え、パターン拡大部と複数の層基板部の任意サイズの導体パターンとを複数のビアホールで接続するとともに、パターン拡大部にレジストを塗布したので、ランドパターンの外観を変更することなく、導体パターンを広げてビアホール数を増加することができ、部品実装に影響を及ぼすことなく、高周波のGND(グランド)を強化して高周波性能の安定化を実現することができる。
【0045】
また、この発明に係るビルドアップ基板は、実装部品の端子を実装するランドパターンを開口部とするレジストを塗布した導体パターンを有する一層基板部と、一層基板部に層状に形成され、それぞれ任意サイズの導体パターンを有する複数の層基板部とを備え、ランドパターンに設けたビアホールを介して任意サイズの導体パターンと接続したビルドアップ基板であって、複数の層基板部は、それぞれ任意サイズの導体パターンに複数のビアホールを備え、複数のビアホールを介してそれぞれの任意サイズの導体パターン相互間を接続したので、複数の層基板部の導体パターン相互間に複数のビアホールを設けて接続し、基板全体で電気的な導通を強化したので、一層基板部の導体パターンを広げてビアホールを増加できない場合にも、一層基板部のビアホールに接続される層基板部の層間のビアホールを増加して基板全体の電気的な導通を強化することができ、高周波のGND(グランド)を強化して高周波性能の安定化を実現することができる。
【0046】
さらに、この発明に係る一層基板のランドパターンは、グランド(接地)のランドパターンであるので、ビアホールを増加することにより、グランド(接地)を強化することができ、ビルドアップ基板の高周波の特性を安定化させることができる。
【図面の簡単な説明】
【図1】この発明に係るビルドアップ基板の一実施の形態構成図
【図2】この発明に係るビルドアップ基板の別実施の形態構成図
【図3】この発明に係るビルドアップ基板を適用した高周波特性の一実施の形態特性図
【図4】従来のビルドアップ基板の構成図
【符号の説明】
1,11 ビルドアップ基板
2 一層基板部
3 導体パターン
3a,3b パターン拡大部
4 レジスト
5 ランドパターン
6,6a〜6f ビアホール(GNDビア)
7 二層基板部
8 三層基板部
9 四層基板部
10,12,13 導体パターン
G1,G2 利得特性
【発明の属する技術分野】
本発明はグランド(GND)を強化するビルドアップ基板に係り、特に表面実装部品を実装するグランド(GND)を強化するビアホールを備えたビルドアップ基板に関する。
【0002】
【従来の技術】
従来のビルドアップ基板において、一層基板部のランドパターンと下層基板部の導体パターンをビアホール(部品のリードを貫通させない小径のスルーホール)で電気的に接続した構成の多層基板(ビルドアップ基板)は知られている。
【0003】
図4に従来のビルドアップ基板の構成図を示す。(a)に一層基板部の表面構成図、(b)図に一層基板部〜四層基板部の断面構成図を示す。(a)図において、ビルドアップ基板50は、ガラスエポキシ材やコンポジット材等の絶縁基板の表面に銅箔を張った銅張り積層基板で構成し、銅箔にエッチング処理を施して表面実装部品等を実装するための導体パターンや導体パターン間を接続する配線パターンを形成し、一層基板部51の表面に、例えば6個の導体パターン52、一層基板部51の表面、導体パターン52の周囲を覆うレジスト53、導体パターン52のレジスト53開口部であるランドパターン54、ランドパターン54から一層基板部51〜四層基板部58に亘って貫通させるビアホール55を備える。
【0004】
また、(b)図において、ビルドアップ基板50は、一層基板部51、二層基板部56、三層基板部57および四層基板部58の四層構造を有し、四層基板58の表面(開放面)に導体パターン59を備える。
【0005】
なお、(a)図に示す6箇所のランドパターン54は、GND(グランド:接地)を形成するものとし、他の信号系のランドパターン、配線パターンは、省略して図示する。
【0006】
導体パターン52は、銅箔のパターン表面にレジスト53が塗布され、レジスト53の開口部が銅箔パターンのランドパターン54として形成される。
【0007】
ランドパターン54は、導体パターン52の周囲にレジスト53を塗布し、レジスト53の開口部(形状)として導体パターン52より小さな面積で形成され、表面実装部品の端子を半田付け(接合)する際、表面実装部品の実装ずれや半田部に望ましくない応力が作用することを防止するような最小の形状および面積に設定される。
【0008】
レジスト53は、絶縁性の樹脂等を導体パターン52の周囲に塗布し、導体パターン52が基板から剥離するのを防止するとともに、開口部をランドパターン54とし、ランドパターン54と表面実装部品の端子の半田付けに最適な最小の形状に形成される。
【0009】
ビアホール55は、部品のリードを貫通させない小径のスルーホールで形成し、一層基板部51〜四層基板部58を貫通させ、導体パターン52と四層基板部の導体パターン59を電気的に接続(導通)し、表面実装部品の端子をランドパターン54に半田付けした状態で、導体パターン52→ビアホール55→導体パターン59の経路で表面実装部品を実装したビルドアップ基板50のグランド(GND)が形成される。
【0010】
なお、従来のビルドアップ基板50において、導体パターン52にレジスト53を塗布し、ランドパターン54を導体パターン52のレジスト開口部とする方式は、本発明の出願人が独自に採用しているものであり、類似の特許公開公報(特許文献)は、検索できませんでした。
【0011】
【発明が解決しようとする課題】
従来のビルドアップ基板50は、表面実装部品の高密度実装を目的に開発されてきていることから、一般的にビアホール55の径は、0.1mmφ〜0.3mmφと小さいため、GND(グランド)の導体パターン52を内層のGND(グランド)導体パターンや最下層(例えば、4層基板の場合は四層基板部58)の導体パターン59と接続する場合、端子の小さな表面実装部品を搭載するビルドアップ基板50の導体パターン52も小さく、1個のビアホール55しか設けられないケースが多い。
【0012】
1個のビアホール55を用いて導体パターン52と広い領域の導体パターン59を電気的に接続しても、導体パターン52と導体パターン59の接触は、小径のビアホール55が1個の点接続のため、表面実装部品を搭載したビルドアップ基板50のトータルとしては、GND(グランド)として弱い場合がある。
【0013】
特に、ビルドアップ基板50にマイクロ波帯のような高周波用の部品を実装する際には、GND(グランド)が弱く、特性が不安定になって特定の周波数帯域で寄生発振などを発生する課題がある。
【0014】
GND(グランド)のビアホール55を増やしてGND(グランド)の強化を図ることにより、上記課題を解消することができるが、ビアホール55を増やすためには、ランドパターン54を広げることになり、表面実装部品の端子と広げたランドパターン54の接合(半田付け)の際に、ランドパターン54の半田面が拡がって表面実装部品がずれて実装されたり、半田部に望ましくない応力が作用して表面実装部品が傾いたりする実装不良の新たな課題が生じる。
【0015】
また、ビルドアップ基板50の制約から導体パターン52のサイズが最小限で、ランドパターン54を広げることができない場合には、ビアホール55も増やことができない課題がある。
【0016】
この発明はこのような課題を解決するためになされたもので、その目的は部品実装に影響を及ぼすことなく、GND(グランド)ビアホールを増加して高周波のGND(グランド)を強化し、高周波性能の安定化を実現するビルドアップ基板を提供することにある。
【0017】
【課題を解決するための手段】
前記課題を解決するためこの発明に係るビルドアップ基板は、実装部品の端子を実装するランドパターンを開口部とするレジストを塗布した導体パターンを有する一層基板部と、一層基板部に層状に形成され、それぞれ任意サイズの導体パターンを有する複数の層基板部とを備え、ランドパターンに設けたビアホールを介して任意サイズの導体パターンと接続したビルドアップ基板であって、一層基板部は、導体パターンに連続するようにサイズを拡大したパターン拡大部と、パターン拡大部に設けた複数のビアホールとを備え、パターン拡大部と複数の層基板部の任意サイズの導体パターンとを複数のビアホールで接続するとともに、パターン拡大部にレジストを塗布したことを特徴とする。
【0018】
この発明に係るビルドアップ基板は、実装部品の端子を実装するランドパターンを開口部とするレジストを塗布した導体パターンを有する一層基板部と、一層基板部に層状に形成され、それぞれ任意サイズの導体パターンを有する複数の層基板部とを備え、ランドパターンに設けたビアホールを介して任意サイズの導体パターンと接続したビルドアップ基板であって、一層基板部は、導体パターンに連続するようにサイズを拡大したパターン拡大部と、パターン拡大部に設けた複数のビアホールとを備え、パターン拡大部と複数の層基板部の任意サイズの導体パターンとを複数のビアホールで接続するとともに、パターン拡大部にレジストを塗布したので、ランドパターンの外観を変更することなく、導体パターンを広げてビアホール数を増加することができ、部品実装に影響を及ぼすことなく、高周波のGND(グランド)を強化して高周波性能の安定化を実現することができる。
【0019】
また、この発明に係るビルドアップ基板は、実装部品の端子を実装するランドパターンを開口部とするレジストを塗布した導体パターンを有する一層基板部と、一層基板部に層状に形成され、それぞれ任意サイズの導体パターンを有する複数の層基板部とを備え、ランドパターンに設けたビアホールを介して任意サイズの導体パターンと接続したビルドアップ基板であって、複数の層基板部は、それぞれ任意サイズの導体パターンに複数のビアホールを備え、複数のビアホールを介してそれぞれの任意サイズの導体パターン相互間を接続したことを特徴とする。
【0020】
この発明に係るビルドアップ基板は、実装部品の端子を実装するランドパターンを開口部とするレジストを塗布した導体パターンを有する一層基板部と、一層基板部に層状に形成され、それぞれ任意サイズの導体パターンを有する複数の層基板部とを備え、ランドパターンに設けたビアホールを介して任意サイズの導体パターンと接続したビルドアップ基板であって、複数の層基板部は、それぞれ任意サイズの導体パターンに複数のビアホールを備え、複数のビアホールを介してそれぞれの任意サイズの導体パターン相互間を接続したので、複数の層基板部の導体パターン相互間に複数のビアホールを設けて接続し、基板全体で電気的な導通を強化したので、一層基板部の導体パターンを広げてビアホールを増加できない場合にも、一層基板部のビアホールに接続される層基板部の層間のビアホールを増加して基板全体の電気的な導通を強化することができ、高周波のGND(グランド)を強化して高周波性能の安定化を実現することができる。
【0021】
さらに、この発明に係る一層基板のランドパターンは、グランド(接地)のランドパターンであることを特徴とする。
【0022】
この発明に係る一層基板のランドパターンは、グランド(接地)のランドパターンであるので、ビアホールを増加することにより、グランド(接地)を強化することができ、ビルドアップ基板の高周波の特性を安定化させることができる。
【0023】
【発明の実施の形態】
以下、この発明の実施の形態を添付図面に基づいて説明する。図1はこの発明に係るビルドアップ基板の一実施の形態構成図である。(a)図に一層基板部の表面構成図、(b)図に一層基板部〜四層基板部の断面構成図を表わす。なお、本実施の形態は、表面実装部品の接地(GND)端子が実装されるGND(グランド)の導体パターンとGND(グランド)のビアホールの関係を表わし、表面実装部品の信号端子が実装される信号系の導体パターンを省略する。
【0024】
(a)図および(b)図において、ビルドアップ基板1は、一層基板部2と、一層基板部2に層状に形成された二層基板部7、三層基板部8および四層基板部9の多層基板で構成し、一層基板部2の表面に、導体パターン3、導体パターン3を拡大したパターン拡大部3a,3b、レジスト4、ランドパターン5、ビアホール6を備える。
【0025】
導体パターン3は、一層基板部2の表面(全面)に張られた銅箔にエッチング処理を施して形成し、周囲をレジスト4で覆い、表面実装部品のGND(グランド)端子と接合(半田付け)するGND(グランド)パターンのランドパターン5を包含するとともに、GND(グランド)ビアとしてのビアホール6を設ける。なお、導体パターン3は、高密度部品実装のために、例えばBGA(Ball Grid Array)デバイス等などの半導体ICの端子を実装するために必要とされる最小限のサイズ(実装面積)で形成する。なお、導体パターン3に必要とされる最小限のサイズ(実装面積)とは、表面実装部品の端子を半田付け(接合)する際、表面実装部品の実装ずれや半田部に望ましくない応力が作用することを防止するような形状および面積を有するランドパターン5をレジスト開口部とする高密度部品実装に最小限必要とするサイズである。
【0026】
パターン拡大部3a,3bは、導体パターン3に連続するようにサイズを可能な限り拡大し、この広げたパターンに多数のGND(グランド)のビアホール6を配置する。
【0027】
レジスト4は、絶縁性の樹脂などで構成して導体パターン3の周囲に塗布し、導体パターン3が基板から剥離するのを防止するとともに、導体パターン3上の開口部(形状)をGND(グランド)のランドパターン5として形成する。
【0028】
また、レジスト4は、導体パターン3上の開口部をGND(グランド)のランドパターン5として形成することにより、表面実装部品のGND(グランド)端子が実装されるランドパターン5の半田付け領域を限定し、GND(グランド)端子がずれて半田付けされたり、半田部に応力が作用して表面実装部品が傾いて半田付けされ、GND(グランド)端子がランドパターン5から浮いて半田付け不良になるなどの現象を防止する。
【0029】
さらに、レジスト4は、パターン拡大部3a,3bおよびパターン拡大部3a,3bに多数配置したビアホール6上を覆い、開口部の形状をランドパターン5の形状に保ち、ランドパターン5の外観を何ら変更することなく、導体パターン3のパターン拡大部3a,3bを広げ、ビアホール6を増加させることができる。
【0030】
ビアホール6は、実装部品のリード(端子)を貫通させない小径のスルーホールで形成し、複数のGND(グランド)ビアを一層基板部2の導体パターン3およびパターン拡大部3a,3bから二層基板部7、三層基板部8および四層基板部9を貫通し、四層基板部9の表面(開放面)に設けた任意サイズの導体パターン10に接続する。
【0031】
一層基板部2の表面の導体パターン3およびパターン拡大部3a,3bと四層基板部9の表面(開放面)の導体パターン10とを複数のGND(グランド)ビアを形成するビアホール6で電気的に接続することにより、ビルドアップ基板1のGND(グランド)を強化することができる。
【0032】
したがって、マイクロ波帯のような高周波の部品を実装しても、GND(グランド)が強化されるため、高周波の電気的特性の安定化を実現することができる。
【0033】
このように、この発明に係るビルドアップ基板1は、実装部品の端子を実装するランドパターン5を開口部とするレジスト4を塗布した導体パターン3を有する一層基板部2と、一層基板部2に層状に形成され、それぞれ任意サイズの導体パターン10を有する複数の層基板部(二層基板部7〜四層基板部9)とを備え、ランドパターン5に設けたビアホール6を介して任意サイズの導体パターン10と接続したビルドアップ基板1であって、一層基板部2は、導体パターン3に連続するようにサイズを拡大したパターン拡大部3a,3bと、パターン拡大部3aに設けた複数のビアホール6とを備え、パターン拡大部3a,3bと複数の層基板部の任意サイズの導体パターン10とを複数のビアホール6で接続するとともに、パターン拡大部3a,3bにレジスト4を塗布したので、ランドパターン5の外観を変更することなく、導体パターン10を広げてビアホール数を増加することができ、部品実装に影響を及ぼすことなく、高周波のGND(グランド)を強化して高周波性能の安定化を実現することができる。
【0034】
なお、本実施の形態では、四層基板部9に任意サイズの導体パターン10を設け、パターン拡大部3a,3bに設けた複数のビアホール6を介して導体パターン10と電気的に接続した場合について説明したが、二層基板部7〜三層基板部8に任意サイズの導体パターン10を設け、パターン拡大部3a,3bに設けた複数のビアホール6を介して任意サイズの導体パターン10と電気的に接続してもよい。また、GND(グランド)強化のためのビアホールの増加について説明したが、要求に応じて信号系のビアホールを増加することもできる。
【0035】
図2はこの発明に係るビルドアップ基板の別実施の形態構成図である。なお、本実施の形態は、表面実装部品の接地(GND)端子が実装されるGND(グランド)の導体パターンとGND(グランド)のビアホールの関係を表わし、表面実装部品の信号端子が実装される信号系の導体パターンを省略する。
【0036】
図2において、ビルドアップ基板11は、一層基板部2の表面に、図1の(a)図と同様の導体パターン3、レジスト4、ランドパターン5およびビアホール(GNDビア)6aを備える。
【0037】
また、ビルドアップ基板11は、二層基板部7および三層基板部8の表面にそれぞれ無電界メッキ等で形成した任意サイズの導体パターン12および導体パターン13を備え、四層基板部9の表面(開放面)に任意サイズの導体パターン10を備える。
【0038】
一層基板部2の導体パターン3と二層基板部7の導体パターン12とを1個のビアホール(GNDビア)6aで電気的に接続する。また、二層基板部7の導体パターン12と三層基板部8の導体パターン13とを2個のビアホール(GNDビア)6bおよびビアホール(GNDビア)6cで電気的に接続する。さらに、三層基板部8の導体パターン13と四層基板部9の表面(開放面)の導体パターン10を三個のビアホール(GNDビア)6d、ビアホール(GNDビア)6eおよびビアホール(GNDビア)6fで電気的に接続する。
【0039】
一層基板部2の導体パターン3のサイズを拡大することができず、1個のビアホール(GNDビア)6aしか設けられなくても、二層基板部7と三層基板部8、三層基板部8と四層基板部9の導体パターン3,12,13,10相互間を複数のビアホール(GNDビア)6a,6b,6c,6d,6e,6fで電気的に接続することにより、基板全体の電気的な導通を強化することができ、高周波のGND(グランド)の強化を実現することができる。
【0040】
なお、一層基板部2のランドパターン5は、GND(グランド)のランドパターンを形成する。また、本実施の形態では、層間のビアホール(GNDビア)6a,6b,6c,6d,6eおよび6fで形成したが、ビアホール(GNDビア)は任意の個数でよく、個数が増加する程、より電気的な導通を強化することができ、高周波のGND(グランド)の強化を実現することができる。
【0041】
このように、この発明に係るビルドアップ基板11は、実装部品の端子を実装するランドパターン5を開口部とするレジスト4を塗布した導体パターン3を有する一層基板部2と、一層基板部2に層状に形成され、それぞれ任意サイズの導体パターン12,13,10を有する複数の層基板部(二層基板部7〜四層基板部9)とを備え、ランドパターン5に設けたビアホール6aを介して任意サイズの導体パターン12,13,10と接続したビルドアップ基板11であって、複数の層基板部(二層基板部7〜四層基板部9)は、それぞれ任意サイズの導体パターン12,13,10に複数のビアホール6b,6d,6e,6fを備え、複数のビアホールを介してそれぞれの任意サイズの導体パターン相互間を接続したので、複数の層基板部の導体パターン相互間に複数のビアホールを設けて接続し、基板全体で電気的な導通を強化したので、一層基板部の導体パターンを広げてビアホールを増加できない場合にも、一層基板部のビアホールに接続される層基板部の層間のビアホールを増加して基板全体の電気的な導通を強化することができ、高周波のGND(グランド)を強化して高周波性能の安定化を実現することができる。
【0042】
また、この発明に係る電気的な導通を強化する一層目のランドパターン5は、グランド(接地)のランドパターンであるので、ビアホール6,6a〜6fを増加することにより、グランド(接地)を強化することができ、ビルドアップ基板1,11の高周波の特性を安定化させることができる。
【0043】
図3はこの発明に係るビルドアップ基板を適用した高周波特性の一実施の形態特性図である。図3において、マイクロ波帯の周波数f−利得特性Gは、GNDビアが少なくGND(グランド)が弱い従来のビルドアップ基板を用いた利得特性G1(破線表示)の場合には、例えば周波数6GHz近傍の利得特性が不安定となり、寄生発振を発生するのに対し、本発明のビルドアップ基板を用いた利得特性G2(実線表示)の場合には、周波数4〜6GHzに亘って利得特性が安定であり、高周波性能の安定化を実現することができる。
【0044】
【発明の効果】
以上説明したように、この発明に係るビルドアップ基板は、実装部品の端子を実装するランドパターンを開口部とするレジストを塗布した導体パターンを有する一層基板部と、一層基板部に層状に形成され、それぞれ任意サイズの導体パターンを有する複数の層基板部とを備え、ランドパターンに設けたビアホールを介して任意サイズの導体パターンと接続したビルドアップ基板であって、一層基板部は、導体パターンに連続するようにサイズを拡大したパターン拡大部と、パターン拡大部に設けた複数のビアホールとを備え、パターン拡大部と複数の層基板部の任意サイズの導体パターンとを複数のビアホールで接続するとともに、パターン拡大部にレジストを塗布したので、ランドパターンの外観を変更することなく、導体パターンを広げてビアホール数を増加することができ、部品実装に影響を及ぼすことなく、高周波のGND(グランド)を強化して高周波性能の安定化を実現することができる。
【0045】
また、この発明に係るビルドアップ基板は、実装部品の端子を実装するランドパターンを開口部とするレジストを塗布した導体パターンを有する一層基板部と、一層基板部に層状に形成され、それぞれ任意サイズの導体パターンを有する複数の層基板部とを備え、ランドパターンに設けたビアホールを介して任意サイズの導体パターンと接続したビルドアップ基板であって、複数の層基板部は、それぞれ任意サイズの導体パターンに複数のビアホールを備え、複数のビアホールを介してそれぞれの任意サイズの導体パターン相互間を接続したので、複数の層基板部の導体パターン相互間に複数のビアホールを設けて接続し、基板全体で電気的な導通を強化したので、一層基板部の導体パターンを広げてビアホールを増加できない場合にも、一層基板部のビアホールに接続される層基板部の層間のビアホールを増加して基板全体の電気的な導通を強化することができ、高周波のGND(グランド)を強化して高周波性能の安定化を実現することができる。
【0046】
さらに、この発明に係る一層基板のランドパターンは、グランド(接地)のランドパターンであるので、ビアホールを増加することにより、グランド(接地)を強化することができ、ビルドアップ基板の高周波の特性を安定化させることができる。
【図面の簡単な説明】
【図1】この発明に係るビルドアップ基板の一実施の形態構成図
【図2】この発明に係るビルドアップ基板の別実施の形態構成図
【図3】この発明に係るビルドアップ基板を適用した高周波特性の一実施の形態特性図
【図4】従来のビルドアップ基板の構成図
【符号の説明】
1,11 ビルドアップ基板
2 一層基板部
3 導体パターン
3a,3b パターン拡大部
4 レジスト
5 ランドパターン
6,6a〜6f ビアホール(GNDビア)
7 二層基板部
8 三層基板部
9 四層基板部
10,12,13 導体パターン
G1,G2 利得特性
Claims (3)
- 実装部品の端子を実装するランドパターンを開口部とするレジストを塗布した導体パターンを有する一層基板部と、前記一層基板部に層状に形成され、それぞれ任意サイズの導体パターンを有する複数の層基板部と、を備え、前記ランドパターンに設けたビアホールを介して前記任意サイズの導体パターンと接続したビルドアップ基板であって、
前記一層基板部は、前記導体パターンに連続するようにサイズを拡大したパターン拡大部と、前記パターン拡大部に設けた複数のビアホールと、を備え、前記パターン拡大部と前記複数の層基板部の前記任意サイズの導体パターンとを前記複数のビアホールで接続するとともに、前記パターン拡大部に前記レジストを塗布したことを特徴とするビルドアップ基板。 - 実装部品の端子を実装するランドパターンを開口部とするレジストを塗布した導体パターンを有する一層基板部と、前記一層基板部に層状に形成され、それぞれ任意サイズの導体パターンを有する複数の層基板部と、を備え、前記ランドパターンに設けたビアホールを介して前記任意サイズの導体パターンと接続したビルドアップ基板であって、
前記複数の層基板部は、それぞれ前記任意サイズの導体パターンに複数のビアホールを備え、前記複数のビアホールを介してそれぞれの前記任意サイズの導体パターン相互間を接続したことを特徴とするビルドアップ基板。 - 前記一層基板部のランドパターンは、グランド(接地)のランドパターンであることを特徴とする請求項1または請求項2記載のビルドアップ基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002359448A JP2004193336A (ja) | 2002-12-11 | 2002-12-11 | ビルドアップ基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002359448A JP2004193336A (ja) | 2002-12-11 | 2002-12-11 | ビルドアップ基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004193336A true JP2004193336A (ja) | 2004-07-08 |
Family
ID=32758841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002359448A Pending JP2004193336A (ja) | 2002-12-11 | 2002-12-11 | ビルドアップ基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004193336A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014099603A (ja) * | 2012-11-15 | 2014-05-29 | Samsung Electro-Mechanics Co Ltd | キャパシタ組込み基板 |
-
2002
- 2002-12-11 JP JP2002359448A patent/JP2004193336A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014099603A (ja) * | 2012-11-15 | 2014-05-29 | Samsung Electro-Mechanics Co Ltd | キャパシタ組込み基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7188410B2 (en) | Insertion of electrical component within a via of a printed circuit board | |
US7168957B2 (en) | Via providing multiple electrically conductive paths | |
US7216422B2 (en) | Method of forming a capacitor assembly in a circuit board | |
US20020105083A1 (en) | Multi-layer interconnect module and method of interconnection | |
JP3577421B2 (ja) | 半導体装置用パッケージ | |
KR20070043657A (ko) | 저 인덕턴스 내장 커패시터 층 접속부의 디자인 | |
US20040050708A1 (en) | Plating method for PCB | |
JP2004193336A (ja) | ビルドアップ基板 | |
JPH0637412A (ja) | プリント配線板 | |
JP2001308484A (ja) | 回路基板及びその製造方法 | |
JP2008235697A (ja) | 配線回路基板およびその製造方法 | |
JP7114509B2 (ja) | 配線基板 | |
JP2000340956A (ja) | 多層配線基板 | |
JP2006253372A (ja) | 多層プリント配線基板とその製造方法 | |
JPH10135629A (ja) | プリント配線板 | |
JPH1051094A (ja) | プリント配線板及びその製造方法 | |
JPH11126951A (ja) | 印刷回路基板およびその製造方法 | |
JP2004072064A (ja) | 金属ベース配線基板及びその基板を使った高周波装置 | |
JP2003297969A (ja) | 多層配線板および半導体デバイス | |
JP2020155694A (ja) | 両面配線基板 | |
JP2004006971A (ja) | 回路形成基板 | |
JP2006186063A (ja) | 半導体装置用基板および半導体装置 | |
JP2001119138A (ja) | 回路基板の製造方法 | |
JPH10214917A (ja) | 半導体装置及び半導体装置の製造方法並びに配線基板 | |
JP2000004081A (ja) | 多層プリント配線板 |