JP2004193302A - Semiconductor laser element - Google Patents

Semiconductor laser element Download PDF

Info

Publication number
JP2004193302A
JP2004193302A JP2002359025A JP2002359025A JP2004193302A JP 2004193302 A JP2004193302 A JP 2004193302A JP 2002359025 A JP2002359025 A JP 2002359025A JP 2002359025 A JP2002359025 A JP 2002359025A JP 2004193302 A JP2004193302 A JP 2004193302A
Authority
JP
Japan
Prior art keywords
layer
semiconductor laser
laser element
type
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002359025A
Other languages
Japanese (ja)
Inventor
Ryoji Hiroyama
良治 廣山
Daijiro Inoue
大二朗 井上
Kiyoshi Ota
潔 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002359025A priority Critical patent/JP2004193302A/en
Publication of JP2004193302A publication Critical patent/JP2004193302A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor laser element that can prevent the occurrence of defective assembling caused by the short-circuiting of an element section itself when the laser element is assembled. <P>SOLUTION: This semiconductor laser element is provided with a first semiconductor laser element section 10 which is formed on an n-type GaAs substrate 1 and contains a light emitting layer 12, semiconductor layers 13-17, and a p-side electrode 18 in this order from the substrate 1 side; a second semiconductor laser element section 20 which is formed on the substrate 1 and contains a light emitting layer 22, semiconductor layers 23-27, and a p-side electrode 28 in this order from the substrate 1 side; and a separating groove 4 provided for electrically separating the first and second semiconductor laser element sections 10 and 20 from each other, and having a width which becomes wider as going toward the front end section of the laser element. The maximum width W of the separating groove 4 and the distances t from the light emitting layers 12 and 22 to the p-side electrodes 18 and 28 are adjusted to meet the relation of t≥0.2 W. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
この発明は、半導体レーザ素子に関し、特に、複数の半導体レーザ素子部を有する半導体レーザ素子に関する。
【0002】
【従来の技術】
従来、複数のレーザ光を、1チップからそれぞれ独立に取り出すことが可能なモノリシック型の半導体レーザ素子が知られている。また、このようなモノリシック型の半導体レーザ素子として、DVD(デジタルビデオディスク)再生用の650nm帯の赤色レーザ光を発光する素子部と、CD(コンパクトディスク)再生用の780nm帯の赤外レーザ光を発光する素子部とが同一基板に集積されたものが知られている(たとえば、特許文献1参照)。
【0003】
また、従来では、半導体レーザ素子の発光層で発生した熱を効率よく放熱するために、発光層をヒートシンクに近づけて組立てるジャンクションダウン組立法を用いたモノリシック型の半導体レーザ素子が知られている(たとえば、特許文献2参照)。
【0004】
図21は、従来の半導体レーザ素子の一例を示した断面図である。図22は、図21に示した従来の一例による半導体レーザ素子をヒートシンクに融着した状態を示した断面図である。まず、図21および図22を参照して、従来の一例による半導体レーザ素子の構造について説明する。
【0005】
従来の一例による半導体レーザ素子では、図21に示すように、AlGaAs系半導体層を有する第1半導体レーザ素子部110と、AlGaInP系半導体層を有する第2半導体レーザ素子部120とを含んでいる。第1半導体レーザ素子部110は、780nm帯の赤外レーザ光を発光する機能を有するとともに、第2半導体レーザ素子部120は、650nm帯の赤色レーザ光を発光する機能を有する。そして、第1半導体レーザ素子部110および第2半導体レーザ素子部120は、同一のn型GaAs基板101の上面上に形成されている。
【0006】
また、第1半導体レーザ素子部110と第2半導体レーザ素子部120との間には、第1半導体レーザ素子部110と第2半導体レーザ素子部120とを電気的に分離するための分離溝104が設けられている。この分離溝104は、非対称の傾斜を有する側壁を含む形状に形成されている。すなわち、分離溝104の第1半導体レーザ素子部110側の側壁は、n型GaAs基板101から離れる方向に広がるように、約40°(低角A)傾斜しているとともに、分離溝104の第2半導体レーザ素子部120側の側壁は、n型GaAs基板101から離れる方向に広がるように、約70°(高角B)傾斜している。また、分離溝104の最大幅は、約30μmである。
【0007】
第1半導体レーザ素子部110の具体的な構造としては、(100)面から〔011〕方向に約13°傾斜したn型GaAs基板101の上面上に、約1.5μmの厚みを有するn型Al0.45Ga0.55Asからなるn型クラッド層111が形成されている。n型クラッド層111上には、発光層112が形成されている。
【0008】
発光層112上には、約0.2μmの厚みを有するp型Al0.45Ga0.55Asからなるp型第1クラッド層113が形成されている。p型第1クラッド層113上には、約20nmの厚みを有するアンドープAl0.7Ga0.3Asからなるエッチングストップ層113aが形成されている。エッチングストップ層113a上の所定領域には、約1μmの厚みを有するp型Al0.45Ga0.55Asからなるp型第2クラッド層114が形成されている。このp型第2クラッド層114は、メサ形状(台形形状)に形成されている。p型第2クラッド層114上には、約0.1μmの厚みを有するp型GaAsからなるp型コンタクト層115が形成されている。そして、p型第2クラッド層114とp型コンタクト層115とによって、リッジ部が構成されている。
【0009】
また、エッチングストップ層113a上のp型第2クラッド層114が形成されていない領域には、約1μmの厚みを有するn型GaAsからなるn型電流ブロック層116が形成されている。そして、n型電流ブロック層116およびp型コンタクト層115の上面上には、約1.5μmの厚みを有するp型GaAsからなるp型キャップ層117が形成されている。p型キャップ層117上には、下層から上層に向かって、約0.15μmの厚みを有するCr層と、約1μmの厚みを有するAu層とからなるp側電極118が形成されている。
【0010】
また、第2半導体レーザ素子部120の具体的な構造としては、n型GaAs基板101の上面上に、約1.5μmの厚みを有するn型(Al0.7Ga0.30.5In0.5Pからなるn型クラッド層121が形成されている。n型クラッド層121上には、発光層122が形成されている。
【0011】
発光層122上には、約0.2μmの厚みを有するp型(Al0.7Ga0.30.5In0.5Pからなるp型第1クラッド層123が形成されている。p型第1クラッド層123上には、約20nmの厚みを有するアンドープIn0.5Ga0.5Pからなるエッチングストップ層123aが形成されている。エッチングストップ層123a上の所定領域には、約1μmの厚みを有するp型(Al0.7Ga0.30.5In0.5Pからなるp型第2クラッド層124が形成されている。このp型第2クラッド層124は、メサ形状(台形形状)に形成されている。p型第2クラッド層124上には、約0.1μmの厚みを有するp型GaInPからなるp型コンタクト層125が形成されている。そして、p型第2クラッド層124とp型コンタクト層125とによって、リッジ部が構成されている。
【0012】
また、エッチングストップ層123a上のp型第2クラッド層124が形成されていない領域には、約1μmの厚みを有するn型GaAsからなるn型電流ブロック層126が形成されている。そして、n型電流ブロック層126およびp型コンタクト層125の上面上には、約1.5μmの厚みを有するp型GaAsからなるp型キャップ層127が形成されている。なお、後述するように、ジャンクションダウン方式で組立てを行う場合、放熱性を考慮して、p型キャップ層127の厚みは小さい方が好ましいと考えられており、通常2.0μm以下としている。p型キャップ層127上には、下層から上層に向かって、約0.15μmの厚みを有するCr層と、約1μmの厚みを有するAu層とからなるp側電極128が形成されている。
【0013】
そして、n型GaAs基板101の裏面上には、n型GaAs基板101の裏面に近い方から順に、約0.1μmの厚みを有するAuGe層と、約30nmの厚みを有するNi層と、約0.5μmの厚みを有するAu層とからなるn側電極102が形成されている。
【0014】
また、図22に示すように、同一のn型GaAs基板101の上面上に形成された第1半導体レーザ素子部110および第2半導体レーザ素子部120は、発光層112および122で発生した熱を放熱するために、AlNからなるヒートシンク171の上面上にジャンクションダウン方式で取り付けられている。具体的には、第1半導体レーザ素子部110のp側電極118および第2半導体レーザ素子部120のp側電極128が、約3μmの厚みを有するAuSnからなる半田層173aおよび173bによって、ヒートシンク171の上面上に融着されている。
【0015】
そして、ヒートシンク171の上面上の第1半導体レーザ素子部110および第2半導体レーザ素子部120のp側電極118および128に対応する領域には、下層から上層に向かって、約0.02μmの厚みを有するCr層と、約0.28μmの厚みを有するAu層とからなる電極174aおよび174bが形成されている。また、電極174a、電極174bおよびn側電極102には、それぞれ、ワイヤ180a〜180cがボンディングされている。
【0016】
また、ヒートシンク171の上面上の分離溝104に対応する領域には、約1μmの厚みと約5μmの幅とを有するSiOからなる絶縁膜172が形成されている。この絶縁膜172は、半田層173aと半田層173bとが溶融する際に、互いに接触するのを防止するために設けられている。この絶縁膜172によって、分離溝104に向かって横方向に流れようとする半田層173aおよび173bが堰き止められるので、第1半導体レーザ素子部110と第2半導体レーザ素子部120との間の短絡を防止することができる。
【0017】
【特許文献1】
特開2001−320132号公報
【特許文献2】
実公平7−1812号公報
【発明が解決しようとする課題】
しかしながら、絶縁膜172で堰き止められた半田層173aおよび173bが、表面張力によって盛り上がるため、半田層173aおよび173bが分離溝104の側面に位置する第1半導体レーザ素子部110および第2半導体レーザ素子部120のp側領域から発光層112および122を越えてn側領域にまで接触する場合がある。この場合には、素子部自体が短絡するという不都合があった。その結果、半導体レーザ素子を組立てる際に、素子部自体の短絡による組立て不良が発生するという問題点があった。
【0018】
この発明は、上記のような課題を解決するためになされたものであり、
この発明の1つの目的は、半導体レーザ素子を組立てる際に、素子部自体の短絡による組立て不良を防止することが可能な半導体レーザ素子を提供することである。
【0019】
この発明のもう1つの目的は、上記の半導体レーザ素子において、放熱特性が劣化するのを防止しながら、半導体レーザ素子部自体の短絡を防止することである。
【0020】
【課題を解決するための手段および発明の効果】
上記目的を達成するために、本願発明者が鋭意検討した結果、素子部自体の短絡不良が発生する発光層から電極までの距離と、分離溝の幅との間に一定の関係があることを見い出した。また、分離溝の幅に応じて、発光層から電極までの距離を一定以上に設定すれば、素子部自体の短絡不良の発生を抑制することができることを見い出した。
【0021】
すなわち、この発明の第1の局面による半導体レーザ素子は、基板上に形成され、基板側から、第1発光層、第1半導体層および第1電極を含む第1半導体レーザ素子部と、基板上に形成され、基板側から、第2発光層、第2半導体層および第2電極を含む第2半導体レーザ素子部と、第1半導体レーザ素子部と第2半導体レーザ素子部とを電気的に分離するために設けられ、素子先端部に行くにしたがって溝幅が大きくなる分離溝とを備え、分離溝の最大幅をWとし、第1発光層および第2発光層から第1電極および第2電極までの距離をtとした場合、t≧0.2Wの関係を満たす。
【0022】
この第1の局面による半導体レーザ素子では、上記のように、分離溝の最大幅Wと、第1発光層および第2発光層から第1電極および第2電極までの距離tとの関係が、t≧0.2Wを満たすように設定することによって、たとえば、第1半導体レーザ素子部の第1電極および第2半導体レーザ素子部の第2電極を、融着層を介して基台に融着する際に、溶融した融着層が、分離溝に向かって横方向に流れて分離溝の側面に位置するp側領域から第1および第2発光層を越えてn側領域に渡って接触するのを抑制することができる。これにより、第1半導体レーザ素子部および第2半導体レーザ素子部の素子部自体の短絡を防止することができる。その結果、半導体レーザ素子を組立てる際に、素子部自体の短絡による組立て不良を防止することができる。
【0023】
また、第1発光層および第2発光層から第1電極および第2電極までの距離tを、分離溝の最大幅の0.2倍(t=0.2W)の近傍の値になるように設定すれば、第1発光層および第2発光層から第1電極および第2電極までの距離tが大きくなりすぎるのを抑制しながら、素子部自体の短絡による組立て不良を防止することができる。その結果、放熱特性が劣化するのを防止しながら素子部自体の短絡による組立て不良を防止することができる。
【0024】
上記の場合、好ましくは、分離溝は、55°以下の傾斜角度を有する側壁を含む。このように、分離溝の側壁の傾斜角度が55°以下の場合に、上記したt≧0.2Wを満たすように第1半導体層および第1電極と、第2半導体層および第2電極との厚みを設定すれば、容易に、素子部自体が短絡するのを防止することができる。
【0025】
上記第1の局面による半導体レーザ素子において、好ましくは、第1半導体レーザ素子部の第1電極と、第2半導体レーザ素子部の第2電極とは、融着層により基台に取り付けられており、基台の分離溝に対応する領域には、絶縁膜が形成されている。このように構成すれば、第1半導体レーザ素子部の第1電極および第2半導体レーザ素子部の第2電極を、第1電極および第2電極にそれぞれ対応して設けられた2つの融着層を介して基台に融着する際に、各融着層が分離溝に向かって横方向に流れるのを絶縁膜により堰き止めることができる。これにより、第1電極および第2電極にそれぞれ対応する2つの融着層が互いに接触するのを防止することができるので、第1半導体レーザ素子部と第2半導体レーザ素子部との間の短絡を防止することができる。したがって、この構成では、素子部自体の短絡不良と、2つの素子部間の短絡不良との両方の短絡不良を防止することができる。
【0026】
この発明の第2の局面による半導体レーザ素子は、基板上に形成され、基板側から、第1発光層、第1半導体キャップ層、および、第1電極を含む第1半導体レーザ素子部と、基板上に形成され、基板側から、第2発光層、第2半導体キャップ層、および、第2電極を含む第2半導体レーザ素子部と、第1半導体レーザ素子部と第2半導体レーザ素子部とを電気的に分離するために設けられた分離溝とを備え、第1半導体キャップ層および第2半導体キャップ層は、それぞれ、第1凹部および第2凹部を含み、第1電極および第2電極は、それぞれ、第1半導体キャップ層の第1凹部および第2半導体キャップ層の第2凹部に沿って、第1凹部および第2凹部の形状を反映するように形成されている。
【0027】
この第2の局面による半導体レーザ素子では、上記のように、第1半導体キャップ層の第1凹部および第2半導体キャップ層の第2凹部に沿って、第1凹部および第2凹部の形状を反映するように、第1電極および第2電極を形成することによって、たとえば、第1半導体レーザ素子部の第1電極および第2半導体レーザ素子部の第2電極を、融着層を介して基台に融着する際に、溶融した融着層が、第1電極の凹形状部および第2電極の凹形状部に流れ込むので、溶融した融着層が、分離溝側に流れて分離溝の側面に位置するp側領域から第1および第2発光層を越えてn側領域に渡って接触するのを抑制することができる。これにより、第1半導体レーザ素子部および第2半導体レーザ素子部の素子部自体の短絡を防止することができる。また、溶融した融着層が分離溝側に流れるのを抑制することができるので、第1電極および第2電極にそれぞれ対応して設けられた2つの融着層が互いに接触するのを抑制することができるので、第1半導体レーザ素子部と第2半導体レーザ素子部との間の短絡不良も抑制することができる。その結果、半導体レーザ素子を組立てる際に、素子部自体の短絡および素子部間の短絡による組立て不良を防止することができる。また、第1半導体キャップ層および第2半導体キャップ層にそれぞれ第1凹部および第2凹部を設けることによって、その分、第1発光層および第2発光層から第1電極および第2電極の凹形状部までの距離を短くすることができるので、放熱特性が劣化するのを防止することができる。その結果、放熱特性が劣化するのを防止しながら、短絡による組立て不良を防止することができる。
【0028】
上記第2の局面による半導体レーザ素子において、好ましくは、第1半導体レーザ素子部の第1電極と、第2半導体レーザ素子部の第2電極とは、融着層により基台に取り付けられており、第1半導体キャップ層の第1凹部および第2半導体キャップ層の第2凹部は、融着層の厚みと実質的に同じ深さを有する。このように構成すれば、第1半導体レーザ素子部の第1電極および第2半導体レーザ素子部の第2電極を、融着層を介して基台に融着する際に、溶融した融着層を、良好に、第1電極の凹形状部および第2電極の凹形状部に流れ込ませることができるので、溶融した融着層が分離溝側に流れるのを有効に抑制することができる。
【0029】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【0030】
(第1実施形態)
図1は、本発明の第1実施形態による半導体レーザ素子を示した断面図である。図2は、図1に示した第1実施形態による半導体レーザ素子の第1半導体レーザ素子部の発光層の拡大断面図であり、図3は、図1に示した第1実施形態による半導体レーザ素子の第2半導体レーザ素子部の発光層の拡大断面図である。図4は、図1に示した第1実施形態による半導体レーザ素子をヒートシンクに融着した状態を示した断面図である。まず、図1〜図4を参照して、第1実施形態による半導体レーザ素子の構造について説明する。
【0031】
第1実施形態による半導体レーザ素子では、図1に示すように、AlGaAs系半導体層を有する第1半導体レーザ素子部10と、AlGaInP系半導体層を有する第2半導体レーザ素子部20とを含んでいる。第1半導体レーザ素子部10は、780nm帯の赤外レーザ光を発光する機能を有するとともに、第2半導体レーザ素子部20は、650nm帯の赤色レーザ光を発光する機能を有する。そして、第1半導体レーザ素子部10および第2半導体レーザ素子部20は、同一のn型GaAs基板1の上面上に形成されている。なお、n型GaAs基板1は、本発明の「基板」の一例である。
【0032】
また、第1半導体レーザ素子部10と第2半導体レーザ素子部20との間には、第1半導体レーザ素子部10と第2半導体レーザ素子部20とを電気的に分離するための分離溝4が設けられている。この分離溝4は、非対称の傾斜を有する側壁を含む形状に形成されている。すなわち、分離溝4の第1半導体レーザ素子部10側の側壁は、n型GaAs基板1から離れる方向に広がるように、約40°(低角A)傾斜しているとともに、分離溝4の第2半導体レーザ素子部20側の側壁は、n型GaAs基板1から離れる方向に広がるように、約70°(高角B)傾斜している。また、分離溝4の最大幅Wは、約30μmである。
【0033】
780nm帯の赤外レーザ光を発光する第1半導体レーザ素子部10の具体的な構造としては、(100)面から〔011〕方向に約13°傾斜したn型GaAs基板1の上面上に、約1.5μmの厚みを有するn型Al0.45Ga0.55Asからなるn型クラッド層11が形成されている。n型クラッド層11上には、発光層12が形成されている。なお、発光層12は、本発明の「第1発光層」の一例である。
【0034】
この発光層12は、図2に示すように、約7nmの厚みを有するAl0.1Ga0.9Asからなる5つの井戸層12aと、約7nmの厚みを有するAl0.35Ga0.65Asからなる4つの障壁層12bとが交互に積層された第1MQW活性層12eを含んでいる。また、第1MQW活性層12eを挟むように、約50nmの厚みを有するアンドープAl0.35Ga0.65Asからなるn側光ガイド層12cおよびp側光ガイド層12dが設けられている。そして、第1MQW活性層12e、n側光ガイド層12cおよびp側光ガイド層12dとによって、発光層12が構成されている。
【0035】
発光層12上には、図1に示すように、約0.2μmの厚みを有するp型Al0.45Ga0.55Asからなるp型第1クラッド層13が形成されている。p型第1クラッド層13上には、約20nmの厚みを有するアンドープAl0.7Ga0.3Asからなるエッチングストップ層13aが形成されている。エッチングストップ層13a上の所定領域には、約1μmの厚みを有するp型Al0.45Ga0.55Asからなるp型第2クラッド層14が形成されている。このp型第2クラッド層14は、メサ形状(台形形状)に形成されている。p型第2クラッド層14上には、約0.1μmの厚みを有するp型GaAsからなるp型コンタクト層15が形成されている。そして、p型第2クラッド層14とp型コンタクト層15とによって、リッジ部が構成されている。
【0036】
また、エッチングストップ層13a上のp型第2クラッド層14が形成されていない領域には、約1μmの厚みを有するn型GaAsからなるn型電流ブロック層16が形成されている。そして、n型電流ブロック層16およびp型コンタクト層15の上面上には、約4.5μmの厚みを有するp型GaAsからなるp型キャップ層17が形成されている。p型キャップ層17上には、下層から上層に向かって、約0.15μmの厚みを有するCr層と、約1μmの厚みを有するAu層とからなるp側電極18が形成されている。
【0037】
なお、p型第1クラッド層13、エッチングストップ層13a、p型第2クラッド層14、p型コンタクト層15、n型電流ブロック層16およびp型キャップ層17は、本発明の「第1半導体層」の一例である。また、p側電極18は、本発明の「第1電極」の一例である。
【0038】
また、650nm帯の赤色レーザ光を発光する第2半導体レーザ素子部20の具体的な構造としては、n型GaAs基板1の上面上に、約1.5μmの厚みを有するn型(Al0.7Ga0.30.5In0.5Pからなるn型クラッド層21が形成されている。n型クラッド層21上には、発光層22が形成されている。なお、発光層22は、本発明の「第2発光層」の一例である。
【0039】
この発光層22は、図3に示すように、約6nmの厚みを有するIn0.5Ga0.5Pからなる3つの井戸層22aと、約6nmの厚みを有する(Al0.5Ga0.50.5In0.5Pからなる2つの障壁層22bとが交互に積層された第2MQW活性層22eを含んでいる。また、第2MQW活性層22eを挟むように、約50nmの厚みを有するアンドープ(Al0.5Ga0.50.5In0.5Pからなるn側光ガイド層22cおよびp側光ガイド層22dが設けられている。そして、第2MQW活性層22e、n側光ガイド層22cおよびp側光ガイド層22dによって、発光層22が構成されている。
【0040】
発光層22上には、図1に示すように、約0.2μmの厚みを有するp型(Al0.7Ga0.30.5In0.5Pからなるp型第1クラッド層23が形成されている。p型第1クラッド層23上には、約20nmの厚みを有するアンドープIn0.5Ga0.5Pからなるエッチングストップ層23aが形成されている。エッチングストップ層23a上の所定領域には、約1μmの厚みを有するp型(Al0.7Ga0.30.5In0.5Pからなるp型第2クラッド層24が形成されている。このp型第2クラッド層24は、メサ形状(台形形状)に形成されている。p型第2クラッド層24上には、約0.1μmの厚みを有するp型GaInPからなるp型コンタクト層25が形成されている。そして、p型第2クラッド層24とp型コンタクト層25とによって、リッジ部が構成されている。
【0041】
また、エッチングストップ層23a上のp型第2クラッド層24が形成されていない領域には、約1μmの厚みを有するn型GaAsからなるn型電流ブロック層26が形成されている。そして、n型電流ブロック層26およびp型コンタクト層25の上面上には、約4.5μmの厚みを有するp型GaAsからなるp型キャップ層27が形成されている。p型キャップ層27上には、下層から上層に向かって、約0.15μmの厚みを有するCr層と、約1μmの厚みを有するAu層とからなるp側電極28が形成されている。
【0042】
なお、p型第1クラッド層23、エッチングストップ層23a、p型第2クラッド層24、p型コンタクト層25、n型電流ブロック層26およびp型キャップ層27は、本発明の「第2半導体層」の一例である。また、p側電極28は、本発明の「第2電極」の一例である。
【0043】
そして、n型GaAs基板1の裏面上には、n型GaAs基板1の裏面に近い方から順に、約0.1μmの厚みを有するAuGe層と、約30nmの厚みを有するNi層と、約0.5μmの厚みを有するAu層とからなるn側電極2が形成されている。
【0044】
そして、図4に示すように、同一のn型GaAs基板1の上面上に形成された第1半導体レーザ素子部10および第2半導体レーザ素子部20は、発光層12および22で発生した熱を放熱するために、AlNからなるヒートシンク71の上面上にジャンクションダウン方式で取り付けられている。具体的には、第1半導体レーザ素子部10のp側電極18および第2半導体レーザ素子部20のp側電極28が、約3μmの厚みを有するAuSnからなる半田層73aおよび73bにより、ヒートシンク71の上面上に融着されている。なお、ヒートシンク71は、本発明の「基台」の一例であり、半田層73aおよび73bは、本発明の「融着層」の一例である。
【0045】
そして、ヒートシンク71の上面上の第1半導体レーザ素子部10および第2半導体レーザ素子部20のp側電極18および28に対応する領域には、下層から上層に向かって、約0.02μmの厚みを有するCr層と、約0.28μmの厚みを有するAu層とからなる電極74aおよび74bが形成されている。また、電極74a、電極74bおよびn側電極2には、それぞれ、ワイヤ80a〜80cがボンディングされている。
【0046】
また、第1実施形態では、ヒートシンク71の上面上の分離溝4に対応する領域に、約1μmの厚みと約5μmの幅とを有するSiOからなる絶縁膜72が形成されている。この絶縁膜72は、p側電極18および28にそれぞれ対応して設けられた2つの半田層73aおよび73bが、融着時に分離溝4に向かって流れることにより互いに接触するのを抑制するために設けられている。
【0047】
図5は、分離溝の最大幅Wが約30μmの場合のp側電極から発光層までの距離tと短絡による組立不良率との関係を示したグラフである。図6は、分離溝の最大幅Wとp側電極から発光層までの距離tとをパラメータとした場合の組立不良(短絡不良)の発生状態を調べたグラフである。なお、分離溝の形状は、低角:約40°、高角:約70°である。また、図6中の「○」および「◎」は、組立不良なしを示しており、「×」は、組立不良ありを示している。
【0048】
図5を参照して、p側電極から発光層までの距離tが約6μm以上であれば、短絡による組立不良率を0%にすることができることが判明した。その一方、p側電極から発光層までの距離tが約6μmよりも小さくなれば、組立て不良が発生し、距離tが小さいほど組立不良率が高くなることが判明した。たとえば、距離tが約3μmでは、短絡による組立不良率が約50%と非常に高くなることがわかる。これは、分離溝の最大幅W(約30μm)に対してp側電極から発光層までの距離tが小さすぎることにより、半田層が分離溝の側面に位置するp側領域から発光層を越えてn側領域にまで接触したためであると考えられる。この場合、半導体レーザ素子部自体が短絡するので、組立不良が発生したと考えられる。
【0049】
また、図6を参照して、分離溝の最大幅Wが約20μmの場合に、p側電極から発光層までの距離tが約4μm以上であれば、組立不良が発生しないことがわかる。同様に、分離溝の最大幅Wが約30μmでp側電極から発光層までの距離tが約6μm以上、分離溝の最大幅Wが約40μmでp側電極から発光層までの距離tが約7μm以上、および、分離溝の最大幅Wが約60μmでp側電極から発光層までの距離tが約12μm以上であれば、組立不良が発生しないことがわかる。本願発明者は、上記図6の結果から、分離溝の最大幅Wに対する組立不良が発生しないp側電極から発光層までの最短の距離t(図6中の「◎」で示される距離t)は、t=0.2Wの近似式で示すことができることを見い出した。これにより、分離溝の幅Wとp側電極から発光層までの距離tとが、t≧0.2Wの関係式を満たしていれば、組立不良が発生しないと考えられる。
【0050】
ここで、第1実施形態では、t≧0.2Wの関係式を満たすように、分離溝4の最大幅W、および、発光層12および22からp側電極18および28までの各層13、13a、14、15および17と23、23a、24、25および27との厚みを設定している。具体的には、図1および図2に示したように、分離溝4の幅Wを、約30μmに設定するとともに、p側電極18および28から発光層12および22までの距離tが、約7μmになるように、各層13、13a、14、15および17と、23、23a、24、25および27との厚みを設定している。これにより、第1実施形態では、t=約7μm、0.2W=約6μmになるので、t≧0.2Wで示される関係式が満たされている。
【0051】
図7は、分離溝の最大幅Wとp側電極から発光層までの距離tとをパラメータとした場合の組立て不良(短絡不良)が発生しない最短の距離tを、分離溝の側壁の傾斜角度(低角および高角)を変えて調べた結果を示したグラフである。なお、図7中の「□」は、低角:約50°、高角:約60°の場合を示しており、「△」は、低角:約55°、高角:約55°の場合を示している。また、低角:約50°、高角:約60°の場合には、(100)面から〔011〕方向に約5°傾斜したn型GaAs基板が用いられており、低角:約55°、高角:約55°の場合には、傾斜していないn型GaAs基板が用いられている。
【0052】
図7を参照して、低角:約50°、高角:約60°の分離溝では、分離溝の最大幅Wが約30μmの場合、短絡不良が発生しないp側電極から発光層までの距離tの最小値が約6μmであり、分離溝の最大幅Wが約60μmの場合、短絡不良が発生しないp側電極から発光層までの距離tの最小値が約12μmであった。これは、図6に示した低角:約40°、高角:約70°の分離溝の場合と同様である。また、低角:約55°、高角:約55°の分離溝では、分離溝の最大幅Wが約30μmの場合、短絡不良が発生しないp側電極から発光層までの距離tの最小値が約6μmであり、分離溝の最大幅Wが約60μmの場合、短絡不良が発生しないp側電極から発光層までの距離tの最小値が約10μmであった。図6および図7の結果から、低角が約55°以下の分離溝の場合では、分離溝の最大幅Wとp側電極から発光層までの距離tとが、少なくともt≧0.2Wの関係式を満たしていれば、組立不良が発生しないと考えられる。
【0053】
第1実施形態では、上記のように、分離溝4の最大幅Wと、発光層12および22からp側電極18および28までの距離tとの関係が、t≧0.2Wを満たすように設定することによって、第1半導体レーザ素子部10のp側電極18および第2半導体レーザ素子部20のp側電極28を、半田層73aおよび73bを介してヒートシンク71に融着する際に、溶融した半田層73aおよび73bが、分離溝4に向かって横方向に流れて分離溝4の側面に位置するp側領域から発光層12および22を越えてn側領域に渡って接触するのを抑制することができる。これにより、第1半導体レーザ素子部10および第2半導体レーザ素子部20の素子部自体の短絡を防止することができる。
【0054】
また、ヒートシンク71の分離溝4に対応する領域に、絶縁膜72を形成することによって、半田層73aおよび73bが分離溝4に向かって横方向に流れるのを絶縁膜72により堰き止めることができる。これにより、電極18および28にそれぞれ対応する2つの半田層73aおよび73bが互いに接触するのを防止することができるので、第1半導体レーザ素子部10と第2半導体レーザ素子部20との間の短絡を防止することができる。したがって、この構成では、素子部自体の短絡不良と、2つの素子部間の短絡不良との両方の短絡不良を防止することができる。
【0055】
また、発光層12および22からp側電極18および28までの距離t(約7μm)が、分離溝4の最大幅の約0.2倍(約6μm)の近傍の値になるように設定しているので、発光層12および22がヒートシンク71から大きく離れるのを抑制することができるので、発光層12および22がヒートシンク71から大きく離れることに起因して、第1半導体レーザ素子部10および第2半導体レーザ素子部20の放熱特性が劣化するのも防止することができる。
【0056】
図8〜図15は、図1に示した第1実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図1〜図4および図8〜図15を参照して、第1実施形態による半導体レーザ素子の製造プロセスについて説明する。
【0057】
まず、図8に示すように、MOCVD法(Metal Organic Chemical Vapor Deposition:有機金属気相成長法)を用いて、n型GaAs基板1の上面上に、第1半導体レーザ素子部10(図1参照)を構成する半導体各層を成長させる。
【0058】
具体的には、(100)面から〔011〕方向に約13°傾斜したn型GaAs基板1の上面上に、約1.5μmの厚みを有するn型Al0.45Ga0.55Asからなるn型クラッド層11、発光層12、約0.2μmの厚みを有するp型Al0.45Ga0.55Asからなるp型第1クラッド層13、約20nmの厚みを有するアンドープAl0.7Ga0.3Asからなるエッチングストップ層13a、約1μmの厚みを有するp型Al0.45Ga0.55Asからなるp型第2クラッド層14、および、約0.1μmの厚みを有するp型GaAsからなるp型コンタクト層15を順次成長させる。
【0059】
なお、発光層12は、図2に示したように、約50nmの厚みを有するアンドープAl0.35Ga0.65Asからなるn側光ガイド層12c上に、第1MQW活性層12e、および、約50nmの厚みを有するアンドープAl0.35Ga0.65Asからなるp側光ガイド層12dを順次成長させることにより形成する。また、第1MQW活性層12eは、約7nmの厚みを有するAl0.1Ga0.9Asからなる5つの井戸層12aと、約7nmの厚みを有するAl0.35Ga0.65Asからなる4つの障壁層12bとを交互に積層することにより形成する。
【0060】
次に、図9に示すように、フォトリソグラフィ技術とウェットエッチングとを用いて、第1半導体レーザ素子部10を構成する半導体各層の所定領域を除去する。
【0061】
次に、図10に示すように、MOCVD法を用いて、n型GaAs基板1および第1半導体レーザ素子部10を構成する半導体各層の全面上に、第2半導体レーザ素子部20(図1参照)を構成する半導体各層を成長させる。
【0062】
具体的には、n型GaAs基板1および第1半導体レーザ素子部10を構成する半導体各層の全面に、約1.5μmの厚みを有するn型(Al0.7Ga0.30.5In0.5Pからなるn型クラッド層21、発光層22、約0.2μmの厚みを有するp型(Al0.7Ga0.30.5In0.5Pからなるp型第1クラッド層23、約20nmの厚みを有するアンドープIn0.5Ga0.5Pからなるエッチングストップ層23a、約1μmの厚みを有するp型(Al0.7Ga0.30.5In0.5Pからなるp型第2クラッド層24、および、約0.1μmの厚みを有するp型GaInPからなるp型コンタクト層25を順次成長させる。
【0063】
なお、発光層22は、図3に示したように、約50nmの厚みを有するアンドープ(Al0.5Ga0.50.5In0.5Pからなるn側光ガイド層22c上に、第2MQW活性層22e、および、約50nmの厚みを有するアンドープ(Al0.5Ga0.50.5In0.5Pからなるp側光ガイド層22dを順次成長させることにより形成する。また、第2MQW活性層22eは、約6nmの厚みを有するIn0.5Ga0.5Pからなる3つの井戸層22aと、約6nmの厚みを有する(Al0.5Ga0.50.5In0.5Pからなる2つの障壁層22bとを交互に積層することにより形成する。
【0064】
次に、図11に示すように、フォトリソグラフィ技術とウェットエッチングとを用いて、第2半導体レーザ素子部20を構成する半導体各層の所定領域を除去する。そして、p型コンタクト層15および25の上面上の所定領域にSiO膜31aおよび31bを形成する。
【0065】
次に、図12に示すように、SiO膜31aをマスクとして、ウェットエッチングによりp型コンタクト層15からエッチングストップ層13aまでの所定領域を除去することによって、p型第2クラッド層14とp型コンタクト層15とから構成されるリッジ部を形成する。続いて、SiO膜31bをマスクとして、ウェットエッチングによりp型コンタクト層25からエッチングストップ層23aまでの所定領域を除去することによって、p型第2クラッド層24とp型コンタクト層25とから構成されるリッジ部を形成する。
【0066】
次に、図13に示すように、SiO膜31aおよび31bを選択成長マスクとして、SiO膜31aおよび31bが形成された領域以外の領域に、約1μmの厚みを有するn型GaAsからなるn型電流ブロック層36を形成する。この後、SiO膜31aおよび31bを除去する。
【0067】
次に、図14に示すように、全面に、約4.5μmの厚みを有するp型GaAsからなるp型キャップ層37を形成する。
【0068】
次に、図15に示すように、ウェットエッチングにより、p型キャップ層37(図14参照)からn型GaAs基板1までの所定領域を除去することによって、分離溝4を形成する。この際、エッチングされる半導体各層が、(100)面から〔011〕方向に約13°傾斜したn型GaAs基板1の上面上に形成されているので、分離溝4は、非対称の傾斜を有する側壁を含む形状に形成される。すなわち、分離溝4の第1半導体レーザ素子部10側の側壁は、n型GaAs基板1から離れる方向に広がるように、約40°(低角A)傾斜するとともに、分離溝4の第2半導体レーザ素子部20側の側壁は、n型GaAs基板1から離れる方向に広がるように、約70°(高角B)傾斜するように形成される。また、分離溝4の最大幅Wは、約30μmとなる。
【0069】
分離溝4の形成によって、第1半導体レーザ素子部10を構成する半導体各層(n型クラッド層11、発光層12、p型第1クラッド層13、エッチングストップ層13a、p型第2クラッド層14、p型コンタクト層15、n型電流ブロック層16およびp型キャップ層17)が形成されるとともに、第2半導体レーザ素子部20を構成する半導体各層(n型クラッド層21、発光層22、p型第1クラッド層23、エッチングストップ層23a、p型第2クラッド層24、p型コンタクト層25、n型電流ブロック層26およびp型キャップ層27)が形成される。
【0070】
最後に、図1に示したように、p型キャップ層17および27の上面上に、蒸着法を用いて、下層から上層に向かって、約0.15μmの厚みを有するCr層と、約1μmの厚みを有するAu層とからなるp側電極18および28を形成する。この後、n型GaAs基板1の裏面上に、蒸着法を用いて、n型GaAs基板1の裏面に近い方から順に、約0.1μmの厚みを有するAuGe層と、約30nmの厚みを有するNi層と、約0.5μmの厚みを有するAu層とからなるn側電極2を形成する。このようにして、第1半導体レーザ素子部10と第2半導体レーザ素子部20とを含む半導体レーザ素子が形成される。
【0071】
そして、第1半導体レーザ素子部10のp側電極18および第2半導体レーザ素子部20のp側電極28を、それぞれ、約3μmの厚みを有するAuSnからなる半田層73aおよび73bを介して、ヒートシンク71の電極74aおよび74b上に融着する。この際、ヒートシンク71の上面上の絶縁膜72に対応する領域に、分離溝4が配置されるようにする。そして、電極74a、電極74bおよびn側電極2に、それぞれ、ワイヤ80a〜80cをボンディングすることによって、図4に示した構造が得られる。
【0072】
(第2実施形態)
図16は、本発明の第2実施形態による半導体レーザ素子を示した断面図である。図17は、図16に示した第2実施形態による半導体レーザ素子をヒートシンクに融着した状態を示した断面図である。この第2実施形態では、上記第1実施形態と異なり、半導体レーザ素子部を構成するp型キャップ層に、半田層の分離溝側への流れ込みを抑制するための凹部を形成する場合の例について説明する。第2実施形態のその他の構成は、第1実施形態と同様である。
【0073】
すなわち、この第2実施形態では、図16に示すように、AlGaAs系半導体層を有する第1半導体レーザ素子部10aと、AlGaInP系半導体層を有する第2半導体レーザ素子部20aとを含んでいる。第1半導体レーザ素子部10aは、780nm帯の赤外レーザ光を発光する機能を有するとともに、第2半導体レーザ素子部20aは、650nm帯の赤色レーザ光を発光する機能を有する。そして、第1半導体レーザ素子部10aおよび第2半導体レーザ素子部20aは、同一のn型GaAs基板1の上面上に形成されている。
【0074】
第1半導体レーザ素子部10aの具体的な構造としては、第1実施形態と同様、n型GaAs基板1の上面上に、n型クラッド層11、発光層12、p型第1クラッド層13、エッチングストップ層13a、p型第2クラッド層14、p型コンタクト層15およびn型電流ブロック層16が形成されている。
【0075】
ここで、第2実施形態では、n型電流ブロック層16およびp型コンタクト層15の上面上に、約4.5μmの厚みを有するp型GaAsからなるp型キャップ層47が形成されている。このp型キャップ層47の所定領域には、約3μmの深さDを有する第1凹部47aが形成されている。この第1凹部47aの深さD(約3μm)は、後述する半田層83a(図17参照)の厚みt2(約3μm)と実質的に同じである。また、p型キャップ層47上には、p型キャップ層47の第1凹部47aに沿って、第1凹部47aの形状を反映するように、凹形状のp側電極48が形成されている。このp側電極48は、下層から上層に向かって、約0.15μmの厚みを有するCr層と、約1μmの厚みを有するAu層とを有する。なお、p型キャップ層47は、本発明の「第1半導体キャップ層」の一例であり、p側電極48は、本発明の「第1電極」の一例である。
【0076】
また、第2半導体レーザ素子部20aの具体的な構造としては、第1実施形態と同様、n型GaAs基板1の上面上に、n型クラッド層21、発光層22、p型第1クラッド層23、エッチングストップ層23a、p型第2クラッド層24、p型コンタクト層25およびn型電流ブロック層26が形成されている。
【0077】
ここで、第2実施形態では、n型電流ブロック層26およびp型コンタクト層25の上面上に、約4.5μmの厚みを有するp型GaAsからなるp型キャップ層57が形成されている。このp型キャップ層57の所定領域には、約3μmの深さDを有する第2凹部57aが形成されている。この第2凹部57aの深さD(約3μm)は、後述する半田層83b(図17参照)の厚みt2(約3μm)と実質的に同じである。また、p型キャップ層57上には、p型キャップ層57の第2凹部57aに沿って、第2凹部57aの形状を反映するように、凹形状のp側電極58が形成されている。このp側電極58は、下層から上層に向かって、約0.15μmの厚みを有するCr層と、約1μmの厚みを有するAu層とを有する。なお、p型キャップ層57は、本発明の「第2半導体キャップ層」の一例であり、p側電極58は、本発明の「第2電極」の一例である。
【0078】
また、第1半導体レーザ素子部10aと第2半導体レーザ素子部20aとの間には、第1実施形態と同様、第1半導体レーザ素子部10aと第2半導体レーザ素子部20aとを電気的に分離するための分離溝4が設けられている。また、n型GaAs基板1の裏面上には、n側電極2が形成されている。
【0079】
そして、図17に示すように、同一のn型GaAs基板1の上面上に形成された第1半導体レーザ素子部10aおよび第2半導体レーザ素子部20aは、第1実施形態と同様、ヒートシンク71の上面上に設置されている。具体的には、第1半導体レーザ素子部10aのp側電極48および第2半導体レーザ素子部20aのp側電極58が、約3μmの厚みt2を有するAuSnからなる半田層83aおよび83bを介して、ヒートシンク71の上面上に融着されている。なお、半田層83aおよび83bは、本発明の「融着層」の一例である。また、第1実施形態と同様、ヒートシンク71の上面上の分離溝4に対応する領域には、絶縁膜72が形成されている。
【0080】
そして、ヒートシンク71の上面上の第1半導体レーザ素子部10aおよび第2半導体レーザ素子部20aのp側電極48および58に対応する領域には、電極74aおよび74bが形成されている。また、電極74a、電極74bおよびn側電極2には、それぞれ、ワイヤ80a〜80cがボンディングされている。
【0081】
第2実施形態では、上記のように、p型キャップ層47の第1凹部47aおよびp型キャップ層57の第2凹部57aに沿って、第1凹部47aおよび第2凹部57aの形状を反映するように、凹形状のp側電極48および58を形成することによって、溶融した半田層83aおよび83bが、p側電極48の凹形状部およびp側電極58の凹形状部に流れ込むので、溶融した半田層83aおよび83bが、分離溝4側に流れて分離溝4の側面に位置するp側領域から発光層12および22を越えてn側領域に渡って接触するのを抑制することができる。これにより、第1半導体レーザ素子部10aおよび第2半導体レーザ素子部20aの素子部自体の短絡を防止することができる。また、溶融した半田層83aおよび83bが分離溝4側に流れるのを抑制することができるので、p側電極48および58にそれぞれ対応して設けられた2つの半田層83aおよび83bが互いに接触するのを抑制することができるので、第1半導体レーザ素子部10aと第2半導体レーザ素子部20aとの間の短絡不良も抑制することができる。その結果、半導体レーザ素子を組立てる際に、素子部自体の短絡および素子部間の短絡による組立て不良を防止することができる。
【0082】
また、p型キャップ層47および57にそれぞれ第1凹部47aおよび第2凹57a部を設けることによって、その分、発光層12および22からp側電極48および58の凹形状部までの距離を短くすることができるので、放熱特性が劣化するのを防止することができる。その結果、放熱特性が劣化するのを防止することができる。
【0083】
また、p型キャップ層47の第1凹部47aおよびp型キャップ層57の第2凹部57aを、半田層83aおよび83bの厚みt2(約3μm)と実質的に同じ深さD(約3μm)にすることによって、溶融した半田層83aおよび83bを、良好に、p側電極48の凹形状部およびp側電極58の凹形状部に流れ込ませることができるので、溶融した半田層83aおよび83bが分離溝4側に流れるのを有効に抑制することができる。
【0084】
図18〜図20は、図16に示した第2実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図16〜図20を参照して、第2実施形態による半導体レーザ素子の製造プロセスについて説明する。
【0085】
まず、図8〜図15に示した第1実施形態と同様の製造プロセスを用いて、図18に示すように、第1半導体レーザ素子部10a(図16参照)と、第2半導体レーザ素子部20a(図16参照)とを電気的に分離するための分離溝4までを形成する。なお、p型キャップ層47および57の厚みおよび組成は、第1実施形態のp型キャップ層17および27の厚みおよび組成と同様である。この後、分離溝4、p型キャップ層47および57の表面上の所定領域にレジスト91を形成する。
【0086】
次に、第2実施形態では、図19に示すように、レジスト91をマスクとして、ウェットエッチングによりp型キャップ層47および57の上面から約3μmの深さまでを除去する。これにより、p型キャップ層47および57の所定領域に、約3μmの深さDを有する第1凹部47aおよび第2凹部57aが形成される。この後、レジスト91を除去する。
【0087】
次に、第2実施形態では、図20に示すように、分離溝4を埋めるように、レジスト36を形成した後、蒸着法を用いて、p型キャップ層47の第1凹部47aおよびp型キャップ層57の第2凹部57aに沿って、第1凹部47aおよび第2凹部57aの形状を反映するように、下層から上層に向かって、約0.15μmの厚みを有するCr層と、約1μmの厚みを有するAu層とからなる凹形状のp側電極48および58を形成する。
【0088】
最後に、図16に示したように、n型GaAs基板1の裏面上に、n側電極2を形成する。このようにして、第2実施形態による半導体レーザ素子が形成される。
【0089】
そして、図17に示したように、ヒートシンク71の電極74aおよび74b上に、それぞれ、第1半導体レーザ素子部10aのp側電極48および第2半導体レーザ素子部20aのp側電極58を、約3μmの厚みを有するAuSnからなる半田層83aおよび83bを介して融着する。この際、ヒートシンク71の上面上の絶縁膜72に対応する領域に、分離溝4が配置されるようにする。そして、電極74a、電極74bおよびn側電極2に、それぞれ、ワイヤ80a〜80cをボンディングすることによって、図17に示した構造が得られる。
【0090】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【0091】
たとえば、上記第1および第2実施形態では、650nm帯の赤色レーザ光を発光する素子と780nm帯の赤外レーザ光を発光する素子とがモノリシックに集積された半導体レーザ素子の例について説明したが、本発明はこれに限らず、他の異なる波長のレーザ光を発光する素子がモノリシックに集積された半導体レーザ素子にも適用可能である。また、同じ波長のレーザ光を発光する素子がモノリシックに集積された半導体レーザ素子にも適用可能である。具体的には、活性層がAlGaInNからなる窒化物系半導体レーザ素子(たとえば、発振波長350〜500nm)や、活性層がZnOやMgZnSSeTeからなるII−VI族半導体レーザ素子や、GaInAsからなる半導体レーザ素子(たとえば、発振波長980nmや1.3μm帯や1.55μm帯)、GaInAsNPからなる半導体レーザ素子(たとえば、1.3μm帯や1.55μm帯)などの同一または異なる半導体レーザがモノリシックに集積された半導体レーザ素子にも適用可能である。
【0092】
また、上記第1および第2実施形態では、AuSnからなる半田層を介して、半導体レーザ素子部のp側電極をヒートシンクに融着するようにしたが、本発明はこれに限らず、半田以外の他の材料を融着層として用いるようにしてもよい。
【0093】
また、上記第1実施形態では、分離溝4の第1半導体レーザ素子部10側の側壁の傾斜角度を、約40°(低角A)にするようにしたが、本発明はこれに限らず、低角が約55°以下であれば同様の効果を得ることができる。
【0094】
また、上記第1実施形態では、分離溝4の最大幅Wを約30μmにし、かつ、p側電極18および28から発光層12および22までの距離tを約7μmにするようにしたが、本発明はこれに限らず、t≧0.2Wで示される関係式を満たしていればよい。また、t≧0.2Wで示される関係式を満たしていれば、p側電極と発光層との間に、新たな半導体層を追加してもよい。
【0095】
また、上記第2実施形態では、p型キャップ層47の第1凹部47aおよびp型キャップ層57の第2凹部57aの深さDを半田層83aおよび83bの厚みと同じ厚み(約3μm)にするようにしたが、本発明はこれに限らず、第1凹部47aおよび第2凹部57aの深さDを、半田層83aおよび83bの厚みと異なる大きさに設定してもよい。
【0096】
また、上記第2実施形態では、ヒートシンク71の上面上の分離溝4に対応する領域に、絶縁膜72を形成するようにしたが、本発明はこれに限らず、絶縁膜を形成しなくてもよい。
【図面の簡単な説明】
【図1】本発明の第1実施形態による半導体レーザ素子を示した断面図である。
【図2】図1に示した第1実施形態による半導体レーザ素子の第1半導体レーザ素子部の発光層の拡大断面図である。
【図3】図1に示した第1実施形態による半導体レーザ素子の第2半導体レーザ素子部の発光層の拡大断面図である。
【図4】図1に示した第1実施形態による半導体レーザ素子をヒートシンクに融着した状態を示した断面図である。
【図5】分離溝の最大幅Wが約30μmの場合のp側電極から発光層までの距離tと短絡による組立不良率との関係を示したグラフである。
【図6】分離溝の最大幅Wとp側電極から発光層までの距離tとをパラメータとした場合の組立不良(短絡不良)の発生状態を調べたグラフである。
【図7】分離溝の最大幅Wとp側電極から発光層までの距離tとをパラメータとした場合の組立て不良(短絡不良)が発生しない最短の距離tを、分離溝の側壁の傾斜角度(低角および高角)を変えて調べた結果を示したグラフである。
【図8】図1に示した第1実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図9】図1に示した第1実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図10】図1に示した第1実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図11】図1に示した第1実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図12】図1に示した第1実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図13】図1に示した第1実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図14】図1に示した第1実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図15】図1に示した第1実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図16】本発明の第2実施形態による半導体レーザ素子を示した断面図である。
【図17】図16に示した第2実施形態による半導体レーザ素子をヒートシンクに融着した状態を示した断面図である。
【図18】図16に示した第2実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図19】図16に示した第2実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図20】図16に示した第2実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図21】従来の半導体レーザ素子の一例を示した断面図である。
【図22】図21に示した従来の一例による半導体レーザ素子をヒートシンクに融着した状態を示した断面図である。
【符号の説明】
1 n型GaAs基板(基板)
4 分離溝
10、10a 第1半導体レーザ素子部
12 発光層(第1発光層)
13 p型第1クラッド層(第1半導体層)
13a エッチングストップ層(第1半導体層)
14 p型第2クラッド層(第1半導体層)
15 p型コンタクト層(第1半導体層)
16 n型電流ブロック層(第1半導体層)
17 p型キャップ層(第1半導体層)
18、48 p側電極(第1電極)
20、20a 第2半導体レーザ素子部
22 発光層(第2発光層)
23 p型第1クラッド層(第2半導体層)
23aエッチングストップ層(第2半導体層)
24 p型第2クラッド層(第2半導体層)
25 p型コンタクト層(第2半導体層)
26 n型電流ブロック層(第2半導体層)
27 p型キャップ層(第2半導体層)
28、58 p側電極(第2電極)
47 p型キャップ層(第1半導体キャップ層)
47a 第1凹部
57 p型キャップ層(第2半導体キャップ層)
57a 第2凹部
71 ヒートシンク(基台)
72 絶縁膜
73a、73b、83a、83b 半田層(融着層)
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor laser device, and more particularly, to a semiconductor laser device having a plurality of semiconductor laser device units.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a monolithic semiconductor laser device capable of independently extracting a plurality of laser beams from one chip has been known. Further, as such a monolithic semiconductor laser device, an element portion for emitting a red laser beam of 650 nm band for reproducing a DVD (digital video disk) and an infrared laser beam of 780 nm band for reproducing a CD (compact disk). There is known a device in which an element unit that emits light is integrated on the same substrate (for example, see Patent Document 1).
[0003]
Conventionally, a monolithic semiconductor laser device using a junction-down assembling method in which the light-emitting layer is brought close to a heat sink in order to efficiently radiate heat generated in the light-emitting layer of the semiconductor laser device has been known ( For example, see Patent Document 2).
[0004]
FIG. 21 is a sectional view showing an example of a conventional semiconductor laser device. FIG. 22 is a cross-sectional view showing a state where the semiconductor laser device according to the conventional example shown in FIG. 21 is fused to a heat sink. First, the structure of a conventional semiconductor laser device will be described with reference to FIGS.
[0005]
As shown in FIG. 21, a semiconductor laser device according to a conventional example includes a first semiconductor laser device unit 110 having an AlGaAs-based semiconductor layer and a second semiconductor laser device unit 120 having an AlGaInP-based semiconductor layer. The first semiconductor laser element 110 has a function of emitting infrared laser light in the 780 nm band, and the second semiconductor laser element 120 has a function of emitting red laser light in the 650 nm band. The first semiconductor laser element section 110 and the second semiconductor laser element section 120 are formed on the upper surface of the same n-type GaAs substrate 101.
[0006]
Separation grooves 104 for electrically separating the first semiconductor laser element 110 and the second semiconductor laser element 120 are provided between the first semiconductor laser element 110 and the second semiconductor laser element 120. Is provided. The separation groove 104 is formed in a shape including a sidewall having an asymmetric inclination. That is, the side wall of the isolation groove 104 on the side of the first semiconductor laser element portion 110 is inclined by about 40 ° (low angle A) so as to spread in a direction away from the n-type GaAs substrate 101. The side wall on the side of the two semiconductor laser element section 120 is inclined by about 70 ° (high angle B) so as to spread in a direction away from the n-type GaAs substrate 101. The maximum width of the separation groove 104 is about 30 μm.
[0007]
As a specific structure of the first semiconductor laser element section 110, an n-type GaAs substrate 101 having a thickness of about 1.5 μm is formed on the upper surface of the n-type GaAs substrate 101 inclined about 13 ° in the [011] direction from the (100) plane. Al 0.45 Ga 0.55 An n-type cladding layer 111 made of As is formed. The light emitting layer 112 is formed on the n-type cladding layer 111.
[0008]
A p-type Al having a thickness of about 0.2 μm is formed on the light emitting layer 112. 0.45 Ga 0.55 A p-type first cladding layer 113 made of As is formed. On the p-type first cladding layer 113, undoped Al having a thickness of about 20 nm 0.7 Ga 0.3 An etching stop layer 113a made of As is formed. A p-type Al having a thickness of about 1 μm is formed in a predetermined region on the etching stop layer 113a. 0.45 Ga 0.55 A p-type second cladding layer 114 made of As is formed. The p-type second cladding layer 114 is formed in a mesa shape (trapezoidal shape). On the second p-type cladding layer 114, a p-type contact layer 115 made of p-type GaAs having a thickness of about 0.1 μm is formed. The p-type second cladding layer 114 and the p-type contact layer 115 form a ridge.
[0009]
An n-type current blocking layer 116 of n-type GaAs having a thickness of about 1 μm is formed in a region on the etching stop layer 113a where the p-type second cladding layer 114 is not formed. On the upper surfaces of the n-type current block layer 116 and the p-type contact layer 115, a p-type cap layer 117 made of p-type GaAs having a thickness of about 1.5 μm is formed. On the p-type cap layer 117, a p-side electrode 118 composed of a Cr layer having a thickness of about 0.15 μm and an Au layer having a thickness of about 1 μm is formed from the lower layer to the upper layer.
[0010]
Further, as a specific structure of the second semiconductor laser element portion 120, an n-type (Al) having a thickness of about 1.5 μm is formed on the upper surface of the n-type GaAs substrate 101. 0.7 Ga 0.3 ) 0.5 In 0.5 An n-type cladding layer 121 made of P is formed. The light emitting layer 122 is formed on the n-type cladding layer 121.
[0011]
On the light emitting layer 122, a p-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 A p-type first cladding layer 123 made of P is formed. An undoped In layer having a thickness of about 20 nm is formed on the p-type first cladding layer 123. 0.5 Ga 0.5 An etching stop layer 123a made of P is formed. In a predetermined region on the etching stop layer 123a, a p-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 A p-type second cladding layer 124 made of P is formed. The p-type second cladding layer 124 is formed in a mesa shape (trapezoidal shape). On the second p-type cladding layer 124, a p-type contact layer 125 made of p-type GaInP having a thickness of about 0.1 μm is formed. The p-type second cladding layer 124 and the p-type contact layer 125 form a ridge.
[0012]
An n-type current blocking layer 126 made of n-type GaAs having a thickness of about 1 μm is formed in a region on the etching stop layer 123a where the p-type second cladding layer 124 is not formed. On the upper surfaces of the n-type current block layer 126 and the p-type contact layer 125, a p-type cap layer 127 made of p-type GaAs having a thickness of about 1.5 μm is formed. As will be described later, when assembling by a junction-down method, it is considered that the thickness of the p-type cap layer 127 is preferably smaller in consideration of heat dissipation, and is usually 2.0 μm or less. On the p-type cap layer 127, a p-side electrode 128 composed of a Cr layer having a thickness of about 0.15 μm and an Au layer having a thickness of about 1 μm is formed from the lower layer to the upper layer.
[0013]
On the back surface of the n-type GaAs substrate 101, an AuGe layer having a thickness of about 0.1 μm, a Ni layer having a thickness of about 30 nm, An n-side electrode 102 made of an Au layer having a thickness of 0.5 μm is formed.
[0014]
Further, as shown in FIG. 22, the first semiconductor laser element section 110 and the second semiconductor laser element section 120 formed on the upper surface of the same n-type GaAs substrate 101 generate heat generated in the light emitting layers 112 and 122. In order to dissipate heat, it is mounted on the upper surface of a heat sink 171 made of AlN by a junction down method. Specifically, the p-side electrode 118 of the first semiconductor laser element section 110 and the p-side electrode 128 of the second semiconductor laser element section 120 are connected to the heat sink 171 by the AuSn solder layers 173a and 173b having a thickness of about 3 μm. Is fused on the upper surface of the substrate.
[0015]
Then, in a region on the upper surface of the heat sink 171 corresponding to the p-side electrodes 118 and 128 of the first semiconductor laser element portion 110 and the second semiconductor laser element portion 120, a thickness of about 0.02 μm from the lower layer to the upper layer. And electrodes 174a and 174b formed of a Cr layer having a thickness of about 0.28 μm and an Au layer having a thickness of about 0.28 μm. Further, wires 180a to 180c are bonded to the electrode 174a, the electrode 174b, and the n-side electrode 102, respectively.
[0016]
Further, a region corresponding to the separation groove 104 on the upper surface of the heat sink 171 has a thickness of about 1 μm and a width of about 5 μm. 2 An insulating film 172 is formed. The insulating film 172 is provided to prevent the solder layer 173a and the solder layer 173b from coming into contact with each other when they are melted. This insulating film 172 blocks the solder layers 173a and 173b which are likely to flow in the lateral direction toward the separation groove 104, so that a short circuit occurs between the first semiconductor laser element section 110 and the second semiconductor laser element section 120. Can be prevented.
[0017]
[Patent Document 1]
JP 2001-320132 A
[Patent Document 2]
Japanese Utility Model Publication No. 7-1812
[Problems to be solved by the invention]
However, since the solder layers 173a and 173b blocked by the insulating film 172 rise due to surface tension, the first semiconductor laser element portion 110 and the second semiconductor laser element where the solder layers 173a and 173b are located on the side surfaces of the separation groove 104. In some cases, the contact may come from the p-side region of the portion 120 to the n-side region beyond the light emitting layers 112 and 122. In this case, there is a disadvantage that the element section itself is short-circuited. As a result, when assembling the semiconductor laser device, there is a problem that an assembly failure occurs due to a short circuit of the device portion itself.
[0018]
The present invention has been made to solve the above problems,
An object of the present invention is to provide a semiconductor laser device capable of preventing an assembly failure due to a short circuit of an element portion itself when assembling the semiconductor laser device.
[0019]
Another object of the present invention is to prevent the semiconductor laser element itself from being short-circuited while preventing the heat radiation characteristics of the semiconductor laser element from deteriorating.
[0020]
Means for Solving the Problems and Effects of the Invention
In order to achieve the above object, the present inventors have conducted intensive studies and found that there is a certain relationship between the distance from the light emitting layer to the electrode where the short circuit failure of the element portion itself occurs and the width of the separation groove. I found it. Further, it has been found that if the distance from the light emitting layer to the electrode is set to be equal to or more than a certain value according to the width of the separation groove, it is possible to suppress occurrence of short circuit failure of the element portion itself.
[0021]
That is, a semiconductor laser device according to a first aspect of the present invention is formed on a substrate, and a first semiconductor laser device portion including a first light emitting layer, a first semiconductor layer, and a first electrode, and And a second semiconductor laser element portion including a second light emitting layer, a second semiconductor layer, and a second electrode, and a first semiconductor laser element portion and a second semiconductor laser element portion are electrically separated from the substrate side. And a separation groove whose width increases toward the tip of the element, wherein the maximum width of the separation groove is W, and the first electrode and the second electrode are separated from the first light emitting layer and the second light emitting layer. When the distance t is t, the relationship of t ≧ 0.2 W is satisfied.
[0022]
In the semiconductor laser device according to the first aspect, as described above, the relationship between the maximum width W of the separation groove and the distance t from the first light emitting layer and the second light emitting layer to the first electrode and the second electrode is: By setting so as to satisfy t ≧ 0.2 W, for example, the first electrode of the first semiconductor laser element and the second electrode of the second semiconductor laser element are fused to the base via the fusion layer. In this case, the melted fusion layer flows laterally toward the separation groove and contacts from the p-side region located on the side surface of the separation groove to the n-side region beyond the first and second light emitting layers. Can be suppressed. Thereby, it is possible to prevent a short circuit of the device portions of the first semiconductor laser device portion and the second semiconductor laser device portion. As a result, when assembling the semiconductor laser device, it is possible to prevent an assembly failure due to a short circuit of the device portion itself.
[0023]
Also, the distance t from the first light emitting layer and the second light emitting layer to the first electrode and the second electrode is set to a value near 0.2 times (t = 0.2 W) the maximum width of the separation groove. If it is set, it is possible to prevent an assembly failure due to a short circuit of the element portion itself while suppressing the distance t from the first light emitting layer and the second light emitting layer to the first electrode and the second electrode from becoming too large. As a result, it is possible to prevent an assembly failure due to a short circuit of the element portion itself while preventing the heat radiation characteristics from deteriorating.
[0024]
In the above case, preferably, the separation groove includes a side wall having an inclination angle of 55 ° or less. In this manner, when the inclination angle of the side wall of the separation groove is 55 ° or less, the first semiconductor layer and the first electrode and the second semiconductor layer and the second electrode Setting the thickness can easily prevent the element portion itself from being short-circuited.
[0025]
In the semiconductor laser device according to the first aspect, preferably, the first electrode of the first semiconductor laser device portion and the second electrode of the second semiconductor laser device portion are attached to the base by a fusion layer. An insulating film is formed in a region corresponding to the separation groove of the base. According to this structure, the first electrode of the first semiconductor laser element portion and the second electrode of the second semiconductor laser element portion are formed by two fusion layers provided corresponding to the first electrode and the second electrode, respectively. When the base material is fused to the base through the insulating film, the flow of each fused layer in the lateral direction toward the separation groove can be blocked by the insulating film. This can prevent the two fused layers respectively corresponding to the first electrode and the second electrode from coming into contact with each other, so that a short circuit between the first semiconductor laser element unit and the second semiconductor laser element unit can be prevented. Can be prevented. Therefore, with this configuration, it is possible to prevent both a short-circuit failure of the element unit itself and a short-circuit failure of the two element units.
[0026]
A semiconductor laser device according to a second aspect of the present invention is formed on a substrate and includes, from the substrate side, a first semiconductor laser device portion including a first light emitting layer, a first semiconductor cap layer, and a first electrode; A second semiconductor laser device portion formed on the substrate side and including a second light emitting layer, a second semiconductor cap layer, and a second electrode; a first semiconductor laser device portion and a second semiconductor laser device portion; An isolation groove provided for electrical isolation, wherein the first semiconductor cap layer and the second semiconductor cap layer include a first concave portion and a second concave portion, respectively, and the first electrode and the second electrode are Along the first concave portion of the first semiconductor cap layer and the second concave portion of the second semiconductor cap layer, respectively, they are formed so as to reflect the shapes of the first concave portion and the second concave portion.
[0027]
In the semiconductor laser device according to the second aspect, as described above, the shapes of the first concave portion and the second concave portion are reflected along the first concave portion of the first semiconductor cap layer and the second concave portion of the second semiconductor cap layer. By forming the first electrode and the second electrode as described above, for example, the first electrode of the first semiconductor laser element and the second electrode of the second semiconductor laser element are mounted on the base via a fusion layer. When fusion is performed, the fused layer flows into the concave portion of the first electrode and the concave portion of the second electrode, so that the fused layer flows to the separation groove side and the side surface of the separation groove. From the p-side region located above the first and second light-emitting layers to the n-side region. This can prevent the element portions of the first semiconductor laser element portion and the second semiconductor laser element portion from being short-circuited. Further, since the melted fusion layer can be prevented from flowing to the separation groove side, the two fusion layers provided corresponding to the first electrode and the second electrode, respectively, are prevented from contacting each other. Therefore, a short circuit failure between the first semiconductor laser element and the second semiconductor laser element can be suppressed. As a result, when assembling the semiconductor laser device, it is possible to prevent an assembly failure due to a short circuit of the device portion itself and a short circuit between the device portions. Also, by providing the first and second semiconductor cap layers with the first and second semiconductor cap layers, respectively, the first and second light emitting layers can be depressed from the first light emitting layer and the second light emitting layer to the first electrode and the second electrode. Since the distance to the portion can be shortened, it is possible to prevent the heat radiation characteristics from deteriorating. As a result, it is possible to prevent an assembly failure due to a short circuit while preventing heat radiation characteristics from deteriorating.
[0028]
In the semiconductor laser device according to the second aspect, preferably, the first electrode of the first semiconductor laser device portion and the second electrode of the second semiconductor laser device portion are attached to the base by a fusion layer. The first recess of the first semiconductor cap layer and the second recess of the second semiconductor cap layer have substantially the same depth as the thickness of the fusion layer. According to this structure, when the first electrode of the first semiconductor laser element portion and the second electrode of the second semiconductor laser element portion are fused to the base via the fusion layer, the fused layer is melted. Can be satisfactorily flowed into the concave portion of the first electrode and the concave portion of the second electrode, so that the molten fusion layer can be effectively prevented from flowing to the separation groove side.
[0029]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0030]
(1st Embodiment)
FIG. 1 is a sectional view showing a semiconductor laser device according to a first embodiment of the present invention. FIG. 2 is an enlarged cross-sectional view of a light emitting layer of a first semiconductor laser device portion of the semiconductor laser device according to the first embodiment shown in FIG. 1, and FIG. 3 is a semiconductor laser according to the first embodiment shown in FIG. It is an expanded sectional view of the light emitting layer of the 2nd semiconductor laser element part of an element. FIG. 4 is a sectional view showing a state where the semiconductor laser device according to the first embodiment shown in FIG. 1 is fused to a heat sink. First, the structure of the semiconductor laser device according to the first embodiment will be described with reference to FIGS.
[0031]
As shown in FIG. 1, the semiconductor laser device according to the first embodiment includes a first semiconductor laser device portion 10 having an AlGaAs-based semiconductor layer and a second semiconductor laser device portion 20 having an AlGaInP-based semiconductor layer. . The first semiconductor laser element section 10 has a function of emitting infrared laser light in the 780 nm band, and the second semiconductor laser element section 20 has a function of emitting red laser light in the 650 nm band. The first semiconductor laser element section 10 and the second semiconductor laser element section 20 are formed on the upper surface of the same n-type GaAs substrate 1. The n-type GaAs substrate 1 is an example of the “substrate” of the present invention.
[0032]
Further, between the first semiconductor laser element section 10 and the second semiconductor laser element section 20, a separation groove 4 for electrically separating the first semiconductor laser element section 10 and the second semiconductor laser element section 20 is provided. Is provided. The separation groove 4 is formed in a shape including a sidewall having an asymmetric inclination. That is, the side wall of the isolation groove 4 on the first semiconductor laser element portion 10 side is inclined by about 40 ° (low angle A) so as to spread in a direction away from the n-type GaAs substrate 1. The side wall on the side of the two semiconductor laser elements 20 is inclined by about 70 ° (high angle B) so as to spread in a direction away from the n-type GaAs substrate 1. The maximum width W of the separation groove 4 is about 30 μm.
[0033]
The specific structure of the first semiconductor laser element unit 10 that emits infrared laser light in the 780 nm band is as follows: on the upper surface of the n-type GaAs substrate 1 inclined about 13 ° in the [011] direction from the (100) plane. N-type Al having a thickness of about 1.5 μm 0.45 Ga 0.55 An n-type cladding layer 11 made of As is formed. A light emitting layer 12 is formed on the n-type cladding layer 11. The light emitting layer 12 is an example of the “first light emitting layer” of the present invention.
[0034]
As shown in FIG. 2, the light emitting layer 12 has an Al thickness of about 7 nm. 0.1 Ga 0.9 Five well layers 12a made of As and Al having a thickness of about 7 nm 0.35 Ga 0.65 It includes a first MQW active layer 12e in which four barrier layers 12b made of As are alternately stacked. An undoped Al having a thickness of about 50 nm is sandwiched between the first MQW active layers 12e. 0.35 Ga 0.65 An n-side light guide layer 12c and a p-side light guide layer 12d made of As are provided. The first MQW active layer 12e, the n-side light guide layer 12c, and the p-side light guide layer 12d constitute the light emitting layer 12.
[0035]
As shown in FIG. 1, p-type Al having a thickness of about 0.2 μm is formed on the light emitting layer 12. 0.45 Ga 0.55 A p-type first cladding layer 13 made of As is formed. An undoped Al having a thickness of about 20 nm is formed on the p-type first cladding layer 13. 0.7 Ga 0.3 An etching stop layer 13a made of As is formed. In a predetermined region on the etching stop layer 13a, a p-type Al having a thickness of about 1 μm is formed. 0.45 Ga 0.55 A p-type second cladding layer 14 made of As is formed. The p-type second cladding layer 14 is formed in a mesa shape (trapezoidal shape). On the second p-type cladding layer 14, a p-type contact layer 15 made of p-type GaAs having a thickness of about 0.1 μm is formed. The p-type second cladding layer 14 and the p-type contact layer 15 form a ridge.
[0036]
In the region where the p-type second cladding layer 14 is not formed on the etching stop layer 13a, an n-type current blocking layer 16 made of n-type GaAs having a thickness of about 1 μm is formed. A p-type cap layer 17 made of p-type GaAs having a thickness of about 4.5 μm is formed on the upper surfaces of the n-type current block layer 16 and the p-type contact layer 15. On the p-type cap layer 17, a p-side electrode 18 composed of a Cr layer having a thickness of about 0.15 μm and an Au layer having a thickness of about 1 μm is formed from the lower layer to the upper layer.
[0037]
The p-type first cladding layer 13, the etching stop layer 13a, the p-type second cladding layer 14, the p-type contact layer 15, the n-type current blocking layer 16, and the p-type cap layer 17 are the “first semiconductor” of the present invention. Layer). The p-side electrode 18 is an example of the “first electrode” of the present invention.
[0038]
Further, as a specific structure of the second semiconductor laser element unit 20 that emits red laser light in the 650 nm band, an n-type (Al) having a thickness of about 1.5 μm is formed on the upper surface of the n-type GaAs substrate 1. 0.7 Ga 0.3 ) 0.5 In 0.5 An n-type cladding layer 21 made of P is formed. The light emitting layer 22 is formed on the n-type cladding layer 21. The light emitting layer 22 is an example of the “second light emitting layer” of the present invention.
[0039]
As shown in FIG. 3, the light emitting layer 22 has an In thickness of about 6 nm. 0.5 Ga 0.5 P and three well layers 22a each having a thickness of about 6 nm (Al 0.5 Ga 0.5 ) 0.5 In 0.5 It includes a second MQW active layer 22e in which two P barrier layers 22b are alternately stacked. An undoped (Al) layer having a thickness of about 50 nm sandwiches the second MQW active layer 22e. 0.5 Ga 0.5 ) 0.5 In 0.5 An n-side light guide layer 22c and a p-side light guide layer 22d made of P are provided. The light emitting layer 22 is configured by the second MQW active layer 22e, the n-side light guide layer 22c, and the p-side light guide layer 22d.
[0040]
As shown in FIG. 1, a p-type (Al) having a thickness of about 0.2 μm is formed on the light emitting layer 22. 0.7 Ga 0.3 ) 0.5 In 0.5 A p-type first cladding layer 23 made of P is formed. An undoped In layer having a thickness of about 20 nm is formed on the p-type first cladding layer 23. 0.5 Ga 0.5 An etching stop layer 23a made of P is formed. A predetermined region on the etching stop layer 23a has a p-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 A p-type second cladding layer 24 made of P is formed. The p-type second cladding layer 24 is formed in a mesa shape (trapezoidal shape). On the p-type second cladding layer 24, a p-type contact layer 25 made of p-type GaInP having a thickness of about 0.1 μm is formed. The p-type second cladding layer 24 and the p-type contact layer 25 form a ridge.
[0041]
In the region where the p-type second cladding layer 24 is not formed on the etching stop layer 23a, an n-type current blocking layer 26 of n-type GaAs having a thickness of about 1 μm is formed. A p-type cap layer 27 of p-type GaAs having a thickness of about 4.5 μm is formed on the upper surfaces of the n-type current block layer 26 and the p-type contact layer 25. On the p-type cap layer 27, a p-side electrode 28 composed of a Cr layer having a thickness of about 0.15 μm and an Au layer having a thickness of about 1 μm is formed from the lower layer to the upper layer.
[0042]
The p-type first cladding layer 23, the etching stop layer 23a, the p-type second cladding layer 24, the p-type contact layer 25, the n-type current block layer 26, and the p-type cap layer 27 are the “second semiconductor” of the present invention. Layer). The p-side electrode 28 is an example of the “second electrode” of the present invention.
[0043]
Then, on the back surface of the n-type GaAs substrate 1, an AuGe layer having a thickness of about 0.1 μm, a Ni layer having a thickness of about 30 nm, An n-side electrode 2 made of an Au layer having a thickness of 0.5 μm is formed.
[0044]
Then, as shown in FIG. 4, the first semiconductor laser element unit 10 and the second semiconductor laser element unit 20 formed on the upper surface of the same n-type GaAs substrate 1 dissipate the heat generated in the light emitting layers 12 and 22. In order to dissipate heat, it is mounted on the upper surface of a heat sink 71 made of AlN by a junction down method. Specifically, the p-side electrode 18 of the first semiconductor laser element section 10 and the p-side electrode 28 of the second semiconductor laser element section 20 are provided with a heat sink 71 by AuSn solder layers 73a and 73b having a thickness of about 3 μm. Is fused on the upper surface of the substrate. The heat sink 71 is an example of the “base” of the present invention, and the solder layers 73a and 73b are an example of the “fusion layer” of the present invention.
[0045]
Then, in a region on the upper surface of the heat sink 71 corresponding to the p-side electrodes 18 and 28 of the first semiconductor laser device portion 10 and the second semiconductor laser device portion 20, a thickness of about 0.02 μm from the lower layer to the upper layer. Are formed of a Cr layer having a thickness of about 0.28 μm and an Au layer having a thickness of about 0.28 μm. Wires 80a to 80c are bonded to the electrode 74a, the electrode 74b, and the n-side electrode 2, respectively.
[0046]
Further, in the first embodiment, a region having a thickness of about 1 μm and a width of about 5 μm 2 An insulating film 72 is formed. The insulating film 72 is provided to prevent the two solder layers 73a and 73b provided corresponding to the p-side electrodes 18 and 28 from contacting each other by flowing toward the separation groove 4 during fusion. Is provided.
[0047]
FIG. 5 is a graph showing the relationship between the distance t from the p-side electrode to the light emitting layer and the failure rate due to short-circuit when the maximum width W of the separation groove is about 30 μm. FIG. 6 is a graph showing the state of occurrence of an assembly failure (short circuit failure) when the maximum width W of the separation groove and the distance t from the p-side electrode to the light emitting layer are used as parameters. The shape of the separation groove is as follows: low angle: about 40 °, high angle: about 70 °. In addition, “「 ”and“ ◎ ”in FIG. 6 indicate that there is no defective assembly, and“ × ”indicates that there is defective assembly.
[0048]
Referring to FIG. 5, it has been found that when the distance t from the p-side electrode to the light emitting layer is about 6 μm or more, the defective assembly rate due to short circuit can be reduced to 0%. On the other hand, it was found that if the distance t from the p-side electrode to the light emitting layer was smaller than about 6 μm, assembly failure occurred, and the smaller the distance t, the higher the assembly failure rate. For example, when the distance t is about 3 μm, it can be seen that the defective assembly rate due to a short circuit is as high as about 50%. This is because the distance t from the p-side electrode to the light-emitting layer is too small with respect to the maximum width W (about 30 μm) of the separation groove, so that the solder layer extends over the light-emitting layer from the p-side region located on the side surface of the separation groove. It is considered that this is due to contact with the n-side region. In this case, since the semiconductor laser element itself is short-circuited, it is considered that an assembly failure has occurred.
[0049]
Further, referring to FIG. 6, it can be seen that when the maximum width W of the separation groove is about 20 μm and the distance t from the p-side electrode to the light emitting layer is about 4 μm or more, no assembly failure occurs. Similarly, the maximum width W of the separation groove is about 30 μm, the distance t from the p-side electrode to the light emitting layer is about 6 μm or more, and the maximum width W of the separation groove is about 40 μm, and the distance t from the p-side electrode to the light emitting layer is about It can be seen that if the separation groove has a maximum width W of about 60 μm or more and the distance t from the p-side electrode to the light emitting layer is about 12 μm or more, no assembly failure occurs. The inventor of the present application has determined from the results of FIG. 6 that the shortest distance t from the p-side electrode to the light emitting layer where no assembly failure occurs with respect to the maximum width W of the separation groove (the distance t indicated by “◎” in FIG. 6). Can be represented by an approximate expression of t = 0.2 W. Thus, if the width W of the separation groove and the distance t from the p-side electrode to the light emitting layer satisfy the relational expression of t ≧ 0.2 W, it is considered that no defective assembly occurs.
[0050]
Here, in the first embodiment, the maximum width W of the separation groove 4 and each of the layers 13 and 13a from the light emitting layers 12 and 22 to the p-side electrodes 18 and 28 satisfy the relational expression of t ≧ 0.2 W. , 14, 15 and 17 and 23, 23a, 24, 25 and 27 are set. Specifically, as shown in FIGS. 1 and 2, the width W of the separation groove 4 is set to about 30 μm, and the distance t from the p-side electrodes 18 and 28 to the light emitting layers 12 and 22 is about The thickness of each of the layers 13, 13a, 14, 15 and 17 and 23, 23a, 24, 25 and 27 is set so as to be 7 μm. Accordingly, in the first embodiment, t = about 7 μm and 0.2W = about 6 μm, so that the relational expression represented by t ≧ 0.2 W is satisfied.
[0051]
FIG. 7 shows the shortest distance t at which assembly failure (short circuit failure) does not occur when the maximum width W of the separation groove and the distance t from the p-side electrode to the light emitting layer are parameters, and the inclination angle of the side wall of the separation groove. (Low angle and high angle) are graphs showing the results of the investigation. Note that “□” in FIG. 7 indicates the case where the low angle is about 50 ° and the high angle is about 60 °, and “△” indicates the case where the low angle is about 55 ° and the high angle is about 55 °. Is shown. When the low angle is about 50 ° and the high angle is about 60 °, an n-type GaAs substrate inclined about 5 ° in the [011] direction from the (100) plane is used, and the low angle is about 55 °. When the high angle is about 55 °, an n-type GaAs substrate that is not inclined is used.
[0052]
Referring to FIG. 7, in the case of a separation groove having a low angle of about 50 ° and a high angle of about 60 °, when the maximum width W of the separation groove is about 30 μm, the distance from the p-side electrode to the light emitting layer where short-circuit failure does not occur. When the minimum value of t was about 6 μm and the maximum width W of the separation groove was about 60 μm, the minimum value of the distance t from the p-side electrode where no short circuit failure occurred to the light emitting layer was about 12 μm. This is the same as the case of the separation groove having a low angle of about 40 ° and a high angle of about 70 ° shown in FIG. In the case of a separation groove having a low angle of about 55 ° and a high angle of about 55 °, when the maximum width W of the separation groove is about 30 μm, the minimum value of the distance t from the p-side electrode to the light emitting layer where short-circuit failure does not occur is obtained. When the maximum width W of the separation groove was about 60 μm, the minimum value of the distance t from the p-side electrode where no short-circuit failure occurred to the light emitting layer was about 10 μm. 6 and 7, in the case of the separation groove having a low angle of about 55 ° or less, the maximum width W of the separation groove and the distance t from the p-side electrode to the light emitting layer are at least t ≧ 0.2 W If the relational expression is satisfied, it is considered that assembly failure does not occur.
[0053]
In the first embodiment, as described above, the relationship between the maximum width W of the separation groove 4 and the distance t from the light emitting layers 12 and 22 to the p-side electrodes 18 and 28 satisfies t ≧ 0.2 W. By setting, when the p-side electrode 18 of the first semiconductor laser element section 10 and the p-side electrode 28 of the second semiconductor laser element section 20 are fused to the heat sink 71 via the solder layers 73a and 73b, the melting is performed. The solder layers 73a and 73b that flow laterally toward the separation groove 4 and contact from the p-side region located on the side surface of the separation groove 4 to the n-side region beyond the light emitting layers 12 and 22 are suppressed. can do. Thereby, it is possible to prevent a short circuit of the device portions of the first semiconductor laser device portion 10 and the second semiconductor laser device portion 20 themselves.
[0054]
Further, by forming the insulating film 72 in a region corresponding to the separation groove 4 of the heat sink 71, the flow of the solder layers 73a and 73b in the lateral direction toward the separation groove 4 can be blocked by the insulating film 72. . Thereby, the two solder layers 73a and 73b corresponding to the electrodes 18 and 28 can be prevented from contacting each other, so that the distance between the first semiconductor laser element section 10 and the second semiconductor laser element section 20 can be reduced. Short circuit can be prevented. Therefore, with this configuration, it is possible to prevent both a short-circuit failure of the element unit itself and a short-circuit failure of the two element units.
[0055]
The distance t (about 7 μm) from the light emitting layers 12 and 22 to the p-side electrodes 18 and 28 is set to a value near 0.2 times (about 6 μm) the maximum width of the separation groove 4. Therefore, the light emitting layers 12 and 22 can be prevented from largely separating from the heat sink 71, so that the first semiconductor laser element unit 10 and the second It is also possible to prevent the heat radiation characteristics of the two semiconductor laser element unit 20 from deteriorating.
[0056]
8 to 15 are sectional views for explaining the manufacturing process of the semiconductor laser device according to the first embodiment shown in FIG. Next, the manufacturing process of the semiconductor laser device according to the first embodiment will be described with reference to FIGS. 1 to 4 and FIGS.
[0057]
First, as shown in FIG. 8, the first semiconductor laser element unit 10 (see FIG. 1) is formed on the upper surface of the n-type GaAs substrate 1 by using MOCVD (Metal Organic Chemical Vapor Deposition). The respective semiconductor layers constituting (1) are grown.
[0058]
Specifically, an n-type Al having a thickness of about 1.5 μm is 0.45 Ga 0.55 N-type cladding layer 11 made of As, light-emitting layer 12, p-type Al having a thickness of about 0.2 μm 0.45 Ga 0.55 P-type first cladding layer 13 made of As, undoped Al having a thickness of about 20 nm 0.7 Ga 0.3 As etching stop layer 13a made of As, p-type Al having a thickness of about 1 μm 0.45 Ga 0.55 A p-type second cladding layer 14 made of As and a p-type contact layer 15 made of p-type GaAs having a thickness of about 0.1 μm are sequentially grown.
[0059]
The light emitting layer 12 has an undoped Al having a thickness of about 50 nm as shown in FIG. 0.35 Ga 0.65 On the n-side optical guide layer 12c made of As, a first MQW active layer 12e and undoped Al having a thickness of about 50 nm 0.35 Ga 0.65 It is formed by sequentially growing a p-side light guide layer 12d made of As. Further, the first MQW active layer 12e is formed of Al having a thickness of about 7 nm. 0.1 Ga 0.9 Five well layers 12a made of As and Al having a thickness of about 7 nm 0.35 Ga 0.65 It is formed by alternately stacking four barrier layers 12b made of As.
[0060]
Next, as shown in FIG. 9, a predetermined region of each semiconductor layer constituting the first semiconductor laser element unit 10 is removed by using photolithography and wet etching.
[0061]
Next, as shown in FIG. 10, the second semiconductor laser element section 20 (see FIG. 1) is formed on the entire surface of each of the semiconductor layers constituting the n-type GaAs substrate 1 and the first semiconductor laser element section 10 by MOCVD. The respective semiconductor layers constituting (1) are grown.
[0062]
More specifically, an n-type (Al) layer having a thickness of about 1.5 μm 0.7 Ga 0.3 ) 0.5 In 0.5 An n-type cladding layer 21 made of P, a light-emitting layer 22, and a p-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P-type first cladding layer 23 made of P, undoped In having a thickness of about 20 nm 0.5 Ga 0.5 P-type etching stop layer 23a, p-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 A p-type second cladding layer 24 made of P and a p-type contact layer 25 made of p-type GaInP having a thickness of about 0.1 μm are sequentially grown.
[0063]
The light emitting layer 22 has an undoped (Al) having a thickness of about 50 nm as shown in FIG. 0.5 Ga 0.5 ) 0.5 In 0.5 On the n-side light guide layer 22c made of P, a second MQW active layer 22e and an undoped (Al 0.5 Ga 0.5 ) 0.5 In 0.5 It is formed by sequentially growing a p-side light guide layer 22d made of P. Also, the second MQW active layer 22e has an In thickness of about 6 nm. 0.5 Ga 0.5 P and three well layers 22a each having a thickness of about 6 nm (Al 0.5 Ga 0.5 ) 0.5 In 0.5 It is formed by alternately stacking two P barrier layers 22b.
[0064]
Next, as shown in FIG. 11, a predetermined region of each semiconductor layer forming the second semiconductor laser element unit 20 is removed by using photolithography technology and wet etching. Then, a SiO 2 is formed in a predetermined region on the upper surfaces of the p-type contact 2 The films 31a and 31b are formed.
[0065]
Next, as shown in FIG. 2 Using the film 31a as a mask, a predetermined region from the p-type contact layer 15 to the etching stop layer 13a is removed by wet etching to form a ridge portion composed of the p-type second cladding layer 14 and the p-type contact layer 15. Form. Subsequently, the SiO 2 Using the film 31b as a mask, a predetermined region from the p-type contact layer 25 to the etching stop layer 23a is removed by wet etching to form a ridge portion composed of the p-type second cladding layer 24 and the p-type contact layer 25. Form.
[0066]
Next, as shown in FIG. 2 Using the films 31a and 31b as selective growth masks, 2 An n-type current blocking layer 36 of n-type GaAs having a thickness of about 1 μm is formed in a region other than the region where the films 31a and 31b are formed. After this, the SiO 2 The films 31a and 31b are removed.
[0067]
Next, as shown in FIG. 14, a p-type cap layer 37 made of p-type GaAs having a thickness of about 4.5 μm is formed on the entire surface.
[0068]
Next, as shown in FIG. 15, a predetermined region from the p-type cap layer 37 (see FIG. 14) to the n-type GaAs substrate 1 is removed by wet etching, thereby forming the isolation groove 4. At this time, since each semiconductor layer to be etched is formed on the upper surface of the n-type GaAs substrate 1 inclined about 13 ° in the [011] direction from the (100) plane, the separation groove 4 has an asymmetric inclination. It is formed in a shape including a side wall. That is, the side wall of the isolation groove 4 on the first semiconductor laser element portion 10 side is inclined by about 40 ° (low angle A) so as to spread in a direction away from the n-type GaAs substrate 1 and the second semiconductor of the isolation groove 4 The side wall on the side of the laser element section 20 is formed so as to be inclined at about 70 ° (high angle B) so as to spread in a direction away from the n-type GaAs substrate 1. The maximum width W of the separation groove 4 is about 30 μm.
[0069]
Due to the formation of the separation groove 4, each semiconductor layer (the n-type cladding layer 11, the light-emitting layer 12, the p-type first cladding layer 13, the etching stop layer 13 a, the p-type second cladding layer 14) constituting the first semiconductor laser element portion 10 is formed. , P-type contact layer 15, n-type current blocking layer 16 and p-type cap layer 17), and each semiconductor layer (n-type cladding layer 21, light emitting layer 22, p The first type clad layer 23, the etching stop layer 23a, the second p-type clad layer 24, the p-type contact layer 25, the n-type current block layer 26, and the p-type cap layer 27) are formed.
[0070]
Finally, as shown in FIG. 1, a Cr layer having a thickness of about 0.15 μm is formed on the upper surfaces of the p-type cap layers 17 and 27 from the lower layer to the upper layer using a vapor deposition method. The p-side electrodes 18 and 28 are formed of an Au layer having a thickness of. Thereafter, an AuGe layer having a thickness of about 0.1 μm and a thickness of about 30 nm are sequentially formed on the back surface of the n-type GaAs substrate 1 from the side closer to the back surface of the n-type GaAs substrate 1 by vapor deposition. An n-side electrode 2 composed of a Ni layer and an Au layer having a thickness of about 0.5 μm is formed. Thus, a semiconductor laser device including the first semiconductor laser device portion 10 and the second semiconductor laser device portion 20 is formed.
[0071]
The p-side electrode 18 of the first semiconductor laser element section 10 and the p-side electrode 28 of the second semiconductor laser element section 20 are connected to the heat sink via solder layers 73a and 73b of AuSn having a thickness of about 3 μm, respectively. Fused on 71 electrodes 74a and 74b. At this time, the separation groove 4 is arranged in a region corresponding to the insulating film 72 on the upper surface of the heat sink 71. Then, by bonding wires 80a to 80c to the electrode 74a, the electrode 74b, and the n-side electrode 2, respectively, the structure shown in FIG. 4 is obtained.
[0072]
(2nd Embodiment)
FIG. 16 is a sectional view showing a semiconductor laser device according to the second embodiment of the present invention. FIG. 17 is a cross-sectional view showing a state where the semiconductor laser device according to the second embodiment shown in FIG. 16 is fused to a heat sink. In the second embodiment, unlike the first embodiment, an example in which a concave portion for suppressing the solder layer from flowing into the separation groove side is formed in the p-type cap layer constituting the semiconductor laser element portion. explain. Other configurations of the second embodiment are the same as those of the first embodiment.
[0073]
That is, in the second embodiment, as shown in FIG. 16, a first semiconductor laser element section 10a having an AlGaAs-based semiconductor layer and a second semiconductor laser element section 20a having an AlGaInP-based semiconductor layer are included. The first semiconductor laser element section 10a has a function of emitting infrared laser light in the 780 nm band, and the second semiconductor laser element section 20a has a function of emitting red laser light in the 650 nm band. The first semiconductor laser element section 10a and the second semiconductor laser element section 20a are formed on the upper surface of the same n-type GaAs substrate 1.
[0074]
As a specific structure of the first semiconductor laser element portion 10a, as in the first embodiment, an n-type cladding layer 11, a light-emitting layer 12, a p-type first cladding layer 13, An etching stop layer 13a, a p-type second cladding layer 14, a p-type contact layer 15, and an n-type current blocking layer 16 are formed.
[0075]
Here, in the second embodiment, a p-type cap layer 47 made of p-type GaAs having a thickness of about 4.5 μm is formed on the upper surfaces of the n-type current block layer 16 and the p-type contact layer 15. In a predetermined region of the p-type cap layer 47, a first concave portion 47a having a depth D of about 3 μm is formed. The depth D (about 3 μm) of the first recess 47a is substantially the same as the thickness t2 (about 3 μm) of a solder layer 83a (see FIG. 17) described later. Further, on the p-type cap layer 47, a concave p-side electrode 48 is formed along the first concave portion 47a of the p-type cap layer 47 so as to reflect the shape of the first concave portion 47a. The p-side electrode 48 has a Cr layer having a thickness of about 0.15 μm and an Au layer having a thickness of about 1 μm from the lower layer to the upper layer. Note that the p-type cap layer 47 is an example of the “first semiconductor cap layer” of the present invention, and the p-side electrode 48 is an example of the “first electrode” of the present invention.
[0076]
Further, as a specific structure of the second semiconductor laser element section 20a, as in the first embodiment, an n-type cladding layer 21, a light emitting layer 22, a p-type first cladding layer are formed on the upper surface of the n-type GaAs substrate 1. 23, an etching stop layer 23a, a p-type second cladding layer 24, a p-type contact layer 25, and an n-type current blocking layer 26 are formed.
[0077]
Here, in the second embodiment, a p-type cap layer 57 made of p-type GaAs having a thickness of about 4.5 μm is formed on the upper surfaces of the n-type current block layer 26 and the p-type contact layer 25. In a predetermined region of the p-type cap layer 57, a second concave portion 57a having a depth D of about 3 μm is formed. The depth D (about 3 μm) of the second recess 57a is substantially the same as the thickness t2 (about 3 μm) of a solder layer 83b (see FIG. 17) described later. On the p-type cap layer 57, a concave p-side electrode 58 is formed along the second concave portion 57a of the p-type cap layer 57 so as to reflect the shape of the second concave portion 57a. The p-side electrode 58 has a Cr layer having a thickness of about 0.15 μm and an Au layer having a thickness of about 1 μm from the lower layer to the upper layer. The p-type cap layer 57 is an example of the “second semiconductor cap layer” of the present invention, and the p-side electrode 58 is an example of the “second electrode” of the present invention.
[0078]
Further, between the first semiconductor laser element section 10a and the second semiconductor laser element section 20a, the first semiconductor laser element section 10a and the second semiconductor laser element section 20a are electrically connected similarly to the first embodiment. Separation grooves 4 for separation are provided. An n-side electrode 2 is formed on the back surface of the n-type GaAs substrate 1.
[0079]
Then, as shown in FIG. 17, the first semiconductor laser element section 10a and the second semiconductor laser element section 20a formed on the upper surface of the same n-type GaAs substrate 1 have the same structure as the heat sink 71 in the first embodiment. It is installed on the upper surface. Specifically, the p-side electrode 48 of the first semiconductor laser element section 10a and the p-side electrode 58 of the second semiconductor laser element section 20a are connected via solder layers 83a and 83b made of AuSn having a thickness t2 of about 3 μm. , Are fused on the upper surface of the heat sink 71. The solder layers 83a and 83b are an example of the “fusion layer” of the present invention. Further, as in the first embodiment, an insulating film 72 is formed in a region corresponding to the separation groove 4 on the upper surface of the heat sink 71.
[0080]
Electrodes 74a and 74b are formed on the upper surface of the heat sink 71 in regions corresponding to the p-side electrodes 48 and 58 of the first semiconductor laser element portion 10a and the second semiconductor laser element portion 20a. Wires 80a to 80c are bonded to the electrode 74a, the electrode 74b, and the n-side electrode 2, respectively.
[0081]
In the second embodiment, as described above, the shapes of the first concave portion 47a and the second concave portion 57a are reflected along the first concave portion 47a of the p-type cap layer 47 and the second concave portion 57a of the p-type cap layer 57. Thus, by forming concave p-side electrodes 48 and 58, molten solder layers 83a and 83b flow into the concave portions of p-side electrode 48 and the concave portions of p-side electrode 58, and thus are melted. It is possible to prevent the solder layers 83a and 83b from flowing from the p-side region located on the side surface of the separation groove 4 and coming into contact with the solder layers 83a and 83b from the light-emitting layers 12 and 22 to the n-side region. Accordingly, it is possible to prevent the element portions of the first semiconductor laser element portion 10a and the second semiconductor laser element portion 20a from being short-circuited. Further, since the molten solder layers 83a and 83b can be prevented from flowing toward the separation groove 4, the two solder layers 83a and 83b provided corresponding to the p-side electrodes 48 and 58 respectively come into contact with each other. Therefore, short-circuit failure between the first semiconductor laser element section 10a and the second semiconductor laser element section 20a can also be suppressed. As a result, when assembling the semiconductor laser device, it is possible to prevent an assembly failure due to a short circuit of the device portion itself and a short circuit between the device portions.
[0082]
By providing the first concave portion 47a and the second concave portion 57a in the p-type cap layers 47 and 57, respectively, the distance from the light emitting layers 12 and 22 to the concave portions of the p-side electrodes 48 and 58 is shortened accordingly. Therefore, it is possible to prevent the heat radiation characteristics from deteriorating. As a result, it is possible to prevent heat radiation characteristics from deteriorating.
[0083]
Further, the first concave portion 47a of the p-type cap layer 47 and the second concave portion 57a of the p-type cap layer 57 are formed to have a depth D (about 3 μm) substantially equal to the thickness t2 (about 3 μm) of the solder layers 83a and 83b. By doing so, the molten solder layers 83a and 83b can flow into the concave portions of the p-side electrode 48 and the p-side electrode 58 satisfactorily, so that the molten solder layers 83a and 83b separate. Flow to the groove 4 side can be effectively suppressed.
[0084]
18 to 20 are cross-sectional views for explaining the manufacturing process of the semiconductor laser device according to the second embodiment shown in FIG. Next, the manufacturing process of the semiconductor laser device according to the second embodiment will be described with reference to FIGS.
[0085]
First, as shown in FIG. 18, a first semiconductor laser element unit 10a (see FIG. 16) and a second semiconductor laser element unit are formed by using the same manufacturing process as that of the first embodiment shown in FIGS. 20a (see FIG. 16) are formed up to the isolation groove 4 for electrically isolating them from each other. The thicknesses and compositions of the p-type cap layers 47 and 57 are the same as those of the p-type cap layers 17 and 27 of the first embodiment. Thereafter, a resist 91 is formed in a predetermined region on the surface of the separation groove 4 and the p-type cap layers 47 and 57.
[0086]
Next, in the second embodiment, as shown in FIG. 19, the resist 91 is used as a mask to remove the upper surfaces of the p-type cap layers 47 and 57 to a depth of about 3 μm by wet etching. Thus, a first concave portion 47a and a second concave portion 57a having a depth D of about 3 μm are formed in predetermined regions of the p-type cap layers 47 and 57. After that, the resist 91 is removed.
[0087]
Next, in the second embodiment, as shown in FIG. 20, after forming a resist 36 so as to fill the separation groove 4, the first concave portion 47a of the p-type cap layer 47 and the p-type Along the second concave portion 57a of the cap layer 57, from the lower layer to the upper layer, a Cr layer having a thickness of about 0.15 μm and a thickness of about 1 μm are formed so as to reflect the shapes of the first concave portion 47a and the second concave portion 57a. The p-side electrodes 48 and 58 having a concave shape and made of an Au layer having a thickness of 5 nm are formed.
[0088]
Finally, an n-side electrode 2 is formed on the back surface of the n-type GaAs substrate 1, as shown in FIG. Thus, the semiconductor laser device according to the second embodiment is formed.
[0089]
Then, as shown in FIG. 17, the p-side electrode 48 of the first semiconductor laser element section 10a and the p-side electrode 58 of the second semiconductor laser element section 20a are placed on the electrodes 74a and 74b of the heat sink 71, respectively. Fusion is performed via solder layers 83a and 83b made of AuSn having a thickness of 3 μm. At this time, the separation groove 4 is arranged in a region corresponding to the insulating film 72 on the upper surface of the heat sink 71. Then, by bonding wires 80a to 80c to the electrode 74a, the electrode 74b, and the n-side electrode 2, respectively, the structure shown in FIG. 17 is obtained.
[0090]
It should be noted that the embodiments disclosed this time are illustrative in all aspects and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description of the embodiments, and includes all modifications within the scope and meaning equivalent to the terms of the claims.
[0091]
For example, in the first and second embodiments, an example of a semiconductor laser device in which a device that emits 650 nm red laser light and a device that emits 780 nm infrared laser light are monolithically integrated has been described. However, the present invention is not limited to this, and can be applied to a semiconductor laser device in which devices that emit laser beams of other different wavelengths are monolithically integrated. Further, the present invention is also applicable to a semiconductor laser device in which devices that emit laser beams of the same wavelength are monolithically integrated. Specifically, a nitride-based semiconductor laser device having an active layer made of AlGaInN (e.g., an oscillation wavelength of 350 to 500 nm), a II-VI group semiconductor laser device having an active layer made of ZnO or MgZnSSeTe, or a semiconductor laser made of GaInAs The same or different semiconductor lasers such as an element (for example, an oscillation wavelength of 980 nm, a 1.3 μm band, or a 1.55 μm band) and a semiconductor laser element made of GaInAsNP (for example, a 1.3 μm band or a 1.55 μm band) are monolithically integrated. The present invention can also be applied to a semiconductor laser device.
[0092]
In the first and second embodiments, the p-side electrode of the semiconductor laser element is fused to the heat sink via the AuSn solder layer. However, the present invention is not limited to this. Other materials may be used as the fusion layer.
[0093]
Further, in the first embodiment, the inclination angle of the side wall of the isolation groove 4 on the first semiconductor laser element portion 10 side is set to about 40 ° (low angle A), but the present invention is not limited to this. If the low angle is about 55 ° or less, the same effect can be obtained.
[0094]
In the first embodiment, the maximum width W of the separation groove 4 is set to about 30 μm, and the distance t from the p-side electrodes 18 and 28 to the light emitting layers 12 and 22 is set to about 7 μm. The invention is not limited to this, and it is only necessary that the relational expression represented by t ≧ 0.2 W is satisfied. If the relational expression represented by t ≧ 0.2 W is satisfied, a new semiconductor layer may be added between the p-side electrode and the light emitting layer.
[0095]
In the second embodiment, the depth D of the first concave portion 47a of the p-type cap layer 47 and the second concave portion 57a of the p-type cap layer 57 is set to the same thickness (about 3 μm) as the thickness of the solder layers 83a and 83b. However, the present invention is not limited to this, and the depth D of the first concave portion 47a and the second concave portion 57a may be set to a size different from the thickness of the solder layers 83a and 83b.
[0096]
Further, in the second embodiment, the insulating film 72 is formed in the region corresponding to the separation groove 4 on the upper surface of the heat sink 71, but the present invention is not limited to this, and the insulating film is not formed. Is also good.
[Brief description of the drawings]
FIG. 1 is a sectional view showing a semiconductor laser device according to a first embodiment of the present invention.
FIG. 2 is an enlarged sectional view of a light emitting layer of a first semiconductor laser device portion of the semiconductor laser device according to the first embodiment shown in FIG.
FIG. 3 is an enlarged sectional view of a light emitting layer of a second semiconductor laser device portion of the semiconductor laser device according to the first embodiment shown in FIG.
FIG. 4 is a sectional view showing a state where the semiconductor laser device according to the first embodiment shown in FIG. 1 is fused to a heat sink.
FIG. 5 is a graph showing a relationship between a distance t from a p-side electrode to a light emitting layer and an assembling failure rate due to a short circuit when a maximum width W of a separation groove is about 30 μm.
FIG. 6 is a graph showing the state of occurrence of an assembly failure (short circuit failure) when the maximum width W of the separation groove and the distance t from the p-side electrode to the light emitting layer are used as parameters.
FIG. 7 shows the shortest distance t at which no assembly failure (short circuit failure) occurs when the maximum width W of the separation groove and the distance t from the p-side electrode to the light emitting layer are parameters, and the inclination angle of the side wall of the separation groove. (Low angle and high angle) are graphs showing the results of the investigation.
FIG. 8 is a sectional view for explaining the manufacturing process of the semiconductor laser device according to the first embodiment shown in FIG. 1;
FIG. 9 is a sectional view for explaining the manufacturing process of the semiconductor laser device according to the first embodiment shown in FIG. 1;
FIG. 10 is a sectional view for explaining the manufacturing process of the semiconductor laser device according to the first embodiment shown in FIG. 1;
FIG. 11 is a sectional view for explaining the manufacturing process of the semiconductor laser device according to the first embodiment shown in FIG. 1;
FIG. 12 is a sectional view for explaining the manufacturing process of the semiconductor laser device according to the first embodiment shown in FIG. 1;
FIG. 13 is a sectional view for explaining the manufacturing process of the semiconductor laser device according to the first embodiment shown in FIG. 1;
FIG. 14 is a sectional view for explaining the manufacturing process of the semiconductor laser device according to the first embodiment shown in FIG. 1;
FIG. 15 is a sectional view for explaining the manufacturing process of the semiconductor laser device according to the first embodiment shown in FIG. 1;
FIG. 16 is a sectional view showing a semiconductor laser device according to a second embodiment of the present invention.
17 is a cross-sectional view showing a state where the semiconductor laser device according to the second embodiment shown in FIG. 16 is fused to a heat sink.
FIG. 18 is a cross-sectional view for explaining the manufacturing process of the semiconductor laser device according to the second embodiment shown in FIG.
FIG. 19 is a cross-sectional view for explaining the manufacturing process of the semiconductor laser device according to the second embodiment shown in FIG.
20 is a cross-sectional view for explaining the manufacturing process of the semiconductor laser device according to the second embodiment shown in FIG.
FIG. 21 is a sectional view showing an example of a conventional semiconductor laser device.
22 is a cross-sectional view showing a state where the semiconductor laser device according to the conventional example shown in FIG. 21 is fused to a heat sink.
[Explanation of symbols]
1 n-type GaAs substrate (substrate)
4 Separation groove
10, 10a First semiconductor laser element unit
12 light emitting layer (first light emitting layer)
13 p-type first cladding layer (first semiconductor layer)
13a Etching stop layer (first semiconductor layer)
14 p-type second cladding layer (first semiconductor layer)
15 p-type contact layer (first semiconductor layer)
16 n-type current block layer (first semiconductor layer)
17 p-type cap layer (first semiconductor layer)
18, 48 p-side electrode (first electrode)
20, 20a Second semiconductor laser element unit
22 Light emitting layer (second light emitting layer)
23 p-type first cladding layer (second semiconductor layer)
23a etching stop layer (second semiconductor layer)
24 p-type second cladding layer (second semiconductor layer)
25 p-type contact layer (second semiconductor layer)
26 n-type current block layer (second semiconductor layer)
27 p-type cap layer (second semiconductor layer)
28, 58 p-side electrode (second electrode)
47 p-type cap layer (first semiconductor cap layer)
47a First recess
57 p-type cap layer (second semiconductor cap layer)
57a Second recess
71 Heat sink (base)
72 Insulation film
73a, 73b, 83a, 83b Solder layer (fusion layer)

Claims (5)

基板上に形成され、前記基板側から、第1発光層、第1半導体層および第1電極を含む第1半導体レーザ素子部と、
前記基板上に形成され、前記基板側から、第2発光層、第2半導体層および第2電極を含む第2半導体レーザ素子部と、
前記第1半導体レーザ素子部と前記第2半導体レーザ素子部とを電気的に分離するために設けられ、素子先端部に行くにしたがって溝幅が大きくなる分離溝とを備え、
前記分離溝の最大幅をWとし、前記第1発光層および前記第2発光層から前記第1電極および前記第2電極までの距離をtとした場合、t≧0.2Wの関係を満たす、半導体レーザ素子。
A first semiconductor laser element portion formed on a substrate and including a first light emitting layer, a first semiconductor layer, and a first electrode from the substrate side;
A second semiconductor laser element portion formed on the substrate and including, from the substrate side, a second light emitting layer, a second semiconductor layer, and a second electrode;
A separation groove provided to electrically separate the first semiconductor laser element portion and the second semiconductor laser element portion, the separation groove having a groove width increasing toward an element tip;
When a maximum width of the separation groove is W and a distance from the first light emitting layer and the second light emitting layer to the first electrode and the second electrode is t, a relationship of t ≧ 0.2 W is satisfied. Semiconductor laser device.
前記分離溝は、55°以下の傾斜角度を有する側壁を含む、請求項1に記載の半導体レーザ素子。2. The semiconductor laser device according to claim 1, wherein said separation groove includes a side wall having an inclination angle of 55 ° or less. 前記第1半導体レーザ素子部の前記第1電極と、前記第2半導体レーザ素子部の前記第2電極とは、融着層により基台に取り付けられており、
前記基台の前記分離溝に対応する領域には、絶縁膜が形成されている、請求項1または2に記載の半導体レーザ素子。
The first electrode of the first semiconductor laser element unit and the second electrode of the second semiconductor laser element unit are attached to a base by a fusion layer,
The semiconductor laser device according to claim 1, wherein an insulating film is formed in a region of the base corresponding to the separation groove.
基板上に形成され、前記基板側から、第1発光層、第1半導体キャップ層、および、第1電極を含む第1半導体レーザ素子部と、
前記基板上に形成され、前記基板側から、第2発光層、第2半導体キャップ層、および、第2電極を含む第2半導体レーザ素子部と、
前記第1半導体レーザ素子部と前記第2半導体レーザ素子部とを電気的に分離するために設けられた分離溝とを備え、
前記第1半導体キャップ層および前記第2半導体キャップ層は、それぞれ、第1凹部および第2凹部を含み、
前記第1電極および前記第2電極は、それぞれ、前記第1半導体キャップ層の第1凹部および前記第2半導体キャップ層の第2凹部に沿って、前記第1凹部および前記第2凹部の形状を反映するように形成されている、半導体レーザ素子。
A first semiconductor laser element portion formed on a substrate and including, from the substrate side, a first light emitting layer, a first semiconductor cap layer, and a first electrode;
A second semiconductor laser element portion formed on the substrate and including a second light emitting layer, a second semiconductor cap layer, and a second electrode from the substrate side;
A separation groove provided for electrically separating the first semiconductor laser element from the second semiconductor laser element;
The first semiconductor cap layer and the second semiconductor cap layer include a first recess and a second recess, respectively.
The first electrode and the second electrode may have shapes of the first recess and the second recess along a first recess of the first semiconductor cap layer and a second recess of the second semiconductor cap layer, respectively. A semiconductor laser device that is formed to reflect.
前記第1半導体レーザ素子部の前記第1電極と、前記第2半導体レーザ素子部の前記第2電極とは、融着層により基台に取り付けられており、
前記第1半導体キャップ層の第1凹部および前記第2半導体キャップ層の第2凹部は、前記融着層の厚みと実質的に同じ深さを有する、請求項4に記載の半導体レーザ素子。
The first electrode of the first semiconductor laser element unit and the second electrode of the second semiconductor laser element unit are attached to a base by a fusion layer,
5. The semiconductor laser device according to claim 4, wherein the first recess of the first semiconductor cap layer and the second recess of the second semiconductor cap layer have substantially the same depth as the thickness of the fusion layer.
JP2002359025A 2002-12-11 2002-12-11 Semiconductor laser element Pending JP2004193302A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002359025A JP2004193302A (en) 2002-12-11 2002-12-11 Semiconductor laser element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002359025A JP2004193302A (en) 2002-12-11 2002-12-11 Semiconductor laser element

Publications (1)

Publication Number Publication Date
JP2004193302A true JP2004193302A (en) 2004-07-08

Family

ID=32758536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002359025A Pending JP2004193302A (en) 2002-12-11 2002-12-11 Semiconductor laser element

Country Status (1)

Country Link
JP (1) JP2004193302A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073851A (en) * 2004-09-03 2006-03-16 Sanyo Electric Co Ltd Semiconductor laser equipment
JP2007013005A (en) * 2005-07-01 2007-01-18 Sanyo Electric Co Ltd Semiconductor laser element and its manufacturing method
JP2011049295A (en) * 2009-08-26 2011-03-10 Toshiba Corp Semiconductor laser device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073851A (en) * 2004-09-03 2006-03-16 Sanyo Electric Co Ltd Semiconductor laser equipment
JP2007013005A (en) * 2005-07-01 2007-01-18 Sanyo Electric Co Ltd Semiconductor laser element and its manufacturing method
JP4522333B2 (en) * 2005-07-01 2010-08-11 三洋電機株式会社 Manufacturing method of semiconductor laser device
JP2011049295A (en) * 2009-08-26 2011-03-10 Toshiba Corp Semiconductor laser device

Similar Documents

Publication Publication Date Title
JP5368957B2 (en) Manufacturing method of semiconductor laser chip
US7098063B2 (en) Semiconductor laser device and method of manufacturing the same
JP4660224B2 (en) Semiconductor laser device
US8442085B2 (en) Semiconductor optical device
JP2007189075A (en) Semiconductor laser element, and manufacturing method, mounting structure and mounting method thereof
JP2007266575A (en) Semiconductor laser element and semiconductor laser device
JP2007095736A (en) Semiconductor laser equipment
JP4583058B2 (en) Semiconductor laser element
KR100453086B1 (en) Semiconductor laser, semiconductor laser manufacturing method and semiconductor laser mounting method
JP2006303299A (en) Semiconductor laser
JP2004140141A (en) Semiconductor laser
JP2004193302A (en) Semiconductor laser element
JP4090337B2 (en) Semiconductor laser device and method for manufacturing semiconductor laser device
JP2001244560A (en) Semiconductor light emitting device and its manufacturing method
JP6173994B2 (en) Optical semiconductor device
JP2007201390A (en) Semiconductor laser device, and method for manufacturing same
JP2004119580A (en) Multi-wavelength laser
JP6140101B2 (en) Semiconductor optical device
JP2005108917A (en) Semiconductor laser element and apparatus
JP2008021762A (en) Element and device for semiconductor laser
JP2010098001A (en) Semiconductor laser device and method of manufacturing the same
JPWO2005088790A1 (en) Semiconductor laser device and manufacturing method thereof
JP4327690B2 (en) Semiconductor laser device
JP5503574B2 (en) Laser diode
JP4401402B2 (en) Nitride-based semiconductor laser device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20041206

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A02 Decision of refusal

Effective date: 20080401

Free format text: JAPANESE INTERMEDIATE CODE: A02