JP6173994B2 - Optical semiconductor device - Google Patents
Optical semiconductor device Download PDFInfo
- Publication number
- JP6173994B2 JP6173994B2 JP2014211504A JP2014211504A JP6173994B2 JP 6173994 B2 JP6173994 B2 JP 6173994B2 JP 2014211504 A JP2014211504 A JP 2014211504A JP 2014211504 A JP2014211504 A JP 2014211504A JP 6173994 B2 JP6173994 B2 JP 6173994B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pattern
- optical semiconductor
- solder
- ridge portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 116
- 230000003287 optical effect Effects 0.000 title claims description 52
- 229910000679 solder Inorganic materials 0.000 claims description 97
- 239000000463 material Substances 0.000 claims description 73
- 238000000034 method Methods 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 25
- 238000005253 cladding Methods 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000010936 titanium Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 4
- 229910007637 SnAg Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 238000007747 plating Methods 0.000 description 72
- 238000004519 manufacturing process Methods 0.000 description 41
- 229920002120 photoresistant polymer Polymers 0.000 description 36
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 12
- 230000010287 polarization Effects 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 9
- 238000001039 wet etching Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
本発明は、光半導体装置に関する。 The present invention relates to an optical semiconductor device.
レーザダイオード(半導体レーザ)は、pn接合に順方向電流を流して、注入された電子と正孔の再結合による誘導放出により光を放出するダイオードである。レーザダイオードは発光部からの放熱性を高めるため、例えば特許文献1に記載されているように、発光部を有するレーザダイオードチップの主面側を、半田材等を用いてサブマウントに接合するジャンクションダウン方式を採用しているものがある。
A laser diode (semiconductor laser) is a diode that emits light by stimulated emission caused by recombination of injected electrons and holes by passing a forward current through a pn junction. In order to improve the heat dissipation from the light emitting portion, the laser diode is a junction that joins the main surface side of the laser diode chip having the light emitting portion to the submount using a solder material or the like, as described in
ジャンクションダウン方式でサブマウントに接合されるレーザダイオードは、発光部の上部に位置するリッジ部上に形成した電極と、サブマウントに形成した通電性のある半田材(例えばAuSn)を溶融接着することで、放熱および通電を行っている。 The laser diode bonded to the submount by the junction down method is obtained by melting and bonding an electrode formed on the ridge portion located above the light emitting portion and a conductive solder material (for example, AuSn) formed on the submount. And heat dissipation and energization are performed.
また、レーザダイオードとサブマウントとを接合した際に、レーザダイオードのリッジ部上の電極材、レーザダイオードの主面の半導体材料、サブマウントのソルダ材およびサブマウントの基板材料の、それぞれの熱膨張係数の違い等によって起こる反応で生じる応力がリッジ部に及ぶことにより、偏光角特性が悪化することがある。 Also, when the laser diode and the submount are joined, the thermal expansion of the electrode material on the ridge portion of the laser diode, the semiconductor material of the main surface of the laser diode, the solder material of the submount, and the substrate material of the submount, respectively. When the stress generated by the reaction caused by the difference in the coefficient reaches the ridge portion, the polarization angle characteristic may be deteriorated.
これに対し、特許文献2には、上記のジャンクションダウン方式において、リッジ部とサブマウントとを接触させずに離間させることで、リッジ部に応力がかかることを防ぐ構造が開示されている。
On the other hand,
しかしながら、上記の特許文献2に開示されている構造において、製造工程時にレーザダイオードチップとサブマウントを接合する半田材がリッジ部側に流れてしまうと、リッジ部に応力がかかることにより偏光角特性が悪化することがある。
However, in the structure disclosed in
(1)本発明の一側面に係る光半導体装置は、半導体基板上に発光部が形成されたレーザダイオードをジャンクションダウン方式でサブマウントに接合した光半導体装置であって、前記レーザダイオードは、前記半導体基板の主面側に形成される、第1導電型の第1クラッド層と、前記第1クラッド層の上部に形成される活性層と、前記活性層の上部に形成される第2導電型の第2クラッド層であって、リッジ部と、当該リッジ部の側方に凸状のバンク部が形成される第2クラッド層と、前記リッジ部及び前記バンク部の上部に渡って形成され、前記リッジ部と電気的に接続される第1電極と、前記半導体基板の裏面に形成される第2電極と、前記第1電極の上部において、前記リッジ部及び前記バンク部の上部に渡って形成される第1パターンと、前記第1電極の上部において、前記バンク部の上部に形成される第2パターンと、を有し、前記バンク部の上部の前記第1パターン又は前記第2パターンが、前記サブマウント上に形成される第3電極とソルダ材により接合され、前記半導体基板の主面から前記リッジ部の上部の前記第1パターンの上面までの高さは、前記半導体基板の主面から前記第3電極までの高さよりも低く、前記第1パターンの上面のうち、少なくとも前記リッジ部と前記バンク部の上部の間の領域に前記ソルダ材と反応しない非反応膜が形成される。 (1) An optical semiconductor device according to one aspect of the present invention is an optical semiconductor device in which a laser diode having a light emitting portion formed on a semiconductor substrate is joined to a submount by a junction down method, A first cladding layer of a first conductivity type formed on the main surface side of the semiconductor substrate, an active layer formed on the top of the first cladding layer, and a second conductivity type formed on the top of the active layer A second ridge portion, a second clad layer in which a convex bank portion is formed on the side of the ridge portion, and the ridge portion and the upper portion of the bank portion, A first electrode electrically connected to the ridge portion; a second electrode formed on a back surface of the semiconductor substrate; and formed over the ridge portion and the bank portion above the first electrode. First pattern And a second pattern formed on the bank portion above the first electrode, and the first pattern or the second pattern on the bank portion is located on the submount. The height from the main surface of the semiconductor substrate to the upper surface of the first pattern on the upper portion of the ridge portion is bonded to the third electrode formed by the solder material. A non-reactive film that does not react with the solder material is formed at least in a region between the ridge portion and the upper portion of the bank portion in the upper surface of the first pattern.
(2)本発明の一側面では、(1)において、前記第2パターンは、前記第1パターンの上に形成され、前記第2パターンの上面が、前記第3電極と前記ソルダ材により接合されることとする。 (2) In one aspect of the present invention, in (1), the second pattern is formed on the first pattern, and an upper surface of the second pattern is bonded to the third electrode by the solder material. I will do it.
(3)本発明の一側面では、(2)において、前記非反応膜が、前記第2パターンの側面にさらに形成されることとする。 (3) In one aspect of the present invention, in (2), the non-reactive film is further formed on a side surface of the second pattern.
(4)本発明の一側面では、(3)において、前記非反応膜が、前記第2パターンの前記ソルダ材との接合部から、前記リッジ部の上部に渡って形成されることとする。 (4) In an aspect of the present invention, in (3), the non-reactive film is formed from a joint portion with the solder material of the second pattern to an upper portion of the ridge portion.
(5)本発明の一側面では、(1)において、前記第2パターンは、前記第1パターンの下に形成され、前記バンク部の上部の前記第1パターンの上面が、前記第3電極と前記ソルダ材により接合されることとする。 (5) In an aspect of the present invention, in (1), the second pattern is formed below the first pattern, and an upper surface of the first pattern on the bank portion is connected to the third electrode. It shall be joined by the solder material.
(6)本発明の一側面では、(5)において、前記非反応膜が、前記第1パターンの前記ソルダ材との接合部から、前記リッジ部の上部に渡って形成されることとする。 (6) In one aspect of the present invention, in (5), the non-reactive film is formed from a joint portion with the solder material of the first pattern to an upper portion of the ridge portion.
(7)本発明の一側面では、(1)〜(6)のいずれかにおいて、前記非反応膜が、前記リッジ部の上部を覆い形成されることとする。 (7) In one aspect of the present invention, in any one of (1) to (6), the non-reactive film is formed so as to cover an upper portion of the ridge portion.
(8)本発明の一側面では、(1)〜(7)のいずれかにおいて、前記半導体基板は、第1の前記レーザダイオードと、第2の前記レーザダイオードが形成され、前記第1の前記レーザダイオードの前記バンク部と、前記第2の前記レーザダイオードの前記バンク部との間に、前記第1の前記レーザダイオードの前記リッジ部と、前記第2の前記レーザダイオードの前記リッジ部が形成されることとする。 (8) In one aspect of the present invention, in any one of (1) to (7), the semiconductor substrate includes a first laser diode and a second laser diode, and the first laser diode is formed on the semiconductor substrate. The ridge portion of the first laser diode and the ridge portion of the second laser diode are formed between the bank portion of the laser diode and the bank portion of the second laser diode. It will be done.
(9)本発明の一側面では、(8)において、前記第1の前記レーザダイオードの前記リッジ部と、前記第2の前記レーザダイオードの前記リッジ部との間に、前記非反応膜をさらに設けることとする。 (9) In an aspect of the present invention, in (8), the non-reactive film is further provided between the ridge portion of the first laser diode and the ridge portion of the second laser diode. It will be provided.
(10)本発明の一側面では、(1)〜(8)のいずれかにおいて、前記非反応膜は、金属であることとする。 (10) In one aspect of the present invention, in any one of (1) to (8), the non-reactive film is a metal.
(11)本発明の一側面では、(10)において、前記ソルダ材は、半田であり、前記金属は、チタン又はモリブデンの金属であることとする。 (11) In one aspect of the present invention, in (10), the solder material is solder, and the metal is titanium or molybdenum metal.
(12)本発明の一側面では、(1)〜(9)のいずれかにおいて、前記非反応膜は、酸化膜又は窒化膜であることとする。 (12) In one aspect of the present invention, in any one of (1) to (9), the non-reactive film is an oxide film or a nitride film.
(13)本発明の一側面では、(12)において、前記ソルダ材は、半田であり、前記非反応膜は、シリコン酸化膜又はシリコン窒化膜であることとする。 (13) In one aspect of the present invention, in (12), the solder material is solder, and the non-reactive film is a silicon oxide film or a silicon nitride film.
(14)本発明の一側面では、(11)又は(13)において、前記半田は、AuSn、SnAg、又はSnAgCu系の半田であることとする。 (14) In one aspect of the present invention, in (11) or (13), the solder is AuSn, SnAg, or SnAgCu-based solder.
ジャンクションダウン方式でサブマウントに接合されるレーザダイオードのリッジ部への応力の影響を抑止して偏光角特性を安定させることができる。 The polarization angle characteristic can be stabilized by suppressing the influence of stress on the ridge portion of the laser diode bonded to the submount by the junction down method.
以下、本発明の実施の形態(以下、実施形態)について、図面に基づき説明する。なお、以下の実施形態を説明するための図面において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention (hereinafter referred to as embodiments) will be described with reference to the drawings. Note that components having the same function are denoted by the same reference symbols in principle in the drawings for describing the following embodiments, and repetitive description thereof is omitted.
[1.第1の実施形態]
まず、図1乃至図12に基づいて本発明の第1の実施形態に係るマルチビーム半導体レーザL1(光半導体装置の一例)について説明する。なお、マルチビーム半導体レーザとは、複数の発光部を備える半導体レーザである。
[1. First Embodiment]
First, a multi-beam semiconductor laser L1 (an example of an optical semiconductor device) according to a first embodiment of the present invention will be described with reference to FIGS. A multi-beam semiconductor laser is a semiconductor laser having a plurality of light emitting units.
[1.1.構造]
図1には、本発明の第1の実施形態に係るマルチビーム半導体レーザL1の要部断面図を示す。
[1.1. Construction]
FIG. 1 is a cross-sectional view of a main part of a multi-beam semiconductor laser L1 according to the first embodiment of the present invention.
なお、図1に示すように、本実施形態に係るマルチビーム半導体レーザL1には発光部(リッジ部12の箇所)が2つ備えられこととし、左右のリッジ部12とバンク部13はそれぞれリッジ間部14に対して左右対称に設けられている。また、レーザチップ101(レーザダイオードの一例)はその主面をサブマウント17に取り付けられており、以下の説明においては、レーザチップ101の主面側を上、裏面側を下と称する。
As shown in FIG. 1, the multi-beam semiconductor laser L1 according to the present embodiment includes two light emitting portions (locations of the ridge portion 12), and the left and
図1に示すように、GaAs基板1(半導体基板の一例)上にn型クラッド層2(第1クラッド層の一例)が形成され、n型クラッド層2上には、活性層3が形成される。なお、活性層3は多重量子井戸構造であり複数の層にて形成される。そして、活性層3上にはp型第1クラッド層4が形成され、p型第1クラッド層4上にはp型第2クラッド層5(第2クラッド層の一例)が形成され、p型第2クラッド層5上にはp型コンタクト層6が形成される。
As shown in FIG. 1, an n-type cladding layer 2 (an example of a first cladding layer) is formed on a GaAs substrate 1 (an example of a semiconductor substrate), and an
レーザチップ101の主面にはリッジ部12とバンク部13が形成されている。ここで、リッジ部12の上部を除くリッジ部12の側面およびバンク部13の上面および側面には、パッシベーション膜7が形成されている。
On the main surface of the
また、一対のリッジ部12とバンク部13には、p側電極8(第1電極の一例)が形成される。p側電極8の上には、第1Auメッキ層9(第1パターンの一例)が形成される。第1Auメッキ層9の上かつバンク部13の上には、第2Auメッキ層10(第2パターンの一例)が形成される。GaAs基板1の裏面には、n型電極11(第2電極の一例)が形成される。
A p-side electrode 8 (an example of a first electrode) is formed on the pair of
なお、図1に示す例では、第1Auメッキ層9よりも第2Auメッキ層10の幅が狭くなっているが、第1Auメッキ層9をバンク部13の上に配置し、リッジ部12からバンク部13の上の第1Auメッキ層9の上に連続して第2Auメッキ層10が形成されてもよい。
In the example shown in FIG. 1, the width of the second
図1に示す例では、バンク部13の上に形成した第2Auメッキ層10の上面と、サブマウン電極18(第3電極の一例)面に形成された半田材19(ソルダ材の一例)を溶融接着して、レーザチップ101とサブマウント17とを接合し、マルチビーム半導体レーザ装置を形成している。ここで、バンク部13の上に形成した第2Auメッキ層10の上面の高さは、リッジ部12の上に形成した第1Auメッキ層9の上面の高さよりも、バンク部13上に形成した図1での第2Auメッキ層10の厚みの分だけ高くなっているため、半田材19の上面と、リッジ部13の上面とは空隙を挟んで離間している。すなわち、リッジ部13の上面とサブマウント17とは接触していない。なお、半田材19には、AuSn、SnAg、又はSnAgCu系の半田を用いることとしてよい。
In the example shown in FIG. 1, the solder material 19 (an example of a solder material) formed on the upper surface of the second
そして、第1の実施形態に係るマルチビーム半導体レーザL1では、バンク部13の上に形成した第2Auメッキ層10の側面からリッジ部12の上および側面にかけて半田材19と反応しない非半田反応膜15(非反応膜の一例)が形成される。例えば、非半田反応膜には、金属膜(例えばTi、Mo等)、酸化膜(例えばSiO2)、窒化膜(例えばSiN)を用いることとしてよい。
In the multi-beam semiconductor laser L1 according to the first embodiment, the non-solder reaction film that does not react with the
第1の実施形態に係るマルチビーム半導体レーザL1では、サブマウント17の半田材19の溶融が変化して第2Auメッキ層10のサブマウント17との接合領域からリッジ部12側にはみ出しても非半田反応膜15があり、半田材19はリッジ部12周囲の第1メッキ層9もしくはp側電極8と反応しないため応力変動が生じない。そのため、リッジ部12にかかる応力の影響が低減され、偏光角特性への影響が低減される。さらに、左右のリッジ部12に対して影響する応力のばらつきも押さえられるため、それぞれの発光部の偏光角特性が変動してしまうことも防止される。
In the multi-beam semiconductor laser L1 according to the first embodiment, even if the melting of the
[1.2.製造方法]
次に、図2乃至図13に基づいて、第1の実施形態に係るマルチビーム半導体レーザL1の製造方法について説明する。なお、以下に説明する製法、材料および図面に示されるサイズは例であり、これに限定されない。
[1.2. Production method]
Next, a method for manufacturing the multi-beam semiconductor laser L1 according to the first embodiment will be described with reference to FIGS. In addition, the size shown by the manufacturing method, material, and drawing which are demonstrated below is an example, and is not limited to this.
まず、図2に示すように、n型のGaAs基板1上に、MOCVD(Metal Organic Chemical Vapor Deposition)法(有機金属成長法)により、n型クラッド層2を形成する。続いて、MOCVD法により、n型クラッド層2上に、光閉じ込め層、量子井戸層、バリア層、歪量子井戸層からなる活性層3を形成する。
First, as shown in FIG. 2, an n-
その後、活性層3上に、MOCVD法によりp型第1クラッド層4、p型第2クラッド層5およびp型のGaAsを含むコンタクト層6を順次積層する。
Thereafter, a p-type
次に、p型コンタクト層6上に酸化シリコン膜を300nm堆積した後、フォトレジスト膜をマスクにしたドライエッチングによりシリコン酸化膜の一部を除去し、リッジ部12およびバンク部13の形成領域に残ったシリコン酸化膜からなるパターンを形成し、その後フォトレジスト膜を除去する。
Next, after depositing a silicon oxide film having a thickness of 300 nm on the p-
次にリッジ部12およびバンク部13の形成領域に残ったシリコン酸化膜のパターンをマスクとして、ウェットエッチングおよびドライエッチングにてp型コンタクト層6およびp型第2クラッド層5の一部を除去してストライプ形状を形成する。
Next, using the pattern of the silicon oxide film remaining in the formation regions of the
次に、リッジ部12およびバンク部13の形成領域に残ったシリコン酸化膜のパターンをウェットエッチング等で除去した後、GaAs基板1の主面上の全面にCVD(Chemical Vapor Deposition)法によりシリコン酸化膜等のパッシベーション膜7を成膜する。その後、フォトリソグラフィ技術とドライエッチングにより、リッジ部12の上面に形成されたパッシベーション膜7を選択的に除去し、リッジ部12の上部のp型コンタクト層6の上面を露出させる。ここで、リッジ部12の側方に形成したバンク部13はその上面および側面はパッシベーション膜7で被覆される。
Next, the pattern of the silicon oxide film remaining in the formation regions of the
次に、GaAs基板1の主面上の全面に厚さ0.5μm程度のTi/Pt/Auからなるp側電極8を電子ビーム(Electron Beam:EB)蒸着法等を用いて成膜し、フォトリソグラフィ技術とドライエッチング技術により電極パターンを形成する。ここで、p型コンタクト層6の上面とp側電極8は電気的に接続される。
Next, a p-
次に、図2に示すように、フォトリソグラフィ技術にてバンク部13とリッジ部12の上面を開口したフォトレジスト材のパターン20を形成する。このフォトレジストに覆われていないパターン部分に電解メッキによって選択的にメッキ層を形成し、図3に示す第1Auメッキ層9を形成した後、フォトレジスト材のパターン20を除去する。
Next, as shown in FIG. 2, a
次に図4に示すようにフォトリソグラフィ技術にてバンク部13の上面を開口したフォトレジスト材のパターン21を形成する。そして、図5に示すように、フォトレジスト材のパターン21に覆われていない部分に電解メッキによって選択的にAuメッキ層(第2Auメッキ層10)を形成する。そして、第2Auメッキ層10を形成した後、フォトレジスト材のパターン21を除去する。図6には、フォトレジスト材のパターン21を除去した後の、GaAs基板1の主面側の構造を示す。
Next, as shown in FIG. 4, a
次に、図6に示す構造に非半田反応膜15を形成する工程について説明する。非半田反応膜15として、金属膜(例えばTi、Mo等)、酸化膜(例えばSiO2)、窒化膜(例えばSiN)を用いることとしてよく、まず以下においては、非半田反応膜15としては、例えばTi(チタン)、Mo(モリブデン)等の金属膜を用いる場合のレーザチップ101の製造工程について説明する。
Next, the process of forming the
図7に示すように、バンク部13上の第2Auメッキ層10の上面の一部およびリッジ間部14(リッジ12の間)の上面にフォトレジスト材のパターン22を形成する。
As shown in FIG. 7, a
そして、図8に示すように主面側全面に蒸着法を用いて非半田反応膜15を成膜する。
Then, as shown in FIG. 8, a
次にリフトオフ法でフォトレジスト材のパターン22とその上に成膜した非半田反応膜15を除去する。これにより、図9に示す構造が完成する。
Next, the
次に、非半田反応膜15として、例えばSiO2等の酸化膜や、SiN等の窒化膜等の絶縁膜を用いる場合のレーザチップ101の製造工程について説明する。
Next, a manufacturing process of the
非半田反応膜15に絶縁膜を用いる場合には、図6に示す構造の完成後、図10に示すように、主面側全面にCVD法を用いて酸化膜または窒化膜からなる非半田反応膜15を成膜する。
When an insulating film is used as the
次に図11に示すように、フォトレジスト技術によりバンク部13上の第2Auメッキ層10の上面の一部および隣接するリッジ部12の間を開口したフォトレジスト材のパターン23を形成する。
Next, as shown in FIG. 11, a
次に図12に示すように、ウェットエッチングまたはドライエッチングで非半田反応膜15を除去する。その後フォトレジスト材を除去することで、図9に示す構造が完成する。
Next, as shown in FIG. 12, the
次に、図9に示すGaAs基板1の裏面をGaAs基板1の厚さが100μmになるまで薄化加工し、GaAs基板1の裏面にAuを含むn側電極11を蒸着して形成した後、GaAs基板1をそれぞれのチップごとにへき開・ダイシングして分割することにより、レーザチップ101を形成する。その後、レーザチップ101は主面側を下向きにし、バンク部13の上の第2Auメッキ層10からなるパターンを、サブマウント電極18を介して形成された半田材19と接合する。
Next, the back surface of the
この後の工程の図示は省略するが、サブマウント17の裏面をステム上に半田材により接合する。その後、サブマウント電極18に連続するパターンおよびレーザチップ101のn側電極17に通電のためのワイヤボンディングを施し、レーザ光を透過する窓ガラス部を有するキャップを用いて気密封止することで、本実施形態に係る光半導体装置が完成する。ステム、キャップ、ボンディングワイヤ等はレーザダイオード用パッケージとして一般的な部品を用いてよい。
Although illustration of the subsequent steps is omitted, the back surface of the
以上説明した第1の実施形態に係るマルチビーム半導体レーザL1では、サブマウント17の半田材19と接合する第2Auメッキ層10の側面からリッジ部12の上面にかけて非半田反応膜15を形成するようにしたことで、半田材19がリッジ部12側にはみ出た場合でも半田材19とリッジ部12の周囲の電極材は反応しないため応力が生じず、レーザダイオードの偏光角特性の悪化が抑止される。
In the multi-beam semiconductor laser L1 according to the first embodiment described above, the
一方で、図34に示されるように、非半田反応膜15を有さないレーザチップ100をサブマウント17に半田材19で接合したマルチビーム半導体レーザLの場合には、半田材19がリッジ部12側にはみ出した場合には、半田材19がリッジ部の上部又はその周辺の第1Auメッキ層9や第2Auメッキ層10と反応してしまうことで、リッジ部12に応力がかかり、レーザダイオードの偏光角特性が悪化することとなる。
On the other hand, as shown in FIG. 34, in the case of the multi-beam semiconductor laser L in which the laser chip 100 not having the
また特に、発光部が複数箇所存在するマルチビーム半導体レーザでは発光部間の特性を揃える要求があるため、発光部間で偏光角特性のばらつきが生じることは問題であるが、上記の実施形態に係る発明によれば発光部間での偏光角特性のばらつきを生じにくくすることができる。 In particular, in a multi-beam semiconductor laser having a plurality of light emitting portions, since there is a demand to align the characteristics between the light emitting portions, it is problematic that the polarization angle characteristics vary among the light emitting portions. According to such an invention, it is possible to make it difficult for variations in polarization angle characteristics between the light emitting portions to occur.
また、以上説明した第1の実施形態に係るマルチビーム半導体レーザL1の製造方法によれば、非半田反応膜15を所望の位置に形成するための複雑な工程は不要であり、フォトリソグラフィ技術等の既存の技術を用い形成することができる。
In addition, according to the manufacturing method of the multi-beam semiconductor laser L1 according to the first embodiment described above, a complicated process for forming the
[2.第2の実施形態]
次に、本発明の第2の実施形態について説明する。
[2. Second Embodiment]
Next, a second embodiment of the present invention will be described.
[2.1.構造]
図13には、本発明の第2の実施形態に係るマルチビーム半導体レーザL2の要部断面図を示す。図13に示すように、第2の実施形態に係るマルチビーム半導体レーザL2は、第1の実施形態に係るマルチビーム半導体レーザL1と、非半田反応膜15を形成している領域が一部異なっており、他の点は共通しているため、以下では相違点について説明する。
[2.1. Construction]
FIG. 13 is a cross-sectional view of a main part of a multi-beam semiconductor laser L2 according to the second embodiment of the present invention. As shown in FIG. 13, the multi-beam semiconductor laser L2 according to the second embodiment is partially different from the multi-beam semiconductor laser L1 according to the first embodiment in the region where the
第2の実施形態に係るマルチビーム半導体レーザL2では、バンク部13上の第2Auメッキ層10の側面に非半田反応層15を形成する点では、第1の実施形態に係るマルチビーム半導体レーザL1と共通するものの、リッジ部12の上部の第1Auメッキ層9の上面には非半田反応層15を形成しない点で相違している。
In the multi-beam semiconductor laser L2 according to the second embodiment, the multi-beam semiconductor laser L1 according to the first embodiment is formed in that the
図13に示すように、例えば非半田反応層15は、第2Auメッキ層10の上面の端から、第2Auメッキ層10の側面、さらにバンク部13とリッジ部12との間まで形成することとしてよい。第2の実施形態に係るマルチビーム半導体レーザL2においても、半田材19がリッジ部12側にはみ出た場合でも半田材19が第1メッキ層や第2メッキ層と反応することが抑止されるためリッジ部に応力変動の影響が生じず、レーザダイオードの偏光角特性が悪化することを防ぐ。
As shown in FIG. 13, for example, the
[2.2.製造方法]
次に、図14乃至図17に基づいて、第2の実施形態に係るマルチビーム半導体レーザL2の製造方法について説明する。なお、以下においては、第1の実施形態に係るマルチビーム半導体レーザL1と同様の工程については省略し、相違する工程について説明する。第2実施形態に係るマルチビーム半導体レーザL2の製造方法は、第1の実施形態と図10に示す構造が完成するまでの工程は共通するため、以下ではその後の工程について説明する。
[2.2. Production method]
Next, a method for manufacturing the multi-beam semiconductor laser L2 according to the second embodiment will be described with reference to FIGS. In the following, the same steps as those of the multi-beam semiconductor laser L1 according to the first embodiment are omitted, and different steps are described. Since the manufacturing method of the multi-beam semiconductor laser L2 according to the second embodiment is the same as that of the first embodiment until the structure shown in FIG. 10 is completed, the subsequent steps will be described below.
図14に示すように、フォトレジスト技術によりバンク部13上の第2Auメッキ層10の上面の一部および隣接するリッジ部12からリッジ部12に渡って開口したフォトレジスト材のパターン23を形成する。
As shown in FIG. 14, a
次に図15に示すように、ウェットエッチングまたはドライエッチングで非半田反応膜15を除去する。その後フォトレジスト材のパターン23を除去することで、図16に示す構造が完成する。
Next, as shown in FIG. 15, the
なお、図16に示す構造より後の工程については、第1の実施形態と同様としてよいため説明を省略する。 Note that steps subsequent to the structure shown in FIG. 16 may be the same as those in the first embodiment, and thus description thereof is omitted.
[3.第3の実施形態]
次に、本発明の第3の実施形態について説明する。
[3. Third Embodiment]
Next, a third embodiment of the present invention will be described.
図17には、本発明の第3の実施形態に係るマルチビーム半導体レーザL3の要部断面図を示す。図17に示すように、第3の実施形態に係るマルチビーム半導体レーザL3は、第1の実施形態に係るマルチビーム半導体レーザL1と、非半田反応膜15を形成している領域が一部異なっており、他の点は共通しているため、以下では相違点について説明する。
FIG. 17 is a cross-sectional view of a main part of a multi-beam semiconductor laser L3 according to the third embodiment of the present invention. As shown in FIG. 17, the multi-beam semiconductor laser L3 according to the third embodiment is partially different from the multi-beam semiconductor laser L1 according to the first embodiment in the region where the
第1の実施形態に係るマルチビーム半導体レーザL1では、リッジ間部14には非半田反応膜15を形成していないが、第3の実施形態に係るマルチビーム半導体レーザL3では、リッジ間部14にも非半田反応膜15を形成している点で第1の実施形態と相違する。すなわち、第3の実施形態では、レーザチップ103とサブマウント17の1つの接合部からもう一方の接合部に渡って、非半田反応膜15が連続して設けられている。なお、第3の実施形態においては、非半田反応膜15には絶縁性が必要であるため、酸化膜又は窒化膜等の絶縁体を用いることとする。
In the multi-beam semiconductor laser L1 according to the first embodiment, the
[4.第4の実施形態]
次に、本発明の第4の実施形態について説明する。
[4. Fourth Embodiment]
Next, a fourth embodiment of the present invention will be described.
[4.1.構成]
図18には、本発明の第4の実施形態に係るマルチビーム半導体レーザL4の要部断面図を示す。図18に示すように、第4の実施形態に係るマルチビーム半導体レーザL3は、第1の実施形態に係るマルチビーム半導体レーザL1と、非半田反応膜15を形成している領域が一部異なっており、他の点は共通しているため、以下では相違点について説明する。
[4.1. Constitution]
FIG. 18 shows a cross-sectional view of a main part of a multi-beam semiconductor laser L4 according to the fourth embodiment of the present invention. As shown in FIG. 18, the multi-beam semiconductor laser L3 according to the fourth embodiment is partially different from the multi-beam semiconductor laser L1 according to the first embodiment in the region where the
図18に示すように、第4の実施形態に係るマルチビーム半導体レーザL4では、第2Auメッキ層10の面上には非半田反応膜を形成せずに、第1Auメッキ層9に対してのみ非半田反応膜15を形成するようにした点で第1の実施形態と相違する。ただし、第2Auメッキ層10の側面であって第1Auメッキ層9と接する付近においては、非半田反応膜15が形成されている場合も含む。
As shown in FIG. 18, in the multi-beam semiconductor laser L4 according to the fourth embodiment, a non-solder reaction film is not formed on the surface of the second
[4.2.製造方法]
次に、図19乃至図24に基づいて、第4の実施形態に係るマルチビーム半導体レーザL4の製造方法について説明する。なお、以下においては、第1の実施形態に係るマルチビーム半導体レーザL1と同様の工程については省略し、相違する工程について説明する。すなわち、図6に示す構造が完成した後の工程について説明する。
[4.2. Production method]
Next, a method for manufacturing the multi-beam semiconductor laser L4 according to the fourth embodiment will be described with reference to FIGS. In the following, the same steps as those of the multi-beam semiconductor laser L1 according to the first embodiment are omitted, and different steps are described. That is, the process after the structure shown in FIG. 6 is completed will be described.
まず、図6に示す構造に非半田反応膜15を形成する工程について説明する。以下においては、非半田反応膜15としては、例えばTi(チタン)、Mo(モリブデン)等の金属膜を用いる場合のレーザチップ101の製造工程について説明する。
First, the process of forming the
図19に示すように、バンク部の外側(隣接するリッジ部12側を内側、その反対側を外側とする)及び、リッジ間部14(リッジ12の間)の上面にフォトレジスト材のパターン22を形成する。さらに、図19に示すように主面側全面に蒸着法を用いて非半田反応膜15を成膜する。
As shown in FIG. 19, a
次に、リフトオフ法でフォトレジスト材のパターン22とその上に成膜した非半田反応膜15を除去する。これにより、図20に示す構造が完成する。
Next, the
次に、図21に示すように、フォトレジスト技術によりバンク部13上の第2Auメッキ層10の上面の一部を開口したフォトレジスト材のパターン23を形成する。
Next, as shown in FIG. 21, a
次に図22に示すように、ウェットエッチングまたはドライエッチングで非半田反応膜15を除去する。その後フォトレジスト材のパターン23を除去する。
Next, as shown in FIG. 22, the
次に図23に示すように、フォトレジスト材のパターン23に覆われていない部分に電解メッキによって選択的にAuメッキ層(第2Auメッキ層10)を形成する。そして、図24に示すように、第2Auメッキ層10を形成した後、フォトレジスト材のパターン23を除去する。
Next, as shown in FIG. 23, an Au plating layer (second Au plating layer 10) is selectively formed by electrolytic plating on a portion not covered with the
なお、図24に示す構造より後の工程については、第1の実施形態と同様としてよいため説明を省略する。 Note that steps subsequent to the structure shown in FIG. 24 may be the same as those in the first embodiment, and thus description thereof is omitted.
[5.第5の実施形態]
次に、本発明の第5の実施形態について説明する。
[5. Fifth Embodiment]
Next, a fifth embodiment of the present invention will be described.
[5.1.構成]
図25には、本発明の第5の実施形態に係るマルチビーム半導体レーザL5の要部断面図を示す。図25に示すように、第5の実施形態に係るマルチビーム半導体レーザL5は、第2の実施形態に係るマルチビーム半導体レーザL2と、非半田反応膜15を形成している領域が一部異なっており、他の点は共通しているため、以下では相違点について説明する。
[5.1. Constitution]
FIG. 25 shows a cross-sectional view of a main part of a multi-beam semiconductor laser L5 according to the fifth embodiment of the present invention. As shown in FIG. 25, the multi-beam semiconductor laser L5 according to the fifth embodiment is partially different from the multi-beam semiconductor laser L2 according to the second embodiment in the region where the
図25に示すように、第5の実施形態に係るマルチビーム半導体レーザL5では、第2Auメッキ層10には非半田反応膜15を形成しないようにした点で第2の実施形態と相違する。
As shown in FIG. 25, the multi-beam semiconductor laser L5 according to the fifth embodiment is different from the second embodiment in that the
[5.2.製造方法]
次に、図26乃至図30に基づいて、第5の実施形態に係るマルチビーム半導体レーザL5の製造方法について説明する。なお、以下においては、第1の実施形態に係るマルチビーム半導体レーザL1と同様の工程については省略し、相違する工程について説明する。すなわち、図6に示す構造が完成した後の工程について説明する。
[5.2. Production method]
Next, a method for manufacturing the multi-beam semiconductor laser L5 according to the fifth embodiment will be described with reference to FIGS. In the following, the same steps as those of the multi-beam semiconductor laser L1 according to the first embodiment are omitted, and different steps are described. That is, the process after the structure shown in FIG. 6 is completed will be described.
まず、図6に示す構造に非半田反応膜15を形成する工程について説明する。以下においては、非半田反応膜15としては、例えばTi(チタン)、Mo(モリブデン)等の金属膜を用いる場合のレーザチップ101の製造工程について説明する。
First, the process of forming the
図19に示すように、バンク部の外側(隣接するリッジ部12側を内側、その反対側を外側とする)及び、リッジ間部14(リッジ12の間)の上面にフォトレジスト材のパターン22を形成する。さらに、図19に示すように主面側全面に蒸着法を用いて非半田反応膜15を成膜する。
As shown in FIG. 19, a
次に、リフトオフ法でフォトレジスト材のパターン22とその上に成膜した非半田反応膜15を除去する。これにより、図20に示す構造が完成する。
Next, the
次に、図21に示すように、フォトレジスト技術によりバンク部13上の第2Auメッキ層10の上面の一部を開口したフォトレジスト材のパターン23を形成する。
Next, as shown in FIG. 21, a
次に図22に示すように、ウェットエッチングまたはドライエッチングで非半田反応膜15を除去する。その後フォトレジスト材のパターン23を除去する。
Next, as shown in FIG. 22, the
次に図23に示すように、フォトレジスト材のパターン23に覆われていない部分に電解メッキによって選択的にAuメッキ層(第2Auメッキ層10)を形成する。そして、図24に示すように、第2Auメッキ層10を形成した後、フォトレジスト材のパターン23を除去する。
Next, as shown in FIG. 23, an Au plating layer (second Au plating layer 10) is selectively formed by electrolytic plating on a portion not covered with the
なお、図24に示す構造より後の工程については、第1の実施形態と同様としてよいため説明を省略する。 Note that steps subsequent to the structure shown in FIG. 24 may be the same as those in the first embodiment, and thus description thereof is omitted.
まず図3に示す第1Auメッキ層9を形成した後、フォトレジスト材のパターン20を除去する。そして、図26に示すように、主面側全面にCVD法を用いて酸化膜または窒化膜からなる非半田反応膜15を成膜する。
First, after forming the first
次に図27に示すように、フォトレジスト技術によりバンク部13上の第2Auメッキ層10の上面を開口したフォトレジスト材のパターン23を形成する。
Next, as shown in FIG. 27, a
次に図28に示すように、ウェットエッチングまたはドライエッチングで非半田反応膜15を除去する。
Next, as shown in FIG. 28, the
次に図29に示すように、フォトレジスト材のパターン23に覆われていない部分に電解メッキによって選択的にAuメッキ層(第2Auメッキ層10)を形成する。そして、図30に示すように、第2Auメッキ層10を形成した後、フォトレジスト材のパターン23を除去する。
Next, as shown in FIG. 29, an Au plating layer (second Au plating layer 10) is selectively formed by electrolytic plating on a portion not covered with the
なお、図30に示す構造より後の工程については、第1の実施形態と同様としてよいため説明を省略する。 Note that steps subsequent to the structure shown in FIG. 30 may be the same as those in the first embodiment, and thus description thereof is omitted.
[6.変形例]
本発明は上記の実施形態に限定されるものではない。例えば、以下に示すように第1Auメッキ層9と第2Auメッキ層10とが積層される順番を変更してもよい。すなわち、第2Auメッキ層10の上に第1Auメッキ層9が形成されてもよい。図31〜図33には、第1〜第3の実施形態について、第1Auメッキ層9と第2Auメッキ層10の積層順を変更した場合の構成例を示す。
[6. Modified example]
The present invention is not limited to the above embodiment. For example, as shown below, the order in which the first
図31に示されるマルチビーム半導体レーザL1aは、レーザチップ101aに関し、第2Auメッキ層10の上に第1Auメッキ層9が形成されている点で第1の実施形態のレーザチップ101と相違する。そして、図31に示されるように、マルチビーム半導体レーザL1aでは、第1Auメッキ層9がサブマウント電極18と半田材19により接合されている。そして、マルチビーム半導体レーザL1aでは、第1Auメッキ層9の上面において、半田材19との接合部からリッジ部間14に渡って非半田反応膜15が設けられている。
A multi-beam semiconductor laser L1a shown in FIG. 31 is different from the
図32に示されるマルチビーム半導体レーザL2aは、レーザチップ102aに関し、第2Auメッキ層10の上に第1Auメッキ層9が形成されている点で第2の実施形態のレーザチップ102と相違する。そして、図32に示されるように、マルチビーム半導体レーザL2aでは、第1Auメッキ層9がサブマウント電極18と半田材19により接合されている。そして、マルチビーム半導体レーザL2aでは、第1Auメッキ層9の上面において、半田材19との接合部からリッジ部12とバンク部13との間までに渡って非半田反応膜15が設けられている。
A multi-beam semiconductor laser L2a shown in FIG. 32 is different from the
図33に示されるマルチビーム半導体レーザL3aは、レーザチップ103aに関し、第2Auメッキ層10の上に第1Auメッキ層9が形成されている点で第3の実施形態のレーザチップ101と相違する。そして、図33に示されるように、マルチビーム半導体レーザL3aでは、第1Auメッキ層9がサブマウント電極18と半田材19により接合されている。そして、マルチビーム半導体レーザL3aでは、一方の第1Auメッキ層9の半田材19との接合部から、他方の第1Auメッキ層9と半田材19との接合部に渡って非半田反応膜15が設けられている。
A multi-beam semiconductor laser L3a shown in FIG. 33 is different from the
なお、上記の実施形態では発光部を2つ有するマルチビーム半導体レーザについて説明したが、発光部の数は3以上であってもよい。また、本発明は、発光部が1つであるシングルビーム半導体レーザに対しても同様に適用することができるのはもちろんである。 In the above embodiment, a multi-beam semiconductor laser having two light emitting units has been described. However, the number of light emitting units may be three or more. Of course, the present invention can be similarly applied to a single beam semiconductor laser having one light emitting portion.
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
1 GaAs基板、2 n型クラッド層、3 活性層、4 p型第1クラッド層、5 p型第2クラッド層、6 p型コンタクト層、7 パッシベーション膜、8 p側電極、9 第1Auメッキ層9、10 第2Auメッキ層、11 n側電極、12 リッジ部、13 バンク部、14 リッジ間部、15 非半田反応膜、100〜105,101a,102a,103a レーザチップ、17 サブマウント、18 サブマウント電極、19 半田材、20〜23 パターン。
1 GaAs substrate, 2 n-type cladding layer, 3 active layer, 4 p-type first cladding layer, 5 p-type second cladding layer, 6 p-type contact layer, 7 passivation film, 8 p-side electrode, 9 first
Claims (10)
前記レーザダイオードは、
前記半導体基板の主面側に形成される、第1導電型の第1クラッド層と、
前記第1クラッド層の上部に形成される活性層と、
前記活性層の上部に形成される第2導電型の第2クラッド層と、
リッジ部と、
当該リッジ部の側方に形成される凸状のバンク部と、
前記リッジ部及び前記バンク部の上部に渡って形成され、前記リッジ部と電気的に接続される第1電極と、
前記半導体基板の裏面に形成される第2電極と、
前記第1電極の上部において、前記リッジ部及び前記バンク部の上部に渡って形成される第1パターンと、
前記第1電極の上部において、前記バンク部の上部に形成される第2パターンと、を有し、
前記第2パターンは、前記第1パターンの下に形成され、
前記バンク部の上部の前記第1パターンの上面が、前記サブマウント上に形成される第3電極とソルダ材により接合され、
前記半導体基板の主面から前記リッジ部の上部の前記第1パターンの上面までの高さは、前記半導体基板の主面から前記第3電極までの高さよりも低く、
前記第1パターンの上面のうち、少なくとも前記リッジ部と前記バンク部の上部の間の領域に前記ソルダ材と反応しない非反応膜が形成され、且つ、当該非反応膜が、前記第2パターンの側面にさらに形成される
ことを特徴とする光半導体装置。 An optical semiconductor device in which a laser diode having a light emitting portion formed on a semiconductor substrate is joined to a submount by a junction down method,
The laser diode is
A first cladding layer of a first conductivity type formed on the main surface side of the semiconductor substrate;
An active layer formed on the first cladding layer;
A second conductivity type second cladding layer formed on the active layer;
The ridge,
A convex bank formed on the side of the ridge,
A first electrode formed over the ridge portion and the bank portion and electrically connected to the ridge portion;
A second electrode formed on the back surface of the semiconductor substrate;
A first pattern formed over the first electrode and over the ridge portion and the bank portion;
A second pattern formed on an upper portion of the bank portion at the upper portion of the first electrode;
The second pattern is formed under the first pattern,
The upper surface of the first pattern at the upper part of the bank part is bonded to a third electrode formed on the submount by a solder material,
The height from the main surface of the semiconductor substrate to the upper surface of the first pattern above the ridge portion is lower than the height from the main surface of the semiconductor substrate to the third electrode,
A non-reactive film that does not react with the solder material is formed at least in a region between the ridge portion and the upper portion of the bank portion of the upper surface of the first pattern, and the non-reactive film is formed of the second pattern. An optical semiconductor device further formed on a side surface.
ことを特徴とする請求項1に記載の光半導体装置。 2. The optical semiconductor device according to claim 1 , wherein the non-reactive film is formed from a joint portion with the solder material of the first pattern to an upper portion of the ridge portion.
ことを特徴とする請求項1又は2に記載の光半導体装置。 The non-reactive film, an optical semiconductor device according to claim 1 or 2, characterized in that it is formed to cover the top of the ridge portion.
前記第1の前記レーザダイオードの前記バンク部と、前記第2の前記レーザダイオードの前記バンク部との間に、前記第1の前記レーザダイオードの前記リッジ部と、前記第2の前記レーザダイオードの前記リッジ部が形成される
ことを特徴とする請求項1乃至3のいずれかに記載の光半導体装置。 The semiconductor substrate is formed with the first laser diode and the second laser diode,
Between the bank part of the first laser diode and the bank part of the second laser diode, the ridge part of the first laser diode and the second laser diode the optical semiconductor device according to any one of claims 1 to 3, characterized in that the ridge portion is formed.
ことを特徴とする請求項4に記載の光半導体装置。 The optical semiconductor device according to claim 4 , wherein the non-reactive film is further provided between the ridge portion of the first laser diode and the ridge portion of the second laser diode. .
ことを特徴とする請求項1乃至5のいずれかに記載の光半導体装置。 The non-reactive layer, the optical semiconductor device according to any of claims 1 to 5, characterized in that a metal.
前記金属は、チタン又はモリブデンの金属である
ことを特徴とする請求項6に記載の光半導体装置。 The solder material is solder,
The optical semiconductor device according to claim 6 , wherein the metal is titanium or molybdenum.
ことを特徴とする請求項1乃至7のいずれかに記載の光半導体装置。 The non-reactive layer, the optical semiconductor device according to any one of claims 1 to 7, characterized in that an oxide film or a nitride film.
前記非反応膜は、シリコン酸化膜又はシリコン窒化膜である
ことを特徴とする請求項8に記載の光半導体装置。 The solder material is solder,
The optical semiconductor device according to claim 8 , wherein the non-reactive film is a silicon oxide film or a silicon nitride film.
ことを特徴とする請求項7又は9に記載の光半導体装置。 The solder, AuSn, an optical semiconductor device according to claim 7 or 9, characterized in that a solder SnAg, or SnAgCu-based.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014211504A JP6173994B2 (en) | 2014-10-16 | 2014-10-16 | Optical semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014211504A JP6173994B2 (en) | 2014-10-16 | 2014-10-16 | Optical semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016082050A JP2016082050A (en) | 2016-05-16 |
JP6173994B2 true JP6173994B2 (en) | 2017-08-02 |
Family
ID=55958985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014211504A Active JP6173994B2 (en) | 2014-10-16 | 2014-10-16 | Optical semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6173994B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6900798B2 (en) * | 2017-06-16 | 2021-07-07 | ウシオ電機株式会社 | Multi-beam type semiconductor laser element and multi-beam type semiconductor laser device |
WO2021111536A1 (en) * | 2019-12-04 | 2021-06-10 | 三菱電機株式会社 | Semiconductor laser element, method for manufacturing same, and semiconductor laser device |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2703908B2 (en) * | 1987-11-20 | 1998-01-26 | 日本電気株式会社 | Compound semiconductor device |
US5027189A (en) * | 1990-01-10 | 1991-06-25 | Hughes Aircraft Company | Integrated circuit solder die-attach design and method |
JP3350152B2 (en) * | 1993-06-24 | 2002-11-25 | 三菱電機株式会社 | Semiconductor device and method of manufacturing the same |
JPH1197789A (en) * | 1997-09-17 | 1999-04-09 | Fujitsu Ltd | Semiconductor laser |
JP2004087866A (en) * | 2002-08-28 | 2004-03-18 | Hitachi Ltd | Semiconductor optical element and package therewith, and optical module |
JP4908982B2 (en) * | 2005-09-30 | 2012-04-04 | シャープ株式会社 | Semiconductor laser element |
JP5465514B2 (en) * | 2009-11-19 | 2014-04-09 | 日本オクラロ株式会社 | Optical semiconductor device |
JP5621334B2 (en) * | 2010-06-10 | 2014-11-12 | 富士電機株式会社 | Semiconductor device and manufacturing method of semiconductor device |
JP6125166B2 (en) * | 2012-07-17 | 2017-05-10 | ウシオオプトセミコンダクター株式会社 | Multi-beam semiconductor laser device |
-
2014
- 2014-10-16 JP JP2014211504A patent/JP6173994B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016082050A (en) | 2016-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5465514B2 (en) | Optical semiconductor device | |
US11626707B2 (en) | Semiconductor laser diode | |
JP4847780B2 (en) | Semiconductor laser diode, manufacturing method thereof, and semiconductor laser diode assembly | |
JP2008252069A (en) | Method for fabricating semiconductor laser element, and the semiconductor laser element | |
US20100059790A1 (en) | Nitride-based semiconductor device and method of manufacturing the same | |
US20110281382A1 (en) | Nitride-based semiconductor device and method of fabricating the same | |
US8619829B2 (en) | Semiconductor laser device | |
JP4697488B2 (en) | Multi-beam semiconductor laser | |
JP2008205139A (en) | Nitride semiconductor laser device | |
JP6173994B2 (en) | Optical semiconductor device | |
JP4470819B2 (en) | Optical element | |
US20090323746A1 (en) | Nitride Semiconductor Laser and Method for Fabricating Same | |
JP2017034080A (en) | Semiconductor light-emitting element | |
JP2009188273A (en) | Junction-down type optical semiconductor element, and optical semiconductor device | |
JP6140101B2 (en) | Semiconductor optical device | |
JP2018098264A (en) | Quantum cascade semiconductor laser | |
JP2012054474A (en) | Semiconductor laser device | |
JP2006100369A (en) | Semiconductor laser device and its manufacturing method | |
JP6037484B2 (en) | Manufacturing method of semiconductor laser device | |
JP2005217255A (en) | Semiconductor laser and its manufacturing method | |
JP5437109B2 (en) | Semiconductor laser device | |
US20240162686A1 (en) | Semiconductor laser | |
JP2019135748A (en) | Vertical resonance type surface light emission laser | |
JP4522333B2 (en) | Manufacturing method of semiconductor laser device | |
JP2010098001A (en) | Semiconductor laser device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170705 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6173994 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |