JP2004193179A - Ic package - Google Patents

Ic package Download PDF

Info

Publication number
JP2004193179A
JP2004193179A JP2002356069A JP2002356069A JP2004193179A JP 2004193179 A JP2004193179 A JP 2004193179A JP 2002356069 A JP2002356069 A JP 2002356069A JP 2002356069 A JP2002356069 A JP 2002356069A JP 2004193179 A JP2004193179 A JP 2004193179A
Authority
JP
Japan
Prior art keywords
package
external terminal
printed wiring
wiring board
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002356069A
Other languages
Japanese (ja)
Inventor
Aiko Imai
愛子 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2002356069A priority Critical patent/JP2004193179A/en
Publication of JP2004193179A publication Critical patent/JP2004193179A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an IC package which can contribute to multiple pin forming/down sizing at a low cost. <P>SOLUTION: The IC package 100 having a semiconductor integrated circuit 11 therein includes a first external terminal 14 provided in a package body so as to direct toward the printed circuit board 13 side at the first external terminal 14 mounting time on the printed circuit board 13, and a second external terminal 15 provided to the center side of the package at an opposite side to the side at which the first external terminal 14 is directed. A plurality of signal lines drawn from the semiconductor integrated circuit 11 are connected to the first external terminal 14 and the second external terminal 15, and a solder connecting land is formed at the second external terminal 15. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、ICパッケージに係り、特に、安価で多ピン化・ダウンサイジング化を実現できるICパッケージに関する。
【0002】
【従来の技術】
従来より、半導体集積回路では、多ピン化およびダウンサイジング化の要求に対して、BGA、CSP等の薄型、小型、多ピンパッケージの開発が進んでいる。しかしながら、半導体集積回路の進化に対応したプリント配線板の開発はそれほど進んでおらず、半導体集積回路パッケージのダウンサイジングが進むほど、ピン数の制約が生じている。従来の一般的なプリント配線板に対して、下面に外部端子列を持つパッケージの場合、多ピン列化するには、パッケージ下面の外周にピンを配置して外周から信号線を外部に引き出している。
すなわち、図5(a)に示すように、BGAパッケージ1の下面は、外周部にのみ外部端子列2が配列されており、中央部には外部端子列は配置されていない。図5(b)のように、パッケージ下面には0.8mm程度のピン間ピッチの外部端子列(バンプ)を持つようなCSPやBGAパッケージでは、プリント配線板の表層および2層目を用いて外部に配線する必要があるので、千鳥格子としても4列の外部端子列のみが有効となり、パッケージ中央部に外部端子列を設けることができなかった。
つまり、図5(c)の断面図に示したように、多層プリント配線板では、表層と2層目の配置の場合は1枚のプリント配線板のみにスルーホールを設けた後に多層化すればよいが、貫通孔と1−2層間以外にスルーホールを設けることは、多層化した後の表層部分のメッキ層が厚くなり、配線加工が困難になるため量産性に向いておらず、実現不可能であった。
このように、中央部にピンを配置してもそこからは外部に信号線を引き出せないため、パッケージ下面の中央部には外部端子列を配置しないようにしたり、ビルドアップ工法と呼ばれる特殊な工法で作成した多層プリント配線板を用いるなどしている。
あるいは、特開平11−68026号公報のように、配線用補助パッケージを用いてICの中央寄りにある外部端子列を配線するようにした技術も提案されている。
【特許文献1】特開平11−68026号公報
【0003】
【発明が解決しようとする課題】
しかしながら、パッケージの中央寄りに外部端子列を配列しないのでは多ピン化およびダウンサイジング化に貢献することはできない。また、ビルドアップ工法を用いた多層プリント配線板は高価なため、これを使用すればコストアップを招いてしまう。また、特開平11−68026号公報の技術では、プリント配線板には導電処理を施したスルーホールの形成が必ず必要となり、加工に手間がかかると共にコストも増大していた。
そこで、本発明は、上述の問題点を解決するためになされたもので、安価で多ピン化・ダウンサイジング化に貢献できるICパッケージを提供することを目的とする。
【0004】
【課題を解決するための手段】
上述の問題点を解決するために、請求項1記載の発明では、半導体集積回路を内部に有するICパッケージにおいて、プリント配線板へ実装したときに前記プリント配線板側を向くように第1の外部端子が設けられ、前記第1の外部端子が向く側の反対側に第2の外部端子が設けられ、前記半導体集積回路から引き出された信号線が前記第1の外部端子および前記第2の外部端子に接続され、前記第2の外部端子にはハンダ接続用のランドが形成されているICパッケージを最も主要な特徴とする。
請求項2記載の発明では、前記第1の外部端子と前記第2の外部端子は前記半導体集積回路の同一の信号線に接続されているICパッケージを主要な特徴とする。
請求項3記載の発明では、前記第2の外部端子と前記プリント配線板は内部に半導体集積回路を含まずに接続線のみを内蔵した配線用補助パッケージによって接続されているICパッケージを主要な特徴とする。
【0005】
【発明の実施の形態】
以下、図面により本発明の実施の形態を詳細に説明する。図1は本発明の第1の実施例であるICパッケージ100の断面図である。同図に示すように、ICパッケージ100は、この例ではプラスティックで固めた直方体状のケースであり、内部に半導体集積回路11を有している。半導体集積回路11からは複数の信号線12が外部に向かって引き出され、プリント配線板13側を向く第1の外部端子14と第1の外部端子14の反対側であってパッケージの中央寄りにある第2の外部端子15に接続されている。この例のICパッケージ100はBGA(Ball Grid Array)と呼ばれるパッケージであり、第1の外部端子14を構成する複数のボール状のハンダを加熱してプリント配線板へ圧着できるようになっている。
一方、第2の外部端子15は図2のようにICパッケージ100の上面にハンダ接続用のランドとして構成されている。
このように構成されたICパッケージ100では、パッケージの中央寄りに外部端子を配しているので、多ピン化およびダウンサイジング化に貢献することができる。また、ICパッケージ100をプリント配線板13に実装しても第2の外部端子15が露出しているので、パッケージの中央寄りに配された端子であっても配線が容易で、ビルドアップ工法を用いた高価な多層プリント配線板ではなく、従来の安価なプリント配線板13を用いることでコストアップを抑えることができる。また、プリント配線板13にはスルーホールを形成しなくてもよいので、加工に手間がかからない。
【0006】
続いて、本発明の第2の実施例について説明する。図3は本発明の第3の実施例であるICパッケージ200の断面図である。同図に示すように、ICパッケージ200では、第1の外部端子14と所定の第2の外部端子15を半導体回路11の同一の信号線12に接続したものである。具体的には、パッケージの中央寄りに複数設けたランドとしての第2の外部端子15とパッケージ本体を介して対向する位置に複数の第1の外部端子14を設け、それぞれの端子を同一の信号線12に接続することで、どちらの端子も使用できるようにしている。なお、ICパッケージ200を上面から見た様子はICパッケージ100の上面図を示す図2と同じである。
このように構成されたICパッケージ200では、パッケージの下面側(プリント配線板13側)と上面側に同一の信号線12につながれた端子を備え、レイアウト設計の都合に応じて使用する端子を選択することができるので、レイアウト設計の自由度を高めることができる。また、パッケージの中央寄りに外部端子を配しているので、多ピン化およびダウンサイジング化に貢献することができる。また、ICパッケージ200をプリント配線板13に実装しても第2の外部端子15が露出しているので、パッケージの中央寄りに配された端子であっても配線が容易で、ビルドアップ工法を用いた高価な多層プリント配線板ではなく、従来の安価なプリント配線板13を用いることでコストアップを抑えることができる。また、プリント配線板13にはスルーホールを形成しなくてもよいので、加工に手間がかからない。
【0007】
次に、本発明の第3の実施例について説明する。図4は本発明の第3の実施例であるICパッケージ300の断面図である。ICパッケージ300は配線用補助パッケージ21を有し、これによって第2の外部端子とプリント配線板13をつなぐようにしたものである。図の例は第2の実施例で説明したICパッケージ200に対して配線を施したものである。
配線用補助パッケージ21はこの例ではプラスティックで固めた直方体状のパッケージで、内部には半導体集積回路を有さず、接続線22のみが備えられている。1本の接続線22では、パッケージ本体の2箇所に線の出口があり、ここにはIC側端子23とプリント配線板側端子24が設けられている。IC側端子23はハンダをボール状にしたもので熱を与えることで相手側端子に圧着される。
このように構成された配線用補助パッケージ21は図4のように、ICパッケージ200を覆い被すように配され、ICパッケージ200の第2の外部端子15(図3参照)にIC側端子23が接続され、プリント配線板13にプリント配線板側端子24が接続される。なお、この例では、ICパッケージ200を用いた場合を説明したが、ICパッケージ100を用いてもよい。
したがって、ICパッケージ300では、配線用補助パッケージ21を備え、これがICパッケージ200を覆うようにして直接接続されているので、ICパッケージ200からの熱をよく吸収し、外部に放出することができる。すなわち、IC部品から発せられる熱を効果的に外部に放出できるという効果を奏する。また、パッケージの中央寄りに外部端子を配しているので、多ピン化およびダウンサイジング化に貢献することができる。また、配線用補助パッケージ21を備えているので、ビルドアップ工法を用いた高価な多層プリント配線板ではなく、従来の安価なプリント配線板13を用いることでコストアップを抑えることができる。また、プリント配線板13にはスルーホールを形成しなくてもよいので、加工に手間がかからない。
【0008】
【発明の効果】
以上説明したように、請求項1によれば、パッケージの中央寄りに外部端子を配しているので、多ピン化およびダウンサイジング化に貢献することができる。また、ICパッケージをプリント配線板に実装しても第2の外部端子が露出しているので、パッケージの中央寄りに配された端子であっても配線が容易で、ビルドアップ工法を用いた高価な多層プリント配線板ではなく、従来の安価なプリント配線板を用いることでコストアップを抑えることができる。また、プリント配線板にはスルーホールを形成しなくてもよいので、加工に手間がかからない。
請求項2によれば、パッケージの下面側(プリント配線板側)と上面側に同一の信号線につながれた端子を備え、レイアウト設計時の都合に応じて使用する端子を選択することができるので、レイアウト設計における自由度を高めることができる。また、パッケージの中央寄りに外部端子を配しているので、多ピン化およびダウンサイジング化に貢献することができる。また、ICパッケージをプリント配線板に実装しても第2の外部端子が露出しているので、パッケージの中央寄りに配された端子であっても配線が容易で、ビルドアップ工法を用いた高価な多層プリント配線板ではなく、従来の安価なプリント配線板を用いることでコストアップを抑えることができる。また、プリント配線板にはスルーホールを形成しなくてもよいので、加工に手間がかからない。
請求項3によれば、配線用補助パッケージを備え、これがICパッケージを覆うようにして直接接続されているので、ICパッケージからの熱をよく吸収し、外部に放出することができる。すなわち、IC部品から発せられる熱を効果的に外部に放出できるという効果を奏する。また、パッケージの中央寄りに外部端子を配しているので、多ピン化およびダウンサイジング化に貢献することができる。また、配線用補助パッケージを備えているので、ビルドアップ工法を用いた高価な多層プリント配線板ではなく、従来の安価なプリント配線板を用いることでコストアップを抑えることができる。また、プリント配線板にはスルーホールを形成しなくてもよいので、加工に手間がかからない。
【図面の簡単な説明】
【図1】ICパッケージ100の断面図である。
【図2】ICパッケージ100の上面図である。
【図3】ICパッケージ200の断面図である。
【図4】ICパッケージ300の断面図である。
【図5】一従来例としてのBGAパッケージの下面の配置図とプリント配線板の断面図である。
【符号の説明】
1 BGAパッケージ
2 外部端子列
11 半導体集積回路
12 信号線
13 プリント配線板
14 第1の外部端子
15 第2の外部端子
21 配線用補助パッケージ
22 接続線
23 IC側端子
24 プリント配線板側端子
100、200、300 ICパッケージ
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an IC package, and more particularly to an IC package that can be implemented at a low cost and with a large number of pins and downsizing.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, in a semiconductor integrated circuit, development of a thin, small, multi-pin package such as a BGA and a CSP has been advanced in response to a demand for multi-pin and downsizing. However, the development of printed wiring boards corresponding to the evolution of semiconductor integrated circuits has not progressed so much, and as the downsizing of semiconductor integrated circuit packages progresses, the number of pins is restricted. In the case of a package that has an external terminal array on the lower surface of a conventional general printed wiring board, to form a multi-pin array, pins are arranged on the outer periphery of the lower surface of the package and signal lines are drawn out from the outer periphery to the outside. I have.
That is, as shown in FIG. 5A, on the lower surface of the BGA package 1, the external terminal rows 2 are arranged only in the outer peripheral portion, and the external terminal rows are not arranged in the central portion. As shown in FIG. 5B, in a CSP or BGA package having an external terminal array (bump) with a pitch between pins of about 0.8 mm on the lower surface of the package, the surface layer and the second layer of the printed wiring board are used. Since external wiring is required, only four external terminal rows are effective as a staggered grid, and the external terminal rows cannot be provided in the center of the package.
That is, as shown in the cross-sectional view of FIG. 5C, in the multilayer printed wiring board, in the case of the arrangement of the surface layer and the second layer, the multilayered structure is formed after providing the through hole only in one printed wiring board. However, providing a through-hole other than the through-hole and the 1-2 layer is not feasible for mass production because the plating layer on the surface layer after the multi-layering becomes thick and wiring processing becomes difficult. It was possible.
In this way, even if pins are placed in the center, signal lines cannot be drawn out from there.Therefore, no external terminal row should be placed in the center of the lower surface of the package, or a special method called build-up method For example, a multi-layer printed wiring board prepared in the above section is used.
Alternatively, as disclosed in Japanese Patent Application Laid-Open No. H11-68026, a technique has been proposed in which an external terminal row near the center of an IC is wired using an auxiliary wiring package.
[Patent Document 1] Japanese Patent Application Laid-Open No. 11-68026
[Problems to be solved by the invention]
However, if the external terminal row is not arranged near the center of the package, it cannot contribute to increasing the number of pins and downsizing. In addition, since a multilayer printed wiring board using a build-up method is expensive, use of the same increases the cost. Further, in the technique disclosed in Japanese Patent Application Laid-Open No. 11-68026, it is necessary to form a through-hole subjected to a conductive treatment on a printed wiring board, which requires a lot of work and increases costs.
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to provide an inexpensive IC package which can contribute to increasing the number of pins and downsizing.
[0004]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, in the invention according to the first aspect, in an IC package having a semiconductor integrated circuit therein, a first external package is directed to the printed wiring board side when mounted on the printed wiring board. A terminal is provided, a second external terminal is provided on the side opposite to the side facing the first external terminal, and a signal line drawn from the semiconductor integrated circuit is connected to the first external terminal and the second external terminal. The main feature of the IC package is that it is connected to a terminal and the second external terminal is provided with a land for solder connection.
In the invention described in claim 2, the first external terminal and the second external terminal are mainly characterized by an IC package connected to the same signal line of the semiconductor integrated circuit.
According to the third aspect of the present invention, the second external terminal and the printed wiring board are principally characterized by an IC package connected by a wiring auxiliary package having only a connection line therein without including a semiconductor integrated circuit therein. And
[0005]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a sectional view of an IC package 100 according to a first embodiment of the present invention. As shown in the figure, the IC package 100 is a rectangular solid case hardened with plastic in this example, and has a semiconductor integrated circuit 11 inside. A plurality of signal lines 12 are drawn out from the semiconductor integrated circuit 11 to the outside, and the first external terminal 14 facing the printed wiring board 13 and the opposite side of the first external terminal 14 near the center of the package. It is connected to a certain second external terminal 15. The IC package 100 of this example is a package called a BGA (Ball Grid Array), which is capable of heating a plurality of ball-shaped solders constituting the first external terminals 14 and crimping the solder to a printed wiring board.
On the other hand, the second external terminal 15 is formed as a land for solder connection on the upper surface of the IC package 100 as shown in FIG.
In the IC package 100 configured as described above, since the external terminals are arranged near the center of the package, it is possible to contribute to increasing the number of pins and downsizing. Further, even if the IC package 100 is mounted on the printed wiring board 13, the second external terminals 15 are exposed. Therefore, even if the terminals are arranged near the center of the package, wiring is easy. By using the conventional inexpensive printed wiring board 13 instead of the expensive multilayer printed wiring board used, an increase in cost can be suppressed. Further, since it is not necessary to form through holes in the printed wiring board 13, processing is not troublesome.
[0006]
Next, a second embodiment of the present invention will be described. FIG. 3 is a sectional view of an IC package 200 according to a third embodiment of the present invention. As shown in the figure, in the IC package 200, a first external terminal 14 and a predetermined second external terminal 15 are connected to the same signal line 12 of the semiconductor circuit 11. Specifically, a plurality of first external terminals 14 are provided at positions opposed to the second external terminals 15 as lands provided near the center of the package via the package body, and each terminal is connected to the same signal. By connecting to the line 12, either terminal can be used. The state of the IC package 200 viewed from above is the same as FIG. 2 showing a top view of the IC package 100.
In the IC package 200 configured as described above, terminals connected to the same signal line 12 are provided on the lower surface side (the printed wiring board 13 side) and the upper surface side of the package, and a terminal to be used is selected according to the layout design. Therefore, the degree of freedom in layout design can be increased. Further, since the external terminals are arranged near the center of the package, it is possible to contribute to increase in the number of pins and downsizing. Further, since the second external terminals 15 are exposed even when the IC package 200 is mounted on the printed wiring board 13, wiring is easy even for terminals arranged near the center of the package. By using the conventional inexpensive printed wiring board 13 instead of the expensive multilayer printed wiring board used, an increase in cost can be suppressed. Further, since it is not necessary to form through holes in the printed wiring board 13, processing is not troublesome.
[0007]
Next, a third embodiment of the present invention will be described. FIG. 4 is a sectional view of an IC package 300 according to a third embodiment of the present invention. The IC package 300 has a wiring auxiliary package 21, which connects the second external terminal to the printed wiring board 13. In the example of the figure, wiring is applied to the IC package 200 described in the second embodiment.
In this example, the wiring auxiliary package 21 is a rectangular parallelepiped package solidified with plastic, and does not have a semiconductor integrated circuit therein, and is provided with only the connection line 22. In one connection line 22, there are two line outlets in the package body, where an IC terminal 23 and a printed wiring board terminal 24 are provided. The IC-side terminal 23 is formed by soldering into a ball shape and is crimped to the partner terminal by applying heat.
The wiring auxiliary package 21 configured as described above is disposed so as to cover the IC package 200 as shown in FIG. 4, and the IC side terminal 23 is connected to the second external terminal 15 (see FIG. 3) of the IC package 200. Are connected, and the printed wiring board side terminal 24 is connected to the printed wiring board 13. In this example, the case where the IC package 200 is used has been described, but the IC package 100 may be used.
Therefore, the IC package 300 includes the wiring auxiliary package 21 and is directly connected so as to cover the IC package 200, so that heat from the IC package 200 can be well absorbed and released to the outside. That is, there is an effect that heat generated from the IC component can be effectively released to the outside. Further, since the external terminals are arranged near the center of the package, it is possible to contribute to increase in the number of pins and downsizing. Further, since the wiring auxiliary package 21 is provided, it is possible to suppress an increase in cost by using a conventional inexpensive printed wiring board 13 instead of an expensive multilayer printed wiring board using a build-up method. Further, since it is not necessary to form through holes in the printed wiring board 13, processing is not troublesome.
[0008]
【The invention's effect】
As described above, according to the first aspect, since the external terminals are arranged near the center of the package, it is possible to contribute to increasing the number of pins and downsizing. In addition, since the second external terminals are exposed even when the IC package is mounted on a printed wiring board, wiring can be easily performed even if the terminals are arranged near the center of the package, and an expensive method using a build-up method is used. By using a conventional inexpensive printed wiring board instead of a simple multilayer printed wiring board, cost increase can be suppressed. In addition, since it is not necessary to form a through hole in the printed wiring board, processing is not troublesome.
According to the second aspect, the terminals connected to the same signal line are provided on the lower surface side (printed wiring board side) and the upper surface side of the package, and the terminals to be used can be selected according to the convenience of layout design. Thus, the degree of freedom in layout design can be increased. In addition, since the external terminals are arranged near the center of the package, it is possible to contribute to increasing the number of pins and downsizing. In addition, since the second external terminals are exposed even when the IC package is mounted on a printed wiring board, wiring can be easily performed even if the terminals are arranged near the center of the package, and an expensive method using a build-up method is used. Using a conventional inexpensive printed wiring board instead of a simple multilayer printed wiring board can suppress an increase in cost. In addition, since it is not necessary to form a through hole in the printed wiring board, processing is not troublesome.
According to the third aspect, since the auxiliary wiring package is provided and is directly connected so as to cover the IC package, the heat from the IC package can be well absorbed and released to the outside. That is, there is an effect that heat generated from the IC component can be effectively released to the outside. Further, since the external terminals are arranged near the center of the package, it is possible to contribute to increase in the number of pins and downsizing. Further, since the wiring auxiliary package is provided, it is possible to suppress an increase in cost by using a conventional inexpensive printed wiring board instead of an expensive multilayer printed wiring board using a build-up method. Further, since it is not necessary to form a through hole in the printed wiring board, the processing is not troublesome.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of an IC package 100.
FIG. 2 is a top view of the IC package 100.
FIG. 3 is a cross-sectional view of the IC package 200.
FIG. 4 is a cross-sectional view of the IC package 300.
FIG. 5 is a layout view of a lower surface of a BGA package as a conventional example and a cross-sectional view of a printed wiring board.
[Explanation of symbols]
Reference Signs List 1 BGA package 2 External terminal array 11 Semiconductor integrated circuit 12 Signal line 13 Printed wiring board 14 First external terminal 15 Second external terminal 21 Wiring auxiliary package 22 Connection line 23 IC side terminal 24 Printed wiring board side terminal 100 200, 300 IC package

Claims (3)

半導体集積回路を内部に有するICパッケージにおいて、
プリント配線板へ実装したときに前記プリント配線板側を向く面に第1の外部端子が設けられ、前記第1の外部端子とは反対側の面に第2の外部端子が設けられ、前記半導体集積回路から引き出された信号線が前記第1の外部端子および前記第2の外部端子に接続され、前記第2の外部端子にはハンダ接続用のランドが形成されていることを特徴とするICパッケージ。
In an IC package having a semiconductor integrated circuit therein,
A first external terminal is provided on a surface facing the printed wiring board when mounted on a printed wiring board, and a second external terminal is provided on a surface opposite to the first external terminal; An IC characterized in that a signal line drawn from an integrated circuit is connected to the first external terminal and the second external terminal, and a land for solder connection is formed on the second external terminal. package.
前記第1の外部端子と前記第2の外部端子は前記半導体集積回路の同一の信号線に接続されていることを特徴とする請求項1記載のICパッケージ。2. The IC package according to claim 1, wherein the first external terminal and the second external terminal are connected to a same signal line of the semiconductor integrated circuit. 前記第2の外部端子と前記プリント配線板は内部に半導体集積回路を含まずに接続線のみを内蔵した配線用補助パッケージによって接続されていることを特徴とする請求項1記載のICパッケージ。2. The IC package according to claim 1, wherein the second external terminal and the printed wiring board are connected by a wiring auxiliary package including only connection lines without including a semiconductor integrated circuit therein.
JP2002356069A 2002-12-06 2002-12-06 Ic package Pending JP2004193179A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002356069A JP2004193179A (en) 2002-12-06 2002-12-06 Ic package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002356069A JP2004193179A (en) 2002-12-06 2002-12-06 Ic package

Publications (1)

Publication Number Publication Date
JP2004193179A true JP2004193179A (en) 2004-07-08

Family

ID=32756500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002356069A Pending JP2004193179A (en) 2002-12-06 2002-12-06 Ic package

Country Status (1)

Country Link
JP (1) JP2004193179A (en)

Similar Documents

Publication Publication Date Title
US7586188B2 (en) Chip package and coreless package substrate thereof
KR100258263B1 (en) Arrangement of pads and through-holes for semiconductor package
US7906835B2 (en) Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
US20120013002A1 (en) Package structure
US20060267215A1 (en) Semiconductor device, semiconductor device mounting board, and method for mounting semiconductor device
JPH1168026A (en) Wiring auxiliary package and printed circuit wiring board structure
US11967587B2 (en) IC package with top-side memory module
US6133134A (en) Ball grid array integrated circuit package
JP2001230513A (en) Printed board and its manufacturing method
US7161812B1 (en) System for arraying surface mount grid array contact pads to optimize trace escape routing for a printed circuit board
JP2001168233A (en) Multiple-line grid array package
KR20040083192A (en) Solder ball package
JP2010232616A (en) Semiconductor device, and wiring board
US7479704B2 (en) Substrate improving immobilization of ball pads for BGA packages
JP3330468B2 (en) Wiring board and semiconductor device
JP3166490B2 (en) BGA type semiconductor device
US20060006533A1 (en) Motherboard structure for preventing short circuit
JP2004193179A (en) Ic package
US8530754B2 (en) Printed circuit board having adaptable wiring lines and method for manufacturing the same
JPH11163489A (en) Mounting structure of electronic component
US11670574B2 (en) Semiconductor device
JP2010153751A (en) Semiconductor package
US20130153278A1 (en) Ball grid array package and method of manufacturing the same
JP3703662B2 (en) Semiconductor device
JP2001144207A (en) Multi-layer wiring board and semiconductor device