JP2004191484A - 半導体装置及び電子機器 - Google Patents

半導体装置及び電子機器 Download PDF

Info

Publication number
JP2004191484A
JP2004191484A JP2002356787A JP2002356787A JP2004191484A JP 2004191484 A JP2004191484 A JP 2004191484A JP 2002356787 A JP2002356787 A JP 2002356787A JP 2002356787 A JP2002356787 A JP 2002356787A JP 2004191484 A JP2004191484 A JP 2004191484A
Authority
JP
Japan
Prior art keywords
line
electrode
transistor
signal line
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002356787A
Other languages
English (en)
Other versions
JP2004191484A5 (ja
JP4369112B2 (ja
Inventor
Keisuke Miyagawa
恵介 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002356787A priority Critical patent/JP4369112B2/ja
Publication of JP2004191484A publication Critical patent/JP2004191484A/ja
Publication of JP2004191484A5 publication Critical patent/JP2004191484A5/ja
Application granted granted Critical
Publication of JP4369112B2 publication Critical patent/JP4369112B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】表示装置の信号線を検査するために、信号線がTFTのゲートに接続されている構成の場合には、信号線の電圧値や電流値の測定ができない。
【解決方法】信号線の末端にTFTの第2の電極を接続する。そして第1の電極を検査線と接続する。検査線は電流値、電圧値や信号等を測定する測定機器に接続する。また、上記TFTのゲートには信号線が別のTFTを介して接続し、さらに容量素子が接続する。ここで、検査対象となる信号線に対応する容量素子に、TFTがONするような電圧を充電する。また、検査対象でない信号線に対応する容量素子に、TFTがOFFするような電圧を充電する。これらの充電は信号線によっておこなう。そうすることで所望の信号線のみを選択して測定機器に接続する。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明はトランジスタを有する半導体装置に関する。本発明は特に、絶縁体上に作製した薄膜トランジスタ(以後、TFTと表記する)等を有する半導体装置を検査するための構成に関する。また、このような構成の半導体装置を用いた電子機器に関する。
【0002】
【従来の技術】
近年、エレクトロルミネッセンス(Electro Luminescence : EL)素子等を始めとした発光素子を用いた表示装置の開発が活発化している。発光素子は、自らが発光するために視認性が高く、液晶表示装置(LCD)等において必要なバックライトを必要としないために薄型化に適しているとともに、視野角にほとんど制限がない。
【0003】
一般に、EL素子に流す電流値とEL素子の発光輝度とは比例関係にある。そのため電圧値で輝度を制御するLCDとは異なる画素構成が提案されている(特許文献1参照)。
【0004】
ところで、画素がマトリクス状に並んだ表示装置は、その製造工程で配線の断線や短絡など、なんらかの不具合が発生することがある。そのために製造工程中で電気的な検査をすることが多い(特許文献2参照)。
【0005】
【特許文献1】
国際公開第01/06484号パンフレット
【特許文献2】
特許第2618042号明細書
【0006】
【発明が解決しようとする課題】
上記特許文献2の手法では、LCD等のような電圧と輝度が比例関係にある素子を用いた表示装置では効率的に検査出来る。しかし上記特許文献1で示したような電流と輝度が比例関係にある素子を用いた表示装置では、信号線がTFTのゲートに接続しているため信号線の電流値を検査することができない。また、電圧と輝度が比例関係にある素子を用いた表示装置であっても、信号線の具体的な電圧値を調べることはできない。本発明は上記欠点に鑑み、信号線の電流値、電圧値や信号等が検査可能な回路構成を用いた半導体装置を提供することを目的とする。
【0007】
【課題を解決するための手段】
TFTはソースとドレインが同じ構造で示せるため、本文では一方を第1の電極もう一方を第2の電極と呼ぶ。また本文ではTFTのゲート−ソース間に閾値を超える電圧が印加され、ソース−ドレイン間に電流が流れる状態になることをONすると呼ぶ。またTFTのゲート−ソース間に閾値以下の電圧が印加され、ソース−ドレイン間に電流が流れない状態になることをOFFすると呼ぶ。なお、本明細書においては半導体装置を構成する素子の例としてTFTを挙げているが、これに限定するものではない。例えば、MOSトランジスタ、有機トランジスタ、バイポーラトランジスタ、分子トランジスタ等を用いても良い。また、機械的スイッチを用いてもよい。
【0008】
本発明では、電流値、電圧値や信号等を検査するために、信号線の末端にTFTの第2の電極を接続する。そして第1の電極を検査線と接続する。検査線は電流値、電圧値や信号等を測定する測定機器に接続する。そうすることで信号線と測定機器とをTFTを介して電気的に接続することができ、電流値、電圧値や信号等の測定が可能となる。
【0009】
また、上記TFTのゲートには信号線が別のTFTを介して接続し、さらに容量素子が接続する。ここで、検査対象となる信号線に対応する容量素子に、TFTがONするような電圧を充電する。また、検査対象でない信号線に対応する容量素子に、TFTがOFFするような電圧を充電する。これらの充電は信号線によっておこなう。そうすることで所望の信号線のみを選択して測定機器に接続する。
【0010】
本発明の構成を以下に記す。
【0011】
本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
前記画素に接続した複数の信号線と、
前記信号線にそれぞれ対応したTFT及び容量素子と、
前記TFTを介して前記信号線と接続し、前記信号線の電圧値または電流値を取り出す検査線とを有し、
前記容量素子に保持された電荷によって前記TFTを制御し、前記検査線と前記信号線との導通、非導通の状態を選択することを特徴としている。
【0012】
本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
前記画素に接続した複数の信号線と、前記信号線にそれぞれ対応した第1、第2のTFT及び容量素子と、
前記第1のTFTを介して前記信号線と接続し、前記信号線の電圧値または電流値を取り出す検査線と、検査信号線と、容量線とを有し、
前記第1のTFTの第2の電極は前記信号線に接続し、第1の電極は前記検査線に接続し、
前記第2のTFTの第2の電極は前記信号線に接続し、第1の電極は前記第1のTFTのゲートと前記容量素子の第2の電極とに接続し、ゲートは前記検査信号線に接続し、
前記容量素子の第1の電極は前記容量線に接続されていることを特徴としている。
【0013】
本発明の半導体装置は前記第1のTFT及び前記第2のTFTがアナログスイッチを構成していることを特徴としている。
【0014】
本発明の半導体装置は、発光素子を駆動することが出来る画素を有する半導体装置であって、
前記画素に接続した複数の信号線と、前記信号線にそれぞれ対応した第1、第2、第3のTFT及び容量素子と、
前記第1及び第2のトランジスタを介して前記信号線と接続し、前記信号線の電圧値または電流値を取り出す検査線と、検査信号線と、容量線とを有し、
前記第1のTFTの第2の電極は前記信号線に接続し、ゲートは前記検査信号線に接続し、
前記第2のTFTの第2の電極は前記第1のTFTの第1の電極に接続し、第1の電極は前記検査線に接続し、
前記第3のTFTの第2の電極は前記信号線に接続し、ゲートは前記検査信号線に接続し、第1の電極は前記第2のTFTのゲートと前記容量素子の第2の電極とに接続し、
前記容量素子の第1の電極は前記容量線に接続されていることを特徴としている。
【0015】
本発明の半導体装置は前記第1のTFTと前記第2のTFTが同一の導電型であることを特徴としている。
【0016】
本発明の半導体装置は前記第1のTFTと前記第3のTFTが異なる導電型であることを特徴としている。
【0017】
本発明の半導体装置は前記第1のTFT、前記第2のTFT及び前記第3のTFTがアナログスイッチを構成していることを特徴としている。
【0018】
本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
前記画素に接続した複数の信号線と、前記信号線に接続した信号線駆動回路と、前記信号線駆動回路に接続した少なくとも1本のビデオ配線と、
前記ビデオ配線にそれぞれ対応したTFT及び容量素子と、
前記TFTを介して前記ビデオ配線と接続し、前記ビデオ配線の電圧値または電流値を取り出す検査線とを有し、
前記容量素子に保持された電荷によって前記TFTを制御し、前記検査線と前記ビデオ配線との導通、非導通の状態を選択することを特徴としている。
【0019】
本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
前記画素に接続した複数の信号線と、前記信号線に接続した信号線駆動回路と、前記信号線駆動回路に接続した少なくとも1本のビデオ配線と、前記ビデオ配線にそれぞれ対応した第1、第2のTFT及び容量素子と、
前記第1のTFTを介して前記ビデオ配線と接続し、前記ビデオ配線の電圧値または電流値を取り出す検査線と、検査信号線と、容量線とを有し、
前記第1のTFTの第2の電極は前記ビデオ配線に接続し、第1の電極は前記検査線に接続し、
前記第2のTFTの第2の電極は前記ビデオ配線に接続し、第1の電極は前記第1のTFTのゲートと前記容量素子の第2の電極とに接続し、ゲートは前記検査信号線に接続し、
前記容量素子の第1の電極は前記容量線に接続されていることを特徴としている。
【0020】
本発明の半導体装置は前記第1のTFT及び前記第2のTFTがアナログスイッチを構成していることを特徴としている。
【0021】
本発明の半導体装置は、発光素子を駆動する画素を有する半導体装置であって、
前記画素に接続した複数の信号線と、前記信号線に接続した信号線駆動回路と、前記信号線駆動回路に接続した少なくとも1本のビデオ配線と、前記ビデオ配線にそれぞれ対応した第1、第2、第3のTFT及び容量素子と、
前記第1及び第2のTFTを介して前記ビデオ配線と接続し、前記ビデオ配線の電圧値または電流値を取り出す検査線と、検査信号線と、容量線とを有し、
前記第1のTFTの第2の電極は前記ビデオ配線に接続し、ゲートは前記検査信号線に接続し、
前記第2のTFTの第2の電極は前記第1のTFTの第1の電極に接続し、第1の電極は前記検査線に接続し、
前記第3のTFTの第2の電極は前記ビデオ配線に接続し、ゲートは前記検査信号線に接続し、第1の電極は前記第2のTFTのゲートと前記容量素子の第2の電極とに接続し、
前記容量素子の第1の電極は前記容量線に接続されていることを特徴としている。
【0022】
本発明の半導体装置は前記第1のTFTと前記第2のTFTが同一の導電型であることを特徴としている。
【0023】
本発明の半導体装置は前記第1のTFTと前記第3のTFTが異なる導電型であることを特徴としている。
【0024】
本発明の半導体装置は前記第1のTFT、前記第2のTFT及び前記第3のTFTがアナログスイッチを構成していることを特徴としている。
【0025】
本発明の半導体装置は、半導体集積回路であって、
前記半導体集積回路の内部バス配線毎にそれぞれTFT及び容量素子と、
前記TFTを介して前記内部バス配線と接続し、前記内部バス配線の電圧値または電流値を取り出す検査線とを有し、
前記容量素子に保持された電荷によって前記TFTを制御し、前記検査線と前記内部バス配線との導通、非導通の状態を選択することを特徴としている。
【0026】
本発明の半導体装置は、半導体集積回路であって、
前記半導体集積回路の内部バス配線毎にそれぞれ第1、第2のTFT及び容量素子と、
前記第1のTFTを介して前記内部バス配線と接続し、前記内部バス配線の電圧値または電流値を取り出す検査線と、検査信号線と、容量線とを有し、
前記第1のTFTの第2の電極は前記内部バス配線に接続し、第1の電極は前記検査線に接続し、
前記第2のTFTの第2の電極は前記内部バス配線に接続し、第1の電極は前記第1のTFTのゲートと前記容量素子の第2の電極とに接続し、ゲートは前記検査信号線に接続し、
前記容量素子の第1の電極は前記容量線に接続されていることを特徴としている。
【0027】
本発明の半導体装置は前記第1のTFT及び前記第2のTFTがアナログスイッチを構成していることを特徴としている。
【0028】
本発明の半導体装置は、半導体集積回路であって、
前記半導体集積回路の内部バス配線毎にそれぞれ第1、第2、第3のTFT及び容量素子と、
前記第1及び第2のTFTを介して前記内部バス配線と接続し、前記内部バス配線の電圧値または電流値を取り出す検査線と、検査信号線と、容量線とを有し、前記第1のTFTの第2の電極は前記内部バス配線に接続し、ゲートは前記検査信号線に接続し、
前記第2のTFTの第2の電極は前記第1のTFTの第1の電極に接続し、第1の電極は前記検査線に接続し、
前記第3のTFTの第2の電極は前記内部バス配線に接続し、ゲートは前記検査信号線に接続し、第1の電極は前記第2のTFTのゲートと前記容量素子の第2の電極とに接続し、
前記容量素子の第1の電極は前記容量線に接続されていることを特徴としている。
【0029】
本発明の半導体装置は前記第1のTFTと前記第2のTFTが同一の導電型であることを特徴としている。
【0030】
本発明の半導体装置は前記第1のTFTと前記第3のTFTが異なる導電型であることを特徴としている。
【0031】
本発明の半導体装置は前記第1のTFT、前記第2のTFT及び前記第3のTFTがアナログスイッチを構成していることを特徴としている。
【0032】
【発明の実施の形態】
(実施の形態1)
図1(A)に、本発明の一実施形態を示す。画素がマトリクス状にm行n列配置された表示装置で、発光素子を駆動するm×n個の画素(図示せず)と、n本の信号線101と、検査信号線102、検査線103、容量線104と、n個の検査用回路105とを有する。検査用回路105はそれぞれ第1のTFT106、第2のTFT107、容量素子108とを有する。なお、図1(A)は信号線101のうち1〜2列(S1〜S2)とn列(Sn)の末端と、検査信号線102、検査線103、容量線104と、検査用回路105のみ示している。
【0033】
信号線101の末端は、第1のTFT106の第2の電極と、第2のTFT107の第2の電極とに接続されている。検査信号線102は第2のTFT107のゲートに接続されている。第2のTFT107の第1の電極は、第1のTFT106のゲートと、容量素子108の第2の電極とに接続されている。容量素子108の第1の電極は容量線104と接続されている。第1のTFT106の第1の電極は検査線103と接続されている。容量線104は容量素子の共通電極としてある一定電位となっている。検査線103は電流や電圧、信号等を測定する測定機器と接続されている。
【0034】
図1(B)を用いて、動作について説明する。図1(B)は、信号線101、検査信号線102に入力される信号を示し、検査線103に出力される信号を示している。なお、S1〜S2、Snは表示装置にS1〜Snまでn本ある信号線101の一部を示している。また、各動作にあわせてI〜VIの区間に分割している。
【0035】
S1として図示した信号線101の検査の動作を説明する。
【0036】
まず、S1のみ測定機器に電気的に接続する動作を説明する(区間I)。具体的には、検査信号線102に第2のTFT107がONするような信号を入力し、信号線101と容量素子108の第2の電極とを電気的に接続する。ここでS1には第1のTFT106がONするような信号を入力し、その他の信号線101(S2〜Sn)にはOFFするような信号を入力する。しかる後に検査信号線102に第2のTFT107がOFFするような信号を入力する。以上の動作によって、容量素子にはS1のみが測定機器と電気的に接続し、S2〜Snが測定機器と電気的に接続しないような信号が充電される。なお、検査信号線102の信号が、第2のTFT107がOFFするような信号であれば、信号線101の信号の状態にかかわらず、信号線101と測定機器との電気的な接続関係に変化はない。
【0037】
次に、S1の信号を検査する(区間II)。S1に検査に適した信号を入力する。例えば図1(B)では、電位を線形に変化させた場合で示している。検査線103にはS1とほぼ同じ信号があらわれるため、検査線103に電気的に接続された測定機器により、S1を直接測定したのとほぼ同じ測定結果が得られる。このとき測定結果は、S2〜Snで示したS1とは別の信号線101の状態には影響されない。
【0038】
もちろん、検査に適したS1の信号として、電圧以外にも電流を流しても良いし、電圧や電流を時間変化させた交流波形などを使っても良い。検査対象として自由な信号が使える。
【0039】
その後、S2の検査をするが、上記動作説明で、S1がS2に変わり、S2〜SnがS1とS3〜Snに変わるだけなので省略する。S3以降の検査も同様である。
【0040】
以上のように、検査対象とした信号線101を測定機器に電気的に接続する方法として、信号線101自身の信号を用いることで容易に信号線101の選択が出来る。なぜなら信号線101は本来任意の画像情報を伝送するためのものであるため、比較的自由な信号が出力可能であり、これを信号線101と測定機器の接続選択信号として用いることが容易だからである。もしこの信号線101の選択を外部から実行しようとするならば、走査回路などの大規模な回路が必要となり、製造コストの上昇などの問題を生ずる。また、本実施形態では信号線101の選択情報を一旦容量素子108に蓄積し、信号線101と測定機器との接続関係を保持することで、自由な信号線101の出力が測定可能である。
【0041】
上記半導体装置を含む表示装置を電子機器等で使用する場合、信号線101と検査線103は物理的に切断された状態にすることが望ましい。そうすることで信号線101の負荷を減らし、また他の信号線101との短絡による不良を防ぐことが出来る。
【0042】
もちろん、測定機器は検査の際に必要であって、電子機器等で使用する場合はなくてもよい。
【0043】
上記信号線101と検査線103とを物理的に切断された状態にする手段として、画素と検査用回路105とを検査終了後に基板切断やレーザーによる配線切断等の方法によって切り離してもよい。
【0044】
また他の手段として、第1のTFT106の全てがOFFするような信号を容量素子108に充電して信号線101と検査線103を電気的に切断された状態にしてもよい。
【0045】
本実施形態ではTFTをN型で示しているがP型でもよい。また、N型とP型を並列接続することで作られたアナログスイッチ等でもよい。特に第1のTFT106をアナログスイッチにすると、信号線101の信号振幅がそのまま検査線103に伝わり、より正確な検査が可能となる。
【0046】
(実施の形態2)
図2(A)に、本発明の他の一実施形態を示す。画素がマトリクス状にm行n列配置された表示装置で、発光素子を駆動するm×n個の画素(図示せず)と、n本の信号線201と、検査信号線202、検査線203、容量線204と、n個の検査用回路205とを有する。検査用回路205はそれぞれ第1のTFT206、第2のTFT207、第3のTFT208、容量素子209とを有する。なお、図2(A)は信号線201のうち1〜2列(S1〜S2)とn列(Sn)の末端と、検査信号線202、検査線203、容量線204と、検査用回路205のみ示している。
【0047】
信号線201の末端は、第1のTFT206の第2の電極と、第3のTFT208の第2の電極とに接続されている。検査信号線202は、第1のTFT206のゲートと、第3のTFT208のゲートとに接続されている。第3のTFT208の第1の電極は、第2のTFT207のゲートと、容量素子209の第2の電極とに接続されている。容量素子209の第1の電極は容量線204と接続されている。第1のTFT206の第1の電極は第2のTFT207の第2の電極と接続されている。第2のTFT207の第1の電極は検査線203と接続されている。容量線204は容量素子の共通電極としてある一定電位となっている。検査線203は電流や電圧、信号等を測定する測定機器と接続されている。
【0048】
第1のTFT206と第3のTFT208は導電性が逆である。逆にすることで一方がONのときもう一方をOFFにすることが出来る。本明細書では第1のTFT206をP型TFT、第3のTFT208をN型TFTとして記述しているが、それぞれ逆の導電性でもよい。また、信号線201から検査線203に伝達する電圧振幅を下げないために、第2のTFT207は第1のTFT206と同じ導電性であることが望ましいが、これに限らない。
【0049】
図2(B)を用いて、動作について説明する。図2(B)は、信号線201、検査信号線202に入力される信号を示し、検査線203に出力される信号を示している。なお、S1〜S2、Snは表示装置にS1〜Snまでn本ある信号線201の一部を示している。また、各動作にあわせてI〜VIの区間に分割している。
【0050】
S1として図示した信号線201の検査の動作を説明する。
【0051】
まず、S1のみ測定機器に電気的に接続する動作を説明する(区間I)。具体的には、検査信号線202に第3のTFT208がONするような信号を入力し、信号線201と容量素子209の第2の電極とを電気的に接続する。ここでS1には第2のTFT207がONするような信号を入力し、その他の信号線201(S2〜Sn)にはOFFするような信号を入力する。しかる後に検査信号線202に第3のTFT208がOFFするような信号を入力する。以上の動作によって、容量素子にはS1のみが測定機器と電気的に接続し、S2〜Snが測定機器と電気的に接続しないような信号が充電される。また、第3のTFT208と第1のTFT206は極性が逆であるため、第3のTFT208がOFFする状態では第1のTFT206がONする。なお、検査信号線202の信号が、第3のTFT208がOFFするような信号であれば、信号線201の信号の状態にかかわらず、信号線201と測定機器との電気的な接続関係に変化はない。
【0052】
次に、S1の信号を検査する(区間II)。S1に検査に適した信号を入力する。例えば図2(B)では、電位を線形に変化させた場合で示している。検査線203にはS1とほぼ同じ信号があらわれるため、検査線203に電気的に接続された測定機器により、S1を直接測定したのとほぼ同じ測定結果が得られる。このとき測定結果は、S2〜Snで示したS1とは別の信号線201の状態には影響されない。
【0053】
もちろん、検査に適したS1の信号として、電圧以外にも電流を流しても良いし、電圧や電流を時間変化させた交流波形などを使っても良い。検査対象として自由な信号が使える。
【0054】
その後、S2の検査をするが、上記動作説明で、S1がS2に変わり、S2〜SnがS1、S3〜Snに変わるだけなので省略する。S3以降の検査も同様である。
【0055】
以上のように、検査対象とした信号線201を測定機器に電気的に接続する方法として、信号線201自身の信号を用いることで容易に信号線201の選択が出来る。なぜなら信号線201は本来任意の画像情報を伝送するためのものであるため、比較的自由な信号が出力可能であり、これを信号線201と測定機器の接続選択信号として用いることが容易だからである。もしこの信号線201の選択を外部から実行しようとするならば、走査回路などの大規模な回路が必要となり、製造コストの上昇などの問題を生ずる。また、本実施形態では信号線201の選択情報を一旦容量素子209に蓄積し、信号線201と測定機器との接続関係を保持することで、自由な信号線201の出力が測定可能である。
【0056】
上記半導体装置を含む表示装置を電子機器等で使用する場合、信号線201と検査線203は物理的に切断された状態にすることが望ましい。そうすることで信号線の負荷を減らし、また他の信号線との短絡による不良を防ぐことが出来る。
【0057】
もちろん、測定機器は検査の際に必要であって、電子機器等で使用する場合はなくてもよい。
【0058】
上記信号線201と検査線203とを物理的に切断された状態にする手段として、画素と検査用回路105とを検査終了後に基板切断やレーザーによる配線切断などの方法によって切り離すことが出来る。
【0059】
また本実施形態の特徴として、検査信号線202に第1のTFT206がOFFするような信号を入力すると、S1〜Snの全ての信号線201と検査線203が電気的に切断される。これにより、物理的な切断をしなくても他の信号線との短絡を防ぐことが出来る。実際に物理的な切断をせず電子機器等で使用する場合には、検査信号線202を電源等に接続しTFT206がOFFするような一定電位にすればよい。
【0060】
本実施形態の第1〜第3のTFTを、N型とP型を並列接続することで作られたアナログスイッチ等にしてもよい。特に第1のTFT206と第2のTFT207をアナログスイッチにすると、信号線201の信号振幅がそのまま検査線203に伝わり、より正確な検査が可能となる。
【0061】
【実施例】
以下に、本発明の実施例について記載する。
【0062】
[実施例1]
本実施例においては、実施形態1、2で示した表示装置の構成について説明する。図3に表示装置の構成例を示す。基板311上に、複数の画素313がm行n列のマトリクス状に配置された画素部312を有し、画素部312周辺には、信号線駆動回路314、行選択線駆動回路315、検査用回路部305を有している。S1〜Snで表記された信号線301は画素313と列に対応して接続しており、また信号線301の末端は片方が信号線駆動回路314に接続し、反対側の末端が検査用回路部305と接続されている。G1〜Gmで表記された行選択線304は画素313と行に対応して接続しており、また行選択線駆動回路315と接続されている。信号線駆動回路314、行選択線駆動回路315、検査用回路部305はFPCコンタクト部316と接続されている。また、実際にはクロック線や電源線等が存在するが、ここでは省略する。
【0063】
検査用回路部305は、図1(A)又は図2(A)で示されている検査用回路105又は205がn個並べられて成っている。
【0064】
n本ある信号線301は、図1(A)又は図2(A)でS1〜Snで示した信号線101又は201とそれぞれ対応している。また、図3における検査信号線302と検査線303は、図1(A)における検査信号線102と検査線103、又は図2(B)における検査信号線202と検査線203に対応している。また、図1(A)、図2(A)における容量線104又は204は画素に対する電流供給線(図示せず)と接続され一定電位となっている。
【0065】
上記半導体装置を表示装置として電子機器に搭載して使う場合、FPCコンタクト部316にフレキシブルケーブルなどを貼り付けし、電源や信号源と接続する。
【0066】
製造工程中での検査をする場合、FPCコンタクト部316に複数の針で構成されたコンタクトプローブ321を接触させ、検査装置322と電気的接続をする。検査装置322は外部駆動回路323と測定機器324を有する。外部駆動回路323は検査対象である半導体装置に電源や信号を供給する。また測定機器324は検査用回路部305と接続した検査線303に現れた電圧や電流、信号を測定する。測定結果から、信号線の断線、短絡や配線抵抗などが調べられ、また信号線駆動回路の出力電圧、出力電流や信号波形等が調べられる。
【0067】
検査用回路部305は信号線駆動回路314と反対側の末端に作成することで、信号線301の不良のうち信号線駆動回路314から末端までの全てを検査でき、最も効果的である。しかし必ずしもこれに限らず、配置場所に余裕がない場合など別の場所に検査用回路部305を作成してもよい。この場合の検査用回路部305との接続方法は、図5(A)と図5(B)でビデオ配線306を信号線301に置き換え、V1〜VkをS1〜Snに置き換えた構成となる。
【0068】
本実施例における検査用回路部305の上面図を図6に示す。図6では検査用回路部305に図2(A)で示した検査用回路205を用いており、図6の信号線201は図3の信号線301と対応している。また図6ではS1〜Snまである信号線201に対応した検査用回路205のうちSj−1、Sj、Sj+1のみ示す。ただしSj−1とSj+1は一部欠けて書いている。また、2本書いた容量線204のうち右側の1本は、一部を切り開き、下部の容量素子209等を表に出して示している。Sjで示した検査用回路205は一点鎖線で示した範囲であり、同じ形状のn個の繰り返しによって検査用回路部305を成している。なお、容量線204にはEL素子に電流を供給するために画素部に配置した電流供給線を用いている。
【0069】
[実施例2]
本実施例においては、実施例1とは別の用途として、表示装置に対して表示装置外から映像信号を送るビデオ配線306の検査に用いた場合の構成について説明する。実施例1では信号線301の検査を目的としたが、配線の断線や短絡などは別の場所でも発生しうる。特にビデオ配線306は表示装置外から映像信号を送るため配線長が長く、またFPCコンタクト部316での接続があるため不良が発生しやすい。
【0070】
図4に表示装置の構成例を示す。基板311上に、複数の画素313がm行n列のマトリクス状に配置された画素部312を有し、画素部312周辺には、信号線駆動回路314、行選択線駆動回路315を有している。S1〜Snで表記された信号線301は画素313と列に対応して接続しており、また信号線301の末端が信号線駆動回路314に接続されている。G1〜Gmで表記された行選択線304は画素313と行に対応して接続しており、また行選択線駆動回路315と接続されている。また、信号線駆動回路314は表示装置にk本あるビデオ配線306(V1〜Vk)と接続しており、ビデオ配線306は検査用回路部405を介してFPCコンタクト部316と接続されている。行選択線駆動回路315、検査用回路部405はFPCコンタクト部316と接続されている。また、実際にはクロック線や電源線等が存在するが、ここでは省略する。
【0071】
検査用回路部405は、図5(A)又は図5(B)で示されている検査用回路105又は205がn個並べられて成っている。なお、図5(A)又は図5(B)で示されている検査用回路105又は205は、図1(A)又は図2(A)で示されている検査用回路105又は205と同等の構成で、かつ同等の動作である。また、実施例1で示した検査用回路部305と、本実施例2で示されている検査用回路部405の違いは、それぞれ信号線やビデオ配線等の配線に対して検査用回路が、末端に接続されているか途中で接続されているかの違いである。
【0072】
FPCコンタクト部316と接続されたk本あるビデオ配線306は、図5(A)又は図5(B)でV1〜Vkで示したビデオ配線306とそれぞれ対応している。また、ビデオ配線306は検査用回路105又は205と接続しかつ通過して、信号線駆動回路314と接続されている。また、図4における検査信号線302と検査線303は、図5(A)における検査信号線102と検査線103、図5(B)における検査信号線202と検査線203に対応している。また、図5(A)、図5(B)における容量線104、204は画素に対する電流供給線(図示せず)と接続され一定電位となっている。
【0073】
なお、図5(A)と図5(B)で示した検査用回路は、図1(A)と図2(A)で示した回路と同じ動作をする。構成として異なる点は、検査対象となる配線の途中と接続されているか末端と接続されているかの違いだけである。動作については実施形態1、2と図1、2で説明したため省略する。
【0074】
検査用回路部405はビデオ配線306の途中と接続したが、実施例1と同様に配線の末端に接続した方が効果的である。末端に接続することで配線全体の検査が可能となるためである。配置場所に余裕がある場合は、図1、2で示したように配線の末端に接続してもよい。
【0075】
実施形態1、2、実施例1、2では検査用回路部405を表示装置に作成した場合で説明してきたが、作成対象はこれに限らない。例えば半導体集積回路(LSI)の内部バス配線や、通信ケーブルなどの検査にこれを用いてもよい。
【0076】
[実施例3]
本発明の半導体装置には様々な用途がある。本実施例では、本発明の適用が可能な電子機器の例について説明する。
【0077】
このような電子機器には、携帯情報端末(電子手帳、モバイルコンピュータ、携帯電話等)、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。それらの一例を図7に示す。
【0078】
図7(A)はELディスプレイであり、筐体3301、支持台3302、表示部3303等を含む。本発明の表示装置は表示部3303にて用いることが出来る。
【0079】
図7(B)はビデオカメラであり、本体3311、表示部3312、音声入力部3313、操作スイッチ3314、バッテリー3315、受像部3316等を含む。本発明の表示装置は表示部3312にて用いることが出来る。
【0080】
図7(C)はパーソナルコンピュータであり、本体3321、筐体3322、表示部3323、キーボード3324等を含む。本発明の表示装置は表示部3323にて用いることが出来る。
【0081】
図7(D)は携帯情報端末であり、本体3331、スタイラス3332、表示部3333、操作ボタン3334、外部インターフェイス3335等を含む。本発明の表示装置は表示部3333にて用いることが出来る。
【0082】
図7(E)は携帯電話であり、本体3401、音声出力部3402、音声入力部3403、表示部3404、操作スイッチ3405、アンテナ3406を含む。本発明の表示装置は表示部3404にて用いることが出来る。
【0083】
図7(F)はデジタルカメラであり、本体3501、表示部(A)3502、接眼部3503、操作スイッチ3504、表示部(B)3505、バッテリー3506を含む。本発明の表示装置は、表示部(A)3502、表示部(B)3505にて用いることが出来る。
【0084】
本発明の半導体装置がLSI等であった場合でも、図7(A)〜(F)の電子機器に用いることが出来る。
【0085】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【発明の効果】
本発明によると、信号線の電流値、電圧値や信号波形等を測定することで、配線の断線や電流電圧異常を簡単にかつ詳細に検査出来る。特に、多数存在する信号線のうち1つだけを選択する方法として、信号線自身の信号を用いることで、信号線の選択を簡単にし、かつ信号線の選択を制御するための回路が小規模で済み、大変効果的である。
【図面の簡単な説明】
【図1】本発明の半導体装置における検査用回路部の構成と動作を示す図。
【図2】本発明の半導体装置における検査用回路部の構成と動作を示す図。
【図3】本発明の実施例を示す図。
【図4】本発明の実施例を示す図。
【図5】本発明の半導体装置における検査用回路部の構成を示す図。
【図6】本発明の半導体装置における検査用回路部の上面図。
【図7】本発明が適用可能な電子機器の例を示す図。

Claims (13)

  1. 発光素子を駆動する画素と、
    前記画素に接続した複数の信号線と、
    前記信号線にそれぞれ対応したトランジスタ及び容量素子と、
    前記トランジスタを介して前記信号線と接続し、前記信号線の電圧値または電流値を取り出す検査線とを有し、
    前記容量素子に保持された電荷によって前記トランジスタを制御し、前記検査線と前記信号線との導通、非導通の状態を選択することを特徴とする半導体装置。
  2. 発光素子を駆動する画素と、
    前記画素に接続した複数の信号線と、
    前記信号線にそれぞれ対応した第1、第2のトランジスタ及び容量素子と、
    前記第1のトランジスタを介して前記信号線と接続し、前記信号線の電圧値または電流値を取り出す検査線と、検査信号線と、容量線とを有し、
    前記第1のトランジスタの第2の電極は前記信号線に接続し、第1の電極は前記検査線に接続し、
    前記第2のトランジスタの第2の電極は前記信号線に接続し、第1の電極は前記第1のトランジスタのゲートと前記容量素子の第2の電極とに接続し、ゲートは前記検査信号線に接続し、
    前記容量素子の第1の電極は前記容量線に接続されていることを特徴とする半導体装置。
  3. 発光素子を駆動する画素と、
    前記画素に接続した複数の信号線と、
    前記信号線にそれぞれ対応した第1、第2、第3のトランジスタ及び容量素子と、
    前記第1及び第2のトランジスタを介して前記信号線と接続し、前記信号線の電圧値または電流値を取り出す検査線と、検査信号線と、容量線とを有し、
    前記第1のトランジスタの第2の電極は前記信号線に接続し、ゲートは前記検査信号線に接続し、
    前記第2のトランジスタの第2の電極は前記第1のトランジスタの第1の電極に接続し、第1の電極は前記検査線に接続し、
    前記第3のトランジスタの第2の電極は前記信号線に接続し、ゲートは前記検査信号線に接続し、第1の電極は前記第2のトランジスタのゲートと前記容量素子の第2の電極とに接続し、
    前記容量素子の第1の電極は前記容量線に接続されていることを特徴とする半導体装置。
  4. 発光素子を駆動する画素と、
    前記画素に接続した複数の信号線と、前記信号線に接続した信号線駆動回路と、前記信号線駆動回路に接続した少なくとも1本のビデオ配線と、
    前記ビデオ配線にそれぞれ対応したトランジスタ及び容量素子と、
    前記トランジスタを介して前記ビデオ配線と接続し、前記ビデオ配線の電圧値または電流値を取り出す検査線とを有し、
    前記容量素子に保持された電荷によって前記トランジスタを制御し、前記検査線と前記ビデオ配線との導通、非導通の状態を選択することを特徴とする半導体装置。
  5. 発光素子を駆動する画素と、
    前記画素に接続した複数の信号線と、前記信号線に接続した信号線駆動回路と、前記信号線駆動回路に接続した少なくとも1本のビデオ配線と、
    前記ビデオ配線にそれぞれ対応した第1、第2のトランジスタ及び容量素子と、前記第1のトランジスタを介して前記ビデオ配線と接続し、前記ビデオ配線の電圧値または電流値を取り出す検査線と、検査信号線と、容量線とを有し、
    前記第1のトランジスタの第2の電極は前記ビデオ配線に接続し、第1の電極は前記検査線に接続し、
    前記第2のトランジスタの第2の電極は前記ビデオ配線に接続し、第1の電極は前記第1のトランジスタのゲートと前記容量素子の第2の電極とに接続し、ゲートは前記検査信号線に接続し、
    前記容量素子の第1の電極は前記容量線に接続されていることを特徴とする半導体装置。
  6. 発光素子を駆動する画素と、
    前記画素に接続した複数の信号線と、前記信号線に接続した信号線駆動回路と、前記信号線駆動回路に接続した少なくとも1本のビデオ配線と、
    前記ビデオ配線にそれぞれ対応した第1、第2、第3のトランジスタ及び容量素子と、
    前記第1及び第2のトランジスタを介して前記ビデオ配線と接続し、前記ビデオ配線の電圧値または電流値を取り出す検査線と、検査信号線と、容量線とを有し、
    前記第1のトランジスタの第2の電極は前記ビデオ配線に接続し、ゲートは前記検査信号線に接続し、
    前記第2のトランジスタの第2の電極は前記第1のトランジスタの第1の電極に接続し、第1の電極は前記検査線に接続し、
    前記第3のトランジスタの第2の電極は前記ビデオ配線に接続し、ゲートは前記検査信号線に接続し、第1の電極は前記第2のトランジスタのゲートと前記容量素子の第2の電極とに接続し、
    前記容量素子の第1の電極は前記容量線に接続されていることを特徴とする半導体装置。
  7. 半導体集積回路の内部バス配線毎にそれぞれトランジスタ及び容量素子と、
    前記トランジスタを介して前記内部バス配線と接続し、前記内部バス配線の電圧値または電流値を取り出す検査線とを有し、
    前記容量素子に保持された電荷によって前記トランジスタを制御し、前記検査線と前記内部バス配線との導通、非導通の状態を選択することを特徴とする半導体装置。
  8. 半導体集積回路の内部バス配線毎にそれぞれ第1、第2のトランジスタ及び容量素子と、
    前記第1のトランジスタを介して前記内部バス配線と接続し、前記内部バス配線の電圧値または電流値を取り出す検査線と、検査信号線と、容量線とを有し、
    前記第1のトランジスタの第2の電極は前記内部バス配線に接続し、第1の電極は前記検査線に接続し、
    前記第2のトランジスタの第2の電極は前記内部バス配線に接続し、第1の電極は前記第1のトランジスタのゲートと前記容量素子の第2の電極とに接続し、ゲートは前記検査信号線に接続し、
    前記容量素子の第1の電極は前記容量線に接続されていることを特徴とする半導体装置。
  9. 半導体集積回路の内部バス配線毎にそれぞれ第1、第2、第3のトランジスタ及び容量素子と、
    前記第1及び第2のトランジスタを介して前記内部バス配線と接続し、前記内部バス配線の電圧値または電流値を取り出す検査線と、検査信号線と、容量線とを有し、
    前記第1のトランジスタの第2の電極は前記内部バス配線に接続し、ゲートは前記検査信号線に接続し、
    前記第2のトランジスタの第2の電極は前記第1のトランジスタの第1の電極に接続し、第1の電極は前記検査線に接続し、
    前記第3のトランジスタの第2の電極は前記内部バス配線に接続し、ゲートは前記検査信号線に接続し、第1の電極は前記第2のトランジスタのゲートと前記容量素子の第2の電極とに接続し、
    前記容量素子の第1の電極は前記容量線に接続されていることを特徴とする半導体装置。
  10. 請求項3、請求項6、請求項9のいずれか1項に記載の半導体装置において、第1のトランジスタと第2のトランジスタが同一の導電型であることを特徴とする半導体装置。
  11. 請求項3、請求項6、請求項9又は請求項10のいずれか1項に記載の半導体装置において、第1のトランジスタと第3のトランジスタが異なる導電型であることを特徴とする半導体装置。
  12. 請求項1乃至請求項11のいずれか1項に記載の半導体装置において、トランジスタがアナログスイッチを構成していることを特徴とする半導体装置。
  13. 請求項1乃至請求項12のいずれか1項に記載の半導体装置を用いたことを特徴とする電子機器。
JP2002356787A 2002-12-09 2002-12-09 半導体装置及び電子機器 Expired - Fee Related JP4369112B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002356787A JP4369112B2 (ja) 2002-12-09 2002-12-09 半導体装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002356787A JP4369112B2 (ja) 2002-12-09 2002-12-09 半導体装置及び電子機器

Publications (3)

Publication Number Publication Date
JP2004191484A true JP2004191484A (ja) 2004-07-08
JP2004191484A5 JP2004191484A5 (ja) 2006-01-26
JP4369112B2 JP4369112B2 (ja) 2009-11-18

Family

ID=32757024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002356787A Expired - Fee Related JP4369112B2 (ja) 2002-12-09 2002-12-09 半導体装置及び電子機器

Country Status (1)

Country Link
JP (1) JP4369112B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006098639A (ja) * 2004-09-29 2006-04-13 Seiko Epson Corp 電気光学装置、その検査方法
JP2007235106A (ja) * 2006-01-31 2007-09-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013148908A (ja) * 2008-01-07 2013-08-01 Panasonic Corp 表示装置、電子装置及び駆動方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006098639A (ja) * 2004-09-29 2006-04-13 Seiko Epson Corp 電気光学装置、その検査方法
JP2007235106A (ja) * 2006-01-31 2007-09-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013148908A (ja) * 2008-01-07 2013-08-01 Panasonic Corp 表示装置、電子装置及び駆動方法

Also Published As

Publication number Publication date
JP4369112B2 (ja) 2009-11-18

Similar Documents

Publication Publication Date Title
US10775953B2 (en) In-cell touch display device and methods for testing and manufacturing the same
JP5111564B2 (ja) El表示装置の検査方法
US8228269B2 (en) Inspection device and inspection method for active matrix panel, and manufacturing method for active matrix organic light emitting diode panel
CN1177309C (zh) 电光装置的检查方法、电光装置的检查用电路、电光装置及电子设备
US10249239B2 (en) Driving circuit of pixel unit and driving method thereof, and display device
US7265572B2 (en) Image display device and method of testing the same
JP3964337B2 (ja) 画像表示装置
US20160035276A1 (en) Oled pixel circuit, driving method of the same, and display device
AU2019261689A1 (en) Display panel and crack detecting method thereof, display apparatus
US7479655B2 (en) Semiconductor device
CN110827730B (zh) 一种检测ltpsamoled显示基板像素区晶体管特性的电路与方法
JP2004310026A (ja) 液晶表示装置
JP2007041571A5 (ja)
JP4890276B2 (ja) 半導体装置
US7053649B1 (en) Image display device and method of testing the same
JP4610886B2 (ja) 画像表示装置、電子機器
US10241369B2 (en) Display device
RU2732990C1 (ru) Схема освобождения заряда, подложка дисплея, устройство отображения и соотвествующий способ освобождения заряда
JP4369112B2 (ja) 半導体装置及び電子機器
JP2004191603A (ja) 表示装置およびその検査方法
KR20040079823A (ko) 정전기로부터 내부 회로를 보호하는 보호 회로를 갖는반도체 장치
JP2008058637A (ja) 画像表示装置及びその製造方法または駆動方法
JP2007233391A (ja) 画像表示装置
CN117437865A (zh) 显示装置
KR20100077429A (ko) 평판표시장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090827

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees