JP2004180019A - バッファメモリ管理方法及びシステム - Google Patents
バッファメモリ管理方法及びシステム Download PDFInfo
- Publication number
- JP2004180019A JP2004180019A JP2002344424A JP2002344424A JP2004180019A JP 2004180019 A JP2004180019 A JP 2004180019A JP 2002344424 A JP2002344424 A JP 2002344424A JP 2002344424 A JP2002344424 A JP 2002344424A JP 2004180019 A JP2004180019 A JP 2004180019A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- buffer memory
- buffer
- service class
- management
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007726 management method Methods 0.000 title claims abstract description 105
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000012546 transfer Methods 0.000 claims description 63
- 238000006243 chemical reaction Methods 0.000 claims description 23
- 238000003780 insertion Methods 0.000 claims description 7
- 230000037431 insertion Effects 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 238000012545 processing Methods 0.000 description 49
- 238000010586 diagram Methods 0.000 description 24
- 238000004458 analytical method Methods 0.000 description 22
- 238000004088 simulation Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 101150026942 CAM3 gene Proteins 0.000 description 4
- 101150058073 Calm3 gene Proteins 0.000 description 4
- 102100025926 Calmodulin-3 Human genes 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 241001522296 Erithacus rubecula Species 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/62—Queue scheduling characterised by scheduling criteria
- H04L47/6215—Individual queue per QOS, rate or priority
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
- H04L47/2441—Traffic characterised by specific attributes, e.g. priority or QoS relying on flow classification, e.g. using integrated services [IntServ]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
【課題】バッファメモリのハードウェアリソースを最大限に活用することを可能とし、設定された使用物理ポート数あるいはサービスクラス（ＣｏＳ）領域数に最適なパケットバッファ管理を提供する。
【解決手段】受信したパケットをバッファメモリに格納し、前記バッファメモリへのパケットの書込み及び、読み出し制御を行うパケット送受信装置における前記バッファメモリの管理方法であって、受信するパケットのヘッダ部分に含まれるサービスクラス単位に、前記制御方法を設定し、受信パケットの格納を行う前記バッファメモリにおける各サービスクラスについての割り当て領域を前記サービスクラスの設定数に応じて変更する。
【選択図】図１
【解決手段】受信したパケットをバッファメモリに格納し、前記バッファメモリへのパケットの書込み及び、読み出し制御を行うパケット送受信装置における前記バッファメモリの管理方法であって、受信するパケットのヘッダ部分に含まれるサービスクラス単位に、前記制御方法を設定し、受信パケットの格納を行う前記バッファメモリにおける各サービスクラスについての割り当て領域を前記サービスクラスの設定数に応じて変更する。
【選択図】図１
Description
【０００１】
【発明が属する技術分野】
本発明は、ルータ等のパケット交換を行う装置を模擬するネットワーク模擬装置におけるパケットを格納するバッファメモリの管理方法及びこれを用いるネットワーク模擬装置におけるバッファメモリの管理システムに関する。
【０００２】
【従来の技術】
近年のＩＰ（Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ）ネットワークにおいては、音声または画像というようなリアルタイム性の高いトラフィックが増加しており、これらのトラフィックに関し、ネットワークを構成するルータやスイッチなどパケット交換を行う装置における遅延・パケットロスなどのパケット状態が、エンドユーザにおける通信・通話品質に大きく影響する。
【０００３】
したがって、ネットワークにおけるパケット状態を設定により擬似的に発生し、ネットワーク品質を模擬試験することが要求される。
【０００４】
一方、ネットワークを構成するルータやスイッチなど、パケット交換を行なう装置において、パケットを格納するバッファメモリ（以降、適宜パケットバッファという）が用いられている。かかるパケットバッファは、受信パケットを一時的に蓄積し、所定の規則に従って送出するために用いられる。
【０００５】
したがって、前記のネットワーク品質を模擬試験するための装置においてもパケットバッファを備え、一旦パケットを格納し、設定された処理に従ってパケット転送を行う制御を行なうことが必要となる。このようなパケットバッファの管理により、パケットに対する各種処理が模擬的に実現される。
【０００６】
従来のパケットバッファ管理は、ネットワークから受信したパケットのヘッダ部の識別結果に応じて固定的に領域を割り当てられたパケットバッファに格納して、設定されたパケット特性に応じた転送が実施されていた。（例えば、特許文献１）
【０００７】
【特許文献１】
特許出願２００１−１４３７０２号の図１４参照
かかる出願に記載のパケットバッファを用いたネットワークを構成するルータ相当の装置の構成ブロックを図１７に示し、その動作を説明する。
【０００８】
図中、多重化部１において、複数ｎ個のポートのイーサネットを多重化する。パケット種別識別制御部２は、多重化部１で多重化されたパケットのヘッダ部におけるＩＰアドレス等の識別情報を元に連想メモリ（ＣＡＭ： Ｃｏｎｔｅｎｔ Ａｄｄｒｅｓｓａｂｌｅ Ｍｅｍｏｒｙ）３を参照して登録情報と比較する。比較が一致する場合は、ＴＣＰ／ＵＤＰポート番号などによって分類されるサービスクラス（ＣｏＳ：Ｃｌａｓｓ ｏｆ Ｓｅｒｖｉｃｅ）を識別するＴＡＧ情報をＳＲＡＭ４から読み出し、パケットに付加して出力する。
【０００９】
バッファ管理制御部５は、パケット種別識別制御部２から入力されるＴＡＧ情報の付加されたパケットのパケットバッファメモリ６への書込み及び読出しの管理を行う。パケットポインタ管理メモリ７は、パケットバッファメモリ６のパケットの格納しているアドレス位置を特定するアドレスポインタを管理する。
【００１０】
前記バッファ管理制御部５は、サービスクラス（ＣｏＳ）特性テーブル８を有し、このサービスクラス特性テーブル８には、識別されたパケットに対して、パケットの遅延、パケットロス、パケット順序逆転若しくは、エラー挿入等の動作制御を施す特性内容が格納されている。
【００１１】
さらに、バッファ管理制御部５は、パケットバッファメモリ６に対するリード／ライト制御を行うパケットリード／ライト制御部９、パケットポインタ管理メモリ７に記憶されているパケットの格納アドレスに基づき、パケットリード／ライト制御部９によるリード／ライトの際のパケットバッファメモリ６アドレスを指定するポインタリード／ライト制御部１０及び、サービスクラス特性テーブル８に設定されているＣｏＳ特性に対応して、パケットバッファメモリ６からのパケット出力の制御を行なうパケット出力制御部１１を有している。
【００１２】
多重分離部１２は、多重されたパケットをｎポートに分離する機能を有する。
【００１３】
図１８は、図１７におけるパケットバッファメモリ６の構成を示す図であり、▲１▼出力先物理ポート番号１〜ｎに対し、▲２▼各物理ポートに対するＣｏＳの数（図の例では８種）は固定値である。さらに、▲３▼出力先物理ポートに対するＣｏＳ番号が特定され、全物理ポートのＣｏＳ領域に割り当てられる各々のメモリ量は均一で固定である。また、▲４▼各ＣｏＳ領域のスタートアドレス及ぶエンドアドレスは固定値である。
【００１４】
図１８に示すパケットバッファメモリ６の構成となるように、パケットポインタ管理メモリ７にパケットの格納アドレスが記憶されている。従って、パケット種別識別制御部２により識別されたパケットは、パケットポインタ管理メモリ７から読み出され、ポインタリード／ライト制御部１０により指示されるアドレス位置にパケットリード／ライト制御部９により書き込まれ、また読み出される。
【００１５】
【発明が解決しようとする課題】
上記のように図１７に示す従来構成では、パケットバッファメモリ６における格納領域は、図１８に示されるように固定であった。
【００１６】
また、図１７に示される従来の構成におけるポインタリード／ライト制御部１０においては、サービスクラス特性テーブルに従いパケット出力制御に１１による管理ポインタの移動量は常に固定されており、擬似ネットワークにおけるさまざまなパケット動作を可能とするための手段は提供されていなかった。
【００１７】
さらに、図１７、図１８に示す従来のパケットバッファ管理においては、各物理ポートあるいはＣｏＳ領域に割り当てられるメモリ領域は固定である。このために、物理ポート数あるいはＣｏＳ領域数の使用数が少ない場合には、パケットバッファメモリ６において、全く使用されないメモリ領域が発生することになる。
【００１８】
また、転送パケットに遅延を持たせる場合には、設定可能な最大遅延時間は、物理ポート数あるいはＣｏＳ領域数に係わらず固定領域サイズにより決められる値であり、メモリを最大限に利用した遅延時間の設定は不可能であった。
【００１９】
また、従来のバッファ管理方法においては、サービスクラス特性テーブル８の設定に基づく管理ポインタの移動量が常に固定であったため、パケット出力制御部１１によるパケットの転送順序の入替え、任意のパケットを意図的にロスさせるなどの擬似ネットワークを実現するために必要な処理を実装することができなかった。
【００２０】
従って、本発明の目的は、従来のパケットバッファ管理方法に比較して、バッファメモリのハードウェアリソースを最大限に活用することを可能とし、設定された使用物理ポート数あるいはＣｏＳ領域数に最適なパケットバッファ管理方法及びシステムを提供することにある。
【００２１】
また、本発明の目的は、様々なパケット動作を比較的簡単なハードウェアにより、高い処理性能で実現することが可能とすることにある。
【００２２】
【課題を解決するための手段】
上記の本発明の課題を達成するバッファメモリ管理方法は、第１の態様として、受信したパケットをバッファメモリに格納し、前記バッファメモリへのパケットの書込み及び、読み出し制御を行うパケット送受信装置における前記バッファメモリの管理方法であって、受信するパケットのヘッダ部分に含まれるサービスクラス単位に、前記制御方法を設定し、受信パケットの格納を行う前記バッファメモリにおける各サービスクラスについての割り当て領域を前記サービスクラスの設定数に応じて変更することを特徴とする。
【００２３】
上記の本発明の課題を達成するバッファメモリ管理方法は、第２の態様として、第１の態様において、前記制御は、パケットに対する遅延、パケットロス、パケット順序逆転若しくは、エラー挿入であり、前記サービスクラスは、前記パケットのヘッダ部分に含まれるＩＰアドレス又は、ＴＣＰ／ＵＤＰポート番号によって分類されることを特徴とする。
【００２４】
上記の本発明の課題を達成するバッファメモリ管理システムの第１の態様は、受信パケットを格納するバッファメモリと、前記バッファメモリへのパケットの書込み及び読み出し制御を行なう制御部と、受信パケットのヘッダ部分に含まれるサービスクラスに対応したパケットの前記制御方法を設定したサービスクラス特性テーブルと、サービスクラスに対応した前記バッファメモリの割り当て領域記憶した変換部を有し、該変換部は、前記バッファメモリの割り当て領域を前記サービスクラス特性テーブルにおけるサービスクラスの設定数に応じて変更することを特徴とする。
【００２５】
上記の本発明の課題を達成するバッファメモリ管理システムの第２の態様は、バッファメモリ管理システムの第１の態様において、前記変換テーブルは、バッファメモリの割り当て領域をサービスクラス単位としたことを特徴とするパケットバッファ管理システム。
【００２６】
上記の本発明の課題を達成するバッファメモリ管理システムの第３の態様は、バッファメモリ管理システムの第１の態様において、前記パケットバッファに格納されたパケットの格納位置を示す転送ポインタおよびパケットが格納された時間を示すタイムスタンプ値を格納するための管理メモリを有し、前記制御部により前記パケットバッファ内のパケット存在情報と前記タイムスタンプ値及び、前記サービスクラス特性テーブルに設定された制御方法に基づき受信パケットに対する制御を行うことを特徴とする。
【００２７】
さらに、上記の本発明の課題を達成するバッファメモリ管理システムの第４の態様は、バッファメモリ管理システムの第３の態様において、前記制御部による動作制御として、前記タイムスタンプ値に基づく転送ポインタの移動により受信パケットの順序逆転およびルータの経路変更を行うことを特徴とする。
【００２８】
また、上記の本発明の課題を達成するバッファメモリ管理システムの第５の態様は、バッファメモリ管理システムの第１の態様において、前記バッファメモリへのパケットの格納動作、パケット登録動作、転送ポインタリード動作、パケット転送解析動作の各動作を並列に処理することを特徴とする。
【００２９】
さらにまた、上記の本発明の課題を達成するバッファメモリ管理システムの第５の態様は、バッファメモリ管理システムの第３の態様において、前記パケットバッファへのパケットの格納時間を前記管理メモリにタイムスタンプとして格納し、パケット転送の解析時に前記タイムスタンプと装置内の基準時間と比較することにより転送可否を判断する手段を有し、設定の遅延時間が経過していない場合に、前記タイムスタンプをサービスクラス単位に設けられるタイムスタンプバッファに格納し、以降の転送解析時には前記タイムスタンプバッファ内のタイムスタンプと基準時間の比較を行うことを特徴とする。
【００３０】
本発明の特徴は、以下に図面に従い説明される実施の形態例から更に明らかになる。
【００３１】
【発明の実施の形態】
以下に本発明の実施の形態例を説明する。
【００３２】
図１は、本発明のバッファ管理方法を適用する、ネットワーク品質を模擬試験する模擬装置の実施の形態例ブロック図である。図１７に示した従来構成との比較において、変換テーブル１３を備えることに特徴を有する。
【００３３】
以下の説明において、ネットワークの物理ポート数を０〜ｎ番目、ＣｏＳ識別用のＩＰアドレスの個数を０〜Ｎ個、ＣｏＳ特性の種類を０〜Ｍ個として説明する。
【００３４】
図１において、多重化部１は、複数ｎ個のポートのイーサネットを多重化する。パケット種別識別制御部２は、ＣＡＭ３とＳＲＡＭ４を有し、多重化部１で多重化されたパケットのヘッダ部におけるＩＰアドレス等の識別情報を元に連想メモリ（ＣＡＭ： Ｃｏｎｔｅｎｔ Ａｄｄｒｅｓｓａｂｌｅ Ｍｅｍｏｒｙ）３を参照して登録情報と比較する。
【００３５】
比較が一致する場合は、ＴＣＰ／ＵＤＰポート番号などによって分類されるサービスクラス（ＣｏＳ：Ｃｌａｓｓ ｏｆ Ｓｅｒｖｉｃｅ）を識別するＴＡＧ情報をＳＲＡＭ４から読み出し、パケットに付加して出力する。
【００３６】
ここで、ＣＡＭ３とＳＲＡＭ４のデータ構成を図２に示す。図２Ａに示すＣＡＭ３のデータ構成は、識別対象となる（Ｉ）ＩＰアドレスと（ＩＩ）ポート番号を対応付けて登録されている。
【００３７】
図２Ｂに示すＳＲＡＭ４のデータ構成は、ＣＡＭ３のＩＰアドレスの順に対応して、（Ｉ）ＣｏＳ特性番号、（ＩＩ）入力物理ポート、（ＩＩＩ）出力物理ポート及び、（ＩＶ）ＣｏＳ領域を対応付けれている。（Ｉ）ＣｏＳ特性番号は特性の内容が設定されているサービスクラス特性テーブルの番号、（ＩＩ）入力物理ポートは入力元物理ポートであり、（ＩＩＩ）出力物理ポートは出力物理ポート及び、（ＩＶ）ＣｏＳ領域はパケットバッファメモリ６に割り当てるＣｏＳの領域（容量）を示す組が登録されている。
【００３８】
したがって、パケット種別識別制御部２は多重化部１から入力するパケットのヘッダ部の情報が、ＣＡＭ３に登録されているＩＰアドレス若しくはポート番号と一致するかを判断する。一致する場合は、ＳＲＡＭ４から対応する上記（Ｉ）〜（ＩＶ）の情報をＴＡＧ情報として出力し、入力された該当のパケットに付加してバッファ管理制御部５に送る。
【００３９】
バッファ管理制御部５は、図１７で説明した従来構成に対し、更に変換テーブル１３を有している。
【００４０】
変換テーブル１３の内容が図３に示される。図２ＢにおけるＳＲＡＭ４に設定された内容から、（ＩＩＩ）出力物理ポートに対応して変換テーブル１３に０〜Ｍ個の出力物理ポートが定義され（▲１▼）、これを基準としてパケットバッファメモリ６の領域を割り当て（▲２▼、▲３▼、▲４▼）、０〜Ｍ個のＣｏＳ特性番号（▲５▼）との組み合わせが作成されている。パケットバッファメモリ６の領域の割り当てにおいて、ＣｏＳ領域は、パケットバッファメモリ６のスタートアドレス（▲３▼）とエンドアドレス（▲４▼）▲２▼）に交換されている。
【００４１】
これにより、パケットバッファメモリ６は、図４に示すような構成となる。図４において、▲１▼出力物理ポート番号０〜ｎに対して、▲２▼ＣｏＳ番号が割り付けられている。図４の例では、ポート１に対してａ個、ポート２に対してｂ個、ポートｎに対してｍ個のＣｏＳ数を持つようにしている。ただし、ＣｏＳのそれぞれは、識別用の一のＩＰアドレスが対応し、従って、図４において、ＣｏＳ数の合計（ａ＋ｂ＋…＋ｍ）は、Ｎ以下である。
【００４２】
ここで、ユーザは、次のような設定をネットワーク模擬のために予め設定する。
【００４３】
第１に、どのような特性をパケットに施すかを図５に示すようにサービスクラス特性テーブル８に設定する。０〜Ｍ種のパケット制御動作を有するＣｏＳ特性が定義されている。
【００４４】
第２に、先に図２Ａに示したように、ＣＡＭ３に、受信側ポートを基準に、ＣｏＳ識別のためのＩＰアドレスあるいはＴＣＰ／ＵＤＰポート番号を指定する。
【００４５】
第３に、先に図２Ｂに示したように、ＳＲＡＭ４に、０〜ＮのＩＰアドレス即ち、各ＣｏＳに対し、どの特性を施すかを示すＣｏＳ特性番号（Ｉ）、入力された物理ポート（ＩＩ）、出力先の物理ポート番号（ＩＩＩ）と、更に、どれくらいのパケットバッファメモリ９のバッファ領域［ＣｏＳ領域］（ＩＶ）を確保するかをＳＲＡＭ４に指定する（図２Ｂ、ＩＶ参照）。
【００４６】
一方、バッファ管理制御部５側では、先に図３に示したように、変換テーブルに１３において、ＳＲＡＭ４の内容を出力物理ポートを基準に並び替え、パケットバッファメモリ９の割り当てを行う。その際、各ＣｏＳ領域に対するスタートアドレスとエンドアドレスを決定する。
【００４７】
図６は、変換テーブル１３及びサービスクラス特性テーブル８を除く、図１におけるバッファ管理制御部５の構成を更に詳細に示すものである。
【００４８】
図６において、ポインタリード／ライト制御部１０のパケット数カウンタ３３はパケットバッファメモリ６に格納されているパケット数をＣｏＳ単位に示すものである。管理ポインタ保持部３４はＣｏＳ単位のパケットポインタ管理メモリ７の管理ポインタ位置を示す。
【００４９】
パケット出力制御部１１の転送制御部３５はパケットバッファメモリ６から読み出されるパケットの転送を制御するシーケンサが実装されている。転送解析部３６はパケット処理に関する設定内容に応じてパケット転送の可否判断を行う。
【００５０】
管理ポインタ移動量算出部３７は、転送解析部３６の転送判断に応じてポインタ移動量の算出を行う。タイムスタンプ保持部３８は、パケット遅延動作を行う際にパケットポインタ管理メモリ７から読み出したタイムスタンプ値を格納するものであり、ポインタスタック部３９は、パケット順序逆転／リルーティング動作を行う際に、後で転送するパケットの管理ポインタ値を一時的に格納するためのものである。
【００５１】
さらに、図６において、パケットリード／ライト制御部９は、パケットバッファアクセス制御部３１を有する。ＣｏＳ特性がＴＡＧ情報として付与されたパケットがパケット種別識別制御部２から転送されると、パケットバッファアクセス制御部３１によりパケットバッファメモリ６に格納される（処理工程Ｐ１）。
【００５２】
パケットバッファメモリ６に格納された後に、格納されたアドレスを示す転送ポインタが管理メモリアクセス制御部３２を介してタイムスタンプと合わせて、パケットポインタ管理メモリ７に登録される。
【００５３】
パケットバッファメモリ６のＣｏＳ単位のパケット格納数は、パケット数カウンタ３３に記録される。このパケット数カウンタ３３の値を基に、管理メモリアクセス制御部３２により、パケット出力制御部１１の転送解析部３６に対して転送可能なパケットがパケットバッファメモリ６に存在していることが通知される。
【００５４】
さらに、この転送可能なパケットの存在通知と設定されたＣｏＳ特性に応じて、パケット転送の可・不可および管理ポインタ保持部３４に保持される管理ポインタの移動方向及び移動量が、転送解析部３６により決定される。
【００５５】
この解析結果により、パケットバッファメモリ６内のパケット転送制御およびパケットポインタ管理メモリ７に対する管理ポインタの動作制御が実施される。このような動作により各種パケット動作制御が実現されることになる。
【００５６】
なお、パケットバッファメモリ６に格納される各パケットとパケットポインタ管理メモリ７の対応関係が、図７に示される。図７に示されるように、パケットポインタ管理メモリ７の管理ポインタで特定される各エントリ（タイムスタンプ＃と転送ポインタ＃が示される）と、パケットバッファメモリ６内の各パケットが１対１に関係付けられている。
【００５７】
上記の構成によるパケット動作制御の概要を以下に説明する。
【００５８】
図１に戻り、説明すると、０〜ｎポートのネットワークから入力されるパケットは、多重化部１で多重化される。多重化されたパケットは、パケット識別制御部２へ送られる。
【００５９】
パケット識別制御部２では、受信したパケットのヘッダからＩＰアドレスあるいはＴＣＰ／ＵＤＰポート番号などを抽出し、ＣＡＭ３により予め設定されたＩＰアドレスあるいはＴＣＰ／ＵＤＰポート番号と一致するかを検索し、現在受信中のパケットがＣｏＳ対象パケットか否かを判断する。
【００６０】
ＣＡＭ３により予め設定されたＩＰアドレスあるいはＴＣＰ／ＵＤＰポート番号と一致した場合、それに対応したＳＲＡＭ４の情報（図２Ｂ参照）を読み出す。読み出された情報は、ＴＡＧ情報としてパケットの先頭に付加し、バッファ管理制御部５に渡される。
【００６１】
ここで、変換テーブル１３において、先に説明したように、図２Ｂに示すＳＲＡＭ４の内容が、出力物理ポートを基準として、ＣｏＳ番号、スタート及びエンドアドレスで特定されるパケットバッファメモリ６の格納領域、ＣｏＳ特性番号の順に変換されている。
【００６２】
バッファ管理制御部５では、受信したパケットに対し、パケットリード／ライト制御部９によりＴＡＧ情報及び変換テーブル１３を参照してパケットバッファメモリ６への書き込みアドレスを生成し、パケットバッファメモリ６への書込みの制御を行う。
【００６３】
書込みが完了すると、ポインタリード／ライト制御部１０にパケットポインタ管理メモリ７への登録要求と共に、パケットの先頭アドレスを渡す。ポインタリード／ライト制御部１０は、登録要求を受け付けると、パケットポインタ管理メモリ７へパケットの先頭アドレスの書込みを行う。
【００６４】
パケット出力制御部１１では、変換テーブル１３の内容に応じて、各ＣｏＳに設定された特性を実行するため、パケットバッファメモリ６に格納されているパケットの何れの領域のパケットを読み出すか、その順番、時間などの管理を行い、読み出すべきＣｏＳに対して、ポインタリード／ライト制御部１０に読み出し要求を行う。
【００６５】
ポインタリード／ライト制御部１０では、パケットポインタ管理メモリ７から、読み出し要求されたＣｏＳの転送ポインタを読み出し、パケットリード／ライト制御部９に対してパケットの読み出し要求と共にパケットの転送ポインタ（先頭アドレス）を渡す。
【００６６】
パケットリード／ライト制御部９では、受け取ったパケットバッファメモリ６の転送ポインタからパケットを読み出し、読み出されたパケットを多重分離部１２に送る。ついで、多重分離部１２において、パケットは、各出力ポートに分離され、０〜ｎポートのネットワークに出力される。
【００６７】
ここで、バッファ管理制御部５の詳細な動作について、図８のバッファ管理制御部５の動作シーケンスに基づき、更に図６のバッファ管理制御部５の構成図を参照しながら説明する。
【００６８】
パケットリード／ライト制御部９によりパケットバッファメモリ６へのパケット格納を制御する（処理工程Ｐ１）と、転送ポインタ登録要求をポインタリード／ライト制御部１０に送る（処理工程Ｐ２）。
【００６９】
この登録要求に従い転送ポインタがパケットポインタ管理メモリ７に登録され（処理工程Ｐ３）、転送ポインタ登録応答がパケットリード／ライト制御部９に返送される（処理工程Ｐ４）。
【００７０】
ここで、複数のＣｏＳ領域に転送ポインタ登録がある場合には、ラウンドロビン（ｒｏｕｎｄ ｒｏｂｉｎ）により転送解析対象パケットが決定される。その後、パケット存在通知がパケット出力制御部１１の転送解析部３６の送られる（処理工程Ｐ６）。このときパケット存在通知には、ＣｏＳ番号が含まれているので、ポインタスタック部３９にＣｏＳごとに転送ポインタが登録される。
【００７１】
パケット存在通知を受けると、パケット出力制御部１１からタイムスタンプ通知要求が送られる（処理工程Ｐ７）。ポインタリード／ライト制御部１０は、タイムスタンプ通知要求を受けると、パケットポインタ管理メモリ７から図７に示したように転送ポインタと対で登録されている対応のタイムスタンプを読み出し（処理工程Ｐ８）、パケット出力制御部１１に送る（処理工程Ｐ９）。送られたタイムスタンプは、先に送られたパケット存在通知に付加されているＣｏＳ番号と共にタイムスタンプ保持部３８に保持される。
【００７２】
パケット出力制御部１１の転送解析部３６において、転送解析を行う（処理工程Ｐ１０）。この転送解析部３６における転送解析は、該当パケットのＣｏＳ特性およびタイムスタンプ値を元に、転送可／不可やエラー挿入などのパケット加工有無が判断される。
【００７３】
転送解析の結果として転送不可の場合は、パケット遅延制御において、装置内時刻とタイムスタンプとの遅延量が所定の遅延制御量に満たない場合である。
【００７４】
転送不可の場合、ポインタリード／ライト制御部１０に転送不可通知が送られる（処理工程Ｐ１１）。他の時刻における転送解析（処理工程Ｐ１２）の結果として、転送可のパケットについては、ポインタリード／ライト制御部１０へ管理ポインタ操作指示が送られ（処理工程Ｐ１３）、パケットリード／ライト制御部９へ転送開始指示が発行される（処理工程Ｐ１４）。これに基づき、パケットリード／ライト制御部９によりパケットバッファメモリ６からパケットを読み出し、パケット出力制御部１１のパケット転送される（処理工程Ｐ１５）。
【００７５】
なお、図８における処理は、図９に示すように並列に処理される。このため、装置内部バスの帯域が効率的に使用可能であり、ネットワークから高負荷のパケットが入力された場合においても、充分な性能が確保される。
【００７６】
次に、本発明による具体的な実施例を説明する。本発明における実施例として、図１０にパケット識別制御部２の詳細ブロック図を、図１１にＣＡＭ３（図１１Ａ）およびＳＲＡＭ４（図１１Ｂ）のデータ内容、図１２にパケットバッファメモリ６の割り当て構成、図１３にサービスクラス特性テーブル８及び、図１４に変換テーブル１３の内容をそれぞれ示す。
【００７７】
ここで、以下に説明する具体例では、物理ポート数を８本（０〜７）、ＣｏＳ識別数を最大３２個、ＣｏＳ特性数を最大３２個としている。
【００７８】
図１１に示す如く、最大３２個のＣｏＳ識別数に対し、１８個のＣｏＳ識別を行おうとする実施例である。全部で１６種類（ＣｏＳ特性番号０〜１５）のＣｏＳ特性を割り当てている。使用しないＳＲＡＭ４の領域（図１１Ｂ）には、ＥＮビットに‘０’を設定することでこれを判断できるようにしている。
【００７９】
また、入力物理ポート番号３に対しては、全てＣｏＳ特性番号７を割り当てている。このように、図１１に示す例では、複数のＩＰアドレス及びＴＣＰ／ＵＤＰポート番号（図１１Ａ）に対し、同じＣｏＳ特性を施している。
【００８０】
パケットバッファメモリ６に関しては、図１２Ａに示す如く、パケットバッファメモリ６の割り当てを３２個の固定領域としてあらかじめ分割している。さらに、それを最小のＣｏＳ領域とし、ＳＲＡＭ４のＣｏＳ領域を数値的に割り当て易いようにしている。
【００８１】
この時、各最小ＣｏＳ領域（ＣｏＳユニット）に、おのおのスタートアドレスとエンドアドレスを図１２Ａに示すようにスタートアドレスとエンドアドレスにより一意的に割り当てることで、ユーザーの指定したＣｏＳ領域とパケットバッファメモリ６のアドレスとを一意的に割り当てることが可能となる。
【００８２】
本実施例において、割り当てられたパケットバッファメモリ６の構成は図１２Ｂのとおりとなる。
【００８３】
例えば、図１１ＡのＣＡＭ３のアドレス６（ＩＰアドレス７、ポート番号７）と一致するパケットを考える。図１１ＢのＳＲＡＭ４のデータ内容及び、図１３のサービスクラス特性テーブル８の内容より、物理ポート番号１から入力されたパケットのＩＰアドレス及びＴＣＰ／ＵＤＰポート番号が、それぞれ「ＩＰアドレス７」、「ポート番号７」であれば、ＣｏＳ特性番号６即ち、エラー発生率４０％のエラー挿入と３００ｍｓの遅延挿入を同時に実施することになる。
【００８４】
また、パケットバッファメモリ６には、３８０００００ｈ〜３ＣＦＦＦＦＦｈの領域を割り当てている（図１２参照：ポート番号７で、ＣｏＳ領域が３である）。
【００８５】
本実施例のように、大きな遅延時間を施すパケットに対しては、割り当て領域を広く確保することで、遅延時間を自由に設定することが可能となる。
【００８６】
かかる実施例動作を以下に説明する。
【００８７】
図１０におけるパケット識別制御部２の詳細ブロック図中、ＣＰＵ ＩＦ部２１は図示しないＣＰＵとのインタフェース機能を持つ。パケット転送制御部２２はパケットの入出力、及び各タイミングを生成する。ヘッダ抽出部２３は入力されたパケットからＩＰアドレスあるいはＴＣＰ／ＵＤＰポート番号を抽出する。マスク部２４は、ＩＰアドレス及びＴＣＰ／ＵＤＰポート番号のマスクを実施する。ＣＡＭ３は３２ｗｏｒｄ×２８８ｂｉｔの大きさを有する。ＳＲＡＭ４は３２ｗｏｒｄ×２１ｂｉｔの大きさを有する。ＴＡＧラッチ制御部２５はＴＡＧ情報を生成し、ＴＡＧラッチ回路２６に送る。セレクタ２７はＴＡＧを出力するか、入力したパケットを出力するかを選択する回路である。
【００８８】
このような構成のパケット識別制御部２では、入力されたパケットデータからＩＰアドレス抽出部２３でＩＰアドレスを抽出し、マスク部２４でマスク処理を施し、ＴＣＰ／ＵＤＰポート番号などと合わせてＣＡＭ３に入力する。
【００８９】
ここで、マスク処理とはＩＰアドレスの範囲特定のためにフィルタをかけるための処理である。本実施例では、ＣＰＵから設定された内容に応じて、指定されたビットを‘１’とすることで実現する。
【００９０】
この時、ＣＡＭ３に対しても同じようにマスクするビットを‘１’として設定しておく必要がある。ＩＰアドレスのマスク同様、ＴＣＰ／ＵＤＰポート番号に対しても、ＣＡＭ３にａｌｌ‘１’を設定しておき、ＴＣＰ／ＵＤＰポート番号の検索を行わない場合にはポート番号をａｌｌ‘１’にマスクしてＣＡＭ３に入力する。これによりＩＰアドレスのみの一致検出、ＩＰアドレスとＴＣＰ／ＵＤＰポート番号の両方の一致検出、及びＴＣＰ／ＵＤＰポート番号のみの一致検出が可能となる。
【００９１】
ＣＡＭ３において検索した結果を元に、一致したＩＰアドレス及びＴＣＰ／ＵＤＰポート番号が存在すれば、対応するＳＲＡＭ４のデータを読み出す。 読み出しデータにおいて設定されている入力物理ポートが今現在受信中のパケットの入力物理ポートと一致し、更にＥＮビットが‘１’であれば、これをパケット識別の対象パケットとしてＴＡＧを生成し、パケットの先頭に付加してバッファ管理制御部５へ渡す。
【００９２】
ＴＡＧの中には入力物理ポート、出力物理ポート、及びＥＮ情報などを挿入し、バッファ管理制御部５においてパケットバッファメモリ６の書込みアドレス生成に使用される。
【００９３】
ここで、パケット動作制御の実施例として図１５にはパケット遅延を発生させる場合の処理フローを、図１６にはパケット順序逆転／リルーティングを発生させる場合の処理フローを示す。
【００９４】
図１５に示すように、図６及び、図８のシーケンスフロー（処理工程Ｐ１０、Ｐ１２参照）により説明したように遅延対象パケットが識別された場合（処理工程Ｐ２０）は、１回目の解析であるか否かを判断する（処理工程Ｐ２１）。１回目の解析である場合（処理工程Ｐ２１、Ｙｅｓ）パケットポインタ管理メモリ７からタイムスタンプ値を読み出し（処理工程Ｐ２２）、１回目の解析でない場合（処理工程Ｐ２１、Ｎｏ）タイムスタンプ保持部３８からタイムスタンプ値を読み出す（処理工程Ｐ２３）。
【００９５】
読み出されたタイムスタンプ値は、装置内基準時間と比較し、設定された遅延時間が経過しているかを判断する（処理工程Ｐ２４）。
【００９６】
遅延時間が経過している場合には、管理ポインタ移動量算出部３７で管理ポインタ保持部３４の管理ポインタ値を１つ増加する（処理工程Ｐ２５）。これにより、次パケットの転送解析へと移行する（処理工程Ｐ２６）。
【００９７】
遅延時間が経過していない場合には、パケットポインタ管理メモリ７から読み出されたタイムスタンプ値をタイムスタンプ保持部３８（図６参照）へ格納する。次の転送解析時には、タイムスタンプ保持部３８の値が基準時間と比較される。このことにより、パケットポインタ管理メモリ７へのアクセス負荷が軽減されることになり、性能向上が図れる。
【００９８】
さらに、図１６にはパケット順序逆転またはリルーティング時の動作フローが示される。図１６において、パケット種別識別制御部２により識別されるＣｏＳ特性番号に対応する動作制御の内容がサービスクラス特性テーブル８を参照して求められる。したがって、求められた動作制御が順序入れ替えであるパケットが識別されると（処理工程Ｐ３０）、転送解析部３６（図６参照）でパケットバッファメモリ６に受信格納されたパケット数が順序入れ替えパケット数以上であるか否かが判断される（処理工程Ｐ３１）。
【００９９】
受信格納されたパケット数が順序入れ替えパケット数以上である（処理工程Ｐ１、Ｙｅｓ）と、ポインタ移動量３７により管理ポインタ保持部３４にパケット入れ替え個数ｎ分のポインタ移動量を通知し、管理ポインタ値をｎ加算させる（処理工程Ｐ３２）。
対で、転送制御部３５によりパケット転送が行なわれ（処理工程Ｐ３３）、パケット入れ替え個数ｎ分のパケットの転送が完了すると（処理工程Ｐ３４、Ｙｅｓ）、管理ポインタ保持部４における管理ポインタ値をｎ×２分元に戻すよ減算する（処理工程Ｐ３５）。
【０１００】
次いで、順序入れ替えにより転送が後になったｎ個分のパケットを転送する（処理工程Ｐ３６）。ｎ個分のパケット転送が終わると（処理工程Ｐ３７、Ｙｅｓ）、管理ポインタ保持部４の管理ポインタ値をｎ加算して、以降通常転送に移行する（処理工程Ｐ３８）。
【０１０１】
このように、管理ポインタの加減算を行うことにより、受信順序とは異なる順序でパケットが転送されることになる。なお、この管理ポインタの加減算処理については、管理ポインタ保持部３４において簡単なハードウェアにより実現が可能であるため、高速な転送制御が可能となる。
【０１０２】
（付記１）
受信したパケットをバッファメモリに格納し、前記バッファメモリへのパケットの書込み及び、読み出し制御を行うパケット送受信装置における前記バッファメモリの管理方法であって、
受信するパケットのヘッダ部分に含まれるサービスクラス単位に、前記制御方法を設定し、
受信パケットの格納を行う前記バッファメモリにおける各サービスクラスについての割り当て領域を前記サービスクラスの設定数に応じて変更する
ことを特徴とするバッファメモリ管理方法。
【０１０３】
（付記２）付記１において、
前記制御は、パケットに対する遅延、パケットロス、パケット順序逆転若しくは、エラー挿入であり、前記サービスクラスは、前記パケットのヘッダ部分に含まれるＩＰアドレス又は、ＴＣＰ／ＵＤＰポート番号によって分類されることを特徴とするバッファメモリ管理方法。
【０１０４】
（付記３）
受信パケットを格納するバッファメモリと、
前記バッファメモリへのパケットの書込み及び読み出し制御を行なう制御部と、
受信パケットのヘッダ部分に含まれるサービスクラスに対応したパケットの前記制御方法を設定したサービスクラス特性テーブルと、
サービスクラスに対応した前記バッファメモリの割り当て領域記憶した変換部を有し、
該変換部は、前記バッファメモリの割り当て領域を前記サービスクラス特性テーブルにおけるサービスクラスの設定数に応じて変更する
ことを特徴とするパケットバッファ管理システム。
【０１０５】
（付記４）付記３において、
前記変換テーブルは、バッファメモリの割り当て領域をサービスクラス単位としたことを特徴とするパケットバッファ管理システム。
【０１０６】
（付記５）付記３において、
前記パケットバッファに格納されたパケットの格納位置を示す転送ポインタおよびパケットが格納された時間を示すタイムスタンプ値を格納するための管理メモリを有し、
前記制御部により前記パケットバッファ内のパケット存在情報と前記タイムスタンプ値及び、前記サービスクラス特性テーブルに設定された制御方法に基づき受信パケットに対する制御を行うことを特徴とするパケットバッファ管理システム。
【０１０７】
（付記６）付記５において、
前記制御部による制御方法として、前記タイムスタンプ値に基づく転送ポインタの移動により受信パケットの順序逆転およびルータの経路変更を行うことを特徴とするパケットバッファ管理システム。
【０１０８】
（付記７）付記３において、
前記バッファメモリへのパケットの格納動作、パケット登録動作、転送ポインタリード動作、パケット転送解析動作の各動作を並列に処理することを特徴とするパケットバッファ管理システム。
【０１０９】
（付記８）付記５において、
前記パケットバッファへのパケットの格納時間を前記管理メモリにタイムスタンプとして格納し、パケット転送の解析時に前記タイムスタンプと装置内の基準時間と比較することにより転送可否を判断する手段を有し、
設定の遅延時間が経過していない場合に、前記タイムスタンプをサービスクラス単位に設けられるタイムスタンプバッファに格納し、以降の転送解析時には前記タイムスタンプバッファ内のタイムスタンプと基準時間の比較を行うことを特徴とするパケットバッファ管理システム。
【０１１０】
【発明の効果】
以上、図面に従い説明したように、本発明によれば、以下のような効果が期待できる。
１．サービスクラス（ＣｏＳ）の各領域を割り当てる際、その範囲を個別に且つ自由に設定できる。例えば大きい遅延時間を施すパケットに対しては広い領域を割り当てるなど、特性の内容に応じてパケットバッファの物理容量を最大限利用できる。
２．サービスクラス（ＣｏＳ）識別の数を全体でＮ個とし、物理ポート数や特性の種類に限定されない。
３．１種類のサービスクラス（ＣｏＳ）特性に対して、複数のＣｏＳ識別用ＩＰアドレスを割り当てられる。
４．擬似ネットワークで実現するパケットの動作制御を簡単な算術演算にて並列動作させることが可能であり、比較的簡単なハードウェア回路により、高性能なパケット動作制御が可能となる。
【０１１１】
上記のように、本発明によれば、広帯域ネットワークにおけるパケットの複雑な動作を、比較的簡単なハードウェア構成により高い処理性能で実現することが可能となり、またユーザーの要望に応じて柔軟にパケット操作の内容を設定／実現することも可能となるため、エンドユーザにおける通信・通話品質の検証／確保、およびＩＰネットワークの品質向上に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明のバッファ管理方法を適用する、ネットワーク品質を模擬試験する模擬装置の実施の形態例ブロック図である。
【図２】ＣＡＭおよびＳＲＡＭのデータ構成を示す図である。
【図３】変換テーブル１３の内容を示す図である。
【図４】パケットバッファメモリ６の構成を示す図である。
【図５】サービスクラス特性テーブルの設定の一例を示す図である。
【図６】変換テーブル１３及びサービスクラス特性テーブル８を除く、図１におけるバッファ管理制御部５の構成を更に詳細に示す図である。
【図７】パケットバッファメモリ６に格納される各パケットとパケットポインタ管理メモリ７の対応関係を示す図である。
【図８】バッファ管理制御部５の動作シーケンスを示す図である。
【図９】図８における並列処理を説明する図である。
【図１０】パケット識別制御部２の詳細ブロック図である。
【図１１】ＣＡＭ３（図１１Ａ）及びＳＲＡＭ４（図１１Ｂ）のデータ内容を示す図である。
【図１２】パケットバッファメモリ６の割り当て構成を示す図である。
【図１３】サービスクラス特性テーブル８の内容を示す図である。
【図１４】変換テーブル１３の内容を示す図である。
【図１５】パケット動作制御の実施例としてパケット遅延を発生させる場合の処理フローを示す図である。
【図１６】パケット動作制御の実施例としてパケット順序逆転／リルーティングを発生させる場合の処理フローを示す図である。
【図１７】パケットバッファを用いたネットワークを構成するルータ相当の装置の構成ブロックを示す図である。
【図１８】図１７におけるパケットバッファメモリ６の構成を示す図である。
【符号の説明】
１ 多重化部
２ パケット種別識別制御部
３ ＣＡＭ
４ ＳＲＡＭ
５ バッファ管理制御部
６ パケットバッファメモリ
７ パケットポインタ管理メモリ
８ サービスクラス特性テーブル
９ パケットリード／ライト制御部
１０ ポインタリード／ライト制御部
１１ パケット出力制御部
１２ 多重分離部
１３ 変換テーブル
【発明が属する技術分野】
本発明は、ルータ等のパケット交換を行う装置を模擬するネットワーク模擬装置におけるパケットを格納するバッファメモリの管理方法及びこれを用いるネットワーク模擬装置におけるバッファメモリの管理システムに関する。
【０００２】
【従来の技術】
近年のＩＰ（Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ）ネットワークにおいては、音声または画像というようなリアルタイム性の高いトラフィックが増加しており、これらのトラフィックに関し、ネットワークを構成するルータやスイッチなどパケット交換を行う装置における遅延・パケットロスなどのパケット状態が、エンドユーザにおける通信・通話品質に大きく影響する。
【０００３】
したがって、ネットワークにおけるパケット状態を設定により擬似的に発生し、ネットワーク品質を模擬試験することが要求される。
【０００４】
一方、ネットワークを構成するルータやスイッチなど、パケット交換を行なう装置において、パケットを格納するバッファメモリ（以降、適宜パケットバッファという）が用いられている。かかるパケットバッファは、受信パケットを一時的に蓄積し、所定の規則に従って送出するために用いられる。
【０００５】
したがって、前記のネットワーク品質を模擬試験するための装置においてもパケットバッファを備え、一旦パケットを格納し、設定された処理に従ってパケット転送を行う制御を行なうことが必要となる。このようなパケットバッファの管理により、パケットに対する各種処理が模擬的に実現される。
【０００６】
従来のパケットバッファ管理は、ネットワークから受信したパケットのヘッダ部の識別結果に応じて固定的に領域を割り当てられたパケットバッファに格納して、設定されたパケット特性に応じた転送が実施されていた。（例えば、特許文献１）
【０００７】
【特許文献１】
特許出願２００１−１４３７０２号の図１４参照
かかる出願に記載のパケットバッファを用いたネットワークを構成するルータ相当の装置の構成ブロックを図１７に示し、その動作を説明する。
【０００８】
図中、多重化部１において、複数ｎ個のポートのイーサネットを多重化する。パケット種別識別制御部２は、多重化部１で多重化されたパケットのヘッダ部におけるＩＰアドレス等の識別情報を元に連想メモリ（ＣＡＭ： Ｃｏｎｔｅｎｔ Ａｄｄｒｅｓｓａｂｌｅ Ｍｅｍｏｒｙ）３を参照して登録情報と比較する。比較が一致する場合は、ＴＣＰ／ＵＤＰポート番号などによって分類されるサービスクラス（ＣｏＳ：Ｃｌａｓｓ ｏｆ Ｓｅｒｖｉｃｅ）を識別するＴＡＧ情報をＳＲＡＭ４から読み出し、パケットに付加して出力する。
【０００９】
バッファ管理制御部５は、パケット種別識別制御部２から入力されるＴＡＧ情報の付加されたパケットのパケットバッファメモリ６への書込み及び読出しの管理を行う。パケットポインタ管理メモリ７は、パケットバッファメモリ６のパケットの格納しているアドレス位置を特定するアドレスポインタを管理する。
【００１０】
前記バッファ管理制御部５は、サービスクラス（ＣｏＳ）特性テーブル８を有し、このサービスクラス特性テーブル８には、識別されたパケットに対して、パケットの遅延、パケットロス、パケット順序逆転若しくは、エラー挿入等の動作制御を施す特性内容が格納されている。
【００１１】
さらに、バッファ管理制御部５は、パケットバッファメモリ６に対するリード／ライト制御を行うパケットリード／ライト制御部９、パケットポインタ管理メモリ７に記憶されているパケットの格納アドレスに基づき、パケットリード／ライト制御部９によるリード／ライトの際のパケットバッファメモリ６アドレスを指定するポインタリード／ライト制御部１０及び、サービスクラス特性テーブル８に設定されているＣｏＳ特性に対応して、パケットバッファメモリ６からのパケット出力の制御を行なうパケット出力制御部１１を有している。
【００１２】
多重分離部１２は、多重されたパケットをｎポートに分離する機能を有する。
【００１３】
図１８は、図１７におけるパケットバッファメモリ６の構成を示す図であり、▲１▼出力先物理ポート番号１〜ｎに対し、▲２▼各物理ポートに対するＣｏＳの数（図の例では８種）は固定値である。さらに、▲３▼出力先物理ポートに対するＣｏＳ番号が特定され、全物理ポートのＣｏＳ領域に割り当てられる各々のメモリ量は均一で固定である。また、▲４▼各ＣｏＳ領域のスタートアドレス及ぶエンドアドレスは固定値である。
【００１４】
図１８に示すパケットバッファメモリ６の構成となるように、パケットポインタ管理メモリ７にパケットの格納アドレスが記憶されている。従って、パケット種別識別制御部２により識別されたパケットは、パケットポインタ管理メモリ７から読み出され、ポインタリード／ライト制御部１０により指示されるアドレス位置にパケットリード／ライト制御部９により書き込まれ、また読み出される。
【００１５】
【発明が解決しようとする課題】
上記のように図１７に示す従来構成では、パケットバッファメモリ６における格納領域は、図１８に示されるように固定であった。
【００１６】
また、図１７に示される従来の構成におけるポインタリード／ライト制御部１０においては、サービスクラス特性テーブルに従いパケット出力制御に１１による管理ポインタの移動量は常に固定されており、擬似ネットワークにおけるさまざまなパケット動作を可能とするための手段は提供されていなかった。
【００１７】
さらに、図１７、図１８に示す従来のパケットバッファ管理においては、各物理ポートあるいはＣｏＳ領域に割り当てられるメモリ領域は固定である。このために、物理ポート数あるいはＣｏＳ領域数の使用数が少ない場合には、パケットバッファメモリ６において、全く使用されないメモリ領域が発生することになる。
【００１８】
また、転送パケットに遅延を持たせる場合には、設定可能な最大遅延時間は、物理ポート数あるいはＣｏＳ領域数に係わらず固定領域サイズにより決められる値であり、メモリを最大限に利用した遅延時間の設定は不可能であった。
【００１９】
また、従来のバッファ管理方法においては、サービスクラス特性テーブル８の設定に基づく管理ポインタの移動量が常に固定であったため、パケット出力制御部１１によるパケットの転送順序の入替え、任意のパケットを意図的にロスさせるなどの擬似ネットワークを実現するために必要な処理を実装することができなかった。
【００２０】
従って、本発明の目的は、従来のパケットバッファ管理方法に比較して、バッファメモリのハードウェアリソースを最大限に活用することを可能とし、設定された使用物理ポート数あるいはＣｏＳ領域数に最適なパケットバッファ管理方法及びシステムを提供することにある。
【００２１】
また、本発明の目的は、様々なパケット動作を比較的簡単なハードウェアにより、高い処理性能で実現することが可能とすることにある。
【００２２】
【課題を解決するための手段】
上記の本発明の課題を達成するバッファメモリ管理方法は、第１の態様として、受信したパケットをバッファメモリに格納し、前記バッファメモリへのパケットの書込み及び、読み出し制御を行うパケット送受信装置における前記バッファメモリの管理方法であって、受信するパケットのヘッダ部分に含まれるサービスクラス単位に、前記制御方法を設定し、受信パケットの格納を行う前記バッファメモリにおける各サービスクラスについての割り当て領域を前記サービスクラスの設定数に応じて変更することを特徴とする。
【００２３】
上記の本発明の課題を達成するバッファメモリ管理方法は、第２の態様として、第１の態様において、前記制御は、パケットに対する遅延、パケットロス、パケット順序逆転若しくは、エラー挿入であり、前記サービスクラスは、前記パケットのヘッダ部分に含まれるＩＰアドレス又は、ＴＣＰ／ＵＤＰポート番号によって分類されることを特徴とする。
【００２４】
上記の本発明の課題を達成するバッファメモリ管理システムの第１の態様は、受信パケットを格納するバッファメモリと、前記バッファメモリへのパケットの書込み及び読み出し制御を行なう制御部と、受信パケットのヘッダ部分に含まれるサービスクラスに対応したパケットの前記制御方法を設定したサービスクラス特性テーブルと、サービスクラスに対応した前記バッファメモリの割り当て領域記憶した変換部を有し、該変換部は、前記バッファメモリの割り当て領域を前記サービスクラス特性テーブルにおけるサービスクラスの設定数に応じて変更することを特徴とする。
【００２５】
上記の本発明の課題を達成するバッファメモリ管理システムの第２の態様は、バッファメモリ管理システムの第１の態様において、前記変換テーブルは、バッファメモリの割り当て領域をサービスクラス単位としたことを特徴とするパケットバッファ管理システム。
【００２６】
上記の本発明の課題を達成するバッファメモリ管理システムの第３の態様は、バッファメモリ管理システムの第１の態様において、前記パケットバッファに格納されたパケットの格納位置を示す転送ポインタおよびパケットが格納された時間を示すタイムスタンプ値を格納するための管理メモリを有し、前記制御部により前記パケットバッファ内のパケット存在情報と前記タイムスタンプ値及び、前記サービスクラス特性テーブルに設定された制御方法に基づき受信パケットに対する制御を行うことを特徴とする。
【００２７】
さらに、上記の本発明の課題を達成するバッファメモリ管理システムの第４の態様は、バッファメモリ管理システムの第３の態様において、前記制御部による動作制御として、前記タイムスタンプ値に基づく転送ポインタの移動により受信パケットの順序逆転およびルータの経路変更を行うことを特徴とする。
【００２８】
また、上記の本発明の課題を達成するバッファメモリ管理システムの第５の態様は、バッファメモリ管理システムの第１の態様において、前記バッファメモリへのパケットの格納動作、パケット登録動作、転送ポインタリード動作、パケット転送解析動作の各動作を並列に処理することを特徴とする。
【００２９】
さらにまた、上記の本発明の課題を達成するバッファメモリ管理システムの第５の態様は、バッファメモリ管理システムの第３の態様において、前記パケットバッファへのパケットの格納時間を前記管理メモリにタイムスタンプとして格納し、パケット転送の解析時に前記タイムスタンプと装置内の基準時間と比較することにより転送可否を判断する手段を有し、設定の遅延時間が経過していない場合に、前記タイムスタンプをサービスクラス単位に設けられるタイムスタンプバッファに格納し、以降の転送解析時には前記タイムスタンプバッファ内のタイムスタンプと基準時間の比較を行うことを特徴とする。
【００３０】
本発明の特徴は、以下に図面に従い説明される実施の形態例から更に明らかになる。
【００３１】
【発明の実施の形態】
以下に本発明の実施の形態例を説明する。
【００３２】
図１は、本発明のバッファ管理方法を適用する、ネットワーク品質を模擬試験する模擬装置の実施の形態例ブロック図である。図１７に示した従来構成との比較において、変換テーブル１３を備えることに特徴を有する。
【００３３】
以下の説明において、ネットワークの物理ポート数を０〜ｎ番目、ＣｏＳ識別用のＩＰアドレスの個数を０〜Ｎ個、ＣｏＳ特性の種類を０〜Ｍ個として説明する。
【００３４】
図１において、多重化部１は、複数ｎ個のポートのイーサネットを多重化する。パケット種別識別制御部２は、ＣＡＭ３とＳＲＡＭ４を有し、多重化部１で多重化されたパケットのヘッダ部におけるＩＰアドレス等の識別情報を元に連想メモリ（ＣＡＭ： Ｃｏｎｔｅｎｔ Ａｄｄｒｅｓｓａｂｌｅ Ｍｅｍｏｒｙ）３を参照して登録情報と比較する。
【００３５】
比較が一致する場合は、ＴＣＰ／ＵＤＰポート番号などによって分類されるサービスクラス（ＣｏＳ：Ｃｌａｓｓ ｏｆ Ｓｅｒｖｉｃｅ）を識別するＴＡＧ情報をＳＲＡＭ４から読み出し、パケットに付加して出力する。
【００３６】
ここで、ＣＡＭ３とＳＲＡＭ４のデータ構成を図２に示す。図２Ａに示すＣＡＭ３のデータ構成は、識別対象となる（Ｉ）ＩＰアドレスと（ＩＩ）ポート番号を対応付けて登録されている。
【００３７】
図２Ｂに示すＳＲＡＭ４のデータ構成は、ＣＡＭ３のＩＰアドレスの順に対応して、（Ｉ）ＣｏＳ特性番号、（ＩＩ）入力物理ポート、（ＩＩＩ）出力物理ポート及び、（ＩＶ）ＣｏＳ領域を対応付けれている。（Ｉ）ＣｏＳ特性番号は特性の内容が設定されているサービスクラス特性テーブルの番号、（ＩＩ）入力物理ポートは入力元物理ポートであり、（ＩＩＩ）出力物理ポートは出力物理ポート及び、（ＩＶ）ＣｏＳ領域はパケットバッファメモリ６に割り当てるＣｏＳの領域（容量）を示す組が登録されている。
【００３８】
したがって、パケット種別識別制御部２は多重化部１から入力するパケットのヘッダ部の情報が、ＣＡＭ３に登録されているＩＰアドレス若しくはポート番号と一致するかを判断する。一致する場合は、ＳＲＡＭ４から対応する上記（Ｉ）〜（ＩＶ）の情報をＴＡＧ情報として出力し、入力された該当のパケットに付加してバッファ管理制御部５に送る。
【００３９】
バッファ管理制御部５は、図１７で説明した従来構成に対し、更に変換テーブル１３を有している。
【００４０】
変換テーブル１３の内容が図３に示される。図２ＢにおけるＳＲＡＭ４に設定された内容から、（ＩＩＩ）出力物理ポートに対応して変換テーブル１３に０〜Ｍ個の出力物理ポートが定義され（▲１▼）、これを基準としてパケットバッファメモリ６の領域を割り当て（▲２▼、▲３▼、▲４▼）、０〜Ｍ個のＣｏＳ特性番号（▲５▼）との組み合わせが作成されている。パケットバッファメモリ６の領域の割り当てにおいて、ＣｏＳ領域は、パケットバッファメモリ６のスタートアドレス（▲３▼）とエンドアドレス（▲４▼）▲２▼）に交換されている。
【００４１】
これにより、パケットバッファメモリ６は、図４に示すような構成となる。図４において、▲１▼出力物理ポート番号０〜ｎに対して、▲２▼ＣｏＳ番号が割り付けられている。図４の例では、ポート１に対してａ個、ポート２に対してｂ個、ポートｎに対してｍ個のＣｏＳ数を持つようにしている。ただし、ＣｏＳのそれぞれは、識別用の一のＩＰアドレスが対応し、従って、図４において、ＣｏＳ数の合計（ａ＋ｂ＋…＋ｍ）は、Ｎ以下である。
【００４２】
ここで、ユーザは、次のような設定をネットワーク模擬のために予め設定する。
【００４３】
第１に、どのような特性をパケットに施すかを図５に示すようにサービスクラス特性テーブル８に設定する。０〜Ｍ種のパケット制御動作を有するＣｏＳ特性が定義されている。
【００４４】
第２に、先に図２Ａに示したように、ＣＡＭ３に、受信側ポートを基準に、ＣｏＳ識別のためのＩＰアドレスあるいはＴＣＰ／ＵＤＰポート番号を指定する。
【００４５】
第３に、先に図２Ｂに示したように、ＳＲＡＭ４に、０〜ＮのＩＰアドレス即ち、各ＣｏＳに対し、どの特性を施すかを示すＣｏＳ特性番号（Ｉ）、入力された物理ポート（ＩＩ）、出力先の物理ポート番号（ＩＩＩ）と、更に、どれくらいのパケットバッファメモリ９のバッファ領域［ＣｏＳ領域］（ＩＶ）を確保するかをＳＲＡＭ４に指定する（図２Ｂ、ＩＶ参照）。
【００４６】
一方、バッファ管理制御部５側では、先に図３に示したように、変換テーブルに１３において、ＳＲＡＭ４の内容を出力物理ポートを基準に並び替え、パケットバッファメモリ９の割り当てを行う。その際、各ＣｏＳ領域に対するスタートアドレスとエンドアドレスを決定する。
【００４７】
図６は、変換テーブル１３及びサービスクラス特性テーブル８を除く、図１におけるバッファ管理制御部５の構成を更に詳細に示すものである。
【００４８】
図６において、ポインタリード／ライト制御部１０のパケット数カウンタ３３はパケットバッファメモリ６に格納されているパケット数をＣｏＳ単位に示すものである。管理ポインタ保持部３４はＣｏＳ単位のパケットポインタ管理メモリ７の管理ポインタ位置を示す。
【００４９】
パケット出力制御部１１の転送制御部３５はパケットバッファメモリ６から読み出されるパケットの転送を制御するシーケンサが実装されている。転送解析部３６はパケット処理に関する設定内容に応じてパケット転送の可否判断を行う。
【００５０】
管理ポインタ移動量算出部３７は、転送解析部３６の転送判断に応じてポインタ移動量の算出を行う。タイムスタンプ保持部３８は、パケット遅延動作を行う際にパケットポインタ管理メモリ７から読み出したタイムスタンプ値を格納するものであり、ポインタスタック部３９は、パケット順序逆転／リルーティング動作を行う際に、後で転送するパケットの管理ポインタ値を一時的に格納するためのものである。
【００５１】
さらに、図６において、パケットリード／ライト制御部９は、パケットバッファアクセス制御部３１を有する。ＣｏＳ特性がＴＡＧ情報として付与されたパケットがパケット種別識別制御部２から転送されると、パケットバッファアクセス制御部３１によりパケットバッファメモリ６に格納される（処理工程Ｐ１）。
【００５２】
パケットバッファメモリ６に格納された後に、格納されたアドレスを示す転送ポインタが管理メモリアクセス制御部３２を介してタイムスタンプと合わせて、パケットポインタ管理メモリ７に登録される。
【００５３】
パケットバッファメモリ６のＣｏＳ単位のパケット格納数は、パケット数カウンタ３３に記録される。このパケット数カウンタ３３の値を基に、管理メモリアクセス制御部３２により、パケット出力制御部１１の転送解析部３６に対して転送可能なパケットがパケットバッファメモリ６に存在していることが通知される。
【００５４】
さらに、この転送可能なパケットの存在通知と設定されたＣｏＳ特性に応じて、パケット転送の可・不可および管理ポインタ保持部３４に保持される管理ポインタの移動方向及び移動量が、転送解析部３６により決定される。
【００５５】
この解析結果により、パケットバッファメモリ６内のパケット転送制御およびパケットポインタ管理メモリ７に対する管理ポインタの動作制御が実施される。このような動作により各種パケット動作制御が実現されることになる。
【００５６】
なお、パケットバッファメモリ６に格納される各パケットとパケットポインタ管理メモリ７の対応関係が、図７に示される。図７に示されるように、パケットポインタ管理メモリ７の管理ポインタで特定される各エントリ（タイムスタンプ＃と転送ポインタ＃が示される）と、パケットバッファメモリ６内の各パケットが１対１に関係付けられている。
【００５７】
上記の構成によるパケット動作制御の概要を以下に説明する。
【００５８】
図１に戻り、説明すると、０〜ｎポートのネットワークから入力されるパケットは、多重化部１で多重化される。多重化されたパケットは、パケット識別制御部２へ送られる。
【００５９】
パケット識別制御部２では、受信したパケットのヘッダからＩＰアドレスあるいはＴＣＰ／ＵＤＰポート番号などを抽出し、ＣＡＭ３により予め設定されたＩＰアドレスあるいはＴＣＰ／ＵＤＰポート番号と一致するかを検索し、現在受信中のパケットがＣｏＳ対象パケットか否かを判断する。
【００６０】
ＣＡＭ３により予め設定されたＩＰアドレスあるいはＴＣＰ／ＵＤＰポート番号と一致した場合、それに対応したＳＲＡＭ４の情報（図２Ｂ参照）を読み出す。読み出された情報は、ＴＡＧ情報としてパケットの先頭に付加し、バッファ管理制御部５に渡される。
【００６１】
ここで、変換テーブル１３において、先に説明したように、図２Ｂに示すＳＲＡＭ４の内容が、出力物理ポートを基準として、ＣｏＳ番号、スタート及びエンドアドレスで特定されるパケットバッファメモリ６の格納領域、ＣｏＳ特性番号の順に変換されている。
【００６２】
バッファ管理制御部５では、受信したパケットに対し、パケットリード／ライト制御部９によりＴＡＧ情報及び変換テーブル１３を参照してパケットバッファメモリ６への書き込みアドレスを生成し、パケットバッファメモリ６への書込みの制御を行う。
【００６３】
書込みが完了すると、ポインタリード／ライト制御部１０にパケットポインタ管理メモリ７への登録要求と共に、パケットの先頭アドレスを渡す。ポインタリード／ライト制御部１０は、登録要求を受け付けると、パケットポインタ管理メモリ７へパケットの先頭アドレスの書込みを行う。
【００６４】
パケット出力制御部１１では、変換テーブル１３の内容に応じて、各ＣｏＳに設定された特性を実行するため、パケットバッファメモリ６に格納されているパケットの何れの領域のパケットを読み出すか、その順番、時間などの管理を行い、読み出すべきＣｏＳに対して、ポインタリード／ライト制御部１０に読み出し要求を行う。
【００６５】
ポインタリード／ライト制御部１０では、パケットポインタ管理メモリ７から、読み出し要求されたＣｏＳの転送ポインタを読み出し、パケットリード／ライト制御部９に対してパケットの読み出し要求と共にパケットの転送ポインタ（先頭アドレス）を渡す。
【００６６】
パケットリード／ライト制御部９では、受け取ったパケットバッファメモリ６の転送ポインタからパケットを読み出し、読み出されたパケットを多重分離部１２に送る。ついで、多重分離部１２において、パケットは、各出力ポートに分離され、０〜ｎポートのネットワークに出力される。
【００６７】
ここで、バッファ管理制御部５の詳細な動作について、図８のバッファ管理制御部５の動作シーケンスに基づき、更に図６のバッファ管理制御部５の構成図を参照しながら説明する。
【００６８】
パケットリード／ライト制御部９によりパケットバッファメモリ６へのパケット格納を制御する（処理工程Ｐ１）と、転送ポインタ登録要求をポインタリード／ライト制御部１０に送る（処理工程Ｐ２）。
【００６９】
この登録要求に従い転送ポインタがパケットポインタ管理メモリ７に登録され（処理工程Ｐ３）、転送ポインタ登録応答がパケットリード／ライト制御部９に返送される（処理工程Ｐ４）。
【００７０】
ここで、複数のＣｏＳ領域に転送ポインタ登録がある場合には、ラウンドロビン（ｒｏｕｎｄ ｒｏｂｉｎ）により転送解析対象パケットが決定される。その後、パケット存在通知がパケット出力制御部１１の転送解析部３６の送られる（処理工程Ｐ６）。このときパケット存在通知には、ＣｏＳ番号が含まれているので、ポインタスタック部３９にＣｏＳごとに転送ポインタが登録される。
【００７１】
パケット存在通知を受けると、パケット出力制御部１１からタイムスタンプ通知要求が送られる（処理工程Ｐ７）。ポインタリード／ライト制御部１０は、タイムスタンプ通知要求を受けると、パケットポインタ管理メモリ７から図７に示したように転送ポインタと対で登録されている対応のタイムスタンプを読み出し（処理工程Ｐ８）、パケット出力制御部１１に送る（処理工程Ｐ９）。送られたタイムスタンプは、先に送られたパケット存在通知に付加されているＣｏＳ番号と共にタイムスタンプ保持部３８に保持される。
【００７２】
パケット出力制御部１１の転送解析部３６において、転送解析を行う（処理工程Ｐ１０）。この転送解析部３６における転送解析は、該当パケットのＣｏＳ特性およびタイムスタンプ値を元に、転送可／不可やエラー挿入などのパケット加工有無が判断される。
【００７３】
転送解析の結果として転送不可の場合は、パケット遅延制御において、装置内時刻とタイムスタンプとの遅延量が所定の遅延制御量に満たない場合である。
【００７４】
転送不可の場合、ポインタリード／ライト制御部１０に転送不可通知が送られる（処理工程Ｐ１１）。他の時刻における転送解析（処理工程Ｐ１２）の結果として、転送可のパケットについては、ポインタリード／ライト制御部１０へ管理ポインタ操作指示が送られ（処理工程Ｐ１３）、パケットリード／ライト制御部９へ転送開始指示が発行される（処理工程Ｐ１４）。これに基づき、パケットリード／ライト制御部９によりパケットバッファメモリ６からパケットを読み出し、パケット出力制御部１１のパケット転送される（処理工程Ｐ１５）。
【００７５】
なお、図８における処理は、図９に示すように並列に処理される。このため、装置内部バスの帯域が効率的に使用可能であり、ネットワークから高負荷のパケットが入力された場合においても、充分な性能が確保される。
【００７６】
次に、本発明による具体的な実施例を説明する。本発明における実施例として、図１０にパケット識別制御部２の詳細ブロック図を、図１１にＣＡＭ３（図１１Ａ）およびＳＲＡＭ４（図１１Ｂ）のデータ内容、図１２にパケットバッファメモリ６の割り当て構成、図１３にサービスクラス特性テーブル８及び、図１４に変換テーブル１３の内容をそれぞれ示す。
【００７７】
ここで、以下に説明する具体例では、物理ポート数を８本（０〜７）、ＣｏＳ識別数を最大３２個、ＣｏＳ特性数を最大３２個としている。
【００７８】
図１１に示す如く、最大３２個のＣｏＳ識別数に対し、１８個のＣｏＳ識別を行おうとする実施例である。全部で１６種類（ＣｏＳ特性番号０〜１５）のＣｏＳ特性を割り当てている。使用しないＳＲＡＭ４の領域（図１１Ｂ）には、ＥＮビットに‘０’を設定することでこれを判断できるようにしている。
【００７９】
また、入力物理ポート番号３に対しては、全てＣｏＳ特性番号７を割り当てている。このように、図１１に示す例では、複数のＩＰアドレス及びＴＣＰ／ＵＤＰポート番号（図１１Ａ）に対し、同じＣｏＳ特性を施している。
【００８０】
パケットバッファメモリ６に関しては、図１２Ａに示す如く、パケットバッファメモリ６の割り当てを３２個の固定領域としてあらかじめ分割している。さらに、それを最小のＣｏＳ領域とし、ＳＲＡＭ４のＣｏＳ領域を数値的に割り当て易いようにしている。
【００８１】
この時、各最小ＣｏＳ領域（ＣｏＳユニット）に、おのおのスタートアドレスとエンドアドレスを図１２Ａに示すようにスタートアドレスとエンドアドレスにより一意的に割り当てることで、ユーザーの指定したＣｏＳ領域とパケットバッファメモリ６のアドレスとを一意的に割り当てることが可能となる。
【００８２】
本実施例において、割り当てられたパケットバッファメモリ６の構成は図１２Ｂのとおりとなる。
【００８３】
例えば、図１１ＡのＣＡＭ３のアドレス６（ＩＰアドレス７、ポート番号７）と一致するパケットを考える。図１１ＢのＳＲＡＭ４のデータ内容及び、図１３のサービスクラス特性テーブル８の内容より、物理ポート番号１から入力されたパケットのＩＰアドレス及びＴＣＰ／ＵＤＰポート番号が、それぞれ「ＩＰアドレス７」、「ポート番号７」であれば、ＣｏＳ特性番号６即ち、エラー発生率４０％のエラー挿入と３００ｍｓの遅延挿入を同時に実施することになる。
【００８４】
また、パケットバッファメモリ６には、３８０００００ｈ〜３ＣＦＦＦＦＦｈの領域を割り当てている（図１２参照：ポート番号７で、ＣｏＳ領域が３である）。
【００８５】
本実施例のように、大きな遅延時間を施すパケットに対しては、割り当て領域を広く確保することで、遅延時間を自由に設定することが可能となる。
【００８６】
かかる実施例動作を以下に説明する。
【００８７】
図１０におけるパケット識別制御部２の詳細ブロック図中、ＣＰＵ ＩＦ部２１は図示しないＣＰＵとのインタフェース機能を持つ。パケット転送制御部２２はパケットの入出力、及び各タイミングを生成する。ヘッダ抽出部２３は入力されたパケットからＩＰアドレスあるいはＴＣＰ／ＵＤＰポート番号を抽出する。マスク部２４は、ＩＰアドレス及びＴＣＰ／ＵＤＰポート番号のマスクを実施する。ＣＡＭ３は３２ｗｏｒｄ×２８８ｂｉｔの大きさを有する。ＳＲＡＭ４は３２ｗｏｒｄ×２１ｂｉｔの大きさを有する。ＴＡＧラッチ制御部２５はＴＡＧ情報を生成し、ＴＡＧラッチ回路２６に送る。セレクタ２７はＴＡＧを出力するか、入力したパケットを出力するかを選択する回路である。
【００８８】
このような構成のパケット識別制御部２では、入力されたパケットデータからＩＰアドレス抽出部２３でＩＰアドレスを抽出し、マスク部２４でマスク処理を施し、ＴＣＰ／ＵＤＰポート番号などと合わせてＣＡＭ３に入力する。
【００８９】
ここで、マスク処理とはＩＰアドレスの範囲特定のためにフィルタをかけるための処理である。本実施例では、ＣＰＵから設定された内容に応じて、指定されたビットを‘１’とすることで実現する。
【００９０】
この時、ＣＡＭ３に対しても同じようにマスクするビットを‘１’として設定しておく必要がある。ＩＰアドレスのマスク同様、ＴＣＰ／ＵＤＰポート番号に対しても、ＣＡＭ３にａｌｌ‘１’を設定しておき、ＴＣＰ／ＵＤＰポート番号の検索を行わない場合にはポート番号をａｌｌ‘１’にマスクしてＣＡＭ３に入力する。これによりＩＰアドレスのみの一致検出、ＩＰアドレスとＴＣＰ／ＵＤＰポート番号の両方の一致検出、及びＴＣＰ／ＵＤＰポート番号のみの一致検出が可能となる。
【００９１】
ＣＡＭ３において検索した結果を元に、一致したＩＰアドレス及びＴＣＰ／ＵＤＰポート番号が存在すれば、対応するＳＲＡＭ４のデータを読み出す。 読み出しデータにおいて設定されている入力物理ポートが今現在受信中のパケットの入力物理ポートと一致し、更にＥＮビットが‘１’であれば、これをパケット識別の対象パケットとしてＴＡＧを生成し、パケットの先頭に付加してバッファ管理制御部５へ渡す。
【００９２】
ＴＡＧの中には入力物理ポート、出力物理ポート、及びＥＮ情報などを挿入し、バッファ管理制御部５においてパケットバッファメモリ６の書込みアドレス生成に使用される。
【００９３】
ここで、パケット動作制御の実施例として図１５にはパケット遅延を発生させる場合の処理フローを、図１６にはパケット順序逆転／リルーティングを発生させる場合の処理フローを示す。
【００９４】
図１５に示すように、図６及び、図８のシーケンスフロー（処理工程Ｐ１０、Ｐ１２参照）により説明したように遅延対象パケットが識別された場合（処理工程Ｐ２０）は、１回目の解析であるか否かを判断する（処理工程Ｐ２１）。１回目の解析である場合（処理工程Ｐ２１、Ｙｅｓ）パケットポインタ管理メモリ７からタイムスタンプ値を読み出し（処理工程Ｐ２２）、１回目の解析でない場合（処理工程Ｐ２１、Ｎｏ）タイムスタンプ保持部３８からタイムスタンプ値を読み出す（処理工程Ｐ２３）。
【００９５】
読み出されたタイムスタンプ値は、装置内基準時間と比較し、設定された遅延時間が経過しているかを判断する（処理工程Ｐ２４）。
【００９６】
遅延時間が経過している場合には、管理ポインタ移動量算出部３７で管理ポインタ保持部３４の管理ポインタ値を１つ増加する（処理工程Ｐ２５）。これにより、次パケットの転送解析へと移行する（処理工程Ｐ２６）。
【００９７】
遅延時間が経過していない場合には、パケットポインタ管理メモリ７から読み出されたタイムスタンプ値をタイムスタンプ保持部３８（図６参照）へ格納する。次の転送解析時には、タイムスタンプ保持部３８の値が基準時間と比較される。このことにより、パケットポインタ管理メモリ７へのアクセス負荷が軽減されることになり、性能向上が図れる。
【００９８】
さらに、図１６にはパケット順序逆転またはリルーティング時の動作フローが示される。図１６において、パケット種別識別制御部２により識別されるＣｏＳ特性番号に対応する動作制御の内容がサービスクラス特性テーブル８を参照して求められる。したがって、求められた動作制御が順序入れ替えであるパケットが識別されると（処理工程Ｐ３０）、転送解析部３６（図６参照）でパケットバッファメモリ６に受信格納されたパケット数が順序入れ替えパケット数以上であるか否かが判断される（処理工程Ｐ３１）。
【００９９】
受信格納されたパケット数が順序入れ替えパケット数以上である（処理工程Ｐ１、Ｙｅｓ）と、ポインタ移動量３７により管理ポインタ保持部３４にパケット入れ替え個数ｎ分のポインタ移動量を通知し、管理ポインタ値をｎ加算させる（処理工程Ｐ３２）。
対で、転送制御部３５によりパケット転送が行なわれ（処理工程Ｐ３３）、パケット入れ替え個数ｎ分のパケットの転送が完了すると（処理工程Ｐ３４、Ｙｅｓ）、管理ポインタ保持部４における管理ポインタ値をｎ×２分元に戻すよ減算する（処理工程Ｐ３５）。
【０１００】
次いで、順序入れ替えにより転送が後になったｎ個分のパケットを転送する（処理工程Ｐ３６）。ｎ個分のパケット転送が終わると（処理工程Ｐ３７、Ｙｅｓ）、管理ポインタ保持部４の管理ポインタ値をｎ加算して、以降通常転送に移行する（処理工程Ｐ３８）。
【０１０１】
このように、管理ポインタの加減算を行うことにより、受信順序とは異なる順序でパケットが転送されることになる。なお、この管理ポインタの加減算処理については、管理ポインタ保持部３４において簡単なハードウェアにより実現が可能であるため、高速な転送制御が可能となる。
【０１０２】
（付記１）
受信したパケットをバッファメモリに格納し、前記バッファメモリへのパケットの書込み及び、読み出し制御を行うパケット送受信装置における前記バッファメモリの管理方法であって、
受信するパケットのヘッダ部分に含まれるサービスクラス単位に、前記制御方法を設定し、
受信パケットの格納を行う前記バッファメモリにおける各サービスクラスについての割り当て領域を前記サービスクラスの設定数に応じて変更する
ことを特徴とするバッファメモリ管理方法。
【０１０３】
（付記２）付記１において、
前記制御は、パケットに対する遅延、パケットロス、パケット順序逆転若しくは、エラー挿入であり、前記サービスクラスは、前記パケットのヘッダ部分に含まれるＩＰアドレス又は、ＴＣＰ／ＵＤＰポート番号によって分類されることを特徴とするバッファメモリ管理方法。
【０１０４】
（付記３）
受信パケットを格納するバッファメモリと、
前記バッファメモリへのパケットの書込み及び読み出し制御を行なう制御部と、
受信パケットのヘッダ部分に含まれるサービスクラスに対応したパケットの前記制御方法を設定したサービスクラス特性テーブルと、
サービスクラスに対応した前記バッファメモリの割り当て領域記憶した変換部を有し、
該変換部は、前記バッファメモリの割り当て領域を前記サービスクラス特性テーブルにおけるサービスクラスの設定数に応じて変更する
ことを特徴とするパケットバッファ管理システム。
【０１０５】
（付記４）付記３において、
前記変換テーブルは、バッファメモリの割り当て領域をサービスクラス単位としたことを特徴とするパケットバッファ管理システム。
【０１０６】
（付記５）付記３において、
前記パケットバッファに格納されたパケットの格納位置を示す転送ポインタおよびパケットが格納された時間を示すタイムスタンプ値を格納するための管理メモリを有し、
前記制御部により前記パケットバッファ内のパケット存在情報と前記タイムスタンプ値及び、前記サービスクラス特性テーブルに設定された制御方法に基づき受信パケットに対する制御を行うことを特徴とするパケットバッファ管理システム。
【０１０７】
（付記６）付記５において、
前記制御部による制御方法として、前記タイムスタンプ値に基づく転送ポインタの移動により受信パケットの順序逆転およびルータの経路変更を行うことを特徴とするパケットバッファ管理システム。
【０１０８】
（付記７）付記３において、
前記バッファメモリへのパケットの格納動作、パケット登録動作、転送ポインタリード動作、パケット転送解析動作の各動作を並列に処理することを特徴とするパケットバッファ管理システム。
【０１０９】
（付記８）付記５において、
前記パケットバッファへのパケットの格納時間を前記管理メモリにタイムスタンプとして格納し、パケット転送の解析時に前記タイムスタンプと装置内の基準時間と比較することにより転送可否を判断する手段を有し、
設定の遅延時間が経過していない場合に、前記タイムスタンプをサービスクラス単位に設けられるタイムスタンプバッファに格納し、以降の転送解析時には前記タイムスタンプバッファ内のタイムスタンプと基準時間の比較を行うことを特徴とするパケットバッファ管理システム。
【０１１０】
【発明の効果】
以上、図面に従い説明したように、本発明によれば、以下のような効果が期待できる。
１．サービスクラス（ＣｏＳ）の各領域を割り当てる際、その範囲を個別に且つ自由に設定できる。例えば大きい遅延時間を施すパケットに対しては広い領域を割り当てるなど、特性の内容に応じてパケットバッファの物理容量を最大限利用できる。
２．サービスクラス（ＣｏＳ）識別の数を全体でＮ個とし、物理ポート数や特性の種類に限定されない。
３．１種類のサービスクラス（ＣｏＳ）特性に対して、複数のＣｏＳ識別用ＩＰアドレスを割り当てられる。
４．擬似ネットワークで実現するパケットの動作制御を簡単な算術演算にて並列動作させることが可能であり、比較的簡単なハードウェア回路により、高性能なパケット動作制御が可能となる。
【０１１１】
上記のように、本発明によれば、広帯域ネットワークにおけるパケットの複雑な動作を、比較的簡単なハードウェア構成により高い処理性能で実現することが可能となり、またユーザーの要望に応じて柔軟にパケット操作の内容を設定／実現することも可能となるため、エンドユーザにおける通信・通話品質の検証／確保、およびＩＰネットワークの品質向上に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明のバッファ管理方法を適用する、ネットワーク品質を模擬試験する模擬装置の実施の形態例ブロック図である。
【図２】ＣＡＭおよびＳＲＡＭのデータ構成を示す図である。
【図３】変換テーブル１３の内容を示す図である。
【図４】パケットバッファメモリ６の構成を示す図である。
【図５】サービスクラス特性テーブルの設定の一例を示す図である。
【図６】変換テーブル１３及びサービスクラス特性テーブル８を除く、図１におけるバッファ管理制御部５の構成を更に詳細に示す図である。
【図７】パケットバッファメモリ６に格納される各パケットとパケットポインタ管理メモリ７の対応関係を示す図である。
【図８】バッファ管理制御部５の動作シーケンスを示す図である。
【図９】図８における並列処理を説明する図である。
【図１０】パケット識別制御部２の詳細ブロック図である。
【図１１】ＣＡＭ３（図１１Ａ）及びＳＲＡＭ４（図１１Ｂ）のデータ内容を示す図である。
【図１２】パケットバッファメモリ６の割り当て構成を示す図である。
【図１３】サービスクラス特性テーブル８の内容を示す図である。
【図１４】変換テーブル１３の内容を示す図である。
【図１５】パケット動作制御の実施例としてパケット遅延を発生させる場合の処理フローを示す図である。
【図１６】パケット動作制御の実施例としてパケット順序逆転／リルーティングを発生させる場合の処理フローを示す図である。
【図１７】パケットバッファを用いたネットワークを構成するルータ相当の装置の構成ブロックを示す図である。
【図１８】図１７におけるパケットバッファメモリ６の構成を示す図である。
【符号の説明】
１ 多重化部
２ パケット種別識別制御部
３ ＣＡＭ
４ ＳＲＡＭ
５ バッファ管理制御部
６ パケットバッファメモリ
７ パケットポインタ管理メモリ
８ サービスクラス特性テーブル
９ パケットリード／ライト制御部
１０ ポインタリード／ライト制御部
１１ パケット出力制御部
１２ 多重分離部
１３ 変換テーブル
Claims (5)
- 受信したパケットをバッファメモリに格納し、前記バッファメモリへのパケットの書込み及び、読み出し制御を行うパケット送受信装置における前記バッファメモリの管理方法であって、
受信するパケットのヘッダ部分に含まれるサービスクラス単位に、前記制御方法を設定し、
受信パケットの格納を行う前記バッファメモリにおける各サービスクラスについての割り当て領域を前記サービスクラスの設定数に応じて変更する
ことを特徴とするバッファメモリ管理方法。 - 請求項１において、
前記制御は、パケットに対する遅延、パケットロス、パケット順序逆転若しくは、エラー挿入であり、前記サービスクラスは、前記パケットのヘッダ部分に含まれるＩＰアドレス又は、ＴＣＰ／ＵＤＰポート番号によって分類されることを特徴とするバッファメモリ管理方法。 - 受信パケットを格納するバッファメモリと、
前記バッファメモリへのパケットの書込み及び読み出し制御を行なう制御部と、
受信パケットのヘッダ部分に含まれるサービスクラスに対応したパケットの前記制御方法を設定したサービスクラス特性テーブルと、
サービスクラスに対応した前記バッファメモリの割り当て領域記憶した変換部を有し、
該変換部は、前記バッファメモリの割り当て領域を前記サービスクラス特性テーブルにおけるサービスクラスの設定数に応じて変更する
ことを特徴とするパケットバッファ管理システム。 - 請求項３において、
前記変換テーブルは、バッファメモリの割り当て領域をサービスクラス単位としたことを特徴とするパケットバッファ管理システム。 - 請求項３において、
前記パケットバッファに格納されたパケットの格納位置を示す転送ポインタおよびパケットが格納された時間を示すタイムスタンプ値を格納するための管理メモリを有し、
前記制御部により前記パケットバッファ内のパケット存在情報と前記タイムスタンプ値及び、前記サービスクラス特性テーブルに設定された制御方法に基づき受信パケットに対する制御を行うことを特徴とするパケットバッファ管理システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002344424A JP4004389B2 (ja) | 2002-11-27 | 2002-11-27 | バッファメモリ管理方法及びシステム |
| US10/723,993 US7330918B2 (en) | 2002-11-27 | 2003-11-26 | Buffer memory management method and system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002344424A JP4004389B2 (ja) | 2002-11-27 | 2002-11-27 | バッファメモリ管理方法及びシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004180019A true JP2004180019A (ja) | 2004-06-24 |
| JP4004389B2 JP4004389B2 (ja) | 2007-11-07 |
Family
ID=32677036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002344424A Expired - Fee Related JP4004389B2 (ja) | 2002-11-27 | 2002-11-27 | バッファメモリ管理方法及びシステム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7330918B2 (ja) |
| JP (1) | JP4004389B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006319978A (ja) * | 2005-05-12 | 2006-11-24 | Agilent Technol Inc | インラインネットワークシミュレータ |
| JP2010097274A (ja) * | 2008-10-14 | 2010-04-30 | Sony Computer Entertainment Inc | 通信処理装置および通信処理方法 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU7060300A (en) | 1999-08-16 | 2001-03-13 | Iready Corporation | Internet jack |
| US7957379B2 (en) * | 2004-10-19 | 2011-06-07 | Nvidia Corporation | System and method for processing RX packets in high speed network applications using an RX FIFO buffer |
| US8310341B2 (en) * | 2009-04-20 | 2012-11-13 | Itron, Inc. | Endpoint classification and command processing |
| US20100265095A1 (en) * | 2009-04-20 | 2010-10-21 | Itron, Inc. | Endpoint classification and command processing |
| US8305889B2 (en) * | 2010-01-31 | 2012-11-06 | Hewlett-Packard Development Company, L.P. | Method for allocating a resource among consumers in proportion to configurable weights |
| CN103562900B (zh) | 2011-04-06 | 2017-02-15 | 罗伯特·博世有限公司 | 用于提高串行总线系统中的数据传输容量的方法和设备 |
| ES2595155T3 (es) | 2011-04-06 | 2016-12-28 | Robert Bosch Gmbh | Método y dispositivo para adaptar la seguridad de transmisión de datos en un sistema de bus en serie |
| CN103649933B (zh) * | 2011-04-26 | 2016-10-19 | 罗伯特·博世有限公司 | 用于与存储器大小匹配的串行数据传输的方法和设备 |
| US8804752B2 (en) | 2011-05-31 | 2014-08-12 | Oracle International Corporation | Method and system for temporary data unit storage on infiniband host channel adaptor |
| US8589610B2 (en) * | 2011-05-31 | 2013-11-19 | Oracle International Corporation | Method and system for receiving commands using a scoreboard on an infiniband host channel adaptor |
| US8484392B2 (en) | 2011-05-31 | 2013-07-09 | Oracle International Corporation | Method and system for infiniband host channel adaptor quality of service |
| US9690742B2 (en) | 2011-06-29 | 2017-06-27 | Robert Bosch Gmbh | Method and device for serial data transmission having a flexible message size and a variable bit length |
| US9021123B2 (en) | 2011-08-23 | 2015-04-28 | Oracle International Corporation | Method and system for responder side cut through of received data |
| US8879579B2 (en) | 2011-08-23 | 2014-11-04 | Oracle International Corporation | Method and system for requester virtual cut through |
| US8832216B2 (en) | 2011-08-31 | 2014-09-09 | Oracle International Corporation | Method and system for conditional remote direct memory access write |
| US8879571B2 (en) * | 2011-11-01 | 2014-11-04 | Hewlett-Packard Development Company, L.P. | Delays based on packet sizes |
| US9069485B2 (en) | 2012-12-20 | 2015-06-30 | Oracle International Corporation | Doorbell backpressure avoidance mechanism on a host channel adapter |
| US9069633B2 (en) | 2012-12-20 | 2015-06-30 | Oracle America, Inc. | Proxy queue pair for offloading |
| US9191452B2 (en) | 2012-12-20 | 2015-11-17 | Oracle International Corporation | Method and system for an on-chip completion cache for optimized completion building |
| US9256555B2 (en) | 2012-12-20 | 2016-02-09 | Oracle International Corporation | Method and system for queue descriptor cache management for a host channel adapter |
| US8937949B2 (en) | 2012-12-20 | 2015-01-20 | Oracle International Corporation | Method and system for Infiniband host channel adapter multicast packet replication mechanism |
| US9148352B2 (en) | 2012-12-20 | 2015-09-29 | Oracle International Corporation | Method and system for dynamic repurposing of payload storage as a trace buffer |
| US9384072B2 (en) | 2012-12-20 | 2016-07-05 | Oracle International Corporation | Distributed queue pair state on a host channel adapter |
| US9069705B2 (en) | 2013-02-26 | 2015-06-30 | Oracle International Corporation | CAM bit error recovery |
| US9336158B2 (en) | 2013-02-26 | 2016-05-10 | Oracle International Corporation | Method and system for simplified address translation support for static infiniband host channel adaptor structures |
| US8850085B2 (en) | 2013-02-26 | 2014-09-30 | Oracle International Corporation | Bandwidth aware request throttling |
| WO2016068316A1 (ja) * | 2014-10-31 | 2016-05-06 | 日本電気株式会社 | 無線基地局、パケット送信装置、無線端末、制御方法、及びプログラム |
| US10511992B2 (en) * | 2016-12-19 | 2019-12-17 | Qualcomm Incorporated | Prioritizing packets in wireless communications |
| US10175912B1 (en) | 2017-07-05 | 2019-01-08 | Google Llc | Hardware double buffering using a special purpose computational unit |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4891788A (en) * | 1988-05-09 | 1990-01-02 | Kreifels Gerard A | FIFO with almost full/almost empty flag |
| US6240066B1 (en) * | 1997-02-11 | 2001-05-29 | Lucent Technologies Inc. | Dynamic bandwidth and buffer management algorithm for multi-service ATM switches |
| US6421350B1 (en) * | 1997-09-30 | 2002-07-16 | Lucent Technologies Inc. | Device and method for controlling the quality-of service in data networks |
| JPH11275112A (ja) * | 1998-03-26 | 1999-10-08 | Oki Electric Ind Co Ltd | Ａｔｍネットワークにおけるセル送出スケジューリング装置 |
| US6459682B1 (en) * | 1998-04-07 | 2002-10-01 | International Business Machines Corporation | Architecture for supporting service level agreements in an IP network |
| JP3866425B2 (ja) * | 1998-11-12 | 2007-01-10 | 株式会社日立コミュニケーションテクノロジー | パケットスイッチ |
| JP2000201150A (ja) | 1999-01-05 | 2000-07-18 | Oki Electric Ind Co Ltd | 多重分離装置 |
| US6570872B1 (en) * | 1999-04-06 | 2003-05-27 | Nortel Networks Limited | Self-configuring distributed switch |
| US6526070B1 (en) * | 1999-10-09 | 2003-02-25 | Conexant Systems, Inc. | Method and apparatus for upstream burst transmissions synchronization in cable modems |
| US6788697B1 (en) * | 1999-12-06 | 2004-09-07 | Nortel Networks Limited | Buffer management scheme employing dynamic thresholds |
| US20020049608A1 (en) * | 2000-03-03 | 2002-04-25 | Hartsell Neal D. | Systems and methods for providing differentiated business services in information management environments |
| JP4605911B2 (ja) * | 2001-01-24 | 2011-01-05 | 富士通株式会社 | パケット送出装置 |
| JP3936550B2 (ja) | 2001-05-14 | 2007-06-27 | 富士通株式会社 | パケットバッファ |
-
2002
- 2002-11-27 JP JP2002344424A patent/JP4004389B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-26 US US10/723,993 patent/US7330918B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006319978A (ja) * | 2005-05-12 | 2006-11-24 | Agilent Technol Inc | インラインネットワークシミュレータ |
| JP2010097274A (ja) * | 2008-10-14 | 2010-04-30 | Sony Computer Entertainment Inc | 通信処理装置および通信処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040131063A1 (en) | 2004-07-08 |
| JP4004389B2 (ja) | 2007-11-07 |
| US7330918B2 (en) | 2008-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4004389B2 (ja) | バッファメモリ管理方法及びシステム | |
| US6650642B1 (en) | Network relaying apparatus and network relaying method capable of high-speed routing and packet transfer | |
| JP4053967B2 (ja) | Ｖｌａｎサーバ | |
| EP1729462B1 (en) | Policy based routing using a fast filter processor | |
| EP2337274B1 (en) | Method for processing a plurality of data and switching device for switching communication packets | |
| US6683885B1 (en) | Network relaying apparatus and network relaying method | |
| US6957281B2 (en) | Ingress processing optimization via traffic classification and grouping | |
| CN1875585B (zh) | 利用mac限制来控制动态未知l2泛滥的方法和系统 | |
| US20020080789A1 (en) | Switch-based network processor | |
| JP4779955B2 (ja) | パケット処理装置及びパケット処理方法 | |
| US11729300B2 (en) | Generating programmatically defined fields of metadata for network packets | |
| CN101656677A (zh) | 一种报文分流处理方法及装置 | |
| US20060114900A1 (en) | Fast filter processor metering and chaining | |
| CN103001846B (zh) | 用于数据网的嵌入式端到端延迟信息 | |
| CN101150527A (zh) | 一种pcie数据传输的方法、系统及设备 | |
| JP4182180B2 (ja) | ネットワーク中継装置及びネットワーク中継方法 | |
| CN103200190A (zh) | 一种面向QualNet网络半实物仿真的实物接入方法 | |
| TWI323108B (en) | Powerful and expandable pipeline architecture for a network device | |
| JP3645735B2 (ja) | ネットワーク中継装置及びネットワーク中継方法 | |
| CN108965093B (zh) | 一种vlan分配方法及装置 | |
| TWI328376B (en) | Pre-learning of values with later activation in a network device | |
| JP4209186B2 (ja) | パケットの高速ルーティング及びスイッチングに対するメモリ要件を低減するように構成されたプロセッサ | |
| CN112333162B (zh) | 一种业务处理方法及设备 | |
| JPH0934816A (ja) | 大規模ｉｐネットワーク | |
| US20030204482A1 (en) | Data search system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070712 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070821 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4004389 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |