JP2004173047A - 演算処理装置 - Google Patents
演算処理装置 Download PDFInfo
- Publication number
- JP2004173047A JP2004173047A JP2002337781A JP2002337781A JP2004173047A JP 2004173047 A JP2004173047 A JP 2004173047A JP 2002337781 A JP2002337781 A JP 2002337781A JP 2002337781 A JP2002337781 A JP 2002337781A JP 2004173047 A JP2004173047 A JP 2004173047A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- selection
- circuits
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】全体の回路規模を削減することができ、かつ、消費電力を削減することができる演算処理装置を提供すること。
【解決手段】本発明の演算処理装置１００は、入力同相信号及び入力直交信号にそれぞれ−１を乗算して乗算同相信号及び乗算直交信号を生成する第１及び第２の乗算回路１１１、１１２と、前記入力同相信号と前記乗算同相信号とを受ける第１及び第４の選択回路１２１、１２４と、前記入力直交信号と前記乗算直交信号を受ける第２及び第３の選択回路１２２、１２３と、を具備し、第１及び第２の選択回路１２１、１２２からの第１及び第２の選択信号を加算して第１の複素信号を生成し、第３及び第４の選択回路１２３、１２４からの第３及び第４の選択信号を加算して第２の複素信号を生成する。
【選択図】 図１
【解決手段】本発明の演算処理装置１００は、入力同相信号及び入力直交信号にそれぞれ−１を乗算して乗算同相信号及び乗算直交信号を生成する第１及び第２の乗算回路１１１、１１２と、前記入力同相信号と前記乗算同相信号とを受ける第１及び第４の選択回路１２１、１２４と、前記入力直交信号と前記乗算直交信号を受ける第２及び第３の選択回路１２２、１２３と、を具備し、第１及び第２の選択回路１２１、１２２からの第１及び第２の選択信号を加算して第１の複素信号を生成し、第３及び第４の選択回路１２３、１２４からの第３及び第４の選択信号を加算して第２の複素信号を生成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＣＤＭＡ方式を用いる通信システムにおける拡散装置及び逆拡散装置に用いられる演算処理装置に関する。
【０００２】
【従来の技術】
従来の演算処理装置としては、図７に示すように、４つの乗算回路７０１〜７０４、符号発生回路７０５、加算回路７０６及び減算回路７０７を具備するものが知られている（特許文献１参照）。
【０００３】
受信信号の同相成分である入力同相信号Ｉは、乗算回路７０１、７０４に入力される。受信信号の直交成分である入力直交信号Ｑは、乗算回路７０２、７０３に入力される。符号発生回路７０５は、符号Ｃｉを発生して乗算回路７０１、７０３に与え、また、符号Ｃｑを発生して乗算回路７０２、７０４に与える。
【０００４】
乗算回路７０１、７０２の出力は加算回路７０６に入力され、乗算回路７０３、７０４の出力は減算回路７０７に入力される。加算回路７０６は、入力された信号を加算して第１の複素信号Ｉｏを生成して出力する。減算回路７０７は、入力された信号を減算して第２の複素信号Ｑｏを生成して出力する。
【０００５】
入力同相信号ＩをＲｉとし、入力直交信号をＲｑとした場合、乗算回路７０１はＲｉ及びＣｉを受けてＲｉＣｉを出力し、乗算回路７０２はＲｑ及びＣｑを受けてＲｑＣｑを出力する。また、乗算回路７０３はＲｑ及びＣｉを受けてＲｑＣｉを出力し、乗算回路７０４はＲｉ及びＣｑを受けてＲｉＣｑを出力する。加算回路７０６は、乗算回路７０１の出力ＲｉＣｉと、乗算回路７０２の出力ＲｑＣｑを受けて、ＲｉＣｉ＋ＲｑＣｑを出力する。減算回路７０７は、乗算回路７０３の出力ＲｑＣｉと、乗算回路７０４の出力ＲｉＣｑを受けて、ＲｑＣｉ−ＲｉＣｑを出力する。
【０００６】
このように、従来の演算処理装置においては、第１の複素信号ＩｏはＲｉＣｉ＋ＲｑＣｑで示され、第２の複素信号ＱｏはＲｑＣｉ−ＲｉＣｑで示される。
【０００７】
【特許文献１】
特開２００１−９２８１０号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、従来の演算処理装置においては、４つの乗算回路を必要とし、乗算回路が加算回路及び減算回路に比べて所要のゲ−ト数が非常に大きいため乗算回路の回路規模が大きいから、全体の回路規模が大きくなり、かつ、消費電力が大きくなってしまうという問題がある。また、従来の演算処理装置においては、入力信号が多種の信号である場合においてそれぞれの信号に対して演算処理を行う場合には、複数の演算処理回路を有する必要があるため、全体の回路規模がさらに大きくなり、かつ、消費電力が大きくなってしまうという課題がある。
【０００９】
本発明は、かかる点に鑑みてなされたものであり、全体の回路規模を削減することができ、かつ、消費電力を削減することができる演算処理装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の演算処理装置は、入力同相信号と−１を乗算して乗算同相信号を生成する第１の乗算回路と、入力直交信号と−１を乗算して乗算直交信号を生成する第２の乗算回路と、前記入力同相信号と前記乗算同相信号とを受ける第１及び第４の選択回路と、前記入力直交信号と前記乗算直交信号を受ける第２及び第３の選択回路と、前記第１乃至第４の選択回路を制御する符号を発生する符号発生回路と、前記第１及び第２の選択回路からの第１及び第２の選択信号を加算して第１の複素信号を生成する第１の加算回路と、前記第３及び第４の選択回路からの第３及び第４の選択信号を加算して第２の複素信号を生成する第２の加算回路と、を具備する構成を採る。
【００１１】
この構成によれば、４つの乗算回路を必要としていた従来の演算処理装置に比べて２つの乗算回路を削減することができるから、全体として回路規模を削減することができ、かつ、消費電力を削減することができる。
【００１２】
本発明の演算処理装置は、入力同相信号と−１を乗算して乗算同相信号を生成する第１の乗算回路と、入力直交信号と−１を乗算して乗算直交信号を生成する第２の乗算回路と、複数の選択加算装置と、を具備し、前記複数の選択加算装置の各々は、前記入力同相信号と前記乗算同相信号とを受ける第１及び第４の選択回路と、前記入力直交信号と前記乗算直交信号を受ける第２及び第３の選択回路と、前記第１乃至第４の選択回路を制御する符号を発生する符号発生回路と、前記第１及び第２の選択回路からの第１及び第２の選択信号を加算して第１の複素信号を生成する第１の加算回路と、前記第３及び第４の選択回路からの第３及び第４の選択信号を加算して第２の複素信号を生成する第２の加算回路と、を具備する構成を採る。
【００１３】
この構成によれば、４つの乗算回路を必要としていた従来の演算処理装置に比べて２つの乗算回路を削減することができるから、全体として回路規模を削減することができ、かつ、消費電力を削減することができる。
【００１４】
本発明の演算処理装置は、入力同相信号の符号を反転させて反転同相信号を生成する第１の符号反転回路と、入力直交信号の符号を反転させて反転直交信号を生成する第２の符号反転回路と、前記入力同相信号と前記反転同相信号とを受ける第１及び第４の選択回路と、前記入力直交信号と前記反転直交信号を受ける第２及び第３の選択回路と、前記第１乃至第４の選択回路を制御する符号を発生する符号発生回路と、前記第１及び第２の選択回路からの第１及び第２の選択信号を加算して第１の複素信号を生成する第１の加算回路と、前記第３及び第４の選択回路からの第３及び第４の選択信号を加算して第２の複素信号を生成する第２の加算回路と、を具備する構成を採る。
【００１５】
この構成によれば、４つの乗算回路を必要としていた従来の演算処理装置に比べて実質的に２つの乗算回路を削減することができるから、全体として回路規模を削減することができ、かつ、消費電力を削減することができる。
【００１６】
本発明の演算処理装置は、入力同相信号の符号を反転させて反転同相信号を生成する第１の符号反転回路と、入力直交信号の符号を反転させて反転直交信号を生成する第２の符号反転回路と、複数の選択加算装置と、を具備し、前記複数の選択加算装置の各々は、前記入力同相信号と前記反転同相信号とを受ける第１及び第４の選択回路と、前記入力直交信号と前記反転直交信号を受ける第２及び第３の選択回路と、前記第１乃至第４の選択回路を制御する符号を発生する符号発生回路と、前記第１及び第２の選択回路からの第１及び第２の選択信号を加算して第１の複素信号を生成する第１の加算回路と、前記第３及び第４の選択回路からの第３及び第４の選択信号を加算して第２の複素信号を生成する第２の加算回路と、を具備する構成を採る。
【００１７】
この構成によれば、４つの乗算回路を必要としていた従来の演算処理装置に比べて実質的に２つの乗算回路を削減することができるから、全体として回路規模を削減することができ、かつ、消費電力を削減することができる。
【００１８】
本発明の演算処理装置は、入力同相信号と−１を乗算して乗算同相信号を生成する第１の乗算回路と、入力直交信号と−１を乗算して乗算直交信号を生成する第２の乗算回路と、前記入力同相信号と前記入力直交信号とを加算する第１の加算回路と、前記入力同相信号と前記乗算直交信号とを加算する第２の加算回路と、前記乗算同相信号と前記入力直交信号とを加算する第３の加算回路と、前記乗算同相信号と前記乗算直交信号とを加算する第４の加算回路と、複数の選択装置と、を具備し、前記複数の選択装置の各々は、前記第１乃至第４の加算回路からの第１乃至第４の出力信号のいずれかを選択して第１の複素信号を出力する第１の選択回路と、前記第１乃至第４の加算回路からの第１乃至第４の出力信号のいずれかを選択して第２の複素信号を出力する第２の選択回路と、前記第１及び第２の選択回路を制御する符号を発生する符号発生回路と、を具備する構成を採る。
【００１９】
この構成によれば、４つの乗算回路を必要としていた従来の演算処理装置に比べて２つの乗算回路を削減することができるから、全体として回路規模を削減することができ、かつ、消費電力を削減することができる。
【００２０】
本発明の演算処理装置は、入力同相信号の符号を反転させて反転同相信号を生成する第１の符号反転回路と、入力直交信号の符号を反転させて反転直交信号を生成する第２の符号反転回路と、前記入力同相信号と前記入力直交信号とを加算する第１の加算回路と、前記入力同相信号と前記反転直交信号とを加算する第２の加算回路と、前記反転同相信号と前記入力直交信号とを加算する第３の加算回路と、前記反転同相信号と前記反転直交信号とを加算する第４の加算回路と、複数の選択装置と、を具備し、前記複数の選択装置の各々は、前記第１乃至第４の加算回路からの第１乃至第４の出力信号のいずれかを選択して第１の複素信号を出力する第１の選択回路と、前記第１乃至第４の加算回路からの第１乃至第４の出力信号のいずれかを選択して第２の複素信号を出力する第２の選択回路と、前記第１及び第２の選択回路を制御する符号を発生する符号発生回路と、を具備する構成を採る。
【００２１】
この構成によれば、４つの乗算回路を必要としていた従来の演算処理装置に比べて実質的に２つの乗算回路を削減することができるから、全体として回路規模を削減することができ、かつ、消費電力を削減することができる。
【００２２】
【発明の実施の形態】
本発明の骨子の第１のものは、入力同相信号及び入力直交信号にそれぞれ−１を乗算して乗算同相信号及び乗算直交信号を生成する第１及び第２の乗算回路と、前記入力同相信号と前記乗算同相信号とを受ける第１及び第４の選択回路と、前記入力直交信号と前記乗算直交信号を受ける第２及び第３の選択回路と、を具備し、前記第１及び第２の選択回路からの第１及び第２の選択信号を加算して第１の複素信号を生成し、前記第３及び第４の選択回路からの第３及び第４の選択信号を加算して第２の複素信号を生成することである。
【００２３】
本発明の骨子の第２のものは、入力同相信号及び入力直交信号の符号をそれぞれ反転させて反転同相信号及び反転直交信号を生成する第１及び第２の符号反転回路と、前記入力同相信号と前記反転同相信号とを受ける第１及び第４の選択回路と、前記入力直交信号と前記反転直交信号を受ける第２及び第３の選択回路と、を具備し、前記第１及び第２の選択回路からの第１及び第２の選択信号を加算して第１の複素信号を生成し、前記第３及び第４の選択回路からの第３及び第４の選択信号を加算して第２の複素信号を生成することである。
【００２４】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００２５】
（実施の形態１）
図１に示すように、本発明の実施の形態１に係る演算処理装置１００は、同相信号入力端子１０１、直交信号入力端子１０２、第１及び第２の乗算回路１１１、１１２、第１乃至第４の選択回路１２１〜１２４、符号発生回路１３１並びに第１及び第２の加算回路１４１、１４２を具備している。
【００２６】
第１の乗算回路１１１の入力端子は、アンテナで受信されてＡ／Ｄ変換された受信信号のうちの入力同相信号Ｉを受ける同相信号入力端子１０１に接続されている。第１及び第４の選択回路１２１〜１２４の入力端子は、同相信号入力端子１０１及び第１の乗算回路１１１の出力端子に接続されている。
【００２７】
第２の乗算回路１１２の入力端子は、アンテナで受信されてＡ／Ｄ変換された受信信号のうちの入力直交信号Ｑを受ける直交信号入力端子１０２に接続されている。第２及び第３の選択回路１２１〜１２４の入力端子は、直交信号入力端子１０２及び第２の乗算回路１１２の出力端子に接続されている。
【００２８】
符号発生回路１３１の第１の出力端子は、第１及び第３の選択回路１２１、１２３の制御端子に接続されている。符号発生回路１３１の第２の出力端子は、第２及び第４の選択回路１２２、１２４の制御端子に接続されている。第１の加算回路１４１の入力端子は、第１及び第２の選択回路１２１、１２２の出力端子に接続されている。第２の加算回路１４２の入力端子は、第３及び第４の選択回路１２３、１２４の出力端子に接続されている。
【００２９】
次に、本発明の実施の形態１に係る演算処理装置１００の動作について、図１を参照して説明する。
【００３０】
第１の乗算回路１１１は、同相信号入力端子１０１からの入力同相信号Ｉと−１を乗算して乗算同相信号を生成する。第２の乗算回路１１２は、直交信号入力端子１０２からの入力直交信号Ｑと−１を乗算して乗算直交信号を生成する。第１及び第４の選択回路１２１、１２４は、同相信号入力端子１０１からの入力同相信号と第１の乗算回路１１１からの乗算同相信号とを受けて第１及び第４の選択信号を出力する。第２及び第３の選択回路１２２、１２３は、直交信号入力端子１０２からの入力直交信号と第２の乗算回路１１２からの乗算直交信号を受けて第２及び第３の選択信号を出力する。
【００３１】
符号発生回路１３１は、第１乃至第４の選択回路１２１〜１２４を制御する符号を発生する。第１の加算回路１４１は、第１及び第２の選択回路１２１、１２２からの第１及び第２の選択信号を加算して第１の複素信号Ｉｏを生成して出力する。第２の加算回路１４２は、第３及び第４の選択回路１２３、１２４からの第３及び第４の選択信号を加算して第２の複素信号Ｑｏを生成して出力する。
【００３２】
次に、本発明の実施の形態１に係る演算処理装置１００の動作の具体例について、図１を参照して説明する。
【００３３】
この具体例においては、入力同相信号ＩをＲｉで表し、入力直交信号をＲｑで表し、符号発生回路１３１が発生する符号をＣｉ、Ｃｑとする。第１の乗算回路１１１は、Ｒｉを受けてＲｉに−１を乗じて−Ｒｉを出力する。第２の乗算回路１１２は、Ｒｑを受けてＲｑに−１を乗じて−Ｒｑを出力する。第１及び第４の選択回路１２１、１２４は、Ｒｉ及び−Ｒｉを受ける。第１の選択回路１２１は、Ｃｉが＋１である場合にＲｉを選択し、また、Ｃｉが−１である場合に−Ｒｉを選択して第１の選択信号を第１の加算回路１４１の入力端子に与える。
【００３４】
第４の選択回路１２４は、Ｃｑが＋１である場合に−Ｒｉを選択し、また、−１の場合にはＲｉを選択して第４の選択信号を第２の加算回路１４２の入力端子に与える。
【００３５】
第２及び第３の選択回路１２２、１２３は、Ｒｑ及び−Ｒｑを受ける。第２の選択回路１２２は、Ｃｑが＋１である場合にＲｑを選択し、また、Ｃｑが−１である場合には−Ｒｑを選択して第２の選択信号を第１の加算回路１４１の入力端子に与える。第３の選択回路１２３は、Ｃｉが＋１である場合にＲｑを選択し、また、Ｃｉが−１である場合に−Ｒｑを選択して第３の選択信号を第２の加算回路１４２の入力端子に与える。
【００３６】
第１の加算回路１４１は、入力される第１の選択信号と第２の選択信号を加算してＲｉＣｉ＋ＲｑＣｑを生成し第１の複素信号Ｉｏとして出力する。第２の加算回路１４２は、入力される第３の選択信号と第４の選択信号とを加算してＲｉＣｑ−ＲｑＣｉを生成し第２の複素信号Ｑｏとして出力する。
【００３７】
以上のように、本発明の実施の形態１においては、４つの乗算回路を必要としていた従来の演算処理装置に比べて２つの乗算回路を削減することができるから、全体として回路規模を削減することができ、かつ、消費電力を削減することができる。
【００３８】
（実施の形態２）
次に、本発明の実施の形態２について、図面を参照して詳細に説明する。図２は、本発明の実施の形態２に係る演算処理装置の構成を示すブロック図である。本発明の実施の形態２においては、本発明の実施の形態１と同じ構成要素には同じ参照符号を付して、その説明を省略する。
【００３９】
図２に示すように、本発明の実施の形態２に係る演算処理装置２００は、同相信号入力端子１０１、直交信号入力端子１０２、第１及び第２の乗算回路１１１、１１２、第１乃至第Ｎ（Ｎは正の整数）の選択加算装置２１１〜２１Ｎを具備している。第１乃至第Ｎの選択加算装置２１１〜２１Ｎの各々は、第１乃至第４の選択回路１２１〜１２４、符号発生回路１３１並びに第１及び第２の加算回路１４１、１４２を具備している。
【００４０】
本発明の実施の形態２に係る演算処理装置２００においては、第１及び第２の乗算回路１１１、１１２からの出力信号が第１乃至第Ｎの選択加算装置２１１〜２１Ｎに分岐されて処理される。第１乃至第Ｎの選択加算装置２１１〜２１Ｎは、それぞれ第１の複素信号Ｉｏ１〜ＩｏＮ及び第２の複素信号Ｑｏ１〜ＱｏＮを出力する。この動作以外の演算処理装置２００における動作は、本発明の実施の形態１と同じである。
【００４１】
本発明の実施の形態２においては、４つの乗算回路を必要としていた従来の演算処理装置に比べて２つの乗算回路を削減することができるから、全体として回路規模を削減することができ、かつ、消費電力を削減することができる。また、本発明の実施の形態２においては、入力信号が多種の信号を多重した信号である場合においてそれぞれの信号に対して逆拡散を行う場合にも、さらに全体の回路規模を削減することができ、かつ、消費電力化を削減することができる。
【００４２】
（実施の形態３）
次に、本発明の実施の形態３について、図面を参照して詳細に説明する。図３は、本発明の実施の形態３に係る演算処理装置の構成を示すブロック図である。本発明の実施の形態３においては、本発明の実施の形態１と同じ構成要素には同じ参照符号を付して、その説明を省略する。
【００４３】
図３に示すように、本発明の実施の形態３に係る演算処理装置３００は、本発明の実施の形態１に係る演算処理装置１００において第１及び第２の乗算回路１１１、１１２の代わりに第１及び第２の符号反転回路３０１、３０２を具備するものである。
【００４４】
第１及び第２の符号反転回路３０１、３０２は、入力される入力同相信号Ｉ及び入力直交信号Ｑの符号をそれぞれ反転させて反転同相信号及び反転直交信号を生成するものである。反転同相信号及び反転直交信号は、前記乗算同相信号及び前記乗算直交信号と同じものであるから、第１及び第２の符号反転回路３０１、３０２は、第１及び第２の乗算回路１１１、１１２と同じ動作をする。第１及び第２の符号反転回路３０１、３０２の回路規模は、第１及び第２の乗算回路１１１、１１２の回路規模より小さい。
【００４５】
本発明の実施の形態３においては、４つの乗算回路を必要としていた従来の演算処理装置に比べて実質的に２つの乗算回路を削減することができるから、全体として回路規模を削減することができ、かつ、消費電力を削減することができる。
【００４６】
（実施の形態４）
次に、本発明の実施の形態４について、図面を参照して詳細に説明する。図４は、本発明の実施の形態４に係る演算処理装置の構成を示すブロック図である。本発明の実施の形態４においては、本発明の実施の形態２と同じ構成要素には同じ参照符号を付して、その説明を省略する。
【００４７】
図４に示すように、本発明の実施の形態４に係る演算処理装置４００は、本発明の実施の形態２に係る演算処理装置２００において第１及び第２の乗算回路１１１、１１２の代わりに第１及び第２の符号反転回路３０１、３０２を具備するものである。
【００４８】
第１及び第２の符号反転回路３０１、３０２は、入力される入力同相信号Ｉ及び入力直交信号の符号を反転させるものであり、第１及び第２の乗算回路１１１、１１２と同じ動作をする。第１及び第２の符号反転回路３０１、３０２の回路規模は、第１及び第２の乗算回路１１１、１１２の回路規模より小さい。
【００４９】
本発明の実施の形態４においては、４つの乗算回路を必要としていた従来の演算処理装置に比べて実質的に２つの乗算回路を削減することができるから、全体として回路規模を削減することができ、かつ、消費電力を削減することができる。
【００５０】
（実施の形態５）
次に、本発明の実施の形態５について、図面を参照して詳細に説明する。図５は、本発明の実施の形態５に係る演算処理装置の構成を示すブロック図である。本発明の実施の形態５においては、本発明の実施の形態１と同じ構成要素には同じ参照符号を付して、その説明を省略する。
【００５１】
図５に示すように、本発明の実施の形態５に係る演算処理装置５００は、同相信号入力端子１０１、直交信号入力端子１０２、第１及び第２の乗算回路１１１、１１２、第１乃至第４の加算回路５０１〜５０４並びに第１乃至第Ｎの選択装置５１１〜５１Ｎを具備している。第１乃至第Ｎの選択装置５１１〜５１Ｎの各々は、第１及び第２の選択回路５２１、５２２並びに符号発生回路１３１を具備している。
【００５２】
第１の加算回路５０１の入力端子は、同相信号入力端子１０１及び直交信号入力端子１０２に接続されている。第２の加算回路５０２の入力端子は、同相信号入力端子１０１及び第２の乗算回路１１２の出力端子に接続されている。第３の加算回路５０３の入力端子は、第１の乗算回路１１１の出力端子及び直交信号入力端子１０２に接続されている。第４の加算回路５０４の入力端子は、第１の乗算回路１１１及び第２の乗算回路１１２の出力端子に接続されている。
【００５３】
第１及び第２の選択回路５２１、５２２の入力端子は、第１乃至第４の加算回路５０１〜５０４の出力端子に接続されている。符号発生回路１３１の出力端子は、第１及び第２の選択回路５２１、５２２の制御端子に接続されている。
【００５４】
次に、本発明の実施の形態５に係る演算処理装置５００の動作について、図５を参照して説明する。
【００５５】
第１の加算回路５０１は、同相信号入力端子１０１からの入力同相信号Ｉと直交信号入力端子１０２からの入力直交信号Ｑとを加算する。第２の加算回路５０２は、同相信号入力端子１０１からの入力同相信号と第２の乗算回路１１２からの乗算直交信号とを加算する。第３の加算回路５０３は、第１の乗算回路１１１からの乗算同相信号と第２の乗算回路１１２からの入力直交信号とを加算する。第４の加算回路５０４は、第１の乗算回路１１１からの乗算同相信号と第２の乗算回路１１２からの乗算直交信号とを加算する。
【００５６】
符号発生回路１３１は、第１及び第２の選択回路５２１、５２２を制御する符号を発生する。第１の選択回路５２１は、第１乃至第４の加算回路５０１〜５０４からの第１乃至第４の出力信号のいずれかを選択して第１の複素信号Ｉｏ１〜ＩｏＮのいずれかを出力する。第２の選択回路５２２は、第１乃至第４の加算回路５０１〜５０４からの第１乃至第４の出力信号のいずれかを選択して第２の複素信号Ｑｏ１〜ＱｏＮのいずれかを出力する。
【００５７】
次に、本発明の実施の形態５に係る演算処理装置５００の動作の具体例について、図５を参照して説明する。
【００５８】
この具体例においては、入力同相信号ＩをＲｉで表し、入力直交信号ＱをＲｑで表し、符号発生回路１３１が発生する符号をＣｉ、Ｃｑとする。第１の乗算回路１１１は、Ｒｉを受けてＲｉに−１を乗じて−Ｒｉを出力する。第２の乗算回路１１２は、Ｒｑを受けてＲｑに−１を乗じて−Ｒｑを出力する。
【００５９】
第１乃至第４の加算回路５０１〜５０４は、入力される信号を加算してＲｉ＋Ｒｑ、Ｒｉ−Ｒｑ、−Ｒｉ＋Ｒｑ、−Ｒｉ−Ｒｑをそれぞれ出力する。第１の選択回路５２１は、符号“Ｃｉ，Ｃｑ”が“＋１、＋１”、“＋１、−１”、“−１、＋１”及び“−１、−１”である場合にそれぞれ第１乃至第４の加算回路５０１〜５０４のいずれかの出力信号を選択して第１の複素信号Ｉｏ１〜ＩｏＮのいずれかを出力する。
【００６０】
また、第２の選択回路５２２は、“Ｃｉ，Ｃｑ”が“＋１、−１”、“−１、−１”、“＋１、＋１”及び“−１、＋１”である場合にそれぞれ第１乃至第４の加算回路５０１〜５０４のいずれかの出力信号を選択して第２の複素逆拡散出力Ｑｏ１〜ＱｏＮのいずれかを出力する。
【００６１】
本発明の実施の形態５においては、４つの乗算回路を必要としていた従来の演算処理装置に比べて２つの乗算回路を削減することができるから、全体として回路規模を削減することができ、かつ、消費電力を削減することができる。また、本発明の実施の形態５においては、入力信号が多種の信号を多重した信号である場合においてそれぞれの信号に対して逆拡散を行う場合にも、さらに全体の回路規模を削減することができ、かつ、消費電力化を削減することができる。
【００６２】
（実施の形態６）
次に、本発明の実施の形態６について、図面を参照して詳細に説明する。図６は、本発明の実施の形態６に係る演算処理装置の構成を示すブロック図である。本発明の実施の形態６においては、本発明の実施の形態５と同じ構成要素には同じ参照符号を付して、その説明を省略する。
【００６３】
図６に示すように、本発明の実施の形態６に係る演算処理装置６００は、本発明の実施の形態１に係る演算処理装置５００において第１及び第２の乗算回路１１１、１１２の代わりに第１及び第２の符号反転回路３０１、３０２を具備するものである。
【００６４】
第１及び第２の符号反転回路３０１、３０２は、入力される入力同相信号Ｉ及び入力直交信号Ｑの符号を反転させるものであり、第１及び第２の乗算回路１１１、１１２と同じ動作をする。第１及び第２の符号反転回路３０１、３０２の回路規模は、第１及び第２の乗算回路１１１、１１２の回路規模より小さい。
【００６５】
本発明の実施の形態６においては、４つの乗算回路を必要としていた従来の演算処理装置に比べて実質的に２つの乗算回路を削減することができるから、全体として回路規模を削減することができ、かつ、消費電力を削減することができる。また、本発明の実施の形態６においては、入力信号が多種の信号で多重されている場合においてそれぞれの信号に対して演算処理を行う場合にも、さらに全体の回路規模を削減することができ、かつ、消費電力化を削減することができる。
【００６６】
【発明の効果】
以上説明したように、本発明によれば、４つの乗算回路を必要としていた従来の演算処理装置に比べて実質的に２つの乗算回路を削減することができるから、全体として回路規模を削減することができ、かつ、消費電力を削減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る演算処理装置の構成を示すブロック図
【図２】本発明の実施の形態２に係る演算処理装置の構成を示すブロック図
【図３】本発明の実施の形態３に係る演算処理装置の構成を示すブロック図
【図４】本発明の実施の形態４に係る演算処理装置の構成を示すブロック図
【図５】本発明の実施の形態５に係る演算処理装置の構成を示すブロック図
【図６】本発明の実施の形態６に係る演算処理装置の構成を示すブロック図
【図７】従来の演算処理装置の構成を示すブロック図
【符号の説明】
１００、２００、３００、４００、５００、６００ 演算処理装置
１０１ 同相信号入力端子
１０２ 直交信号入力端子
１１１ 第１の乗算回路
１１２ 第２の乗算回路
１２１〜１２４ 第１乃至第４の選択回路
１３１ 符号発生回路
１４１ 第１の加算回路
１４２ 第２の加算回路
２１１〜２２Ｎ 第１乃至第Ｎの選択加算装置
３０１ 第１の符号反転回路
３０２ 第２の符号反転回路
５１１〜５１Ｎ 選択装置
５２１ 第１の選択回路
５２２ 第２の選択回路
【発明の属する技術分野】
本発明は、ＣＤＭＡ方式を用いる通信システムにおける拡散装置及び逆拡散装置に用いられる演算処理装置に関する。
【０００２】
【従来の技術】
従来の演算処理装置としては、図７に示すように、４つの乗算回路７０１〜７０４、符号発生回路７０５、加算回路７０６及び減算回路７０７を具備するものが知られている（特許文献１参照）。
【０００３】
受信信号の同相成分である入力同相信号Ｉは、乗算回路７０１、７０４に入力される。受信信号の直交成分である入力直交信号Ｑは、乗算回路７０２、７０３に入力される。符号発生回路７０５は、符号Ｃｉを発生して乗算回路７０１、７０３に与え、また、符号Ｃｑを発生して乗算回路７０２、７０４に与える。
【０００４】
乗算回路７０１、７０２の出力は加算回路７０６に入力され、乗算回路７０３、７０４の出力は減算回路７０７に入力される。加算回路７０６は、入力された信号を加算して第１の複素信号Ｉｏを生成して出力する。減算回路７０７は、入力された信号を減算して第２の複素信号Ｑｏを生成して出力する。
【０００５】
入力同相信号ＩをＲｉとし、入力直交信号をＲｑとした場合、乗算回路７０１はＲｉ及びＣｉを受けてＲｉＣｉを出力し、乗算回路７０２はＲｑ及びＣｑを受けてＲｑＣｑを出力する。また、乗算回路７０３はＲｑ及びＣｉを受けてＲｑＣｉを出力し、乗算回路７０４はＲｉ及びＣｑを受けてＲｉＣｑを出力する。加算回路７０６は、乗算回路７０１の出力ＲｉＣｉと、乗算回路７０２の出力ＲｑＣｑを受けて、ＲｉＣｉ＋ＲｑＣｑを出力する。減算回路７０７は、乗算回路７０３の出力ＲｑＣｉと、乗算回路７０４の出力ＲｉＣｑを受けて、ＲｑＣｉ−ＲｉＣｑを出力する。
【０００６】
このように、従来の演算処理装置においては、第１の複素信号ＩｏはＲｉＣｉ＋ＲｑＣｑで示され、第２の複素信号ＱｏはＲｑＣｉ−ＲｉＣｑで示される。
【０００７】
【特許文献１】
特開２００１−９２８１０号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、従来の演算処理装置においては、４つの乗算回路を必要とし、乗算回路が加算回路及び減算回路に比べて所要のゲ−ト数が非常に大きいため乗算回路の回路規模が大きいから、全体の回路規模が大きくなり、かつ、消費電力が大きくなってしまうという問題がある。また、従来の演算処理装置においては、入力信号が多種の信号である場合においてそれぞれの信号に対して演算処理を行う場合には、複数の演算処理回路を有する必要があるため、全体の回路規模がさらに大きくなり、かつ、消費電力が大きくなってしまうという課題がある。
【０００９】
本発明は、かかる点に鑑みてなされたものであり、全体の回路規模を削減することができ、かつ、消費電力を削減することができる演算処理装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の演算処理装置は、入力同相信号と−１を乗算して乗算同相信号を生成する第１の乗算回路と、入力直交信号と−１を乗算して乗算直交信号を生成する第２の乗算回路と、前記入力同相信号と前記乗算同相信号とを受ける第１及び第４の選択回路と、前記入力直交信号と前記乗算直交信号を受ける第２及び第３の選択回路と、前記第１乃至第４の選択回路を制御する符号を発生する符号発生回路と、前記第１及び第２の選択回路からの第１及び第２の選択信号を加算して第１の複素信号を生成する第１の加算回路と、前記第３及び第４の選択回路からの第３及び第４の選択信号を加算して第２の複素信号を生成する第２の加算回路と、を具備する構成を採る。
【００１１】
この構成によれば、４つの乗算回路を必要としていた従来の演算処理装置に比べて２つの乗算回路を削減することができるから、全体として回路規模を削減することができ、かつ、消費電力を削減することができる。
【００１２】
本発明の演算処理装置は、入力同相信号と−１を乗算して乗算同相信号を生成する第１の乗算回路と、入力直交信号と−１を乗算して乗算直交信号を生成する第２の乗算回路と、複数の選択加算装置と、を具備し、前記複数の選択加算装置の各々は、前記入力同相信号と前記乗算同相信号とを受ける第１及び第４の選択回路と、前記入力直交信号と前記乗算直交信号を受ける第２及び第３の選択回路と、前記第１乃至第４の選択回路を制御する符号を発生する符号発生回路と、前記第１及び第２の選択回路からの第１及び第２の選択信号を加算して第１の複素信号を生成する第１の加算回路と、前記第３及び第４の選択回路からの第３及び第４の選択信号を加算して第２の複素信号を生成する第２の加算回路と、を具備する構成を採る。
【００１３】
この構成によれば、４つの乗算回路を必要としていた従来の演算処理装置に比べて２つの乗算回路を削減することができるから、全体として回路規模を削減することができ、かつ、消費電力を削減することができる。
【００１４】
本発明の演算処理装置は、入力同相信号の符号を反転させて反転同相信号を生成する第１の符号反転回路と、入力直交信号の符号を反転させて反転直交信号を生成する第２の符号反転回路と、前記入力同相信号と前記反転同相信号とを受ける第１及び第４の選択回路と、前記入力直交信号と前記反転直交信号を受ける第２及び第３の選択回路と、前記第１乃至第４の選択回路を制御する符号を発生する符号発生回路と、前記第１及び第２の選択回路からの第１及び第２の選択信号を加算して第１の複素信号を生成する第１の加算回路と、前記第３及び第４の選択回路からの第３及び第４の選択信号を加算して第２の複素信号を生成する第２の加算回路と、を具備する構成を採る。
【００１５】
この構成によれば、４つの乗算回路を必要としていた従来の演算処理装置に比べて実質的に２つの乗算回路を削減することができるから、全体として回路規模を削減することができ、かつ、消費電力を削減することができる。
【００１６】
本発明の演算処理装置は、入力同相信号の符号を反転させて反転同相信号を生成する第１の符号反転回路と、入力直交信号の符号を反転させて反転直交信号を生成する第２の符号反転回路と、複数の選択加算装置と、を具備し、前記複数の選択加算装置の各々は、前記入力同相信号と前記反転同相信号とを受ける第１及び第４の選択回路と、前記入力直交信号と前記反転直交信号を受ける第２及び第３の選択回路と、前記第１乃至第４の選択回路を制御する符号を発生する符号発生回路と、前記第１及び第２の選択回路からの第１及び第２の選択信号を加算して第１の複素信号を生成する第１の加算回路と、前記第３及び第４の選択回路からの第３及び第４の選択信号を加算して第２の複素信号を生成する第２の加算回路と、を具備する構成を採る。
【００１７】
この構成によれば、４つの乗算回路を必要としていた従来の演算処理装置に比べて実質的に２つの乗算回路を削減することができるから、全体として回路規模を削減することができ、かつ、消費電力を削減することができる。
【００１８】
本発明の演算処理装置は、入力同相信号と−１を乗算して乗算同相信号を生成する第１の乗算回路と、入力直交信号と−１を乗算して乗算直交信号を生成する第２の乗算回路と、前記入力同相信号と前記入力直交信号とを加算する第１の加算回路と、前記入力同相信号と前記乗算直交信号とを加算する第２の加算回路と、前記乗算同相信号と前記入力直交信号とを加算する第３の加算回路と、前記乗算同相信号と前記乗算直交信号とを加算する第４の加算回路と、複数の選択装置と、を具備し、前記複数の選択装置の各々は、前記第１乃至第４の加算回路からの第１乃至第４の出力信号のいずれかを選択して第１の複素信号を出力する第１の選択回路と、前記第１乃至第４の加算回路からの第１乃至第４の出力信号のいずれかを選択して第２の複素信号を出力する第２の選択回路と、前記第１及び第２の選択回路を制御する符号を発生する符号発生回路と、を具備する構成を採る。
【００１９】
この構成によれば、４つの乗算回路を必要としていた従来の演算処理装置に比べて２つの乗算回路を削減することができるから、全体として回路規模を削減することができ、かつ、消費電力を削減することができる。
【００２０】
本発明の演算処理装置は、入力同相信号の符号を反転させて反転同相信号を生成する第１の符号反転回路と、入力直交信号の符号を反転させて反転直交信号を生成する第２の符号反転回路と、前記入力同相信号と前記入力直交信号とを加算する第１の加算回路と、前記入力同相信号と前記反転直交信号とを加算する第２の加算回路と、前記反転同相信号と前記入力直交信号とを加算する第３の加算回路と、前記反転同相信号と前記反転直交信号とを加算する第４の加算回路と、複数の選択装置と、を具備し、前記複数の選択装置の各々は、前記第１乃至第４の加算回路からの第１乃至第４の出力信号のいずれかを選択して第１の複素信号を出力する第１の選択回路と、前記第１乃至第４の加算回路からの第１乃至第４の出力信号のいずれかを選択して第２の複素信号を出力する第２の選択回路と、前記第１及び第２の選択回路を制御する符号を発生する符号発生回路と、を具備する構成を採る。
【００２１】
この構成によれば、４つの乗算回路を必要としていた従来の演算処理装置に比べて実質的に２つの乗算回路を削減することができるから、全体として回路規模を削減することができ、かつ、消費電力を削減することができる。
【００２２】
【発明の実施の形態】
本発明の骨子の第１のものは、入力同相信号及び入力直交信号にそれぞれ−１を乗算して乗算同相信号及び乗算直交信号を生成する第１及び第２の乗算回路と、前記入力同相信号と前記乗算同相信号とを受ける第１及び第４の選択回路と、前記入力直交信号と前記乗算直交信号を受ける第２及び第３の選択回路と、を具備し、前記第１及び第２の選択回路からの第１及び第２の選択信号を加算して第１の複素信号を生成し、前記第３及び第４の選択回路からの第３及び第４の選択信号を加算して第２の複素信号を生成することである。
【００２３】
本発明の骨子の第２のものは、入力同相信号及び入力直交信号の符号をそれぞれ反転させて反転同相信号及び反転直交信号を生成する第１及び第２の符号反転回路と、前記入力同相信号と前記反転同相信号とを受ける第１及び第４の選択回路と、前記入力直交信号と前記反転直交信号を受ける第２及び第３の選択回路と、を具備し、前記第１及び第２の選択回路からの第１及び第２の選択信号を加算して第１の複素信号を生成し、前記第３及び第４の選択回路からの第３及び第４の選択信号を加算して第２の複素信号を生成することである。
【００２４】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００２５】
（実施の形態１）
図１に示すように、本発明の実施の形態１に係る演算処理装置１００は、同相信号入力端子１０１、直交信号入力端子１０２、第１及び第２の乗算回路１１１、１１２、第１乃至第４の選択回路１２１〜１２４、符号発生回路１３１並びに第１及び第２の加算回路１４１、１４２を具備している。
【００２６】
第１の乗算回路１１１の入力端子は、アンテナで受信されてＡ／Ｄ変換された受信信号のうちの入力同相信号Ｉを受ける同相信号入力端子１０１に接続されている。第１及び第４の選択回路１２１〜１２４の入力端子は、同相信号入力端子１０１及び第１の乗算回路１１１の出力端子に接続されている。
【００２７】
第２の乗算回路１１２の入力端子は、アンテナで受信されてＡ／Ｄ変換された受信信号のうちの入力直交信号Ｑを受ける直交信号入力端子１０２に接続されている。第２及び第３の選択回路１２１〜１２４の入力端子は、直交信号入力端子１０２及び第２の乗算回路１１２の出力端子に接続されている。
【００２８】
符号発生回路１３１の第１の出力端子は、第１及び第３の選択回路１２１、１２３の制御端子に接続されている。符号発生回路１３１の第２の出力端子は、第２及び第４の選択回路１２２、１２４の制御端子に接続されている。第１の加算回路１４１の入力端子は、第１及び第２の選択回路１２１、１２２の出力端子に接続されている。第２の加算回路１４２の入力端子は、第３及び第４の選択回路１２３、１２４の出力端子に接続されている。
【００２９】
次に、本発明の実施の形態１に係る演算処理装置１００の動作について、図１を参照して説明する。
【００３０】
第１の乗算回路１１１は、同相信号入力端子１０１からの入力同相信号Ｉと−１を乗算して乗算同相信号を生成する。第２の乗算回路１１２は、直交信号入力端子１０２からの入力直交信号Ｑと−１を乗算して乗算直交信号を生成する。第１及び第４の選択回路１２１、１２４は、同相信号入力端子１０１からの入力同相信号と第１の乗算回路１１１からの乗算同相信号とを受けて第１及び第４の選択信号を出力する。第２及び第３の選択回路１２２、１２３は、直交信号入力端子１０２からの入力直交信号と第２の乗算回路１１２からの乗算直交信号を受けて第２及び第３の選択信号を出力する。
【００３１】
符号発生回路１３１は、第１乃至第４の選択回路１２１〜１２４を制御する符号を発生する。第１の加算回路１４１は、第１及び第２の選択回路１２１、１２２からの第１及び第２の選択信号を加算して第１の複素信号Ｉｏを生成して出力する。第２の加算回路１４２は、第３及び第４の選択回路１２３、１２４からの第３及び第４の選択信号を加算して第２の複素信号Ｑｏを生成して出力する。
【００３２】
次に、本発明の実施の形態１に係る演算処理装置１００の動作の具体例について、図１を参照して説明する。
【００３３】
この具体例においては、入力同相信号ＩをＲｉで表し、入力直交信号をＲｑで表し、符号発生回路１３１が発生する符号をＣｉ、Ｃｑとする。第１の乗算回路１１１は、Ｒｉを受けてＲｉに−１を乗じて−Ｒｉを出力する。第２の乗算回路１１２は、Ｒｑを受けてＲｑに−１を乗じて−Ｒｑを出力する。第１及び第４の選択回路１２１、１２４は、Ｒｉ及び−Ｒｉを受ける。第１の選択回路１２１は、Ｃｉが＋１である場合にＲｉを選択し、また、Ｃｉが−１である場合に−Ｒｉを選択して第１の選択信号を第１の加算回路１４１の入力端子に与える。
【００３４】
第４の選択回路１２４は、Ｃｑが＋１である場合に−Ｒｉを選択し、また、−１の場合にはＲｉを選択して第４の選択信号を第２の加算回路１４２の入力端子に与える。
【００３５】
第２及び第３の選択回路１２２、１２３は、Ｒｑ及び−Ｒｑを受ける。第２の選択回路１２２は、Ｃｑが＋１である場合にＲｑを選択し、また、Ｃｑが−１である場合には−Ｒｑを選択して第２の選択信号を第１の加算回路１４１の入力端子に与える。第３の選択回路１２３は、Ｃｉが＋１である場合にＲｑを選択し、また、Ｃｉが−１である場合に−Ｒｑを選択して第３の選択信号を第２の加算回路１４２の入力端子に与える。
【００３６】
第１の加算回路１４１は、入力される第１の選択信号と第２の選択信号を加算してＲｉＣｉ＋ＲｑＣｑを生成し第１の複素信号Ｉｏとして出力する。第２の加算回路１４２は、入力される第３の選択信号と第４の選択信号とを加算してＲｉＣｑ−ＲｑＣｉを生成し第２の複素信号Ｑｏとして出力する。
【００３７】
以上のように、本発明の実施の形態１においては、４つの乗算回路を必要としていた従来の演算処理装置に比べて２つの乗算回路を削減することができるから、全体として回路規模を削減することができ、かつ、消費電力を削減することができる。
【００３８】
（実施の形態２）
次に、本発明の実施の形態２について、図面を参照して詳細に説明する。図２は、本発明の実施の形態２に係る演算処理装置の構成を示すブロック図である。本発明の実施の形態２においては、本発明の実施の形態１と同じ構成要素には同じ参照符号を付して、その説明を省略する。
【００３９】
図２に示すように、本発明の実施の形態２に係る演算処理装置２００は、同相信号入力端子１０１、直交信号入力端子１０２、第１及び第２の乗算回路１１１、１１２、第１乃至第Ｎ（Ｎは正の整数）の選択加算装置２１１〜２１Ｎを具備している。第１乃至第Ｎの選択加算装置２１１〜２１Ｎの各々は、第１乃至第４の選択回路１２１〜１２４、符号発生回路１３１並びに第１及び第２の加算回路１４１、１４２を具備している。
【００４０】
本発明の実施の形態２に係る演算処理装置２００においては、第１及び第２の乗算回路１１１、１１２からの出力信号が第１乃至第Ｎの選択加算装置２１１〜２１Ｎに分岐されて処理される。第１乃至第Ｎの選択加算装置２１１〜２１Ｎは、それぞれ第１の複素信号Ｉｏ１〜ＩｏＮ及び第２の複素信号Ｑｏ１〜ＱｏＮを出力する。この動作以外の演算処理装置２００における動作は、本発明の実施の形態１と同じである。
【００４１】
本発明の実施の形態２においては、４つの乗算回路を必要としていた従来の演算処理装置に比べて２つの乗算回路を削減することができるから、全体として回路規模を削減することができ、かつ、消費電力を削減することができる。また、本発明の実施の形態２においては、入力信号が多種の信号を多重した信号である場合においてそれぞれの信号に対して逆拡散を行う場合にも、さらに全体の回路規模を削減することができ、かつ、消費電力化を削減することができる。
【００４２】
（実施の形態３）
次に、本発明の実施の形態３について、図面を参照して詳細に説明する。図３は、本発明の実施の形態３に係る演算処理装置の構成を示すブロック図である。本発明の実施の形態３においては、本発明の実施の形態１と同じ構成要素には同じ参照符号を付して、その説明を省略する。
【００４３】
図３に示すように、本発明の実施の形態３に係る演算処理装置３００は、本発明の実施の形態１に係る演算処理装置１００において第１及び第２の乗算回路１１１、１１２の代わりに第１及び第２の符号反転回路３０１、３０２を具備するものである。
【００４４】
第１及び第２の符号反転回路３０１、３０２は、入力される入力同相信号Ｉ及び入力直交信号Ｑの符号をそれぞれ反転させて反転同相信号及び反転直交信号を生成するものである。反転同相信号及び反転直交信号は、前記乗算同相信号及び前記乗算直交信号と同じものであるから、第１及び第２の符号反転回路３０１、３０２は、第１及び第２の乗算回路１１１、１１２と同じ動作をする。第１及び第２の符号反転回路３０１、３０２の回路規模は、第１及び第２の乗算回路１１１、１１２の回路規模より小さい。
【００４５】
本発明の実施の形態３においては、４つの乗算回路を必要としていた従来の演算処理装置に比べて実質的に２つの乗算回路を削減することができるから、全体として回路規模を削減することができ、かつ、消費電力を削減することができる。
【００４６】
（実施の形態４）
次に、本発明の実施の形態４について、図面を参照して詳細に説明する。図４は、本発明の実施の形態４に係る演算処理装置の構成を示すブロック図である。本発明の実施の形態４においては、本発明の実施の形態２と同じ構成要素には同じ参照符号を付して、その説明を省略する。
【００４７】
図４に示すように、本発明の実施の形態４に係る演算処理装置４００は、本発明の実施の形態２に係る演算処理装置２００において第１及び第２の乗算回路１１１、１１２の代わりに第１及び第２の符号反転回路３０１、３０２を具備するものである。
【００４８】
第１及び第２の符号反転回路３０１、３０２は、入力される入力同相信号Ｉ及び入力直交信号の符号を反転させるものであり、第１及び第２の乗算回路１１１、１１２と同じ動作をする。第１及び第２の符号反転回路３０１、３０２の回路規模は、第１及び第２の乗算回路１１１、１１２の回路規模より小さい。
【００４９】
本発明の実施の形態４においては、４つの乗算回路を必要としていた従来の演算処理装置に比べて実質的に２つの乗算回路を削減することができるから、全体として回路規模を削減することができ、かつ、消費電力を削減することができる。
【００５０】
（実施の形態５）
次に、本発明の実施の形態５について、図面を参照して詳細に説明する。図５は、本発明の実施の形態５に係る演算処理装置の構成を示すブロック図である。本発明の実施の形態５においては、本発明の実施の形態１と同じ構成要素には同じ参照符号を付して、その説明を省略する。
【００５１】
図５に示すように、本発明の実施の形態５に係る演算処理装置５００は、同相信号入力端子１０１、直交信号入力端子１０２、第１及び第２の乗算回路１１１、１１２、第１乃至第４の加算回路５０１〜５０４並びに第１乃至第Ｎの選択装置５１１〜５１Ｎを具備している。第１乃至第Ｎの選択装置５１１〜５１Ｎの各々は、第１及び第２の選択回路５２１、５２２並びに符号発生回路１３１を具備している。
【００５２】
第１の加算回路５０１の入力端子は、同相信号入力端子１０１及び直交信号入力端子１０２に接続されている。第２の加算回路５０２の入力端子は、同相信号入力端子１０１及び第２の乗算回路１１２の出力端子に接続されている。第３の加算回路５０３の入力端子は、第１の乗算回路１１１の出力端子及び直交信号入力端子１０２に接続されている。第４の加算回路５０４の入力端子は、第１の乗算回路１１１及び第２の乗算回路１１２の出力端子に接続されている。
【００５３】
第１及び第２の選択回路５２１、５２２の入力端子は、第１乃至第４の加算回路５０１〜５０４の出力端子に接続されている。符号発生回路１３１の出力端子は、第１及び第２の選択回路５２１、５２２の制御端子に接続されている。
【００５４】
次に、本発明の実施の形態５に係る演算処理装置５００の動作について、図５を参照して説明する。
【００５５】
第１の加算回路５０１は、同相信号入力端子１０１からの入力同相信号Ｉと直交信号入力端子１０２からの入力直交信号Ｑとを加算する。第２の加算回路５０２は、同相信号入力端子１０１からの入力同相信号と第２の乗算回路１１２からの乗算直交信号とを加算する。第３の加算回路５０３は、第１の乗算回路１１１からの乗算同相信号と第２の乗算回路１１２からの入力直交信号とを加算する。第４の加算回路５０４は、第１の乗算回路１１１からの乗算同相信号と第２の乗算回路１１２からの乗算直交信号とを加算する。
【００５６】
符号発生回路１３１は、第１及び第２の選択回路５２１、５２２を制御する符号を発生する。第１の選択回路５２１は、第１乃至第４の加算回路５０１〜５０４からの第１乃至第４の出力信号のいずれかを選択して第１の複素信号Ｉｏ１〜ＩｏＮのいずれかを出力する。第２の選択回路５２２は、第１乃至第４の加算回路５０１〜５０４からの第１乃至第４の出力信号のいずれかを選択して第２の複素信号Ｑｏ１〜ＱｏＮのいずれかを出力する。
【００５７】
次に、本発明の実施の形態５に係る演算処理装置５００の動作の具体例について、図５を参照して説明する。
【００５８】
この具体例においては、入力同相信号ＩをＲｉで表し、入力直交信号ＱをＲｑで表し、符号発生回路１３１が発生する符号をＣｉ、Ｃｑとする。第１の乗算回路１１１は、Ｒｉを受けてＲｉに−１を乗じて−Ｒｉを出力する。第２の乗算回路１１２は、Ｒｑを受けてＲｑに−１を乗じて−Ｒｑを出力する。
【００５９】
第１乃至第４の加算回路５０１〜５０４は、入力される信号を加算してＲｉ＋Ｒｑ、Ｒｉ−Ｒｑ、−Ｒｉ＋Ｒｑ、−Ｒｉ−Ｒｑをそれぞれ出力する。第１の選択回路５２１は、符号“Ｃｉ，Ｃｑ”が“＋１、＋１”、“＋１、−１”、“−１、＋１”及び“−１、−１”である場合にそれぞれ第１乃至第４の加算回路５０１〜５０４のいずれかの出力信号を選択して第１の複素信号Ｉｏ１〜ＩｏＮのいずれかを出力する。
【００６０】
また、第２の選択回路５２２は、“Ｃｉ，Ｃｑ”が“＋１、−１”、“−１、−１”、“＋１、＋１”及び“−１、＋１”である場合にそれぞれ第１乃至第４の加算回路５０１〜５０４のいずれかの出力信号を選択して第２の複素逆拡散出力Ｑｏ１〜ＱｏＮのいずれかを出力する。
【００６１】
本発明の実施の形態５においては、４つの乗算回路を必要としていた従来の演算処理装置に比べて２つの乗算回路を削減することができるから、全体として回路規模を削減することができ、かつ、消費電力を削減することができる。また、本発明の実施の形態５においては、入力信号が多種の信号を多重した信号である場合においてそれぞれの信号に対して逆拡散を行う場合にも、さらに全体の回路規模を削減することができ、かつ、消費電力化を削減することができる。
【００６２】
（実施の形態６）
次に、本発明の実施の形態６について、図面を参照して詳細に説明する。図６は、本発明の実施の形態６に係る演算処理装置の構成を示すブロック図である。本発明の実施の形態６においては、本発明の実施の形態５と同じ構成要素には同じ参照符号を付して、その説明を省略する。
【００６３】
図６に示すように、本発明の実施の形態６に係る演算処理装置６００は、本発明の実施の形態１に係る演算処理装置５００において第１及び第２の乗算回路１１１、１１２の代わりに第１及び第２の符号反転回路３０１、３０２を具備するものである。
【００６４】
第１及び第２の符号反転回路３０１、３０２は、入力される入力同相信号Ｉ及び入力直交信号Ｑの符号を反転させるものであり、第１及び第２の乗算回路１１１、１１２と同じ動作をする。第１及び第２の符号反転回路３０１、３０２の回路規模は、第１及び第２の乗算回路１１１、１１２の回路規模より小さい。
【００６５】
本発明の実施の形態６においては、４つの乗算回路を必要としていた従来の演算処理装置に比べて実質的に２つの乗算回路を削減することができるから、全体として回路規模を削減することができ、かつ、消費電力を削減することができる。また、本発明の実施の形態６においては、入力信号が多種の信号で多重されている場合においてそれぞれの信号に対して演算処理を行う場合にも、さらに全体の回路規模を削減することができ、かつ、消費電力化を削減することができる。
【００６６】
【発明の効果】
以上説明したように、本発明によれば、４つの乗算回路を必要としていた従来の演算処理装置に比べて実質的に２つの乗算回路を削減することができるから、全体として回路規模を削減することができ、かつ、消費電力を削減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る演算処理装置の構成を示すブロック図
【図２】本発明の実施の形態２に係る演算処理装置の構成を示すブロック図
【図３】本発明の実施の形態３に係る演算処理装置の構成を示すブロック図
【図４】本発明の実施の形態４に係る演算処理装置の構成を示すブロック図
【図５】本発明の実施の形態５に係る演算処理装置の構成を示すブロック図
【図６】本発明の実施の形態６に係る演算処理装置の構成を示すブロック図
【図７】従来の演算処理装置の構成を示すブロック図
【符号の説明】
１００、２００、３００、４００、５００、６００ 演算処理装置
１０１ 同相信号入力端子
１０２ 直交信号入力端子
１１１ 第１の乗算回路
１１２ 第２の乗算回路
１２１〜１２４ 第１乃至第４の選択回路
１３１ 符号発生回路
１４１ 第１の加算回路
１４２ 第２の加算回路
２１１〜２２Ｎ 第１乃至第Ｎの選択加算装置
３０１ 第１の符号反転回路
３０２ 第２の符号反転回路
５１１〜５１Ｎ 選択装置
５２１ 第１の選択回路
５２２ 第２の選択回路
Claims (6)
- 入力同相信号と−１を乗算して乗算同相信号を生成する第１の乗算回路と、入力直交信号と−１を乗算して乗算直交信号を生成する第２の乗算回路と、前記入力同相信号と前記乗算同相信号とを受ける第１及び第４の選択回路と、前記入力直交信号と前記乗算直交信号を受ける第２及び第３の選択回路と、前記第１乃至第４の選択回路を制御する符号を発生する符号発生回路と、前記第１及び第２の選択回路からの第１及び第２の選択信号を加算して第１の複素信号を生成する第１の加算回路と、前記第３及び第４の選択回路からの第３及び第４の選択信号を加算して第２の複素信号を生成する第２の加算回路と、を具備することを特徴とする演算処理装置。
- 入力同相信号と−１を乗算して乗算同相信号を生成する第１の乗算回路と、入力直交信号と−１を乗算して乗算直交信号を生成する第２の乗算回路と、複数の選択加算装置と、を具備し、前記複数の選択加算装置の各々は、前記入力同相信号と前記乗算同相信号とを受ける第１及び第４の選択回路と、前記入力直交信号と前記乗算直交信号を受ける第２及び第３の選択回路と、前記第１乃至第４の選択回路を制御する符号を発生する符号発生回路と、前記第１及び第２の選択回路からの第１及び第２の選択信号を加算して第１の複素信号を生成する第１の加算回路と、前記第３及び第４の選択回路からの第３及び第４の選択信号を加算して第２の複素信号を生成する第２の加算回路と、を具備することを特徴とする演算処理装置。
- 入力同相信号の符号を反転させて反転同相信号を生成する第１の符号反転回路と、入力直交信号の符号を反転させて反転直交信号を生成する第２の符号反転回路と、前記入力同相信号と前記反転同相信号とを受ける第１及び第４の選択回路と、前記入力直交信号と前記反転直交信号を受ける第２及び第３の選択回路と、前記第１乃至第４の選択回路を制御する符号を発生する符号発生回路と、前記第１及び第２の選択回路からの第１及び第２の選択信号を加算して第１の複素信号を生成する第１の加算回路と、前記第３及び第４の選択回路からの第３及び第４の選択信号を加算して第２の複素信号を生成する第２の加算回路と、を具備することを特徴とする演算処理装置。
- 入力同相信号の符号を反転させて反転同相信号を生成する第１の符号反転回路と、入力直交信号の符号を反転させて反転直交信号を生成する第２の符号反転回路と、複数の選択加算装置と、を具備し、前記複数の選択加算装置の各々は、前記入力同相信号と前記反転同相信号とを受ける第１及び第４の選択回路と、前記入力直交信号と前記反転直交信号を受ける第２及び第３の選択回路と、前記第１乃至第４の選択回路を制御する符号を発生する符号発生回路と、前記第１及び第２の選択回路からの第１及び第２の選択信号を加算して第１の複素信号を生成する第１の加算回路と、前記第３及び第４の選択回路からの第３及び第４の選択信号を加算して第２の複素信号を生成する第２の加算回路と、を具備することを特徴とする演算処理装置。
- 入力同相信号と−１を乗算して乗算同相信号を生成する第１の乗算回路と、入力直交信号と−１を乗算して乗算直交信号を生成する第２の乗算回路と、前記入力同相信号と前記入力直交信号とを加算する第１の加算回路と、前記入力同相信号と前記乗算直交信号とを加算する第２の加算回路と、前記乗算同相信号と前記入力直交信号とを加算する第３の加算回路と、前記乗算同相信号と前記乗算直交信号とを加算する第４の加算回路と、複数の選択装置と、を具備し、前記複数の選択装置の各々は、前記第１乃至第４の加算回路からの第１乃至第４の出力信号のいずれかを選択して第１の複素信号を出力する第１の選択回路と、前記第１乃至第４の加算回路からの第１乃至第４の出力信号のいずれかを選択して第２の複素信号を出力する第２の選択回路と、前記第１及び第２の選択回路を制御する符号を発生する符号発生回路と、を具備することを特徴とする演算処理装置。
- 入力同相信号の符号を反転させて反転同相信号を生成する第１の符号反転回路と、入力直交信号の符号を反転させて反転直交信号を生成する第２の符号反転回路と、前記入力同相信号と前記入力直交信号とを加算する第１の加算回路と、前記入力同相信号と前記反転直交信号とを加算する第２の加算回路と、前記反転同相信号と前記入力直交信号とを加算する第３の加算回路と、前記反転同相信号と前記反転直交信号とを加算する第４の加算回路と、複数の選択装置と、を具備し、前記複数の選択装置の各々は、前記第１乃至第４の加算回路からの第１乃至第４の出力信号のいずれかを選択して第１の複素信号を出力する第１の選択回路と、前記第１乃至第４の加算回路からの第１乃至第４の出力信号のいずれかを選択して第２の複素信号を出力する第２の選択回路と、前記第１及び第２の選択回路を制御する符号を発生する符号発生回路と、を具備することを特徴とする演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002337781A JP2004173047A (ja) | 2002-11-21 | 2002-11-21 | 演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002337781A JP2004173047A (ja) | 2002-11-21 | 2002-11-21 | 演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004173047A true JP2004173047A (ja) | 2004-06-17 |
Family
ID=32701193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002337781A Pending JP2004173047A (ja) | 2002-11-21 | 2002-11-21 | 演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004173047A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008529385A (ja) * | 2005-01-31 | 2008-07-31 | エヌエックスピー ビー ヴィ | 無線通信システムにおける逆拡散データのための方法及び装置 |
-
2002
- 2002-11-21 JP JP2002337781A patent/JP2004173047A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008529385A (ja) * | 2005-01-31 | 2008-07-31 | エヌエックスピー ビー ヴィ | 無線通信システムにおける逆拡散データのための方法及び装置 |
| US8958459B2 (en) | 2005-01-31 | 2015-02-17 | St-Ericsson Sa | Method and apparatus for despread data in wireless communication system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101086560B1 (ko) | 부스 곱셈 방법들 및 시스템들을 위한 전력-효율적인 부호 확장 | |
| KR100887691B1 (ko) | 신호들에 확산 코드들을 적용 | |
| Kim et al. | A carry-free 54b/spl times/54b multiplier using equivalent bit conversion algorithm | |
| WO2003058901A1 (en) | Method and system for a programmable code generator | |
| Dikmese et al. | Digital signal processor against field programmable gate array implementations of space–code correlator beamformer for smart antennas | |
| Matutino et al. | Arithmetic-Based Binary-to-RNS Converter Modulo ${\{2^{n}{\pm} k\}} $ for $ jn $-bit Dynamic Range | |
| RU2577588C1 (ru) | Способ и устройство для формирования кода скремблирования | |
| US10938404B1 (en) | Digital-to-analog converter, transmitter, base station and mobile device | |
| JP2004173047A (ja) | 演算処理装置 | |
| KR20080094812A (ko) | 개선된 감소 트리 회로를 갖는 부스 곱셈기 | |
| US7072320B2 (en) | Apparatus for spreading, scrambling and correlation in a reconfigurable digital signal processor | |
| CN114329330A (zh) | 数据处理装置、方法、芯片、计算机设备及存储介质 | |
| WO2008157679A1 (en) | Methods and apparatus for receiver having fast walsh transform | |
| US7194615B2 (en) | Reconfigurable apparatus being configurable to operate in a logarithmic scale | |
| JP2002064406A (ja) | 複素ディジタル整合フィルタ | |
| JP4126585B2 (ja) | 複素マッチドフィルタ回路 | |
| KR100320430B1 (ko) | 의사잡음 코드 발생 방법 | |
| JP3602476B2 (ja) | Ｃｄｍａ用送信装置 | |
| JP2008072214A (ja) | 相互相関回路及び電子装置 | |
| JP2011133957A (ja) | 演算装置 | |
| US20030053518A1 (en) | Methods and apparatus for use in generating data sequences for spread spectrum communications | |
| CN114519321A (zh) | 查找表电路及其配置方法 | |
| JP4162323B2 (ja) | スペクトル拡散通信用送信機 | |
| JP4191133B2 (ja) | 無線通信システム、スプリットモードｔｆｃｉ復号処理装置及びそれらに用いる復号処理方法 | |
| JP4574567B2 (ja) | 逆拡散及び同相・直交成分多重処理装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080527 |