JP2004170998A - 画像処理装置 - Google Patents

画像処理装置 Download PDF

Info

Publication number
JP2004170998A
JP2004170998A JP2003415364A JP2003415364A JP2004170998A JP 2004170998 A JP2004170998 A JP 2004170998A JP 2003415364 A JP2003415364 A JP 2003415364A JP 2003415364 A JP2003415364 A JP 2003415364A JP 2004170998 A JP2004170998 A JP 2004170998A
Authority
JP
Japan
Prior art keywords
image data
image
frame memory
bits
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003415364A
Other languages
English (en)
Other versions
JP4174026B2 (ja
Inventor
Teiji Bunno
禎治 豊
Masakazu Suzuoki
雅一 鈴置
Makoto Furuhashi
真 古橋
Masayoshi Tanaka
正善 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Interactive Entertainment Inc
Original Assignee
Sony Computer Entertainment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Computer Entertainment Inc filed Critical Sony Computer Entertainment Inc
Priority to JP2003415364A priority Critical patent/JP4174026B2/ja
Publication of JP2004170998A publication Critical patent/JP2004170998A/ja
Application granted granted Critical
Publication of JP4174026B2 publication Critical patent/JP4174026B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Processing Or Creating Images (AREA)
  • Storing Facsimile Image Data (AREA)

Abstract

【目的】 フレームメモリの1画素当たりのビット数を、表示される画像の画質に合わせて最適化できる画像処理装置を提供する。
【構成】 フレームメモリ63を備え、このフレームメモリ63に書き込まれた画像データを順次読み出して、画像表示用データとする。フレームメモリ63に書き込まれた画像データが、各画素が第1のビット数で書き込まれた画像データか、各画素が第1のビット数とは異なる第2のビット数で書き込まれた画像データかを認識する認識手段42を備える。フレームメモリ63から、画像データを、各画素が第1のビット数であるとして読み出す第1の画像データ読み出し手段64と、フレームメモリ63から、画像データを、各画素が第2のビット数であるとして読み出す第2の画像データ読み出し手段65とを設ける。認識手段からの認識情報に基づいて、第1の画像データ読み出し手段64と、第2の画像データ読み出し手段65とを切り換える手段を設ける。
【選択図】図1

Description

産業上の利用分野
この発明は、表示用のフレームメモリを備える画像処理装置に関し、特に、圧縮されて伝送された画像データやコンピュータグラフィックスでの描画データにより画像を生成するビデオゲーム機やグラフィックコンピュータなど高い可視化(ビジュアライゼーション)性能が要求される場合に好適なものである。
例えばコンピュータグラフィックスにおいて、通常、3D(3ディメンション=3次元)グラフィックスシステムと呼ばれるものは、現実感のある物体(描画対象の物体をオブジェクトと称する)を描画するに際して、まず、オブジェクトの表面を複数のポリゴン(描画装置が扱う図形の最小単位(三角形や四角形)をポリゴンという)に分解し、各ポリゴンを、モニター表示画面に対応したフレームメモリ(フレームバッファメモリ)に、順に、描画して、フレームメモリに描画画像データを格納し、これを読み出して前記モニター表示画面に表示することで、立体的に見える画像を再構成する。
上記のような3Dグラフィックスシステムと並列に、例えば画像データがデータ圧縮されて記録さているCD−ROMディスクなどの2次記憶装置と画像伸長装置を組み合わせたデジタル動画再生システムを搭載することがある。デジタル動画再生システムは、3Dグラフィックスシステムよりは対話性は劣るものの、3Dグラフィックスシステムでは表現が困難な画像も容易に再生できる利点を有するので、背景画画面に使用するなど、3Dグラフィックスシステムを補うものとして使用されるものである。
ところで、従来、この種の表示用のフレームメモリ(フレームバッファ)を備える画像処理装置では、フレームメモリに書き込まれる画像データのピクセル(画素)のビット数は、一般に固定である。例えば、ゲーム機などでは、3Dグラフィックスによる描画は、それほど高画質を要求しないので、3原色データR(赤)、G(緑)、B(青)からなる1画素当たりのビット数は、R、G、Bそれぞれ5ビットで、15ビット/画素とされ、32000色の発色の解像度に固定されている。
以上のように、従来は、フレームメモリの1画素当たりのビット数は固定であるため、上記のように、3Dグラフィックスシステムと、デジタル動画再生システムとを組み合わせたシステムにおいて、動画を再生して表示するときに、フレームメモリの容量に余裕があったとしても、15ビット/画素とされ、32000色の発色の解像度しか得られなかった。
この動画の表示を考慮して、フレームメモリの1画素当たりのビット数を、例えばR、G、Bそれぞれ8ビットで、24ビット/画素として、1670万色を表示できるように固定することが考えられるが、これではフレームメモリの表示用のメモリ領域が大きくなり、このビット数は3Dグラフィックスの描画画像には不要であることを考え合わせると、非効率的であった。
この発明は、以上の点にかんがみ、フレームメモリの1画素当たりのビット数を、表示される画像の画質に合わせて最適化することが可能な画像処理装置を提供することを目的とする。
上記課題を解決するため、この発明の画像処理装置は、後述の実施例の参照符号を対応させると、
フレームメモリ63を備え、このフレームメモリ63に書き込まれた画像データを順次読み出して、画像表示用データとするようにする装置において、
フレームメモリ63に書き込まれた画像データが、各画素が第1のビット数で書き込まれた画像データか、各画素が前記第1のビット数とは異なる第2のビット数で書き込まれた画像データかを認識する認識手段61と、
フレームメモリ63から、画像データを、各画素が前記第1のビット数であるとして読み出す第1の画像データ読み出し手段64と、
前記フレームメモリから、画像データを、各画素が前記第2のビット数であるとして読み出す第2の画像データ読み出し手段65と、
前記認識手段からの認識情報に基づいて、前記第1の画像データ読み出し手段と、前記第2の画像データ読み出し手段とを切り換える切換手段SW1,SW2とを備えること
を特徴とする。
以上説明したように、この発明によれば、フレームメモリの1画素当たりのビット数を、表示される画像の画質に応じて最適化することができ、フレームメモリを効率的に使用できる。
しかも、この発明においては、フレームメモリから画像データを読み出す回路を、画質に応じたビット数/画素に応じて切り換えるようにするため、フレームメモリ自体は、ビット数の変化の影響を受けることはなく、フレームメモリとして特殊のものを使用する必要はない。
また、この発明をゲーム機に適用した場合には、描画命令による画像に加えて、高画質の動画や静止画が、適宜、映出されるため、より臨場感のあるゲームの画面を得ることができる。
作用
上記の構成のこの発明によれば、認識手段61は、フレームメモリに、画像データが、第1のビット数で書き込まれたのか、第2のビット数で書き込まれたのかを認識している。
そして、この認識手段61の認識情報に基づいて、フレームメモリ63から読み出される画像データが、第1のビット数/画素のものであるときには、切換手段SW1、SW2が切り換えられて、第1の画像データ読み出し手段64が選択され、フレームメモリ63から画像データが読み出される。また、フレームメモリ63から読み出される画像データが、第2のビット数/画素のものであるときには、切換手段SW1、SW2が切り換えられて、第2の画像データ読み出し手段65が選択され、フレームメモリ63から画像データが読み出される。
こうして、フレームメモリ63に書き込み/読み出しされる画像データは、画質に合わせて最適化することができる。
以下、この発明の一実施例について図面を参照しながら説明する。図1は、この発明の一実施例の画像処理装置の構成例を示すもので、この例は3Dグラフィック機能と、デジタル動画再生機能とを備えるゲーム機の実施例である。
図1において、41はシステムバス(メインバス)である。このシステムバス41には、CPU42、メインメモリ43、ソーティングコントローラ45が接続されている。
システムバス41には、また、画像伸長装置部51が、入力用のFIFOバッファメモリ(以下、FIFOバッファメモリをFIFOバッファと略称する)54及び出力用のFIFOバッファ55を介して接続されている。また、CD−ROMデコーダ52がFIFOバッファ56を介して、描画装置部61がFIFOバッファ62を介して、それぞれシステムバス41に接続されている。
描画装置部61には、フレームメモリ63が接続されている。このフレームメモリ63に、後述するようにして、描画命令により形成された描画画像のデータが書き込まれ、また、画像伸長装置部51で伸長デコードされた画像データが書き込まれ、画像モニター装置67に、その再生画像が表示される。
また、71は操作入力手段としてのコントロールパッドで、インターフェース72を介してシステムバス41に接続されている。さらに、システムバス41には、ゲーム機としての立ち上げを行うためのプログラムが格納されているブートROM73が接続されている。
CPU42は、装置全体の管理を行なう。この例の装置においては、フレームメモリ63からの表示画像データを、R、G、Bそれぞれ5ビットの、15ビット/画素の画像データ(以下、これを第1のビット数の画像データという)とする第1のモード(以下、これを通常モードという)と、R、G、Bそれぞれ8ビットの、24ビット/画素の画像データ(以下、これを第2のビット数の画像データという)とする第2のモード(以下、これを高解像度モードという)の2つのモードを選択することができるようにされており、CPU42は、そのモード切り換えを行う。
また、このCPU42は、物体を多数のポリゴンの集まりとして描画する場合の処理の一部を行う。すなわち、CPU42は、後述もするように、1画面分の描画画像を生成するための描画命令例をメインメモリ43上に作成する。
また、このCPU42は、キャッシュメモリ46を有し、CPUインストラクションの一部は、システムバス41からフェッチすることなく実行できる。さらに、CPU42には、描画命令を作成する際にポリゴンについての座標変換演算を行なうための座標演算装置部44が、CPU内部コプロセッサとして設けられている。座標演算装置部44は、3次元座標変換及び3次元から表示画面上の2次元への変換の演算を行なう。
このように、CPU42は、内部に命令キャッシュ46と座標演算装置部44を有しているため、その処理をシステムバス41を使用しなくても、ある程度行うことができるため、システムバス41を開放しやすい。
CD−ROMデコーダ52は、CD−ROMドライバ53に接続されており、CD−ROMドライバ53に装着されたCD−ROMディスクに記録されているデータをデコードする。CD−ROMディスクには、アプリケーションプログラム(例えばゲームのプログラム)や、例えば離散コサイン変換(DCT)により画像圧縮された動画や静止画の画像データ、ポリゴンを修飾するためのテクスチャー画像の画像データが記録されている。CD−ROMディスクのアプリケーションプログラムには、ポリゴン描画命令が含まれている。FIFOバッファ56は、CD−ROMディスクの記録データの1セクタ分の容量を有する。
画像伸長装置部51は、CD−ROMディスクから再生された圧縮画像データの伸長処理を行なうもので、ハフマン符号のデコーダと、逆量子化回路と、逆離散コサイン変換回路のハードウエアを備える。ハフマン符号のデコーダの部分は、CPU42がソフトウエアとしてその処理を行うようにしてもよい。
この例においては、画像伸長装置部51は、圧縮画像データを、15ビット/画素の第1のビット数の画像データに伸長するデコード処理モードと、24ビット/画素の第2のビット数の画像データに伸長するデコード処理モードとの、2つのモードにおけるデコード処理を行うことができる。CPU42は、モード切り換え指示を画像伸長装置部51に対して行う。このモード切り換え指示により、通常モードのときには、画像伸長装置部51は、圧縮画像データを、第1のビット数の画像データにデコードし、高解像度モードのときには、第2のビット数の画像データにデコードする。
この例の場合、画像伸長装置部51は、後述の図7に示すように、1枚(1フレーム)の画像を、例えば16×16ピクセル(画素)程度の小領域(これを以下マクロブロックと称する)に分割して、このマクロブロック単位で画像伸長デコードを行う。そして、このマクロブロック単位でメインメモリ43との間でデータ転送が行われる。したがって、FIFOバッファ54及び55は、マクロブロック分の容量を備えるものとされている。
描画装置部61には、ローカルバス11を介してフレームメモリ63が接続されている。描画装置部61は、FIFOバッファ62を介してメインメモリ43から転送されてくる描画命令を実行して、その結果をフレームメモリ63に書き込む。この描画命令による描画の実行は、通常モードでのみ行われる。そして、描画画像データは、15ビット/画素の第1のビット数の画像データである。なお、FIFOバッファ62は、1描画命令分のメモリ容量を有する。
フレームメモリ63は、描画画像や動画画像を記憶して表示用とする画像メモリ領域と、テクスチャー画像を記憶するテクスチャー領域と、カラールックアップテーブル(色変換テーブルCLUT)が格納されるテーブルメモリ領域とを備える。カラールックアップテーブルは、通常モード用と、高解像度モード用の2種が用意されるものである。通常モード用は、高解像度モード用の一部を使用することもできる。
図2は、フレームメモリ63のメモリ空間を示すものである。フレームメモリ63は、カラムとロウの2次元アドレスでアドレシングされる。この2次元アドレス空間のうち、領域ATがテクスチャー領域とされる。このテクスチャー領域ATには、複数種類のテクスチャーパターンを配置することができる。ACは色変換テーブルCLUTのテーブルメモリ領域である。
後述するように、色変換テーブルCLUTのデータは、CD−ROMディスクからCD−ROMデコーダ52を通じて、ソーティングコントローラ45により、フレームメモリ63に転送される。CD−ROMディスクのテクスチャー画像のデータは、画像伸長装置部51によりデータ伸長され、メインメモリ43を介してフレームメモリ63に転送される。
また、図2において、ADは画像メモリ領域であり、描画するエリアと、表示するエリアの2面分のフレームバッファ領域を備えている。この例では、現在表示用として用いているフレームバッファ領域を表示バッファ、描画を行っているフレームバッファ領域を描画バッファと呼ぶこととする。この場合、一方を描画バッファとして描画を行っている間は、他方は表示バッファとして用い、描画が終了したら、両バッファを互いに切り換える。この描画バッファと表示バッファの切り換えは、描画終了時に、垂直同期に合わせて行う。
この例においては、フレームメモリ63の表示バッファから読み出しのために、2つの読み出し回路(アンパック回路)が用意される。すなわち、アンパック回路64は、通常モード用の読み出し回路であって、15ビット/1画素(2バイト/1画素と考えることもできる)として、画像データを、15ビット毎にフレームメモリ63の表示バッファから読み出す。また、アンパック回路65は、高解像度モード用の読み出し回路であって、24ビット/1画素(3バイト/1画素)として、画像データを、24ビット毎にフレームメモリ63の表示バッファから読み出す。
これらアンパック回路64及び65は、スイッチSW1及びSW2により切り換えられる。このスイッチSW1及びSW2は、説明のためのものであって、実際的には、これらアンパック回路64及び65の動作オン/オフが切り換え制御信号より切り換えられる。
これらアンパック回路64及び65の切り換えは、描画装置部61からの切り換え制御信号より行われる。描画装置部61には、CPU42からモード切り換え指示が与えられるので、描画装置部61は、これに基づいてスイッチSW1,SW2の切り換え制御信号を形成する。CPU42からのモード切り換え指示は、フレームメモリ63の画像メモリ領域ADの表示バッファ領域と描画バッファ領域との切り換え時に与えられる。フレームメモリ63への画像データの書き込み時には、現在書き込んでいるのは、第1のビット数の画像データか、第2の画像データかをCPU42が認識しており、描画装置部61は、単に、転送されてきた画像データをフレームメモリ63の描画バッファに順次に書き込むだけでよい。
以上のようにして、アンパック回路64あるいはアンパック回路65により読み出された画像データは、D/Aコンバータ66によりアナログ画像信号に変換され、画像モニター装置67に出力され、その画面に表示される。なお、D/Aコンバータ66は、モード切り換えに応じて、入力画像データR,G,Bのビット数が変わるので、それに応じた切り換え処理が行われるものである。
ソーティングコントローラ45は、いわゆるDMAコントローラと同様の機能を備え、メインメモリ43と画像伸長装置部51との間での画像データの転送を行ったり、メインメモリ43から描画装置部61に描画命令列を転送したりするもので、転送装置部を構成している。このソーティングコントローラ45は、CPU42やコントロールパッド71などの他の装置がシステムバス41を開放している間隙をぬって、CPU42の介在なしに前記の転送処理を行う。この場合、CPU42がシステムバス41の開放をソーティングコントローラ45に知らせるようにすることもできるし、ソーティングコントローラ45が強制的にCPU42にバスの開放を要求するようにすることもできる。
メインメモリ43は、動画や静止画の画像データに対しては、圧縮された画像データのメモリ領域と、伸長デコード処理された伸長画像データのメモリ領域とを備えている。また、メインメモリ43は、描画命令列などのグラフィックスデータのメモリ領域(これを以下パケットバッファという)を備える。
このパケットバッファは、CPU42による描画命令列の設定と、描画命令列の描画装置部61への転送とに使用され、CPU42と、描画装置部61とが共有することになる。CPU42と、描画装置部61とで処理を並列に動作するようにするため、この例では、描画命令列の設定用のパケットバッファ(以下、これを設定パケットバッファという)と、転送用のパケットバッファ(以下、これを実行パケットバッファという)との2つのパケットバッファが用意されており、一方を設定パケットバッファとしているときには、他方は実行パケットバッファとして使用し、実行パケットバッファで実行が終了したら、2つのパケットバッファの機能を交換するようにしている。
この装置の処理について以下に説明する。
[CD−ROMディスクからのデータの取り込み]
図1の例の装置(ゲーム機)に電源が投入され、CD−ROMディスクが装填されると、ブートROM73のゲームを実行するためのいわゆる初期化処理をするためのプログラムがCPU42により実行される。そして、CD−ROMディスクの記録データが取り込まれる。このとき、CD−ROMディスクの各セクタのユーザーデータ中の識別用情報IDに基づいて各ユーザーデータのデコード処理がなされ、データのチェックが行われる。このチェック結果により、CPU42は、各IDで示される内容の再生データに応じた処理を実行する。
すなわち、CD−ROMディスクから、圧縮画像データ、描画命令及びCPU42が実行するプログラムが、CD−ROMドライバ53、CD−ROMデコーダ52を介して読み出され、ソーティングコントローラ45によってメインメモリ43にロードされる。そして、ロードされたデータのうち、色変換テーブルの情報は、フレームメモリ63の領域CLUTに転送される。
[描画命令列についての処理と転送]
物体の面を構成するポリゴンは、3次元的な奥行きの情報であるZデータに従って奥行き方向の深い位置にあるポリゴンから順に描画することにより、2次元画像表示面に立体的に画像を表示することができる。CPU42は、このように奥行き方向の深い位置にあるポリゴンから順に、描画装置部61で描画が行われるようにするための描画命令列をメインメモリ43上に作成する。
ところで、コンピュータグラフィックスでは、Zデータを各ピクセル毎にメモリに記憶しておいてポリゴンの表示優先順位を決定するようにする、いわゆるZバッファ法を用いている。しかし、このZバッファ法では、Zデータを記憶するために大容量メモリを使用しなければならない。そこで、この例では、次のようにしてポリゴンの表示優先順位を決定する処理をCPU42が行うようにする。
このため、この例では、ポリゴン描画命令IPは、図3Aに示すような構造となっている。すなわち、ポリゴン描画命令IPは、ポリゴン描画データPDの前に、ヘッダを備えており、このヘッダ部分は、タグTGとコマンド識別コードCODEとを備えている。
タグTGには、次の描画命令が格納されているメインメモリ43上のアドレスが書き込まれる。コマンド識別コードCODEには、その描画命令がどのような内容のものであるかを示す識別データIDPと、その描画命令にとって必要な他の情報を含む。ポリゴン描画データPDは、ポリゴンの頂点座標などのデータからなる。描画命令IPが、例えば四角形ポリゴンの描画命令であって、そのポリゴンの中を1色でマッピングする場合には、識別データIDPは、それを示すものとなっており、必要な他の情報としては、マッピングする色データが記述される。
図3Bは、この四角形ポリゴンの描画命令の場合で、ポリゴン描画データPDに、4点の座標(X0,Y0),(X1,Y1),(X2,Y2),(X3,Y3)が記述されており、コマンド識別コードCODEに、そのポリゴンの中を1色でマッピングするための3原色の色データ(R,G,B)を含んでいる。
CPU42は、コントロールパッド71からのユーザーの操作入力に基づいて、物体や視点の動きを計算し、メインメモリ43上にポリゴン描画命令列を作成する。ついで、Zデータによって、ポリゴン描画命令列のタグを、表示順序の通りに書き換える。このとき、メインメモリ43上の各描画命令のアドレスは、変更せずに、タグのみを書き換える。
この描画命令列が完成すると、ソーティングコントローラ45は、各描画命令のタグTGを順番にたどって、1描画命令毎に、メインメモリ43から描画装置部61に転送する。このため、FIFOバッファ62は、1描画命令分の容量を備えていればよい。
描画装置部61では、送られてきたデータが、既にソートされた状態にあるので、図4に示すようにして、ポリゴン描画命令IP1,IP2,IP3,…,IPnを、そのタグTG1,TG2,TG3,…,TGnに従って順次実行してフレームメモリ63の画像メモリ領域ADに結果を格納する。
このポリゴン描画の際、データは、描画装置部61の勾配計算ユニットに送られ、勾配計算が行なわれる。勾配計算は、ポリゴン描画で多角形の内側をマッピングデータで埋めていく際、マッピングデータの平面の傾きを求める計算である。テクスチャーの場合はテクスチャー画像データでポリゴンが埋められ、また、グーローシェーディングの場合は輝度値でポリゴンが埋められる。
物体の表面を構成するポリゴンにテクスチャーを貼り付ける場合には、テクスチャー領域ATのテクスチャーデータが2次元写像変換される。例えば、図5Aに示すようなテクスチャーパターンT1,T2,T3は、図5Bに示すような物体の各面のポリゴンに適合するように、2次元スクリーン上の座標に変換される。このように写像変換されたテクスチャーパターンT1,T2,T3が図5Cに示すように、物体OB1の表面に貼り付けられる。そして、これが、画像メモリ領域ADに配置され、画像表示モニター65の表示画面上に表示される。
静止画テクスチャーの場合には、メインメモリ43上のテクスチャーパターンが、描画装置部61を介して、フレームメモリ63上のテクスチャー領域ATに転送される。描画装置部61は、これをポリゴンに貼り付ける。これにより、物体に静止画のテクスチャーが実現される。この静止画のテクスチャーパターンのデータは、CD−ROMディスクに記録しておくことができる。
さらに、動画のテクスチャーが可能である。動画テクスチャーの場合には、後述するように、画像伸長装置部51で伸長デコードされた動画データはフレームメモリ63上のテクスチャー領域ATに送られる。テクスチャー領域ATは、フレームメモリ63内に設けられているので、テクスチャーパターン自身も、フレーム毎に書き換えることが可能である。このように、テクスチャー領域ATに動画を送ると、テクスチャーが1フレーム毎に動的に書き換えられて変化する。このテクスチャー領域ATの動画により、ポリゴンへのテクスチャーマッピングを行えば、動画のテクスチャーが実現される。
[圧縮画像データの伸長及び転送]
メインメモリ43の入力データのうち、圧縮画像データは、CPU42がハフマン符号のデコード処理を行った後、再びCPU42によりメインメモリ43に書き込まれる。そして、ソーティングコントローラ45は、このハフマン符号のデコード処理後の画像データをメインメモリ43からFIFOバッファ54を介して画像伸長装置部51に転送する。これに先立ち、CPU42から画像伸長装置部51には、通常モードでのデコードを行うか、高解像度モードでのデコードを行うかの指示が与えられる。画像伸長装置部51は、逆量子化の処理と、逆DCTの処理を行って、CPU42からの指示にしたがったモードで画像データの伸長デコード処理を行う。
伸長された画像データは、ソーティングコントローラ45が、FIFOバッファ55を介してメインメモリ43に転送する。この場合、画像伸長装置部51は、前述したように、マクロブロック単位で画像データの伸長処理を行う。このため、メインメモリ43からは前記マクロブロック単位の圧縮データが入力用FIFOバッファ54に、ソーティングコントローラ45により転送される。そして、画像伸長装置部51は、1マクロブロックの伸長デコード処理が終了すると、その結果の伸長画像データを出力用FIFOバッファ55に入れると共に、入力用FIFOバッファ54から次のマクロブロックの圧縮データを取り出して、伸長デコード処理を行う。
ソーティングコントローラ45は、システムバス41が開放されていて、かつ、画像伸長装置部51の出力用FIFOバッファ55が空でなければ、1マクロブロックの伸長画像データをメインメモリ43に転送し、次の1マクロブロックの圧縮画像データをメインメモリ43から画像伸長装置部51の入力用FIFOバッファ54に転送する。
CPU42は、伸長された画像データのマクロブロックが一定量、メインメモリ43に蓄積された時点で、当該伸長データを描画装置部61を介してフレームメモリ63に転送する。この際に、伸長画像データがフレームメモリ63の画像メモリ領域ADに転送されれば、そのまま背景動画像として画像モニター装置65で表示されることになる。また、フレームメモリ63のテクスチャー領域ATに転送される場合もある。このテクスチャー領域ATの画像データは、テクスチャー画像として、ポリゴンの修飾に使用される。
この場合に、背景動画像に描画画像が合成されるときには、その背景動画像の画像データは、通常モードの第1のビット数の画像データとして伸長デコードされ、フレームメモリ63に転送される。また、伸長された画像データがテクスチャー領域ATに転送される場合も同様に、通常モードの第1のビット数の画像データとして伸長デコードされる。描画画像のデータは第1のビット数で形成されるからである。そして、描画画像と合成されない背景画の場合には、高解像度の第2のビット数の画像データとして伸長デコードされる。
なお、画像伸長装置部51で伸長デコードされた画像データを、メインメモリ43からフレームメモリ63に転送する場合には、この例においては、以下に示すような転送命令を使用する。このように、伸長画像データを転送命令形式に変換するのは、CPU42で行う。
すなわち、図6は、この転送命令の構造を示す図である。この転送命令は、描画命令とほぼ同様の形式を有するもので、先頭にタグTGを備え、その次に識別データIDPを備える。タグTGは、描画命令と同様に、次の描画命令あるいは転送命令が格納されているメインメモリ43のアドレス値からなる。識別データIDPには、これが伸長画像データの転送命令であること示すデータが記述される。
そして、図6において、次のデータ「H」と「W」は、転送する伸長データ領域の高さ及び幅を示すものである。この転送領域の高さ及び幅は、1フレーム分の画面における領域に対応している。また、データ「X」と「Y」は、転送先の座標を示している。この座標は、転送領域が矩形であるので、その矩形領域の左上の座標を示している。そして、この座標は、転送先がフレームメモリ63の画像メモリ領域AD内であれば、その領域AD内の座標であり、テクスチャー領域AT内であれば、その領域AT内の座標である。
この伸長画像データの転送命令の場合、以上のタグTGから座標「X」、「Y」まではヘッダであり、識別データIDPからヘッダの大きさが識別される。識別データIDPから座標「X」、「Y」までは、図3の描画命令のコマンド識別コードCODEに対応する。
このヘッダに続いて伸長画像データの画素データPIX0、PIX1、PIX2、…、PIXnが、この転送命令に含まれる。前述したように、各画素データは、通常モードでは15ビットであり、高解像度モードでは24ビットである。そして、この転送命令の単位で、ソーティングコントローラ45により、メインメモリ43から描画装置部61を介してフレームメモリ63に伸長画像データが転送される。
ところで、上述したように、画像伸長装置部51は、1フレームの画像を横×縦=16×16画素からなるマクロブロックに分割してマクロブロック単位で伸長デコードを行っている。今、例えば、1フレームが横×縦=320×240の画素からなる画像を想定した場合、図7に示すように、1フレームは、300個のマクロブロックに分けられる。
この300個のマクロブロックを描画装置部61に転送するに当たって、マクロブロック単位で転送命令を作成した場合には、ヘッダ部分のオーバーヘッドが大き過ぎるものとなる。そこで、この例では、図8に示すように、縦方向の1列の複数個(図8では15個)のマクロブロックを繋げて、これを転送命令で送る単位とするようにしている。
1フレームの最初の転送命令の例を図9に示す。すなわち、図9では、座標「X」「Y」が「0」「0」となっている。次の転送命令では、その座標「X」「Y」が「16」「0」となる。
このように、伸長画像データも、描画命令と同様の形式の転送命令形式に変換したので、タグTGを利用することにより、ポリゴンの描画命令と、転送命令とを混在させてソーティングコントローラ45による転送ならびに、描画装置部61によるフレームメモリ63での画像の描画、生成を実行することができる。
[フレームメモリ63からの画像データ読み出し処理の説明]
まず、CPU42は、フレームメモリ63の画像メモリ領域ADの一方のフレームバッファ領域A(表示バッファとなっている)の画像データを画像モニター装置67に出力するように描画装置部61に対して命令を出す。このとき、通常モードか、高解像度モードかを指示するモード切り換え制御信号も、CPU42は、描画装置部61に送る。
通常モードが指定されたときは、描画装置部61は、スイッチSW1及びSW2をN側に切り換え、アンパック回路64を選択する。このとき、フレームメモリ63の画像メモリ領域ADの表示バッファには、図10Aで楕円で囲んで示すように、画素データPIXのそれぞれは15ビット(2バイト)毎に書き込まれた状態となっている。
アンパック回路64は、前述したように、フレームメモリ63の画像メモリ領域ADの表示バッファから15ビット(2バイト)毎に画像データを読み出し、読み出した画像データをD/Aコンバータ66に順次転送してアナログ画像信号に変換する。これにより、画像モニター装置67の画面には、その再生画像が映出される。この例の場合、この通常モードで表示されるのは、(1)描画画像のみ、(2)描画されたポリゴンにテクスチャー画像が張り付けられた合成画像、(3)伸長デコードにより得られた15ビット/画素の動画または静止画からなる背景画中に多数のポリゴンとして描画された描画画像が合成されたもの、(4)伸長デコードにより得られた15ビット/画素の動画または静止画のみ、などである。
高解像度モードが指定されたときは、描画装置部61は、スイッチSW1及びSW2をH側に切り換え、アンパック回路65を選択する。このとき、フレームメモリ63の画像メモリ領域ADの表示バッファには、図10Bで楕円で囲んで示すように、画素データPIXのそれぞれは24ビット(3バイト)毎に書き込まれた状態となっている。
アンパック回路65は、フレームメモリ63の画像メモリ領域ADの表示バッファから24ビット(3バイト)毎に画像データを読み出し、読み出した画像データをD/Aコンバータ66に順次転送してアナログ画像信号に変換する。これにより、画像モニター装置67の画面には、その再生画像が映出される。この例の場合、この高解像度モードで表示されるのは、伸長デコードにより得られた24ビット/画素の動画または静止画である。
この一方のフレームバッファAの画像データの読み出しの間に、CPU42は、次に描画装置部61に転送するデータをメインメモリ43において生成する。描画命令列の生成の場合には、コントロールパッド71の操作入力を読み込み、この操作入力に応じて、メインメモリ43の一方のパケットバッファ(設定パケットバッファとなっている)の描画命令列の座標値を更新すると共に、描画命令列の各描画命令のタグを書き換える。伸長画像データの場合には、前述したような転送命令形式のデータに変換する。15ビット/画素の伸長画像データか、24ビット/画素の伸長画像データかは、CPU42が認識している。
そして、CPU42による描画命令生成処理あるいは伸長画像データの転送命令形式への変更処理の間隙をぬって、ソーティングコントローラ45により、他方のフレームバッファ領域B(描画バッファとなっている)には、メインメモリ43から描画命令列あるいは伸長画像データが転送される。このとき転送されるデータが描画命令列か、15ビット/画素の伸長画像データか、24ビット/画素の伸長画像データかは、CPU42が認識していることになる。
次に、メインメモリ43からの描画命令列や転送命令列がすべて描画装置部61に転送されたとき、CPU42は、フレームメモリ63の他方のフレームバッファ領域Bを表示バッファとして、これより描画画像データや伸長画像データを読み出して、画像モニター装置65に出力するように、描画装置部61に対して命令を出す。このとき、前述と同様に、通常モードか、高解像度モードかを指示するモード切り換え制御信号も、CPU42は、描画装置部61に送るので、描画装置部61は、前述と同様にして、スイッチSW1及びSW2の切り換えを行い、通常モードと高解像度モードに応じた読み出し処理を行う。なお、このとき、同時に、フレームメモリ63のフレームバッファ領域Aは描画バッファに切り換えられる。
そして、他方のフレームバッファ領域Bを表示バッファ領域として画像データを読み出している間に、前述したようにして、CPU42は、次に描画装置部61に転送するデータをメインメモリ43において生成する。そして、CPU42による描画命令生成処理あるいは伸長画像データの転送命令形式への変更処理の間隙をぬって、ソーティングコントローラ45により、一方のフレームバッファ領域A(描画バッファとなっている)には、メインメモリ43から描画命令列あるいは伸長画像データが転送される。
以上の動作を繰り返し行うことにより、動きのある画像が表示できる。しかも、通常モードと高解像度モードとに応じてアンパック回路64、65を切り換えて、フレームメモリ63に書き込まれている画像データの画質に応じた読み出し処理が行われるものである。
なお、以上の説明では、1画素当たりのビット数が2通りの場合を例にとったが、3通り以上の場合であっても、同様にこの発明を適用できることはいうまでもない。
また、以上の例では、CD−ROMディスクに画像データやアプリケーションプログラムを記録したが、記録媒体としては、例えば磁気ディスク、メモリカードのような半導体メモリなどの他の記録媒体を使用することもできる。
また、画像のデータ圧縮方法としては、DCTを使用したが、その他、種々の画像データ圧縮方法を使用することができる。
この発明による画像処理装置の一実施例のブロック図である。 この発明の一実施例におけるメモリ領域の説明のための図である。 この発明の一実施例におけるポリゴン描画命令の例を示す図である。 この発明の一実施例におけるポリゴンの描画表示順序を説明するための図である。 テクスチャーマッピングの説明のための図である。 この発明の一実施例における画像データの転送時のデータ構造の例を説明するための図である。 1フレームの画像の例を示す図である。 この発明の一実施例における画像データの転送単位を説明するための図である。 この発明の一実施例における画像データの転送時のデータ構造の例を示す図である。 この発明の一実施例における1画素当たりのビット数の複数の例を説明するための図である。
符号の説明
41 システムバス
42 CPU
43 メインメモリ
44 座標演算装置部
45 ソーティングコントローラ
46 キャッシュメモリ
51 画像伸長装置部
52 CD−ROMデコーダ
53 CD−ROMドライバ
54、55 FIFOバッファ
61 描画装置部
62 FIFOバッファ
63 フレームメモリ
65 画像表示モニター装置
71 コントロールパッド
AD 画像メモリ領域
AT テクスチャー領域
PIX 画素

Claims (4)

  1. フレームメモリを備え、このフレームメモリに書き込まれた画像データを順次読み出して、画像表示用データとするようにする装置において、
    前記フレームメモリに書き込まれた画像データが、各画素が第1のビット数で書き込まれた画像データか、各画素が前記第1のビット数とは異なる第2のビット数で書き込まれた画像データかを認識する認識手段と、
    前記フレームメモリから、画像データを、各画素が前記第1のビット数であるとして読み出す第1の画像データ読み出し手段と、
    前記フレームメモリから、画像データを、各画素が前記第2のビット数であるとして読み出す第2の画像データ読み出し手段と、
    前記認識手段からの認識情報に基づいて、前記第1の画像データ読み出し手段と、前記第2の画像データ読み出し手段とを切り換える手段とを備えることを特徴とする画像処理装置。
  2. フレームメモリと、
    前記フレームメモリ上において、描画命令にしたがって描画を行い、各画素が第1のビット数からなる描画画像データを前記フレームメモリに生成する描画手段と、
    前記フレームメモリに、このフレームメモリに転送されてきた画像データを順次に書き込む画像データ書き込み手段と、
    前記転送されてきた画像データが、その各画素が前記第1のビット数で構成されたものであるか、その各画素が前記第1のビット数より大きい第2のビット数で構成されたものであるかを認識する認識手段と、
    前記フレームメモリから、画像データを、各画素が前記第1のビット数であるとして読み出す第1の画像データ読み出し手段と、
    前記フレームメモリから、画像データを、各画素が前記第2のビット数であるとして読み出す第2の画像データ読み出し手段と、
    前記認識手段からの認識情報に基づいて、前記第1の画像データ読み出し手段と、前記第2の画像データ読み出し手段とを切り換える手段とを備えることを特徴とする画像処理装置。
  3. 前記フレームメモリに転送されてくるのは、動画あるいは静止画の画像データであり、当該画像データが前記第1のビット数で構成されるときに、この画像データと、前記描画画像データとの合成を行う手段を設けてなる請求項2に記載の画像処理装置。
  4. 前記描画命令は、操作入力手段からの操作入力に応じたものであるゲーム機の構成とされてなる請求項2または請求項3に記載の画像処理装置。
JP2003415364A 2003-12-12 2003-12-12 画像処理装置 Expired - Lifetime JP4174026B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003415364A JP4174026B2 (ja) 2003-12-12 2003-12-12 画像処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003415364A JP4174026B2 (ja) 2003-12-12 2003-12-12 画像処理装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP6093738A Division JPH07281652A (ja) 1994-04-07 1994-04-07 画像処理装置

Publications (2)

Publication Number Publication Date
JP2004170998A true JP2004170998A (ja) 2004-06-17
JP4174026B2 JP4174026B2 (ja) 2008-10-29

Family

ID=32709342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003415364A Expired - Lifetime JP4174026B2 (ja) 2003-12-12 2003-12-12 画像処理装置

Country Status (1)

Country Link
JP (1) JP4174026B2 (ja)

Also Published As

Publication number Publication date
JP4174026B2 (ja) 2008-10-29

Similar Documents

Publication Publication Date Title
KR100380705B1 (ko) 화상생성방법및장치와,게임재생장치
JP3492761B2 (ja) 画像生成方法及び装置
KR100363504B1 (ko) 영상처리장치
KR100411534B1 (ko) 영상데이터생성방법,생성장치및생성회로,및게임재생장치
JP3454914B2 (ja) 画像生成方法および画像生成装置
JP3462566B2 (ja) 画像生成装置
JP2002140722A (ja) エイリアシングを除去した画像を描画する装置及び方法
JP3735325B2 (ja) 画像生成装置
JP4174026B2 (ja) 画像処理装置
JP3548642B2 (ja) 画像情報生成装置及び方法、画像情報処理装置及び方法、並びに記録媒体
JP3238567B2 (ja) 画像生成方法及び装置
CA2350844C (en) Method and apparatus for producing a polygonal image representation through operation of plotting commands on image data

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050706

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051220

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060119

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080815

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130822

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130822

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term