JP2004166079A

JP2004166079A - Device for generating local signal

Info

Publication number: JP2004166079A
Application number: JP2002331125A
Authority: JP
Inventors: Hideji Aoyama; 秀次青山; Masanori Komatsu; 正典小松
Original assignee: IRT KK; Matsushita Electric Industrial Co Ltd
Current assignee: IRT KK; Panasonic Holdings Corp
Priority date: 2002-11-14
Filing date: 2002-11-14
Publication date: 2004-06-10

Abstract

<P>PROBLEM TO BE SOLVED: To provide a local signal generating device capable of outputting a local signal of a frequency difficult to divide with excellent phase noise characteristics. <P>SOLUTION: This local signal generating device is used for terrestrial digital broadcasting. The local signal generating device is provided with a VCXO 100 for oscillating a signal whose frequency is 30MHz, a 1/5 frequency divider 101 for dividing the frequency of the signal oscillated from the VCXO 100 into 1/5, a 1/8400 frequency divider 102 for dividing the frequency of the signal oscillated from the VCXO 100 into 1/8400, a PLL circuit 110 for low frequencies which generates a signal in low frequencies for generating a local signal of a frequency allocated to a desired channel, a PLL circuit 120 for high frequencies which generates a signal in high frequencies for generating a frequency component that is difficult to divide in the frequency, and a frequency adding part 130 for adding the frequencies of the signal for low frequencies and the signal for high frequencies to generate a local signal of a frequency allocated to the desired channel. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、無限小数の周波数成分を持つ信号を位相雑音特性良く発振できるローカル信号発生装置に関する。
【０００２】
【従来の技術】
地上波デジタル放送では、ＯＦＤＭ（ＯｒｔｈｏｇｏｎａｌＦｒｅｑｕｅｎｃｙＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅｘ：直行周波数分割多重）方式が使用される。ＯＦＤＭ方式では、等間隔で数千本の搬送波（１チャネルあたり１ｋＨｚ間隔で約５６００本のキャリア）からなる信号が利用される。このため、地上波デジタル放送に使用されるローカル信号発生装置には、１ｋＨｚ離調で−１１０ｄＢｃ／Ｈｚといった非常に良好な位相雑音特性が要求される。また、地上波デジタル放送で搬送されるキャリア信号は、１３ｃｈから６２ｃｈまでの５０チャネルが６ＭＨｚ間隔で存在するため、ローカル信号発生装置に要求される周波数可変範囲は５１０ＭＨｚから８１０ＭＨｚといった広い帯域に及ぶ。さらに、地上波デジタル放送の標準化仕様に対応するためには、ローカル信号発生装置は、無限小数の周波数成分（例えば、５１０．２９２８５７１・・・ＭＨｚ）を持つ信号を出力する必要がある。
【０００３】
ところで、地上波アナログ放送で用いられてきた従来のローカル信号発生装置としては、図７に示すような水晶発振器を用いた単一ＰＬＬ方式が主流であった。この方式では、水晶発振器１６の出力周波数（基準周波数）を比較分周器１２の分周比Ｎと基準分周器１４の分周比Ｍとの比、Ｎ／Ｍ倍した信号が出力される。地上波アナログ放送では、キャリア信号の周波数が例えば１０３．２５ＭＨｚというように比較的割り切れやすい数字であるため、Ｎ／Ｍは小さくて良い。このため比較周波数を高くすることができ、結果として、ＶＣＯ（ＶｏｌｔａｇｅＣｏｎｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏｒ：電圧制御発振器）１１において所望の周波数に絞り込む（ロックする）際に位相雑音のシェイプアップ効果が図れる。すなわち、当該ローカル信号発生装置からは、不要な周波数成分が小さな位相雑音の小さい信号が出力されることとなる。
【０００４】
【特許文献１】
特開平１１−１７７８９７号公報
【特許文献２】
特開２００２−２１７９９２号公報
【０００５】
【発明が解決しようとする課題】
ひとつのＰＬＬ系で異なる発振周波数を複数種類得る為には広帯域可変ＶＣＯの使用が前提となるが、一般的にＶＣＯの位相雑音はＯＦＤＭシステムが望む低位相雑音特性に比べて極めて劣悪であるため、基準源に水晶発振器を使用したＰＬＬが不可欠である。一方、上記説明した地上波デジタル放送では、キャリア信号の周波数単位を［ＭＨｚ］としたときの小数部が割り切れにくい無限小数（例えば、５１０．２９２８５７１・・・ＭＨｚ）であるため、ローカル信号発生装置もこれに応じた周波数成分のローカル信号を出力しなければならない。しかしながら、上記説明した単一ＰＬＬ方式のローカル信号発生装置が外部からの基準信号１０ＭＨｚ（ＯＦＤＭでは一般的にこの周波数が基準源に使われる）にロックする為には、このようなローカル信号を出力しようとするとＮ／Ｍを極めて大きくしなければならないため、比較周波数が非常に低くなってしまう。この結果、位相雑音はシェイプアップされず、ＶＣＯ１１の位相雑音裸特性がそのまま出力されてしまうという問題点があった。
【０００６】
すなわち、従来の単一ＰＬＬ方式のローカル信号発生装置を地上波デジタル放送に用いても、当該ローカル信号発生装置からは位相雑音の大きなローカル信号が出力されてしまう。特に、地上波デジタル放送では１チャネル中の搬送波が１ｋＨｚ間隔で複数設定されているため、位相雑音が大きいと隣り合う搬送波と相乗加算されてしまう。このため、割り切れにくい無限小数の成分を持つ複数の周波数を位相雑音特性良く出力する周波数可変型ローカル信号発生装置が望まれていた。
【０００７】
ただし、ＶＣＯよりも位相雑音裸特性が優れたＶＣＸＯをＶＣＯ１１の代わりに用いれば、１ｋＨｚ離調で−１１０ｄＢｃ／Ｈｚといった要求される位相雑音特性を実現することはできる。しかしながら、ＶＣＸＯを備えたローカル信号発生装置の出力周波数は固定であって１チャネルにしか対応できないため、地上波デジタル放送のように複数のチャネルに対応するためには、チャネル数分のＶＣＸＯを設けなければならない。これはローカル信号発生装置の回路規模およびコストの増大につながるため、望ましいことではない。このため、位相雑音特性が良く広い周波数可変範囲に対応できるローカル信号発生装置も望まれていた。
【０００８】
本発明は、上記従来の要望に鑑みてなされたものであって、割り切れにくい周波数のローカル信号を位相雑音特性良く出力することのできるローカル信号発生装置を提供することを目的としている。また、位相雑音特性が良く広い周波数可変範囲で複数のローカル信号に対応可能なローカル信号発生装置を提供することも目的としている。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明に係るローカル信号発生装置は、低周波成分の信号と高周波成分の信号とを周波数加算して所定周波数のローカル信号を発振するローカル信号発生装置であって、所定周波数の信号を発振する発振器と、前記発振器から発振された信号を第１の分周比で分周した第１の基準信号と、内部でフィードバックされた第１の比較信号とを比較し、前記第１の基準信号と前記第１の比較信号の位相差に応じて位相同期した低周波成分の信号を出力する第１のＰＬＬ回路部と、前記発振器から発振された信号を第２の分周比で分周した第２の基準信号と、内部でフィードバックされた第２の比較信号とを比較し、前記第２の基準信号と前記第２の比較信号の位相差に応じて位相同期した高周波成分の信号を出力する第２のＰＬＬ回路部と、前記第１のＰＬＬ回路部から出力された低周波成分の信号と前記第２のＰＬＬ回路部から出力された高周波成分の信号とを周波数加算して、所定周波数のローカル信号を発生する周波数加算部と、を備えるものである。
【００１０】
このように、所定周波数のローカル信号は、低周波成分信号と高周波成分信号とが別々に生成した後、周波数加算することによって生成されるため、第１のＰＬＬ回路部、第２のＰＬＬ回路部共に比較信号の周波数を高く設定することができる。比較信号の周波数が高いとＰＬＬ回路のループ応答周波数が高くなるため、ＰＬＬ回路において位相雑音のシェイプアップ効果を図れ、結果として、位相雑音の小さい信号が出力されることとなる。したがって、割り切れにくい周波数のローカル信号を位相雑音特性良く出力するローカル信号発生装置を提供することができる。
【００１１】
また、本発明に係るローカル信号発生装置は、前記第１のＰＬＬ回路部は、当該第１のＰＬＬ回路部から出力される前記低周波成分の信号を所定の分周比で分周する発振周波数切替用分周器を有し、前記所定の分周比は可変である。したがって、低周波成分の信号の周波数を変化させることができるため、位相雑音特性が良く広い周波数可変範囲で複数のローカル信号に対応可能なローカル信号発生装置を提供することができる。
【００１２】
また、本発明に係るローカル信号発生装置は、前記第１のＰＬＬ回路部は、前記第１の基準信号と前記第１の比較信号との位相差に応じて所定周波数の信号を発振する電圧制御発振器と、前記電圧制御発振器から発振された信号を予め設定された複数の分周比の中から選択された分周比で分周する分周器と、を有し、前記第１のＰＬＬ回路部から出力される前記低周波成分の信号は、前記電圧制御発振器から発振され前記分周器で分周された信号であるものである。したがって、高い分周比の分周器を選択すれば、第１のＰＬＬ回路部から出力される低周波成分の信号の位相雑音特性をさらに向上することができる。
【００１３】
また、本発明に係るローカル信号発生装置は、前記第１のＰＬＬ回路部は、前記第１の基準信号と前記第１の比較信号との位相差を示す位相差信号をＬｏｇ変換して出力するリニアリティ補正回路部を有し、当該Ｌｏｇ変換された位相差信号に応じて位相同期した低周波成分の信号を出力するものである。したがって、第１のＰＬＬ回路部の出力周波数を線形的に変化させることができるため、周波数帯域を考慮せずに低周波成分の信号の周波数を安定したシェイプアップ効果をもって変化させることができる。
【００１４】
また、本発明に係るローカル信号発生装置は、前記低周波用ＰＬＬ回路から出力された低周波成分の信号を所定の帯域でフィルタリングするフィルタ手段と、前記フィルタ手段をパスした信号の特定周波数成分を抑圧する抑圧手段と、を備え、前記周波数加算部が周波数加算する低周波成分の信号は、前記フィルタ手段でフィルタリングされ、前記抑圧手段で特定周波数成分が抑圧された信号であるものである。したがって、フィルタ手段で抑圧できない不要な特定周波数成分を抑圧することができる。
【００１５】
また、本発明に係るローカル信号発生装置は、前記発振器を含み、外部から供給される特定周波数の第３の基準信号または所定の直流電圧を有した第４の基準信号と、前記発振器から発振された信号を第３の分周比で分周した第３の比較信号とを比較し、その位相差に応じて位相同期した信号を出力する基準ＰＬＬ回路部を備え、前記基準ＰＬＬ回路部は、外部から前記第３の基準信号が供給されると当該基準信号に位相同期した特定周波数の信号を出力し、前記第３の基準信号が供給されないときは前記発振器が自励で発振して所定周波数の信号を出力するものである。したがって、基準ＰＬＬ回路部は正確な周波数の信号を発振することができるため、結果として、正確かつ安定した周波数の第１の基準信号および第２の基準信号を供給することができる。
【００１６】
また、本発明に係るローカル信号発生装置は、前記基準ＰＬＬ回路部が有する２つの信号の位相を比較する手段は、ブリッジダイオードを利用したコイルアイソレート型の位相比較器である。したがって、当該位相比較器は、高精度かつ高安定に動作し、動作可能な周波数帯に不感帯がない。
【００１７】
また、本発明に係るローカル信号発生装置は、前記基準ＰＬＬ回路部が有する２つの信号の位相を比較する手段は、前記第３の基準信号および前記第３の比較信号から前記第４の基準信号を出力するデジタル位相比較器と、前記第３の基準信号または前記デジタル位相比較器から出力された第４の基準信号と、前記第３の比較信号とを比較して、その位相差に関する信号を出力するアナログ位相比較器と、を有するものである。したがって、第３の基準信号と第３の比較信号との周波数の差が大きい場合は、デジタル位相比較器から出力された第４の基準信号と第３の比較信号とを比較してその位相差信号を出力するため、入力される信号の周波数にかかわらず、高精度で位相差信号を出力することができる。
【００１８】
さらに、本発明に係るローカル信号発生装置は、前記第２のＰＬＬ回路部の発振器および前記発振器はＶＣＸＯ（電圧制御水晶発振器）である。したがって、第２のＰＬＬ回路部および発振器は位相雑音特性の良い信号を発振することができる。
【００１９】
【発明の実施の形態】
以下、本発明に係るローカル信号発生装置の実施の形態について、〔第１の実施形態〕、〔第２の実施形態〕の順に図面を参照して詳細に説明する。第１の実施形態および第２の実施形態では、本発明に係るローカル信号発生装置を地上波デジタル放送に使用する場合について説明する。
【００２０】
地上波デジタル放送では、５１０ＭＨｚから８１０ＭＨｚの広い周波数帯域にわたって６ＭＨｚ間隔で存在する複数のチャネル（１３ｃｈ〜６２ｃｈの５０チャネル）が利用され、ＯＦＤＭ（ＯｒｔｈｏｇｏｎａｌＦｒｅｑｕｅｎｃｙＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅｘ：直行周波数分割多重）方式が使用される。ＯＦＤＭ方式では、等間隔で数千本の搬送波（１チャネルあたり１ｋＨｚ間隔で約５６００本のキャリア）からなる信号が利用される。また、地上波デジタル放送の標準化仕様によれば、任意のチャネルにおける任意の搬送波の周波数成分が無限小数（例えば、４４４．２９２８５７１・・・ＭＨｚ）となっている。
【００２１】
そこで、第１の実施形態および第２の実施形態のローカル信号発生装置では、所望のチャネルに応じた信号を６ＭＨｚ間隔で広帯域にわたって出力すると共に、前記無限小数の周波数成分を実現する信号を出力し、当該出力された２つの信号を周波数加算することによって、地上波デジタル放送に使用される所望のチャネルおよびキャリア周波数に相当するローカル信号を出力する。なお、第１の実施形態および第２の実施形態では、地上波デジタル放送の１３ｃｈから２３ｃｈの１１チャネルに対応するローカル信号を出力するローカル信号発生装置について説明する。
【００２２】
〔第１の実施形態〕
図１は、本発明の第１の実施形態に係るローカル信号発生装置を示す構成図である。同図に示すように、第１の実施形態のローカル信号発生装置は、特許請求の範囲の発振器に該当するＶＣＸＯ（ＶｏｌｔａｇｅＣｏｎｔｒｏｌｌｅｄＸｔａｌＯｓｃｉｌｌａｔｏｒ：電圧制御水晶発振器）１００と、１／５分周器１０１と、１／８４００分周器１０２と、第１のＰＬＬ回路部に該当する低周波用ＰＬＬ回路１１０と、第２のＰＬＬ回路部に該当する高周波用ＰＬＬ回路１２０と、バンドパスフィルタ（ＢＰＦ）１０５，１０７と、周波数加算部１３０と、バッファアンプ１０８とを備えて構成されている。
【００２３】
以下、本実施形態のローカル信号発生装置が有する各構成要素について説明する。
まず、本実施形態のＶＣＸＯ１００は、水晶発振子を共振器にして周波数が３０ＭＨｚの信号を発振する水晶発振器である。また、１／５分周器１０１は、ＶＣＸＯ１００から発振された３０ＭＨｚの信号を１／５に分周するものである。なお、１／５分周器１０１で分周された６ＭＨｚの信号φ_１は低周波用ＰＬＬ回路１１０に入力される。また、１／８４００分周器１０２は、ＶＣＸＯ１００から発振された３０ＭＨｚの信号を１／８４００に分周するものである。なお、１／８４００分周器１０２で分周された約０．００３５７１ＭＨｚ（約３．５７ｋＨｚ）の信号φ_３は高周波用ＰＬＬ回路１２０に入力される。
【００２４】
次に、低周波用ＰＬＬ回路１１０について説明する。低周波用ＰＬＬ回路１１０は、ＶＣＯ（ＶｏｌｔａｇｅＣｏｎｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏｒ：電圧制御発振器）１１１と、ローパスフィルタ（ＬＰＦ）１１２と、位相比較器１１３と、特許請求の範囲の発振周波数切替用分周器に該当するチャネル選択用１／Ｎ分周器１１４と、分周器に該当する１／４分周器１１５とを有して構成されており、位相比較器１１３からの直流出力に応じた周波数成分の信号を出力するものである。なお、低周波用ＰＬＬ回路１１０は、所望のチャネルに割り当てられた周波数のローカル信号を生成するための信号（低周波用信号）を１３ｃｈ〜２３ｃｈの広帯域にわたって６ＭＨｚ間隔で出力する。具体的には、６６ＭＨｚ〜１２６ＭＨｚまでの６ＭＨｚ間隔の１１波である。
【００２５】
以下、低周波用ＰＬＬ回路１１０の各構成要素について説明する。
まず、位相比較器１１３は、１／５分周器１０１で分周された信号（基準信号）φ_１の周波数（６ＭＨｚ）と、ＶＣＯ１１１から出力され１／４分周器１１５およびチャネル選択用１／Ｎ分周器１１４によって分周された信号（比較信号）φ_２とを比較して、これら２つの信号の位相差に応じた信号（位相差信号）を出力するものである。また、ＬＰＦ１１２は、位相比較器１１３から出力された位相差信号の高周波成分を抑圧して直流化するものである。
【００２６】
また、ＶＣＯ１１１は、バラクターダイオード（可変容量ダイオード、バリキャップダイオード）を用いた電圧制御発振器であり、ＬＰＦ１１２によって直流化された位相差信号の電圧に応じた周波数の信号を出力するものである。また、１／４分周器１１５は、ＶＣＯ１１１の出力周波数を１／４に分周するものである。また、チャネル選択用１／Ｎ分周器１１４は、１／４分周器１１５によって分周されたＶＣＯ１１１の出力信号の周波数をさらに１／Ｎに分周するものである。なお、チャネル選択用１／Ｎ分周器１１４の分周比Ｎを変化させることによって、低周波用ＰＬＬ回路１１０は、所望のチャネルに割り当てられた周波数のローカル信号を生成するための信号（低周波用信号）を出力することができる。
【００２７】
次に、高周波用ＰＬＬ回路１２０について説明する。高周波用ＰＬＬ回路１２０は、ＶＣＸＯ１２１と、ＬＰＦ１２２と、位相比較器１２３と、分周器１２４，１２５と、周波数逓倍器１２６，１２７，１２８とを有して構成されており、位相比較器１２３からの直流出力に応じた周波数成分の信号（高周波用信号）を出力するものである。なお、高周波用ＰＬＬ回路１２０は、所望のチャネルに割り当てられた周波数の割り切れにくい周波数成分を生成するための信号（高周波用信号）を出力する。具体的には、４４４．２９２８５７１ＭＨｚの信号を出力する。
【００２８】
以下、高周波用ＰＬＬ回路１２０の各構成要素について説明する。
まず、位相比較器１２３は、１／８４００分周器１０２で分周された信号（基準信号）φ_３の周波数（０．００３５７１ＭＨｚ）と、ＶＣＸＯ１２１から出力され周波数逓倍器１２６〜１２８によって１２倍に逓倍された後、分周器１２４，１２５によって分周された信号（比較信号）φ_４とを比較して、これら２つの信号の位相差に応じた信号（位相差信号）を出力するものである。また、ＬＰＦ１２２は、位相比較器１２３から出力された位相差信号の高周波成分を抑圧して直流化するものである。
【００２９】
また、ＶＣＸＯ１２１は、水晶発振子を共振器にして周波数が３７．０２４４ＭＨｚの信号を発振する水晶発振器であり、ＬＰＦ１２２によって直流化された位相差信号の電圧に応じた周波数の信号を出力するものである。また、周波数逓倍器１２６，１２７，１２８は、ＶＣＸＯ１２１から出力された信号の周波数をそれぞれ３倍、２倍、２倍に逓倍するものである。また、分周器１２４，１２５は、周波数逓倍器１２６〜１２８で逓倍された信号をそれぞれ１／２、１／６２２０１に分周するものである。
【００３０】
次に、周波数加算部１３０について説明する。周波数加算部１３０は、乗算器１３１と、ＢＰＦ１３２とを有して構成されており、低周波用ＰＬＬ回路１１０の出力信号（低周波用信号）と高周波用ＰＬＬ回路１２０の出力信号（高周波用信号）とを周波数加算することによって、所望のチャネルに割り当てられた周波数のローカル信号を生成するものである。例えば、６６ＭＨｚの低周波用信号と４４４．２９２８５７１ＭＨｚの高周波用信号とを周波数加算して、５１０．２９２８５７１ＭＨｚのローカル信号を生成する。
【００３１】
以下、周波数加算部１３０の各構成要素について説明する。
まず、乗算器１３１は、低周波用ＰＬＬ回路１１０から出力されＢＰＦ１０５によって不要な周波数成分が抑圧された低周波用信号と、高周波用ＰＬＬ回路１２０から出力されＢＰＦ１０７によって不要な周波数成分が抑圧された高周波用信号とを乗算するものである。また、ＢＰＦ１３２は、乗算器１３１の出力信号から不要な周波数成分を抑圧して所望のチャネルに割り当てられた周波数成分（低周波用信号＋高周波用信号）のみをパスするものである。
【００３２】
バッファアンプ１０８は、ＢＰＦ１３２をパスした信号を増幅して出力するものである。
【００３３】
次に、本実施形態のローカル信号発生装置の動作について簡単に説明する。
まず、ＶＣＸＯ１００から出力された３０ＭＨｚの信号は二手に分かれ、一方は１／５分周器１０１によって周波数が１／５に分周された後、低周波用ＰＬＬ回路１１０の位相比較器１１３に基準信号φ_１として入力される。また、他方は、１／８４００分周器１０２によって周波数が１／８４００に分周された後、高周波用ＰＬＬ回路１２０の位相比較器１２３に基準信号φ_３として入力される。
【００３４】
低周波用ＰＬＬ回路１１０では、ＶＣＯ１１１の出力周波数が１／４分周器１１５によって１／４に分周された後、二手に分かれ、一方はチャネル選択用１／Ｎ分周器１１４によってさらに１／Ｎに分周され、比較信号φ_２として位相比較器１１３に入力される。なお、他方はそのまま低周波用信号として出力される。位相比較器１１３は、このようにして入力された基準信号φ_１と比較信号φ_２とを比較して位相差信号を出力する。ＬＰＦ１１２によって直流化された位相差信号はＶＣＯ１１１に送られ、ＶＣＯ１１１は、当該位相差信号の電圧に応じた周波数成分を持つ信号を出力する。
【００３５】
また、高周波用ＰＬＬ回路１２０では、ＶＣＸＯ１２１の出力周波数が周波数逓倍器１２６〜１２８によって１２倍に逓倍された後、二手に分かれ、一方は分周器１２４，１２５によって１／１２４４０２に分周され、比較信号φ_４として位相比較器１２３に入力される。なお、他方はそのまま高周波用信号として出力される。位相比較器１２３は、このようにして入力された基準信号φ_３と比較信号φ_４とを比較して位相差信号を出力する。ＬＰＦ１２２によって直流化された位相差信号はＶＣＸＯ１２１に送られ、ＶＣＸＯ１２１は、当該位相差信号の電圧に応じた周波数成分を持つ信号を出力する。
【００３６】
低周波用ＰＬＬ回路１１０から出力された信号（低周波用信号）および高周波用ＰＬＬ回路１２０から出力された信号（高周波用信号）は、それぞれＢＰＦ１０５，１０７によってスプリアスや高調波等の不要信号が抑圧された後、周波数加算部１３０に入力される。周波数加算部１３０では、乗算器１３１がこれら２つの信号を周波数加算した後、ＢＰＦ１３２によって不要な周波数成分が抑圧して所望のチャネルに割り当てられた周波数成分（低周波用信号＋高周波用信号）のみをパスする。ＢＰＦ１３２をパスした信号は、バッファアンプ１０８によって増幅された後、ローカル信号として出力される。
【００３７】
以上説明したように、本実施形態のローカル信号発生装置では、低周波用ＰＬＬ回路１１０が、所望のチャネルに割り当てられた周波数のローカル信号を生成するための低周波用信号を生成し、高周波用ＰＬＬ回路１２０が、当該チャネルに割り当てられた周波数の割り切れにくい周波数成分を生成するための高周波用信号を生成する。そして、周波数加算部１３０によって低周波用信号と高周波用信号とが周波数加算され、ローカル信号として出力される。
【００３８】
したがって、周波数単位を［ＭＨｚ］としたときの小数部が割り切れにくい無限小数であっても、ローカル信号は低周波用信号と高周波用信号とに分けられて生成されているため、６ＭＨｚ間隔のローカル周波数が要求される目的においては低周波用ＰＬＬ回路１１０がＶＣＯによる周波数可変部として動作しＶＣＯのＰＬＬ系の比較周波数を高く設定することができ、高周波用ＰＬＬ回路１２０が割り切れにくい周波数を発生することができる。比較周波数が高いとＰＬＬ回路のループ応答周波数が高くなるため、低周波用ＰＬＬ回路１１０におけるＶＣＯにおいて所望の周波数に絞り込む（ロックする）際に位相雑音のシェイプアップ効果を図れ、結果として、位相雑音の小さい信号が出力されることとなる。一方、高周波用ＰＬＬ回路１２０はＶＣＸＯを用いた固定発振周波数でよいので、比較周波数は低くても、位相雑音は劣化しない。このように、小数部が割り切れにくい無限小数であっても位相雑音特性の良いローカル信号発生装置を提供することができる。
【００３９】
また、チャネルを切り替える、すなわち異なる周波数のローカル信号を出力するためには、低周波用ＰＬＬ回路１１０が有するチャネル選択用１／Ｎ分周器１１４の分周比１／Ｎを変えることによって実現できるため、周波数可変範囲が広く位相雑音特性が良好なローカル信号発生装置を提供することができる。特に、当該ローカル信号発生装置を、広い周波数帯域にわたって複数のチャネルが利用され、各チャネルにおいて等間隔で数千本の搬送波が利用され、かつ搬送波の周波数成分が無限小数である地上波デジタル放送にも利用することができる。
【００４０】
また、本実施形態のローカル信号発生装置では、チャネル分の水晶発振子を設けることなく、複数のチャネルに対応することができるため、ローカル信号発生装置の回路規模およびコストを削減することができる。
【００４１】
なお、低周波用ＰＬＬ回路１１０が有する１／４分周器１１５を設けなくても良い。また、１／４分周器１１５の代わりまたは選択的に１／２分周器や１／８分周器を用いても良い。但し、１／２分周器のように分周比の低い分周器を用いる場合、発生できる周波数範囲は２倍に広がる（この場合１３ｃｈ〜３３ｃｈまでの２０チャネル対応となる。）が、位相雑音のシェイプアップ効果は、後述するように、−６ｄＢ劣化する。
【００４２】
特許請求の範囲の抑圧手段に該当する２次高調波抑圧回路１０６は、低周波用ＰＬＬ回路１１０から出力されＢＰＦ１０５を介して周波数加算部１３０に入力される信号のうち、ＢＰＦ１０５で抑圧できない特定の不要周波数成分を抑圧する回路である。なお、ＢＰＦ１０５は特許請求の範囲のフィルタ手段に該当する。２次高調波抑圧回路１０６は、入力信号を正弦波に変換した後、方形波に変換することによって２次高調波を抑圧する。方形波は奇数次の高調波成分のみを含む信号であるため、２次高調波成分を含まない。したがって、当該方形波をローパスフィルタにかければＶＣＯ１１１の最低発振周波数の２次高調波成分を抑圧することができる。
【００４３】
このように、２次高調波抑圧回路１０６を備えればＢＰＦ１０５でも抑圧できない２次高調波等の不要周波数成分を抑圧することができるため、ＶＣＯ１１１の周波数変化幅を１オクターブ以上まで引き上げる事ができる。
【００４４】
〔第２の実施形態〕
図３は、本発明の第２の実施形態に係るローカル信号発生装置を示す構成図である。同図において、図１（第１の実施形態）と重複する部分には同一の符号を附して説明を省略する。図３に示す第２の実施形態のローカル信号発生装置が第１の実施形態のローカル信号発生装置と異なる点は、ＶＣＸＯ１００の代わりに、当該ＶＣＸＯ１００を含む３０ＭＨｚ用ＰＬＬ回路１５０を備えている点である。なお、３０ＭＨｚ用ＰＬＬ回路１５０は特許請求の範囲の基準信号用ＰＬＬ回路部に該当する。
【００４５】
３０ＭＨｚ用ＰＬＬ回路１５０は、ＶＣＸＯ１００と、位相比較器１５３と、ＬＰＦ１５２と、１／３分周器１５４とを有して構成されており、低周波用ＰＬＬ回路１１０に入力される基準信号φ_１および高周波用ＰＬＬ回路１２０に入力される基準信号φ_３の元となる３０ＭＨｚの信号を供給するものである。また、周波数が１０ＭＨｚの外部から入力された信号と位相同期することによって、ＶＣＸＯ１００に生じた発振周波数のズレを補償する機能を有している。
【００４６】
以下、３０ＭＨｚ用ＰＬＬ回路１５０の各構成要素について説明する。
まず、ＶＣＸＯ１００は、第１の実施形態のＶＣＸＯ１００と同様に、水晶発振子を共振器にして周波数が３０ＭＨｚの信号を発振する水晶発振器である。なお、以下に説明する位相比較器１５３から出力されＬＰＦ１５２で直流化された位相差信号の電圧に応じて発振周波数のズレを自己補償する。
【００４７】
また、１／３分周器１５４は、ＶＣＸＯ１５１の出力周波数を１／３に分周するものである。また、位相比較器１５３は、所定電圧（例えば２．５Ｖ）の基準信号Ｖｒｅｆまたは外部から入力される周波数が１０ＭＨｚの信号と、ＶＣＸＯ１１０から出力され１／３分周器１５４によって分周された信号（比較信号）φ_５とを比較して、これら２つの信号の位相差に応じた信号（位相差信号）を出力するものである。なお、上述のように基準信号となる信号には２種類あり、ＶＣＸＯ１１０は、外部から１０ＭＨｚの信号が入力されるとこれにロックし、当該１０ＭＨｚの信号の入力がないときは自励で発振する。また、ＬＰＦ１５２は、位相比較器１５３から出力された位相差信号の高周波成分を抑圧して直流化するものである。
【００４８】
なお、本実施形態の位相比較器１５３は、ＶＣＸＯ１１０が、外部から１０ＭＨｚの信号が入力されるとこれにロックし、当該１０ＭＨｚの信号の入力がないときは自励で発振するために、コイルアイソレート型の位相比較器が用いられる。図４に、コイルアイソレート型の位相比較器の回路構成を示す。コイルアイソレート型の位相比較器は、同図に示すように、ブリッジダイオードに２つのコイルを接続し当該２つのコイルにそれぞれアイソレートされたコイルが設けられた乗算器であって、ブリッジダイオードに接続される一方のコイルには基準信号Ｖｒｅｆが供給され、他方のコイルからは位相差信号が出力される。また、前記一方のコイルとはアイソレートされたコイルには１０ＭＨｚの信号が入力され、前記他方のコイルとはアイソレートされたコイルには比較信号φ_５が入力される。
【００４９】
当該位相比較器１５３は、外部から基準信号が入力される場合は、当該基準信号とＶＣＸＯ１５１の出力信号に基づく比較信号とを重畳し当該基準信号の周波数と当該比較信号の周波数とが一致するときに直流となる当該重畳された信号の電圧値と前記直流電圧Ｖｒｅｆとを加算した結果を出力する。また、外部から基準信号が入力されない場合は、直流電圧Ｖｒｅｆを出力する。なお、直流電圧Ｖｒｅｆの電圧値は、ＶＣＸＯ１５１が３０．０００００ＭＨｚの信号を出力するための所定値に設定されている。このように、コイルアイソレート型の位相比較器１５３は、ダイオードとコイルのみで構成されておりノイズ発生源となり得るオペアンプやトランジスタ等の能動素子を含んでいないため、正確な位相差信号を出力することができる。また、コイルアイソレート型の特長として、精度が高く安定した動作をする、不感帯がないといったことが挙げられる。
【００５０】
本実施形態の位相比較器１５３に外部から１０ＭＨｚの信号が入力されない場合、基準信号Ｖｒｅｆの電圧が位相比較器１５３の出力電圧Ｖｏｕｔとなる。そして、位相比較器１５３から出力された直流電圧Ｖｏｕｔ＝ＶｒｅｆがＬＰＦ１５２を介してＶＣＸＯ１５１に印加される。
【００５１】
一方、位相比較器１５３に外部から１０．０ＭＨｚの信号が入力される場合、当該１０ＭＨｚの信号が比較信号φ_５に重畳され、当該１０ＭＨｚの周波数と当該比較信号の周波数とが一致するときに直流となる当該重畳された信号の直流電圧と基準信号Ｖｒｅｆの電圧とを加算した電圧が位相比較器１５３の出力電圧Ｖｏｕｔとなる。
【００５２】
以上説明したように、本実施形態のローカル信号発生装置によれば、３０ＭＨｚ用ＰＬＬ回路１５０の位相比較器１５３に外部から１０ＭＨｚの信号が入力されると、３０ＭＨｚ用ＰＬＬ回路１５０の出力周波数は３０ＭＨｚに正確に位相同期されるため、低周波用ＰＬＬ回路１１０および高周波用ＰＬＬ回路１２０に対して正確かつ安定した周波数の基準信号を供給することができる。
【００５３】
なお、第２の実施形態では、３０ＭＨｚ用ＰＬＬ回路１５０の位相比較器１５３として、高精度かつ高安定で不感帯のないコイルアイソレート型の位相比較器が用いられているが、比較する２種類の信号（基準信号および比較信号）の周波数の差が大きいと位相差を検出する感度が極端に低下して、基準信号に同期させられる比較信号の周波数範囲が基準信号の近傍に限られてしまう。
【００５４】
この問題を解決するために、デジタル・アナログ混在型位相比較器を使用することが望ましい。図５に示すデジタル・アナログ混在型位相比較器３０３は、入力される基準信号および比較信号の周波数の差に基づいて出力を制御するデジタル位相比較器とコイルアイソレート型の位相比較器とを組み合わせたものであり、デジタル位相比較器の出力信号を直流電圧としてコイルアイソレート型の位相比較器に印加するものである。
【００５５】
デジタル・アナログ混在型位相比較器３０３では、まずデジタル位相比較器が、基準信号および比較信号の周波数の差に基づいて制御された信号を出力する。当該出力された信号の直流電圧はコイルアイソレート型の位相比較器に印加される。このため、当該デジタル・アナログ混在型位相比較器３０３は、入力される２つの信号の周波数の差に影響されることなく上述した動作を行うことができる。このように、デジタル・アナログ混在型位相比較器３０３は、比較する２種類の信号（基準信号および比較信号）の周波数の差が大きい場合であっても、高精度で位相差信号を出力することができる。
【００５６】
また、上記説明した第１および第２の実施形態の低周波用ＰＬＬ回路１１０では、ＶＣＯ１１１とＬＰＦ１１２との間に図６に示すリニアリティ補正回路３０２を設けても良い。なお、リニアリティ補正回路３０２は、特許請求の範囲のリニアリティ補正回路部に該当する。ＶＣＯ１１１は、バラクターダイオードの特性のため、印加する電圧を高くしても出力される周波数は電圧に比例せず、低周波領域と高周波領域とで制御感度が異なっている。つまり、低周波領域で制御電圧を最適化すると高周波領域では不足制動となったり、逆に、高周波領域で最適化すると低周波領域で過制動となったりするという問題があった。
【００５７】
この問題を解決するために、リニアリティ補正回路３０２は、入力された制御電圧をＬｏｇ変換して出力する。したがって、ＶＣＯ１１１に印加される制御電圧に対して出力周波数を線形的に変化させることができ、周波数帯域を考慮せずにＶＣＯ１１１を制御することができる。結果として、地上波デジタル放送でチャネルを変更する場合、ＶＣＯ１１１の出力周波数を変更したときのＰＬＬ応答のダンピングファクタ−設定が常に最適な固定定数に保たれる為、チャネル切り替え毎の調整が不要となる。
【００５８】
さらに、第１および第２の実施形態において、低周波用ＰＬＬ回路１１０が有する１／４分周器１１５の代わりに１／２分周器、１／４分周器および１／８分周器を設け、これらをスイッチで選択する構成としても良い。なお、周波数を１／２分周する度に、位相雑音を抑圧する効果（位相雑音抑圧比）は６ｄＢずつ低下する。つまり、１／８に分周する場合は１／２に分周する場合よりも１２ｄＢ程度位相雑音抑圧比が向上する。しかし、分周すると低周波用ＰＬＬ回路１１０が出力する周波数の範囲が狭くなるため、位相雑音に対する要求が高い場合は分周比を８に設定するといったように、製品の仕様に応じて分周比を選択するのが好ましい。
【００５９】
【発明の効果】
以上説明したように、本発明に係るローカル信号発生装置によれば、割り切れにくい周波数のローカル信号を位相雑音特性良く出力することのできるローカル信号発生装置を提供することができる。また、位相雑音特性が良く広い周波数可変範囲で複数のローカル信号に対応可能なローカル信号発生装置を提供することもできる。
【図面の簡単な説明】
【図１】第１の実施形態のローカル信号発生装置の構成を示す回路図である。
【図２】第１の実施形態のローカル信号発生装置の別の構成を示す回路図である。
【図３】第２の実施形態のローカル信号発生装置の構成を示す回路図である。
【図４】コイルアイソレート型の位相比較器１５３の構成を示す回路図である。
【図５】デジタル・アナログ混在型位相比較器３０３の構成を示す回路図である。
【図６】リニアリティ補正回路３０２の構成を示す回路図である。
【図７】従来のローカル信号発生装置の構成を示す回路図である。
【符号の説明】
１１１ＶＣＯ
１０１１／５分周器
１０２１／８４００分周器
１２４，１２５分周器
１０５，１０７，１３２バンドパスフィルタ（ＢＰＦ）
１０８バッファアンプ
１１０低周波用ＰＬＬ回路
１１２，１２２，１５２ローパスフィルタ（ＬＰＦ）
１１３，１２３，１５３位相比較器
１１４チャネル選択用１／Ｎ分周器
１１５１／４分周器
１２０高周波用ＰＬＬ回路
１００，１２１ＶＣＸＯ
１２６，１２７，１２８周波数逓倍器
１３０周波数加算部
１３１乗算器
１５０３０ＭＨｚ用ＰＬＬ回路
１５４１／３分周器
２１５１／８分周器
３０２リニアリティ補正回路
３０３デジタル・アナログ混在型位相比較器[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a local signal generator capable of oscillating a signal having an infinitely small number of frequency components with good phase noise characteristics.
[0002]
[Prior art]
In terrestrial digital broadcasting, an OFDM (Orthogonal Frequency Division Multiplex) system is used. In the OFDM method, a signal composed of thousands of carriers at equal intervals (about 5600 carriers at 1 kHz intervals per channel) is used. For this reason, a local signal generator used for terrestrial digital broadcasting is required to have a very good phase noise characteristic of -110 dBc / Hz at 1 kHz detuning. In addition, the carrier signal carried by terrestrial digital broadcasting has 50 channels from 13ch to 62ch at 6MHz intervals, and the frequency variable range required for the local signal generator extends over a wide band from 510MHz to 810MHz. Furthermore, in order to comply with the standardized specification of digital terrestrial broadcasting, the local signal generator needs to output a signal having an infinitely small number of frequency components (for example, 510.2928571... MHz).
[0003]
By the way, as a conventional local signal generator used in terrestrial analog broadcasting, a single PLL system using a crystal oscillator as shown in FIG. 7 has been mainly used. In this method, a signal obtained by multiplying the output frequency (reference frequency) of the crystal oscillator 16 by the ratio of the frequency dividing ratio N of the comparative frequency divider 12 to the frequency dividing ratio M of the standard frequency divider 14, N / M times, is output. . In terrestrial analog broadcasting, the frequency of the carrier signal is a relatively divisible number such as 103.25 MHz, so that N / M may be small. Therefore, the comparison frequency can be increased, and as a result, the phase noise can be shaped up (locked) to a desired frequency in the VCO (Voltage Controlled Oscillator) 11, thereby achieving a phase noise shape-up effect. That is, the local signal generator outputs a signal having small unnecessary phase components and small phase noise.
[0004]
[Patent Document 1]
JP-A-11-177897
[Patent Document 2]
JP-A-2002-217992
[0005]
[Problems to be solved by the invention]
In order to obtain a plurality of different oscillation frequencies in one PLL system, the use of a wideband variable VCO is premised. However, since the phase noise of a VCO is generally very poor compared to the low phase noise characteristic desired by an OFDM system, A PLL using a crystal oscillator as a reference source is indispensable. On the other hand, in the terrestrial digital broadcasting described above, the fractional part when the frequency unit of the carrier signal is [MHz] is an infinite decimal number (for example, 510.292857.... Must also output a local signal of a frequency component corresponding to this. However, in order for the above-described single PLL local signal generator to lock to an external reference signal of 10 MHz (this frequency is generally used as a reference source in OFDM), such a local signal is output. If this is attempted, N / M must be made extremely large, so that the comparison frequency becomes very low. As a result, there is a problem that the phase noise is not shaped up and the bare phase noise characteristic of the VCO 11 is output as it is.
[0006]
That is, even if a conventional single PLL local signal generator is used for digital terrestrial broadcasting, a local signal having large phase noise is output from the local signal generator. In particular, in digital terrestrial broadcasting, a plurality of carriers in one channel are set at intervals of 1 kHz. Therefore, if the phase noise is large, the carrier is multiplied with an adjacent carrier. For this reason, there has been a demand for a frequency-variable local signal generator that outputs a plurality of frequencies having infinitely small numbers of components that are difficult to divide, with good phase noise characteristics.
[0007]
However, if a VCXO having better phase noise nakedness characteristics than the VCO is used instead of the VCO 11, the required phase noise characteristics such as -110 dBc / Hz with 1 kHz detuning can be realized. However, since the output frequency of the local signal generator having a VCXO is fixed and can correspond to only one channel, VCXOs corresponding to the number of channels are provided in order to support a plurality of channels such as digital terrestrial broadcasting. There must be. This is not desirable because it increases the circuit size and cost of the local signal generator. For this reason, a local signal generator which has good phase noise characteristics and can cope with a wide frequency variable range has been desired.
[0008]
The present invention has been made in view of the above-mentioned conventional needs, and has as its object to provide a local signal generator capable of outputting a local signal having a frequency that is hardly divisible with good phase noise characteristics. It is another object of the present invention to provide a local signal generator having good phase noise characteristics and capable of handling a plurality of local signals in a wide frequency variable range.
[0009]
[Means for Solving the Problems]
In order to solve the above problem, a local signal generator according to the present invention is a local signal generator that oscillates a local signal of a predetermined frequency by adding a frequency of a signal of a low frequency component and a signal of a high frequency component, An oscillator that oscillates a signal of a predetermined frequency, a first reference signal obtained by dividing a signal oscillated from the oscillator by a first division ratio, and a first comparison signal that is internally fed back, A first PLL circuit that outputs a low-frequency component signal that is phase-locked in accordance with the phase difference between the first reference signal and the first comparison signal; and a second oscillator that oscillates the signal oscillated from the oscillator. The second reference signal divided by the frequency ratio is compared with the internally fed back second comparison signal, and the phases are synchronized according to the phase difference between the second reference signal and the second comparison signal. No. that outputs a high-frequency component signal And a low-frequency component signal output from the first PLL circuit portion and a high-frequency component signal output from the second PLL circuit portion, and a local signal having a predetermined frequency is added. And a frequency addition unit that generates
[0010]
As described above, since the local signal of the predetermined frequency is generated by separately generating the low-frequency component signal and the high-frequency component signal and then adding the frequencies, the first PLL circuit unit and the second PLL circuit unit In both cases, the frequency of the comparison signal can be set higher. When the frequency of the comparison signal is high, the loop response frequency of the PLL circuit increases, so that the phase noise can be shaped up in the PLL circuit, and as a result, a signal with low phase noise is output. Therefore, it is possible to provide a local signal generator that outputs a local signal having a frequency that is difficult to divide, with good phase noise characteristics.
[0011]
Further, in the local signal generation device according to the present invention, the first PLL circuit unit may be configured to oscillate an oscillation frequency that divides the low-frequency component signal output from the first PLL circuit unit at a predetermined division ratio. A switching frequency divider, wherein the predetermined frequency division ratio is variable; Therefore, since the frequency of the signal of the low-frequency component can be changed, it is possible to provide a local signal generating device which has good phase noise characteristics and can cope with a plurality of local signals in a wide frequency variable range.
[0012]
Further, in the local signal generation device according to the present invention, the first PLL circuit unit may include a voltage control unit that oscillates a signal having a predetermined frequency in accordance with a phase difference between the first reference signal and the first comparison signal. An oscillator, and a frequency divider for dividing a signal oscillated from the voltage controlled oscillator by a frequency division ratio selected from a plurality of frequency division ratios set in advance, wherein the first PLL circuit The signal of the low frequency component output from the unit is a signal oscillated from the voltage controlled oscillator and divided by the frequency divider. Therefore, if a frequency divider having a high frequency division ratio is selected, it is possible to further improve the phase noise characteristic of the low frequency component signal output from the first PLL circuit unit.
[0013]
Further, in the local signal generation device according to the present invention, the first PLL circuit unit performs a log conversion on a phase difference signal indicating a phase difference between the first reference signal and the first comparison signal, and outputs the result. It has a linearity correction circuit section and outputs a signal of a low-frequency component whose phase has been synchronized in accordance with the log-converted phase difference signal. Therefore, since the output frequency of the first PLL circuit unit can be changed linearly, the frequency of the low frequency component signal can be changed with a stable shape-up effect without considering the frequency band.
[0014]
Further, the local signal generator according to the present invention includes a filter means for filtering a low frequency component signal output from the low frequency PLL circuit in a predetermined band, and a specific frequency component of a signal passed through the filter means. And a low-frequency component signal to be frequency-added by the frequency adding unit is a signal in which a specific frequency component is suppressed by the filtering unit and suppressed by the suppressing unit. Therefore, unnecessary specific frequency components that cannot be suppressed by the filter unit can be suppressed.
[0015]
Further, the local signal generator according to the present invention includes the oscillator, a third reference signal having a specific frequency supplied from outside, or a fourth reference signal having a predetermined DC voltage, and an oscillator oscillated from the oscillator. A reference PLL circuit unit for comparing a signal obtained by dividing the frequency-divided signal by a third frequency division ratio with a third comparison signal and outputting a phase-synchronized signal according to the phase difference, wherein the reference PLL circuit unit comprises: When the third reference signal is supplied from the outside, a signal having a specific frequency synchronized with the reference signal is output. When the third reference signal is not supplied, the oscillator oscillates by itself to generate a predetermined frequency. Is output. Therefore, the reference PLL circuit unit can oscillate a signal with an accurate frequency, and as a result, can supply the first and second reference signals with an accurate and stable frequency.
[0016]
In the local signal generator according to the present invention, the means for comparing the phases of the two signals of the reference PLL circuit unit is a coil isolated phase comparator using a bridge diode. Therefore, the phase comparator operates with high accuracy and high stability, and has no dead band in the operable frequency band.
[0017]
Further, in the local signal generation device according to the present invention, the means for comparing the phases of the two signals of the reference PLL circuit unit includes the third reference signal and the fourth comparison signal based on the third comparison signal. , A third reference signal or a fourth reference signal output from the digital phase comparator, and the third comparison signal, and a signal relating to the phase difference is obtained. And an output analog phase comparator. Therefore, when the frequency difference between the third reference signal and the third comparison signal is large, the fourth reference signal output from the digital phase comparator is compared with the third comparison signal to determine the phase difference. Since the signal is output, the phase difference signal can be output with high accuracy regardless of the frequency of the input signal.
[0018]
Further, in the local signal generator according to the present invention, the oscillator of the second PLL circuit unit and the oscillator are VCXOs (voltage controlled crystal oscillators). Therefore, the second PLL circuit unit and the oscillator can oscillate a signal having good phase noise characteristics.
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of a local signal generator according to the present invention will be described in detail in the order of [first embodiment] and [second embodiment] with reference to the drawings. 1st Embodiment and 2nd Embodiment demonstrate the case where the local signal generator which concerns on this invention is used for digital terrestrial broadcasting.
[0020]
In terrestrial digital broadcasting, a plurality of channels (50 channels from 13 ch to 62 ch) existing at intervals of 6 MHz over a wide frequency band from 510 MHz to 810 MHz are used, and an OFDM (Orthogonal Frequency Division Multiplex) system is used. You. In the OFDM method, a signal composed of thousands of carriers at equal intervals (about 5600 carriers at 1 kHz intervals per channel) is used. Further, according to the standardized specification of digital terrestrial broadcasting, the frequency component of an arbitrary carrier in an arbitrary channel is an infinite decimal number (for example, 444.292557... MHz).
[0021]
Therefore, the local signal generators of the first and second embodiments output a signal corresponding to a desired channel over a wide band at 6 MHz intervals and output a signal that realizes the infinitely small number of frequency components. By adding the frequencies of the two output signals, a local signal corresponding to a desired channel and carrier frequency used for digital terrestrial broadcasting is output. In the first embodiment and the second embodiment, a local signal generator that outputs local signals corresponding to 11 channels from 13 channels to 23 channels of digital terrestrial broadcasting will be described.
[0022]
[First Embodiment]
FIG. 1 is a configuration diagram illustrating a local signal generator according to a first embodiment of the present invention. As shown in the figure, the local signal generator of the first embodiment includes a VCXO (Voltage Controlled Xtal Oscillator: voltage controlled crystal oscillator) 100 corresponding to the oscillator described in the claims and a １／ frequency divider 101. A 1/8400 frequency divider 102, a low-frequency PLL circuit 110 corresponding to the first PLL circuit unit, a high-frequency PLL circuit 120 corresponding to the second PLL circuit unit, and a band-pass filter (BPF) 105, 107, a frequency adder 130, and a buffer amplifier 108.
[0023]
Hereinafter, each component of the local signal generation device of the present embodiment will be described.
First, the VCXO 100 according to the present embodiment is a crystal oscillator that oscillates a signal having a frequency of 30 MHz using a crystal oscillator as a resonator. The １／ frequency divider 101 divides the frequency of the 30 MHz signal oscillated from the VCXO 100 by ５. The 6-MHz signal φ divided by the 1/5 frequency divider 101 ₁ Is input to the low frequency PLL circuit 110. The 1/8400 frequency divider 102 divides the frequency of a 30 MHz signal oscillated from the VCXO 100 by 1/8400. The signal φ of about 0.003571 MHz (about 3.57 kHz) divided by the 1/8400 frequency divider 102 ₃ Are input to the high frequency PLL circuit 120.
[0024]
Next, the low frequency PLL circuit 110 will be described. The low-frequency PLL circuit 110 corresponds to a VCO (Voltage Controlled Oscillator), a low-pass filter (LPF) 112, a phase comparator 113, and an oscillation frequency switching frequency divider according to the claims. A 1 / N frequency divider 114 for channel selection and a 1/4 frequency divider 115 corresponding to the frequency divider are provided, and a signal of a frequency component corresponding to a DC output from the phase comparator 113 is provided. Is output. The low-frequency PLL circuit 110 outputs a signal (low-frequency signal) for generating a local signal of a frequency assigned to a desired channel at intervals of 6 MHz over a wide band of 13 ch to 23 ch. Specifically, there are 11 waves at 6 MHz intervals from 66 MHz to 126 MHz.
[0025]
Hereinafter, each component of the low-frequency PLL circuit 110 will be described.
First, the phase comparator 113 outputs the signal (reference signal) φ divided by the １／ frequency divider 101. ₁ (A comparison signal) φ output from the VCO 111 and divided by the １／ frequency divider 115 and the 1 / N frequency divider 114 for channel selection. ₂ And outputs a signal (phase difference signal) corresponding to the phase difference between these two signals. The LPF 112 suppresses high-frequency components of the phase difference signal output from the phase comparator 113 and converts the signal into a direct current.
[0026]
The VCO 111 is a voltage-controlled oscillator using a varactor diode (variable capacitance diode, varicap diode), and outputs a signal having a frequency corresponding to the voltage of the phase difference signal DC-converted by the LPF 112. The １／ frequency divider 115 divides the output frequency of the VCO 111 by １／. The 1 / N divider 114 for channel selection further divides the frequency of the output signal of the VCO 111 divided by the ４ divider 115 to 1 / N. By changing the frequency division ratio N of the 1 / N frequency divider 114 for channel selection, the low frequency PLL circuit 110 can generate a signal (low frequency) for generating a local signal of a frequency allocated to a desired channel. Frequency signal).
[0027]
Next, the high-frequency PLL circuit 120 will be described. The high-frequency PLL circuit 120 includes a VCXO 121, an LPF 122, a phase comparator 123, frequency dividers 124 and 125, and frequency multipliers 126, 127, and 128. And outputs a signal of a frequency component (high-frequency signal) corresponding to the DC output. The high-frequency PLL circuit 120 outputs a signal (high-frequency signal) for generating a frequency component that is difficult to divide the frequency assigned to the desired channel. Specifically, a signal of 444.2829571 MHz is output.
[0028]
Hereinafter, each component of the high-frequency PLL circuit 120 will be described.
First, the phase comparator 123 outputs the signal (reference signal) φ divided by the 1/8400 frequency divider 102. ₃ (0.003571 MHz) and a signal (comparison signal) φ output from the VCXO 121, multiplied by 12 by the frequency multipliers 126 to 128, and then divided by the frequency dividers 124 and 125. ₄ And outputs a signal (phase difference signal) corresponding to the phase difference between these two signals. The LPF 122 suppresses high frequency components of the phase difference signal output from the phase comparator 123 and converts the phase difference signal into a direct current.
[0029]
The VCXO 121 is a crystal oscillator that oscillates a signal having a frequency of 37.0244 MHz using a crystal oscillator as a resonator, and outputs a signal having a frequency corresponding to the voltage of the phase difference signal DC-converted by the LPF 122. is there. The frequency multipliers 126, 127, and 128 multiply the frequency of the signal output from the VCXO 121 by three, two, and two times, respectively. The frequency dividers 124 and 125 divide the signals multiplied by the frequency multipliers 126 to 128 into 1/2 and 1/62201, respectively.
[0030]
Next, the frequency adding unit 130 will be described. The frequency adder 130 includes a multiplier 131 and a BPF 132, and outputs an output signal (low-frequency signal) of the low-frequency PLL circuit 110 and an output signal (high-frequency signal) of the high-frequency PLL circuit 120. ) Is added to generate a local signal of a frequency assigned to a desired channel. For example, the low-frequency signal of 66 MHz and the high-frequency signal of 444.229571 MHz are frequency-added to generate a local signal of 510.29285771 MHz.
[0031]
Hereinafter, each component of the frequency adding unit 130 will be described.
First, the multiplier 131 outputs the low-frequency signal output from the low-frequency PLL circuit 110 and suppresses unnecessary frequency components by the BPF 105, and outputs the low-frequency signal output from the high-frequency PLL circuit 120 and suppresses unnecessary frequency components by the BPF 107. This is to multiply by the high frequency signal. The BPF 132 suppresses unnecessary frequency components from the output signal of the multiplier 131 and passes only the frequency components (low-frequency signal + high-frequency signal) assigned to the desired channel.
[0032]
The buffer amplifier 108 amplifies and outputs a signal passed through the BPF 132.
[0033]
Next, the operation of the local signal generator of the present embodiment will be briefly described.
First, the 30 MHz signal output from the VCXO 100 is divided into two parts, one of which is divided into 1/5 in frequency by the 1/5 frequency divider 101, and is then referred to the phase comparator 113 of the low frequency PLL circuit 110. Signal φ ₁ Is entered as On the other hand, after the frequency has been divided by the 1/8400 frequency divider 102 to 1/8400, the reference signal φ is supplied to the phase comparator 123 of the high-frequency PLL circuit 120. ₃ Is entered as
[0034]
In the low-frequency PLL circuit 110, the output frequency of the VCO 111 is divided into two parts after being divided by a quarter frequency divider 115 to one-fourth, and one of the two is further divided by a channel selection 1 / N frequency divider 114. / N and the comparison signal φ ₂ Is input to the phase comparator 113. The other is output as it is as a low frequency signal. The phase comparator 113 receives the reference signal φ thus input. ₁ And comparison signal φ ₂ And outputs a phase difference signal. The phase difference signal DC-converted by the LPF 112 is sent to the VCO 111, and the VCO 111 outputs a signal having a frequency component corresponding to the voltage of the phase difference signal.
[0035]
In the high-frequency PLL circuit 120, the output frequency of the VCXO 121 is multiplied by 12 by the frequency multipliers 126 to 128 and then divided into two parts. One of the two is divided by the frequency dividers 124 and 125 into 1/124402. Comparison signal φ ₄ Is input to the phase comparator 123. The other is output as it is as a high frequency signal. The phase comparator 123 outputs the reference signal φ thus input. ₃ And comparison signal φ ₄ And outputs a phase difference signal. The phase difference signal DC-converted by the LPF 122 is sent to the VCXO 121, and the VCXO 121 outputs a signal having a frequency component corresponding to the voltage of the phase difference signal.
[0036]
The signals output from the low-frequency PLL circuit 110 (low-frequency signal) and the signals output from the high-frequency PLL circuit 120 (high-frequency signal) suppress unnecessary signals such as spurious and harmonics by the BPFs 105 and 107, respectively. After that, it is input to the frequency adding unit 130. In the frequency adder 130, after the multiplier 131 adds the frequencies of these two signals, an unnecessary frequency component is suppressed by the BPF 132 and only the frequency component (low-frequency signal + high-frequency signal) allocated to the desired channel is obtained. Pass. The signal that has passed through the BPF 132 is output as a local signal after being amplified by the buffer amplifier 108.
[0037]
As described above, in the local signal generator of the present embodiment, the low-frequency PLL circuit 110 generates a low-frequency signal for generating a local signal of a frequency assigned to a desired channel, and The PLL circuit 120 generates a high-frequency signal for generating a frequency component that is difficult to divide the frequency assigned to the channel. Then, the low frequency signal and the high frequency signal are frequency-added by the frequency adder 130 and output as a local signal.
[0038]
Therefore, even if the fractional part when the frequency unit is [MHz] is an infinite decimal number that is difficult to divide, the local signal is generated by being divided into a low frequency signal and a high frequency signal, and thus the local signal is generated at 6 MHz intervals. For the purpose where a frequency is required, the low-frequency PLL circuit 110 operates as a frequency variable unit by the VCO, so that the comparison frequency of the PLL system of the VCO can be set high, and the high-frequency PLL circuit 120 generates a frequency that is difficult to divide. be able to. If the comparison frequency is high, the loop response frequency of the PLL circuit becomes high, so that when the VCO in the low-frequency PLL circuit 110 is narrowed down (locked) to a desired frequency, a phase noise shape-up effect can be achieved. Is output. On the other hand, since the high-frequency PLL circuit 120 may have a fixed oscillation frequency using VCXO, even if the comparison frequency is low, the phase noise does not deteriorate. As described above, it is possible to provide a local signal generator having good phase noise characteristics even if the decimal part is an infinite decimal which is difficult to divide.
[0039]
In addition, switching channels, that is, outputting local signals of different frequencies, can be realized by changing the frequency division ratio 1 / N of the channel selection 1 / N frequency divider 114 included in the low frequency PLL circuit 110. Therefore, it is possible to provide a local signal generator having a wide frequency variable range and good phase noise characteristics. In particular, the local signal generator is used for terrestrial digital broadcasting in which a plurality of channels are used over a wide frequency band, thousands of carriers are used at equal intervals in each channel, and the frequency components of the carriers are infinitely small. Can also be used.
[0040]
Further, the local signal generator of the present embodiment can support a plurality of channels without providing a crystal oscillator for each channel, so that the circuit scale and cost of the local signal generator can be reduced.
[0041]
Note that the quarter frequency divider 115 included in the low frequency PLL circuit 110 may not be provided. In addition, a 1/2 frequency divider or a 1/8 frequency divider may be used instead of or alternatively to the 1/4 frequency divider 115. However, when a frequency divider having a low frequency division ratio such as a 1/2 frequency divider is used, the frequency range that can be generated is doubled (in this case, it corresponds to 20 channels from 13 ch to 33 ch), but the phase is increased. The noise shape-up effect is degraded by -6 dB as described later.
[0042]
The second harmonic suppression circuit 106 corresponding to the suppression means in the claims includes a specific signal that cannot be suppressed by the BPF 105 among the signals output from the low-frequency PLL circuit 110 and input to the frequency addition unit 130 via the BPF 105. This is a circuit that suppresses unnecessary frequency components. Note that the BPF 105 corresponds to the filter means in the claims. The second harmonic suppression circuit 106 suppresses the second harmonic by converting the input signal into a sine wave and then converting the input signal into a square wave. A square wave is a signal containing only odd-order harmonic components, and therefore does not contain second-order harmonic components. Therefore, if the square wave is applied to the low-pass filter, the second harmonic component of the lowest oscillation frequency of the VCO 111 can be suppressed.
[0043]
As described above, if the second harmonic suppression circuit 106 is provided, unnecessary frequency components such as second harmonics, which cannot be suppressed by the BPF 105, can be suppressed. Therefore, the frequency change width of the VCO 111 can be increased to one octave or more. .
[0044]
[Second embodiment]
FIG. 3 is a configuration diagram showing a local signal generator according to a second embodiment of the present invention. In the figure, the same reference numerals are given to the same parts as those in FIG. 1 (first embodiment), and the description is omitted. The local signal generator of the second embodiment shown in FIG. 3 is different from the local signal generator of the first embodiment in that a PLL circuit 150 for 30 MHz including the VCXO 100 is provided instead of the VCXO 100. is there. The 30 MHz PLL circuit 150 corresponds to the reference signal PLL circuit section in the claims.
[0045]
The 30 MHz PLL circuit 150 includes the VCXO 100, the phase comparator 153, the LPF 152, and the ３ frequency divider 154, and includes a reference signal φ input to the low frequency PLL circuit 110. ₁ And the reference signal φ input to the high-frequency PLL circuit 120 ₃ And supplies a signal of 30 MHz which is a source of the above. In addition, the VCXO 100 has a function of compensating for a deviation of the oscillation frequency generated in the VCXO 100 by performing phase synchronization with an externally input signal having a frequency of 10 MHz.
[0046]
Hereinafter, each component of the 30 MHz PLL circuit 150 will be described.
First, similarly to the VCXO 100 of the first embodiment, the VCXO 100 is a crystal oscillator that oscillates a signal having a frequency of 30 MHz using a crystal oscillator as a resonator. It should be noted that the deviation of the oscillation frequency is self-compensated according to the voltage of the phase difference signal output from the phase comparator 153 described below and converted to DC by the LPF 152.
[0047]
The １／ frequency divider 154 divides the output frequency of the VCXO 151 by に. Further, the phase comparator 153 includes a reference signal Vref of a predetermined voltage (for example, 2.5 V) or a signal having a frequency of 10 MHz input from the outside and a signal output from the VCXO 110 and divided by the によって frequency divider 154. (Comparison signal) φ ₅ And outputs a signal (phase difference signal) corresponding to the phase difference between these two signals. As described above, there are two types of signals serving as reference signals. The VCXO 110 locks when a 10 MHz signal is input from the outside, and oscillates by itself when there is no input of the 10 MHz signal. . The LPF 152 suppresses high-frequency components of the phase difference signal output from the phase comparator 153 and converts the phase difference signal into a direct current.
[0048]
Note that the phase comparator 153 of the present embodiment locks the VCXO 110 when a 10 MHz signal is input from the outside, and oscillates by itself when there is no input of the 10 MHz signal. A rate type phase comparator is used. FIG. 4 shows a circuit configuration of a coil isolated type phase comparator. As shown in the figure, a coil isolated type phase comparator is a multiplier in which two coils are connected to a bridge diode, and the two coils are provided with isolated coils. The reference signal Vref is supplied to one of the connected coils, and the phase difference signal is output from the other coil. A signal of 10 MHz is input to a coil isolated from the one coil, and a comparison signal φ is applied to a coil isolated from the other coil. ₅ Is entered.
[0049]
When a reference signal is input from the outside, the phase comparator 153 superimposes the reference signal and a comparison signal based on the output signal of the VCXO 151, and when the frequency of the reference signal matches the frequency of the comparison signal. And outputs a result obtained by adding the voltage value of the superimposed signal that becomes DC and the DC voltage Vref. When no reference signal is input from outside, the DC voltage Vref is output. The voltage value of the DC voltage Vref is set to a predetermined value for the VCXO 151 to output a signal of 30.0000 MHz. As described above, since the coil-isolated phase comparator 153 is composed of only the diode and the coil and does not include an active element such as an operational amplifier or a transistor that can be a noise generation source, it outputs an accurate phase difference signal. be able to. In addition, the features of the coil isolated type include stable operation with high accuracy and no dead zone.
[0050]
When a 10 MHz signal is not externally input to the phase comparator 153 of this embodiment, the voltage of the reference signal Vref becomes the output voltage Vout of the phase comparator 153. Then, the DC voltage Vout = Vref output from the phase comparator 153 is applied to the VCXO 151 via the LPF 152.
[0051]
On the other hand, when a 10.0 MHz signal is externally input to the phase comparator 153, the 10 MHz signal is compared with the comparison signal φ. ₅ The DC voltage of the superposed signal and the voltage of the reference signal Vref, which become DC when the frequency of the 10 MHz and the frequency of the comparison signal match, are the output voltage of the phase comparator 153. Vout.
[0052]
As described above, according to the local signal generator of the present embodiment, when a 10 MHz signal is externally input to the phase comparator 153 of the 30 MHz PLL circuit 150, the output frequency of the 30 MHz PLL circuit 150 becomes 30 MHz. Therefore, the low frequency PLL circuit 110 and the high frequency PLL circuit 120 can be supplied with an accurate and stable frequency reference signal.
[0053]
In the second embodiment, a high-accuracy, high-stable, coil-isolation-type phase comparator having no dead zone is used as the phase comparator 153 of the PLL circuit 150 for 30 MHz. If the difference between the frequencies of the signals (the reference signal and the comparison signal) is large, the sensitivity of detecting the phase difference is extremely reduced, and the frequency range of the comparison signal synchronized with the reference signal is limited to the vicinity of the reference signal.
[0054]
In order to solve this problem, it is desirable to use a mixed digital / analog type phase comparator. The mixed digital / analog type phase comparator 303 shown in FIG. 5 combines a digital phase comparator for controlling the output based on the difference between the frequency of the input reference signal and the frequency of the comparison signal with a coil isolated type phase comparator. In this case, the output signal of the digital phase comparator is applied as a DC voltage to a coil isolated type phase comparator.
[0055]
In the digital / analog mixed type phase comparator 303, first, the digital phase comparator outputs a signal controlled based on the difference in frequency between the reference signal and the comparison signal. The DC voltage of the output signal is applied to a coil isolated type phase comparator. Therefore, the digital / analog mixed phase comparator 303 can perform the above-described operation without being affected by the frequency difference between the two input signals. As described above, the digital / analog mixed phase comparator 303 outputs a phase difference signal with high accuracy even when the frequency difference between the two types of signals to be compared (the reference signal and the comparison signal) is large. Can be.
[0056]
Further, in the low-frequency PLL circuits 110 of the first and second embodiments described above, the linearity correction circuit 302 shown in FIG. 6 may be provided between the VCO 111 and the LPF 112. Note that the linearity correction circuit 302 corresponds to a linearity correction circuit unit in the claims. Due to the characteristics of the varactor diode, the output frequency of the VCO 111 is not proportional to the voltage even when the applied voltage is increased, and the control sensitivity differs between the low frequency region and the high frequency region. In other words, there is a problem that optimizing the control voltage in the low frequency region results in insufficient braking in the high frequency region, and conversely, optimizing the control voltage in the high frequency region results in excessive braking in the low frequency region.
[0057]
In order to solve this problem, the linearity correction circuit 302 performs log conversion of the input control voltage and outputs the result. Therefore, the output frequency can be changed linearly with respect to the control voltage applied to the VCO 111, and the VCO 111 can be controlled without considering the frequency band. As a result, when the channel is changed in the terrestrial digital broadcasting, the setting of the damping factor of the PLL response when the output frequency of the VCO 111 is changed is always kept at the optimal fixed constant, so that adjustment for every channel switching is unnecessary. Become.
[0058]
Further, in the first and second embodiments, a 分 divider, a が divider, and a ８ divider are used instead of the ４ divider 115 included in the low frequency PLL circuit 110. May be provided, and these may be selected by a switch. Each time the frequency is divided by １／, the effect of suppressing phase noise (phase noise suppression ratio) decreases by 6 dB. That is, the phase noise suppression ratio is improved by about 12 dB when the frequency is divided by 1/8 compared with the case where the frequency is divided by 1/2. However, when the frequency division is performed, the range of the frequency output from the low-frequency PLL circuit 110 is narrowed. Therefore, when the demand for the phase noise is high, the frequency division ratio is set to 8 according to the product specification. It is preferred to choose a ratio.
[0059]
【The invention's effect】
As described above, according to the local signal generation device of the present invention, it is possible to provide a local signal generation device that can output a local signal having a frequency that is hardly divisible with good phase noise characteristics. In addition, it is possible to provide a local signal generator having good phase noise characteristics and capable of handling a plurality of local signals in a wide frequency variable range.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of a local signal generator according to a first embodiment.
FIG. 2 is a circuit diagram showing another configuration of the local signal generator of the first embodiment.
FIG. 3 is a circuit diagram illustrating a configuration of a local signal generator according to a second embodiment.
FIG. 4 is a circuit diagram showing a configuration of a coil isolated type phase comparator 153.
FIG. 5 is a circuit diagram showing a configuration of a digital / analog mixed phase comparator 303;
FIG. 6 is a circuit diagram showing a configuration of a linearity correction circuit 302.
FIG. 7 is a circuit diagram showing a configuration of a conventional local signal generator.
[Explanation of symbols]
111 VCO
101 1/5 frequency divider
102 1/8400 frequency divider
124, 125 frequency divider
105, 107, 132 Bandpass filter (BPF)
108 buffer amplifier
110 Low frequency PLL circuit
112, 122, 152 Low-pass filter (LPF)
113, 123, 153 Phase comparator
114 1 / N divider for channel selection
115 1/4 frequency divider
120 PLL circuit for high frequency
100,121 VCXO
126,127,128 Frequency multiplier
130 Frequency adder
131 Multiplier
150 PLL circuit for 30MHz
154 1/3 frequency divider
215 1/8 frequency divider
302 Linearity correction circuit
303 Digital / analog mixed phase comparator

Claims

A local signal generator that oscillates a local signal having a predetermined frequency by adding a frequency of a low-frequency component signal and a high-frequency component signal,
An oscillator for oscillating a signal of a predetermined frequency;
A first reference signal obtained by dividing a signal oscillated from the oscillator by a first division ratio is compared with a first comparison signal internally fed back, and the first reference signal and the first reference signal are compared. A first PLL circuit unit that outputs a signal of a low-frequency component that is phase-synchronized according to the phase difference of the comparison signal of
A second reference signal obtained by dividing the signal oscillated from the oscillator by a second division ratio is compared with a second comparison signal fed back internally, and the second reference signal and the second reference signal are compared. A second PLL circuit unit that outputs a signal of a high-frequency component phase-synchronized according to the phase difference of the comparison signal of
A frequency adder for adding a frequency of a low frequency component signal output from the first PLL circuit and a high frequency component signal output from the second PLL circuit to generate a local signal of a predetermined frequency; When,
A local signal generator comprising:

The first PLL circuit unit includes an oscillation frequency switching frequency divider that divides the low frequency component signal output from the first PLL circuit unit at a predetermined frequency division ratio,
2. The local signal generator according to claim 1, wherein the predetermined frequency division ratio is variable.

The first PLL circuit section includes:
A voltage-controlled oscillator that oscillates a signal of a predetermined frequency according to a phase difference between the first reference signal and the first comparison signal;
A frequency divider that divides a signal oscillated from the voltage controlled oscillator by a frequency division ratio selected from a plurality of frequency division ratios set in advance,
3. The signal according to claim 1, wherein the low-frequency component signal output from the first PLL circuit unit is a signal oscillated from the voltage-controlled oscillator and frequency-divided by the frequency divider. Local signal generator.

The first PLL circuit section includes:
A linearity correction circuit unit that performs a log conversion on a phase difference signal indicating a phase difference between the first reference signal and the first comparison signal and outputs the signal;
4. The local signal generator according to claim 2, wherein a signal of a low-frequency component synchronized in phase is output according to the log-converted phase difference signal.

Filter means for filtering a low-frequency component signal output from the low-frequency PLL circuit in a predetermined band;
Suppressing means for suppressing a specific frequency component of the signal passed through the filter means,
The signal of a low frequency component to which the frequency adding unit adds a frequency is a signal in which a specific frequency component is filtered by the filter unit and suppressed by the suppression unit. A local signal generator as described.

A third reference signal having a specific frequency or a fourth reference signal having a predetermined DC voltage supplied from outside and including the oscillator, and a signal oscillated from the oscillator divided by a third division ratio. A reference PLL circuit unit that compares the signal with the third comparison signal and outputs a phase-synchronized signal in accordance with the phase difference;
The reference PLL circuit section outputs a signal of a specific frequency synchronized in phase with the third reference signal when the third reference signal is supplied from the outside, and when the third reference signal is not supplied, the oscillator operates automatically. 6. The local signal generator according to claim 1, wherein the local signal generator oscillates upon excitation and outputs a signal of a predetermined frequency.

7. The local signal generator according to claim 6, wherein the means for comparing the phases of the two signals of the reference PLL circuit unit is a coil isolated type phase comparator using a bridge diode.

The means for comparing the phases of two signals of the reference PLL circuit unit includes:
A digital phase comparator that outputs the fourth reference signal from the third reference signal and the third comparison signal;
An analog phase comparator that compares the third reference signal or the fourth reference signal output from the digital phase comparator with the third comparison signal and outputs a signal related to the phase difference;
7. The local signal generator according to claim 6, comprising:

9. The local signal generator according to claim 1, wherein the oscillator of the second PLL circuit unit and the oscillator are a VCXO (Voltage Controlled Crystal Oscillator). .