JP2004165384A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2004165384A
JP2004165384A JP2002328780A JP2002328780A JP2004165384A JP 2004165384 A JP2004165384 A JP 2004165384A JP 2002328780 A JP2002328780 A JP 2002328780A JP 2002328780 A JP2002328780 A JP 2002328780A JP 2004165384 A JP2004165384 A JP 2004165384A
Authority
JP
Japan
Prior art keywords
contact
diffusion layer
semiconductor device
terminal
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002328780A
Other languages
Japanese (ja)
Inventor
Nobuyuki Moriwaki
信行 森脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002328780A priority Critical patent/JP2004165384A/en
Publication of JP2004165384A publication Critical patent/JP2004165384A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device capable of applying a sufficient voltage and current stress to each contact for reliability evaluation and detecting a defect of electric isolation in a contact chain. <P>SOLUTION: In the semiconductor device having a circuit wherein a plurality of resistive elements are connected in series, both terminals of the resistive elements R1 to R12 to be measured among the resistive elements are respectively connected to terminals H, L via switching elements T1 to T13, control terminals of all the switching elements T1 to T13 are connected to a terminal G, the circuit is configured such that the resistive elements R1 to R12 to be measured are connected in parallel among common terminals in pairs by activating the switching elements T1 to T13 to electrically connect both the terminals of the resistive elements R1 to R12 to be measured to the common terminals in pairs respectively, and the semiconductor device is provided with a voltage application means for applying a voltage among the common terminals in pairs. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置、特にコンタクトの評価パターンを備える半導体装置に関するものである。
【0002】
【従来の技術】
半導体集積回路においては、半導体−金属接触をはじめとするさまざまなコンタクトが用いられている。コンタクトは、大規模な集積回路においては1チップ上に数億個以上形成されている。そのため、コンタクトの形成具合やコンタクト抵抗のばらつきは、半導体集積回路の特性に大きく影響を与える。つまり、コンタクトの良否が半導体集積回路の信頼性を左右する。
【0003】
このため、半導体集積回路の開発や製造においては、コンタクトチェーンと呼ばれる評価用パターンを作成し、それを用いてコンタクト抵抗の管理や電気ストレスに対するコンタクトの信頼性の評価を行なっている。
【0004】
図6は、従来のコンタクトチェーンのパターンを示す平面図である。コンタクトチェーンは、複数の拡散層103と金属配線102とが、コンタクト101を介して交互に接続されて形成されているため、コンタクト101は、直列接続されている。コンタクト101は、拡散層103と金属配線102とを電気的に接続するためのものであり、通常は一定の抵抗値を持つ。しかし、製造工程の異常によって、電気的接続が得られなかったり、逆に極端に低抵抗化する等の製造異常が生じることがある。
【0005】
電気的接続不良の判定は、コンタクトチェーンの両端の、IN端子とOUT端子間に電圧を印加したときに流れる電流値を測定し、それらより求めたコンタクトチェーンの抵抗値に基づいて行なう。
【0006】
また、コンタクトの信頼性評価は、コンタクトチェーンの両端子間に電圧ストレス等を印加した後に、抵抗値変動を測定することにより判定する。
【0007】
【特許文献1】
特開昭63−299358号公報
【0008】
【発明が解決しようとする課題】
従来のコンタクトチェーンの回路図は、図7に示しているように、抵抗値がR(Ω)の抵抗素子105が直列接続された構成である。なお、抵抗素子105は、コンタクト101による抵抗である。n個の抵抗素子105が直列接続されているとすると(ただし、nは2以上の整数である)、このコンタクトチェーンの総抵抗値はn×R(Ω)となり、この回路に電圧V(V)を印加した時に流れる電流I(A)はI=V/(n×R)(A)となる。
【0009】
このようにnが大きければ大きいほど総抵抗値は大きくなる。したがって、コンタクト101の異常な低抵抗化による不良があった場合でも、電流測定値の変化量は微小である。そのため、このような、電気的分離不良を見つけることは困難である。また、金属配線層102同士の短絡、あるいは拡散層103同士の短絡等があった場合でも同様である。
【0010】
また、コンタクト101の数が極めて多くなるような大規模な半導体集積回路においては、コンタクトチェーンの抵抗値n×R(Ω)は極めて高くなる。そのため、コンタクトチェーンに半導体装置上で許容される電圧を印加しても端子間に流れる電流I(A)は極めて小さい。また、個々のコンタクト101に流れる電流は、端子間に流れる電流I(A)と等しいため、個々のコンタクト101に印加される電圧も小さい。したがって、コンタクト101の信頼性評価を行なう場合に必要とされる、十分な電圧・電流ストレスを個々のコンタクト101に印加することができない。
【0011】
本発明は、かかる従来技術の問題点に鑑みてなされたものであって、信頼性評価のために各コンタクトに十分な電圧・電流ストレスを印加することが可能であり、コンタクトチェーン内の電気的分離不良を検出することが可能な半導体装置を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明の半導体装置は、複数の抵抗素子が直列接続された回路を有する半導体装置において、前記抵抗素子のうちの各被測定用抵抗素子の両端が各々、対になる共通端子にスイッチング素子を介して接続され、すべての前記各スイッチング素子の制御用端子は共通制御端子に接続されていて、前記スイッチング素子を動作させて、前記各被測定用抵抗素子の両端が各々、前記対になる共通端子と電気的に接続されることで、前記対になる共通端子間で、前記被測定用抵抗素子が並列接続される構成であり、前記対になる共通端子間に電圧を印加する電圧印加手段を備えている。
【0013】
【発明の実施の形態】
本発明は、スイッチング素子を用いて容易に、コンタクトチェーンの抵抗素子を直列接続とすることもでき、並列接続とすることもできる。そのため、コンタクトチェーンの電気的接続および分離不良、電圧・電流ストレス印加による信頼性評価を行なうことができる。
【0014】
また、前記スイッチング素子は、電界効果型トランジスタとしてもよい。
【0015】
また、前記抵抗素子は、少なくとも一つのコンタクトを含んでいる。
【0016】
また、好ましくは、前記回路は、金属配線と拡散層とコンタクトとを備え、前記拡散層は、前記対になる共通端子のどちらかに接続されていて、前記コンタクトと接続されているコンタクト接続用拡散層と、電界効果型トランジスタである前記スイッチング素子の一部を構成するトランジスタ用拡散層とが、前記拡散層の長手方向に、交互に並んで構成されていて、前記金属配線および前記コンタクト接続用拡散層が前記コンタクトを介して交互に直列接続されていて、前記スイッチング素子が動作することで、前記トランジスタ用拡散層と前記コンタクト接続用拡散層とが接続されて、前記対になる共通端子間で並列接続が構成されるようにする。それにより、金属配線と拡散層間でのコンタクト不良を検出することができる。また、スイッチング素子を容易に形成することができる。
【0017】
また、好ましくは、前記回路は、異なる層に形成された下層金属配線と上層金属配線と拡散層とコンタクトとを備え、前記拡散層は、前記対になる共通端子のどちらかに接続されていて、前記コンタクトと接続されているコンタクト接続用拡散層と、電界効果型トランジスタである前記スイッチング素子の一部を構成するトランジスタ用拡散層とが、前記拡散層の長手方向に、交互に並んで構成されていて、前記下層金属配線および前記上層金属配線は、前記コンタクトを介して交互に直列接続されていて、かつ、それぞれ異なる前記各コンタクト接続用拡散層と接続され、前記スイッチング素子が動作することで、前記トランジスタ用拡散層と前記コンタクト接続用拡散層とが接続されて、前記対になる共通端子間で並列接続が構成されるようにする。それにより、第1金属配線と第2金属配線間でのコンタクト不良を検出することができる。また、スイッチング素子を容易に形成することができる。
【0018】
以下、本発明のさらに具体的な実施の形態について、図面を参照しながら説明する。
【0019】
(実施の形態1)
本発明の実施の形態1に係る半導体装置について図1を用いて説明する。図1は、実施の形態1に係る半導体装置におけるコンタクトチェーンの回路図である。
【0020】
コンタクトによる抵抗が、12個の抵抗素子R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11、R12で表わされている。IN端子とOUT端子の間に、各抵抗素子R1〜R12が順番に直列で接続されて、コンタクトチェーンを形成している。また、IN端子と抵抗素子R1との間、各抵抗素子R1〜R12のそれぞれの間、抵抗素子R12とOUT端子の間には、スイッチング素子として、13個のトランジスタT1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13が接続されている。スイッチング素子は、導通および非導通の切り替えができる素子であれば良く、ここでは、電界効果トランジスタT1〜T13を用いている。電界効果トランジスタは、ソースとドレイン間の導通、非導通をゲートの電圧によって制御することができるため、スイッチとして用いることができる。なお、ONは導通を、OFFは非導通を示すものとする。
【0021】
前述したように、IN端子と、各抵抗素子R1〜R12と、OUT端子のそれぞれの間のノードは、トランジスタT1〜T13のソースと接続され、それらのドレインは交互に、対になる端子であるH端子とL端子に接続されている。具体的には、IN端子と抵抗素子R1の間のノードとトランジスタT1のソースが接続されて、トランジスタT1のドレインは、H端子に接続されている。また、抵抗素子R1と抵抗素子R2の間のノードとトランジスタT2のソースが接続されて、トランジスタT2のドレインは、L端子に接続されている。同様にして、各ノードと各トランジスタのソースが接続され、トランジスタごとにドレインは、H端子とL端子に交互に接続されている。つまり、トランジスタT1、T3、T5、T7、T9、T11、T13のドレインはH端子に接続され、トランジスタT2、T4、T6、T8、T10、T12のドレインはL端子に接続されている。また、全てのトランジスタT1〜T13のゲートノードは全て制御用端子であるG端子に接続されている。
【0022】
このような回路構成では、G端子の電圧を制御することで、全てのトランジスタT1〜T13をOFFまたはONにすることができる。トランジスタT1〜T13を全てOFFにすると、各抵抗素子R1〜R12の両端と、H端子およびL端子とが導通されていない状態となる。したがって、IN端子とOUT端子の間で、抵抗素子R1〜R12が全て直列に接続され、図7に示した従来のコンタクトチェーンと同様の回路になる。この状態では、従来の方法と同様にIN端子とOUT端子に電圧を印加して、流れる電流を測定することで、コンタクトチェーンの総抵抗値を測定することができ、これを抵抗素子の数で割ることで、各抵抗素子の平均抵抗値を求めることができる。したがって、この測定でコンタクトチェーンの電気的接続不良を検出することができる。
【0023】
次に、G端子を制御して、全てのトランジスタT1〜T13をONにすると、各抵抗素子R1〜R12の一方の端子は全てH端子に接続され、他方の端子は全てL端子に接続されることになる。つまり、全ての抵抗素子R1〜R12は、H端子とL端子間で、並列に接続される。
【0024】
図示はしていないが、実施の形態1の半導体装置は、H端子とL端子間に電圧を印加することができる電圧印加手段である電圧源を備えていて、H端子とL端子間に電圧を印加することができる。
【0025】
トランジスタT1〜T13をONにして H端子とL端子間に電圧を印加すると、並列接続されているため、短絡等の異常により抵抗素子R1〜R12中のいずれかが極端に低抵抗化されていた場合には、H端子とL端子間の抵抗値は著しく低下する。これにより、コンタクトチェーンの電気的分離不良を検出することができる。
【0026】
また、各抵抗素子R1〜R12は並列に接続されているので、各抵抗素子R1〜R12それぞれにかかる電圧は、端子間に印加した電圧と同一である。したがって、H端子とL端子間の電圧が半導体装置で許容される電圧であっても、信頼性評価にたる十分な電圧・電流ストレスを、個々のコンタクト(抵抗素子R1〜R12)にかけることができる。また、コンタクトの数が増えても、個々のコンタクトにかかる電圧は、H端子とL端子間にかけた電圧と等しいため、コンタクトの数がさらに増加した場合であっても、測定が可能である。
【0027】
以上のように、実施の形態1による半導体装置によれば、トランジスタT1〜T13をOFFに制御することで、コンタクトチェーンの電気的接続不良の判定ができ、トランジスタT1〜T13をONに制御することで、コンタクトチェーンの電気的分離不良と、電圧・電流ストレスによる信頼性評価の判定ができる。
【0028】
なお、抵抗素子は、コンタクトによる抵抗としたが、拡散層による抵抗を抵抗素子としても同様な構成で同様な効果を得ることができる。
【0029】
(実施の形態2)
本発明の実施の形態2に係る半導体装置について図を用いて説明する。実施の形態2では、実施の形態1に係る半導体装置の回路におけるコンタクトチェーンの具体的な構成の一例を説明する。図2は、実施の形態2に係る半導体装置の構成を示す平面図である。また、図3は図2のA−A′の断面図である。
【0030】
図2は、図1の回路図で表わされる半導体装置のコンタクトチェーンを平面図で示したものである。コンタクト接続用拡散層3a上に形成された2つのコンタクト1の上に、金属配線2が形成されている。IN端子とOUT端子の間に、金属配線2とコンタクト接続用拡散層3aとが交互にコンタクト1を介して直列に接続されて、コンタクトチェーンを形成している。
【0031】
図3に示しているように、拡散層3は、コンタクト接続用拡散層3aとトランジスタ用拡散層3bからなり、それらが交互に拡散層3の長手方向に並んで構成されている。トランジスタ用拡散層3b上に、酸化膜5とゲート電極4が順次積層されることでMOSトランジスタ6が形成されている。また、図2に示しているように、拡散層3は、金属配線21または金属配線22のどちらかに接続されている。
【0032】
なお、拡散層3には、半導体プロセスで一般的に用いられているヒ素(As)等のN型不純物を拡散したN型拡散層、あるいはボロン(B)等のP型不純物を拡散したP型拡散層を使用することが可能である。また、金属配線2、21,22にはアルミニウム(Al)タングステン(W)もしくは銅(Cu)等の材料を使用することが可能である。
【0033】
従来の半導体装置においては、例えば、図6のC−C′の断面図である図8に示されているように、各拡散層103の間に膜厚の酸化膜層114を形成することで、拡散層103どうしを完全に分離し、電気的分離を行なっていた。しかし、実施の形態2では、コンタクト接続用拡散層3aどうしは、MOSトランジスタ6で分離されているので、MOSトランジスタ6のゲート電極4の電圧を制御することによって、同一の拡散層3におけるコンタクト接続用拡散層3aどうしを電気的に分離させたり接続させたりすることができる。
【0034】
なお、拡散層3は、金属配線21および金属配線22を介して、H端子またはL端子にそれぞれ接続されている。MOSトランジスタ6のゲート電極4は、全てG端子に接続されている。
【0035】
MOSトランジスタ6は、拡散層3上に酸化膜5とゲート電極4を積層するだけで形成されるので、容易に製造することができる。なお、MOSトランジスタ6の代りにそれ以外の電界効果型トランジスタを形成してもよい。
【0036】
G端子の電圧によって、一斉に全てのMOSトランジスタ6を、ON、OFFに制御することができ、それによって、コンタクトチェーンの回路構成を変更することができる。具体的には、G端子の電圧を制御して、MOSトランジスタ6がOFFの場合は、同一の拡散層3における各コンタクト接続用拡散層3aどうしは電気的に分離している。したがって、IN端子とOUT端子間にコンタクト1による抵抗素子が直列に接続された回路構成となる。この場合は、実施の形態1で説明したように、電気的接続不良の判定を行なうことができる。
【0037】
また、G端子の電圧を制御して、MOSトランジスタ6をONにすることで、同一拡散層3の各コンタクト接続用拡散層3aはすべて接続される。さらに、拡散層3は金属配線21または金属配線22を介して、H端子またはL端子に接続されているので、H端子とL端子間は、コンタクト1で形成された抵抗素子が、並列接続される回路構成となる。この場合には、実施の形態1で説明したように、電気的分離不良と、電圧・電流ストレスによる信頼性の判定を行なうことができる。
【0038】
なお、図2において、金属配線2のうち、上下端に配置され、隣の列のコンタクト接続用拡散層3aにわたっているコの字型の金属配線23およびIN端子およびOUT端子に接続される金属配線24に設けられた、コンタクト1は上述した並列接続時には測定対象ではなく、電流も流れない。
【0039】
以上のように、実施の形態2に係る半導体装置によれば、実施の形態1の回路構成を有しているので、金属−拡散層間を接続するコンタクトの電気的接続不良と、電気的分離不良と、電圧・電流ストレスによる信頼性評価の判定ができる半導体装置を容易に実現することができる。
【0040】
(実施の形態3)
本発明の実施の形態3に係る半導体装置について図を用いて説明する。実施の形態3では、実施の形態1に係る半導体装置の回路におけるコンタクトチェーンの具体的な構成の一例(他の例)を説明する。図4は、実施の形態3に係る半導体装置の構成を示す平面図であり、図5は図4のB−B′の矢視断面図である。
【0041】
図4は、図1の回路図で表わされる半導体装置のコンタクトチェーンを平面図で示したものである。実施の形態2と同様に、拡散層3は、コンタクト接続用拡散層3aとMOSトランジスタ6が形成されるトランジスタ用拡散層3bから構成され、それらが拡散層3の長手方向に、交互に並んで配置されている。図5に示すように、実施の形態3の半導体装置は、コンタクト接続用拡散層3a、下層金属配線2aおよび上層金属配線2bがそれぞれ異なる層に形成されていて、その順序は、コンタクト接続用拡散層3aが一番下に、その上に下層金属配線2aが、さらにその上に上層金属配線2bが配置されている。下層金属配線2aと上層金属配線2bとは、コンタクト1aで接続されていて、下層金属配線2aとコンタクト接続用拡散層3aとはコンタクト1bで接続され、上層金属配線2bとコンタクト接続用拡散層3aとは、コンタクト1cで接続されている。
【0042】
実施の形態3では、IN端子とOUT端子の間に下層金属配線2aと上層金属配線2bとが交互にコンタクト1aを介して直列に接続されて、コンタクトチェーンを形成している。さらに、下層金属配線2aと接続されるコンタクト接続用拡散層3aを含む拡散層3は金属配線21を介してH端子と接続され、上層金属配線2bと接続されるコンタクト接続用拡散層3aを含む拡散層3は金属配線22を介してL端子と接続されている。
【0043】
なお、下層金属配線2aのうち、コンタクトチェーンの上下端に配置され、隣の列のコンタクト接続用拡散層3aにわたっているコの字型の下層金属配線23aおよびIN端子およびOUT端子に接続される下層金属配線24aは、コンタクト接続用拡散層3aには接続されていない。
【0044】
このような回路で、G端子の電圧を制御して、MOSトランジスタ6をOFFにすることで、IN端子とOUT端子間は、下層金属配線2aと上層金属配線2bが、コンタクト1aを介して交互に直列接続された回路となり、コンタクト1aによる抵抗素子が直列接続された回路構成となる。この場合は、実施の形態1で説明したように、電気的接続不良の判定を行なうことができる。
【0045】
また、G端子への電圧を制御して、全てのMOSトランジスタ6をONにすることで、H端子とL端子間で、下層金属配線2aと上層金属配線2bとを接続するコンタクト1aによる抵抗素子が並列接続される回路構成となる。この場合には、実施の形態1で説明したように、電気的分離不良と、電圧・電流ストレスによる信頼性の判定を行なうことができる。
【0046】
以上のように、実施の形態3に係る半導体装置によれば、金属−金属間を接続するコンタクトの電気的接続不良と、電気的分離不良と、電圧・電流ストレスによる信頼性評価の判定ができる。
【0047】
【発明の効果】
本発明の半導体装置によれば、各抵抗素子が直列に接続されているコンタクトチェーンを、並列接続に切換えることが可能である。そのため、コンタクトチェーンの電気的接続不良だけでなく、電気的分離不良および電圧・電流ストレスによる信頼性評価の判定を行なうことができ、集積度を増加させた半導体装置のコンタクトの信頼性を向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係る半導体装置におけるコンタクトチェーンの回路図
【図2】本発明の実施の形態2に係る半導体装置におけるコンタクトチェーンの構成を示す平面図
【図3】図2のA−A′の断面図
【図4】本発明の実施の形態3に係る半導体装置におけるコンタクトチェーンの構成を示す平面図
【図5】図4のB−B′の矢視断面図
【図6】従来の半導体装置におけるコンタクトチェーンの構成を示す平面図
【図7】従来の半導体装置におけるコンタクトチェーンの回路図
【図8】図6のC−C′の断面図
【符号の説明】
1、1a、1b、1c、101 コンタクト
2、21、22、23、24、102 金属配線
2a、23a、24a 下層金属配線
2b 上層金属配線
3 拡散層
3a コンタクト接続用拡散層
3b トランジスタ用拡散層
4 ゲート電極
5 酸化膜
6 MOSトランジスタ
114 絶縁膜
R1〜R12 抵抗素子
T1〜T13 トランジスタ
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a contact evaluation pattern.
[0002]
[Prior art]
In a semiconductor integrated circuit, various contacts including a semiconductor-metal contact are used. In a large-scale integrated circuit, hundreds of millions of contacts are formed on one chip. Therefore, variations in contact formation and contact resistance greatly affect the characteristics of the semiconductor integrated circuit. That is, the quality of the contact determines the reliability of the semiconductor integrated circuit.
[0003]
For this reason, in the development and manufacture of a semiconductor integrated circuit, an evaluation pattern called a contact chain is created and used to manage contact resistance and evaluate contact reliability against electric stress.
[0004]
FIG. 6 is a plan view showing a pattern of a conventional contact chain. The contact chain is formed by alternately connecting the plurality of diffusion layers 103 and the metal wires 102 via the contacts 101, so that the contacts 101 are connected in series. The contact 101 is for electrically connecting the diffusion layer 103 and the metal wiring 102, and usually has a constant resistance value. However, due to an abnormality in the manufacturing process, an electrical connection may not be obtained, or a manufacturing error such as extremely low resistance may occur.
[0005]
The determination of the electrical connection failure is made based on the resistance value of the contact chain obtained by measuring the value of the current flowing when a voltage is applied between the IN terminal and the OUT terminal at both ends of the contact chain.
[0006]
In addition, the reliability evaluation of the contact is determined by applying a voltage stress or the like between both terminals of the contact chain and then measuring a change in resistance value.
[0007]
[Patent Document 1]
JP-A-63-299358
[Problems to be solved by the invention]
A circuit diagram of a conventional contact chain has a configuration in which resistance elements 105 having a resistance value of R (Ω) are connected in series, as shown in FIG. Note that the resistance element 105 is a resistance due to the contact 101. If n resistance elements 105 are connected in series (where n is an integer of 2 or more), the total resistance value of this contact chain is n × R (Ω), and the voltage V (V ) Is applied, the current I (A) is I = V / (n × R) (A).
[0009]
As described above, the larger the n is, the larger the total resistance value is. Therefore, even when there is a defect due to abnormally low resistance of the contact 101, the amount of change in the measured current value is very small. Therefore, it is difficult to find such poor electrical separation. The same applies to the case where the metal wiring layers 102 are short-circuited or the diffusion layers 103 are short-circuited.
[0010]
Further, in a large-scale semiconductor integrated circuit in which the number of contacts 101 becomes extremely large, the resistance value n × R (Ω) of the contact chain becomes extremely high. Therefore, even when a voltage allowed on the semiconductor device is applied to the contact chain, the current I (A) flowing between the terminals is extremely small. Further, since the current flowing through each contact 101 is equal to the current I (A) flowing between the terminals, the voltage applied to each contact 101 is also small. Therefore, it is not possible to apply a sufficient voltage / current stress to each contact 101 required for evaluating the reliability of the contact 101.
[0011]
The present invention has been made in view of the problems of the related art, and it is possible to apply a sufficient voltage and current stress to each contact for reliability evaluation, and it is possible to provide an electric contact in a contact chain. An object of the present invention is to provide a semiconductor device capable of detecting separation failure.
[0012]
[Means for Solving the Problems]
The semiconductor device of the present invention is a semiconductor device having a circuit in which a plurality of resistance elements are connected in series. The control terminals of all of the switching elements are connected to a common control terminal, and the switching elements are operated, and both ends of each of the resistance elements to be measured form the pair of common terminals. Electrically connected to the pair of common terminals, the resistance element to be measured is connected in parallel, and voltage applying means for applying a voltage between the pair of common terminals is provided. Have.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
According to the present invention, the resistance elements of the contact chain can be easily connected in series or in parallel using the switching elements. Therefore, it is possible to evaluate the reliability of the electrical connection and disconnection of the contact chain and the application of voltage / current stress.
[0014]
Further, the switching element may be a field effect transistor.
[0015]
Further, the resistance element includes at least one contact.
[0016]
Preferably, the circuit includes a metal wiring, a diffusion layer, and a contact, and the diffusion layer is connected to one of the paired common terminals, and is used for contact connection connected to the contact. Diffusion layers and transistor diffusion layers forming a part of the switching element, which is a field-effect transistor, are alternately arranged in the longitudinal direction of the diffusion layer, and the metal wiring and the contact connection are formed. The diffusion layers are alternately connected in series via the contacts, and when the switching element operates, the transistor diffusion layer and the contact connection diffusion layer are connected to form the pair of common terminals. So that a parallel connection is established between them. Thereby, a contact failure between the metal wiring and the diffusion layer can be detected. Further, the switching element can be easily formed.
[0017]
Preferably, the circuit includes a lower metal wiring, an upper metal wiring, a diffusion layer, and a contact formed in different layers, and the diffusion layer is connected to one of the paired common terminals. A contact connection diffusion layer connected to the contact, and a transistor diffusion layer forming a part of the switching element, which is a field effect transistor, are alternately arranged in the longitudinal direction of the diffusion layer. Wherein the lower metal wiring and the upper metal wiring are alternately connected in series via the contacts, and are connected to the respective different contact connection diffusion layers, and the switching element operates. And the transistor diffusion layer and the contact connection diffusion layer are connected to form a parallel connection between the pair of common terminals. Unisuru. Thus, a contact failure between the first metal wiring and the second metal wiring can be detected. Further, the switching element can be easily formed.
[0018]
Hereinafter, more specific embodiments of the present invention will be described with reference to the drawings.
[0019]
(Embodiment 1)
First Embodiment A semiconductor device according to a first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a circuit diagram of a contact chain in the semiconductor device according to the first embodiment.
[0020]
The resistance due to the contact is represented by twelve resistance elements R1, R2, R3, R4, R5, R6, R7, R8, R9, R10, R11, R12. The resistance elements R1 to R12 are connected in series between the IN terminal and the OUT terminal in order to form a contact chain. Further, between the IN terminal and the resistance element R1, between each of the resistance elements R1 to R12, and between the resistance element R12 and the OUT terminal, as switching elements, 13 transistors T1, T2, T3, T4, T5, T6, T7, T8, T9, T10, T11, T12, and T13 are connected. The switching element may be any element that can switch between conduction and non-conduction, and here, the field effect transistors T1 to T13 are used. A field-effect transistor can be used as a switch because conduction and non-conduction between a source and a drain can be controlled by a voltage of a gate. Note that ON indicates conduction and OFF indicates non-conduction.
[0021]
As described above, the nodes between the IN terminal, each of the resistance elements R1 to R12, and the OUT terminal are connected to the sources of the transistors T1 to T13, and their drains are alternately paired terminals. H terminal and L terminal are connected. Specifically, the node between the IN terminal and the resistor R1 is connected to the source of the transistor T1, and the drain of the transistor T1 is connected to the H terminal. The node between the resistor R1 and the resistor R2 is connected to the source of the transistor T2, and the drain of the transistor T2 is connected to the L terminal. Similarly, each node is connected to the source of each transistor, and the drain is alternately connected to the H terminal and the L terminal for each transistor. That is, the drains of the transistors T1, T3, T5, T7, T9, T11, T13 are connected to the H terminal, and the drains of the transistors T2, T4, T6, T8, T10, T12 are connected to the L terminal. The gate nodes of all the transistors T1 to T13 are all connected to a G terminal which is a control terminal.
[0022]
In such a circuit configuration, all the transistors T1 to T13 can be turned off or on by controlling the voltage of the G terminal. When all the transistors T1 to T13 are turned off, both ends of each of the resistance elements R1 to R12 and the H terminal and the L terminal are in a non-conductive state. Therefore, the resistance elements R1 to R12 are all connected in series between the IN terminal and the OUT terminal, and a circuit similar to the conventional contact chain shown in FIG. 7 is obtained. In this state, the total resistance of the contact chain can be measured by applying a voltage to the IN terminal and the OUT terminal and measuring the flowing current in the same manner as in the conventional method. By dividing, the average resistance value of each resistance element can be obtained. Therefore, the electrical connection failure of the contact chain can be detected by this measurement.
[0023]
Next, when the G terminal is controlled to turn on all the transistors T1 to T13, one terminal of each of the resistance elements R1 to R12 is all connected to the H terminal, and the other terminal is all connected to the L terminal. Will be. That is, all the resistance elements R1 to R12 are connected in parallel between the H terminal and the L terminal.
[0024]
Although not shown, the semiconductor device of the first embodiment includes a voltage source that is a voltage applying unit that can apply a voltage between the H terminal and the L terminal. Can be applied.
[0025]
When a voltage is applied between the H terminal and the L terminal by turning on the transistors T1 to T13, one of the resistance elements R1 to R12 has been extremely reduced in resistance due to an abnormality such as a short circuit because of being connected in parallel. In this case, the resistance between the H terminal and the L terminal is significantly reduced. As a result, it is possible to detect the electrical separation failure of the contact chain.
[0026]
Also, since the resistance elements R1 to R12 are connected in parallel, the voltage applied to each of the resistance elements R1 to R12 is the same as the voltage applied between the terminals. Therefore, even if the voltage between the H terminal and the L terminal is a voltage allowed in the semiconductor device, sufficient voltage and current stress for reliability evaluation can be applied to the individual contacts (resistance elements R1 to R12). it can. Further, even if the number of contacts increases, the voltage applied to each contact is equal to the voltage applied between the H terminal and the L terminal, so that measurement can be performed even when the number of contacts further increases.
[0027]
As described above, according to the semiconductor device of the first embodiment, by controlling the transistors T1 to T13 to be OFF, it is possible to determine the electrical connection failure of the contact chain, and to control the transistors T1 to T13 to be ON. Thus, it is possible to determine the reliability of the contact chain due to the electrical separation failure and the voltage / current stress.
[0028]
Although the resistance element is a resistance based on a contact, a similar effect can be obtained with a similar configuration using a resistance based on a diffusion layer as a resistance element.
[0029]
(Embodiment 2)
Second Embodiment A semiconductor device according to a second embodiment of the present invention will be described with reference to the drawings. In a second embodiment, an example of a specific configuration of a contact chain in a circuit of the semiconductor device according to the first embodiment will be described. FIG. 2 is a plan view showing a configuration of the semiconductor device according to the second embodiment. FIG. 3 is a sectional view taken along line AA 'of FIG.
[0030]
FIG. 2 is a plan view showing a contact chain of the semiconductor device shown in the circuit diagram of FIG. A metal wiring 2 is formed on the two contacts 1 formed on the contact connection diffusion layer 3a. Between the IN terminal and the OUT terminal, the metal wiring 2 and the contact connection diffusion layer 3a are alternately connected in series via the contact 1 to form a contact chain.
[0031]
As shown in FIG. 3, the diffusion layer 3 includes a contact connection diffusion layer 3a and a transistor diffusion layer 3b, which are alternately arranged in the longitudinal direction of the diffusion layer 3. An MOS transistor 6 is formed by sequentially stacking an oxide film 5 and a gate electrode 4 on the transistor diffusion layer 3b. Further, as shown in FIG. 2, the diffusion layer 3 is connected to either the metal wiring 21 or the metal wiring 22.
[0032]
The diffusion layer 3 is an N-type diffusion layer in which an N-type impurity such as arsenic (As) commonly used in a semiconductor process is diffused, or a P-type impurity in which a P-type impurity such as boron (B) is diffused. It is possible to use a diffusion layer. In addition, materials such as aluminum (Al), tungsten (W), or copper (Cu) can be used for the metal wirings 2, 21, 22.
[0033]
In a conventional semiconductor device, for example, as shown in FIG. 8 which is a cross-sectional view taken along the line CC ′ in FIG. 6, an oxide film layer 114 having a thickness is formed between the diffusion layers 103. The diffusion layers 103 are completely separated from each other, and electrical separation is performed. However, in the second embodiment, the contact connection diffusion layers 3a are separated from each other by the MOS transistor 6. Therefore, by controlling the voltage of the gate electrode 4 of the MOS transistor 6, the contact connection diffusion layer 3a Diffusion layers 3a can be electrically separated or connected to each other.
[0034]
The diffusion layer 3 is connected to an H terminal or an L terminal via a metal wiring 21 and a metal wiring 22, respectively. The gate electrodes 4 of the MOS transistors 6 are all connected to the G terminal.
[0035]
The MOS transistor 6 can be easily manufactured because it is formed only by stacking the oxide film 5 and the gate electrode 4 on the diffusion layer 3. Note that another field effect transistor may be formed instead of the MOS transistor 6.
[0036]
All the MOS transistors 6 can be simultaneously turned on and off by the voltage of the G terminal, whereby the circuit configuration of the contact chain can be changed. More specifically, when the voltage of the G terminal is controlled and the MOS transistor 6 is OFF, the respective contact connection diffusion layers 3a in the same diffusion layer 3 are electrically separated from each other. Therefore, a circuit configuration is obtained in which a resistance element by the contact 1 is connected in series between the IN terminal and the OUT terminal. In this case, as described in the first embodiment, it is possible to determine a poor electrical connection.
[0037]
Further, by controlling the voltage of the G terminal and turning on the MOS transistor 6, all the contact connection diffusion layers 3a of the same diffusion layer 3 are connected. Further, since the diffusion layer 3 is connected to the H terminal or the L terminal via the metal wiring 21 or the metal wiring 22, the resistance element formed by the contact 1 is connected in parallel between the H terminal and the L terminal. Circuit configuration. In this case, as described in the first embodiment, it is possible to determine the electrical isolation failure and the reliability based on the voltage / current stress.
[0038]
In FIG. 2, among the metal wirings 2, metal wirings 23 disposed at the upper and lower ends and connected to the U-shaped metal wiring 23 and the IN terminal and the OUT terminal extending over the contact connection diffusion layer 3a in the adjacent column. The contact 1 provided at 24 is not an object to be measured during the above-described parallel connection, and no current flows.
[0039]
As described above, according to the semiconductor device according to the second embodiment, the circuit configuration of the first embodiment is provided, so that the electrical connection failure of the contact connecting the metal-diffusion layer and the electrical isolation failure occur. In addition, it is possible to easily realize a semiconductor device capable of determining reliability evaluation based on voltage / current stress.
[0040]
(Embodiment 3)
Third Embodiment A semiconductor device according to a third embodiment of the present invention will be described with reference to the drawings. In the third embodiment, an example (another example) of a specific configuration of a contact chain in a circuit of the semiconductor device according to the first embodiment will be described. FIG. 4 is a plan view showing the configuration of the semiconductor device according to the third embodiment, and FIG. 5 is a sectional view taken along the line BB 'in FIG.
[0041]
FIG. 4 is a plan view showing a contact chain of the semiconductor device represented by the circuit diagram of FIG. As in the second embodiment, the diffusion layer 3 includes a contact connection diffusion layer 3a and a transistor diffusion layer 3b in which the MOS transistor 6 is formed. These are alternately arranged in the longitudinal direction of the diffusion layer 3. Are located. As shown in FIG. 5, in the semiconductor device according to the third embodiment, the contact connection diffusion layer 3a, the lower metal wiring 2a, and the upper metal wiring 2b are formed in different layers, respectively. The layer 3a is at the bottom, the lower metal wiring 2a is disposed thereon, and the upper metal wiring 2b is further disposed thereon. The lower metal wiring 2a and the upper metal wiring 2b are connected by a contact 1a, the lower metal wiring 2a and the contact connection diffusion layer 3a are connected by a contact 1b, and the upper metal wiring 2b and the contact connection diffusion layer 3a. Are connected by a contact 1c.
[0042]
In the third embodiment, a lower-layer metal wiring 2a and an upper-layer metal wiring 2b are alternately connected in series via a contact 1a between an IN terminal and an OUT terminal to form a contact chain. Further, diffusion layer 3 including contact connection diffusion layer 3a connected to lower metal interconnection 2a is connected to H terminal via metal interconnection 21 and includes contact connection diffusion layer 3a connected to upper metal interconnection 2b. The diffusion layer 3 is connected to the L terminal via the metal wiring 22.
[0043]
Note that, of the lower metal wires 2a, the U-shaped lower metal wires 23a, which are arranged at the upper and lower ends of the contact chain and extend over the contact connection diffusion layer 3a in the adjacent column, and the lower layers connected to the IN terminal and the OUT terminal. The metal wiring 24a is not connected to the contact connection diffusion layer 3a.
[0044]
In such a circuit, by controlling the voltage of the G terminal and turning off the MOS transistor 6, the lower metal wiring 2a and the upper metal wiring 2b alternate between the IN terminal and the OUT terminal via the contact 1a. , And a circuit configuration in which the resistance element by the contact 1a is connected in series. In this case, as described in the first embodiment, it is possible to determine a poor electrical connection.
[0045]
Further, by controlling the voltage to the G terminal and turning on all the MOS transistors 6, the resistance element by the contact 1a connecting the lower metal wiring 2a and the upper metal wiring 2b between the H terminal and the L terminal. Are connected in parallel. In this case, as described in the first embodiment, it is possible to determine the electrical isolation failure and the reliability based on the voltage / current stress.
[0046]
As described above, according to the semiconductor device of the third embodiment, it is possible to judge the reliability evaluation based on the electrical connection failure of the metal-to-metal contact, the electrical isolation failure, and the voltage / current stress. .
[0047]
【The invention's effect】
According to the semiconductor device of the present invention, it is possible to switch a contact chain in which each resistance element is connected in series to a parallel connection. Therefore, it is possible to determine not only the electrical connection failure of the contact chain but also the reliability evaluation based on the electrical isolation failure and the voltage / current stress, thereby improving the reliability of the contacts of the semiconductor device with increased integration. be able to.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a contact chain in a semiconductor device according to a first embodiment of the present invention; FIG. 2 is a plan view showing a configuration of a contact chain in a semiconductor device according to a second embodiment of the present invention; FIG. 4 is a cross-sectional view taken along line AA ′ of FIG. 4. FIG. 4 is a plan view showing a configuration of a contact chain in a semiconductor device according to a third embodiment of the present invention. FIG. 5 is a cross-sectional view taken along line BB ′ of FIG. FIG. 6 is a plan view showing a configuration of a contact chain in a conventional semiconductor device. FIG. 7 is a circuit diagram of a contact chain in a conventional semiconductor device. FIG. 8 is a cross-sectional view taken along the line CC ′ of FIG.
1, 1a, 1b, 1c, 101 Contact 2, 21, 22, 23, 24, 102 Metal wiring 2a, 23a, 24a Lower metal wiring 2b Upper metal wiring 3 Diffusion layer 3a Diffusion layer 3b for contact connection Diffusion layer 4 for transistor Gate electrode 5 Oxide film 6 MOS transistor 114 Insulating film R1 to R12 Resistance element T1 to T13 Transistor

Claims (5)

複数の抵抗素子が直列接続された回路を有する半導体装置において、
前記抵抗素子のうちの各被測定用抵抗素子の両端が各々、対になる共通端子にスイッチング素子を介して接続され、
すべての前記各スイッチング素子の制御用端子は共通制御端子に接続されていて、
前記スイッチング素子を動作させて、前記各被測定用抵抗素子の両端が各々、前記対になる共通端子と電気的に接続されることで、前記対になる共通端子間で、前記被測定用抵抗素子が並列接続される構成であり、
前記対になる共通端子間に電圧を印加する電圧印加手段を備えたことを特徴とする半導体装置。
In a semiconductor device having a circuit in which a plurality of resistance elements are connected in series,
Both ends of each of the resistance elements to be measured among the resistance elements are connected to a pair of common terminals via a switching element,
The control terminals of all the switching elements are connected to a common control terminal,
By operating the switching element, both ends of each of the resistance elements to be measured are each electrically connected to the common terminal to be paired, so that the resistance to be measured is between the common terminals to be paired. Elements are connected in parallel,
A semiconductor device, comprising: voltage applying means for applying a voltage between the pair of common terminals.
前記スイッチング素子は、電界効果型トランジスタである請求項1に記載の半導体装置。The semiconductor device according to claim 1, wherein the switching element is a field effect transistor. 前記抵抗素子は、少なくとも一つのコンタクトを含んでいる請求項1または請求項2のいずれかに記載の半導体装置。The semiconductor device according to claim 1, wherein the resistance element includes at least one contact. 前記回路は、金属配線と拡散層とコンタクトとを備え、
前記拡散層は、前記対になる共通端子のどちらかに接続されていて、前記コンタクトと接続されているコンタクト接続用拡散層と、電界効果型トランジスタである前記スイッチング素子の一部を構成するトランジスタ用拡散層とが、前記拡散層の長手方向に、交互に並んで構成されていて、
前記金属配線および前記コンタクト接続用拡散層が前記コンタクトを介して交互に直列接続されていて、
前記スイッチング素子が動作することで、前記トランジスタ用拡散層と前記コンタクト接続用拡散層とが接続されて、前記対になる共通端子間で並列接続が構成されることが可能な請求項1に記載の半導体装置。
The circuit includes a metal wiring, a diffusion layer, and a contact,
The diffusion layer is connected to one of the paired common terminals, and a diffusion layer for contact connection connected to the contact, and a transistor constituting a part of the switching element which is a field-effect transistor For the diffusion layer, in the longitudinal direction of the diffusion layer, is configured alternately arranged,
The metal wiring and the contact connection diffusion layer are alternately connected in series via the contact,
2. The transistor according to claim 1, wherein the switching element operates to connect the transistor diffusion layer and the contact connection diffusion layer, thereby forming a parallel connection between the paired common terminals. 3. Semiconductor device.
前記回路は、異なる層に形成された下層金属配線と上層金属配線と拡散層とコンタクトとを備え、
前記拡散層は、前記対になる共通端子のどちらかに接続されていて、前記コンタクトと接続されているコンタクト接続用拡散層と、電界効果型トランジスタである前記スイッチング素子の一部を構成するトランジスタ用拡散層とが、前記拡散層の長手方向に、交互に並んで構成されていて、
前記下層金属配線および前記上層金属配線は、前記コンタクトを介して交互に直列接続されていて、かつ、それぞれ異なる前記各コンタクト接続用拡散層と接続され、
前記スイッチング素子が動作することで、前記トランジスタ用拡散層と前記コンタクト接続用拡散層とが接続されて、前記対になる共通端子間で並列接続が構成されることが可能な請求項1に記載の半導体装置。
The circuit includes a lower metal wiring, an upper metal wiring, a diffusion layer, and a contact formed in different layers,
The diffusion layer is connected to one of the paired common terminals, and a diffusion layer for contact connection connected to the contact, and a transistor constituting a part of the switching element which is a field-effect transistor For the diffusion layer, in the longitudinal direction of the diffusion layer, is configured alternately arranged,
The lower metal wiring and the upper metal wiring are alternately connected in series via the contacts, and are connected to the different contact connection diffusion layers, respectively.
2. The transistor according to claim 1, wherein the switching element operates to connect the transistor diffusion layer and the contact connection diffusion layer, thereby forming a parallel connection between the paired common terminals. 3. Semiconductor device.
JP2002328780A 2002-11-12 2002-11-12 Semiconductor device Withdrawn JP2004165384A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002328780A JP2004165384A (en) 2002-11-12 2002-11-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002328780A JP2004165384A (en) 2002-11-12 2002-11-12 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2004165384A true JP2004165384A (en) 2004-06-10

Family

ID=32806996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002328780A Withdrawn JP2004165384A (en) 2002-11-12 2002-11-12 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2004165384A (en)

Similar Documents

Publication Publication Date Title
EP0058504B1 (en) Method of constructing a delay circuit in a master slice ic
US6690187B2 (en) Apparatus for testing reliability of interconnection in integrated circuit
US7436198B2 (en) Test pattern of semiconductor device and test method using the same
US8178942B2 (en) Electrically alterable circuit for use in an integrated circuit device
JP2822951B2 (en) Evaluation element of insulated gate field effect transistor, evaluation circuit and evaluation method using the same
CN101425501A (en) Semiconductor device
KR101473018B1 (en) Evaluating method and measuring circuit of insulating film
US6693446B2 (en) Apparatus for testing reliability of interconnection in integrated circuit
JP2004165384A (en) Semiconductor device
US20040155316A1 (en) Evaluation wiring pattern and evaluation method for evaluating reliability of semiconductor device, and semiconductor device having the same pattern
CN111106026A (en) Test structure and test method
US7263759B2 (en) Methods of manufacturing and testing bonding wires
US6867580B1 (en) Structures and methods for determining the effects of high stress currents on conducting layers and contacts in integrated circuits
JP2925287B2 (en) Semiconductor device
JPH04365347A (en) Element structure for monitor apparatus in semiconductor chip
JPH08222693A (en) Semiconductor device and manufacturing method thereof
US8044396B2 (en) Semiconductor device and method of designing the same
JP2005223227A (en) Semiconductor device and evaluating method therefor
JP2006041420A (en) Evaluation element for electronic device, and evaluation method therefor
JP2825046B2 (en) Characteristics measuring element
JPH09162254A (en) Reliability test method and device of metal wiring
JP2022042488A (en) Probe position monitoring structure and method of monitoring position of probe
JP2022011453A (en) Semiconductor device
JP2003158192A (en) Semiconductor integrated circuit
JPH07326645A (en) Semiconductor integrated circuit and its measuring method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060207