JP2004163526A - Multi-output driver and fluorescent display tube module - Google Patents

Multi-output driver and fluorescent display tube module Download PDF

Info

Publication number
JP2004163526A
JP2004163526A JP2002326892A JP2002326892A JP2004163526A JP 2004163526 A JP2004163526 A JP 2004163526A JP 2002326892 A JP2002326892 A JP 2002326892A JP 2002326892 A JP2002326892 A JP 2002326892A JP 2004163526 A JP2004163526 A JP 2004163526A
Authority
JP
Japan
Prior art keywords
output
circuit
power supply
voltage
supply system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002326892A
Other languages
Japanese (ja)
Other versions
JP3744891B2 (en
Inventor
Takeshi Tamura
田村  剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002326892A priority Critical patent/JP3744891B2/en
Publication of JP2004163526A publication Critical patent/JP2004163526A/en
Application granted granted Critical
Publication of JP3744891B2 publication Critical patent/JP3744891B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To stabilize the output of an IC when the source voltage of a semiconductor circuit having a multiple-power-source system is off. <P>SOLUTION: A control voltage detecting circuit 1 is composed of an output power source system and its output is inputted to an output fixing circuit 3 connected to the output of a level holding circuit 2. This circuit can fix the output of the IC even when no control electric power is supplied and output electric power is left. Specially, a multi-output driver circuit which drives a display body such as a liquid crystal display, a plasma display, and a fluorescent display tube can fix the output of the IC, so that abnormal light emission of display and abnormal display can securely be eliminated. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【産業上の利用分野】
本発明は多電源系をもつ半導体集積回路の電源電圧オフ時の出力安定化回路に関するもので、特に液晶ディスプレイや、プラズマディスプレイ、蛍光表示管などの、表示体を駆動する多出力ドライバ回路に関する。
【0002】
【従来の技術】
従来の多電源をもつ半導体集積回路(以下IC)は、
(1)電源オン時は制御系の電源を与えた後に出力系の電源電圧を与え、電源オフ時は出力系の電源電圧を下げた後に、制御系の電圧を下げる様に、外部より電源を与えていた。
【0003】
(2)ICの内部に制御系の電源電圧を検出する回路を設け、制御系の電源電圧がある電圧以下では出力系の回路を固定するような回路を設けたもの。
【0004】
(3)制御系の電圧が与えられないと出力系は常にオンしない様な回路構成のものなどがある。
【0005】
【発明が解決しようとする課題】
しかし上記(1)の様な構成の場合、外付け回路として制御系用と出力系用のスイッチが必要となる。また電圧監視用のディテクターや順序回路、高電力トランジスタなどが必要となる。
【0006】
上記(2)の様な構成を図2に示す、制御系の電源電圧を監視する回路を制御電源系でつくり、その出力を出力系のレベルシフタの入力としたものである、しかし11のフリップフロップ型のレベルシフトの場合、制御系の電圧が電源監視回路の動作するぐらいの電圧で有れば充分に動作し出力を固定にすることができるが、制御系のトランジスタが動作できない電圧(トランジスタのしきい値近い電圧)以下では、レベルシフタの入力トランジスタ21,22は両方ともオフ状態であり、レベルシフタの出力は前の状態を保持するはずであるが、トランジスタのチャンネルリークやドレイン部のジャンクションリークによって、出力が変化してしまうことがある。これはICの製造時期の違いなどによってばらばらであり、選別も困難である。この現象がどの様な影響を及ぼすのかというと、たとえば5Vの電源を与えてから昇圧回路を通して第二の電源50Vを発生させ、その電圧で蛍光表示管などのディスプレイを表示させようとする。電源オン時は5Vが与えられてから徐々に出力系の電圧が上がるので良いが、電源オフ時には5Vがすぐに無くなり、出力系の電圧は平滑用コンデンサに蓄えられた電荷が残っているため徐々に下がってしまう。もしこの時点で出力が変化してしまえば、特定のビットで高発光してしまう。すなわち電源オフ時に異常表示をしてしまう。
上記(3)の様な構成を図3に示す、27は6の電源電圧よりも低い電位であって、23のトランジスタをオンさせる。これはトランジスタ負荷型のレベルシフト回路であり、42のトランジスタに制御系電圧の高レベルが与えられることにより出力8がオン(Pチャネルトランジスタ31がオン)するが、制御電圧が無くなってしまえば、出力は絶対にオンしない。しかしこのタイプのレベルシフト回路では、出力オン時に高圧系の電源間に垂れ流しの電流が流れてしまう。もしこのタイプのレベルシフトを多出力ドライバに使用した場合、垂れ流し電流を1ビット当り20μAとし、出力系電圧を60Vとすると、20ビットで20μA*60V*20=240mWとなるため、ICパッケージ許容損失を250mWとすれば、それ以上の多出力化は困難になる。
【0007】
【課題を解決するための手段】
以上の課題を解決するために本発明が講じた手段は、先ず、第一の電源系の制御回路と、前記制御回路の出力を入力とする第二の電源系のレベルホールド回路と、前記レベルホールド回路の出力を入力とする第二の電源系の出力回路より構成される半導体集積回路に於て、第二の電源系で構成され第一の電源電圧を検出する回路、及び前記検出回路からの信号によってレベルホールド回路の出力を固定する回路を備えたことを特徴とする。また上記半導体装置に於て、第一の電源系で構成され第一の電源電圧を検出する回路と、前記検出回路の信号によってレベルホールド回路の入力を固定する回路を備えたことを特徴とする。
【0008】
次に、制御電源系で構成され直列データを並列データに変換するシフトレジスタと前記並列データをラッチするラッチ回路と、出力電源系で構成され前記ラッチデータを入力とするレベルシフト回路と前記レベルシフト回路の出力を入力とする出力回路より構成される多出力ドライバにおいて、出力電源系で構成され制御系電源電圧を検出する回路をもうけ、前記検出回路の信号によって前記レベルシフト回路の出力を固定する回路を備えたことを特徴とする。また上記多出力ドライバに於て、制御電源系で構成され制御電源電圧を検出する回路をもうけ、前記検出回路の信号によってレベルシフト回路の入力を固定する回路、を備えたことを特徴とする。
【0009】
次に、制御電源系で表示データ制御をし、制御電源を昇圧し表示駆動用電圧を発生させ、表示を可能にする蛍光表示管モジュールにおいて、上記多出力ドライバを用いたことを特徴とする。
【0010】
【作用】
制御系電源電圧の低下を検出する回路を出力電源系で構成し、その出力でレベルホールド回路の出力側を固定する事により、電源オフ時にICの出力を安定させることができる。
【0011】
上記ICに更なる出力安定性を獲得しようとすれば、制御系電源電圧の低下を検出する回路を制御電源系で構成し、その出力でレベルホールド回路の入力側を固定する。
【0012】
制御系電源電圧の低下を検出する回路を出力電源系で構成し、その出力でシフトレジスタ回路の出力側を固定する事により、電源オフ時に多出力ドライバの出力を安定させることができる。
【0013】
上記多出力ドライバに更なる出力安定性を獲得しようとすれば、制御系電源電圧の低下を検出する回路を制御電源系で構成し、その出力でレベルホールド回路の入力側を固定する。
【0014】
表示素子の中でも蛍光表示管はグリッド、アノードともにプッシュプル駆動が必要な事と、高輝度であるため、制御電源が無くなった状態で、出力電源が残っている様な場合、ドライバの出力が完全にオフ状態にならずオンしてしまえば、特定の文字で異常発光してしまうが、上記多出力ドライバを使用すれば上記状態でも出力を完全にオフさせることが出来るので、異常発光を起こさない。
【0015】
【実施例】
次に添付図面を参照して本発明の実施例を説明する。
【0016】
(実施例1)
図1は本発明の実施例であり、5の制御系の電源と6の出力系の電源が存在する多電源系のICの一例である。1は制御系の電源電圧を検出する回路であり、出力電源系で構成されている。2はレベルホールド回路であり制御系の信号によって制御される。3は1の出力を入力としてレベルホールド回路の出力を直接固定にする回路である。4は制御回路である。図4に詳細回路の一例をしめす。41は抵抗、40はNチャンネルトランジスタ(以下Nch−Tr)であり、ゲートには制御系電位が与えられている。36〜39のトランジスタはバッファ回路である。制御系電圧がトランジスタのしきい値電圧よりも低下すれば40のNch−Trはオフし、44の出力はHIGHレベルになる。11はフリップフロップタイプのレベルシフト回路である、制御系電源電圧が低下したことによって21,22のNch−Trのゲート信号(制御系信号)の電位が無くなれば、両方ともオフするため、レベルシフトの出力は前の状態を保持しレベルホールド状態になる。32のNch−Trはレベルホールド回路の出力を固定させるためのもので、32のトランジスタのゲートは制御系電圧が低下すればHIGHレベルになりオンするためレベルシフトの出力はLOWレベルに固定される。したがって制御電源電圧が低下すればICの出力8はLOWレベルに固定される。
【0017】
(実施例2)
図5は本発明の実施例であり、5の制御系の電源と6の出力系の電源が存在する多電源系のICの一例である。1は制御系の電源電圧を検出する回路であり、出力電源系で構成されている。10は制御系の電源電圧を検出する回路で制御電源系で構成される。10の回路図の一例を図6にしめす、抵抗61、基準電圧発生回路62、コンパレータ回路63などを用いて、制御系の電源電圧の低下を1の回路よりも正確に行うことができる。この出力をレベルホールド回路の入力に入れることによって、制御系の電圧が低下した時最初に10の検出回路が動作しレベルホールド回路の入力を固定し、さらに制御系電圧が低下すれば1の検出回路が動作しレベルホールド回路の出力を固定する。
【0018】
(実施例3)
図7は本発明の実施例であり、88の制御系の電源と89の出力系の高耐圧電源が存在する多電源系の多出力ドライバの一例である。シフトレジスタ73はシリアルデータ74をクロック75で転送し、ラッチパルス76で転送データをラッチ回路77に保持する。ラッチデータはレベルシフト回路78を通って出力回路を通って79より出力される。80は制御系電源電圧を監視する回路で、高耐圧系電源で構成される。81の制御系電位が下がれば82のNch−Trはオフするので83はLOWレベルからからHIGHレベルに変化し、出力86はHIGHレベルになる。87のNch−Trがオンするためレベルシフトの出力は強制的にLOWレベルになり、出力がLOWに固定される。レベルシフト回路78はフリップフロップタイプであり入力信号が無くなれば前のデータを保持し続けるレベルホールド回路である。したがって制御系電源が無くなったとき転送用クロック信号や、ラッチ信号も止まってしまうので、レベルシフト回路はそのときの状態をずっと保持してしまう。時分割駆動でAC的に表示をさせているような場合、データが止まってしまえば、特定のビットにDC的に電流が流れてしまい、高輝度に異常発光してしまう。ところが本実施例の様な構成にした場合、制御系電源電圧がなくなれば出力はLOWレベルに固定されるために異常発光は起きない。
【0019】
(実施例4)
図8は本発明の実施例であり、88の制御系の電源と89の出力系の高耐圧電源が存在する多電源系の多出力ドライバの一例である。シフトレジスタ73はシリアルデータ74をクロック75で転送し、ラッチパルス76で転送データをラッチ回路77に保持する。ラッチデータはレベルシフト回路78を通って出力回路を通り79より出力される。80は制御系電源電圧を監視する回路で、高耐圧系電源で構成される。81の制御系電位が下がれば82のNch−Trはオフするので83はLOWレベルからからHIGHレベルに変化し、出力86はHIGHレベルになる。87のNch−Trがオンするためレベルシフトの出力は強制的にLOWレベルになり、出力がLOWに固定される。90は制御系電源電圧を監視する回路で、制御系電源で構成される。内部回路は図6と同等の回路構成である。この回路により電源電圧の監視を高精度(2.5V程度)で行い、レベルシフトの入力を固定し出力をLOWにする。さらに電源電圧が高圧系トランジスタのしきい値電圧以下の1.0V程度に低下したとき80の回路が動作しレベルシフトの出力はLOWレベルになり、出力はLOWに固定される。レベルシフト回路78はフリップフロップタイプであり入力信号が無くなれば前のデータを保持し続けるレベルホールド回路である。したがって制御系電源が無くなったとき転送用クロック信号や、ラッチ信号も止まってしまうので、レベルシフト回路はそのときの状態をずっと保持してしまう。時分割駆動でAC的に表示をさせているような場合、データが止まってしまえば、特定のビットにDC的に電流が流れてしまい、高輝度に異常発光してしまう。クロック及びデータ信号等の発生を行うICの電源電圧も下がってしまえば信号は止まってしまうので、電源電圧が完全に無くなってしまうよりも前に出力をLOWに固定する必要がある。ところが本実施例の様な構成にした場合、制御系電源電圧が低下し、約2.5V程度になればレベルシフトの入力を固定でき、出力をLOWレベルに固定できる。さらに90の制御系電源電圧監視回路も含む制御系回路の動作がしない電圧約1.0V以下になれば、レベルシフトは前の状態を保持するがジャンクションリーク、チャンネルリークなどによって出力が変化する可能性があるが、80の電圧監視回路が動作し出力はLOWレベルに固定されるために異常発光は起きない。
【0020】
(実施例5)
図9は本発明の実施例である、96は表示データ発生用コントロールIC、92は前記多出力ドライバ、93は制御系電圧を昇圧し表示駆動電圧を発生する昇圧回路、94は蛍光表示管である。95は昇圧された電圧の平滑用コンデンサである。表示を切るときは制御系の電源スイッチ97をオフすることによって、制御系の電源供給98がなくなり、制御系の電源電圧が下がり、昇圧動作も停止する。図10に示すように、104のタイミングでスイッチを切ったとき、制御系電位103は昇圧回路のトランジスタの経路で電荷が抜け約1V程度まで即座に落ちるが、それ以下になるとトランジスタがオフしてしまうため、電圧はゆっくりと下がっていく。一方昇圧系電位102は、平滑用コンデンサが大きいために、ゆっくりと低下していく。図の107の部分では制御系のトランジスタは動作できない電圧であり、多出力ドライバ内のレベルシフト回路の入力は不定となってしまうが、レベルシフトの出力が固定されるために出力はオンしない。たとえば94が液晶表示素子であれば、液晶の応答速度の関係から電源オフ時の異常表示は目に見えない。また94が熱転写式プリンタ用のヘッドであったとしても、ドライバ回路はN−chオープンドレインの出力であるため、制御系の電源電圧で構成された検出回路さえ有れば、出力トランジスタはゲート電圧が無くなるため電流を流す能力が無くなり、異常印字はしない。プラズマディスプレイであれば、ロウ用、コラム用のドライバがあり、コラム用ドライバはオープンドレインあるいはオープンコレクタ出力であり、制御用電圧が下がった場合コラム用のドライバがオンしないため異常発光は起きない。ところが蛍光表示管の場合は応答速度も早く、高輝度であり、アノード、グリッド共にプッシュプルで駆動させるため、電源オフ時に制御系の信号が不定となりアノード、グリッド共にオンになってしまえば、異常発光を起こしてしまう。したがって蛍光表示管モジュールに上記多出力ドライバを使用することによって、他の表示素子では現れない異常発光を抑えることができる。
【0021】
【発明の効果】
本発明の半導体集積回路によれば、制御系電源電圧が低下すればレベルホールド回路の出力を固定できるので、電源オフ時にICの出力を固定することができる効果を有する。したがって多電源系のICに外部から電源を与える時や切る時に特別な事をする必要が無くなり、外付け部品などをつける必要がなくなる効果を有する。ICの製造時期の違いなどによってトランジスタのチャンネルリークやドレイン部のジャンクションリークがばらばらで、選別も困難であったが、選別の作業も必要なくなる効果を有する。フリップフロップ型のレベルシフト回路を使っても電源オフ時に出力を固定できるので、電源シーケンスの自由な多出力ドライバを提供することができる効果を有する。蛍光表示管モジュールに本発明の多出力ドライバを使用すれば、電源オフ時の異常発光を抑える事ができる効果を有する。
【図面の簡単な説明】
【図1】本発明に係る半導体集積回路の第一実施例における構成を示す図。
【図2】従来の半導体集積回路の回路構成を示す図。
【図3】従来の半導体集積回路の回路構成を示す図。
【図4】本発明に係る半導体集積回路の第一実施例における回路例を示す図。
【図5】本発明に係る半導体集積回路の第二実施例における回路例を示す図。
【図6】本発明に係る半導体集積回路の第二実施例における電源電圧検出回路例を示す図。
【図7】本発明に係る多出力ドライバの第三実施例における回路例を示す図。
【図8】本発明に係る多出力ドライバの第四実施例における回路例を示す図。
【図9】本発明に係る蛍光表示管モジュールの第五実施例における回路例を示す図。
【図10】本発明に係る蛍光表示管モジュールの第五実施例における電源オフ時の電位変化をを示す図。
【符号の説明】
1 制御系電源電圧検出回路で出力電源系で構成される
2 レベルホールド回路
3 出力固定回路
4 制御回路
5 制御系電源
6 出力系電源
7 出力回路
8 出力端子
9 グランド電源
10 制御系電源電圧検出回路で制御電源系で構成される
11 フリップフロップ型レベルシフト回路
21,22,32〜34,38〜40,42 Nch−Tr
23,24,30,31,36,37,43 Pch−Tr
25 AND回路で制御電源系で構成
26 インバータ回路で制御電源系で構成
27 出力電源電圧よりも低い電圧
35,41,61 抵抗
62 基準電圧発生回路
63 コンパレータ回路
73 シフトレジスタ回路
74 シリアルデータ入力
75 転送クロック入力
76 ラッチパルス入力
77 ラッチ回路
78 レベルシフト回路
79 出力端子
80 制御系電源電圧検出回路で出力電源系で構成される
81 制御系電位
84 シリアルデータ出力
88 制御電源電圧領域を示す
89 出力電源電圧領域を示す
90 制御系電源電圧検出回路で制御電源系で構成される
92 本発明の多出力ドライバ
93 昇圧回路
94 蛍光表示管
95 平滑用コンデンサ
96 コントロールIC
97 電源スイッチ
98 制御系電源
99 昇圧出力で出力電源となる
100 電源電圧を表すY軸
101 時間を表すX軸
102 出力電源電圧曲線
103 制御電源電圧曲線
[0001]
[Industrial applications]
The present invention relates to an output stabilization circuit for a semiconductor integrated circuit having a multiple power supply system when a power supply voltage is turned off, and more particularly to a multiple output driver circuit for driving a display such as a liquid crystal display, a plasma display, and a fluorescent display tube.
[0002]
[Prior art]
Conventional semiconductor integrated circuits (hereinafter, ICs) having multiple power supplies are:
(1) When the power supply is turned on, the power supply of the control system is supplied, and then the power supply voltage of the output system is supplied. Was giving.
[0003]
(2) A circuit in which a circuit for detecting a control system power supply voltage is provided inside an IC, and a circuit for fixing an output system circuit when the control system power supply voltage is lower than a certain voltage is provided.
[0004]
(3) There is a circuit configuration in which an output system is not always turned on unless a control system voltage is applied.
[0005]
[Problems to be solved by the invention]
However, in the case of the above configuration (1), switches for a control system and an output system are required as external circuits. In addition, a detector for voltage monitoring, a sequential circuit, a high-power transistor, and the like are required.
[0006]
In the configuration shown in FIG. 2, a circuit for monitoring the power supply voltage of the control system is formed by the control power supply system, and its output is used as the input of the level shifter of the output system. In the case of the type level shift, if the voltage of the control system is high enough to operate the power supply monitoring circuit, it operates sufficiently and the output can be fixed. Below the threshold voltage), the input transistors 21 and 22 of the level shifter are both off, and the output of the level shifter should keep the previous state. , The output may change. This is inconsistent due to differences in IC manufacturing time and the like, and sorting is difficult. The effect of this phenomenon is that, for example, a power supply of 5 V is supplied, then a second power supply of 50 V is generated through a booster circuit, and a display such as a fluorescent display tube is displayed at that voltage. When the power is turned on, the voltage of the output system gradually rises after 5 V is applied. However, when the power is turned off, 5 V immediately disappears, and the voltage of the output system gradually decreases because the charge stored in the smoothing capacitor remains. Will fall. If the output changes at this point, high light emission occurs at a specific bit. That is, an abnormal display is displayed when the power is turned off.
FIG. 3 shows the configuration as in the above (3). Reference numeral 27 denotes a potential lower than the power supply voltage of 6, which turns on 23 transistors. This is a transistor load type level shift circuit. When a high level of the control system voltage is given to the transistor 42, the output 8 is turned on (the P-channel transistor 31 is turned on). The output never turns on. However, in this type of level shift circuit, a dripping current flows between the high-voltage power supplies when the output is turned on. If this type of level shift is used for a multi-output driver, if the dripping current is 20 μA per bit and the output system voltage is 60 V, 20 μA * 60 V * 20 = 240 mW at 20 bits, so the IC package power dissipation Is set to 250 mW, it is difficult to increase the output further.
[0007]
[Means for Solving the Problems]
Means taken by the present invention in order to solve the above problems include a control circuit of a first power supply system, a level hold circuit of a second power supply system which receives an output of the control circuit as an input, In a semiconductor integrated circuit including an output circuit of a second power supply system having an input of an output of a hold circuit, a circuit configured of a second power supply system and detecting a first power supply voltage; and And a circuit for fixing the output of the level hold circuit by the signal of (1). Further, in the above semiconductor device, a circuit configured by a first power supply system and detecting a first power supply voltage, and a circuit fixing an input of a level hold circuit by a signal of the detection circuit are provided. .
[0008]
Next, a shift register configured of a control power supply system for converting serial data into parallel data, a latch circuit for latching the parallel data, a level shift circuit configured of an output power supply system and receiving the latch data, and the level shifter In a multi-output driver configured with an output circuit having an input of an output of a circuit, a circuit configured with an output power supply system for detecting a control system power supply voltage is provided, and an output of the level shift circuit is fixed by a signal of the detection circuit. A circuit is provided. The multi-output driver further includes a circuit configured with a control power supply system for detecting a control power supply voltage, and a circuit for fixing an input of a level shift circuit by a signal of the detection circuit.
[0009]
Next, a display data control is performed by a control power supply system, the control power supply is boosted to generate a display drive voltage, and the above-described multi-output driver is used in a fluorescent display tube module capable of performing display.
[0010]
[Action]
An output power supply system constitutes a circuit for detecting a drop in the control system power supply voltage, and the output of the level hold circuit is fixed at the output, whereby the output of the IC can be stabilized when the power supply is turned off.
[0011]
In order to obtain further output stability from the IC, a circuit for detecting a decrease in the control system power supply voltage is constituted by the control power supply system, and the input side of the level hold circuit is fixed at the output.
[0012]
An output power supply system constitutes a circuit for detecting a drop in the control system power supply voltage, and the output of the shift register circuit is fixed at the output, whereby the output of the multi-output driver can be stabilized when the power supply is turned off.
[0013]
In order to obtain further output stability from the multiple output driver, a circuit for detecting a decrease in the control system power supply voltage is constituted by a control power supply system, and the input side of the level hold circuit is fixed by the output.
[0014]
Among the display elements, the fluorescent display tube requires push-pull drive for both the grid and the anode, and because of its high brightness, if the control power supply is lost and the output power supply remains, the driver output is complete. If it is turned on instead of being turned off, abnormal light emission will occur with a specific character.However, if the above multi-output driver is used, the output can be completely turned off even in the above state, so that abnormal light emission does not occur. .
[0015]
【Example】
Next, embodiments of the present invention will be described with reference to the accompanying drawings.
[0016]
(Example 1)
FIG. 1 shows an embodiment of the present invention, which is an example of a multi-power-supply system IC having five control system power supplies and six output system power supplies. Reference numeral 1 denotes a circuit for detecting a power supply voltage of a control system, which is constituted by an output power supply system. Reference numeral 2 denotes a level hold circuit which is controlled by a control system signal. Reference numeral 3 denotes a circuit for directly fixing the output of the level hold circuit by using the output of 1 as an input. 4 is a control circuit. FIG. 4 shows an example of a detailed circuit. 41 is a resistor, 40 is an N-channel transistor (hereinafter, Nch-Tr), and a gate is supplied with a control system potential. The transistors 36 to 39 are buffer circuits. If the control system voltage falls below the threshold voltage of the transistor, the Nch-Tr of 40 is turned off, and the output of 44 becomes HIGH level. Reference numeral 11 denotes a flip-flop type level shift circuit. If the potential of the gate signals (control system signals) of the Nch-Trs 21 and 22 disappears due to a decrease in the control system power supply voltage, both are turned off. Output keeps the previous state and becomes the level hold state. The 32 Nch-Tr is for fixing the output of the level hold circuit, and the gate of the 32 transistor is turned to the high level when the control system voltage is lowered and is turned on, so that the output of the level shift is fixed to the LOW level. . Therefore, when the control power supply voltage decreases, the output 8 of the IC is fixed at the LOW level.
[0017]
(Example 2)
FIG. 5 shows an embodiment of the present invention, which is an example of a multi-power-supply IC having 5 control-system power supplies and 6 output-system power supplies. Reference numeral 1 denotes a circuit for detecting a power supply voltage of a control system, which is constituted by an output power supply system. Reference numeral 10 denotes a circuit for detecting a power supply voltage of the control system, which is constituted by a control power supply system. An example of the circuit diagram of FIG. 10 is shown in FIG. 6. By using a resistor 61, a reference voltage generating circuit 62, a comparator circuit 63, etc., the power supply voltage of the control system can be reduced more accurately than in the circuit of FIG. By inputting this output to the input of the level hold circuit, when the voltage of the control system decreases, 10 detection circuits operate first to fix the input of the level hold circuit, and when the control system voltage further decreases, 1 detection circuit is detected. The circuit operates to fix the output of the level hold circuit.
[0018]
(Example 3)
FIG. 7 shows an embodiment of the present invention, which is an example of a multi-output multi-output driver in which a control system power supply 88 and an output high-voltage power supply 89 exist. The shift register 73 transfers the serial data 74 with a clock 75 and holds the transferred data in a latch circuit 77 with a latch pulse 76. The latch data passes through the level shift circuit 78 and is output from the output circuit 79 through the output circuit. Reference numeral 80 denotes a circuit for monitoring a control system power supply voltage, which is configured by a high withstand voltage system power supply. When the control system potential of 81 drops, the Nch-Tr of 82 is turned off, so that 83 changes from the LOW level to the HIGH level, and the output 86 changes to the HIGH level. Since the Nch-Tr 87 is turned on, the output of the level shift is forced to the LOW level, and the output is fixed at LOW. The level shift circuit 78 is a flip-flop type and is a level hold circuit that keeps holding previous data when there is no input signal. Therefore, when the control system power supply is lost, the transfer clock signal and the latch signal also stop, and the level shift circuit keeps the state at that time. In the case where the display is performed in an AC manner by the time division driving, if the data stops, a current flows in a specific bit in a DC manner and abnormal light emission with high luminance occurs. However, in the case of the configuration as in this embodiment, if the control system power supply voltage is lost, the output is fixed at the LOW level, so that abnormal light emission does not occur.
[0019]
(Example 4)
FIG. 8 shows an embodiment of the present invention, which is an example of a multi-output multi-output driver in which a control system power supply 88 and an output high-voltage power supply 89 exist. The shift register 73 transfers the serial data 74 with a clock 75 and holds the transferred data in a latch circuit 77 with a latch pulse 76. The latch data passes through the level shift circuit 78, passes through the output circuit, and is output from 79. Reference numeral 80 denotes a circuit for monitoring a control system power supply voltage, which is configured by a high withstand voltage system power supply. When the control system potential of 81 drops, the Nch-Tr of 82 is turned off, so that 83 changes from the LOW level to the HIGH level, and the output 86 changes to the HIGH level. Since the Nch-Tr 87 is turned on, the output of the level shift is forced to the LOW level, and the output is fixed at LOW. Reference numeral 90 denotes a circuit for monitoring a control system power supply voltage, which is constituted by a control system power supply. The internal circuit has the same circuit configuration as that of FIG. With this circuit, the power supply voltage is monitored with high accuracy (about 2.5 V), the level shift input is fixed, and the output is LOW. Further, when the power supply voltage drops to about 1.0 V which is equal to or lower than the threshold voltage of the high-voltage transistor, the circuit 80 operates and the output of the level shift becomes LOW level, and the output is fixed to LOW. The level shift circuit 78 is a flip-flop type and is a level hold circuit that keeps holding previous data when there is no input signal. Therefore, when the control system power supply is lost, the transfer clock signal and the latch signal also stop, and the level shift circuit keeps the state at that time. In the case where the display is performed in an AC manner by the time division driving, if the data stops, a current flows in a specific bit in a DC manner and abnormal light emission with high luminance occurs. If the power supply voltage of the IC that generates clock and data signals also drops, the signal stops, so it is necessary to fix the output to LOW before the power supply voltage completely disappears. However, in the case of the configuration as in this embodiment, the input of the level shift can be fixed and the output can be fixed to the LOW level when the control system power supply voltage drops to about 2.5 V. When the voltage of the control system circuit including the 90 control system power supply voltage monitoring circuit does not operate, the voltage is reduced to about 1.0 V or less, the level shift retains its previous state, but the output may change due to junction leak, channel leak, etc. However, since the voltage monitoring circuit 80 operates and the output is fixed at the LOW level, abnormal light emission does not occur.
[0020]
(Example 5)
FIG. 9 shows an embodiment of the present invention. 96 is a control IC for generating display data, 92 is the multi-output driver, 93 is a booster circuit that boosts a control system voltage to generate a display drive voltage, and 94 is a fluorescent display tube. is there. 95 is a smoothing capacitor for boosted voltage. When the display is turned off, the power supply 98 of the control system is turned off by turning off the power switch 97 of the control system, the power supply voltage of the control system is reduced, and the boosting operation is also stopped. As shown in FIG. 10, when the switch is turned off at the timing of 104, the control system potential 103 immediately drops to about 1 V when electric charge is removed through the path of the transistor of the booster circuit. As a result, the voltage drops slowly. On the other hand, the boosting system potential 102 decreases slowly because the smoothing capacitor is large. In the portion 107 in the figure, the voltage of the control system transistor cannot operate, and the input of the level shift circuit in the multi-output driver becomes indefinite. However, the output is not turned on because the output of the level shift is fixed. For example, if 94 is a liquid crystal display element, an abnormal display at power-off is invisible due to the response speed of the liquid crystal. Even if the head 94 is for a thermal transfer printer, since the driver circuit is an N-ch open drain output, the output transistor has a gate voltage as long as there is only a detection circuit composed of a control system power supply voltage. , The ability to pass current is lost, and abnormal printing does not occur. In the case of a plasma display, there are row and column drivers, and the column driver is an open drain or open collector output. When the control voltage drops, the column driver does not turn on, so that abnormal light emission does not occur. However, in the case of a fluorescent display tube, the response speed is high, the brightness is high, and both the anode and grid are driven by push-pull. It emits light. Therefore, by using the multi-output driver for the fluorescent display tube module, abnormal light emission that does not appear in other display elements can be suppressed.
[0021]
【The invention's effect】
According to the semiconductor integrated circuit of the present invention, the output of the level hold circuit can be fixed when the power supply voltage of the control system decreases, so that the output of the IC can be fixed when the power is turned off. Therefore, there is no need to perform any special operation when power is externally supplied to or turned off from the multi-power supply IC, so that there is no need to attach external parts. Although the channel leak of the transistor and the junction leak of the drain portion are different due to the difference in the IC manufacturing time and the like, the sorting is difficult, but the sorting operation is not required. Even when a flip-flop type level shift circuit is used, the output can be fixed when the power is off, so that there is an effect that a multi-output driver with a free power supply sequence can be provided. Use of the multi-output driver of the present invention in a fluorescent display module has the effect of suppressing abnormal light emission when the power is turned off.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of a semiconductor integrated circuit according to a first embodiment of the present invention.
FIG. 2 is a diagram showing a circuit configuration of a conventional semiconductor integrated circuit.
FIG. 3 is a diagram showing a circuit configuration of a conventional semiconductor integrated circuit.
FIG. 4 is a diagram showing a circuit example in a first embodiment of the semiconductor integrated circuit according to the present invention.
FIG. 5 is a diagram showing a circuit example in a second embodiment of the semiconductor integrated circuit according to the present invention.
FIG. 6 is a diagram showing an example of a power supply voltage detection circuit in a second embodiment of the semiconductor integrated circuit according to the present invention.
FIG. 7 is a diagram showing a circuit example in a third embodiment of the multiple output driver according to the present invention.
FIG. 8 is a diagram showing a circuit example of a multi-output driver according to a fourth embodiment of the present invention.
FIG. 9 is a diagram showing a circuit example in a fifth embodiment of the fluorescent display tube module according to the present invention.
FIG. 10 is a diagram showing a potential change when a power supply is turned off in a fifth embodiment of the fluorescent display tube module according to the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Control system power supply voltage detection circuit composed of output power supply system 2 Level hold circuit 3 Output fixing circuit 4 Control circuit 5 Control system power supply 6 Output system power supply 7 Output circuit 8 Output terminal 9 Ground power supply 10 Control system power supply voltage detection circuit Flip-flop type level shift circuits 21, 22, 32-34, 38-40, 42 Nch-Tr
23, 24, 30, 31, 36, 37, 43 Pch-Tr
25 Configuration of control power supply system with AND circuit 26 Configuration of control power supply system with inverter circuit 27 Voltages 35, 41, 61 lower than output power supply voltage Resistor 62 Reference voltage generation circuit 63 Comparator circuit 73 Shift register circuit 74 Serial data input 75 Transfer Clock input 76 Latch pulse input 77 Latch circuit 78 Level shift circuit 79 Output terminal 80 Control system power supply voltage detection circuit composed of output power supply system 81 Control system potential 84 Serial data output 88 Control power supply voltage region 89 Output power supply voltage Reference numeral 90 denotes an area. A control power supply voltage detection circuit comprises a control power supply system. 92 Multi-output driver 93 of the present invention.
97 Power switch 98 Control system power supply 99 Becomes an output power supply with boosted output 100 Y axis 101 representing power supply voltage X axis 102 representing time Output power supply voltage curve 103 Control power supply voltage curve

Claims (5)

第一の電源系の制御回路と、前記制御回路の出力を入力とする第二の電源系のレベルホールド回路と、前記レベルホールド回路の出力を入力とする第二の電源系の出力回路より構成される半導体集積回路に於て、第二の電源系で構成され第一の電源電圧を検出する手段、前記検出手段からの信号によって前記レベルホールド回路の出力を固定する手段を備えたことを特徴とする半導体集積回路。A control circuit of a first power supply system, a level hold circuit of a second power supply system that receives an output of the control circuit as an input, and an output circuit of a second power supply system that receives an output of the level hold circuit as an input And a means for detecting a first power supply voltage which is constituted by a second power supply system, and a means for fixing an output of the level hold circuit by a signal from the detection means. Semiconductor integrated circuit. 請求項1記載の半導体装置に於て、第一の電源系で構成され第一の電源電圧を検出する手段と、前記検出手段の信号によってレベルホールド回路の入力を固定する手段を備えたことを特徴とする半導体集積回路。2. The semiconductor device according to claim 1, further comprising: means for detecting a first power supply voltage which is constituted by a first power supply system; and means for fixing an input of a level hold circuit by a signal of said detection means. Characteristic semiconductor integrated circuit. 第一電源系で直列データを並列データに変換するシフトレジスタと前記並列データをラッチするラッチ回路と、第二電源系で前記ラッチデータを入力とするレベルシフト回路と前記レベルシフト回路の出力を入力とする出力回路より構成される多出力ドライバにおいて、第二の電源系で構成され第一の電源電圧を検出する手段、前記手段の信号によって前記レベルシフト回路の出力を固定する手段を備えたことを特徴とする多出力ドライバ。A shift register that converts serial data into parallel data in a first power supply system, a latch circuit that latches the parallel data, a level shift circuit that receives the latch data in a second power supply system, and an output of the level shift circuit that is input A multi-output driver constituted by an output circuit comprising: means for detecting a first power supply voltage constituted by a second power supply system; and means for fixing an output of the level shift circuit by a signal of the means. A multi-output driver. 請求項3記載の多出力ドライバに於て、第一の電源系で構成され第一の電源電圧を検出する手段と、前記検出手段によってレベルシフト回路の入力を固定する手段、を備えたことを特徴とする多出力ドライバ。4. The multi-output driver according to claim 3, further comprising: means for detecting a first power supply voltage which is constituted by a first power supply system; and means for fixing an input of a level shift circuit by said detection means. Features multiple output drivers. 第一の電源系で表示データ制御をし、第一の電源を昇圧し表示駆動用電圧を発生させ表示を行う蛍光表示管モジュールにおいて、請求項3または請求項4に記載の多出力ドライバを用いたことを特徴とする蛍光表示管モジュール。5. A multi-output driver according to claim 3 or 4, wherein the first power supply system controls display data, boosts the first power supply, generates a display drive voltage, and performs display. A fluorescent display tube module.
JP2002326892A 2002-11-11 2002-11-11 Multi-output driver and fluorescent display tube module Expired - Fee Related JP3744891B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002326892A JP3744891B2 (en) 2002-11-11 2002-11-11 Multi-output driver and fluorescent display tube module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002326892A JP3744891B2 (en) 2002-11-11 2002-11-11 Multi-output driver and fluorescent display tube module

Publications (2)

Publication Number Publication Date
JP2004163526A true JP2004163526A (en) 2004-06-10
JP3744891B2 JP3744891B2 (en) 2006-02-15

Family

ID=32805702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002326892A Expired - Fee Related JP3744891B2 (en) 2002-11-11 2002-11-11 Multi-output driver and fluorescent display tube module

Country Status (1)

Country Link
JP (1) JP3744891B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006078680A (en) * 2004-09-08 2006-03-23 Kyocera Mita Corp Liquid crystal display device and image forming device
JP2006343453A (en) * 2005-06-08 2006-12-21 Fuji Electric Device Technology Co Ltd Display driving device
US8248327B2 (en) 2007-07-19 2012-08-21 Panasonic Corporation Driving device and driving method of plasma display panel, and plasma display device
JP2018106809A (en) * 2016-12-22 2018-07-05 双葉電子工業株式会社 Integrated circuit device, fluorescent display tube, display device, and power supply stop control method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006078680A (en) * 2004-09-08 2006-03-23 Kyocera Mita Corp Liquid crystal display device and image forming device
JP2006343453A (en) * 2005-06-08 2006-12-21 Fuji Electric Device Technology Co Ltd Display driving device
US8248327B2 (en) 2007-07-19 2012-08-21 Panasonic Corporation Driving device and driving method of plasma display panel, and plasma display device
JP5167260B2 (en) * 2007-07-19 2013-03-21 パナソニック株式会社 Plasma display panel driving apparatus, driving method, and plasma display apparatus
JP2018106809A (en) * 2016-12-22 2018-07-05 双葉電子工業株式会社 Integrated circuit device, fluorescent display tube, display device, and power supply stop control method

Also Published As

Publication number Publication date
JP3744891B2 (en) 2006-02-15

Similar Documents

Publication Publication Date Title
USRE39236E1 (en) Flat panel device and display driver with on/off power controller used to prevent damage to the LCD
JP5301923B2 (en) Load driving device, lighting device, display device
US6373479B1 (en) Power supply apparatus of an LCD and voltage sequence control method
USRE40504E1 (en) Display and display driver with on/off power controller used to prevent damage to the display
JP2009157371A (en) Driving device for liquid crystal display and its driving method
JP2005346073A (en) Electronic light-emitting display device and its driving method
CN110083002B (en) Light source device, projection display device, and semiconductor device
EP0372087B1 (en) Driver circuit
JP4955956B2 (en) Driving circuit and display device
TWI299148B (en) Liquid crystal display and integrated driver circuit thereof
US20100188150A1 (en) Switching Amplifier
JP3744891B2 (en) Multi-output driver and fluorescent display tube module
JP4955254B2 (en) PDP driving device and display device
JP3520374B2 (en) Semiconductor integrated circuit
US10537000B2 (en) Controller, light source driving circuit and method for controlling light source module
US20060285399A1 (en) Drive circuit and display apparatus
JP2010015879A (en) Method of setting brightness of light emitting element, and interface circuit
JP3028046B2 (en) Power supply circuit for fluorescent display tube
JP3098621B2 (en) Light emitting element drive circuit
JP4406969B2 (en) EL display device
JP2000201475A (en) Power supply equipment
KR100633474B1 (en) Protection circuit of inverter for backlight of liquid crystal display device
TWI824698B (en) Pixel circuit and micro-led panel using the same
CN117672096A (en) Driving circuit for display device
JP2007174785A (en) Inverting charge pump circuit and power supply unit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050216

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050216

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3744891

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121202

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121202

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131202

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees