JP2004159319A - Data converter, signal generator, transmitter and communication device using same, and data conversion method - Google Patents

Data converter, signal generator, transmitter and communication device using same, and data conversion method Download PDF

Info

Publication number
JP2004159319A
JP2004159319A JP2003356932A JP2003356932A JP2004159319A JP 2004159319 A JP2004159319 A JP 2004159319A JP 2003356932 A JP2003356932 A JP 2003356932A JP 2003356932 A JP2003356932 A JP 2003356932A JP 2004159319 A JP2004159319 A JP 2004159319A
Authority
JP
Japan
Prior art keywords
data
vector
input
output
scalar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003356932A
Other languages
Japanese (ja)
Inventor
Toru Matsuura
徹 松浦
Hisashi Adachi
寿史 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003356932A priority Critical patent/JP2004159319A/en
Publication of JP2004159319A publication Critical patent/JP2004159319A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To overcome the problem that it is difficult to linearly and highly efficiently amplify a signal having a fluctuating envelope. <P>SOLUTION: The data converter is provided with an arithmetic circuit connected to an input terminal 106, a vector quantizer 111 connected to the arithmetic circuit and an output terminal 114 of an output side thereof. The arithmetic circuit (n) ((n) is a natural number) units are respectively composed of a vector ubtractor 107 having a first input terminal 801 and a second input terminal 802 and a vector integrator 108 connected to an output side of the vector subtractor 107. An output of the output terminal 114 and/or an output of each vector integrator 108 is then inputted to the second input terminal 802 of the vector subtractor 107 in each of unit circuits. The vector subtractor 107 outputs data in which a vector inputted to the second input terminal 802 is subtracted from a vector inputted from the first input terminal 801, and the vector quantizer 111 outputs a predetermined value quantized at least with respect to size of the inputted vector. <P>COPYRIGHT: (C)2004,JPO

Description

携帯電話、無線LANなどの無線機器に用いられる、データ変換器、信号発生器、それを用いた送信機、通信機器、およびデータ変換方法に関する。   The present invention relates to a data converter, a signal generator, a transmitter using the same, a communication device, and a data conversion method used for wireless devices such as a mobile phone and a wireless LAN.

従来の送信回路(例えば非特許文献1参照。)の一例を図27に示す。図27でデータ生成器5001の2つの出力端子からはそれぞれ、Iデータ(in-phasedata)、Qデータ(quadrature-phase data)が出力される。これらのデータは変調器5002に入力され変調される。変調器5002からの出力は増幅器5003により増幅され、アンテナ5004から放射される。
B.Razavi著「RF Micro electronics」Prentice−Hall PTR、1998年(p.153,Fig.5.39)
FIG. 27 shows an example of a conventional transmission circuit (for example, see Non-Patent Document 1). In FIG. 27, I data (in-phase data) and Q data (quadrature-phase data) are output from two output terminals of the data generator 5001, respectively. These data are input to the modulator 5002 and modulated. The output from modulator 5002 is amplified by amplifier 5003 and radiated from antenna 5004.
B. Razavi, "RF Microelectronics", Prentice-Hall PTR, 1998 (p.153, FIG. 5.39).

しかしながら、図27の送信回路においては、アンテナ5004から放射すべき信号が包絡線の変動するものであるため、このような信号を劣化させないためには増幅器5003には線形性が求められる。増幅器5003で線形性を確保しようとすると飽和出力より十分小さい線形領域で増幅器5003を動作させなければならず、消費電力が大きくなってしまう。   However, in the transmission circuit of FIG. 27, since the signal to be radiated from the antenna 5004 has a fluctuating envelope, the amplifier 5003 is required to have linearity so as not to deteriorate such a signal. In order to ensure the linearity of the amplifier 5003, the amplifier 5003 must be operated in a linear region sufficiently smaller than the saturation output, and the power consumption increases.

図28を用いて具体的に説明する。図28は増幅器5003の入力電力に対する出力電力と、効率を示すグラフである。増幅器5003の効率を高くするためには、入力電力および出力電力が大きい方が良い。すなわち、入力電力がPin2のとき出力電力はPout2であり、このときの効率はη2となる。しかし、このような動作点では、包絡線が変動するような信号を入力すると、信号が歪んでしまうため、実際には使用できない。そこで、歪みを低減するためには入力電力および出力電力を小さくする必要がある。このとき効率は低くなってしまう。すなわち、入力電力Pin1のとき出力電力Pout1、効率η1である。
本発明は、増幅器の非線形性の影響を抑制することができる、効率が高い、データ変換器、信号発生器、送信機、通信機器、データ変換方法を提供することを目的とする。
This will be specifically described with reference to FIG. FIG. 28 is a graph showing the output power with respect to the input power of the amplifier 5003 and the efficiency. In order to increase the efficiency of the amplifier 5003, it is better that the input power and the output power are large. That is, when the input power is Pin2, the output power is Pout2, and the efficiency at this time is η2. However, at such an operating point, if a signal whose envelope fluctuates is input, the signal will be distorted and cannot be actually used. Therefore, in order to reduce distortion, it is necessary to reduce input power and output power. At this time, the efficiency becomes low. That is, when the input power is Pin1, the output power is Pout1 and the efficiency is η1.
An object of the present invention is to provide a data converter, a signal generator, a transmitter, a communication device, and a data conversion method that can suppress the influence of nonlinearity of an amplifier and have high efficiency.

上記課題を解決するために、第1の本発明は、IデータおよびQデータを有するパラレルデータが入力されるパラレルデータ入力端子と、
前記パラレルデータ入力端子に接続された演算回路と、
前記演算回路の出力側に接続された第1ベクトル量子化器と、
前記第1ベクトル量子化器の出力側に接続された出力端子と、を備え、
前記Iデータおよび前記Qデータは所定のベクトルを形成しており、
前記演算回路は、第1入力端子および第2入力端子を有する、第1ベクトル引き算器と、 前記第1ベクトル引き算器の出力側に接続されたベクトル積分器とを備える単位回路が、n(nは自然数)個接続されたものであり、
前記出力端子の出力および/または前記各ベクトル積分器の出力は、前記各単位回路の第1ベクトル引き算器の第2入力端子に入力され、
前記パラレルデータ入力端子は、第一番目の単位回路の第1ベクトル引き算器の第1入力端子に接続され、
前記単位回路どうしは、ベクトル積分器の出力端子と第1ベクトル引き算器の第1入力端子とが接続され、
前記第1ベクトル引き算器は、前記第1入力端子から入力されたパラレルデータのなすベクトルから前記第2入力端子に入力されたパラレルデータのなすベクトルを引き算したパラレルデータを出力し、
前記ベクトル積分器は、入力された前記パラレルデータで構成されるベクトルを積分し、
前記第1ベクトル量子化器は、入力されたベクトルの少なくとも大きさに関して量子化された所定の値を出力する、データ変換器である。
In order to solve the above problem, a first aspect of the present invention provides a parallel data input terminal to which parallel data having I data and Q data is input,
An arithmetic circuit connected to the parallel data input terminal;
A first vector quantizer connected to an output side of the arithmetic circuit;
An output terminal connected to the output side of the first vector quantizer;
The I data and the Q data form a predetermined vector,
The arithmetic circuit includes a first vector subtracter having a first input terminal and a second input terminal, and a unit circuit including a vector integrator connected to an output side of the first vector subtractor, wherein n (n Is a natural number) connected,
An output of the output terminal and / or an output of each of the vector integrators is input to a second input terminal of a first vector subtracter of each of the unit circuits,
The parallel data input terminal is connected to a first input terminal of a first vector subtracter of a first unit circuit,
The unit circuits have an output terminal of a vector integrator connected to a first input terminal of a first vector subtracter,
The first vector subtractor outputs parallel data obtained by subtracting a vector formed by the parallel data input to the second input terminal from a vector formed by the parallel data input from the first input terminal,
The vector integrator integrates a vector composed of the input parallel data,
The first vector quantizer is a data converter that outputs a predetermined value quantized with respect to at least the magnitude of the input vector.

第2の本発明は、前記第1ベクトル量子化器は、入力されるベクトルと同じ位相のベクトルを出力する、第1の本発明のデータ変換器である。   The second invention is the data converter according to the first invention, wherein the first vector quantizer outputs a vector having the same phase as an input vector.

第3の本発明は、前記第1ベクトル量子化器へ入力されたベクトルの大きさが所定の閾値以上のときは、前記第1ベクトル量子化器は、その大きさが前記所定の閾値であり、その位相が前記入力されたベクトルと等しいベクトルを出力し、
前記第1ベクトル量子化器へ入力されたベクトルの大きさが所定の閾値より小さいときは、前記第1ベクトル量子化器は、ゼロベクトルを出力する、第1の本発明のデータ変換器である。
According to a third aspect of the present invention, when the magnitude of the vector input to the first vector quantizer is equal to or larger than a predetermined threshold, the first vector quantizer has a magnitude equal to the predetermined threshold. Output a vector whose phase is equal to the input vector,
When the magnitude of the vector input to the first vector quantizer is smaller than a predetermined threshold, the first vector quantizer is a data converter according to the first aspect of the present invention that outputs a zero vector. .

第4の本発明は、前記第1ベクトル量子化器は、ベクトルの大きさ、位相の両方に関して量子化する、第1の本発明のデータ変換器である。   A fourth invention is the data converter according to the first invention, wherein the first vector quantizer quantizes both the magnitude and the phase of a vector.

第5の本発明は、所定のベクトルを有するパラレルデータが入力されるパラレルデータ入力端子と、
第1入力端子および第2入力端子を有し、前記パラレルデータ入力端子に前記第1入力 端子が接続された第1ベクトル引き算器と、
前記第1ベクトル引き算器の出力側に接続された第2ベクトル量子化器と、
前記第2ベクトル量子化器の出力側に接続された出力端子とを具備し、
前記第2ベクトル量子化器は、入力されたベクトルの少なくとも大きさに関して量子化された所定の値を出力し、
前記量子化された所定の値は前記第1ベクトル引き算器の第2入力端子へ入力され、
前記第1ベクトル引き算器は、前記第1入力端子に入力された前記パラレルデータのなすベクトルから前記第2入力端子に入力されたパラレルデータのなすベクトルを引き算したパラレルデータを出力する、データ変換器である。
A fifth aspect of the present invention provides a parallel data input terminal to which parallel data having a predetermined vector is input,
A first vector subtractor having a first input terminal and a second input terminal, wherein the first input terminal is connected to the parallel data input terminal;
A second vector quantizer connected to the output of the first vector subtractor;
An output terminal connected to an output side of the second vector quantizer;
The second vector quantizer outputs a predetermined value quantized with respect to at least the magnitude of the input vector;
The quantized predetermined value is input to a second input terminal of the first vector subtractor,
A data converter that outputs parallel data obtained by subtracting a vector formed by the parallel data input to the second input terminal from a vector formed by the parallel data input to the first input terminal; It is.

第6の本発明は、前記第2ベクトル量子化器は、入力されるベクトルと同じ位相のベクトルを出力する、第5の本発明のデータ変換器である。   A sixth invention is the data converter according to the fifth invention, wherein the second vector quantizer outputs a vector having the same phase as the input vector.

第7の本発明は、前記第2ベクトル量子化器は、ベクトルの大きさ、位相の両方に関して量子化する、第5の本発明のデータ変換器である。   A seventh invention is the data converter according to the fifth invention, wherein the second vector quantizer quantizes both the magnitude and the phase of the vector.

第8の本発明は、第1入力端子および第2入力端子を有し、前記第2ベクトル量子化器の出力側に前記第1入力端子が接続された第2ベクトル引き算器をさらに備え、
前記第1ベクトル引き算器の出力は前記第2ベクトル引き算器の第2入力端子にも接続され、
前記第2ベクトル引き算器は、前記第2ベクトル引き算器の第1入力端子に入力されたパラレルデータのなすベクトルから前記第2ベクトル引き算器の第2入力端子に入力されたパラレルデータのなすベクトルを引き算したパラレルデータを出力し、
前記第2ベクトル量子化器の出力が、前記第2ベクトル引き算器を介して前記第1ベクトル引き算器の第2入力端子に入力される、第5の本発明のデータ変換器である。
An eighth aspect of the present invention further includes a second vector subtracter having a first input terminal and a second input terminal, wherein the second input terminal is connected to the output side of the second vector quantizer.
An output of the first vector subtractor is also connected to a second input terminal of the second vector subtractor;
The second vector subtracter converts a vector formed by the parallel data input to the second input terminal of the second vector subtracter from a vector formed by the parallel data input to the first input terminal of the second vector subtractor. Output the subtracted parallel data,
A fifth data converter according to the present invention, wherein an output of the second vector quantizer is input to a second input terminal of the first vector subtractor via the second vector subtractor.

第9の本発明は、前記第1ベクトル引き算器は、第1データが入力される第1入力端子および第2入力端子を有する第1スカラー引き算器と、前記第1データと直交する関係にある第2データが入力される第1入力端子および第2入力端子を有する第2スカラー引き算器と、を有し、
前記ベクトル積分器は、前記第1スカラー引き算器の出力に接続された第1スカラー積分器と、前記第2スカラー引き算器の出力に接続された第2スカラー積分器と、を有し、
前記第1ベクトル量子化器は、前記第1スカラー積分器の出力、および前記第2スカラー積分器の出力が直交座標系のデータとしてそれぞれ入力され、前記入力された直交座標系のデータを極座標系のデータに変換し、前記極座標系のデータを振幅データおよび位相データとして出力する第1座標変換器と、前記第1座標変換器から出力される少なくとも振幅データを量子化する第1スカラー量子化器と、前記第1スカラー量子化器の出力側および/または前記第1座標変換器の出力側に接続され、極座標系のデータとして、前記第1スカラー量子化器および/または前記第1座標変換器から出力された、振幅データおよび位相データから、直交座標系のデータとして、前記第1データに対応する第3データ、および前記第2データに対応する第4データを出力する第2座標変換器と、を有し、
前記第1スカラー量子化器は、前記第1座標変換器の出力側に接続され、所定の値として量子化された、少なくとも振幅データを出力し、
前記出力端子は、前記第2座標変換器に接続され、前記第3データを出力する第1出力端子と、前記第2座標変換器に接続され、前記第4データを出力する第2出力端子と、を有し、
前記第3データまたは前記各第1スカラー積分器の出力のうちの少なくともいずれかが前記各第1スカラー引き算器のうちの少なくともいずれかの第2入力端子に入力され、前記第4データまたは前記各第2スカラー積分器の出力のうちの少なくともいずれかが前記第2スカラー引き算器のうちの少なくともいずれかの第2入力端子に入力される、第1の本発明のデータ変換器である。
In a ninth aspect of the present invention, the first vector subtracter is orthogonal to the first data, the first vector subtracter having a first input terminal and a second input terminal to which first data is input. A second scalar subtractor having a first input terminal to which the second data is input and a second input terminal;
The vector integrator has a first scalar integrator connected to the output of the first scalar subtractor, and a second scalar integrator connected to the output of the second scalar subtractor,
The first vector quantizer receives the output of the first scalar integrator and the output of the second scalar integrator as data of a rectangular coordinate system, and converts the input data of the rectangular coordinate system into a polar coordinate system. And a first scalar quantizer for quantizing at least the amplitude data output from the first coordinate converter, the first coordinate converter outputting the polar coordinate system data as amplitude data and phase data. Connected to the output side of the first scalar quantizer and / or the output side of the first coordinate converter, and as the data of the polar coordinate system, the first scalar quantizer and / or the first coordinate converter From the amplitude data and the phase data output from the third data corresponding to the first data and the second data as the data of the rectangular coordinate system. And a second coordinate converter for outputting a fourth data, and
The first scalar quantizer is connected to an output side of the first coordinate converter, and outputs at least amplitude data quantized as a predetermined value;
A first output terminal connected to the second coordinate converter and outputting the third data; a second output terminal connected to the second coordinate converter and outputting the fourth data; , And
At least one of the third data or the output of each of the first scalar integrators is input to at least a second input terminal of each of the first scalar subtractors, and the fourth data or each of the fourth scalar integrators is input. A data converter according to the first aspect of the present invention, wherein at least one of the outputs of the second scalar integrator is input to at least one of the second input terminals of the second scalar subtractor.

第10の本発明は、前記nは1であり、
前記第3データが前記第1スカラー引き算器の第2入力端子に入力され、前記第1スカラー引き算器は、前記第1データから前記第3データを引き算し、前記引き算されたデータが前記第1スカラー積分器に出力され、
前記第4データが前記第2スカラー引き算器の第2入力端子に入力され、前記第2スカラー引き算器は、前記第2データから前記第4データを引き算し、前記引き算されたデータが前記第2スカラー積分器に出力される、第9の本発明のデータ変換器である。
In a tenth aspect, the n is 1.
The third data is input to a second input terminal of the first scalar subtractor, and the first scalar subtracter subtracts the third data from the first data, and the subtracted data is the first data. Output to the scalar integrator,
The fourth data is input to a second input terminal of the second scalar subtractor, and the second scalar subtracter subtracts the fourth data from the second data, and the subtracted data is the second data. A ninth data converter according to the present invention, which is output to a scalar integrator.

第11の本発明は、前記第1ベクトル量子化器は、入力されるベクトルと同じ位相のベクトルを出力する、第10の本発明のデータ変換器である。   An eleventh invention is the data converter according to the tenth invention, wherein the first vector quantizer outputs a vector having the same phase as an input vector.

第12の本発明は、前記第1ベクトル量子化器は、前記振幅データを量子化し、かつ前記位相データを量子化する、第10の本発明のデータ変換器である。   A twelfth invention is the data converter according to the tenth invention, wherein the first vector quantizer quantizes the amplitude data and quantizes the phase data.

第13の本発明は、前記第1ベクトル引き算器は、第1データが入力される第1入力端子および第2入力端子を有する第1スカラー引き算器と、前記第1データと直交する関係にある第2データが入力される第1入力端子および第2入力端子を有する第2スカラー引き算器と、を有し、
前記第2ベクトル量子化器は、前記第1スカラー引き算器の出力および前記第2スカラー引き算器の出力が直交座標系のデータとしてそれぞれ入力され、前記入力された直交座標系のデータを極座標系のデータに変換し、前記極座標系のデータを振幅データおよび位相データとして出力する第1座標変換器と、前記第1座標変換器から出力される少なくとも振幅データを量子化する第2スカラー量子化器と、前記第2スカラー量子化器および/または前記第1座標変換器から出力された、振幅データおよび位相データが極座標系のデータから直交座標系のデータに変換されて、前記第1データに対応する第3データ、および前記第2データに対応する第4データを出力する第2座標変換器と、を有し、
前記第2スカラー量子化器は、前記第1座標変換器の出力側に接続され、所定の値として量子化された、少なくとも振幅データを出力し、
前記出力端子は、前記第2座標変換器に接続された、前記第3データを出力する第1出力端子と、前記第2座標変換器に接続され、前記第4データを出力する第2出力端子とを有し、
前記第3データが前記第1スカラー引き算器の第2入力端子に入力され、前記第1スカラー引き算器は、前記第1データから前記第3データを引き算し、前記引き算されたデータが前記第1座標変換器の一方の入力に入力され、
前記第4データが前記第2スカラー引き算器の第2入力端子に入力され、前記第2スカラー引き算器は、前記第2データから前記第4データを引き算し、前記引き算されたデータが前記第1座標変換器の他方の入力に入力される、第5の本発明のデータ変換器である。
In a thirteenth aspect of the present invention, the first vector subtracter is orthogonal to the first data, the first scalar subtractor having a first input terminal and a second input terminal to which first data is input. A second scalar subtractor having a first input terminal to which the second data is input and a second input terminal;
The second vector quantizer receives the output of the first scalar subtractor and the output of the second scalar subtractor as data of a rectangular coordinate system, and converts the input data of the rectangular coordinate system into a polar coordinate system. A first coordinate converter for converting the data into polar data and outputting the data in the polar coordinate system as amplitude data and phase data; and a second scalar quantizer for quantizing at least the amplitude data output from the first coordinate converter. The amplitude data and the phase data output from the second scalar quantizer and / or the first coordinate converter are converted from the data in the polar coordinate system into the data in the rectangular coordinate system, and correspond to the first data. A second coordinate converter that outputs third data and fourth data corresponding to the second data,
The second scalar quantizer is connected to an output side of the first coordinate converter, and outputs at least amplitude data quantized as a predetermined value;
The output terminal is connected to the second coordinate converter, a first output terminal for outputting the third data, and a second output terminal connected to the second coordinate converter, for outputting the fourth data. And having
The third data is input to a second input terminal of the first scalar subtractor, and the first scalar subtracter subtracts the third data from the first data, and the subtracted data is the first data. Input to one input of the coordinate converter,
The fourth data is input to a second input terminal of the second scalar subtractor, and the second scalar subtracter subtracts the fourth data from the second data, and the subtracted data is the first data. A fifth data converter according to the present invention, which is input to the other input of the coordinate converter.

第14の本発明は、前記第2ベクトル量子化器は、入力されるベクトルと同じ位相のベクトルを出力する、第13の本発明のデータ変換器である。   The fourteenth invention is the data converter according to the thirteenth invention, wherein the second vector quantizer outputs a vector having the same phase as the input vector.

第15の本発明は、前記第2ベクトル量子化器は、前記振幅データをベクトルの大きさに関して量子化し、かつ前記位相データをベクトルの位相に関して量子化する、第13の本発明のデータ変換器である。   A fifteenth aspect of the present invention is the data converter according to the thirteenth aspect, wherein the second vector quantizer quantizes the amplitude data with respect to the magnitude of the vector and quantizes the phase data with respect to the phase of the vector. It is.

第16の本発明は、前記第1ベクトル引き算器は、第1データが入力される第1入力端子、および第2入力端子を有する第1スカラー引き算器と、前記第1データと直交する関係にある第2データが入力される第1入力端子および第2入力端子を有する第2スカラー引き算器と、を有し、
前記第2ベクトル量子化器は、前記第1スカラー引き算器の出力および前記第2スカラー引き算器の出力が直交座標系のデータとしてそれぞれ入力され、前記入力された直交座標系のデータを極座標系のデータに変換し、前記極座標系のデータを振幅データおよび位相データとして出力する第1座標変換器と、前記第1座標変換器から出力される少なくとも振幅データを量子化する第2スカラー量子化器と、前記第2スカラー量子化器および/または前記第1座標変換器から出力された、振幅データおよび位相データが極座標系のデータから、直交座標系のデータに変換されて、前記第1データに対応する第3データ、および前記第2データに対応する第4データを出力する第2座標変換器と、を有し、
前記第2スカラー量子化器は、前記第1座標変換器の出力側に接続され、所定の値として量子化された、少なくとも振幅データを出力し、
前記第2ベクトル引き算器は、前記第3データがその第1入力端子に入力され、前記第1スカラー引き算器からの出力データがその第2入力端子に入力され、前記第3データから前記第1スカラー引き算器からの出力データが引き算されて第5データとして出力する第3スカラー引き算器と、前記第4データがその第1入力端子に入力され、前記第2スカラー引き算器からの出力データがその第2入力端子に入力され、前記第4データから前記第2スカラー引き算器からの出力データが引き算されて第6データとして出力する第4スカラー引き算器と、を有し、
前記第5データが前記第1スカラー引き算器の第2入力端子に入力され、前記第1スカラー引き算器は、前記第1データから前記第5データを引き算し、前記引き算されたデータが前記第1座標変換器の一方の入力に入力され、
前記第6データが前記第2スカラー引き算器の第2入力端子に入力され、前記第2スカラー引き算器は、前記第2データから前記第6データを引き算し、前記引き算されたデータが前記第1座標変換器の他方の入力に入力される、第8の本発明のデータ変換器である。
In a sixteenth aspect of the present invention, the first vector subtracter has a first scalar subtracter having a first input terminal to which first data is input and a second input terminal, and a first scalar subtractor having a relationship orthogonal to the first data. A second scalar subtractor having a first input terminal and a second input terminal to which certain second data is input,
The second vector quantizer receives the output of the first scalar subtractor and the output of the second scalar subtractor as data of a rectangular coordinate system, and converts the input data of the rectangular coordinate system into a polar coordinate system. A first coordinate converter that converts the data into data and outputs the data of the polar coordinate system as amplitude data and phase data, and a second scalar quantizer that quantizes at least the amplitude data output from the first coordinate converter. The amplitude data and the phase data output from the second scalar quantizer and / or the first coordinate converter are converted from the data of the polar coordinate system to the data of the orthogonal coordinate system, and correspond to the first data. And a second coordinate converter that outputs fourth data corresponding to the second data.
The second scalar quantizer is connected to an output side of the first coordinate converter, and outputs at least amplitude data quantized as a predetermined value;
The second vector subtracter receives the third data at its first input terminal, receives output data from the first scalar subtractor at its second input terminal, and converts the third data into the first data. A third scalar subtractor for subtracting output data from the scalar subtractor and outputting as fifth data, the fourth data being input to a first input terminal thereof, and an output data from the second scalar subtractor being A fourth scalar subtractor that is input to a second input terminal and subtracts output data from the second scalar subtractor from the fourth data and outputs the result as sixth data;
The fifth data is input to a second input terminal of the first scalar subtractor, and the first scalar subtracter subtracts the fifth data from the first data, and the subtracted data is the first data. Input to one input of the coordinate converter,
The sixth data is input to a second input terminal of the second scalar subtractor, and the second scalar subtracter subtracts the sixth data from the second data, and the subtracted data is the first data. An eighth data converter according to the present invention, which is input to the other input of the coordinate converter.

第17の本発明は、前記第2ベクトル量子化器は、入力されるベクトルと同じ位相のベクトルを出力する、第16の本発明のデータ変換器である。   A seventeenth invention is the data converter according to the sixteenth invention, wherein the second vector quantizer outputs a vector having the same phase as an input vector.

第18の本発明は、前記第2ベクトル量子化器は、前記振幅データをベクトルの大きさに関して量子化し、かつ前記位相データをベクトルの位相に関して量子化する、第16の本発明のデータ変換器である。   In an eighteenth aspect of the present invention, the second vector quantizer quantizes the amplitude data with respect to the magnitude of the vector and quantizes the phase data with respect to the phase of the vector. It is.

第19の本発明は、前記第1ベクトル量子化器は、n個の閾値を有しており、
前記第1ベクトル量子化器への入力ベクトルの大きさが、前記n個の閾値のうち、最も大きい閾値より大きいときは、その大きさが前記最も大きい閾値の大きさで、その位相が前記入力ベクトルと等しいベクトルを出力し、
前記第1ベクトル量子化器への入力ベクトルの大きさが、前記n個の閾値のうち、最も小さい閾値より小さいときは、ゼロベクトルを出力し、
前記第1ベクトル量子化器への入力ベクトルの大きさが、前記n個の閾値のうち、最も小さい閾値と最も大きい閾値との間にあるときは、前記入力ベクトルの大きさより小さい閾値のうち最も大きい閾値をその振幅とし、その位相が前記入力ベクトルと等しいベクトルを出力する、第1または10の本発明のデータ変換器である。
In a nineteenth aspect of the present invention, the first vector quantizer has n threshold values,
When the magnitude of the input vector to the first vector quantizer is larger than the largest threshold among the n thresholds, the magnitude is the magnitude of the largest threshold and the phase is Outputs a vector equal to the vector,
When the magnitude of the input vector to the first vector quantizer is smaller than the smallest threshold value among the n threshold values, a zero vector is output;
When the magnitude of the input vector to the first vector quantizer is between the smallest threshold and the largest threshold among the n thresholds, the largest of the thresholds smaller than the magnitude of the input vector is The first or tenth data converter of the present invention outputs a vector having a large threshold value as its amplitude and a phase equal to the input vector.

第20の本発明は、前記第2ベクトル量子化器は、所定の振幅を有し、位相が前記入力ベクトルと等しいベクトルを出力する、第5または8の本発明のデータ変換器である。   The twentieth invention is the data converter according to the fifth or eighth invention, wherein the second vector quantizer outputs a vector having a predetermined amplitude and a phase equal to the input vector.

第21の本発明は、前記第2ベクトル量子化器は、入力されるベクトルがa、b(a、bは負でない実数、a<b)の中間値よりも小さい場合は、aを出力し、前記中間値以上のときはbを出力する、第5または8の本発明のデータ変換器である。   In a twenty-first aspect of the present invention, the second vector quantizer outputs a when the input vector is smaller than an intermediate value between a and b (a and b are real numbers that are not negative and a <b). The fifth or eighth data converter according to the present invention, which outputs b when the value is equal to or larger than the intermediate value.

第22の本発明は、第1または5の本発明のデータ変換器と、
前記データ変換器からの出力を直交変調する直交変調部と、を備える信号発生器である。
A twenty-second invention provides a data converter according to the first or fifth invention,
A quadrature modulator for quadrature modulating an output from the data converter.

第23の本発明は、前記データ変換器がデジタル信号処理で実現されている、第22の本発明の信号発生器である。   A twenty-third invention is the signal generator according to the twenty-second invention, wherein the data converter is realized by digital signal processing.

第24の本発明は、第22の本発明の信号発生器と、
前記信号発生器の直交変調部に直接または間接的に接続された増幅器と、
前記増幅器に接続されたバンドパスフィルタと、
前記バンドパスフィルタに直接または間接的に接続されたアンテナとを備える、送信機である。
A twenty-fourth aspect of the present invention provides the signal generator of the twenty-second aspect,
An amplifier directly or indirectly connected to the quadrature modulator of the signal generator;
A bandpass filter connected to the amplifier;
An antenna directly or indirectly connected to the bandpass filter.

第25の本発明は、前記データ変換器の出力側および前記直交変調部の入力側の間に設置され、前記データ変換器から出力される信号をローパスフィルタリングして前記直交変調部に伝達するためのローパスフィルタをさらに備える、第24の本発明の送信機である。   A twenty-fifth aspect of the present invention is provided between the output side of the data converter and the input side of the quadrature modulation section, for low-pass filtering a signal output from the data converter and transmitting the signal to the quadrature modulation section. The transmitter according to the twenty-fourth aspect of the present invention, further comprising:

第26の本発明は、前記送信機から出力する変調波の種類に応じて、前記所定の値が制御される、第24の本発明の送信機である。   A twenty-sixth aspect of the present invention is the transmitter according to the twenty-fourth aspect of the present invention, wherein the predetermined value is controlled according to a type of a modulated wave output from the transmitter.

第27の本発明は、出力される信号の周波数に応じて、前記バンドパスフィルタの通過周波数が制御される、第24の本発明の送信機である。   A twenty-seventh aspect of the present invention is the transmitter according to the twenty-fourth aspect, wherein a pass frequency of the band-pass filter is controlled according to a frequency of an output signal.

第28の本発明は、前記データ変換器は、前記増幅器の非線形性を補償するデータを発生させる、第24の本発明の送信機である。   A twenty-eighth invention is the transmitter according to the twenty-fourth invention, wherein the data converter generates data for compensating for the nonlinearity of the amplifier.

第29の本発明は、パラレルデータを作成するためのデータ生成部と、
前記データ生成部に接続された第1または5の本発明のデータ変換器と、
前記データ変換器に接続された第1変調器と、
前記第1変調器に接続された第1増幅器と、
前記データ生成部に一方の入力側が接続されている第3ベクトル引き算器と、
前記第3ベクトル引き算器の出力側に接続された第2の変調器と、
前記第2の変調器に接続された第2の増幅器と、
前記第1の増幅器の出力側、および前記第2の増幅器の出力側がそれぞれ入力として接続され、前記第1の増幅器の出力および前記第2の増幅器の出力を合成して前記合成された信号を出力する合成器と、
前記合成器の出力側に接続されたアンテナとを備え、
前記データ変換器の出力は前記第3ベクトル引き算器のもう一方の入力側へも接続されており、
前記第3ベクトル引き算器は、前記データ変換器により変換されたパラレルデータから、前記データ生成器で生成されたパラレルデータを引くことにより、量子化雑音データを出力し、
前記合成は、前記量子化雑音データに対して、実質上等振幅、逆位相でなされる、送信機である。
A twenty-ninth aspect of the present invention provides a data generation unit for generating parallel data,
A first or fifth data converter of the present invention connected to the data generator;
A first modulator connected to the data converter;
A first amplifier connected to the first modulator;
A third vector subtractor having one input connected to the data generator;
A second modulator connected to the output of the third vector subtractor;
A second amplifier connected to the second modulator;
The output side of the first amplifier and the output side of the second amplifier are connected as inputs, respectively, and the output of the first amplifier and the output of the second amplifier are combined to output the combined signal. Synthesizer,
An antenna connected to the output side of the synthesizer,
The output of the data converter is also connected to the other input of the third vector subtractor;
The third vector subtractor outputs quantization noise data by subtracting the parallel data generated by the data generator from the parallel data converted by the data converter.
The transmitter, wherein the combining is performed on the quantized noise data with substantially equal amplitude and opposite phase.

第30の本発明は、第25の本発明の送信機と、信号を受信するための受信機と、信号を送信および/または受信するためのアンテナとを備える通信機器である。   A thirtieth invention is a communication device comprising the transmitter according to the twenty-fifth invention, a receiver for receiving a signal, and an antenna for transmitting and / or receiving a signal.

第31の本発明は、IデータおよびQデータを有するパラレルデータをパラレルデータ入力端子に入力する工程と、
前記パラレルデータ入力端子に接続された演算回路において、ベクトル引き算工程とベクトル積分工程との演算工程をn(nは自然数)回行う工程と、
前記演算回路から出力されたベクトルの少なくとも大きさに関して量子化された所定の値を出力する工程と、を備え、
前記Iデータおよび前記Qデータは所定のベクトルを形成しており、
前記ベクトル引き算工程は、入力されたパラレルデータのなすベクトルから前記演算回路の出力ベクトルおよび/または前記各ベクトル積分の出力ベクトルを引き算したパラレルデータを出力する工程を有し、
前記ベクトル積分工程は、入力された前記パラレルデータで構成されるベクトルを積分する工程を有する、データ変換方法である。
A thirty-first aspect of the present invention provides a step of inputting parallel data having I data and Q data to a parallel data input terminal,
A step of performing n (n is a natural number) arithmetic steps of a vector subtraction step and a vector integration step in an arithmetic circuit connected to the parallel data input terminal;
Outputting a predetermined value quantized with respect to at least the magnitude of the vector output from the arithmetic circuit,
The I data and the Q data form a predetermined vector,
The vector subtraction step includes a step of outputting parallel data obtained by subtracting an output vector of the arithmetic circuit and / or an output vector of each vector integration from a vector formed by the input parallel data,
The vector integration step is a data conversion method including a step of integrating a vector constituted by the input parallel data.

本発明によれば、増幅器の非線形性の影響を抑制することができる、効率が高い、データ変換器、信号発生器、送信機、通信機器、データ変換方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the data converter, the signal generator, the transmitter, the communication apparatus, and the data conversion method which can suppress the influence of the nonlinearity of an amplifier and have high efficiency can be provided.

(実施の形態1)
本発明の実施の形態1について図1を用いて説明する。図1において、本発明のパラレルデータ入力端子の一例である入力端子101に、本発明の第1ベクトル引き算器の一例であるベクトル引き算器102の第1入力端子801が接続され、ベクトル引き算器102の出力に、本発明のベクトル積分器の一例であるベクトル積分器103が接続され、ベクトル積分器103の出力に、本発明の第1ベクトル量子化器の一例であるベクトル量子化器104が接続され、その出力が出力端子105に接続されている。また、ベクトル量子化器104の出力は、ベクトル引き算器102の、第2入力端子802に入力される。
(Embodiment 1)
Embodiment 1 of the present invention will be described with reference to FIG. In FIG. 1, a first input terminal 801 of a vector subtracter 102 which is an example of a first vector subtracter of the present invention is connected to an input terminal 101 which is an example of a parallel data input terminal of the present invention. Is connected to a vector integrator 103 which is an example of a vector integrator of the present invention, and an output of the vector integrator 103 is connected to a vector quantizer 104 which is an example of a first vector quantizer of the present invention. The output is connected to the output terminal 105. The output of the vector quantizer 104 is input to a second input terminal 802 of the vector subtracter 102.

次に動作を説明する。入力端子101にはパラレルデータが入力される。ここでは、これらをIデータ(in-phase data)、Qデータ(quadrature-phasedata)とする。Iデータ、Qデータはベクトル引き算器102を経由して、ベクトル積分器103に入力される。ベクトル積分器103ではIデータ、Qデータのなすベクトルをベクトル演算で積分していく。この積分結果はベクトル量子化器104に入力される。   Next, the operation will be described. Parallel data is input to the input terminal 101. Here, these are I data (in-phase data) and Q data (quadrature-phase data). The I data and Q data are input to the vector integrator 103 via the vector subtracter 102. The vector integrator 103 integrates a vector formed by the I data and the Q data by a vector operation. The result of this integration is input to the vector quantizer 104.

まず、ベクトル量子化器104がベクトルの大きさに関して量子化する場合について述べる。0<a(aは実数)としたとき、ベクトル量子化器104への入力ベクトルの大きさによって、0またはaの大きさを持ったベクトルを出力する。量子化の方法として例えば、入力ベクトルの大きさが閾値であるaより小さいときは、出力ベクトルの大きさを0とし(図2(a)参照)、aより小さくないときは出力ベクトルの大きさをaとする(図2(b)参照)。この出力ベクトルの位相については特に制限はないが、ベクトル量子化器104への入力ベクトルの位相と同じ位相とするのが、典型的な例として考えられる。この出力は、出力端子105から出力され、同時にベクトル引き算器102で引き算処理される。ベクトル引き算器では具体的には、入力端子101から入力されたベクトルから、ベクトル量子化器104から出力されたベクトルを、ベクトル演算で引く、という動作を行なう。変調波をπ/4シフトQPSKとしてルートレイズドコサインフィルタをかけたときの入力端子101に入力されるパラレルデータI,Qの関係を図示すると、横軸をIデータ、縦軸をQデータとしたとき、図3のようになり、出力端子105から出力されるパラレルデータをI’データ、Q’データとすると、それらの関係を図示すると横軸をI’データ、縦軸をQ’データとしたとき、図4のようになる。   First, the case where the vector quantizer 104 quantizes the magnitude of a vector will be described. When 0 <a (a is a real number), a vector having a magnitude of 0 or a is output depending on the magnitude of the input vector to the vector quantizer 104. As a quantization method, for example, when the size of the input vector is smaller than a which is the threshold value, the size of the output vector is set to 0 (see FIG. 2A). When the size is not smaller than a, the size of the output vector is set. Is defined as a (see FIG. 2B). Although there is no particular limitation on the phase of this output vector, it is typically considered that the phase is the same as the phase of the input vector to the vector quantizer 104. This output is output from an output terminal 105, and is simultaneously subjected to a subtraction process by a vector subtractor 102. Specifically, the vector subtractor performs an operation of subtracting a vector output from the vector quantizer 104 from a vector input from the input terminal 101 by a vector operation. The relationship between the parallel data I and Q input to the input terminal 101 when the modulated wave is subjected to a root raised cosine filter with π / 4 shift QPSK is shown. FIG. 3 shows that the parallel data output from the output terminal 105 is I ′ data and Q ′ data, and the relationship between them is illustrated when the horizontal axis is I ′ data and the vertical axis is Q ′ data. , As shown in FIG.

これらのデータ変換を具現化する回路の一例について図5を用いて説明する。図5において、入力端子401に本発明の第1スカラー引き算器の一例であるスカラー引き算器403の第1入力端子811が接続され、入力端子402に本発明の第2スカラー引き算器の一例であるスカラー引き算器404の第1入力端子813が接続されている。スカラー引き算器403、404の出力には、本発明の第1スカラー積分器の一例であるスカラー積分器405、本発明の第2スカラー積分器の一例であるスカラー積分器406がそれぞれ接続されている。スカラー積分器405、406の出力は、本発明の第1座標変換器の一例である座標変換器407の2つの入力に、それぞれ直交座標系のデータとして入力されている。座標変換器407の一方の出力に本発明の第1スカラー量子化器の一例としてスカラー量子化器408が接続されている。スカラー量子化器408の出力と座標変換器407のもう一方の出力が、本発明の第2座標変換器の一例である座標変換器409の2つの入力にそれぞれ接続されている。座標変換器409の2つの出力は、スカラー引き算器403の第2入力端子812、およびスカラー引き算器404の第2入力端子814に接続されている。また、座標変換器409の2つの出力は、それぞれ本発明の第1出力端子の一例である出力端子410、および本発明の第2出力端子の一例である出力端子411に接続されている。ここで、本発明の第1ベクトル量子化器は、座標変換器407、スカラー量子化器408、および座標変換器409に対応する。   An example of a circuit for implementing these data conversions will be described with reference to FIG. In FIG. 5, a first input terminal 811 of a scalar subtractor 403 which is an example of a first scalar subtractor of the present invention is connected to an input terminal 401, and an example of a second scalar subtractor of the present invention is connected to an input terminal 402. The first input terminal 813 of the scalar subtractor 404 is connected. The outputs of the scalar subtractors 403 and 404 are connected to a scalar integrator 405 as an example of a first scalar integrator of the present invention and a scalar integrator 406 as an example of a second scalar integrator of the present invention, respectively. . Outputs of the scalar integrators 405 and 406 are respectively input as data of a rectangular coordinate system to two inputs of a coordinate converter 407 which is an example of the first coordinate converter of the present invention. One output of the coordinate converter 407 is connected to a scalar quantizer 408 as an example of the first scalar quantizer of the present invention. The output of the scalar quantizer 408 and the other output of the coordinate converter 407 are connected to two inputs of a coordinate converter 409, which is an example of the second coordinate converter of the present invention. Two outputs of the coordinate converter 409 are connected to a second input terminal 812 of the scalar subtractor 403 and a second input terminal 814 of the scalar subtractor 404. Two outputs of the coordinate converter 409 are connected to an output terminal 410, which is an example of a first output terminal of the present invention, and an output terminal 411, which is an example of a second output terminal of the present invention. Here, the first vector quantizer of the present invention corresponds to the coordinate transformer 407, the scalar quantizer 408, and the coordinate transformer 409.

次に動作を説明する。入力端子401、402に本発明の第1データの一例であるIデータ、およびIデータに直交する本発明の第2データの一例であるQデータがそれぞれ入力される。入力端子401に入力されたIデータは、スカラー引き算器403を経由してスカラー積分器405で積分され、座標変換器407へ入力される。入力端子402に入力されたQデータも同様の処理をされ、座標変換器407のもう一方の入力に入力される。座標変換器407では直交座標系から極座標系(振幅、位相)への変換が行われる。すなわちスカラー積分器405、406の出力をそれぞれI2、Q2とすると、このI2、Q2というデータを(数1)および(数2)に基づきM、θというデータに変換する。なおここでMはI2、Q2の大きさ(振幅)であり、
(数1)
M=(I2+Q21/2
θはI2、Q2のなす角度であり、
(数2)
θ=Arctan(Q2/I2)
と表される。
Next, the operation will be described. I data, which is an example of the first data of the present invention, and Q data, which is an example of the second data of the present invention, which are orthogonal to the I data, are input to input terminals 401 and 402, respectively. The I data input to the input terminal 401 is integrated by the scalar integrator 405 via the scalar subtractor 403 and input to the coordinate converter 407. The same processing is performed on the Q data input to the input terminal 402, and the Q data is input to the other input of the coordinate converter 407. The coordinate converter 407 performs conversion from a rectangular coordinate system to a polar coordinate system (amplitude, phase). That is, assuming that the outputs of the scalar integrators 405 and 406 are I2 and Q2, respectively, the data I2 and Q2 are converted into data M and θ based on (Equation 1) and (Equation 2). Here, M is the magnitude (amplitude) of I2 and Q2,
(Equation 1)
M = (I2 2 + Q2 2 ) 1/2
θ is the angle between I2 and Q2,
(Equation 2)
θ = Arctan (Q2 / I2)
It is expressed as

座標変換器407から出力された振幅データはスカラー量子化器408へ入力される。スカラー量子化器408は、入力される信号を量子化する。具体的には、例えば、スカラー量子化器408では入力信号がある所定の値a以上のときは、本発明の所定の値の一例であるaを出力し、それ以外は0を出力する。スカラー量子化器408からの出力は座標変換器409へ入力される。また座標変換器407から出力される位相データは座標変換器409のもう一方の入力に入力される。座標変換器409では極座標系のデータを直交座標系のデータに変換する。すなわち入力された振幅データおよび位相データを本発明の第3データの一例であるI’データ、本発明の第4データの一例であるQ’データ、という直交座標系のデータに変換する。座標変換器409からの出力は、スカラー引き算器403、404へフィードバックされる。すなわち、I’データがスカラー引き算器403の第2入力端子812に入力され、Q’データはスカラー引き算器403の第2入力端子814に入力される。スカラー引き算器403では、入力端子401から入力されたデータIから座標変換器409から出力されたI’データを引くという演算を行う。スカラー引き算器404でも同様に、入力端子402から入力されたデータQから座標変換器409から出力されたデータQ’を引く演算を行なう。   The amplitude data output from the coordinate converter 407 is input to the scalar quantizer 408. The scalar quantizer 408 quantizes an input signal. Specifically, for example, the scalar quantizer 408 outputs a, which is an example of the predetermined value of the present invention, when the input signal is equal to or more than a certain predetermined value a, and outputs 0 otherwise. The output from the scalar quantizer 408 is input to a coordinate converter 409. The phase data output from the coordinate converter 407 is input to the other input of the coordinate converter 409. The coordinate converter 409 converts polar coordinate system data into rectangular coordinate system data. That is, the input amplitude data and phase data are converted into rectangular coordinate system data such as I 'data, which is an example of the third data of the present invention, and Q' data, which is an example of the fourth data of the present invention. The output from the coordinate converter 409 is fed back to scalar subtractors 403 and 404. That is, I ′ data is input to the second input terminal 812 of the scalar subtractor 403, and Q ′ data is input to the second input terminal 814 of the scalar subtractor 403. The scalar subtractor 403 performs an operation of subtracting the I ′ data output from the coordinate converter 409 from the data I input from the input terminal 401. Similarly, the scalar subtractor 404 performs an operation of subtracting the data Q 'output from the coordinate converter 409 from the data Q input from the input terminal 402.

座標変換器409から出力された2つのデータI’、Q’が出力端子410、411からそれぞれ出力される。ここで出力端子410、411から出力される2つのデータI’、Q’はこれらのなすベクトルの大きさがaまたは0であり、高効率な送信機を実現するのに適した信号となる。   Two data I 'and Q' output from the coordinate converter 409 are output from output terminals 410 and 411, respectively. Here, the two data I 'and Q' output from the output terminals 410 and 411 have a vector size of a or 0 and are signals suitable for realizing a highly efficient transmitter.

また、上記は2値で量子化する例を示したが、何値で量子化してもよく、例えば、0、a、b(0<a<b、a、bは実数)の3値で量子化しても構わない。この場合、入力がb以上のときはスカラー量子化器408はbを出力し、入力がa以上でb未満のときはスカラー量子化器408はaを出力し、入力がa未満のときはスカラー量子化器408は0を出力する。   Although the above description has been given of an example in which quantization is performed with binary values, quantization may be performed with any value. For example, quantization may be performed with three values of 0, a, and b (0 <a <b, a and b are real numbers). You can change it. In this case, when the input is greater than b, the scalar quantizer 408 outputs b, when the input is greater than a and less than b, the scalar quantizer 408 outputs a, and when the input is less than a, the scalar quantizer 408 outputs scalar. The quantizer 408 outputs 0.

また、位相に関しても量子化を行なってもよい。例えば上述ではベクトル量子化器104からの出力ベクトルからの位相を入力ベクトルからの位相と同じとする例を示したが、出力ベクトルの位相を入力ベクトルの位相に応じて、何点かに量子化してもよい。例えば、位相を45°、135°、−45°、−135°の4点で量子化するとする。量子化する基準としては、例えば、ベクトル量子化器に入力されるベクトルの位相の最も近い位相点で量子化すればよい。すなわち、入力ベクトルの位相が10°のときは、45°の位相を出力し、入力ベクトルの位相が120°のときは、135°の位相を出力する。この操作をしたときの出力をI’データ、Q’データとすると、この場合のI’データおよびQ’データの関係は、横軸をI’データ、縦軸をQ’データとすると、図6に示すようになる。   Also, quantization may be performed on the phase. For example, in the above description, an example in which the phase from the output vector from the vector quantizer 104 is the same as the phase from the input vector has been described, but the phase of the output vector is quantized to some point in accordance with the phase of the input vector. You may. For example, assume that the phase is quantized at four points of 45 °, 135 °, −45 °, and −135 °. As a criterion for quantization, for example, quantization may be performed at the phase point closest to the phase of the vector input to the vector quantizer. That is, when the phase of the input vector is 10 °, a phase of 45 ° is output, and when the phase of the input vector is 120 °, a phase of 135 ° is output. Assuming that the output of this operation is I ′ data and Q ′ data, the relationship between the I ′ data and Q ′ data in this case is as follows. Assuming that the horizontal axis is I ′ data and the vertical axis is Q ′ data, FIG. It becomes as shown in.

また、位相に関する量子化をも行なう場合は、図5で座標変換器407から出力された位相をスカラー量子化器(図示せず)に入力し、位相の量子化を行なった後、座標変換器409へ入力すればよい。その場合、本発明の第1ベクトル量子化器には、位相を量子化するスカラー量子化器も含まれる。あるいは、座標変換器407から出力された位相もスカラー量子化器408に入力され、スカラー量子化器408が振幅および位相の両方を量子化してもよい。   Further, in the case where quantization relating to the phase is also performed, the phase output from the coordinate converter 407 in FIG. 5 is input to a scalar quantizer (not shown), and the phase is quantized. 409. In that case, the first vector quantizer of the present invention also includes a scalar quantizer that quantizes the phase. Alternatively, the phase output from the coordinate transformer 407 may also be input to the scalar quantizer 408, and the scalar quantizer 408 may quantize both the amplitude and the phase.

次に、この高効率送信用データ変換器を用いて送信機を構成した場合について図7を用いて説明する。データ生成部701でI、Qデータが生成される。高効率送信用データ変換器702は上述したようにI、QデータをI’、Q’データに変換する。このI’、Q’データは、変調器703に入力され、変調される。変調器703から出力された信号は、本発明の増幅器の一例である増幅器704で増幅され、本発明のバンドパスフィルタの一例であるバンドパスフィルタ705で量子化雑音を除去した後、本発明のアンテナの一例であるアンテナ706から送信される。ここで高効率送信用データ変換器702から出力されるI’、Q’データは大きさがaまたは0なので、変調器703からの出力は図8のように、定包絡線の信号をオン、オフと切り替えたものとなる。したがって増幅器704が非線形であっても、相互変調歪みは発生しない。したがって、増幅器704には線形性は求められず、増幅特性の飽和点付近で動作できるため、高効率動作が可能となる。   Next, a case where a transmitter is configured using the high-efficiency transmission data converter will be described with reference to FIG. The data generator 701 generates I and Q data. The high-efficiency transmission data converter 702 converts the I and Q data into I 'and Q' data as described above. The I ′ and Q ′ data are input to the modulator 703 and modulated. The signal output from the modulator 703 is amplified by an amplifier 704 as an example of the amplifier of the present invention, and after removing quantization noise by a bandpass filter 705 as an example of the bandpass filter of the present invention, It is transmitted from an antenna 706 which is an example of an antenna. Here, since the I ′ and Q ′ data output from the high-efficiency transmission data converter 702 have the size of a or 0, the output from the modulator 703 turns on the constant envelope signal as shown in FIG. It will be switched off. Therefore, even if the amplifier 704 is non-linear, no intermodulation distortion occurs. Therefore, the amplifier 704 does not need to have linearity and can operate near the saturation point of the amplification characteristic, thereby enabling high-efficiency operation.

なおここでは高効率送信用データ変換器から出力される信号ベクトル大きさの振幅をaまたは0の2値として説明を行ったが、多値としても増幅器に求められる線形性は従来と比べて緩和されるため高効率化が可能となる。すなわち、従来技術においては、入力電力が連続で変化するため、広い電力範囲にわたって線形性が求められてきた(図9(a))。本発明のデータ変換器によれば、データ変換器の信号ベクトルの振幅を2値とした場合、増幅器の線形性は要求されなくなる。さらに、その振幅を多値とした場合、取り得る入力電力は、図9(c)に示すように離散的となるため、それらの入力電力値が図9(b)、(c)の点線で示すように、振幅の離散値に関して線形性を保っていれば、増幅器の連続する線形性は要求されない。   Although the description has been given here assuming that the amplitude of the signal vector magnitude output from the high-efficiency transmission data converter is a binary value of a or 0, the linearity required for the amplifier is reduced as compared with the conventional one even if the amplitude is multi-valued. Therefore, high efficiency can be achieved. That is, in the related art, since the input power changes continuously, linearity has been required over a wide power range (FIG. 9A). According to the data converter of the present invention, when the amplitude of the signal vector of the data converter is binary, the linearity of the amplifier is not required. Furthermore, when the amplitude is multi-valued, the possible input power is discrete as shown in FIG. 9C, and these input power values are indicated by dotted lines in FIGS. 9B and 9C. As shown, continuous linearity of the amplifier is not required as long as linearity is maintained with respect to discrete values of the amplitude.

この理由を具体的に説明するため、元のIデータ、Qデータからなる振幅が大きく変動する場合を考える。例えば20dBの範囲で変動するとする。この場合、増幅器として20dBの範囲で線形性を確保しなければならない。一方、振幅を例えば、0、1、2の3値で量子化すると、増幅器が動作する1のときと2のときとでは6dB変化するので、増幅器としては6dB差のポイントで線形性を補償すればよいことになる(図9(b)参照)。   To specifically explain the reason, consider a case where the amplitude of the original I data and Q data greatly fluctuates. For example, it is assumed that the value fluctuates in a range of 20 dB. In this case, the amplifier must ensure linearity in the range of 20 dB. On the other hand, if the amplitude is quantized by, for example, three values of 0, 1, and 2, the amplifier changes by 6 dB between 1 and 2 when the amplifier operates, so that the amplifier must compensate for the linearity at the point of 6 dB difference. It is sufficient (see FIG. 9B).

また増幅器1005の非線形性を補償することも考えられる。一例を図10に示す。図7と異なる点は歪み補償回路1004が増幅器1005の前段に付加されていることである。歪み補償回路1004は能動素子を含んだ回路であり、増幅器1005とは逆の歪み特性を有する回路である。すなわち、歪み補償回路1004は、増幅器1005の非線形性を補償するデータを発生させる。したがって、歪み補償回路1004と増幅器1005を組み合わせることにより、線形な増幅が可能となる。   It is also conceivable to compensate for the nonlinearity of the amplifier 1005. An example is shown in FIG. The difference from FIG. 7 is that a distortion compensation circuit 1004 is added before the amplifier 1005. The distortion compensation circuit 1004 is a circuit including an active element, and has a distortion characteristic opposite to that of the amplifier 1005. That is, the distortion compensation circuit 1004 generates data for compensating for the nonlinearity of the amplifier 1005. Therefore, by combining the distortion compensation circuit 1004 and the amplifier 1005, linear amplification can be performed.

もう1つの例を図11に示す。高効率送信用データ変換器1102の後に歪み補償部1103が接続されている。歪み補償部1103においては、ベースバンド信号をデジタル信号処理することにより、増幅器1105の歪みを補償するために増幅器1105で生じる歪みの逆特性にあらかじめ信号を歪ませておく。ここでは増幅器1105に入力される信号の包絡線の大きさに応じた補償テーブルにより、データを制御する。I、Qの大きさは従来、細かく離散的に分けられ、それに対してテーブルを持たせる必要があったので、大きなテーブルが必要であった。それに対して、図11のように高効率送信用データ変換器1102を用いると、例えば、振幅を0、a、2aの3値で量子化すると、そのうちa、2aの2値に対してのみテーブルを持てばよいので、歪み補償用のテーブルを大幅に小さくできる。   Another example is shown in FIG. A distortion compensator 1103 is connected after the high-efficiency transmission data converter 1102. The distortion compensating unit 1103 performs digital signal processing on the baseband signal to predistort the signal to the inverse characteristic of the distortion generated in the amplifier 1105 in order to compensate for the distortion of the amplifier 1105. Here, data is controlled by a compensation table corresponding to the magnitude of the envelope of the signal input to the amplifier 1105. Conventionally, the sizes of I and Q are finely discretely divided, and it is necessary to provide a table for them, so that a large table is required. On the other hand, when the high-efficiency data converter for transmission 1102 is used as shown in FIG. 11, for example, when the amplitude is quantized by three values of 0, a, and 2a, only the two values of a and 2a are converted into a table. , The size of the distortion compensation table can be significantly reduced.

また、高効率送信用データ変換器としては、より高次の構成も考えられる。一例としてn次の構成を図12に示す。   In addition, a higher-order configuration can be considered as the high-efficiency transmission data converter. FIG. 12 shows an n-th configuration as an example.

すなわち、所定のベクトルを有するパラレルデータの一例としてI、Qデータが入力される入力端子106と、入力端子106に接続された演算回路と、上記演算回路に接続された本発明の第1ベクトル量子化器の一例である第1ベクトル量子化器と、ベクトル量子化器111に接続された出力端子114と、を備え、上記演算回路は、第1入力端子801および第2入力端子802を有する、ベクトル引き算器107と、ベクトル引き算器107の出力側に接続されたベクトル積分器108との単位回路が、n個接続されたものであり、出力端子114の出力は、上記各単位回路のベクトル引き算器107の全ての第2入力端子802に入力され、入力端子106は、第一番目の単位回路のベクトル引き算器107の第1入力端子に接続され、上記単位回路どうしは、ベクトル積分器108の出力端子とベクトル引き算器107の第1入力端子とが接続されている構成を有していればよい。このような高次の具体的な構成の一例を図30に示す。このように高次の構成を適用すれば、通常のデルタシグマ変調器(例えば、S.R.Norsworthy,R.Schreiter,G.C.Temes著「Delta−SigmaData Converters Theory, Design, and Simulation」(米国)IEEE Press,1997年 p.14参照)と同様により所望波近傍の雑音が低減できる。   That is, an input terminal 106 to which I and Q data are input as an example of parallel data having a predetermined vector, an arithmetic circuit connected to the input terminal 106, and a first vector quantum of the present invention connected to the arithmetic circuit. A first vector quantizer, which is an example of a quantizer, and an output terminal 114 connected to the vector quantizer 111. The arithmetic circuit has a first input terminal 801 and a second input terminal 802. The number of unit circuits of the vector subtracter 107 and the vector integrator 108 connected to the output side of the vector subtracter 107 are n. The output of the output terminal 114 is the vector subtraction of each of the unit circuits. Input to all the second input terminals 802 of the circuit 107, and the input terminal 106 is connected to the first input terminal of the vector subtracter 107 of the first unit circuit. The unit circuit each other has only to have a structure in which a first input terminal of the output terminal and a vector subtracter 107 vector integrator 108 is connected. FIG. 30 shows an example of such a high-order specific configuration. When such a high-order configuration is applied, an ordinary delta-sigma modulator (for example, “Delta-Sigma Data Converters Theory, Design, and Simulation” by SR Norsworthy, R. Schreitter, GC Temes) ( U.S.A., IEEE Press, 1997, p.14) can reduce noise near the desired wave.

典型的には、データ変換器までをデジタル信号処理で実現し、DA変換した後、変調器で変調を行う。さらに、変調器出力までをデジタル信号処理によって実現すれば、アナログ部品点数を低減できる。   Typically, up to the data converter is realized by digital signal processing, and after DA conversion, modulation is performed by the modulator. Furthermore, if the output up to the modulator is realized by digital signal processing, the number of analog parts can be reduced.

また、複数の変調波を送信するようなマルチモードの送信機の場合、変調の種類によって、所定値aを変更することにより、雑音レベルをそれぞれで最小化することができる。すなわち、変調によりピークが大きい場合は、aの値を大きくし、ピークが小さい場合は、aの値を小さくする。   In the case of a multi-mode transmitter that transmits a plurality of modulated waves, the noise level can be minimized by changing the predetermined value a according to the type of modulation. That is, if the peak is large due to the modulation, the value of a is increased, and if the peak is small, the value of a is reduced.

また、複数の周波数の信号を送信するような送信機の場合、送信周波数によって増幅器の出力に接続されたバンドパスフィルタの帯域(通過周波数)を変化させることにより、複数の周波数の送信に対応できる。   In the case of a transmitter that transmits signals of a plurality of frequencies, transmission of a plurality of frequencies can be handled by changing the band (pass frequency) of a band-pass filter connected to the output of the amplifier according to the transmission frequency. .

なお、図12に示す構成においては、ベクトル量子化器111の出力が各引き算器に入力されるとしたが、各積分器の出力が各引き算器に入力される構成であってもよい。例えば、図13に示すようにベクトル110の出力が増幅器115により、スカラー倍に増幅または減衰され、てベクトル引き算器109に入力されてもよいし、ベクトル量子化器111の出力がフィードバックとしてベクトル引き算器107、109のいずれかまたは両方に入力されてもよい。   Although the output of the vector quantizer 111 is input to each subtractor in the configuration shown in FIG. 12, the output of each integrator may be input to each subtractor. For example, as shown in FIG. 13, the output of the vector 110 may be amplified or attenuated by a scalar multiple by the amplifier 115 and input to the vector subtractor 109, or the output of the vector quantizer 111 may be used as the vector subtraction as feedback. May be input to one or both of the devices 107 and 109.

また、図7に示す送信機において、高効率送信用データ変換器702と変調器703との間に、図29に示すようにローパスフィルタ708を挿入した構成も考えられる。量子化雑音は広い周波数にわたるので、変調器703に入力されるまでに帯域制限して不要な信号を抑制しておけば、増幅器704の後のバンドパスフィルタ705の仕様を緩和することができる。この場合、高効率送信用データ変換器702から出力されるデータのうち、直流からクロック周波数の半分までは確保する必要があるので、ローパスフィルタ708のカットオフ周波数は、これより高ければよい。   Further, in the transmitter shown in FIG. 7, a configuration in which a low-pass filter 708 is inserted between the high-efficiency transmission data converter 702 and the modulator 703 as shown in FIG. 29 is also conceivable. Since the quantization noise covers a wide frequency range, if the unnecessary signal is suppressed by limiting the band before being input to the modulator 703, the specifications of the band-pass filter 705 after the amplifier 704 can be relaxed. In this case, since the data output from the high-efficiency transmission data converter 702 needs to secure from DC to half the clock frequency, the cutoff frequency of the low-pass filter 708 may be higher than this.

また、本実施の形態においては、遅延要素について説明していないが、各構成要素間に遅延要素が挿入されてもよい。例えば、図1においては、ベクトル引き算器102からベクトル積分器103までの経路、ベクトル積分器103からベクトル量子化器104までの経路、およびベクトル量子化器104からベクトル引き算器102までの経路、のいずれかの経路に挿入される場合が考えられる。
(実施の形態2)
本発明の実施の形態2について、図14を用いて説明する。図14において、本発明のパラレルデータ入力端子の別の一例である入力端子201に本発明の第1ベクトル引き算器の別の一例であるベクトル引き算器202の第1入力端子801が接続され、ベクトル引き算器202の出力が本発明の第2ベクトル量子化器の一例であるベクトル量子化器203に接続されている。ベクトル量子化器203の出力は遅延器204を介してベクトル引き算器202の第2入力端子802に接続されている。またベクトル量子化器203の出力に出力端子205が接続されている。
Further, although the delay element is not described in the present embodiment, a delay element may be inserted between each component. For example, in FIG. 1, a path from the vector subtractor 102 to the vector integrator 103, a path from the vector integrator 103 to the vector quantizer 104, and a path from the vector quantizer 104 to the vector subtractor 102. It may be inserted into any of the paths.
(Embodiment 2)
Embodiment 2 of the present invention will be described with reference to FIG. In FIG. 14, a first input terminal 801 of a vector subtracter 202 which is another example of the first vector subtracter of the present invention is connected to an input terminal 201 which is another example of the parallel data input terminal of the present invention. The output of the subtracter 202 is connected to a vector quantizer 203 which is an example of the second vector quantizer of the present invention. An output of the vector quantizer 203 is connected to a second input terminal 802 of the vector subtracter 202 via a delay unit 204. An output terminal 205 is connected to the output of the vector quantizer 203.

次に動作を説明する。まず、ベクトル量子化器203がベクトルの大きさに関して量子化する場合を考える。入力端子201にはパラレルデータが入力される。これをIデータ、Qデータと呼ぶ。このデータはベクトル引き算器202を介してベクトル量子化器203に入力される。ベクトル量子化器203からは所定の振幅aのベクトルが出力される。このベクトルの位相は、特に制限はないが例えば入力されるパラレルデータの位相と等しくなるようにする。ベクトル量子化器203からの出力は遅延器204で1または数クロック遅延された後、ベクトル引き算器202の第2入力端子802に入力される。遅延量は例えば1クロックとする。ベクトル引き算器202では入力端子201から入力されるデータを遅延器204から入力されるデータで引く。ベクトル量子化器203の出力には出力端子205が接続され、パラレルデータが出力される。   Next, the operation will be described. First, consider the case where the vector quantizer 203 quantizes the magnitude of a vector. Parallel data is input to the input terminal 201. These are called I data and Q data. This data is input to the vector quantizer 203 via the vector subtractor 202. The vector quantizer 203 outputs a vector having a predetermined amplitude a. Although the phase of this vector is not particularly limited, for example, it is set to be equal to the phase of the input parallel data. The output from the vector quantizer 203 is delayed by one or several clocks by a delay unit 204 and then input to a second input terminal 802 of the vector subtractor 202. The delay amount is, for example, one clock. The vector subtracter 202 subtracts the data input from the input terminal 201 by the data input from the delay unit 204. An output terminal 205 is connected to an output of the vector quantizer 203, and parallel data is output.

入力端子201に入力されるパラレルデータI,Qの関係を図示すると、横軸をIデータ、縦軸をQデータとしたとき、図15のようになり、出力端子205から出力されるパラレルデータをI’データ、Q’データとすると、それらの関係を図示すると横軸をI’データ、縦軸をQ’データとしたとき、図16のようになる。   The relationship between the parallel data I and Q input to the input terminal 201 is shown in FIG. 15, where the horizontal axis is I data and the vertical axis is Q data, and the parallel data output from the output terminal 205 is as shown in FIG. Assuming that the relationship is I 'data and Q' data, the relationship is shown in FIG. 16 when the horizontal axis is I 'data and the vertical axis is Q' data.

これらのデータ変換を具現化する回路の一例を図17を用いて説明する。図17において、入力端子501、502にそれぞれ、本発明の第1スカラー引き算器の一例であるスカラー引き算器503の第1入力端子821、本発明の第2スカラー引き算器の一例であるスカラー引き算器504の第1入力端子823が接続されている。スカラー引き算器503、504の出力は、直交座標系のデータとして、本発明の第1座標変換器の一例である座標変換器505の2つの入力に接続されている。本発明の第2スカラー量子化器の一例であるスカラー量子化器506の出力と座標変換器505の出力が、本発明の第2座標変換器の一例である座標変換器507の2つの入力に接続されている。座標変換器507の2つの出力は、遅延器508、および遅延器509を介して、スカラー引き算器503の第2入力端子822に、およびスカラー引き算器504の第2入力端子824に接続されている。また、座標変換器507の2つの出力は、本発明の第1出力端子の一例である出力端子510、および本発明の第2出力端子の一例である出力端子511に接続されている。ここで、本発明の第2ベクトル量子化器は、座標変換器505、スカラー量子化器506、座標変換器507に対応する。   An example of a circuit for implementing these data conversions will be described with reference to FIG. In FIG. 17, a first input terminal 821 of a scalar subtractor 503 which is an example of a first scalar subtractor of the present invention, and a scalar subtractor which is an example of a second scalar subtractor of the present invention are provided at input terminals 501 and 502, respectively. A first input terminal 823 of the 504 is connected. Outputs of the scalar subtractors 503 and 504 are connected to two inputs of a coordinate converter 505, which is an example of a first coordinate converter of the present invention, as data of a rectangular coordinate system. An output of the scalar quantizer 506, which is an example of the second scalar quantizer of the present invention, and an output of the coordinate converter 505 are connected to two inputs of a coordinate converter 507, which is an example of the second coordinate converter of the present invention. It is connected. The two outputs of the coordinate transformer 507 are connected to the second input terminal 822 of the scalar subtractor 503 and the second input terminal 824 of the scalar subtractor 504 via the delay unit 508 and the delay unit 509. . Two outputs of the coordinate converter 507 are connected to an output terminal 510 which is an example of a first output terminal of the present invention, and an output terminal 511 which is an example of a second output terminal of the present invention. Here, the second vector quantizer of the present invention corresponds to the coordinate transformer 505, the scalar quantizer 506, and the coordinate transformer 507.

次に動作を説明する。入力端子501、502にIデータ、Qデータがそれぞれ入力される。入力端子501に入力されたIデータは、スカラー引き算器503を経由して、座標変換器505へ入力される。入力端子502に入力されたQデータも同様の処理をされ、座標変換器505のもう一方の入力に入力される。   Next, the operation will be described. I data and Q data are input to input terminals 501 and 502, respectively. The I data input to the input terminal 501 is input to the coordinate converter 505 via the scalar subtractor 503. The same processing is performed on the Q data input to the input terminal 502, and the Q data is input to the other input of the coordinate converter 505.

座標変換器505では直交座標系から極座標系(振幅、位相)への変換が行われる。すなわちスカラー引き算器503、504の出力をそれぞれI2、Q2とすると、このI2、Q2というデータを(数3)および(数4)に基づきM、θというデータに変換する。なおここでMはI2、Q2の大きさ(振幅)であり、
(数3)
M=(I2+Q21/2
θはI2、Q2のなす角度であり、
(数4)
θ=Arctan(Q2/I2)
と表される。
In the coordinate converter 505, conversion from a rectangular coordinate system to a polar coordinate system (amplitude, phase) is performed. That is, assuming that the outputs of the scalar subtractors 503 and 504 are I2 and Q2, respectively, the data I2 and Q2 are converted into data M and θ based on (Equation 3) and (Equation 4). Here, M is the magnitude (amplitude) of I2 and Q2,
(Equation 3)
M = (I2 2 + Q2 2 ) 1/2
θ is the angle between I2 and Q2,
(Equation 4)
θ = Arctan (Q2 / I2)
It is expressed as

座標変換器505からは振幅データMと位相データθが出力される。ベクトル量子化器506からは一定値aを出力する。スカラー量子化器506からの出力は座標変換器507へ入力される。また座標変換器505から出力される位相データは座標変換器507のもう一方の入力に入力される。座標変換器507では極座標系のデータを直交座標系のデータに変換する。すなわち入力された振幅データとしての一定値a、位相データθを、本発明の第3データの一例であるI’データ、および本発明の第4データの一例であるQ’データという直交座標系のデータに変換する。   The coordinate converter 505 outputs amplitude data M and phase data θ. The vector quantizer 506 outputs a constant value a. The output from the scalar quantizer 506 is input to a coordinate converter 507. The phase data output from the coordinate converter 505 is input to the other input of the coordinate converter 507. The coordinate converter 507 converts data in the polar coordinate system into data in the rectangular coordinate system. That is, the inputted constant value a and the phase data θ as the amplitude data are defined by the orthogonal coordinate system of I ′ data which is an example of the third data of the present invention and Q ′ data which is an example of the fourth data of the present invention. Convert to data.

座標変換器507からの出力は、遅延器508、遅延器509を介して、スカラー引き算器503、504へフィードバックされる。   The output from the coordinate converter 507 is fed back to the scalar subtractors 503 and 504 via the delay units 508 and 509.

スカラー引き算器503では、入力端子501から入力されたデータから座標変換器507から出力され、遅延されたI’データを引くという演算を行う。スカラー引き算器504でも同様に入力端子502から入力されたデータから座標変換器507から出力され、遅延されたQ’データを引くという演算を行う。座標変換器507から出力された2つのデータI’、Q’が出力端子510、511からそれぞれ出力される。   The scalar subtractor 503 performs an operation of subtracting the I ′ data output from the coordinate converter 507 and delayed from the data input from the input terminal 501. Similarly, the scalar subtractor 504 performs an operation of subtracting the Q ′ data output from the coordinate converter 507 and delayed from the data input from the input terminal 502. Two data I 'and Q' output from the coordinate converter 507 are output from output terminals 510 and 511, respectively.

なお、ここでは、1値で量子化する例を示したが、何値で量子化してもよく、例えば、a、b(a<b)の2値で量子化しても構わない。この場合、例えばベクトル量子化器203に入力されるベクトルの大きさがaとbの中間値より小さいときは出力ベクトルの大きさをaとし、等しいまたは大きいときはbとすればよい。   Here, an example in which quantization is performed with one value has been described, but quantization may be performed with any value. For example, quantization may be performed with two values of a and b (a <b). In this case, for example, when the magnitude of the vector input to the vector quantizer 203 is smaller than the intermediate value between a and b, the magnitude of the output vector may be set to a, and when the magnitude is equal or greater, b may be set.

また、位相に関しても量子化を行なってもよい。例えば、上述ではベクトル量子化器203からの出力ベクトルの位相を入力ベクトルの位相と同じとする例を示したが、出力ベクトルの位相を入力ベクトルの位相に応じて、何点かに量子化してもよい。例えば位相を45°、135°、−45°、−135°の4点で量子化するとする。量子化する基準としては、例えば、ベクトル量子化器に入力されるベクトルの位相の最も近い位相点で量子化すればよい。すなわち、入力ベクトルの位相が10°のときは、45°の位相を出力し、入力ベクトルの位相が、120°のときは、135°の位相を出力する。この操作をしたときの出力をI’データ、Q’データとし、横軸をI’データ、縦軸をQ’データとすると、それらの関係を図示すると図18のようになる。   Also, quantization may be performed on the phase. For example, in the above description, an example in which the phase of the output vector from the vector quantizer 203 is the same as the phase of the input vector has been described, but the phase of the output vector is quantized to some points in accordance with the phase of the input vector. Is also good. For example, assume that the phase is quantized at four points of 45 °, 135 °, −45 °, and −135 °. As a criterion for quantization, for example, quantization may be performed at the phase point closest to the phase of the vector input to the vector quantizer. That is, when the phase of the input vector is 10 °, a phase of 45 ° is output, and when the phase of the input vector is 120 °, a phase of 135 ° is output. Assuming that the output of this operation is I 'data and Q' data, the horizontal axis is I 'data, and the vertical axis is Q' data, the relationship is shown in FIG.

また、位相に関する量子化をも行なう場合は、図17で座標変換器505から出力された位相をスカラー量子化器(図示せず)に入力し、位相の量子化を行なった後、座標変換器507へ入力すればよい。その場合、本発明の第2ベクトル量子化器には、位相を量子化するスカラー量子化器も含まれる。あるいは、座標変換器505から出力された位相もスカラー量子化器506に入力され、スカラー量子化器506が振幅および位相の両方を量子化してもよい。   Further, in the case where quantization relating to the phase is also performed, the phase output from the coordinate converter 505 in FIG. 17 is input to a scalar quantizer (not shown), and the phase is quantized. 507 may be input. In that case, the second vector quantizer of the present invention also includes a scalar quantizer for quantizing the phase. Alternatively, the phase output from the coordinate converter 505 may also be input to the scalar quantizer 506, and the scalar quantizer 506 may quantize both the amplitude and the phase.

このようなデータ変換器を用いて送信機を構成した場合について説明する。構成は実施の形態1と同様で図7のようになる。ただし、出力の時間波形は、振幅が1値で量子化される場合は図19のようになり、定包絡線の角度変調波となる。したがって、増幅器704が非線形であっても、相互変調歪みは発生しない。したがって、増幅器704には線形性は求められず、増幅特性の飽和点付近で動作できるため、高効率動作が可能となる。
(実施の形態3)
本発明の実施の形態3について、図20を用いて説明する。図20において、本発明のパラレルデータ入力端子の別の一例である入力端子301に、本発明の第1ベクトル引き算器の別の一例であるベクトル引き算器302の、第1入力端子831が接続され、ベクトル引き算器302の出力が、本発明の第2べクトル量子化器の別の一例であるベクトル量子化器303に接続されている。ベクトル量子化器303の出力は、本発明の第2ベクトル引き算器の一例であるベクトル引き算器304に接続されている。ベクトル引き算器302の出力はベクトル引き算器304の、第2入力端子842に接続されている。ベクトル引き算器304の出力は、遅延器305を介してベクトル引き算器302の第2入力端子832に接続されている。またベクトル量子化器303の出力に出力端子306が接続されている。
A case where a transmitter is configured using such a data converter will be described. The configuration is the same as that of the first embodiment, as shown in FIG. However, the time waveform of the output is as shown in FIG. 19 when the amplitude is quantized by one value, and is an angle-modulated wave having a constant envelope. Therefore, even when the amplifier 704 is non-linear, no intermodulation distortion occurs. Therefore, the amplifier 704 does not need to have linearity and can operate near the saturation point of the amplification characteristic, thereby enabling high-efficiency operation.
(Embodiment 3)
Embodiment 3 of the present invention will be described with reference to FIG. In FIG. 20, a first input terminal 831 of a vector subtracter 302 which is another example of the first vector subtracter of the present invention is connected to an input terminal 301 which is another example of the parallel data input terminal of the present invention. , The output of the vector subtractor 302 is connected to a vector quantizer 303 which is another example of the second vector quantizer of the present invention. The output of the vector quantizer 303 is connected to a vector subtractor 304 which is an example of the second vector subtracter of the present invention. The output of the vector subtractor 302 is connected to a second input terminal 842 of the vector subtractor 304. An output of the vector subtractor 304 is connected to a second input terminal 832 of the vector subtractor 302 via a delay unit 305. An output terminal 306 is connected to the output of the vector quantizer 303.

次に動作を説明する。入力端子301にはパラレルデータが入力される。これをIデータ、Qデータと呼ぶ。このデータはベクトル引き算器302を介してベクトル量子化器303に入力される。ベクトル量子化器303からは所定の振幅aのベクトルが出力される。このベクトルの位相は入力されるパラレルデータI、Qのなす位相と等しくなるようにする。ベクトル量子化器303からの出力はベクトル引き算器304の第1入力端子841に入力される。ベクトル引き算器302の出力がベクトル引き算器304のもう一方の入力である第2入力端子842に入力される。   Next, the operation will be described. Parallel data is input to the input terminal 301. These are called I data and Q data. This data is input to the vector quantizer 303 via the vector subtractor 302. The vector quantizer 303 outputs a vector having a predetermined amplitude a. The phase of this vector is made equal to the phase formed by the input parallel data I and Q. An output from the vector quantizer 303 is input to a first input terminal 841 of the vector subtractor 304. The output of the vector subtractor 302 is input to a second input terminal 842, which is the other input of the vector subtractor 304.

ベクトル引き算器304では、ベクトル量子化器303の出力から、ベクトル引き算器302の出力を引くという演算を行う。ベクトル引き算器304の出力は、遅延器305で1クロック遅延された後、ベクトル引き算器302のもう一方の入力である第2入力端子832に入力される。ベクトル引き算器302では入力端子301から入力されるデータから、遅延器305から出力されたデータを引く。ベクトル量子化器303の出力には出力端子306が接続され、パラレルデータが出力される。   The vector subtractor 304 performs an operation of subtracting the output of the vector subtractor 302 from the output of the vector quantizer 303. The output of the vector subtractor 304 is input to a second input terminal 832 which is the other input of the vector subtracter 302 after being delayed by one clock in the delay unit 305. The vector subtractor 302 subtracts the data output from the delay unit 305 from the data input from the input terminal 301. An output terminal 306 is connected to the output of the vector quantizer 303, and parallel data is output.

入力端子301に入力されるパラレルデータI,Qの関係を図示すると、横軸をIデータ、縦軸をQデータとしたとき、図21のようになり、出力端子306から出力されるパラレルデータをI’データ、Q’データとすると、それらの関係を図示すると横軸をI’データ、縦軸をQ’データとしたとき、図22のようになる。   The relationship between the parallel data I and Q input to the input terminal 301 is shown in FIG. 21, where the horizontal axis is I data and the vertical axis is Q data, and the parallel data output from the output terminal 306 is as shown in FIG. Assuming that the relation is I 'data and Q' data, the relationship between them is shown in FIG. 22 when the horizontal axis is I 'data and the vertical axis is Q' data.

このデータ変換を具現化する回路の一例を図23を用いて説明する。図23において、入力端子601、602に、それぞれ、本発明の第1スカラー引き算器の一例であるスカラー引き算器603、本発明の第2スカラー引き算器の一例であるスカラー引き算器604が接続されている。スカラー引き算器603、604の出力は、本発明の第1座標変換器の一例である座標変換器605の2つの入力に接続されている。本発明の第2スカラー量子化器の別の一例であるスカラー量子化器606の出力と座標変換器605の位相データの出力が、本発明の第2座標変換器の一例である座標変換器607の2つの入力に接続されている。ここで、本発明の第2ベクトル量子化器は、座標変換器605、スカラー量子化器606、および座標変換器607に対応する。   An example of a circuit for implementing this data conversion will be described with reference to FIG. In FIG. 23, a scalar subtractor 603 as an example of a first scalar subtractor of the present invention and a scalar subtractor 604 as an example of a second scalar subtractor of the present invention are connected to input terminals 601 and 602, respectively. I have. Outputs of the scalar subtractors 603 and 604 are connected to two inputs of a coordinate converter 605 which is an example of the first coordinate converter of the present invention. The output of the scalar quantizer 606, which is another example of the second scalar quantizer of the present invention, and the output of the phase data of the coordinate converter 605 are the coordinate converter 607, which is an example of the second coordinate converter of the present invention. Are connected to two inputs. Here, the second vector quantizer of the present invention corresponds to the coordinate transformer 605, the scalar quantizer 606, and the coordinate transformer 607.

座標変換器607の2つの出力は、第3データおよび第4データとして、本発明の第3スカラー引き算器の一例であるスカラー引き算器608の第1入力端子855、本発明の第4スカラー引き算器の一例であるスカラー引き算器609の第1入力端子857にそれぞれ接続されている。スカラー引き算器603、604の出力がスカラー引き算器608、609のもう一方の入力である、第2入力端子856、第2入力端子858にそれぞれ入力されている。スカラー引き算器608、609の出力は、遅延器610、遅延器611を介して、スカラー引き算器603、604のもう一方の入力である、第2入力端子852、第2入力端子854に接続されている。また、座標変換器607の出力は、本発明の第1出力端子の一例である出力端子612、本発明の第2出力端子の一例である出力端子613にそれぞれ接続されている。   Two outputs of the coordinate converter 607 are provided as third data and fourth data, respectively, as a first input terminal 855 of a scalar subtractor 608 which is an example of a third scalar subtracter of the present invention, and a fourth scalar subtractor of the present invention. Are connected to a first input terminal 857 of a scalar subtractor 609, which is an example of the scalar subtractor 609. Outputs of the scalar subtractors 603 and 604 are input to second inputs 856 and 858 which are the other inputs of the scalar subtractors 608 and 609, respectively. The outputs of the scalar subtractors 608 and 609 are connected to the other inputs of the scalar subtractors 603 and 604, the second input terminal 852 and the second input terminal 854, via the delay units 610 and 611. I have. The output of the coordinate converter 607 is connected to an output terminal 612 which is an example of a first output terminal of the present invention, and an output terminal 613 which is an example of a second output terminal of the present invention.

次に動作を説明する。入力端子601、602に、本発明の第1データの一例であるIデータ、およびIデータに直交する、本発明の第2データの一例であるQデータがそれぞれ入力される。入力端子601に入力されたIデータは、スカラー引き算器603を経由して、座標変換器605へ入力される。入力端子602に入力されたQデータも同様の処理をされ、座標変換器605のもう一方の入力に入力される。座標変換器605では直交座標系から極座標系(振幅、位相)への変換を行う。すなわちスカラー引き算器603、604の出力をそれぞれI2、Q2とすると、このI2、Q2というデータを(数5)および(数6)に基づきM、θというデータに変換する。なおここでMはI2、Q2の大きさ(振幅)であり、
(数5)
M=(I2+Q21/2
θはI2、Q2のなす角度であり、
(数6)
θ=Arctan(Q2/I2)
と表される。
Next, the operation will be described. I data, which is an example of the first data of the present invention, and Q data, which is an example of the second data of the present invention, orthogonal to the I data are input to the input terminals 601 and 602, respectively. The I data input to the input terminal 601 is input to the coordinate converter 605 via the scalar subtractor 603. The same process is performed on the Q data input to the input terminal 602, and the Q data is input to the other input of the coordinate converter 605. The coordinate converter 605 performs conversion from a rectangular coordinate system to a polar coordinate system (amplitude, phase). That is, assuming that the outputs of the scalar subtracters 603 and 604 are I2 and Q2, respectively, the data I2 and Q2 are converted into the data M and θ based on (Equation 5) and (Equation 6). Here, M is the magnitude (amplitude) of I2 and Q2,
(Equation 5)
M = (I2 2 + Q2 2 ) 1/2
θ is the angle between I2 and Q2,
(Equation 6)
θ = Arctan (Q2 / I2)
It is expressed as

座標変換器605からは振幅データM、位相データθが出力される。スカラー量子化器606からは一定値aを出力する。スカラー量子化器606からの出力は座標変換器607の一方の入力へ入力される。また座標変換器605から出力される位相データは座標変換器607のもう一方の入力に入力される。座標変換器607では極座標系のデータを直交座標系のデータに変換する。すなわち入力された一定値aである振幅データ、位相データを、本発明の第3データの一例であるI’データ、本発明の第4データの一例であるQ’という直交座標系のデータに変換する。ここで、本発明の第3、第4データは、本発明の第1、第2データに対応して変換されたデータである。   The coordinate converter 605 outputs amplitude data M and phase data θ. The scalar quantizer 606 outputs a constant value a. An output from the scalar quantizer 606 is input to one input of a coordinate converter 607. The phase data output from the coordinate converter 605 is input to the other input of the coordinate converter 607. The coordinate converter 607 converts polar coordinate system data into rectangular coordinate system data. That is, the inputted amplitude data and phase data as the constant value a are converted into I ′ data which is an example of the third data of the present invention and Q ′ which is an example of the fourth data of the present invention in the orthogonal coordinate system. I do. Here, the third and fourth data of the present invention are data converted corresponding to the first and second data of the present invention.

座標変換器607からの出力は、出力端子612、613に出力されるとともに、スカラー引き算器608の第1入力端子855、スカラー引き算器609の第1入力端子857へ入力される。また、スカラー引き算器603、604の出力がスカラー引き算器608、609のもう一方の入力である、第2入力端子856、第2入力端子858に入力される。スカラー引き算器608では、座標変換器607の出力I’からスカラー引き算器603の出力を引く演算を行う。同様に、スカラー引き算器609では座標変換器607から出力されたQ’からスカラー引き算器604の出力を引く。スカラー引き算器608、609の出力である第5データ、第6データは遅延器610、611で1クロック遅延された後、スカラー引き算器603、604のもう一方の入力である第2入力端子852、854にそれぞれ入力される。スカラー引き算器603では入力端子601から入力された信号から遅延器610の出力を引くという演算を行う。スカラー引き算器604では同様に入力端子602から入力された信号から遅延器611の出力を引くという演算を行う。   The output from the coordinate converter 607 is output to the output terminals 612 and 613, and is also input to the first input terminal 855 of the scalar subtractor 608 and the first input terminal 857 of the scalar subtractor 609. The outputs of the scalar subtractors 603 and 604 are input to the other input of the scalar subtractors 608 and 609, that is, the second input terminal 856 and the second input terminal 858. The scalar subtracter 608 performs an operation of subtracting the output of the scalar subtractor 603 from the output I 'of the coordinate converter 607. Similarly, the scalar subtractor 609 subtracts the output of the scalar subtractor 604 from Q 'output from the coordinate converter 607. The fifth data and the sixth data output from the scalar subtractors 608 and 609 are delayed by one clock in the delay units 610 and 611, and then the second input terminals 852, which are the other inputs of the scalar subtractors 603 and 604, 854 respectively. The scalar subtractor 603 performs an operation of subtracting the output of the delay unit 610 from the signal input from the input terminal 601. Similarly, the scalar subtractor 604 performs an operation of subtracting the output of the delay unit 611 from the signal input from the input terminal 602.

また、ここでは、1値で量子化する例を示したが、何値で量子化してもよく、例えば、a、b(a<b)の2値で量子化しても構わない。この場合、例えばベクトル量子化器303に入力されるベクトルの大きさがaとbの中間値より小さいときは出力ベクトルの大きさをaとし、大きいときはbとすればよい。   Here, an example in which quantization is performed with one value has been described, but quantization may be performed with any value. For example, quantization may be performed with two values a and b (a <b). In this case, for example, when the magnitude of the vector input to the vector quantizer 303 is smaller than an intermediate value between a and b, the magnitude of the output vector may be set to a, and when it is larger, the magnitude may be set to b.

また、位相に関しても量子化を行なってもよい。例えば、上述ではベクトル量子化器303からの出力ベクトルの位相を入力ベクトルの位相と同じとする例を示したが、出力ベクトルの位相を入力ベクトルの位相に応じて、何点かに量子化してもよい。例えば位相を45°、135°、−45°、−135°で量子化する。量子化する基準としては、ベクトル量子化器に入力されるベクトルの位相の最も近い位相点で量子化すればよい。すなわち、入力ベクトルの位相が10°のときは、45°の位相を出力し、入力ベクトルの位相が、120°のときは、135°の位相を出力する。この操作をしたときの出力をI’データ、Q’データとし、横軸をI’データ、縦軸をQ’データとすると、それらの関係を図示すると図24のようになる。   Also, quantization may be performed on the phase. For example, in the above description, an example in which the phase of the output vector from the vector quantizer 303 is the same as the phase of the input vector has been described, but the phase of the output vector is quantized to some points in accordance with the phase of the input vector. Is also good. For example, the phase is quantized at 45 °, 135 °, −45 °, and −135 °. As a criterion for quantization, quantization may be performed at the phase point closest to the phase of the vector input to the vector quantizer. That is, when the phase of the input vector is 10 °, a phase of 45 ° is output, and when the phase of the input vector is 120 °, a phase of 135 ° is output. If the output of this operation is I 'data and Q' data, the horizontal axis is I 'data, and the vertical axis is Q' data, the relationship is shown in FIG.

また、位相に関する量子化をも行なう場合は、図23で座標変換器605から出力された位相をスカラー量子化器(図示せず)に入力し、位相の量子化を行なった後、座標変換器607へ入力すればよい。その場合、本発明の第2ベクトル量子化器には、位相を量子化するスカラー量子化器も含まれる。あるいは、座標変換器605から出力された位相もスカラー量子化器606に入力され、スカラー量子化器606が振幅および位相の両方を量子化してもよい。   In addition, in the case of performing the quantization relating to the phase, the phase output from the coordinate converter 605 in FIG. 23 is input to a scalar quantizer (not shown), and after the phase is quantized, the coordinate converter 607 may be input. In that case, the second vector quantizer of the present invention also includes a scalar quantizer for quantizing the phase. Alternatively, the phase output from the coordinate transformer 605 may also be input to the scalar quantizer 606, and the scalar quantizer 606 may quantize both the amplitude and the phase.

このようなデータ変換器を用いて送信機を構成した場合について説明する。構成は実施の形態1と同様で図7のようになる。ただし、出力の時間波形は図19のようになり、定包絡線の角度変調波となる。したがって、増幅器704が非線形であっても、相互変調歪みは発生しない。したがって、増幅器704には線形性は求められず、増幅特性の飽和点付近で動作できるため、高効率動作が可能となる。
(実施の形態4)
本実施の形態4について図25を用いて説明する。図25に示す送信機は、パラレルデータを作成するためのデータ生成部1201と、データ生成部1201に接続された、実施の形態1〜3のデータ変換器1202と、データ変換器1202に接続された第1変調器1204と、第1変調器1204に接続された第1増幅器1206と、データ生成部1201に一方の入力側が接続されている本発明の第3ベクトル引き算器の一例であるベクトル引き算器1203と、ベクトル引き算器1203の出力側に接続された第2変調器1205と、第2変調器1205に接続された第2増幅器1207と、第1増幅器1206の出力側、および第2増幅器1207の出力側がそれぞれ入力として接続され、第1増幅器1206の出力および第2増幅器1207の出力を合成して、合成された信号を出力する合成器1208と、合成器1208の出力側に接続されたアンテナ1209とを備えている。そして、データ変換器1202の出力はベクトル引き算器1203のもう一方の入力側へも接続されており、ベクトル引き算器1203は、データ変換器1202により変換されたパラレルデータから、データ生成器1201で生成されたパラレルデータを引くことにより、量子化雑音データを出力する。そして、合成は、量子化雑音データに対して、実質上等振幅、逆位相でなされる。
A case where a transmitter is configured using such a data converter will be described. The configuration is the same as that of the first embodiment, as shown in FIG. However, the time waveform of the output is as shown in FIG. 19, which is a constant envelope angle modulated wave. Therefore, even when the amplifier 704 is non-linear, no intermodulation distortion occurs. Therefore, the amplifier 704 does not need to have linearity and can operate near the saturation point of the amplification characteristic, thereby enabling high-efficiency operation.
(Embodiment 4)
Embodiment 4 will be described with reference to FIG. The transmitter shown in FIG. 25 is connected to a data generator 1201 for generating parallel data, a data converter 1202 of the first to third embodiments connected to the data generator 1201, and a data converter 1202. A first modulator 1204, a first amplifier 1206 connected to the first modulator 1204, and a vector subtraction which is an example of a third vector subtractor of the present invention in which one input side is connected to the data generator 1201. Modulator 1203, a second modulator 1205 connected to the output side of the vector subtractor 1203, a second amplifier 1207 connected to the second modulator 1205, an output side of the first amplifier 1206, and the second amplifier 1207. Are connected as inputs, the output of the first amplifier 1206 and the output of the second amplifier 1207 are combined, and the combined signal is It includes a synthesizer 1208 to force, and an antenna 1209 connected to the output side of the combiner 1208. The output of the data converter 1202 is also connected to the other input side of the vector subtractor 1203, and the vector subtractor 1203 generates the data generated by the data generator 1201 from the parallel data converted by the data converter 1202. By subtracting the parallel data, quantization noise data is output. Then, the synthesis is performed with substantially equal amplitude and opposite phase with respect to the quantization noise data.

図25において、本発明のデータ生成部の一例であるデータ生成器1201で生成されたデータ(I、Qとする)は、高効率送信用データ変換器1202によりI’、Q’に変換される。このI’、Q’には所望信号に量子化雑音成分を含んでおり、この量子化雑音を除去しなければならない。バンドパスフィルタを用いて除去する方法があるが、所望波の近傍の周波数であるため除去が困難であり、サイズも大きくなってしまう。   In FIG. 25, data (I and Q) generated by a data generator 1201 which is an example of a data generation unit of the present invention is converted into I ′ and Q ′ by a high-efficiency transmission data converter 1202. . These I 'and Q' contain a quantization noise component in the desired signal, and this quantization noise must be removed. Although there is a method of removing using a band-pass filter, it is difficult to remove because the frequency is near the desired wave, and the size increases.

そこで、ベクトル引き算器1203で(I’、Q’)から(I、Q)を引くことにより、雑音成分のみを抽出する。この雑音成分を直交変調して増幅し、第1増幅器1206の出力信号と合成器1208で合成する。このとき、合成を雑音成分が実質上逆位相、すなわち実質上180度の位相差となるように制御する。すなわち、データ変換器1202から出力される信号に含まれる雑音成分に対して、ベクトル引き算器1203から出力された雑音成分が実質上等振幅で、実質上逆位相になるように合成器1208によって合成される。   Therefore, only the noise component is extracted by subtracting (I, Q) from (I ', Q') by the vector subtractor 1203. The noise component is quadrature-modulated and amplified, and is combined with the output signal of the first amplifier 1206 by the combiner 1208. At this time, the synthesis is controlled so that the noise component has a substantially opposite phase, that is, a phase difference of substantially 180 degrees. That is, the noise component included in the signal output from the data converter 1202 is synthesized by the synthesizer 1208 such that the noise component output from the vector subtractor 1203 has substantially the same amplitude and substantially the opposite phase. Is done.

このような構成、動作によって、バンドパスフィルタを用いることなく量子化雑音を除去することができる。ただし、量子化雑音は広帯域に広がっており、全てを除去するのは困難である。したがって、ある帯域の量子化雑音をこの構成で除去し、その外側の量子化雑音についてはバンドパスフィルタで除去する構成が考えられる。この構成では、量子化雑音と所望波の周波数間隔が大きくなるので、小型で低損失なバンドパスフィルタが実現可能である。   With such a configuration and operation, quantization noise can be removed without using a bandpass filter. However, the quantization noise is spread over a wide band, and it is difficult to remove all the noise. Therefore, a configuration in which quantization noise in a certain band is removed by this configuration and quantization noise outside the band is removed by a band-pass filter is considered. In this configuration, since the frequency interval between the quantization noise and the desired wave becomes large, a small-sized and low-loss bandpass filter can be realized.

以上のように本発明によれば、高効率送信用データ変換器から出力されるデータを変調することによって、定包絡の信号のスイッチング動作した信号が得られる。したがって、後段に接続されるデバイスには線形性が必要なく、高効率な送信機が実現できる。   As described above, according to the present invention, a signal obtained by performing a switching operation of a constant envelope signal is obtained by modulating data output from the high-efficiency transmission data converter. Therefore, a device connected at the subsequent stage does not need linearity, and a highly efficient transmitter can be realized.

なお、以上までにおいて、各データを所定のクロック遅延させるために遅延器を用いる構成を説明したが、遅延器を使用しないで遅延させてもよい。   Although the configuration using the delay unit to delay each data by a predetermined clock has been described above, the data may be delayed without using the delay unit.

また、以上までの説明において、各ベクトル量子化器が振幅データを多値で量子化するとは、n(nは2以上)個の閾値のうち入力ベクトルの大きさより小さい閾値のうち最も大きい閾値を振幅とし、位相が入力ベクトルと等しいベクトルを各量子化器が出力し、入力ベクトルの大きさが、n個の閾値のうち最も大きい閾値より大きいときは、その大きさがその最も大きい閾値の大きさで、その位相が入力ベクトルと等しいベクトルを出力し、入力ベクトルの大きさが、n個の閾値のうち最も小さい閾値より小さいときは、ゼロベクトルを出力することを意味する。   Further, in the above description, each vector quantizer quantizes the amplitude data by multi-valued, which means that among the n (n is 2 or more) thresholds, the largest one of the thresholds smaller than the size of the input vector is Each quantizer outputs a vector whose amplitude is equal to the phase of the input vector, and when the magnitude of the input vector is larger than the largest threshold among the n thresholds, the magnitude is the magnitude of the largest threshold. By the way, a vector whose phase is equal to the input vector is output, and when the magnitude of the input vector is smaller than the smallest threshold value among the n threshold values, it means that a zero vector is output.

また、以上までの説明において、振幅データおよび位相データの両方を量子化される例も説明したが、振幅データのみ量子化された方が、量子化雑音が少なくなる。   In the above description, an example in which both the amplitude data and the phase data are quantized has been described. However, quantization of only the amplitude data reduces quantization noise.

また、以上までの説明において、本発明のデータ変換器は送信用データ変換器であるとしてきたが、受信用データ変換器等送信用以外のデータ変換器もあり得る。そのような場合でも、増幅器などの能動回路の非線形性の影響を抑制することができるという点で同様の効果を得ることができる。   In the above description, the data converter of the present invention has been described as a transmission data converter. However, there may be a data converter other than transmission, such as a reception data converter. Even in such a case, a similar effect can be obtained in that the effect of nonlinearity of an active circuit such as an amplifier can be suppressed.

また、本発明には、実施の形態1〜3のデータ変換器と、各データ変換器の出力を直交変調する直交変調部と、を備える信号発生器も含まれる。   The present invention also includes a signal generator including the data converters according to the first to third embodiments and a quadrature modulation unit that performs quadrature modulation on the output of each data converter.

また、本発明には、図26に示すように、以上までに説明したデータ変換器または信号発生器を有する、送信機2002および/または受信機2003と、信号を送信および/または受信するためのアンテナ5004とを備える通信機器2001を含まれる。   In addition, as shown in FIG. 26, the present invention provides a transmitter 2002 and / or a receiver 2003 having the data converter or the signal generator described above, for transmitting and / or receiving a signal. A communication device 2001 including the antenna 5004 is included.

本発明にかかるデータ変換器、データ変換方法によれば、増幅器の非線形性の影響を抑制することができ、送信機、通信機器等として有用である。   ADVANTAGE OF THE INVENTION According to the data converter and the data conversion method concerning this invention, the influence of the nonlinearity of an amplifier can be suppressed and it is useful as a transmitter, a communication apparatus, etc.

本発明の実施の形態1のデータ変換器の構成を説明する図FIG. 2 is a diagram illustrating a configuration of a data converter according to the first embodiment of the present invention. (a)本発明の実施の形態1のデータ変換器の動作を説明する図 (b)本発明の実施の形態1のデータ変換器の動作を説明する図(A) A diagram illustrating the operation of the data converter according to the first embodiment of the present invention. (B) A diagram illustrating the operation of the data converter according to the first embodiment of the present invention. 本発明の実施の形態1のデータ変換器の特性を示す図FIG. 4 shows characteristics of the data converter according to the first embodiment of the present invention. 本発明の実施の形態1のデータ変換器の特性を示す図FIG. 4 shows characteristics of the data converter according to the first embodiment of the present invention. 本発明の実施の形態1でデータ変換器の具現化例の構成を示すブロック図FIG. 2 is a block diagram showing a configuration of an embodiment of a data converter according to the first embodiment of the present invention; 本発明の実施の形態1のデータ変換器の特性を示す図FIG. 4 shows characteristics of the data converter according to the first embodiment of the present invention. 本発明の実施の形態1のデータ変換器を用いた送信機の構成を示すブロック図FIG. 2 is a block diagram showing a configuration of a transmitter using the data converter according to the first embodiment of the present invention. 本発明の実施の形態1のデータ変換器を用いた送信機の動作を説明する図FIG. 3 is a diagram illustrating an operation of a transmitter using the data converter according to the first embodiment of the present invention. (a)本発明の実施の形態1のデータ変換器を用いた送信機の動作を説明する図 (b)本発明の実施の形態1のデータ変換器を用いた送信機の動作を説明する図 (c)本発明の実施の形態1のデータ変換器を用いた送信機の動作を説明する図(A) A diagram illustrating the operation of a transmitter using the data converter according to the first embodiment of the present invention (b) A diagram illustrating the operation of a transmitter using the data converter according to the first embodiment of the present invention (C) A diagram illustrating the operation of the transmitter using the data converter according to the first embodiment of the present invention. 本発明の実施の形態1のデータ変換器を用いた送信機の構成を示すブロック図FIG. 2 is a block diagram showing a configuration of a transmitter using the data converter according to the first embodiment of the present invention. 本発明の実施の形態1のデータ変換器を用いた送信機の構成を示すブロック図FIG. 2 is a block diagram showing a configuration of a transmitter using the data converter according to the first embodiment of the present invention. 本発明の実施の形態1のデータ変換器の構成を説明する図FIG. 2 is a diagram illustrating a configuration of a data converter according to the first embodiment of the present invention. 本発明の実施の形態1のデータ変換器の構成を説明する図FIG. 2 is a diagram illustrating a configuration of a data converter according to the first embodiment of the present invention. 本発明の実施の形態2のデータ変換器の構成を説明する図FIG. 4 is a diagram illustrating a configuration of a data converter according to a second embodiment of the present invention. 本発明の実施の形態2のデータ変換器の特性を示す図The figure which shows the characteristic of the data converter of Embodiment 2 of this invention. 本発明の実施の形態2のデータ変換器の特性を示す図The figure which shows the characteristic of the data converter of Embodiment 2 of this invention. 本発明の実施の形態2のデータ変換器の具現化例の構成を示すブロック図FIG. 4 is a block diagram showing a configuration of an embodiment of the data converter according to the second embodiment of the present invention; 本発明の実施の形態2のデータ変換器の特性を示す図The figure which shows the characteristic of the data converter of Embodiment 2 of this invention. 本発明の実施の形態2のデータ変換器も用いた送信機の動作を説明する図FIG. 4 is a diagram illustrating an operation of a transmitter that also uses a data converter according to Embodiment 2 of the present invention. 本発明の実施の形態3のデータ変換器の構成を説明する図FIG. 3 is a diagram illustrating a configuration of a data converter according to a third embodiment of the present invention. 本発明の実施の形態3のデータ変換器の特性を示す図The figure which shows the characteristic of the data converter of Embodiment 3 of this invention. 本発明の実施の形態3のデータ変換器の特性を示す図The figure which shows the characteristic of the data converter of Embodiment 3 of this invention. 本発明の実施の形態3のデータ変換器の具現化例の構成を示すブロック図FIG. 9 is a block diagram showing a configuration of an embodiment of the data converter according to the third embodiment of the present invention; 本発明の実施の形態3のデータ変換器の特性を示す図The figure which shows the characteristic of the data converter of Embodiment 3 of this invention. 本発明の量子化雑音除去回路を用いた送信機の構成を示すブロック図FIG. 2 is a block diagram showing a configuration of a transmitter using the quantization noise elimination circuit of the present invention. 本発明の通信機器の構成を示す図FIG. 2 is a diagram illustrating a configuration of a communication device according to the present invention. 従来の送信機の構成を示すブロック図Block diagram showing the configuration of a conventional transmitter 従来の送信機の特性を示す図Diagram showing characteristics of conventional transmitter 本発明の実施の形態1のデータ変換器を用いた送信機の構成図Configuration diagram of a transmitter using the data converter according to the first embodiment of the present invention 本発明の実施の形態1のデータ変換器の構成図FIG. 1 is a configuration diagram of a data converter according to a first embodiment of the present invention.

符号の説明Explanation of reference numerals

101 入力端子
102 ベクトル引き算器
103 ベクトル積分器
104 ベクトル量子化器
105 出力端子
106 入力端子
107、109 ベクトル引き算器
108、110 ベクトル積分器
111 ベクトル量子化器
112、113 増幅器
114 出力端子
201 入力端子
202 ベクトル引き算器
203 ベクトル量子化器
204 遅延器
205 出力端子
301 入力端子
302、304 ベクトル引き算器
303 ベクトル量子化器
305 遅延器
306 出力端子
401、402 入力端子
403、404 スカラー引き算器
405、406 スカラー積分器
407 座標変換器(IQ→polar)
408 スカラー量子化器
409 座標変換器(polar→IQ)
410、411 出力端子
501、502 入力端子
503、504 スカラー引き算器
505 座標変換器(IQ→polar)
506 ベクトル量子化器
507 座標変換器(polar→IQ)
508、509 遅延器
510、511 出力端子
601、602 入力端子
603、604、608、609 スカラー引き算器
605 座標変換器(IQ→polar)
606 ベクトル量子化器
607 データ変換器(polar→IQ)
610、611 遅延器
612、613 出力端子
701 データ生成部
702 高効率送信用データ変換器
703 変調器
704 増幅器
705 バンドパスフィルタ
706 アンテナ
1001 データ生成部
1002 高効率送信用データ変換器
1003 変調器
1004 歪み補償回路
1005 増幅器
1006 バンドパスフィルタ
1007 アンテナ
1101 データ生成部
1102 高効率送信用データ変換器
1103 歪み補償部
1104 変調器
1105 増幅器
1106 バンドパスフィルタ
1107 アンテナ
1201 データ生成部
1202 高効率送信用データ変換器
1203 ベクトル引き算器
1204、1205 変調器
1206、1207 増幅器
1208 合成器
1209 出力端子
5001 データ生成器
5003 増幅器
5004 アンテナ
101 input terminal 102 vector subtracter 103 vector integrator 104 vector quantizer 105 output terminal 106 input terminal 107, 109 vector subtracter 108, 110 vector integrator 111 vector quantizer 112, 113 amplifier 114 output terminal 201 input terminal 202 Vector subtracter 203 Vector quantizer 204 Delay unit 205 Output terminal 301 Input terminal 302, 304 Vector subtractor 303 Vector quantizer 305 Delay unit 306 Output terminal 401, 402 Input terminal 403, 404 Scalar subtractor 405, 406 Scalar integration Unit 407 coordinate converter (IQ → polar)
408 Scalar quantizer 409 Coordinate converter (polar → IQ)
410, 411 Output terminals 501, 502 Input terminals 503, 504 Scalar subtractor 505 Coordinate converter (IQ → polar)
506 Vector quantizer 507 Coordinate transformer (polar → IQ)
508, 509 Delay units 510, 511 Output terminals 601, 602 Input terminals 603, 604, 608, 609 Scalar subtracter 605 Coordinate converter (IQ → polar)
606 Vector quantizer 607 Data converter (polar → IQ)
610, 611 Delay unit 612, 613 Output terminal 701 Data generation unit 702 High-efficiency transmission data converter 703 Modulator 704 Amplifier 705 Bandpass filter 706 Antenna 1001 Data generation unit 1002 High-efficiency transmission data converter 1003 Modulator 1004 Distortion Compensation circuit 1005 Amplifier 1006 Bandpass filter 1007 Antenna 1101 Data generation unit 1102 High-efficiency transmission data converter 1103 Distortion compensation unit 1104 Modulator 1105 Amplifier 1106 Bandpass filter 1107 Antenna 1201 Data generation unit 1202 High-efficiency transmission data converter 1203 Vector subtractor 1204, 1205 Modulator 1206, 1207 Amplifier 1208 Combiner 1209 Output terminal 5001 Data generator 5003 Amplifier 5004 Antenna

Claims (31)

IデータおよびQデータを有するパラレルデータが入力されるパラレルデータ入力端子と、
前記パラレルデータ入力端子に接続された演算回路と、
前記演算回路の出力側に接続された第1ベクトル量子化器と、
前記第1ベクトル量子化器の出力側に接続された出力端子と、を備え、
前記Iデータおよび前記Qデータは所定のベクトルを形成しており、
前記演算回路は、第1入力端子および第2入力端子を有する、第1ベクトル引き算器と、 前記第1ベクトル引き算器の出力側に接続されたベクトル積分器とを備える単位回路が、n(nは自然数)個接続されたものであり、
前記出力端子の出力および/または前記各ベクトル積分器の出力は、前記各単位回路の第1ベクトル引き算器の第2入力端子に入力され、
前記パラレルデータ入力端子は、第一番目の単位回路の第1ベクトル引き算器の第1入力端子に接続され、
前記単位回路どうしは、ベクトル積分器の出力端子と第1ベクトル引き算器の第1入力端子とが接続され、
前記第1ベクトル引き算器は、前記第1入力端子から入力されたパラレルデータのなすベクトルから前記第2入力端子に入力されたパラレルデータのなすベクトルを引き算したパラレルデータを出力し、
前記ベクトル積分器は、入力された前記パラレルデータで構成されるベクトルを積分し、
前記第1ベクトル量子化器は、入力されたベクトルの少なくとも大きさに関して量子化された所定の値を出力する、データ変換器。
A parallel data input terminal to which parallel data having I data and Q data is input;
An arithmetic circuit connected to the parallel data input terminal;
A first vector quantizer connected to an output side of the arithmetic circuit;
An output terminal connected to the output side of the first vector quantizer;
The I data and the Q data form a predetermined vector,
The arithmetic circuit includes a first vector subtracter having a first input terminal and a second input terminal, and a unit circuit including a vector integrator connected to an output side of the first vector subtractor, wherein n (n Is a natural number) connected,
An output of the output terminal and / or an output of each of the vector integrators is input to a second input terminal of a first vector subtracter of each of the unit circuits,
The parallel data input terminal is connected to a first input terminal of a first vector subtracter of a first unit circuit,
The unit circuits have an output terminal of a vector integrator connected to a first input terminal of a first vector subtracter,
The first vector subtractor outputs parallel data obtained by subtracting a vector formed by the parallel data input to the second input terminal from a vector formed by the parallel data input from the first input terminal,
The vector integrator integrates a vector composed of the input parallel data,
The data converter, wherein the first vector quantizer outputs a predetermined value quantized with respect to at least a magnitude of an input vector.
前記第1ベクトル量子化器は、入力されるベクトルと同じ位相のベクトルを出力する、請求項1に記載のデータ変換器。   The data converter according to claim 1, wherein the first vector quantizer outputs a vector having the same phase as an input vector. 前記第1ベクトル量子化器へ入力されたベクトルの大きさが所定の閾値以上のときは、前記第1ベクトル量子化器は、その大きさが前記所定の閾値であり、その位相が前記入力されたベクトルと等しいベクトルを出力し、
前記第1ベクトル量子化器へ入力されたベクトルの大きさが所定の閾値より小さいときは、前記第1ベクトル量子化器は、ゼロベクトルを出力する、請求項1に記載のデータ変換器。
When the magnitude of the vector input to the first vector quantizer is greater than or equal to a predetermined threshold, the magnitude of the first vector quantizer is the predetermined threshold, and the phase of the input is Output a vector equal to the vector
The data converter according to claim 1, wherein the first vector quantizer outputs a zero vector when a magnitude of a vector input to the first vector quantizer is smaller than a predetermined threshold.
前記第1ベクトル量子化器は、ベクトルの大きさ、位相の両方に関して量子化する、請求項1に記載のデータ変換器。   The data converter according to claim 1, wherein the first vector quantizer quantizes both the magnitude and the phase of the vector. 所定のベクトルを有するパラレルデータが入力されるパラレルデータ入力端子と、
第1入力端子および第2入力端子を有し、前記パラレルデータ入力端子に前記第1入力 端子が接続された第1ベクトル引き算器と、
前記第1ベクトル引き算器の出力側に接続された第2ベクトル量子化器と、
前記第2ベクトル量子化器の出力側に接続された出力端子とを具備し、
前記第2ベクトル量子化器は、入力されたベクトルの少なくとも大きさに関して量子化された所定の値を出力し、
前記量子化された所定の値は前記第1ベクトル引き算器の第2入力端子へ入力され、
前記第1ベクトル引き算器は、前記第1入力端子に入力された前記パラレルデータのなすベクトルから前記第2入力端子に入力されたパラレルデータのなすベクトルを引き算したパラレルデータを出力する、データ変換器。
A parallel data input terminal to which parallel data having a predetermined vector is input;
A first vector subtractor having a first input terminal and a second input terminal, wherein the first input terminal is connected to the parallel data input terminal;
A second vector quantizer connected to the output of the first vector subtractor;
An output terminal connected to an output side of the second vector quantizer;
The second vector quantizer outputs a predetermined value quantized with respect to at least the magnitude of the input vector;
The quantized predetermined value is input to a second input terminal of the first vector subtractor,
A data converter that outputs parallel data obtained by subtracting a vector formed by the parallel data input to the second input terminal from a vector formed by the parallel data input to the first input terminal; .
前記第2ベクトル量子化器は、入力されるベクトルと同じ位相のベクトルを出力する、請求項5に記載のデータ変換器。   The data converter according to claim 5, wherein the second vector quantizer outputs a vector having the same phase as an input vector. 前記第2ベクトル量子化器は、ベクトルの大きさ、位相の両方に関して量子化する、請求項5に記載のデータ変換器。   The data converter according to claim 5, wherein the second vector quantizer quantizes both the magnitude and the phase of the vector. 第1入力端子および第2入力端子を有し、前記第2ベクトル量子化器の出力側に前記第1入力端子が接続された第2ベクトル引き算器をさらに備え、
前記第1ベクトル引き算器の出力は前記第2ベクトル引き算器の第2入力端子にも接続され、
前記第2ベクトル引き算器は、前記第2ベクトル引き算器の第1入力端子に入力されたパラレルデータのなすベクトルから前記第2ベクトル引き算器の第2入力端子に入力されたパラレルデータのなすベクトルを引き算したパラレルデータを出力し、
前記第2ベクトル量子化器の出力が、前記第2ベクトル引き算器を介して前記第1ベクトル引き算器の第2入力端子に入力される、請求項5に記載のデータ変換器。
A second vector subtractor having a first input terminal and a second input terminal, wherein the second input terminal is connected to the output side of the second vector quantizer;
An output of the first vector subtractor is also connected to a second input terminal of the second vector subtractor;
The second vector subtracter converts a vector formed by the parallel data input to the second input terminal of the second vector subtracter from a vector formed by the parallel data input to the first input terminal of the second vector subtractor. Output the subtracted parallel data,
The data converter according to claim 5, wherein an output of the second vector quantizer is input to a second input terminal of the first vector subtractor via the second vector subtractor.
前記第1ベクトル引き算器は、第1データが入力される第1入力端子および第2入力端子を有する第1スカラー引き算器と、前記第1データと直交する関係にある第2データが入力される第1入力端子および第2入力端子を有する第2スカラー引き算器と、を有し、
前記ベクトル積分器は、前記第1スカラー引き算器の出力に接続された第1スカラー積分器と、前記第2スカラー引き算器の出力に接続された第2スカラー積分器と、を有し、
前記第1ベクトル量子化器は、前記第1スカラー積分器の出力、および前記第2スカラー積分器の出力が直交座標系のデータとしてそれぞれ入力され、前記入力された直交座標系のデータを極座標系のデータに変換し、前記極座標系のデータを振幅データおよび位相データとして出力する第1座標変換器と、前記第1座標変換器から出力される少なくとも振幅データを量子化する第1スカラー量子化器と、前記第1スカラー量子化器の出力側および/または前記第1座標変換器の出力側に接続され、極座標系のデータとして、前記第1スカラー量子化器および/または前記第1座標変換器から出力された、振幅データおよび位相データから、直交座標系のデータとして、前記第1データに対応する第3データ、および前記第2データに対応する第4データを出力する第2座標変換器と、を有し、
前記第1スカラー量子化器は、前記第1座標変換器の出力側に接続され、所定の値として量子化された、少なくとも振幅データを出力し、
前記出力端子は、前記第2座標変換器に接続され、前記第3データを出力する第1出力端子と、前記第2座標変換器に接続され、前記第4データを出力する第2出力端子と、を有し、
前記第3データまたは前記各第1スカラー積分器の出力のうちの少なくともいずれかが前記各第1スカラー引き算器のうちの少なくともいずれかの第2入力端子に入力され、前記第4データまたは前記各第2スカラー積分器の出力のうちの少なくともいずれかが前記第2スカラー引き算器のうちの少なくともいずれかの第2入力端子に入力される、請求項1に記載のデータ変換器。
The first vector subtracter has a first scalar subtractor having a first input terminal and a second input terminal to which first data is input, and second data which is orthogonal to the first data. A second scalar subtractor having a first input terminal and a second input terminal;
The vector integrator has a first scalar integrator connected to the output of the first scalar subtractor, and a second scalar integrator connected to the output of the second scalar subtractor,
The first vector quantizer receives the output of the first scalar integrator and the output of the second scalar integrator as data of a rectangular coordinate system, and converts the input data of the rectangular coordinate system into a polar coordinate system. And a first scalar quantizer for quantizing at least the amplitude data output from the first coordinate converter, the first coordinate converter outputting the data of the polar coordinate system as amplitude data and phase data. Connected to the output side of the first scalar quantizer and / or the output side of the first coordinate converter, and as the data of the polar coordinate system, the first scalar quantizer and / or the first coordinate converter From the amplitude data and the phase data output from the third data corresponding to the first data and the second data as the data of the rectangular coordinate system. And a second coordinate converter for outputting a fourth data, and
The first scalar quantizer is connected to an output side of the first coordinate converter, and outputs at least amplitude data quantized as a predetermined value;
A first output terminal connected to the second coordinate converter and outputting the third data; a second output terminal connected to the second coordinate converter and outputting the fourth data; , And
At least one of the third data or the output of each of the first scalar integrators is input to at least a second input terminal of each of the first scalar subtractors, and the fourth data or each of the fourth scalar integrators is input. The data converter according to claim 1, wherein at least one of the outputs of the second scalar integrator is input to a second input terminal of at least one of the second scalar subtractors.
前記nは1であり、
前記第3データが前記第1スカラー引き算器の第2入力端子に入力され、前記第1スカラー引き算器は、前記第1データから前記第3データを引き算し、前記引き算されたデータが前記第1スカラー積分器に出力され、
前記第4データが前記第2スカラー引き算器の第2入力端子に入力され、前記第2スカラー引き算器は、前記第2データから前記第4データを引き算し、前記引き算されたデータが前記第2スカラー積分器に出力される、請求項9に記載のデータ変換器。
N is 1;
The third data is input to a second input terminal of the first scalar subtractor, and the first scalar subtracter subtracts the third data from the first data, and the subtracted data is the first data. Output to the scalar integrator,
The fourth data is input to a second input terminal of the second scalar subtractor, and the second scalar subtracter subtracts the fourth data from the second data, and the subtracted data is the second data. The data converter according to claim 9, which is output to a scalar integrator.
前記第1ベクトル量子化器は、入力されるベクトルと同じ位相のベクトルを出力する、請求項10に記載のデータ変換器。   The data converter according to claim 10, wherein the first vector quantizer outputs a vector having the same phase as an input vector. 前記第1ベクトル量子化器は、前記振幅データを量子化し、かつ前記位相データを量子化する、請求項10に記載のデータ変換器。   The data converter according to claim 10, wherein the first vector quantizer quantizes the amplitude data and quantizes the phase data. 前記第1ベクトル引き算器は、第1データが入力される第1入力端子および第2入力端子を有する第1スカラー引き算器と、前記第1データと直交する関係にある第2データが入力される第1入力端子および第2入力端子を有する第2スカラー引き算器と、を有し、
前記第2ベクトル量子化器は、前記第1スカラー引き算器の出力および前記第2スカラー引き算器の出力が直交座標系のデータとしてそれぞれ入力され、前記入力された直交座標系のデータを極座標系のデータに変換し、前記極座標系のデータを振幅データおよび位相データとして出力する第1座標変換器と、前記第1座標変換器から出力される少なくとも振幅データを量子化する第2スカラー量子化器と、前記第2スカラー量子化器および/または前記第1座標変換器から出力された、振幅データおよび位相データが極座標系のデータから直交座標系のデータに変換されて、前記第1データに対応する第3データ、および前記第2データに対応する第4データを出力する第2座標変換器と、を有し、
前記第2スカラー量子化器は、前記第1座標変換器の出力側に接続され、所定の値として量子化された、少なくとも振幅データを出力し、
前記出力端子は、前記第2座標変換器に接続された、前記第3データを出力する第1出力端子と、前記第2座標変換器に接続され、前記第4データを出力する第2出力端子とを有し、
前記第3データが前記第1スカラー引き算器の第2入力端子に入力され、前記第1スカラー引き算器は、前記第1データから前記第3データを引き算し、前記引き算されたデータが前記第1座標変換器の一方の入力に入力され、
前記第4データが前記第2スカラー引き算器の第2入力端子に入力され、前記第2スカラー引き算器は、前記第2データから前記第4データを引き算し、前記引き算されたデータが前記第1座標変換器の他方の入力に入力される、請求項5に記載のデータ変換器。
The first vector subtracter has a first scalar subtractor having a first input terminal and a second input terminal to which first data is input, and second data which is orthogonal to the first data. A second scalar subtractor having a first input terminal and a second input terminal;
The second vector quantizer receives the output of the first scalar subtractor and the output of the second scalar subtractor as data of a rectangular coordinate system, and converts the input data of the rectangular coordinate system into a polar coordinate system. A first coordinate converter for converting the data into polar data and outputting the data in the polar coordinate system as amplitude data and phase data; and a second scalar quantizer for quantizing at least the amplitude data output from the first coordinate converter. The amplitude data and the phase data output from the second scalar quantizer and / or the first coordinate converter are converted from the data in the polar coordinate system into the data in the rectangular coordinate system, and correspond to the first data. A second coordinate converter that outputs third data and fourth data corresponding to the second data,
The second scalar quantizer is connected to an output side of the first coordinate converter, and outputs at least amplitude data quantized as a predetermined value;
The output terminal is connected to the second coordinate converter, a first output terminal for outputting the third data, and a second output terminal connected to the second coordinate converter, for outputting the fourth data. And having
The third data is input to a second input terminal of the first scalar subtractor, and the first scalar subtracter subtracts the third data from the first data, and the subtracted data is the first data. Input to one input of the coordinate converter,
The fourth data is input to a second input terminal of the second scalar subtractor, and the second scalar subtracter subtracts the fourth data from the second data, and the subtracted data is the first data. The data converter according to claim 5, which is input to the other input of the coordinate converter.
前記第2ベクトル量子化器は、入力されるベクトルと同じ位相のベクトルを出力する、請求項13に記載のデータ変換器。   14. The data converter according to claim 13, wherein the second vector quantizer outputs a vector having the same phase as an input vector. 前記第2ベクトル量子化器は、前記振幅データをベクトルの大きさに関して量子化し、かつ前記位相データをベクトルの位相に関して量子化する、請求項13に記載のデータ変換器。   14. The data converter according to claim 13, wherein the second vector quantizer quantizes the amplitude data with respect to a magnitude of the vector and quantizes the phase data with respect to a phase of the vector. 前記第1ベクトル引き算器は、第1データが入力される第1入力端子、および第2入力端子を有する第1スカラー引き算器と、前記第1データと直交する関係にある第2データが入力される第1入力端子および第2入力端子を有する第2スカラー引き算器と、を有し、
前記第2ベクトル量子化器は、前記第1スカラー引き算器の出力および前記第2スカラー引き算器の出力が直交座標系のデータとしてそれぞれ入力され、前記入力された直交座標系のデータを極座標系のデータに変換し、前記極座標系のデータを振幅データおよび位相データとして出力する第1座標変換器と、前記第1座標変換器から出力される少なくとも振幅データを量子化する第2スカラー量子化器と、前記第2スカラー量子化器および/または前記第1座標変換器から出力された、振幅データおよび位相データが極座標系のデータから、直交座標系のデータに変換されて、前記第1データに対応する第3データ、および前記第2データに対応する第4データを出力する第2座標変換器と、を有し、
前記第2スカラー量子化器は、前記第1座標変換器の出力側に接続され、所定の値として量子化された、少なくとも振幅データを出力し、
前記第2ベクトル引き算器は、前記第3データがその第1入力端子に入力され、前記第1スカラー引き算器からの出力データがその第2入力端子に入力され、前記第3データから前記第1スカラー引き算器からの出力データが引き算されて第5データとして出力する第3スカラー引き算器と、前記第4データがその第1入力端子に入力され、前記第2スカラー引き算器からの出力データがその第2入力端子に入力され、前記第4データから前記第2スカラー引き算器からの出力データが引き算されて第6データとして出力する第4スカラー引き算器と、を有し、
前記第5データが前記第1スカラー引き算器の第2入力端子に入力され、前記第1スカラー引き算器は、前記第1データから前記第5データを引き算し、前記引き算されたデータが前記第1座標変換器の一方の入力に入力され、
前記第6データが前記第2スカラー引き算器の第2入力端子に入力され、前記第2スカラー引き算器は、前記第2データから前記第6データを引き算し、前記引き算されたデータが前記第1座標変換器の他方の入力に入力される、請求項8に記載のデータ変換器。
The first vector subtractor has a first scalar subtractor having a first input terminal to which first data is input and a second input terminal, and second data which is orthogonal to the first data. A second scalar subtractor having a first input terminal and a second input terminal.
The second vector quantizer receives the output of the first scalar subtractor and the output of the second scalar subtractor as data of a rectangular coordinate system, and converts the input data of the rectangular coordinate system into a polar coordinate system. A first coordinate converter for converting the data into polar data and outputting the data in the polar coordinate system as amplitude data and phase data; and a second scalar quantizer for quantizing at least the amplitude data output from the first coordinate converter. The amplitude data and the phase data output from the second scalar quantizer and / or the first coordinate converter are converted from the data of the polar coordinate system to the data of the orthogonal coordinate system, and correspond to the first data. And a second coordinate converter that outputs fourth data corresponding to the second data.
The second scalar quantizer is connected to an output side of the first coordinate converter, and outputs at least amplitude data quantized as a predetermined value;
The second vector subtractor receives the third data at a first input terminal thereof, receives output data from the first scalar subtractor at a second input terminal thereof, and outputs the first data from the third data. A third scalar subtractor for subtracting output data from the scalar subtractor and outputting as fifth data, the fourth data being input to a first input terminal thereof, and an output data from the second scalar subtractor being A fourth scalar subtractor that is input to a second input terminal and subtracts output data from the second scalar subtractor from the fourth data and outputs the result as sixth data;
The fifth data is input to a second input terminal of the first scalar subtractor, and the first scalar subtracter subtracts the fifth data from the first data, and the subtracted data is the first data. Input to one input of the coordinate converter,
The sixth data is input to a second input terminal of the second scalar subtractor, and the second scalar subtracter subtracts the sixth data from the second data, and the subtracted data is the first data. 9. The data converter according to claim 8, which is input to the other input of the coordinate converter.
前記第2ベクトル量子化器は、入力されるベクトルと同じ位相のベクトルを出力する、請求項16に記載のデータ変換器。   17. The data converter according to claim 16, wherein the second vector quantizer outputs a vector having the same phase as an input vector. 前記第2ベクトル量子化器は、前記振幅データをベクトルの大きさに関して量子化し、かつ前記位相データをベクトルの位相に関して量子化する、請求項16に記載のデータ変換器。   17. The data converter of claim 16, wherein the second vector quantizer quantizes the amplitude data with respect to vector magnitude and quantizes the phase data with respect to vector phase. 前記第1ベクトル量子化器は、n個の閾値を有しており、
前記第1ベクトル量子化器への入力ベクトルの大きさが、前記n個の閾値のうち、最も大きい閾値より大きいときは、その大きさが前記最も大きい閾値の大きさで、その位相が前記入力ベクトルと等しいベクトルを出力し、
前記第1ベクトル量子化器への入力ベクトルの大きさが、前記n個の閾値のうち、最も小さい閾値より小さいときは、ゼロベクトルを出力し、
前記第1ベクトル量子化器への入力ベクトルの大きさが、前記n個の閾値のうち、最も小さい閾値と最も大きい閾値との間にあるときは、前記入力ベクトルの大きさより小さい閾値のうち最も大きい閾値をその振幅とし、その位相が前記入力ベクトルと等しいベクトルを出力する、請求項1または10に記載のデータ変換器。
The first vector quantizer has n thresholds,
When the magnitude of the input vector to the first vector quantizer is larger than the largest threshold among the n thresholds, the magnitude is the magnitude of the largest threshold and the phase is Outputs a vector equal to the vector,
When the magnitude of the input vector to the first vector quantizer is smaller than the smallest threshold value among the n threshold values, a zero vector is output;
When the magnitude of the input vector to the first vector quantizer is between the smallest threshold and the largest threshold among the n thresholds, the largest of the thresholds smaller than the magnitude of the input vector is The data converter according to claim 1, wherein a large threshold value is set as the amplitude, and a vector whose phase is equal to the input vector is output.
前記第2ベクトル量子化器は、所定の振幅を有し、位相が前記入力ベクトルと等しいベクトルを出力する、請求項5または8に記載のデータ変換器。   9. The data converter according to claim 5, wherein the second vector quantizer outputs a vector having a predetermined amplitude and a phase equal to the input vector. 前記第2ベクトル量子化器は、入力されるベクトルがa、b(a、bは負でない実数、a<b)の中間値よりも小さい場合は、aを出力し、前記中間値以上のときはbを出力する、請求項5または8に記載のデータ変換器。   The second vector quantizer outputs a when the input vector is smaller than an intermediate value of a and b (a and b are non-negative real numbers and a <b). 9. The data converter according to claim 5, wherein b outputs b. 請求項1または5に記載のデータ変換器と、
前記データ変換器からの出力を直交変調する直交変調部と、を備える信号発生器。
A data converter according to claim 1 or 5,
A quadrature modulator for quadrature modulating an output from the data converter.
前記データ変換器がデジタル信号処理で実現されている、請求項22に記載の信号発生器。   23. The signal generator according to claim 22, wherein said data converter is realized by digital signal processing. 請求項22に記載の信号発生器と、
前記信号発生器の直交変調部に直接または間接的に接続された増幅器と、
前記増幅器に接続されたバンドパスフィルタと、
前記バンドパスフィルタに直接または間接的に接続されたアンテナとを備える、送信機。
A signal generator according to claim 22,
An amplifier directly or indirectly connected to the quadrature modulator of the signal generator;
A bandpass filter connected to the amplifier;
A transmitter directly or indirectly connected to the bandpass filter.
前記データ変換器の出力側および前記直交変調部の入力側の間に設置され、前記データ変換器から出力される信号をローパスフィルタリングして前記直交変調部に伝達するためのローパスフィルタをさらに備える、請求項24に記載の送信機。   A low-pass filter installed between an output side of the data converter and an input side of the quadrature modulation unit, for transmitting a signal output from the data converter to the quadrature modulation unit by performing low-pass filtering; A transmitter according to claim 24. 前記送信機から出力する変調波の種類に応じて、前記所定の値が制御される、請求項24に記載の送信機。   The transmitter according to claim 24, wherein the predetermined value is controlled according to a type of a modulated wave output from the transmitter. 出力される信号の周波数に応じて、前記バンドパスフィルタの通過周波数が制御される、請求項24に記載の送信機。   The transmitter according to claim 24, wherein a pass frequency of the band-pass filter is controlled according to a frequency of the output signal. 前記データ変換器は、前記増幅器の非線形性を補償するデータを発生させる、請求項24に記載の送信機。   The transmitter of claim 24, wherein the data converter generates data that compensates for the non-linearity of the amplifier. パラレルデータを作成するためのデータ生成部と、
前記データ生成部に接続された請求項1または5に記載のデータ変換器と、
前記データ変換器に接続された第1変調器と、
前記第1変調器に接続された第1増幅器と、
前記データ生成部に一方の入力側が接続されている第3ベクトル引き算器と、
前記第3ベクトル引き算器の出力側に接続された第2の変調器と、
前記第2の変調器に接続された第2の増幅器と、
前記第1の増幅器の出力側、および前記第2の増幅器の出力側がそれぞれ入力として接続され、前記第1の増幅器の出力および前記第2の増幅器の出力を合成して前記合成され た信号を出力する合成器と、
前記合成器の出力側に接続されたアンテナとを備え、
前記データ変換器の出力は前記第3ベクトル引き算器のもう一方の入力側へも接続されており、
前記第3ベクトル引き算器は、前記データ変換器により変換されたパラレルデータから、前記データ生成器で生成されたパラレルデータを引くことにより、量子化雑音データを出力し、
前記合成は、前記量子化雑音データに対して、実質上等振幅、逆位相でなされる、送信機。
A data generator for creating parallel data,
The data converter according to claim 1 or 5, which is connected to the data generator.
A first modulator connected to the data converter;
A first amplifier connected to the first modulator;
A third vector subtractor having one input connected to the data generator;
A second modulator connected to the output of the third vector subtractor;
A second amplifier connected to the second modulator;
The output side of the first amplifier and the output side of the second amplifier are connected as inputs, respectively, and the output of the first amplifier and the output of the second amplifier are combined to output the combined signal. Synthesizer,
An antenna connected to the output side of the synthesizer,
The output of the data converter is also connected to the other input of the third vector subtractor;
The third vector subtractor outputs quantization noise data by subtracting the parallel data generated by the data generator from the parallel data converted by the data converter.
The transmitter, wherein the combining is performed on the quantized noise data with substantially equal amplitude and opposite phase.
請求項25に記載の送信機と、信号を受信するための受信機と、信号を送信および/または受信するためのアンテナとを備える通信機器。   A communication device comprising the transmitter according to claim 25, a receiver for receiving a signal, and an antenna for transmitting and / or receiving a signal. IデータおよびQデータを有するパラレルデータをパラレルデータ入力端子に入力する工程と、
前記パラレルデータ入力端子に接続された演算回路において、ベクトル引き算工程とベクトル積分工程との演算工程をn(nは自然数)回行う工程と、
前記演算回路から出力されたベクトルの少なくとも大きさに関して量子化された所定の値を出力する工程と、を備え、
前記Iデータおよび前記Qデータは所定のベクトルを形成しており、
前記ベクトル引き算工程は、入力されたパラレルデータのなすベクトルから前記演算回路の出力ベクトルおよび/または前記各ベクトル積分の出力ベクトルを引き算したパラレルデータを出力する工程を有し、
前記ベクトル積分工程は、入力された前記パラレルデータで構成されるベクトルを積分する工程を有する、データ変換方法。
Inputting parallel data having I data and Q data to a parallel data input terminal;
A step of performing n (n is a natural number) arithmetic steps of a vector subtraction step and a vector integration step in an arithmetic circuit connected to the parallel data input terminal;
Outputting a predetermined value quantized with respect to at least the magnitude of the vector output from the arithmetic circuit,
The I data and the Q data form a predetermined vector,
The vector subtraction step includes a step of outputting parallel data obtained by subtracting an output vector of the arithmetic circuit and / or an output vector of each vector integration from a vector formed by the input parallel data,
The data conversion method, wherein the vector integration step includes a step of integrating a vector constituted by the input parallel data.
JP2003356932A 2002-10-17 2003-10-16 Data converter, signal generator, transmitter and communication device using same, and data conversion method Withdrawn JP2004159319A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003356932A JP2004159319A (en) 2002-10-17 2003-10-16 Data converter, signal generator, transmitter and communication device using same, and data conversion method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002303520 2002-10-17
JP2003356932A JP2004159319A (en) 2002-10-17 2003-10-16 Data converter, signal generator, transmitter and communication device using same, and data conversion method

Publications (1)

Publication Number Publication Date
JP2004159319A true JP2004159319A (en) 2004-06-03

Family

ID=32827971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003356932A Withdrawn JP2004159319A (en) 2002-10-17 2003-10-16 Data converter, signal generator, transmitter and communication device using same, and data conversion method

Country Status (1)

Country Link
JP (1) JP2004159319A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008104160A (en) * 2006-09-19 2008-05-01 Matsushita Electric Ind Co Ltd Transmission circuit and communication device
US7881399B2 (en) 2006-09-19 2011-02-01 Panasonic Corporation Transmission circuit and communication device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008104160A (en) * 2006-09-19 2008-05-01 Matsushita Electric Ind Co Ltd Transmission circuit and communication device
US7881399B2 (en) 2006-09-19 2011-02-01 Panasonic Corporation Transmission circuit and communication device

Similar Documents

Publication Publication Date Title
EP1235403B1 (en) Combined frequency and amplitude modulation
JP5609890B2 (en) Transmitter
KR101720478B1 (en) Power encoder and method for modulating data
KR101880384B1 (en) Power encoder and method for power encoding
JP6261821B2 (en) System and method for generating multi-band signals
CN107733403B (en) Specific harmonic elimination multilevel radio frequency pulse width modulation method and modulator
KR101922108B1 (en) Digital Wireless Transmitter having Parallel Structure and Wireless Communication System including the Same
US20010050962A1 (en) Transmitting circuit apparatus
US7817725B2 (en) Data converter device and data conversion method, and transmitter circuit, communications device and electronic device using the same
Ruotsalainen et al. A new quadrature PWM modulator with tunable center frequency for digital RF transmitters
EP3103198B1 (en) Transmitter and method of transmitting
US6784817B2 (en) Data generating method, data generator, and transmitter using the same
JP2005295521A (en) Data converter device and data conversion method, and transmitter circuit, communications device and electronic device using the same
Ketola et al. Transmitter utilising bandpass delta-sigma modulator and switching mode power amplifier
KR20060038134A (en) Apparatus and method for high efficiency power amplifier for mobile communication system
JP2009171460A (en) Communication device, oscillator and frequency synthesizer
JP2002057732A (en) Transmission circuit device
Chierchie et al. Baseband model for uniformly sampled RF-PWM
US7280610B2 (en) Data converter, signal generator, transmitter and communication apparatus using the data converter or the signal generator, and data conversion method
JP2005236968A (en) Data converter, data conversion method, and transmitter circuit, communication device and electronic device using same
JP4076914B2 (en) Data generation method, data generator, and transmitter using the same
JP5731325B2 (en) Modulator and amplifier using the same
JP2004159319A (en) Data converter, signal generator, transmitter and communication device using same, and data conversion method
KR20070060817A (en) Apparatus and method for compensation of high frequency distortion by digital to analog converter for orthogonal frequency division multiplexing system
JP4128488B2 (en) Transmission circuit device and wireless communication device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060725

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080425