JP4128488B2 - Transmission circuit device and wireless communication device - Google Patents
Transmission circuit device and wireless communication device Download PDFInfo
- Publication number
- JP4128488B2 JP4128488B2 JP2003168410A JP2003168410A JP4128488B2 JP 4128488 B2 JP4128488 B2 JP 4128488B2 JP 2003168410 A JP2003168410 A JP 2003168410A JP 2003168410 A JP2003168410 A JP 2003168410A JP 4128488 B2 JP4128488 B2 JP 4128488B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- distributor
- vector
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、無線通信装置の送信回路に用いられる送信回路装置、及びそれを用いた無線通信装置に関するものである。
【０００２】
【従来の技術】
近年携帯電話の普及とともに、携帯電話端末は、ますます高機能化してきている。例えば、携帯電話端末は、基地局を経由して、より高品質な音声で通話相手側の携帯電話端末と無線通信することが可能になり、さらに、電子メールの送受信やインターネットに接続して、画像やプログラム等をダウンロードすることも可能になってきている。携帯電話端末は、高機能化されるとともに、同時に小型化、及び低消費電力化が進められている。
【０００３】
携帯電話端末の高機能化の推進が可能となった一つの要因としては、従来のアナログ無線通信方式と比較してより大量の情報を誤りなく搬送することが可能であるＣＤＭＡ等のデジタル無線通信方式が採用されたことがある。このようなデジタル無線通信では、ＱＰＳＫ等の変調方式が用いられており、送信回路装置を構成する変調器としては、直交変調器を用いるのが、一般的である。
【０００４】
図２６に従来の送信回路装置の基本構成を示す。図２６において、送信回路装置は、直交変調器４０３、帯域通過フィルタ４０４、ＩＱ信号発生器４０５、局部発振器４０６、及び電力増幅器４１１から構成されている。また、直交変調器４０３は移相器４０７、ミキサ４０８、ミキサ４０９、合成器４１０から構成される。
【０００５】
ＩＱ信号発生器４０５は、アナログ信号であるベースバンドＩ信号及びベースバンドＱ信号を出力し、それぞれ、直交変調器４０３に入力する。局部発振器４０６は搬送波周波数の正弦波信号を出力し、その正弦波信号は移相器４０７で互いに位相が９０度異なる２つの信号に分配され、ミキサ４０８及びミキサ４０９に入力される。ミキサ４０８及びミキサ４０９はそれぞれベースバンドＩ信号及びＱ信号によって互いに位相が９０度異なる搬送波周波数の信号を振幅変調し、その変調信号は合成器４１０で合成されて直交変調器４０３の出力となる。直交変調器４０３の出力は電力増幅器４１１で増幅され、帯域通過フィルタ４０４で不要な周波数成分を低減されて出力される。
【０００６】
しかしながら、この従来の送信回路装置では、直交変調器４０３に入力されるベースバンドＩ信号及びベースバンドＱ信号の入力はアナログ信号であるので、ミキサ４０８、４０９が歪まない必要がある。そのため、直交変調器４０３の出力レベルを十分に大きくすることが難しい。
【０００７】
また、直交変調器４０３の出力レベルを十分大きくすることが出来ないので、直交変調器４０３の出力を電力増幅器４１１で増幅する必要があるが、電力増幅器４１１も歪みの少ない線形領域で動作させる必要があるため、飽和レベルに対して十分に小さなレベルで動作する必要がある。そのため、電力増幅器４１１の消費電力が大きく、送信回路装置全体の消費電力を小さくできなかった。
【０００８】
このような従来の問題を解決するために、本願の出願人は、本願の出願人に係る第１の出願（特許文献１参照）で、図２７に示すような送信回路装置を提案している。
【０００９】
図２７は、本願出願人が、本願の出願人に係る第１の出願で提案している送信回路装置の基本構成である。図２７において、この送信回路装置は、第１のデジタル変調器１００１、第２のデジタル変調器１００２、直交変調器１００３、ＩＱデータ発生器１００５、及び局部発振器１００６から構成されている。
【００１０】
また、直交変調器１００３は、移相器１００７、第１のデジタルＲＦ変調器１００８、第２のデジタルＲＦ変調器１００９、第１の帯域通過フィルタ１１１０、第２の帯域通過フィルタ１１１１、合成器１０１０から構成される。
【００１１】
次に、このような送信回路装置の動作を説明する。
【００１２】
まず、ＩＱデータ発生器１００５はベースバンドＩ信号を第１のデジタル変調器１００１に出力し、ベースバンドＱ信号を第２のデジタル変調器１００２に出力する。ここで、ベースバンドＩ信号及びＱ信号は多値のデジタル値である。第１のデジタル変調器１００１は入力信号をデルタシグマ変調し、ベースバンド変調信号よりも垂直分解能がより小さいデジタルＩ信号、すなわちベースバンド変調信号よりもとり得る値の数がより小さいデジタルＩ信号を出力する。同様に、第２のデジタル変調器２は入力信号をデルタシグマ変調し、デジタルＱ信号を出力する。
【００１３】
また、局部発振器１００６から出力された局部信号は、移相器１００７で９０度位相が異なる２つの搬送波周波数の信号になり、それぞれ第１のデジタルＲＦ変調器１００８、第２のデジタルＲＦ変調器１００９に入力する。第１のデジタルＲＦ変調器１００８に入力された搬送波信号は第１のデジタル変調器１００１の出力信号によってステップ的に振幅変調され、第２のデジタルＲＦ変調器１００９に入力された９０度位相が異なる搬送波信号は第２のデジタル変調器１００２の出力信号によってステップ的に振幅変調される。
【００１４】
第１のデジタルＲＦ変調器１００８の出力は、第１の帯域通過フィルタ１１１０を通って、合成器１０１０に入力され、また、第２のデジタルＲＦ変調器１００９の出力は、第２の帯域通過フィルタ１１１１を通って、合成器１０１０に入力される。これらの入力は、合成器１０１０で加算されて直交変調器１００３の送信出力信号となる。第１の帯域通過フィルタ１１１０と第２の帯域通過フィルタ１１１１とはそれぞれ第１のデジタルＲＦ変調器１００８と第２のデジタルＲＦ変調器１００９の出力に発生する不要な信号成分を低減するために設けられる。図２７の構成では合成前に帯域通過フィルタ１１１０、１１１１で不要な周波数成分を低減することが出来る。
【００１５】
デジタルＲＦ変調器はより垂直分解能が小さなデジタルＩＱ信号すなわちとり得る値の数がより小さいデジタルＩＱ信号の値のみ正確に対応するレベルを出力すればよいので、線形性の低いデジタルＲＦ変調器でも使用可能となる。従って、デジタルＲＦ変調器に含まれる素子を飽和に近い状態で使うことが可能となり、高効率化が可能となる。また、アナログ特性に依存する構成要素が少ないため、線形性の確保が容易になる。
【００１６】
すなわち、本願出願人が、本願の出願人に係る出願で提案している送信回路装置では、上記従来の問題点を解決し、ベースバンドＩＱ信号をベースバンドＩＱ信号より垂直分解能が小さなデジタル信号、すなわちベースバンドＩＱ信号よりとり得る値の数がより小さいデジタル信号にデジタル変調し、直交変調器で搬送波を変調することにより、低消費電力で線形性のよい送信回路装置を実現することができるという優れた効果が得られた。
【００１７】
また、図２８は、本願の出願人に係る、上記とは別の出願である第２の出願（特許文献２参照）で、提案している送信回路装置の基本構成である。
【００１８】
この送信回路装置は、周波数変調器１１０１、振幅変調器１１０２、デルタシグマ変調器１１０３、帯域通過フィルタ１１０４、及びデータ発生器１１０５から構成されている。
【００１９】
データ発生器１１０５は、入力されてくるデジタル信号を分割し、デジタル信号であるすなわち離散的な値をとる周波数変調データとデジタル信号であるすなわち離散的な値をとる振幅変調データとから構成されるベクトル変調データを出力する手段である。
【００２０】
周波数変調器１１０１は、周波数変調データで搬送波周波数の信号を周波数変調する手段である。
【００２１】
デルタシグマ変調器１１０３は、高次のデルタシグマ変調器であり、振幅変調データをデルタシグマ変調し、振幅変調データよりも垂直分解能の小さなデジタル振幅データ、すなわち、振幅変調データよりもとり得る値の数がより小さいデジタル振幅データを出力する手段である。
【００２２】
振幅変調器１１０２は、デルタシグマ変調器１１０３から出力されたデジタル振幅データで周波数変調器１１０１の出力信号を振幅変調する手段である。
【００２３】
帯域通過フィルタ１１０４は、振幅変調器１１０２の出力から不要な周波数成分を低減する手段である。図２６の従来の直交変調器を用いた送信回路装置では帯域通過フィルタを２個用いる必要があったが、図２８の送信回路装置では、使用する帯域通過フィルタを一個しか使用していない。このように図２８の送信回路装置では、従来の構成と比較して使用する帯域通過フィルタの個数を削減することが出来る。
【００２４】
次に、このような送信回路装置の動作を説明する。
【００２５】
データ発生器１１０５は、入力されてくるデジタル信号を分割することにより、ベクトル変調データを発生させる。すなわち、ベクトル変調データとしてデジタル信号である周波数変調データとデジタル信号である振幅変調データとを発生させて、これらを出力する。
【００２６】
周波数変調器１１０１は、データ発生器１１０５から出力されてきた周波数変調データで搬送波周波数の信号を周波数変調する。図２９（ａ）に周波数変調器１１０１で周波数変調された信号の例を示す。周波数変調された信号は定包絡線の信号となっていることがわかる。
【００２７】
デルタシグマ変調器１１０３は、高次のデルタシグマ変調器であり、振幅変調データをデルタシグマ変調し、振幅変調データよりも垂直分解能が小さいデジタル振幅データ、すなわち振幅変調データよりもとり得る値の数が小さい振幅データを出力する。
【００２８】
図２９（ｂ）にデルタシグマ変調器１１０３の入力における振幅変調データを示す。振幅変調データは、クロック信号に同期して、複数の信号線でそれぞれデータの各ビットが伝送されるバスラインにより伝送されてデルタシグマ変調器１１０３に入力される。また、図２９（ｃ）にデルタシグマ変調器１１０３からの出力データを示す。図２９（ｃ）ではデルタシグマ変調器１１０３からの出力データが２値のデジタル振幅データに変調されている。なお、図２９（ｂ）に示すように振幅変調データはバスラインにより伝送されるデータであるとして説明したが、離散的な電圧値をとる多値のアナログ信号として伝送されても構わない。
【００２９】
振幅変調器１１０２はデジタル振幅データで周波数変調器１１０１の出力信号を振幅変調する。
【００３０】
振幅変調器１１０２の出力は帯域通過フィルタで不要な周波数成分を低減されて出力される。
【００３１】
このような周波数変調器１１０１の出力は周波数変調された信号であるため、定包絡線の信号である。振幅変調器１１０２はデジタル振幅データの値によって振幅変調を行うが、デジタル振幅データの垂直分解能が小さいため、すなわちデジタル振幅データのとり得る値の数が小さいため、データの数値に比例した数種類の出力レベルのみを出力すればよい。そのため、線形性の低い振幅変調器を用いても容易にレベルの更正を行える。
【００３２】
特に、デルタシグマ変調器１１０３が出力を１ビットとする構成である場合は、振幅変調器は単にスイッチとして動作すればよく、振幅変調器１１０２を飽和に近い状態で使用することが可能となり、高効率化が可能となる。また、アナログ特性に依存する構成要素が少なく、歪みの大きな素子を用いても線形性のよい特性を得ることが可能となる。
【００３３】
すなわち、本願出願人が、本願の出願人に係る第２の出願で提案している送信回路装置では、上記従来の問題点を解決し、線形性がよく、送信出力電力効率が高く、消費電力の小さな送信回路装置を提供することが出来るという優れた効果が得られた。
【００３４】
なお、本願の出願人に係る第２の出願で提案している送信回路装置では、周波数変調器１１０１を用いるとして説明したが、これに限らない。周波数変調器１１０１の代わりにデータ発生器１１０５から出力されてきた位相変調データで搬送波周波数の信号を位相変調する位相変調器を用いることも出来る。要するに、上記の送信回路装置では、周波数変調器や位相変調器などの角度変調器を用いても同等の効果を得ることが出来る。
【００３５】
図３０に、上記従来の問題点を解決するために、提案している送信回路装置を示す。この送信回路装置では、図２６の送信回路装置とは、異なり、離散的なアナログ信号の増幅動作を行うものである。すなわち、提案されている送信回路装置は、デルタシグマ変調器１２０２、増幅器１２０３、及び帯域通過フィルタ１２０４から構成される。
【００３６】
デルタシグマ変調器１２０２は、入力端子１２０１から入力されてくる入力データをデルタシグマ変調し、入力データよりも垂直分解能が小さいデジタルデータ、すなわち、入力データよりもとり得る値の数が小さいデジタルデータを出力する。
【００３７】
デルタシグマ変調器１２０２から出力されたデジタルデータは、Ｄ／Ａ変換された後、増幅器１２０３で増幅され、帯域通過フィルタ１２０４を通過することにより、デルタシグマ変調器１２０２で入力データが量子化されることに起因する量子化雑音等の不要周波数成分が低減された後、出力端子１２０５から出力される。
【００３８】
デルタシグマ変調器１２０２は、入力データをより垂直分解能が小さいデジタルデータ、すなわち、とり得る値の数がより小さいデジタルデータに変換して出力するので、増幅器１２０３は、垂直分解能が小さいデジタルデータ、すなわち、とり得る値の数が小さいデジタルデータに対応する出力のみ正確に対応するレベルを出力すればよいので、線形性の低い増幅器でも使用可能となる。従って、増幅器１２０３に含まれる素子を飽和に近い状態で使うことが可能となり、高効率化が可能となる。また、アナログ特性に依存する構成要素が少ないため、線形性の確保が容易になる。
【００３９】
【特許文献１】
特開２００２−０５７７３２号公報
【特許文献２】
特開２００２−３２５１０９号公報
【００４０】
【発明が解決しようとする課題】
しかしながら、上記図２７、図２８、図３０のいずれの送信回路装置でも、デルタシグマ変調器の入力信号がデルタシグマ変調された際に、量子化雑音が発生する。この量子化雑音を低減するためには帯域通過フィルタとして急峻な特性を有する帯域通過フィルタを用いる必要があった。
【００４１】
急峻な特性を有する帯域通過フィルタを用いた場合、帯域通過フィルタのサイズが増大し、従って、送信回路装置の回路規模も増大する。また、急峻な特性を有する帯域通過フィルタを用いた場合、帯域通過フィルタの損失が増大するので、送信回路装置自体の効率も低下することになる。
【００４２】
すなわち、提案されている送信回路装置では、帯域通過フィルタのサイズが増大し、その分だけ送信回路装置のサイズが大きくなるという課題がある。
【００４３】
また、提案されている送信回路装置では、帯域通過フィルタの損失が大きくなり、その分だけ送信回路装置の効率が低下するという課題がある。
【００４４】
本発明は、上記課題を考慮し、サイズが小さい送信回路装置、及び無線通信装置を提供することを目的とするものである。
【００４５】
また、本発明は、上記課題を考慮し、高い効率を有する送信回路装置、及び無線通信装置を提供することを目的とするものである。
【００４６】
【課題を解決するための手段】
【００４７】
上述した課題を解決するために、第１の本発明は、入力されてくる第３のベクトルデータを信号処理することにより、（１）前記第３のベクトルデータをベクトル変調した場合の信号の包絡線のとり得る値の数よりも、ベクトル変調された場合の信号の包絡線のとり得る値の数がより小さい信号である第１のベクトルデータと、（２）前記第１のベクトルデータから前記第３のベクトルデータを減算した信号である第２のベクトルデータとを出力する信号処理部と、
入力されてくる前記第１のベクトルデータをベクトル変調し、２値又は多値の離散的なアナログ信号であって、あるいは、包絡線が２値又は多値の離散的なアナログ信号であって、信号成分と量子化雑音成分を有する第１信号を出力する第１のベクトル変調器と、
入力されてくる前記第２のベクトルデータをベクトル変調し、前記量子化雑音成分で構成された第２信号を出力する第２のベクトル変調器と、
前記第１信号を増幅する第１増幅器と、
前記第１増幅器の出力および前記第２信号を合成することによって前記量子化雑音成分をキャンセルする合成器とを備えた、送信回路装置である。
【００４８】
また、第２の本発明は、前記信号処理部と前記第２のベクトル変調器との間にはローパスフィルタが設けられている、第１の本発明の送信回路装置である。
【００４９】
また、第３の本発明は、前記第２のベクトル変調器の出力を増幅する補助増幅器を備え、
前記合成器は、前記第１増幅器の出力及び前記補助増幅器の出力を合成することによって、前記第１増幅器の出力に含まれる量子化雑音成分をキャンセルする、第１の本発明の送信回路装置である。
【００５０】
また、第４の本発明は、前記信号処理部と前記第２のベクトル変調器との間にはローパスフィルタが設けられている、または前記第２のベクトル変調器と前記補助増幅器との間には、バンドパスフィルタが設けられている、第３の本発明の送信回路装置である。
【００５１】
また、第５の本発明は、入力されてくる信号を２分配する第１の分配器と、
前記第１の分配器の一方の出力からの信号をデルタシグマ変調するデルタシグマ変調器と、
前記デルタシグマ変調器の出力の信号を２分配する第２の分配器と、
前記第２の分配器の一方の出力の信号を増幅する主増幅器と、
前記第１の分配器の他方の出力の信号および前記第２の分配器の他方の出力の信号を合成する第１の合成器と、
前記主増幅器の出力の信号及び前記第１の合成器の出力の信号を合成する第２の合成器とを備え、
前記第１の合成器の一方の入力の信号および他方の入力の信号は、実質上等振幅逆位相に調整されており、
前記第２の合成器の一方の入力の信号および他方の入力の信号は、実質上等振幅逆位相に調整されている、送信回路装置である。
【００５２】
また、第６の本発明は、入力されてくる信号を２分配する第１の分配器と、
前記第１の分配器の一方の出力からの信号をデルタシグマ変調するデルタシグマ変調器と、
前記デルタシグマ変調器の出力の信号を２分配する第２の分配器と、
前記第２の分配器の一方の出力の信号を増幅する主増幅器と、
前記第１の分配器の他方の出力の信号の振幅および位相を調整する第１のベクトル調整器と、
前記第１のベクトル調整器の出力の信号および前記第２の分配器の他方の出力の信号を合成する第１の合成器と、
前記１の合成器の出力の信号の振幅および位相を調整する第２のベクトル調整器と、
前記第２のベクトル調整器の出力の信号を増幅する補助増幅器と、
前記主増幅器の出力の信号及び前記補助増幅器の出力の信号を合成する第２の合成器とを備え、
前記第１の合成器の一方の入力の信号および他方の入力の信号は、実質上等振幅逆位相に調整されており、
前記第２の合成器の一方の入力の信号および他方の入力の信号は、実質上等振幅逆位相に調整されている、送信回路装置である。
【００５３】
また、第７の本発明は、前記第１の合成器と前記第２のベクトル調整器との間、または前記第２のベクトル調整器と前記補助増幅器との間には、バンドパスフィルタが挿入されている、第６の本発明の送信回路装置である。
【００５４】
また、第８の本発明は、前記第１の分配器、前記デルタシグマ変調器、前記第２の分配器、前記第１のベクトル調整器、前記第２の合成器、および前記第２のベクトル調整器の全部または一部には、デジタル信号が入力される第６の本発明の送信回路装置である。
【００５５】
また、第９の本発明は、振幅変調データと角度変調データを生成するデータ生成部から入力されてくる前記振幅変調データを２分配する第１の分配器と、
前記第１の分配器の一方の出力の信号をデルタシグマ変調するデルタシグマ変調器と、
前記デルタシグマ変調器の出力の信号を２分配する第２の分配器と、
前記第１の分配器の他方の出力の信号の振幅および位相を調整する第１のベクトル調整器と、
前記第２の分配器の一方の出力の信号及び前記第１のベクトル調整器の出力の信号を合成する第１の合成器と、
入力されてくる前記角度変調データを角度変調する角度変調器と、
前記角度変調器の出力の信号を２分配する第３の分配器と、
前記第２の分配器の他方の出力の信号及び前記第３の分配器の一方の出力の信号をかけ算する第１の掛け算器と、
前記第１の合成器の出力の信号及び前記第３の分配器の他方の出力の信号をかけ算する第２の掛け算器と、
前記第２の掛け算器の出力の信号の振幅および位相を調整する第２のベクトル調整器と、
前記第１の掛け算器の出力の信号及び前記第２のベクトル調整器の出力の信号を合成する第２の合成器とを備え、
前記１の合成器の一方の入力の信号及び他方の入力の信号は、実質上等振幅逆位相に調整されており、
前記第２の合成器の一方の入力の信号および他方の入力の信号は、実質上等振幅逆位相に調整されている、送信回路装置である。
【００５６】
また、第１０の本発明は、前記第１の合成器と前記第２の掛け算器との間には、ローパスフィルタが挿入されている、第９の本発明の送信回路装置である。
【００５７】
また、第１１の本発明は、振幅変調データと角度変調データを生成するデータ生成部から入力されてくる前記振幅変調データを２分配する第１の分配器と、
前記第１の分配器の一方の出力の信号をデルタシグマ変調するデルタシグマ変調器と、
入力されてくる前記角度変調データを角度変調する角度変調器と、
前記角度変調器の出力の信号を２分配する第２の分配器と、
前記第２の分配器の一方の出力の信号及び前記デルタシグマ変調器の出力の信号をかけ算する第１の掛け算器と、
前記第１の掛け算器の出力の信号を２分配する第３の分配器と、
前記第２の分配器の他方の出力の信号及び前記第１の分配器の他方の出力の信号をかけ算する第２の掛け算器と、
前記第２の掛け算器の出力の信号の振幅および位相を調整する第１のベクトル調整器と、
前記第３の分配器の一方の出力の信号および前記第１のベクトル調整器の出力の信号を合成する第１の合成器と、
前記第１の合成器の出力の信号の振幅および位相を調整する第２のベクトル調整器と、
前記第２のベクトル調整器の出力の信号を増幅する補助増幅器と、
前記第３の分配器の他方の出力の信号および前記補助増幅器の出力の信号を合成する第２の合成器とを備え、
前記第１の合成器の一方の入力の信号および他方の入力の信号は、実質上等振幅逆位相に調整されており、
前記第２の合成器の一方の入力の信号および他方の入力の信号は、実質上等振幅逆位相に調整されている、送信回路装置である。
【００５８】
また、第１２の本発明は、前記第１の合成器と前記第２のベクトル調整器との間、または前記第２のベクトル調整器と前記補助増幅器との間にはバンドパスフィルタが挿入されている、第１１の本発明の送信回路装置である。
【００５９】
また、第１３の本発明は、振幅変調データと角度変調データを生成するデータ生成部から入力されてくる前記振幅変調データをデルタシグマ変調するデルタシグマ変調器と、
入力されてくる前記角度変調データを角度変調する角度変調器と、
前記デルタシグマ変調器の出力の信号および前記角度変調器の出力の信号をかけ算する掛け算器と、
前記掛け算器の出力を分配する分配器と、
入力されてくるベクトル信号をベクトル変調するベクトル変調器と、
前記ベクトル変調器の出力の信号の振幅と位相を調整する第１のベクトル調整器と、
前記分配器の一方の出力の信号および前記第１のベクトル調整器の出力の信号を合成する第１の合成器と、
前記第１の合成器の出力に接続された第２のベクトル調整器と、
前記分配器の他方の出力の信号及び前記第２のベクトル調整器の出力の信号を合成する第２の合成器とを備え、
前記第１の合成器の一方の入力の信号および他方の入力の信号は、実質上等振幅逆位相に調整されており、
前記第２の合成器の一方の入力の信号および他方の入力の信号は、実質上等振幅逆位相に調整されている、送信回路装置である。
【００６０】
また、第１４の本発明は、前記第２のベクトル調整器の出力の信号を増幅して、前記第２の合成器に出力する補助増幅器を備え、
前記第１の合成器と前記第２のベクトル調整器との間、または前記第２のベクトル調整器と前記補助増幅器との間には、バンドパスフィルタが挿入されている、第１３の本発明の送信回路装置である。
【００６１】
また、第１５の本発明は、入力されてくる前記振幅変調データは、デジタル化された信号である、第９〜１３の本発明のいずれかの送信回路装置である。
【００６２】
また、第１６の本発明は、前記ベクトル調整器の少なくとも一つに補助増幅器を接続し、前記補助増幅器の前段に設けられた歪み補償回路を備えた、第６、１１、１３の本発明のいずれかの送信回路装置である。
【００６３】
また、第１７の本発明は、前記第２の合成器の前段または後段に設けられた帯域通過フィルタを備えた、第６〜１６の本発明のいずれかの送信回路装置である。
【００６４】
また、第１８の本発明は、前記帯域通過フィルタは送信周波数に応じて通過周波数が変化する、第１７の本発明の送信回路装置である。
【００６５】
また、第１９の本発明は、入力されてくるＩ信号をデルタシグマ変調するデルタシグマ変調器と、
前記デルタシグマ変調器の出力の信号を２分配する第１の分配器と、
入力されてくる前記Ｉ信号の振幅および位相を調整する第１のベクトル調整器と、
前記第１の分配器の一方の出力の信号と前記第１のベクトル調整器の出力の信号とを合成する第１の合成器と、
局部発振信号を発生する信号発生器と、
前記信号発生器の出力信号を移相させる移相器と、
前記第１の合成器の出力の信号と前記移相器からの出力信号とをかけ算する第１の掛け算器と、
前記第１の掛け算器の出力の信号の振幅および位相を調整する第２のベクトル調整器と、
前記第１の分配器の他方の出力の信号と前記移相器の出力信号とをかけ算する第２の掛け算器と、
前記第２のベクトル調整器の出力の信号と前記第２の掛け算器の出力の信号とを合成する第２の合成器と、
入力されてくるＱ信号をデルタシグマ変調するデルタシグマ変調器と、
前記デルタシグマ変調器の出力の信号を２分配する第２の分配器と、
入力されてくる前記Ｑ信号の振幅および位相を調整する第３のベクトル調整器と、
前記第２の分配器の一方の出力の信号と前記第３のベクトル調整器の出力の信号とを合成する第３の合成器と、
前記第３の合成器の出力の信号と前記移相器の出力の信号とをかけ算する第３の掛け算器と、
前記第３の掛け算器の出力の信号の振幅および位相を調整する第４のベクトル調整器と、
前記第２の分配器の他方の出力の信号と前記移相器の出力信号とをかけ算する第４の掛け算器と、
前記第４のベクトル調整器の出力の信号と前記第４の掛け算器の出力の信号とを合成する第４の合成器と、
前記第２の合成器の出力の信号と前記第４の合成器の出力の信号とを合成する第５の合成器と、
前記第１の合成器の一方の入力の信号と他方の入力の信号とは実質上等振幅逆位相に調整されており、
前記第２の合成器の一方の入力の信号と他方の入力の信号とは実質上等振幅逆位相に調整されており、
前記第３の合成器の一方の入力の信号と他方の入力の信号とは実質上等振幅逆位相に調整されており、
前記第４の合成器の一方の入力の信号と他方の入力の信号とは実質上等振幅逆位相に調整されている、送信回路装置である。
【００６６】
また、第２０の本発明は、前記第１の合成器と前記第１の掛け算器との間にはローパスフィルタが挿入されており、
前記第３の合成器と前記第３の掛け算器との間にはローパスフィルタが挿入されている、第１９の本発明の送信回路装置である。
【００６７】
また、第２１の本発明は、前記第２の合成器の前段または後段の箇所、前記第４の合成器の前段または後段の箇所、前記第５の合成器の前段または後段の箇所の少なくとも一つ以上の箇所に設けられた帯域通過フィルタを備えた第１９の本発明の送信回路装置である。
【００６８】
また、第２２の本発明は、送信信号を出力する送信回路と、
受信信号を入力する受信回路とを備え、
前記送信回路には、第１〜１３、１９〜２１の本発明のいずれかの送信回路装置が用いられている、無線通信装置である。
【００６９】
【発明の実施の形態】
以下に、本発明の実施の形態を図面を参照して説明する。
【００７０】
（第１の実施の形態）
まず、第１の実施の形態について説明する。
【００７１】
図１に第１の実施の形態における送信回路装置２０１の構成を示す。
【００７２】
送信回路装置２０１は、第１の信号発生源２０２、第２の信号発生源２０３、主増幅器２０４、補助増幅器２０５、合成器２０６、出力端子２０７、信号処理部２２０から構成される。
【００７３】
信号処理部２２０は、入力データを元に信号処理を行い、第１の信号発生源２０２と第２の信号発生源２０３とに信号処理したデータを送る回路である。
【００７４】
第１の信号発生源２０２は、信号処理部２２０からの入力データを元に信号成分と量子化雑音成分とを含むアナログ信号を発生する回路である。
【００７５】
第２の信号発生源２０３は、信号処理部２２０からの入力データを元に第１の信号発生源２０２の量子化雑音成分のみを含むアナログ信号を発生する回路である。
【００７６】
主増幅器２０４は、第１の信号発生源２０２の出力からの信号を増幅する回路である。
【００７７】
補助増幅器２０５は、第２の信号発生源２０３の出力からの信号を増幅する回路である。
【００７８】
合成器２０６は、主増幅器２０４の出力からの信号と補助増幅器２０５の出力からの信号を合成する回路である。
【００７９】
なお、本実施の形態の主増幅器２０４は本発明の増幅器の例である。
【００８０】
次に、このような本実施の形態の動作を説明する。
【００８１】
図１８に、信号生成の説明図を示す。すなわち、信号処理部２２０への入力信号、第１の信号発生源への入力信号、第２の信号発生源２０３への入力信号をそれぞれｘ０（ｔ）、ｘ１（ｔ）、ｘ２（ｔ）とすると、ｘ２（ｔ）＝ｘ１（ｔ）−ｘ０（ｔ）によってｘ２（ｔ）を決定する。また、ｘ１（ｔ）については、ｘ０（ｔ）をデルタシグマ変調して生成する。
【００８２】
第１の信号発生源２０２は、２値または多値の離散的なアナログ信号を発生させ、主増幅器２０４に出力する。図３の（ａ）に第１の信号発生源２０２が発生した信号の例を示す。この信号は、例えば第１の信号発生源２０２への入力信号にデルタシグマ変調を施して得られる２値のアナログ信号であり、第１の信号発生源２０２への入力信号の成分と、デルタシグマ変調を施す際に発生する量子化雑音の成分を含む信号である。
【００８３】
このように第１の信号発生源２０２からは、信号成分と量子化雑音成分を有する信号が出力される。
【００８４】
一方、第２の信号発生源２０３からは、第１の信号発生源２０２の出力からの信号の量子化雑音成分に相当する信号が出力される。
【００８５】
主増幅器２０４は、第１の信号発生源２０２の出力からの信号を増幅し、合成器２０６に出力する。
【００８６】
一方、補助増幅器２０５は、第２の信号発生源２０３の出力からの信号を増幅し、合成器２０６に出力する。
【００８７】
合成器２０６の入力において、図示していないベクトル調整器等で第１の信号発生源２０２の信号の量子化雑音成分と第２の信号発生源２０３の信号とが等振幅逆位相に調整されている。従って、これらの信号が合成器２０６で合成されることにより、量子化雑音成分は互いにキャンセルされ、信号成分のみが出力端子２０７に現れることになる。
【００８８】
経路間の遅延時間の差、利得差、通過位相差によってｘ２（ｔ）＝ｘ１（ｔ）−ｘ０（ｔ）では、十分量子化雑音が抑圧できない場合がある。従って、この場合、合成器に入力される２つの信号を等振幅逆位相とするための制御が必要となる。図１９（ａ）に、第１の信号発生源２０２の信号の量子化雑音成分と第２の信号発生源２０３の信号とを等振幅逆位相に調整する調整方法を示す。すなわち、合成器の出力は分配器に入力され、分配器の出力の一部がフィードバックされる。すなわち、分配器の出力の一部は量子化雑音モニタ部に入力され、量子化雑音モニタ部は、合成器においてキャンセル出来なかった量子化雑音の大きさを検出する。
【００８９】
制御部は、量子化雑音モニタ部が検出した量子化雑音のレベルに応じて信号処理部を制御し、合成器から出力される量子化雑音の大きさが最小となるよう制御する。
【００９０】
図１９（ｂ）に量子化雑音モニタ部の構成例を示す。バンドパスフィルタは量子化雑音の存在する、ある周波数範囲の信号を通過する。この信号の大きさを電力検出部で検出する。以上の構成により、安定かつ有効に量子化雑音を抑圧することが出来る。
【００９１】
また、図２０に、合成器に入力される２つの信号を等振幅逆位相とするための制御系の別の例を示す。合成器の出力は分配器に入力され、分配器の出力の一部がフィードバックされる。すなわち、分配器の出力の一部は、直交復調部に入力され、直交復調部で信号が復調される。
【００９２】
比較器は、直交復調部で復調された信号と、元の信号とを比較し、制御部は、誤差が小さくなるように信号処理部を制御する。以上の構成により、安定かつ有効に量子化雑音を抑圧することが出来る。
【００９３】
なお、図１９及び図２０では、信号処理部を制御するとして説明したが、第１の信号発生源の出力または第２の信号発生源の出力にベクトル調整器を設けてこれを制御しても構わない。
【００９４】
本実施の形態によれば、第１の信号発生源２０２の出力からの信号は２値または多値の離散的なアナログ信号であるので、主増幅器２０４には線形な特性でなくても良好に動作させることが可能になる。従って、主増幅器２０４を例えばＢ級動作またはＣ級動作させ、かつ飽和に近い状態で使用しても出力端子２０７からは歪み成分が十分低減された信号を取り出すことができる。
【００９５】
特に、第１の信号発生源２０２が２値のアナログ信号を出力する場合には、主増幅器２０４としてスイッチングアンプを用いることができる。なお、第１の信号発生源２０２が２値のアナログ信号ではなく、信号の包絡線のとり得る値の数が少ない信号を出力する場合にも、線形性の確保が容易になる。
【００９６】
このように本実施の形態の送信回路装置２０１を用いることにより低消費電力化を実現することが可能になる。
【００９７】
さらに、量子化雑音成分を帯域通過フィルタを用いることなくキャンセルすることができるので、本実施の形態の送信回路装置２０１を用いることにより送信回路装置の小型化を実現することが可能になる。また、帯域通過フィルタのロスがなくなるので、高効率化を実現することが可能になる。
【００９８】
なお、本実施の形態では、第１の信号発生源２０２から出力される信号は、２値または多値の離散的なアナログ信号であるとして説明したが、これに限らず、第１の信号発生源２０２が、包絡線が２値または多値の離散的なアナログ信号を出力しても構わない。図３の（ｂ）にこのような信号の例を示す。図３の（ｂ）の信号は、包絡線が２値の信号の例である。
【００９９】
すなわち、図１４に第１の信号発生源２０２が、包絡線が２値または多値の離散的なアナログ信号を出力する場合の送信回路装置２１３の構成を示す。
【０１００】
送信回路装置２１３は、入力端子２０９、信号処理部２１０、第１のベクトル変調器２１１、第２のベクトル変調器２１２、主増幅器２０４、補助増幅器２０５、合成器２０６、出力端子２０７から構成される。
【０１０１】
なお、図１４では、第１のベクトル変調器２１１が第１の信号発生源２０２に相当し、第２のベクトル変調器２１２が第２の信号発生源２０３に相当する。
【０１０２】
入力端子２０９は、信号処理部２１０にベクトルデータ（このベクトルデータを以下ｘと呼ぶ）を入力する端子である。なお、ベクトルデータｘはＩ信号及びＱ信号から構成されるベクトルデータである。
【０１０３】
信号処理部２１０は、ベクトルデータｘを信号処理して、第１のベクトルデータ（第１のベクトルデータを以下ｘ’と呼ぶ）と、第２のベクトルデータ（第２のベクトルデータを以下ｘｎと呼ぶ）とをそれぞれ第１のベクトル変調器２１１と第２のベクトル変調器２１２とに出力する回路である。
【０１０４】
第１のベクトル変調器２１１は、入力されてくる第１のベクトルデータｘ’で搬送波をベクトル変調する回路である。
【０１０５】
第２のベクトル変調器２１２は、入力されてくる第２のベクトルデータｘｎで搬送波をベクトル変調する回路である。
【０１０６】
主増幅器２０４は、第１のベクトル変調器２１１の出力からの信号を増幅する回路である。
【０１０７】
補助増幅器２０５は、第２のベクトル変調器２１２の出力からの信号を増幅する回路である。
【０１０８】
合成器２０６は、主増幅器２０４の出力からの信号と補助増幅器２０５の出力からの信号を合成する回路である。
【０１０９】
出力端子２０７は、合成器２０６から出力された信号を外部に出力する端子である。
【０１１０】
次に、このような本実施の形態の動作を説明する。
【０１１１】
入力端子２０９から入力されたベクトルデータｘは、信号処理部２１０に入力される。
【０１１２】
信号処理部２１０は、入力されてくるベクトルデータｘを信号処理して、第１のベクトルデータｘ’と、第２のベクトルデータｘｎとをそれぞれ第１のベクトル変調器２１１と第２のベクトル変調器２１２とに出力する。
【０１１３】
ここで、ベクトルデータｘ’は、ベクトルデータｘで搬送波をベクトル変調した場合の信号の包絡線のとり得る値の数よりも、ベクトルデータｘ’で搬送波をベクトル変調した場合の信号の包絡線のとり得る値の数がより小さくなるような信号である。すなわち、ベクトルデータｘの大きさのとり得る値の数は、第１のベクトルデータｘ’の大きさのとり得る値の数よりも大きい。ここで、ベクトルデータｘの大きさとは、Ｉ信号の大きさの２乗とＱ信号の大きさの２乗とを加算した値の平方根である。
【０１１４】
また、ベクトルデータｘｎは、第１のベクトルデータｘ’からベクトルデータｘを減算した信号である。すなわち、ベクトルデータｘｎは、ｘｎ＝ｘ’−ｘにより求めた信号である。従って、ベクトルデータｘｎは、第１のベクトルデータｘ’の量子化雑音成分である。
【０１１５】
信号処理部２１０は以上のような信号処理を行い第１のベクトルデータｘ’及び第２のベクトルデータｘｎをそれぞれ第１のベクトル変調器２１１と第２のベクトル変調器２１２とに出力する。
【０１１６】
第１のベクトル変調器２１１は、信号処理部２１０から出力されてくる第１のベクトルデータｘ’で搬送波をベクトル変調する。
【０１１７】
一方、第２のベクトル変調器２１２は、信号処理部２１０から出力されてくる第２のベクトルデータｘｎで搬送波をベクトル変調する。
【０１１８】
主増幅器２０４は、第１のベクトル変調器２１１の出力からの信号を増幅し、合成器２０６に出力する。
【０１１９】
一方、補助増幅器２０５は、第２のベクトル変調器２１２の出力からの信号を増幅し、合成器２０６に出力する。
【０１２０】
合成器２０６の入力において、図示していないベクトル調整器等で主増幅器２０４の出力の量子化雑音成分と補助増幅器２０５の出力の信号とが等振幅逆位相に調整されている。従って、これらの信号が合成器２０６で合成されることにより、量子化雑音成分は互いにキャンセルされ、信号成分のみが出力端子２０７に現れることになる。
【０１２１】
本実施の形態によれば、第１のベクトル変調器２１１の出力からの信号は包絡線のとり得る値の数がベクトルデータｘで搬送波をベクトル変調した場合の信号の包絡線のとり得る値の数よりも小さいので、主増幅器２０４には線形な特性でなくても良好に動作させることが可能になる。従って、主増幅器２０４を例えばＢ級動作またはＣ級動作させ、かつ飽和に近い状態で使用しても出力端子２０７からは歪み成分が十分低減された信号を取り出すことができる。
【０１２２】
特に、第１のベクトル変調器２１１が包絡線が２値の信号を出力する場合、すなわち、第１のベクトルデータｘ’の大きさのとり得る値が０または正の実数の２値の場合には、主増幅器２０４としてスイッチングアンプを用いることができる。
【０１２３】
このように本実施の形態の送信回路装置２１３を用いることにより低消費電力化を実現することが可能になる。
【０１２４】
なお、第１の信号発生源及び第２の信号発生源がベクトル変調器である場合でも図１９、図２０に示したのと同様の制御によって等振幅逆位相を実現することが出来る。
【０１２５】
さらに、量子化雑音成分を帯域通過フィルタを用いることなくキャンセルすることができるので、本実施の形態の送信回路装置２１３を用いることにより送信回路装置の小型化を実現することが可能になる。また、帯域通過フィルタのロスがなくなるので、高効率化を実現することが可能になる。
【０１２６】
さらに、本実施の形態の送信回路装置２１３は補助増幅器２０５を備えているとして説明したが、図１５の送信回路装置２１３ａに示すように補助増幅器２０５を備えていない構成でも構わない。
【０１２７】
さらに、本実施の形態では、量子化雑音成分を低減するフィルタを用いないとして説明したが、例えば合成器２０６の出力側に量子化雑音成分を低減し、信号成分のみを通過させる帯域通過フィルタを用いても構わない。また、このように帯域通過フィルタを用いる場合であっても、合成器２０６で量子化雑音成分が十分低減されているので、帯域通過フィルタとして急峻な特性を有するフィルタは必要なく、従って低損失で小型の帯域通過フィルタを用いることが可能になる。
【０１２８】
さらに、信号処理部２１０から出力された第１のベクトルデータｘ’は第１のベクトル変調器２１１に入力されるまでに増幅器で増幅されていても構わない。同様に信号処理部２１０から出力された第２のベクトルデータｘｎは、第２のベクトル変調器２１２に入力されるまでに増幅器で増幅されていても構わない。
【０１２９】
さらに、本実施の形態の送信回路装置２０１は補助増幅器２０５を備えているとして説明したが、図２の送信回路装置２０８に示すように補助増幅器２０５を備えていない構成でも構わない。
【０１３０】
また、後述する実施の形態２で詳細に説明するように、第２の信号発生源２０３の出力が、デルタシグマ変調された信号の量子化雑音成分である場合には、周波数領域で周波数離調が大きくなるにつれパワーが大きくなる。従って、補助増幅器２０５に入力される信号も周波数領域で広い範囲でパワーが大きくなっている。従って、補助増幅器２０５に入力される電力が大きくなり消費電力が増大してしまう。このような問題を避けるためには、第２の信号発生源２０３と補助増幅器２０５との間にバンドパスフィルタを入れることにより、第２の信号発生源２０３の出力を帯域制限すればよい。このようにすれば、補助増幅器２０５へ入力される電力が小さくなり、消費電力を少なくすることが出来、かつ近傍の量子化雑音も低減出来る。
【０１３１】
さらに、消費電力低減のために信号処理部２１０と第２のベクトル変調器２１２との間にローパスフィルタを挿入しても構わない。あるいは、第２のベクトル変調器２１２と補助増幅器２０５との間にバンドパスフィルタを挿入することによっても消費電力を低減することが出来る。なお、この場合には、合成器２０６の出力側に不要周波数成分低減のためにバンドパスフィルタが挿入されるものとする。
【０１３２】
さらに、本実施の形態では、ｘ１（ｔ）については、ｘ０（ｔ）をデルタシグマ変調して生成するとして説明したが、これに限らない。ｘ１（ｔ）については、ｘ０（ｔ）をデルタ変調して生成しても構わないし、ＰＷＭにより生成しても構わない。
【０１３３】
（第２の実施の形態）
次に、第２の実施の形態について説明する。
【０１３４】
図４に、第２の実施の形態の送信回路装置１の構成を示す。
【０１３５】
送信回路装置１は、入力端子２、第１の分配器３、デルタシグマ変調器４、第２の分配器５、主増幅器６、第１のベクトル調整器７、第１の合成器８、第２のベクトル調整器９、補助増幅器１０、第２の合成器１１、及び出力端子１２から構成されている。送信回路装置１を構成するこれらの回路素子は、アナログ信号を処理するための回路である。
【０１３６】
第１の分配器３、及び第２の分配器５は、それぞれ入力されてくる信号を２分配する回路である。デルタシグマ変調器４は、入力からの信号をデルタシグマ変調して離散的な多値のアナログ信号を出力する回路である。
【０１３７】
主増幅器６、及び補助増幅器１０は、それぞれ信号を増幅する回路である。
【０１３８】
第１のベクトル調整器７、第２のベクトル調整器９は、それぞれ入力信号の振幅と位相とを調整する回路であり、可変アッテネータと可変移相器とから構成される回路である。
【０１３９】
第１の合成器８及び第２の合成器１１は、２つの入力ポートから入力されてくる信号を合成して出力する回路である。
【０１４０】
次に、このような本実施の形態の動作を説明する。
【０１４１】
入力端子２から入力されたアナログ信号である入力信号は、第１の分配器３で２分配される。第１の分配器３の一方の出力の信号は、デルタシグマ変調器４に入力され、他方の出力の信号は、第１のベクトル調整器７に入力される。
【０１４２】
図６の（ｂ）に図４のＢ点すなわち第１のベクトル調整器７の入力における信号のパワースペクトラムを示す。図６の（ｂ）において、横軸は周波数（ＭＨｚ）であり、縦軸はパワー（ｄＢｍ）である。Ｂ点における信号のパワースペクトラムは、図６の（ｂ）から明らかなように、周波数９００ＭＨｚを中心に０．０２ＭＨｚの周波数帯域に渡って分布している。第１の分配器３が信号を分配する分配比率に応じたパワーの違いを除いて、デルタシグマ変調器４の入力における信号も図６の（ｂ）と同様の分布を示す。このように第１の分配器３の出力においては、周波数９００ＭＨｚを中心に０．０２ＭＨｚの周波数帯域に渡って信号成分が分布している。
【０１４３】
デルタシグマ変調器４は、第１の分配器３の一方の出力の信号を入力して量子化し、離散的な多値のアナログ信号を出力する。図６の（ａ）に図４のＡ点すなわちデルタシグマ変調器４の出力における信号のパワースペクトラムを示す。図６の（ａ）において、横軸は周波数（ＭＨｚ）であり、縦軸はパワー（ｄＢｍ）である。図６の（ａ）では、デルタシグマ変調器４の出力におけるアナログ信号は、デルタシグマ変調器４で量子化されることにより量子化雑音が発生したため、そのパワースペクトラムは、広い周波数帯域に渡って分布している。すなわち、デルタシグマ変調器４から出力される信号は、周波数９００ＭＨｚ帯を中心に０．０２ＭＨｚの周波数帯域に渡って分布している信号成分と、広範囲の周波数に渡って分布する量子化雑音に起因する成分とから構成されている。
【０１４４】
デルタシグマ変調器４から出力されたアナログ信号は、第２の分配器５に入力され、第２の分配器５で２分配される。主増幅器６は、第２の分配器５の一方の出力のアナログ信号を入力して増幅する。図６の（ｄ）に図４のＤ点すなわち主増幅器６の出力におけるアナログ信号のパワースペクトラムを示す。図６の（ｄ）において、横軸は周波数（ＭＨｚ）であり、縦軸はパワー（ｄＢｍ）である。図６の（ｄ）のパワースペクトラムは、Ａ点すなわち図６の（ａ）のパワースペクトラムと比較すると、主増幅器６により増幅されることにより、パワーが増加している。
【０１４５】
一方、第１のベクトル調整器７は、第１の分配器３の他方の出力の信号を入力し、その振幅と位相を調整する。第１の合成器８は、第２の分配器５の他方の出力の信号と、第１のベクトル調整器７の出力の信号とを合成する。ここで、第１のベクトル調整器７は、第２の分配器５の他方の出力のアナログ信号の信号成分と、第１のベクトル調整器７の出力の信号とが等振幅逆位相になるように、第１のベクトル調整器７に入力される信号の振幅と位相を調整する。従って、第１の合成器８からは、信号成分がキャンセルされ、量子化雑音成分のみが出力される。
【０１４６】
第２のベクトル調整器９は、第１の合成器８から出力された量子化雑音成分の振幅と位相を調整する。図６の（ｃ）に図４のＣ点すなわち、第２のベクトル調整器９の出力における信号のパワースペクトラムを示す。図６の（ｃ）において、横軸は周波数（ＭＨｚ）であり、縦軸はパワー（ｄＢｍ）である。図６の（ｃ）から明らかなように、Ｃ点における信号は、信号の信号成分がキャンセルされ、量子化雑音成分のみからなることを示している。補助増幅器１０は、第２のベクトル調整器９の出力である量子化雑音成分を増幅する。図６の（ｅ）にＥ点すなわち補助増幅器１０の出力におけるパワースペクトラムを示す。補助増幅器１０により増幅されることにより、図６の（ｃ）のパワースペクトラムよりパワーが増加していることが解る。
【０１４７】
第２の合成器１１は、主増幅器６の出力の信号と、補助増幅器１０の出力の信号とを合成する。ここで、第２のベクトル調整器９は、量子化雑音成分の周波数において、補助増幅器１０の出力の信号と、主増幅器６の出力の信号とが等振幅逆位相になるように、その入力信号の振幅と位相を調整する。従って、第２の合成器１１の出力の信号は、信号の量子化雑音成分がキャンセルされて、信号成分のみの信号が出力される。図６の（ｆ）にＦ点すなわち、第２の合成器１１の出力におけるパワースペクトラムを示す。図６の（ｆ）から明らかなように、図６の（ｄ）に含まれていた信号の量子化雑音成分がキャンセルされ、信号の信号成分のみの分布となっていることが解る。
【０１４８】
なお、本実施の形態の送信回路装置１では、出力端子１２の側に帯域通過フィルタを設けないとして説明したが、出力端子１２と第２の合成器１１との間に帯域通過フィルタを設けても構わない。
【０１４９】
また、図６（ａ）に示すようにデルタシグマ変調された信号は、周波数領域で周波数離調が大きくなるにつれてパワーが大きくなっている。また、図１６にデルタシグマ変調器４から出力された信号のパワースペクトラムを示す。図１６は、横軸を中心周波数を中心として−１００ＭＨｚから＋１００ＭＨｚまでの範囲のデルタシグマ変調器４から出力された信号のパワースペクトラムを示すものである。図６（ａ）と同様に、周波数領域で広い範囲に渡ってパワーが大きくなっていることがわかる。
【０１５０】
このようにデルタシグマ変調器４から出力された信号は周波数領域で広い範囲に渡ってパワーが大きくなっているので、補助増幅器１０に入力される信号も周波数領域で広い範囲でパワーが大きくなっている。従って、補助増幅器１０に入力される電力が大きくなり消費電力が増大してしまう。このような問題を避けるためには、第１の合成器８と第２のベクトル調整器９との間、または第２のベクトル調整器９と補助増幅器１０との間にバンドパスフィルタを入れることにより、デルタシグマ変調器４の出力を帯域制限すればよい。このようにすれば、補助増幅器１０へ入力される電力が小さくなり、消費電力を少なくすることが出来る。
【０１５１】
図１７に、第１の合成器８と第２のベクトル調整器９との間にバンドパスフィルタを入れた場合の、第２の合成器１１からの出力信号のパワースペクトラムを示す。ただし、第１の合成器８と第２のベクトル調整器９との間に挿入されたバンドパスフィルタのカットオフ周波数は８０ＭＨｚである。図１７は、横軸を中心周波数からの差として中心周波数を中心として−１００ＭＨｚから＋１００ＭＨｚまでの範囲の第２の合成器１１から出力された信号のパワースペクトラムである。図１７から明らかなように、中心周波数から−８０ＭＨｚより周波数が小さくなるとパワーが増大していることがわかる。また、中心周波数から＋８０ＭＨｚより周波数が大きくなるとパワーが増大していることがわかる。
【０１５２】
中心周波数から−８０ＭＨｚより周波数が小さい部分の信号及び中心周波数から＋８０ＭＨｚより周波数が大きい信号については、第２の合成器１１の出力側にバンドパスフィルタを挿入することにより低減することが出来る。そして、第２の合成器１１の出力側に挿入するバンドパスフィルタは、中心周波数から十分離れた信号を低減しさえすればよいので、急峻な減衰特性を有するものでなくても用いることが出来る。
【０１５３】
このようにデルタシグマ変調器４から補助増幅器１０までの間にバンドパスフィルタを挿入することにより消費電力をさらに低減することが出来る。
【０１５４】
このように、本実施の形態の送信回路装置１では、出力端子１２からはデルタシグマ変調器４でデルタシグマ変調されることにより発生した量子化雑音がキャンセルされた信号を出力することが出来る。また、送信回路装置１では、帯域通過フィルタを用いなくても量子化雑音を十分低減することが出来る。また、量子化雑音をさらに低減するために、帯域通過フィルタを用いる場合であっても、キャリア近傍の量子化雑音については本発明の回路構成で除去できるので、急峻な特性を有する帯域通過フィルタを用いる必要がない。従って、本実施の形態の送信回路装置１は、急峻な特性を有する帯域通過フィルタを使用する場合と比較して、送信回路装置１をより小型化することが可能になり、また帯域通過フィルタを用いる場合であっても帯域通過フィルタによる損失もわずかであるので、送信回路装置１をより高効率化することが可能になる。
【０１５５】
また、図４の送信回路装置１は、アナログ信号処理をする回路であるとして説明したが、デジタル信号処理により図４と同等の機能を実現することも出来る。すなわち、図５の送信回路装置１ａは、図４の送信回路装置１と同等の機能をデジタル信号処理により実現した送信回路である。なお、図１は、図５の送信回路装置１ａの概念構成図に相当する。
【０１５６】
すなわち、図５のデジタル信号処理１３の部分はデジタル信号処理回路として構成されている。デジタル信号処理１３の外部では、アナログ信号処理回路によりアナログ信号処理が施される。図５にデジタル信号処理１３のブロック図を示す。数式に基づくアルゴリズムを使用してもよい。
【０１５７】
すなわち、第１の分配器３ａに入力される信号はデジタル信号である。つまり、第１の分配器３ａに入力される信号は、少なくともクロック信号を伝送する信号線と、クロック信号に同期した複数の２値のデジタル信号をそれぞれ伝送する複数の信号線とから構成されるバスライン上を伝送されて第１の分配器３ａに入力される。また、デジタル信号処理１３の内部で処理される信号も、上記と同様のバスライン上を伝送されてデジタル信号処理される。
【０１５８】
デルタシグマ変調器４ａの出力はその入力よりも垂直分解能が小さいデジタル信号、すなわちデルタシグマ変調器４ａの出力はその入力よりもとり得る値の数が小さいデジタル信号である。
【０１５９】
また、Ｄ／Ａ変換器１４及びＤ／Ａ変換器１５は、それぞれバスライン上のデジタル信号をアナログ信号に変換する回路である。
【０１６０】
また、デルタシグマ変調器４ａ、第２の分配器５ａ、ベクトル調整器７ａ、第１の合成器８ａ、ベクトル調整器９ａはそれぞれバスライン上を伝送されるデジタル信号をデジタル信号処理を行うデジタル信号処理回路である。
【０１６１】
図５の送信回路装置１ａは、アナログ信号処理を行う回路部分が図４の送信回路装置１に比較して少ないので、図４の送信回路装置１よりもより回路規模が小型で調整が容易である特性を有する送信回路装置を実現することが出来る。
【０１６２】
また、第１の合成器８ａでの信号成分の除去の際、Ｄ／Ａ変換器１５の出力をモニタし、その結果でベクトル調整器７ａを調整する。また、第２の合成器１１での合成を旨くするために、出力端子１２をモニタし、ベクトル調整器９ａを調整する。
【０１６３】
このように、図５の送信回路装置１ａの第２の合成器１１などで合成を旨くするためには、主増幅器６及び補助増幅器１０の利得を以下のように決定すればよい。
【０１６４】
そのために、まず、図５のデジタル信号処理１３の計算アルゴリズムの動作を含めて、送信回路装置１ａの動作を説明する。
【０１６５】
デジタル信号処理１３の外部では、アナログ信号処理回路によりアナログ信号処理が施される。デジタル信号処理１３の部分は、実際には数式に基づくアルゴリズム的な処理を行うデジタル信号処理回路により処理されるが、図５では、このデジタル信号処理回路の動作の理解を容易にするために、アナログ的な回路ブロックを図示している。
【０１６６】
第１の分配器３ａは、バスラインにより伝送されてくる入力信号を２分配する。
【０１６７】
第１の分配器３ａの一方の出力の信号は、デルタシグマ変調器４ａでデルタシグマ変調され、第１の分配器３ａの一方の出力の信号よりも垂直分解能が小さい、すなわちとり得る値の数が小さい信号に変換され、第２の分配器５ａに入力され、２分配される。一方、第１の分配器３ａの他方の出力は、ベクトル調整器７ａで振幅と位相が調整された後、第１の合成器８ａに入力される。
【０１６８】
第１の合成器８ａは、第２の分配器５ａの他方の出力の信号とベクトル調整器７ａの出力の信号とを合成して、ベクトル調整器９ａに出力する。
【０１６９】
ベクトル調整器９ａは、第１の合成器８ａの出力の信号の振幅と位相を調整し、Ｄ／Ａ変換器１５に出力する。
【０１７０】
Ｄ／Ａ変換器１５は、ベクトル調整器９ａの出力の信号をアナログ信号に変換し、アナログ信号に変換された信号は、補助増幅器１０で増幅され、第２の合成器１１に入力される。
【０１７１】
一方第２の分配器５ａの一方の出力の信号は、Ｄ／Ａ変換器１４に入力され、Ｄ／Ａ変換器１４でアナログ信号に変換されて主増幅器６に出力される。
【０１７２】
主増幅器６は、Ｄ／Ａ変換器１４でアナログ信号に変換された信号を増幅して第２の合成器１１に出力する。
【０１７３】
第２の合成器１１は、主増幅器６の出力からの信号と補助増幅器１０の出力からの信号とを合成して出力する。
【０１７４】
ここで、第１の合成器８ａの第２の分配器５ａの一方の出力からの信号は、信号成分と、信号成分が量子化されることにより発生した量子化雑音成分とを含む信号である。一方、ベクトル調整器７ａの出力からの信号は、信号成分のみを含む信号である。そしてこれらの信号は、第１の合成器８ａの入力において等振幅逆位相に調整されている。従って、第１の合成器８ａからは量子化雑音成分のみを含む信号が出力される。
【０１７５】
また、第２の合成器１１の入力において、主増幅器６の出力の信号と、補助増幅器１０の出力の信号とのうち量子化雑音成分は等振幅逆位相に調整されているので、第２の合成器１１からは量子化雑音成分がキャンセルされて信号成分のみが出力端子１２に出力される。
【０１７６】
主増幅器６、及び補助増幅器１０に入力される信号が２値の値を取る信号の場合は、主増幅器６及び補助増幅器１０としてスイッチング素子を用いることが出来るので、さらに高効率化が可能になる。
【０１７７】
次に、数式を用いて具体的に説明をする。
【０１７８】
すなわち、ベクトル調整器７ａからの出力信号をＸ（ｔ）とし、デルタシグマ変調器４ａでデルタシグマ変調した信号をＹ（ｔ）とすると、次の数１が成立する。
【０１７９】
【数１】
Ｙ（ｔ）＝Ｘ（ｔ）＋Ｅ（ｔ）
ここで、Ｅ（ｔ）は量子化雑音である。
【０１８０】
そうすると、Ａ点からは、信号Ｙ（ｔ）が出力される。また、Ｂ点からはａ１を主増幅器６の利得とするとａ１・Ｙ（ｔ）が出力される。一方Ｃ点からは、ａ２・Ｅ（ｔ）が出力されるとする。ただしａ２は定数である。
【０１８１】
ここで、第２の合成器１１で量子化雑音がキャンセルされるためには、Ｄ点からはａ１・Ｅ（ｔ）が出力される必要がある。従って、第２の補助増幅器１０の利得をａ１／ａ２とすればよい。
【０１８２】
なお、第１の分配器３ａの他方の出力とベクトル調整器７ａとの間にＡ／Ｄ変換器を設け、第１の分配器３ａにアナログ信号を入力し、このＡ／Ｄ変換器で第１の分配器３ａから出力されるアナログ信号をデジタル信号に変換しても構わない。また、第１の分配器３ａの一方の出力とデルタシグマ変調器４ａとの間にＡ／Ｄ変換器を設け、第１の分配器３ａにアナログ信号を入力し、このＡ／Ｄ変換器で第１の分配器３ａから出力されるアナログ信号をデジタル信号に変換しても構わない。また、デジタル信号処理１３を構成するブロックの出力側にＡ／Ｄ変換器を設け、このブロックにアナログ信号を入力し、このＡ／Ｄ変換器でアナログ信号をデジタル信号に変換しても構わない。要するに、デジタル信号処理１３の各ブロックの全部または一部にはバスラインで伝送されるデジタル信号を入力しさえすればよく、デジタル信号処理１３の各ブロックの全部または一部がデジタル信号処理を行いさえすればよい。
【０１８３】
また、図７の送信回路装置１ｂに示すように、図４の送信回路装置１の補助増幅器１０と第２のベクトル調整器９との間に歪み補償回路１６を設けることにより、補助増幅器１０の歪み特性を向上させることができるので、補助増幅器１０の消費電力を低減し、送信回路トータルの消費電力を低減でき、良好な特性の送信回路装置１ｂを提供することが出来る。また、図７の送信回路装置１ｂの図５の送信回路装置１ａのデジタル信号処理１３に対応する部分については、デジタル信号処理１３と同様のデジタル信号処理を行うことも可能である。このように図７の送信回路装置１ｂにおいてデジタル信号処理を行う場合には、図７の送信回路装置１ｂよりもより回路規模が小型で調整が容易である特性を有する送信回路装置を実現することが出来る。
【０１８４】
（第３の実施の形態）
次に、第３の実施の形態について説明する。
【０１８５】
図８に、第３の実施の形態の送信回路装置３７の構成を示す。本実施の形態の送信回路装置３７は、変調器としての機能と電力増幅器としての機能を兼ね備えた送信回路装置である。
【０１８６】
送信回路装置３７は、データ生成部２３、第１の分配器２４、デルタシグマ変調器２５、第１のベクトル調整器２６、第２の分配器２７、第１の合成器２８、角度変調信号源３６、角度変調器２９、局部発振器３０、第３の分配器３１、第１の掛け算器３２、第２の掛け算器３３、第２のベクトル調整器３４、第２の合成器３５、及び出力端子２２を備えている。また、角度変調信号源３６は、角度変調器２９と、局部発振器３０とから構成されている。
【０１８７】
データ生成部２３は、振幅変調データと角度変調データとを生成する回路である。
【０１８８】
第１の分配器２４、第２の分配器２７、及び第３の分配器３１は、入力信号を２分配する回路である。
【０１８９】
デルタシグマ変調器２５は、振幅変調データの垂直分解能をより小さくする回路である。例えば入力される振幅変調データが８ビットのデータ（２５６通りの値をとるデータ）であれば、これを２ビットのデータ（４通りの値をとるデータ）に変換する回路である。このようにデルタシグマ変調器２５は、振幅変調データのとり得る値の数をより小さくする回路である。
【０１９０】
第１のベクトル調整器２６、及び第２のベクトル調整器３４は、入力信号の振幅と位相とを調整する回路であり、可変アッテネータと可変移相器とから構成される回路である。
【０１９１】
第１の合成器２８及び第２の合成器３５は、２つのポートからそれぞれ入力される信号を合成して出力する回路である。
【０１９２】
角度変調信号源３６は、角度変調された信号を供給する回路である。すなわち、局部発振器３０は、搬送波を発振する回路であり、角度変調器２９は、角度変調データで発振された搬送波を角度変調する回路である。
【０１９３】
第１の掛け算器３２、第２の掛け算器３３は、２つのポートからそれぞれ入力される信号をかけ算処理する回路である。このような回路としては、例えばデュアルゲートＦＥＴの第１ゲートにデルタシグマ変調器出力を入力し、第２ゲートに角度変調波を入力する方法や、掛け算器３３の後段に増幅器を付加する構成も考えられる。
【０１９４】
次に、このような本実施の形態の動作を説明する。
【０１９５】
データ生成部２３は、振幅変調データと角度変調データとを作成する。
【０１９６】
データ生成部２３から出力された振幅変調データは、第１の分配器２４に入力され、第１の分配器２４で２分配される。第１の分配器２４の一方の出力から出力された振幅変調データはデルタシグマ変調器２５でデルタシグマ変調され、振幅変調データよりも垂直分解能が小さい、すなわちとり得る値の数が小さいデジタルデータ、又は離散的なアナログデータとして出力される。
【０１９７】
この出力信号は、第２の分配器２７に入力され、第２の分配器２７で２分配される。
【０１９８】
また、第１の分配器２４の他方の出力から出力された振幅変調データは、第１のベクトル調整器２６に入力される。第１のベクトル調整器２６は、この振幅変調データの振幅と位相を調整する。第２の分配器２７の一方の出力からの信号と第１のベクトル調整器２６の出力からの信号は、第１の合成器２８で合成される。ここで、第１のベクトル調整器２６は、入力される振幅変調データの振幅と位相が、第２の分配器２７の一方の出力からの信号と等振幅逆位相になるように、入力される振幅変調データの振幅と位相を調整する。従って、第１の合成器２８の出力からの信号は、その信号の信号成分はキャンセルされ、デルタシグマ変調器２５で量子化に起因する量子化雑音である成分のみが出力される。このように本実施の形態の送信回路装置３７では、出力端子２２から出力される周波数より低い振幅変調データの周波数において量子化に起因する成分が検出される。
【０１９９】
一方、局部発振器３０は、搬送波周波数の信号である搬送波を発振している。角度変調器２９は、データ生成部２３からの角度変調データで、局部発振器３０から発振される搬送波を角度変調する。角度変調器２９で角度変調された信号は、第３の分配器３１で２分配される。第３の分配器３１の一方の出力からの角度変調された信号は、第１の掛け算器３２で第２の分配器２７の他方の出力からの信号とでかけ算処理される。従って、第１の掛け算器３２から出力された信号は、角度変調された信号を振幅変調した信号になる。
【０２００】
一方、第３の分配器３１の他方の出力から出力された信号は、第２の掛け算器３３で、第１の合成器２８から出力された信号とかけ算処理される。すなわち、第２の掛け算器３３で出力された信号は、角度変調された信号を量子化に起因する量子化雑音成分で振幅変調した信号になる。第２のベクトル調整器３４は、第２の掛け算器３３からの信号の振幅と位相とを調整する。
【０２０１】
そして、第１の掛け算器３２の出力の信号と第２のベクトル調整器３４の出力の信号は、第２の合成器３５で合成される。ここで、第２のベクトル調整器３４は、第２のベクトル調整器３４の出力の信号の振幅と位相とが、第１の掛け算器３２の出力からの信号の振幅と位相とに対して、量子化雑音成分に対して、等振幅逆位相になるように、第２の掛け算器３３の出力からの信号の振幅と位相とを調整する。
【０２０２】
すなわち、第１の掛け算器３２の出力からの信号は、量子化雑音である成分と信号成分とを含む信号で角度変調された信号を振幅変調した信号であり、一方、第２のベクトル調整器３４の信号は、角度変調された信号を量子化雑音である成分のみを含む信号で振幅変調した信号であるので、第２の合成器３５の出力からの信号は、信号成分で角度変調された信号を振幅変調した信号成分のみが出力される。すなわち、第２の合成器３５の出力からは量子化雑音である成分で角度変調された信号を振幅変調した信号成分がキャンセルされることになる。
【０２０３】
従って、出力端子２２には、量子化雑音に起因する成分がキャンセルされた信号を取り出すことが出来る。
【０２０４】
また、第１の掛け算器３２や第２の掛け算器３３がミキサと増幅器とから構成されている場合には、上述したように角度変調器として機能するとともに電力増幅器としての機能も兼ねることが可能になる。さらに、量子化雑音成分で角度変調された信号を振幅変調した信号を帯域通過フィルタを用いることなくキャンセルすることが出来るので、高効率かつ小型化された送信回路装置を実現することが出来る。
【０２０５】
また、第２の掛け算器３３に入力される信号は、第２の実施の形態、図１６を用いて説明したのと同様に、周波数離調幅が大きくなるに従ってパワーが大きくなっている。従って、第２の分配器２７と第１の合成器２８との間、または第１の合成器２８と第２の掛け算器３３との間にローパスフィルタを挿入して、信号の帯域制限を行うことにより第２の掛け算器３３に入力される信号のパワーが小さくなり消費電力を低減することが出来る。なお、ローパスフィルタを挿入した場合には、第２の合成器３５の出力側にバンドパスフィルタを挿入して、不要周波数成分を低減すればよい。また、第２の合成器３５の出力側に挿入されるバンドパスフィルタとしては、第２の実施の形態で説明したのと同様の理由により急峻な特性を有していないものでも用いることが出来る。
【０２０６】
このように、第１の合成器２８と第２の掛け算器３３との間にローパスフィルタを挿入することにより消費電力をさらに低減することが出来る。
【０２０７】
また、図９に本実施の形態の送信回路装置３７と同等の機能をデジタル信号処理により実現した送信回路装置３７ａを示す。すなわち、送信回路装置３７ａのデジタル信号処理４０の部分は、図８の送信回路装置３７の機能をデジタル信号処理により実現したものである。また、Ｄ／Ａコンバータ３８及びＤ／Ａコンバータ３９は、デジタル信号処理４０から出力されたバスライン上を伝送されてくるデジタルデータをアナログ信号に変換する変換器である。
【０２０８】
なお、図２１に、図８の送信回路装置３７の概念構成を示す。図２１の信号処理部は、第１の分配器２４、デルタシグマ変調器２５、第２の分配器２７、第１のベクトル調整器２６、及び第１の合成器２８に相当する。
【０２０９】
図２１の信号処理部は、第１の出力からは垂直分解能が小さくされた振幅データを出力し、第２の出力からは量子化雑音信号を出力する回路である。
【０２１０】
図２１の信号処理部は、第１の出力からは垂直分解能が小さくされた振幅データｘ１（ｔ）を出力し、第２の出力からは量子化雑音信号を出力する。信号処理部は、第２の出力として、元の振幅データをｘ０（ｔ）としたとき、ｘ２（ｔ）＝ｘ１（ｔ）−ｘ０（ｔ）として求めたｘ２（ｔ）を出力する。
【０２１１】
また、信号処理部は、図２２、及び図２３に示すように制御することにより、安定かつ有効に量子化雑音を抑圧することが可能となる。なお、図２２の制御の方法は、実施の形態１で説明した図１９の制御の方法と同様であり、図２３の制御の方法は、実施の形態１で説明した図２０の制御の方法と同様であるので詳細な説明を省略する。また、図２３で比較器は元の振幅信号と復調後の振幅信号とを比較する。また、比較器に元のベクトル信号を入力し、復調部出力のベクトル信号とを比較し、誤差が最小となるように制御してもよい。
【０２１２】
図９の送信回路装置３７ａは、アナログ信号処理を行う回路部分が図８の送信回路装置３７に比較して少ないので、小型で構成が簡易な送信回路装置を実現することが出来る。
【０２１３】
また、第２の実施の形態の送信回路装置１を送信周波数における電力増幅器として用いる場合には、デルタシグマ変調器４のデルタシグマ変調されたデジタルデータの周波数は非常に高くなってしまう。例えば送信周波数が１ＧＨｚ帯の周波数である場合には、第２の実施の形態の送信回路装置１のデルタシグマ変調器４のクロック周波数は例えば４ＧＨｚ程度になる。このように送信周波数が非常に高い周波数の場合には、デルタシグマ変調器４を製造するのが難しくなる。あるいは消費電力が大きくなる。
【０２１４】
このような問題は、図８の送信回路装置３７などのように、データ生成部２３から出力された振幅データをデルタシグマ変調器２５によりデルタシグマ変調する構成により回避することが出来る。すなわち、送信回路装置３７のデルタシグマ変調器２５は、送信周波数ではなく、送信周波数より低い周波数の振幅変調データをデルタシグマ変調することによって、このような問題点を回避することが可能になる。従って送信周波数が１ＧＨｚ帯の周波数のように非常に高い周波数であっても、デルタシグマ変調器２５を製造することも容易であり、低歪みな送信周波数の信号を出力端子２２から出力することが可能になる。
【０２１５】
なお、本実施の形態の送信回路装置３７や送信回路装置３７ａにおいて、第１の掛け算器３２と第２の合成器３５とは直接接続されているとして説明したが、これに限らず、第１の掛け算器３２と第２の合成器３５との間に電力増幅器を接続しても構わない。
【０２１６】
なお、図２４、図２５に掛け算器の例を示す。これらの構成により、掛け算するとともに、増幅機能も同時に実現することが出来る。図２４は、掛け算器としてミキサを使用し、ミキサの後段に電力増幅器を設けたものである。また、図２５は、高出力振幅変調器を用いたものである。すなわち、図２５では、電力増幅器の電源電圧を制御することにより掛け算器を実現している。
【０２１７】
このように本実施の形態の送信回路装置３７は種々の変形が可能であり、それらの変形例に応じて本実施の形態の送信回路装置３７の効果に加えさらに特有の効果を得ることが可能である。
【０２１８】
さらに、本実施の形態の角度変調器２９は、データ生成部２３から出力された周波数変調データで、局部発振器３０から出力される搬送波を周波数変調する周波数変調器であっても構わないし、データ生成部２３から出力された位相変調データで、局部発振器３０から出力される搬送波を位相変調する位相変調器であっても構わない。また、以下の実施の形態で用いられる角度変調器についても同様のことが言える。
【０２１９】
（第４の実施の形態）
次に、第４の実施の形態について説明する。
【０２２０】
図１０に本実施の形態の送信回路装置５４の構成を示す。第３の実施の形態の送信回路装置３７では振幅変調データの周波数帯域で量子化に起因する成分を検出するものであったが、本実施の形態の送信回路装置５４はこれとは異なり、成分の検出を送信周波数の周波数帯にて行うものである。
【０２２１】
すなわち、本実施の形態の送信回路装置５４は、データ生成部２３、第１の分配器４４、デルタシグマ変調器４５、第１の掛け算器４６、角度変調信号源３６、第２の分配器４７、第３の分配器４８、第２の掛け算器４９、第１のベクトル調整器５０、第１の合成器５１、第２のベクトル調整器５２、補助増幅器５３、及び第２の合成器５４’から構成されている。
【０２２２】
データ生成部２３は、第３の実施の形態と同様に振幅変調データと角度変調データとを生成する回路である。
【０２２３】
第１の分配器４４、第２の分配器４７、及び第３の分配器４８は、入力信号を２分配して出力する回路である。
【０２２４】
デルタシグマ変調器４５は、振幅変調データを、より垂直分解能が小さなデジタルデータに変換した後、すなわちとり得る値の数がより小さいデジタルデータに変換した後、離散的なアナログデータに変換する回路である。
【０２２５】
角度変調信号源３６は、第３の実施の形態と同様に角度変調データで搬送波を角度変調した信号を出力する回路である。
【０２２６】
第１の掛け算器４６、及び第２の掛け算器４９は、２つのポートから入力される信号をかけ算処理して出力する回路である。このような回路としては、例えばミキサーと増幅器とから構成される回路を用いることが出来る。
【０２２７】
第１のベクトル調整器５０、及び第２のベクトル調整器５２は、入力信号の振幅と位相とを調整する回路である。
【０２２８】
第１の合成器５１、及び第２の合成器５４’は、２つのポートから入力される信号を合成して出力する回路である。
【０２２９】
補助増幅器５３は、入力信号を増幅する回路である。
【０２３０】
なお、第３の分配器４８と、第２の合成器５４’との間に増幅器を挿入してもかまわない。
【０２３１】
次に、このような本実施の形態の動作を説明する。
【０２３２】
データ生成部２３からは第３の実施の形態と同様にして振幅変調データと角度変調データとが出力される。第１の分配器４４は、データ生成部２３から出力された振幅変調データを２分配する。
【０２３３】
第１の分配器４４の一方の出力からの振幅変調データは、デルタシグマ変調器４５で、デルタシグマ変調される。
【０２３４】
一方、角度変調信号源３６からは、第３の実施の形態と同様にして角度変調された信号が出力され、この角度変調された信号は、第２の分配器４７で２分配される。第１の掛け算器４６は、第２の分配器４７の一方の出力からの角度変調された信号と、デルタシグマ変調器４５の出力からの信号とをかけ算処理する。すなわち、第１の掛け算器４６は、角度変調された信号をデルタシグマ変調器４５からの出力信号で振幅変調する。このかけ算処理された信号は、第３の分配器４８で２分配される。
【０２３５】
一方、第２の掛け算器４９は、第２の分配器４７の他方の出力からの角度変調された信号と第１の分配器４４の他方の出力からの振幅変調データとをかけ算処理する。すなわち、第２の掛け算器４９は、角度変調された信号を振幅変調データで振幅変調する。このかけ算処理された信号は、第１のベクトル調整器５０でその振幅と位相とが調整される。
【０２３６】
第１の合成器５１は、第３の分配器４８の一方の出力からの信号と、第１のベクトル調整器５０の出力からの信号とを合成する。
【０２３７】
ここで、第１のベクトル調整器５０へ入力される信号は、角度変調された信号を振幅変調データで振幅変調された信号であり、第１のベクトル調整器５０は、この信号の振幅と位相とを調整する。すなわち、第３の分配器４８の一方の出力からの信号と第１のベクトル調整器５０の出力からの信号とが等振幅逆位相になるように調整する。従って、第１の合成器５１からは、量子化による成分で角度変調された信号を振幅変調した信号のみが出力され、信号成分で角度変調された信号を振幅変調された信号がキャンセルされる。
【０２３８】
第２のベクトル調整器５２は、第１の合成器５１の出力からの信号の振幅と位相とを調整する。第２のベクトル調整器５２の出力からの信号は、補助増幅器５３で増幅される。第２の合成器５４’では、第３の分配器４８の他方の出力からの信号と補助増幅器５３の出力からの信号とが合成されて出力端子４２に出力される。
【０２３９】
ここで、第３の分配器４８の他方の出力からの信号は、角度変調された信号を信号成分と量子化による成分とを共に含むデジタルデータで振幅変調した信号である。また、補助増幅器５３の出力からの信号は、量子化に起因する成分で角度変調された信号を振幅変調した信号である。第２のベクトル調整器５２は、これら２つの信号の振幅と位相とが互いに等振幅逆位相になるように、第１の合成器５１の出力からの信号の振幅と位相とを調整する。従って、第２の合成器５４’において、量子化による雑音成分で振幅変調された信号をキャンセルされることになる。従って、第２の合成器５４’の出力からは、量子化雑音成分が低減された信号が出力される。
【０２４０】
このようにして、出力端子４２からは量子化雑音成分が低減された送信周波数の信号を取り出すことが可能になる。
【０２４１】
なお、本実施の形態の送信回路装置５４の第３の分配器４８と第２の合成器５４’とは直接接続されているとして説明したが、これに限らず、第３の分配器４８と第２の合成器５４’との間に電力増幅器を接続しても構わない。
【０２４２】
さらに、第２の実施の形態、及び第３の実施の形態と同様に、第１の合成器５１と第２のベクトル調整器５２との間、または第２のベクトル調整器５２と補助増幅器５３との間にバンドパスフィルタを挿入することにより消費電力を低減しても構わない。なお、この場合には、第２の合成器５４’の出力側に不要周波数成分を低減するために、バンドパスフィルタを挿入するものとする。
【０２４３】
なお、第４の実施の形態の効果及び上記以外の変形例については、第３の実施の形態と同様であるので説明を省略する。
【０２４４】
（第５の実施の形態）
次に、第５の実施の形態について説明する。
【０２４５】
図１１に第５の実施の形態の送信回路装置７１を示す。
【０２４６】
第５の実施の形態の送信回路装置７１は、データ生成部２３、デルタシグマ変調器４５、第１の分配器６３、角度変調信号源３６、掛け算器６４、ベクトル変調器６５、第１のベクトル調整器６６、第１の合成器６７、第２のベクトル調整器６８、補助増幅器６９、及び第２の合成器７０、及び出力端子６２から構成される。
【０２４７】
データ生成部２３、デルタシグマ変調器４５、角度変調信号源３６については第４の実施の形態と同様である。
【０２４８】
第１の分配器６３は、入力信号を２分配して出力する回路である。
【０２４９】
掛け算器６４は、２つのポートから入力される信号をかけ算処理する回路である。
【０２５０】
ベクトル変調器６５は、ベクトル信号で搬送波をベクトル変調する回路である。なお、ベクトル変調器６５としては、例えばベースバンドＩ信号及びベースバンドＱ信号で搬送波を直交変調する直交変調器や、振幅信号と位相信号とで搬送波をポーラー変調するポーラー変調器などを用いることが出来る。第５の実施の形態では、ベクトル変調器６５として直交変調器を用いる場合を例にあげて説明する。
【０２５１】
第１のベクトル調整器６６、第２のベクトル調整器６８は、入力信号の振幅と位相とを調整する回路である。
【０２５２】
第１の合成器６７、第２の合成器７０は、２つのポートから入力される信号を合成して出力する回路である。
【０２５３】
補助増幅器６９は、入力信号を増幅する回路である。
【０２５４】
なお、第１の分配器６３と、第２の合成器７０との間に増幅器を挿入してもかまわない。
【０２５５】
次に、このような本実施の形態の動作を説明する。
【０２５６】
データ生成部２３は、振幅変調データと角度変調データとベースバンドＩＱ信号とを出力する。
【０２５７】
デルタシグマ変調器４５は、振幅変調データをデルタシグマ変調し、離散的なアナログ信号を出力し、出力された信号は、掛け算器６４に入力される。
【０２５８】
データ生成部２３から出力された角度変調データは、角度変調信号源３６に入力され、角度変調データで搬送波を角度変調した信号が出力され、掛け算器６４に入力される。
【０２５９】
掛け算器６４は、デルタシグマ変調器４５から出力された信号と、角度変調信号源３６から出力された信号とをかけ算処理する。
【０２６０】
一方、データ生成部２３から出力されたベースバンドＩＱ信号は、ともにベクトル変調器６５に入力され、ベクトル変調器６５は、ベースバンドＩＱ信号で搬送波周波数を直交変調する。なお、ベクトル変調器６５には、角度変調信号源３６の局部発振器３０から供給される搬送波が入力される。そして、第１のベクトル調整器６６は、ベクトル変調器６５の出力からの直交変調された信号の振幅と位相とを調整する。
【０２６１】
第１の合成器６７は、第１の分配器６３の他方の出力からの信号と第１のベクトル調整器６６からの信号とを合成する。ここで、掛け算器６４からの信号は、角度変調された信号を信号成分と量子化に起因する量子化雑音成分とを含む信号で振幅変調された信号である。また、第１のベクトル調整器６６の出力からの信号は、直交変調された信号である。また、第１のベクトル調整器６６は、掛け算器６４の出力における信号と第１のベクトル調整器６６の出力における信号とが等振幅逆位相になるように、ベクトル変調器６５の出力からの信号の振幅と位相とを調整する。従って、第１の合成器６７で、角度変調された信号を、信号成分で振幅変調した信号がキャンセルされ、第１の合成器６７から、角度変調された信号を、量子化に起因する量子化雑音成分で振幅変調した信号のみが出力される。
【０２６２】
第１の合成器６７の出力からの信号は、第２のベクトル調整器６８に入力され、その振幅と位相とが調整され、補助増幅器６９で増幅される。
【０２６３】
第２の合成器７０は、第１の分配器６３の一方の出力からの信号と、補助増幅器６９の出力からの信号とを合成する。ここで、第１の分配器６３の一方の出力からの信号は、角度変調された信号を、信号成分と量子化に起因する成分とを含む信号で、振幅変調した信号である。また、補助増幅器６９の出力からの信号は、角度変調された信号を、量子化に起因する成分で振幅変調した信号に相当する。また、第２のベクトル調整器６８は、第１の分配器６３の一方の出力における信号の振幅と位相とが、補助増幅器６９の出力における信号の振幅と位相とに互いに等振幅逆位相になるように、第１の合成器６７の出力からの信号の位相と振幅とを調整する。従って、第２の合成器７０では、角度変調された信号を、量子化に起因する成分で振幅変調した信号に相当する信号がキャンセルされ、角度変調された信号を、信号成分で振幅変調した信号のみが出力される。従って、出力端子６２から歪み特性が良好な信号を取り出すことが出来る。
【０２６４】
このように、本実施の形態の送信回路装置７１も上記各実施の形態と同様に帯域通過フィルタを用いることなく歪み特性が良好な信号を出力することが出来る。
また、掛け算器６４として、ミキサ及び増幅器から構成される回路を用いることにより、送信回路装置７１は、変調器の機能と電力増幅器としての機能との両機能を兼ね備えることが出来、しかも帯域通過フィルタが不要であるかまたは用いた場合であっても急峻な特性の帯域通過フィルタは不要であるので、高効率かつ小型の送信回路装置を実現することが出来る。また、半導体回路はＩＣ化出来るので大型のフィルタを用いるより小型化が実現できる。
【０２６５】
なお、本実施の形態の送信回路装置７１も上記各実施の形態の送信回路装置と同様にデジタル信号処理により構成することが可能であることはいうまでもない。
【０２６６】
さらに、掛け算器６４と第２の合成器７０との間に電力増幅器を設けることによりさらに高出力で高効率な送信回路装置を実現することが出来る。
【０２６７】
さらに、第５の実施の形態では、ベクトル変調器６５として直交変調器を用いる場合を例にして説明したが、ベクトル変調器６５として、ポーラー変調器を用いても構わない。なおベクトル変調器６５としてポーラー変調器を用いる場合には、データ生成部２３からＩＱ信号の代わりに、振幅信号と位相信号とが出力されるものとする。
【０２６８】
さらに、デルタシグマ変調器４５と掛け算器６４との間に消費電力低減のために、ローパスフィルタを挿入してデルタシグマ変調器４５から出力された信号を帯域制限しても構わない。なお、この場合には、第２の合成器７０の出力側に不要周波数成分を低減するためにバンドパスフィルタが挿入されるものとする。
【０２６９】
（第６の実施の形態）
次に、第６の実施の形態について説明する。
【０２７０】
図１２に第６の実施の形態の送信回路装置１０４の構成を示す。
【０２７１】
第６の実施の形態の送信回路装置１０４は、データ生成部２３、デルタシグマ変調器９４ａ及び９４ｂ、第１の分配器９５ａ及び９５ｂ、第１のベクトル調整器９６ａ及び９６ｂ、第１の合成器９７ａ及び９７ｂ、第１の掛け算器９８ａ及び９８ｂ、第２のベクトル調整器１０４ａ及び１０４ｂ、第２の掛け算器９９ａ及び９９ｂ、第２の合成器１００ａ及び１００ｂ、第３の合成器１０３、及び出力端子６２から構成される。
【０２７２】
データ生成部２３は、ベースバンドＩ信号及びベースバンドＱ信号を出力する回路である。
【０２７３】
デルタシグマ変調器９４ａ及び９４ｂはそれぞれ、ベースバンドＩ信号及びベースバンドＱ信号を入力し、デルタシグマ変調する回路である。
【０２７４】
第１の分配器９５ａ及び９５ｂは、入力信号を２分配して出力する回路である。
【０２７５】
第１のベクトル調整器９６ａ及び９６ｂ、第２のベクトル調整器１０４ａ及び１０４ｂは、入力信号の振幅と位相とを調整する回路である。
【０２７６】
第１の合成器９７ａ及び９７ｂ、第２の合成器１００ａ及び１００ｂ、第３の合成器１０３は、それぞれ２つのポートから入力される信号を合成して出力する回路である。
【０２７７】
第１の掛け算器９８ａ及び９８ｂ、第２の掛け算器９９ａ及び９９ｂは、それぞれ２つのポートからそれぞれ入力される信号をかけ算処理する回路である。
【０２７８】
信号発生器１０１は、搬送波を発生させる回路である。
【０２７９】
移相器１０２は、搬送波の位相を異ならせる回路である。移相器１０２から出力される２つの出力は位相が９０度異なるようにする。
【０２８０】
次に、このような本実施の形態の動作を説明する。
【０２８１】
入力された音声信号等はデータ生成部２３に入力され、データ生成部２３でベースバンドＩ信号及びベースバンドＱ信号が出力される。
【０２８２】
ベースバンドＩ信号は、図示していない分配器により２分配されそれぞれデルタシグマ変調器９４ａ及び第１のベクトル調整器９６ａに入力される。デルタシグマ変調器９４ａに入力された信号はデルタシグマ変調され、デジタルデータとして第１の分配器９５ａに入力され２分配される。
【０２８３】
一方、第１のベクトル調整器９６ａに入力されたベースバンドＩ信号は、その振幅と位相とが調整される。第１の合成器９７ａは第１の分配器９５ａの一方の出力からの信号と第１のベクトル調整器９６ａの出力からのベースバンドＩ信号とを合成する。第１の分配器９５ａの一方の出力における信号は、ベースバンドＩ信号をデルタシグマ変調した信号であるので、ベースバンドＩ信号である信号成分と量子化することにより発生した量子化雑音成分とを含む。また、第１のベクトル調整器９６ａは、第１の分配器９５ａの一方の出力からの信号と第１のベクトル調整器９６ａの出力からの信号とが等振幅逆位相になるように、第１のベクトル調整器９６ａに入力されるベースバンドＩ信号の振幅と位相とを調整する。従って、第１の合成器９７ａでベースバンドＩ信号である信号成分はキャンセルされ、第１の合成器９７ａからは、量子化に起因する量子化雑音成分のみが出力される。
【０２８４】
第１の掛け算器９８ａは、信号発生器１０１で発生された搬送波と第１の合成器９７ａの出力からの信号とをかけ算処理する。すなわち、第１の掛け算器９８ａから出力される信号は、量子化による量子化雑音成分で搬送波を振幅変調した信号である。
【０２８５】
一方、第１の分配器９５ａの他方の出力からの信号は、第２の掛け算器９９ａに入力される。また第２の掛け算器９９ａには、信号発生器１０１で発生された搬送波も入力される。第２の掛け算器９９ａは、第１の分配器９５ａから出力される信号と入力されてきた搬送波とをかけ算処理する。従って、第２の掛け算器９９ａから出力される信号は、ベースバンドＩ信号である信号成分と量子化による量子化雑音成分とを含む信号で搬送波を振幅変調した信号になる。
【０２８６】
第２の合成器１００ａは、第２の掛け算器９９ａの出力からの信号と、第１の掛け算器９８ａの出力からの信号とを合成する。
【０２８７】
ここで、第２の掛け算器９９ａの出力からの信号は、ベースバンドＩ信号である信号成分と量子化雑音成分とを含む信号で搬送波を振幅変調した信号である。また、第１の掛け算器９８ａの出力からの信号は、Ｉ信号をデルタシグマ変調したときに生じる量子化雑音で搬送波を振幅変調した信号である。また、第２のベクトル調整器１０４ａは、第２の掛け算器９９ａの出力からの信号と、第２のベクトル調整器１０４ａの出力からの信号とが等振幅逆位相になるように、第２のベクトル調整器１０４ａに入力される信号の振幅と位相とを調整する。従って、第２の合成器１００ａで、量子化雑音成分で搬送波周波数を振幅変調した成分がキャンセルされ、ベースバンドＩ信号である信号成分で搬送波を振幅変調した信号のみが出力される。
【０２８８】
ベースバンドＱ信号についても、上記動作と同様であり、第２の合成器１００ｂからベースバンドＱ信号である信号成分で搬送波を振幅変調した信号のみが出力される。
【０２８９】
第２の合成器１００ａの出力の信号及び第２の合成器１００ｂの出力の信号は、第３の合成器１０３で合成され、出力端子６２から出力される。
【０２９０】
このように、本実施の形態の送信回路装置１０４も上記各実施の形態と同様に帯域通過フィルタを用いることなく歪み特性が良好な信号を出力することが出来る。
【０２９１】
また、第２の掛け算器９９ａ及び９９ｂとして、ミキサ及び増幅器から構成される回路を用いることにより、送信回路装置１０４は、変調器の機能と電力増幅器としての機能との両機能を兼ね備えることが出来、しかも帯域通過フィルタが不要であるかまたは用いた場合であっても急峻な特性の帯域通過フィルタは不要であるので、高効率かつ小型の送信回路装置を実現することが出来る。また、掛け算器の手前までをデジタル信号処理としたり、ＩＣ化するといった手法により小型化が実現できる。
【０２９２】
なお、本実施の形態の送信回路装置１０４も上記各実施の形態の送信回路装置と同様にデジタル信号処理により構成することが可能であることはいうまでもない。
【０２９３】
さらに、第２の掛け算器９９ａと第２の合成器１００ａとの間、及び第２の掛け算器９９ｂと第２の合成器１００ｂとの間に電力増幅器を設ける構成も考えられる。
【０２９４】
なお、上記実施の形態において、掛け算器の前に歪み補償回路を設け、あるいはベクトル調整器の後に歪み補償回路とアンプを設けてもよい。
【０２９５】
なお、消費電力を低減するために、図１２の送信回路装置１０４において、第１の合成器９７ａと第１の掛け算器９８ａとの間、及び第１の合成器９７ｂと第１の掛け算器９８ｂとの間にそれぞれローパスフィルタを挿入して、デルタシグマ変調器９４ａから出力される信号、及びデルタシグマ変調器９４ｂから出力される信号を帯域制限しても構わない。なお、この場合には、第３の合成器１０３の出力側に不要周波数成分を低減するためのバンドパスフィルタを挿入するものとする。
【０２９６】
また、図１３に、別の本実施の形態を示す。デジタル信号処理１３５の部分は、図９の送信回路装置３７と同様のものであり、違いは分配器１２７によって分配し、一方の信号を位相回転器１２８によって位相回転させている点である。
【０２９７】
さらに、分配器１２７の出力は、Ｄ／Ａ変換器１３８でアナログ信号に変換された後、角度変調信号源１２９に入力され、また、位相回転器１２８の出力は、Ｄ／Ａ変換器１３９でアナログ信号に変換された後、角度変調信号源１３１へ入力される。それぞれの角度変調信号源１２９，１３１は、入力される信号に対して角度変調を行い出力する回路である。
【０２９８】
さらに、分配器１２４の出力はＤ／Ａ変換器１３６でアナログ信号に変換され、Ｄ／Ａ変換器１３６の出力と、角度変調信号源１２９の出力は、掛け算器１３０へ入力される。また、合成器１２６の出力は、Ｄ／Ａ変換器１３７でアナログ信号に変換され、Ｄ／Ａ変換器１３７の出力と、角度変調信号源１３１の出力は、掛け算器１３２へ入力される。これらの掛け算器１３０，１３２からのそれぞれの出力は合成器１３３で合成され、出力端子１３４から出力される。
【０２９９】
このような構成となっている本実施の形態では、次のような長所が発揮される。
【０３００】
すなわち、図１３の送信回路装置１３５ａでは、アナログ信号処理を行う回路部分が少ないので、より回路規模が小型で調整が容易である特性を有する送信回路装置を実現することが出来る。
【０３０１】
なお、送信信号を出力する送信回路と、受信信号を入力する受信回路とを備え、前記送信回路には、本発明のいずれかの送信回路装置が用いられている無線通信装置も、本発明に属する。
【０３０２】
【発明の効果】
以上のように、本発明により、サイズが小さく、かつ高い効率を有する送信回路装置、及び無線通信装置を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における送信回路装置の構成図
【図２】本発明の第１の実施の形態における送信回路装置の構成図
【図３】（ａ）第１の信号発生源から出力される信号の一例を示す図
（ｂ）第１の信号発生源から出力される信号の別の一例を示す図
【図４】本発明の第２の実施の形態における送信回路装置の構成図
【図５】本発明の第２の実施の形態の送信回路装置と同等の機能をデジタル信号処理により実現できる送信回路装置の構成図
【図６】（ａ）〜（ｆ）本発明の第２の実施の形態におけるパワースペクトラムを示す図
【図７】本発明の第２の実施の形態における送信回路装置の構成図
【図８】本発明の第３の実施の形態における送信回路装置の構成図
【図９】本発明の第３の実施の形態の送信回路装置と同等の機能をデジタル信号処理により実現できる送信回路装置の構成図
【図１０】本発明の第４の実施の形態における送信回路装置の構成図
【図１１】本発明の第５の実施の形態における送信回路装置の構成図
【図１２】本発明の第６の実施の形態における送信回路装置の構成図
【図１３】本発明の他の実施の形態における送信回路装置の構成図
【図１４】本発明の第１の実施の形態における送信回路装置の構成図
【図１５】本発明の第７の実施の形態における別の送信回路装置の構成図
【図１６】デルタシグマ変調された信号のパワースペクトラムを示す図
【図１７】デルタシグマ変調された信号と帯域制限した量子化雑音信号とを合成した信号
【図１８】本発明の第１の実施の形態における信号生成の説明図
【図１９】（ａ）本発明の第１の実施の形態における第１の信号発生源２０２の信号の量子化雑音成分と第２の信号発生源２０３の信号とを等振幅逆位相に調整する調整方法を示す図
（ｂ）本発明の第１の実施の形態における量子化雑音モニタ部の構成例を示す図
【図２０】合成器に入力される２つの信号を等振幅逆位相とするための制御系の別の例を示す図
【図２１】本発明の第３の実施の形態における送信回路装置３７の概念構成を示す図
【図２２】本発明の第３の実施の形態における信号処理部の制御方法を示す図
【図２３】本発明の第３の実施の形態における信号処理部の制御方法を示す図
【図２４】本発明の第３の実施の形態における掛け算器の構成を示す図
【図２５】本発明の第３の実施の形態における掛け算器の構成を示す図
【図２６】従来の送信回路装置の基本構成図
【図２７】従来の送信回路装置の基本構成図
【図２８】従来の送信回路装置の基本構成図
【図２９】（ａ）周波数変調器で周波数変調された信号の例を示す図
（ｂ）デルタシグマ変調器の入力における振幅変調データを示す図
（ｃ）デルタシグマ変調器の出力における振幅変調データを示す図
【図３０】従来の送信回路装置の基本構成図
【符号の説明】
１ 送信回路装置
３ 第１の分配器
４ デルタシグマ変調器
５ 第２の分配器
６ 主増幅器
７ 第１のベクトル調整器
８ 第１の合成器
９ 第２のベクトル調整器
１０ 補助増幅器
１１ 第２の合成器
１２ 出力端子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a transmission circuit device used for a transmission circuit of a wireless communication device, and a wireless communication device using the same.
[0002]
[Prior art]
In recent years, with the spread of mobile phones, mobile phone terminals have become more sophisticated. For example, a mobile phone terminal can wirelessly communicate with a mobile phone terminal on the other party's side with a higher quality voice via a base station. It is also possible to download images and programs. Mobile phone terminals have been enhanced in functionality, and at the same time, miniaturization and low power consumption have been promoted.
[0003]
One factor that has made it possible to promote the enhancement of functions of mobile phone terminals is digital wireless communication such as CDMA, which can carry a larger amount of information without errors compared to conventional analog wireless communication systems. The method has been adopted. In such digital wireless communication, a modulation scheme such as QPSK is used, and it is common to use a quadrature modulator as a modulator constituting the transmission circuit device.
[0004]
FIG. 26 shows a basic configuration of a conventional transmission circuit device. In FIG. 26, the transmission circuit device includes a
[0005]
The
[0006]
However, in this conventional transmission circuit device, the input of the baseband I signal and the baseband Q signal input to the
[0007]
Further, since the output level of the
[0008]
In order to solve such a conventional problem, the applicant of the present application proposes a transmission circuit device as shown in FIG. 27 in the first application (see Patent Document 1) related to the applicant of the present application. .
[0009]
FIG. 27 shows a basic configuration of the transmission circuit device proposed by the present applicant in the first application related to the present applicant. In FIG. 27, the transmission circuit device includes a first
[0010]
The
[0011]
Next, the operation of such a transmission circuit device will be described.
[0012]
First, the
[0013]
Further, the local signal output from the
[0014]
The output of the first
[0015]
Since the digital RF modulator only needs to output a level corresponding to only a digital IQ signal having a smaller vertical resolution, that is, a digital IQ signal having a smaller number of possible values, it can also be used in a digital RF modulator having low linearity. It becomes possible. Therefore, the elements included in the digital RF modulator can be used in a state close to saturation, and high efficiency can be achieved. In addition, since there are few components that depend on analog characteristics, it is easy to ensure linearity.
[0016]
That is, in the transmission circuit device proposed by the present applicant in the application related to the present applicant, the above-mentioned conventional problems are solved, and the baseband IQ signal is a digital signal having a smaller vertical resolution than the baseband IQ signal, That is, it is possible to realize a transmission circuit device with low power consumption and good linearity by digitally modulating a digital signal having a smaller number of values than a baseband IQ signal and modulating a carrier wave with an orthogonal modulator. Excellent effect was obtained.
[0017]
FIG. 28 shows the basic configuration of the transmission circuit device proposed in the second application (see Patent Document 2), which is an application different from the above, related to the applicant of the present application.
[0018]
The transmission circuit device includes a
[0019]
The
[0020]
The
[0021]
The delta-
[0022]
The
[0023]
The
[0024]
Next, the operation of such a transmission circuit device will be described.
[0025]
The
[0026]
The
[0027]
The delta-
[0028]
FIG. 29B shows amplitude modulation data at the input of the
[0029]
The
[0030]
The output of the
[0031]
Since the output of the
[0032]
In particular, when the delta-
[0033]
That is, in the transmission circuit device proposed by the applicant of the present application in the second application related to the applicant of the present application, the conventional problems are solved, the linearity is good, the transmission output power efficiency is high, and the power consumption An excellent effect that a small transmission circuit device can be provided was obtained.
[0034]
In the transmission circuit device proposed in the second application related to the applicant of the present application, the
[0035]
FIG. 30 shows a transmission circuit device that has been proposed in order to solve the above conventional problems. Unlike the transmission circuit device of FIG. 26, this transmission circuit device performs a discrete analog signal amplification operation. That is, the proposed transmission circuit device includes a
[0036]
The
[0037]
The digital data output from the
[0038]
Since the delta-
[0039]
[Patent Document 1]
Japanese Patent Laid-Open No. 2002-057332
[Patent Document 2]
JP 2002-325109 A
[0040]
[Problems to be solved by the invention]
However, in any of the transmission circuit devices shown in FIGS. 27, 28, and 30, quantization noise is generated when the input signal of the delta sigma modulator is delta sigma modulated. In order to reduce the quantization noise, it is necessary to use a band pass filter having a steep characteristic as the band pass filter.
[0041]
When a band-pass filter having a steep characteristic is used, the size of the band-pass filter increases, and thus the circuit scale of the transmission circuit device also increases. In addition, when a bandpass filter having a steep characteristic is used, the loss of the bandpass filter increases, so that the efficiency of the transmission circuit device itself also decreases.
[0042]
That is, in the proposed transmission circuit device, there is a problem that the size of the bandpass filter increases and the size of the transmission circuit device increases accordingly.
[0043]
Further, in the proposed transmission circuit device, there is a problem that the loss of the band-pass filter is increased, and the efficiency of the transmission circuit device is reduced correspondingly.
[0044]
In view of the above problems, an object of the present invention is to provide a transmission circuit device and a wireless communication device having a small size.
[0045]
Another object of the present invention is to provide a transmission circuit device and a wireless communication device having high efficiency in consideration of the above problems.
[0046]
[Means for solving the problems]]
[0047]
In order to solve the above-mentioned problems, the firstIn the present invention, the input third vector data is subjected to signal processing, so that (1) the number of possible values of the envelope of the signal when the third vector data is vector-modulated A first vector data which is a signal having a smaller number of possible values of the envelope of the signal when modulated; and (2) a signal obtained by subtracting the third vector data from the first vector data. Signal processing unit for outputting second vector dataWhen,
EnterVector modulation of the received first vector dataA binary signal or a multi-level discrete analog signal, or an envelope whose binary or multi-level discrete analog signal has a signal component and a quantization noise component. OutputFirst vector modulatorWhen,
EnterCome to powerAboveVector modulation of second vector dataAnd output a second signal composed of the quantization noise component.Second vector modulatorWhen,
A first amplifier for amplifying the first signal;
A combiner that cancels the quantization noise component by combining the output of the first amplifier and the second signal;This is a transmission circuit device.
[0048]
Also,SecondIn the present invention, a low-pass filter is provided between the signal processing unit and the second vector modulator.FirstThis is a transmission circuit device of the present invention.
[0049]
Also,ThirdThe present invention comprises an auxiliary amplifier for amplifying the output of the second vector modulator,
The combiner cancels a quantization noise component included in the output of the first amplifier by combining the output of the first amplifier and the output of the auxiliary amplifier;FirstThis is a transmission circuit device of the present invention.
[0050]
Also,4thIn the present invention, a low pass filter is provided between the signal processing unit and the second vector modulator, or a band pass is provided between the second vector modulator and the auxiliary amplifier. A filter is provided,ThirdThis is a transmission circuit device of the present invention.
[0051]
Also,5thThe present invention includes a first distributor that distributes an incoming signal into two parts,
A delta sigma modulator for delta sigma modulating a signal from one output of the first distributor;
A second distributor that divides the output signal of the delta-sigma modulator into two;
A main amplifier for amplifying a signal at one output of the second distributor;
A first combiner that combines a signal at the other output of the first distributor and a signal at the other output of the second distributor;
A second combiner for combining the output signal of the main amplifier and the output signal of the first combiner;
The signal at one input and the signal at the other input of the first synthesizer are adjusted to substantially equal amplitude antiphase,
In the transmission circuit device, the signal at one input and the signal at the other input of the second synthesizer are adjusted to have substantially equal amplitude opposite phases.
[0052]
Also,6thThe present invention includes a first distributor that distributes an incoming signal into two parts,
A delta sigma modulator for delta sigma modulating a signal from one output of the first distributor;
A second distributor that divides the output signal of the delta-sigma modulator into two;
A main amplifier for amplifying a signal at one output of the second distributor;
A first vector adjuster for adjusting the amplitude and phase of the signal at the other output of the first distributor;
A first synthesizer that synthesizes the signal of the output of the first vector adjuster and the signal of the other output of the second distributor;
A second vector adjuster for adjusting the amplitude and phase of the signal at the output of the first combiner;
An auxiliary amplifier that amplifies the signal at the output of the second vector adjuster;
A second combiner for combining the output signal of the main amplifier and the output signal of the auxiliary amplifier;
The signal at one input and the signal at the other input of the first synthesizer are adjusted to substantially equal amplitude antiphase,
In the transmission circuit device, the signal at one input and the signal at the other input of the second synthesizer are adjusted to have substantially equal amplitude opposite phases.
[0053]
Also,7thIn the present invention, a band-pass filter is inserted between the first combiner and the second vector adjuster, or between the second vector adjuster and the auxiliary amplifier.6thThis is a transmission circuit device of the present invention.
[0054]
Also,8thThe present invention includes all of the first distributor, the delta-sigma modulator, the second distributor, the first vector adjuster, the second combiner, and the second vector adjuster. Or partly digital signals are input6thThis is a transmission circuit device of the present invention.
[0055]
Also,9thAccording to the present invention, the first distributor for distributing the amplitude modulation data inputted from the data generation unit for generating the amplitude modulation data and the angle modulation data into two,
A delta-sigma modulator for delta-sigma modulating a signal at one output of the first distributor;
A second distributor that divides the output signal of the delta-sigma modulator into two;
A first vector adjuster for adjusting the amplitude and phase of the signal at the other output of the first distributor;
A first synthesizer that synthesizes the signal of one output of the second distributor and the signal of the output of the first vector adjuster;
An angle modulator for angle-modulating the angle modulation data inputted;
A third distributor for dividing the output signal of the angle modulator into two;
A first multiplier for multiplying a signal of the other output of the second distributor and a signal of one output of the third distributor;
A second multiplier that multiplies the signal at the output of the first combiner and the signal at the other output of the third distributor;
A second vector adjuster for adjusting the amplitude and phase of the signal at the output of the second multiplier;
A second combiner for combining the output signal of the first multiplier and the output signal of the second vector adjuster;
The signal of one input and the signal of the other input of the one synthesizer are adjusted to substantially equal amplitude opposite phases,
In the transmission circuit device, the signal at one input and the signal at the other input of the second synthesizer are adjusted to have substantially equal amplitude opposite phases.
[0056]
Also,10thIn the present invention, a low-pass filter is inserted between the first combiner and the second multiplier.9thThis is a transmission circuit device of the present invention.
[0057]
Also,11thAccording to the present invention, the first distributor for distributing the amplitude modulation data inputted from the data generation unit for generating the amplitude modulation data and the angle modulation data into two,
A delta-sigma modulator for delta-sigma modulating a signal at one output of the first distributor;
An angle modulator for angle-modulating the angle modulation data inputted;
A second distributor for distributing the output signal of the angle modulator into two;
A first multiplier that multiplies the signal at one output of the second distributor and the signal at the output of the delta-sigma modulator;
A third distributor for dividing the output signal of the first multiplier into two;
A second multiplier that multiplies the signal at the other output of the second distributor and the signal at the other output of the first distributor;
A first vector adjuster for adjusting the amplitude and phase of the signal at the output of the second multiplier;
A first synthesizer that synthesizes a signal at one output of the third distributor and a signal at the output of the first vector adjuster;
A second vector adjuster for adjusting the amplitude and phase of the signal at the output of the first combiner;
An auxiliary amplifier that amplifies the signal at the output of the second vector adjuster;
A second combiner for combining the signal at the other output of the third distributor and the signal at the output of the auxiliary amplifier;
The signal at one input and the signal at the other input of the first synthesizer are adjusted to substantially equal amplitude antiphase,
In the transmission circuit device, the signal at one input and the signal at the other input of the second synthesizer are adjusted to have substantially equal amplitude opposite phases.
[0058]
Also,12thIn the present invention, a band-pass filter is inserted between the first combiner and the second vector adjuster, or between the second vector adjuster and the auxiliary amplifier.11thThis is a transmission circuit device of the present invention.
[0059]
Also,13thThe present invention includes a delta-sigma modulator that delta-sigma modulates the amplitude modulation data input from a data generation unit that generates amplitude modulation data and angle modulation data,
An angle modulator for angle-modulating the angle modulation data inputted;
A multiplier that multiplies the output signal of the delta-sigma modulator and the output signal of the angle modulator;
A distributor for distributing the output of the multiplier;
A vector modulator for vector-modulating the incoming vector signal;
A first vector adjuster for adjusting the amplitude and phase of the signal at the output of the vector modulator;
A first synthesizer that synthesizes a signal at one output of the distributor and a signal at the output of the first vector adjuster;
A second vector adjuster connected to the output of the first combiner;
A second synthesizer that synthesizes the signal of the other output of the distributor and the signal of the output of the second vector adjuster;
The signal at one input and the signal at the other input of the first synthesizer are adjusted to substantially equal amplitude antiphase,
In the transmission circuit device, the signal at one input and the signal at the other input of the second synthesizer are adjusted to have substantially equal amplitude opposite phases.
[0060]
Also,14thThe present invention comprises an auxiliary amplifier that amplifies the signal output from the second vector adjuster and outputs the amplified signal to the second combiner,
A band pass filter is inserted between the first combiner and the second vector adjuster, or between the second vector adjuster and the auxiliary amplifier.13thThis is a transmission circuit device of the present invention.
[0061]
Also,15thIn the present invention, the input amplitude modulation data is a digitized signal.9th to 13thThe transmission circuit device according to any one of the present inventions.
[0062]
Also,16thIn the present invention, an auxiliary amplifier is connected to at least one of the vector adjusters, and a distortion compensation circuit provided in a stage preceding the auxiliary amplifier is provided.6th, 11th, 13thThe transmission circuit device according to any one of the present inventions.
[0063]
Also,17thThe present invention comprises a band-pass filter provided in the front stage or the rear stage of the second combiner.6-16The transmission circuit device according to any one of the present inventions.
[0064]
Also,18thIn the present invention, the pass frequency of the band pass filter changes according to the transmission frequency.17thThis is a transmission circuit device of the present invention.
[0065]
Also,19thThe present invention includes a delta-sigma modulator that delta-sigma modulates an input I signal;
A first distributor that divides the output signal of the delta-sigma modulator into two;
A first vector adjuster for adjusting the amplitude and phase of the input I signal;
A first synthesizer that synthesizes the signal of one output of the first distributor and the signal of the output of the first vector adjuster;
A signal generator for generating a local oscillation signal;
A phase shifter for phase shifting the output signal of the signal generator;
A first multiplier for multiplying an output signal of the first combiner by an output signal from the phase shifter;
A second vector adjuster for adjusting the amplitude and phase of the signal at the output of the first multiplier;
A second multiplier for multiplying the signal of the other output of the first distributor by the output signal of the phase shifter;
A second combiner for combining the output signal of the second vector adjuster and the output signal of the second multiplier;
A delta-sigma modulator for delta-sigma modulating the incoming Q signal;
A second distributor that divides the output signal of the delta-sigma modulator into two;
A third vector adjuster for adjusting the amplitude and phase of the input Q signal;
A third synthesizer that synthesizes the signal of one output of the second distributor and the signal of the output of the third vector adjuster;
A third multiplier that multiplies the output signal of the third combiner and the output signal of the phase shifter;
A fourth vector adjuster for adjusting the amplitude and phase of the signal at the output of the third multiplier;
A fourth multiplier for multiplying the signal of the other output of the second distributor by the output signal of the phase shifter;
A fourth combiner for combining the output signal of the fourth vector adjuster and the output signal of the fourth multiplier;
A fifth synthesizer that synthesizes the output signal of the second synthesizer and the output signal of the fourth synthesizer;
The signal at one input and the signal at the other input of the first synthesizer are adjusted to substantially equal amplitude opposite phases,
The signal of one input and the signal of the other input of the second synthesizer are adjusted to substantially equal amplitude opposite phases,
The signal of one input and the signal of the other input of the third synthesizer are adjusted to substantially equal amplitude opposite phases,
In the transmission circuit device, a signal at one input and a signal at the other input of the fourth synthesizer are adjusted to have substantially equal amplitude opposite phases.
[0066]
Also,20thIn the present invention, a low-pass filter is inserted between the first combiner and the first multiplier,
A low pass filter is inserted between the third synthesizer and the third multiplier,19thThis is a transmission circuit device of the present invention.
[0067]
Also,21stThe present invention is characterized in that at least one or more of the pre-stage or post-stage of the second combiner, the pre-stage or post-stage of the fourth combiner, or the pre-stage or post-stage of the fifth combiner With a bandpass filter provided in19thThis is a transmission circuit device of the present invention.
[0068]
Also,No. 22The present invention comprises a transmission circuit for outputting a transmission signal,
A receiving circuit for inputting a received signal,
The transmission circuit includes first to first13, 19-21A wireless communication device using any one of the transmission circuit devices of the present invention.
[0069]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0070]
(First embodiment)
First, the first embodiment will be described.
[0071]
FIG. 1 shows the configuration of the
[0072]
The
[0073]
The
[0074]
The first
[0075]
The second
[0076]
The
[0077]
The
[0078]
The
[0079]
Note that the
[0080]
Next, the operation of this embodiment will be described.
[0081]
FIG. 18 is an explanatory diagram of signal generation. That is, the input signal to the
[0082]
The first
[0083]
Thus, the first
[0084]
On the other hand, the second
[0085]
The
[0086]
On the other hand, the
[0087]
At the input of the
[0088]
In some cases, quantization noise cannot be sufficiently suppressed when x2 (t) = x1 (t) −x0 (t) due to a delay time difference, a gain difference, and a passing phase difference between paths. Therefore, in this case, it is necessary to control the two signals input to the synthesizer so that they have equal amplitude opposite phases. FIG. 19A shows an adjustment method for adjusting the quantization noise component of the signal of the first
[0089]
The control unit controls the signal processing unit according to the level of the quantization noise detected by the quantization noise monitoring unit, and controls the size of the quantization noise output from the combiner to be minimum.
[0090]
FIG. 19B shows a configuration example of the quantization noise monitor unit. The bandpass filter passes a signal in a certain frequency range where quantization noise exists. The magnitude of this signal is detected by the power detector. With the above configuration, quantization noise can be suppressed stably and effectively.
[0091]
FIG. 20 shows another example of a control system for setting two signals input to the combiner to have equal amplitude opposite phases. The output of the combiner is input to the distributor, and a part of the output of the distributor is fed back. That is, part of the output of the distributor isOrthogonalInput to the demodulator,OrthogonalThe demodulator demodulates the signal.
[0092]
The comparator isOrthogonalThe signal demodulated by the demodulation unit is compared with the original signal, and the control unit controls the signal processing unit so as to reduce the error. With the above configuration, quantization noise can be suppressed stably and effectively.
[0093]
19 and 20, the signal processing unit is described as being controlled. However, even if a vector adjuster is provided at the output of the first signal generation source or the output of the second signal generation source, this may be controlled. I do not care.
[0094]
According to the present embodiment, since the signal from the output of the first
[0095]
In particular, when the first
[0096]
Thus, by using the
[0097]
Furthermore, since the quantization noise component can be canceled without using a band pass filter, the
[0098]
In the present embodiment, the signal output from the first
[0099]
That is, FIG. 14 shows a configuration of the
[0100]
The
[0101]
In FIG. 14, the
[0102]
The
[0103]
The
[0104]
The
[0105]
The
[0106]
The
[0107]
The
[0108]
The
[0109]
The
[0110]
Next, the operation of this embodiment will be described.
[0111]
Vector data x input from the
[0112]
The
[0113]
Here, the vector data x ′ is not the number of possible values of the envelope of the signal when the carrier is vector-modulated with the vector data x, but the envelope of the signal when the carrier is vector-modulated with the vector data x ′. The signal is such that the number of possible values is smaller. That is, the number of possible values of the vector data x is larger than the number of possible values of the first vector data x ′. Here, the magnitude of the vector data x is the square root of the value obtained by adding the square of the magnitude of the I signal and the square of the magnitude of the Q signal.
[0114]
The vector data xn is a signal obtained by subtracting the vector data x from the first vector data x ′. That is, the vector data xn is a signal obtained by xn = x′−x. Therefore, the vector data xn is a quantization noise component of the first vector data x ′.
[0115]
The
[0116]
The
[0117]
On the other hand, the
[0118]
The
[0119]
On the other hand, the
[0120]
At the input of the
[0121]
According to the present embodiment, the signal from the output of the
[0122]
In particular, when the
[0123]
In this manner, by using the
[0124]
Even when the first signal generation source and the second signal generation source are vector modulators, the equiamplitude antiphase can be realized by the same control as shown in FIGS.
[0125]
Furthermore, since the quantization noise component can be canceled without using a band pass filter, the
[0126]
Furthermore, although the
[0127]
Furthermore, in the present embodiment, it has been described that a filter for reducing the quantization noise component is not used. However, for example, a bandpass filter that reduces the quantization noise component on the output side of the
[0128]
Further, the first vector data x ′ output from the
[0129]
Furthermore, although the
[0130]
Further, as will be described in detail in the second embodiment to be described later, when the output of the second
[0131]
Further, the
[0132]
Furthermore, in the present embodiment, x1 (t) has been described as being generated by delta-sigma modulation of x0 (t), but is not limited thereto. x1 (t) may be generated by delta-modulating x0 (t) or by PWM.
[0133]
(Second Embodiment)
Next, a second embodiment will be described.
[0134]
FIG. 4 shows the configuration of the
[0135]
The
[0136]
Each of the
[0137]
The
[0138]
The
[0139]
The
[0140]
Next, the operation of this embodiment will be described.
[0141]
An input signal which is an analog signal input from the
[0142]
FIG. 6B shows the power spectrum of the signal at point B in FIG. 4, that is, at the input of the
[0143]
The delta-
[0144]
The analog signal output from the
[0145]
On the other hand, the
[0146]
The
[0147]
The
[0148]
In the
[0149]
Further, as shown in FIG. 6A, the power of the delta-sigma modulated signal increases as the frequency detuning increases in the frequency domain. FIG. 16 shows the power spectrum of the signal output from the
[0150]
Thus, since the signal output from the delta-
[0151]
FIG. 17 shows the power spectrum of the output signal from the
[0152]
A signal having a frequency lower than −80 MHz from the center frequency and a signal having a frequency higher than +80 MHz from the center frequency can be reduced by inserting a band-pass filter on the output side of the
[0153]
Thus, the power consumption can be further reduced by inserting the band-pass filter between the delta-
[0154]
As described above, in the
[0155]
Also, the transmission circuit of FIG.apparatus1 has been described as a circuit that performs analog signal processing, but functions equivalent to those in FIG. 4 can also be realized by digital signal processing. That is, the transmission circuit of FIG.apparatus1a is the transmission circuit of FIG.apparatus1 is a transmission circuit that realizes a function equivalent to 1 by digital signal processing. 1 shows the transmission circuit of FIG.apparatusThis corresponds to the conceptual configuration diagram 1a.
[0156]
That is, the part of the
[0157]
That is, the signal input to the first distributor 3a is a digital signal. That is, the signal input to the first distributor 3a includes at least a signal line that transmits a clock signal and a plurality of signal lines that respectively transmit a plurality of binary digital signals synchronized with the clock signal. It is transmitted on the bus line and input to the first distributor 3a. A signal processed in the
[0158]
The output of the
[0159]
Each of the D /
[0160]
The delta-
[0161]
The transmission circuit device 1a in FIG. 5 has fewer circuit parts for performing analog signal processing than the
[0162]
Further, when the signal component is removed by the
[0163]
As described above, in order to achieve the synthesis by the
[0164]
Therefore, first, the operation of the transmission circuit device 1a will be described including the operation of the calculation algorithm of the
[0165]
Outside the
[0166]
The first distributor 3a distributes the input signal transmitted through the bus line into two.
[0167]
The signal at one output of the first distributor 3a is delta-sigma modulated by the delta-
[0168]
The
[0169]
The vector adjuster 9 a adjusts the amplitude and phase of the signal output from the
[0170]
The D /
[0171]
On the other hand, one output signal of the
[0172]
The
[0173]
The
[0174]
Here, a signal from one output of the
[0175]
In addition, since the quantization noise component of the output signal of the
[0176]
When the signals inputted to the
[0177]
Next, a specific description will be given using mathematical expressions.
[0178]
That is, if the output signal from the vector adjuster 7a is X (t) and the signal delta-sigma modulated by the delta-
[0179]
[Expression 1]
Y (t) = X (t) + E (t)
Here, E (t) is quantization noise.
[0180]
Then, the signal Y (t) is output from the point A. From point B, a1 · Y (t) is output when a1 is the gain of the
[0181]
Here, in order for the
[0182]
An A / D converter is provided between the other output of the first distributor 3a and the vector adjuster 7a, and an analog signal is input to the first distributor 3a. The A / D converter An analog signal output from one distributor 3a may be converted into a digital signal. Further, an A / D converter is provided between one output of the first distributor 3a and the delta-
[0183]
Further, as shown in the
[0184]
(Third embodiment)
Next, a third embodiment will be described.
[0185]
FIG. 8 shows a configuration of the
[0186]
The
[0187]
The
[0188]
The
[0189]
The delta-
[0190]
The
[0191]
The
[0192]
The angle
[0193]
The
[0194]
Next, the operation of this embodiment will be described.
[0195]
The
[0196]
The amplitude modulation data output from the
[0197]
This output signal is input to the
[0198]
The amplitude modulation data output from the other output of the
[0199]
On the other hand, the
[0200]
On the other hand, the signal output from the other output of the
[0201]
Then, the output signal of the
[0202]
That is, the signal from the output of the
[0203]
Therefore, a signal from which a component due to quantization noise is canceled can be extracted from the
[0204]
When the
[0205]
Also the secondHangingThe signal input to the
[0206]
Thus, the power consumption can be further reduced by inserting a low-pass filter between the
[0207]
FIG. 9 shows a
[0208]
In FIG.FIG.The conceptual structure of the
[0209]
The signal processing unit in FIG. 21 is a circuit that outputs amplitude data with reduced vertical resolution from the first output and outputs a quantized noise signal from the second output.
[0210]
The signal processing unit in FIG. 21 outputs amplitude data x1 (t) with reduced vertical resolution from the first output, and outputs a quantization noise signal from the second output. The signal processing unit outputs x2 (t) obtained as x2 (t) = x1 (t) −x0 (t) when the original amplitude data is x0 (t) as the second output.
[0211]
Further, the signal processing unit can suppress the quantization noise stably and effectively by performing the control as shown in FIG. 22 and FIG. The control method of FIG. 22 is the same as the control method of FIG. 19 described in the first embodiment, and the control method of FIG. 23 is the same as the control method of FIG. 20 described in the first embodiment. Since it is the same, detailed explanation is omitted. In FIG. 23, the comparator compares the original amplitude signal with the demodulated amplitude signal. Alternatively, the original vector signal may be input to the comparator and compared with the vector signal output from the demodulator, and control may be performed so that the error is minimized.
[0212]
Since the
[0213]
When the
[0214]
Such a problem can be avoided by a configuration in which the amplitude data output from the
[0215]
In the
[0216]
24 and 25 show examples of multipliers. With these configurations, multiplication and an amplification function can be realized at the same time. In FIG. 24, a mixer is used as a multiplier, and a power amplifier is provided in the subsequent stage of the mixer. FIG. 25 uses a high output amplitude modulator. That is, in FIG. 25, the multiplier is realized by controlling the power supply voltage of the power amplifier.
[0217]
As described above, the
[0218]
Furthermore, the
[0219]
(Fourth embodiment)
Next, a fourth embodiment will be described.
[0220]
FIG. 10 shows the configuration of the
[0221]
That is, the
[0222]
The
[0223]
The
[0224]
The delta-
[0225]
The angle
[0226]
The
[0227]
The
[0228]
The
[0229]
The
[0230]
An amplifier may be inserted between the
[0231]
Next, the operation of this embodiment will be described.
[0232]
The
[0233]
Amplitude modulation data from one output of the
[0234]
On the other hand, the angle-modulated
[0235]
On the other hand, the
[0236]
The
[0237]
Here, the signal input to the
[0238]
The
[0239]
Here, the signal from the other output of the
[0240]
In this manner, a signal having a transmission frequency with a reduced quantization noise component can be extracted from the
[0241]
Although the
[0242]
Further, similarly to the second embodiment and the third embodiment, it is provided between the
[0243]
Note that the effects of the fourth embodiment and the modifications other than those described above are the same as those of the third embodiment, and a description thereof will be omitted.
[0244]
(Fifth embodiment)
Next, a fifth embodiment will be described.
[0245]
FIG. 11 shows a
[0246]
The
[0247]
The
[0248]
The
[0249]
The
[0250]
The
[0251]
The
[0252]
The
[0253]
The
[0254]
An amplifier may be inserted between the
[0255]
Next, the operation of this embodiment will be described.
[0256]
The
[0257]
The
[0258]
The angle modulation data output from the
[0259]
The
[0260]
On the other hand, the baseband IQ signal output from the
[0261]
The
[0262]
The signal from the output of the
[0263]
The
[0264]
As described above, the
Further, by using a circuit composed of a mixer and an amplifier as the
[0265]
Needless to say, the
[0266]
Further, by providing a power amplifier between the
[0267]
Furthermore, in the fifth embodiment, the case where a quadrature modulator is used as the
[0268]
Furthermore, a low pass filter may be inserted between the
[0269]
(Sixth embodiment)
Next, a sixth embodiment will be described.
[0270]
FIG. 12 shows the configuration of the
[0271]
The
[0272]
The
[0273]
Each of the
[0274]
The
[0275]
The
[0276]
The
[0277]
The
[0278]
The
[0279]
The
[0280]
Next, the operation of this embodiment will be described.
[0281]
The input audio signal or the like is input to the
[0282]
The baseband I signal is divided into two by a distributor (not shown) and input to the
[0283]
On the other hand, the baseband I signal input to the
[0284]
The
[0285]
On the other hand, the signal from the other output of the
[0286]
The
[0287]
Here, the signal from the output of the
[0288]
The baseband Q signal is similar to the above operation, and only the signal obtained by amplitude-modulating the carrier wave with the signal component that is the baseband Q signal is output from the
[0289]
The output signal of the
[0290]
As described above, the
[0291]
Further, by using a circuit composed of a mixer and an amplifier as the
[0292]
Needless to say, the
[0293]
Furthermore, a configuration in which a power amplifier is provided between the
[0294]
In the above embodiment, a distortion compensation circuit may be provided before the multiplier, or a distortion compensation circuit and an amplifier may be provided after the vector adjuster.
[0295]
In order to reduce the power consumption, in the
[0296]
FIG. 13 shows another embodiment. The digital
[0297]
Further, the output of the
[0298]
Further, the output of the
[0299]
In the present embodiment having such a configuration, the following advantages are exhibited.
[0300]
That is, the
[0301]
Note that a wireless communication device including a transmission circuit that outputs a transmission signal and a reception circuit that inputs a reception signal, in which any of the transmission circuit devices of the present invention is used for the transmission circuit, is also included in the present invention. Belongs.
[0302]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a transmission circuit device and a wireless communication device that are small in size and have high efficiency.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a transmission circuit device according to a first embodiment of the present invention.
FIG. 2 in the first embodiment of the present inventionSendConfiguration diagram of circuit device
FIG. 3A is a diagram illustrating an example of a signal output from a first signal generation source;
(B) The figure which shows another example of the signal output from the 1st signal generation source
FIG. 4 is a configuration diagram of a transmission circuit device according to a second embodiment of the present invention.
FIG. 5 is a configuration diagram of a transmission circuit device capable of realizing functions equivalent to those of the transmission circuit device according to the second embodiment of the present invention by digital signal processing;
FIGS. 6A to 6F are diagrams showing power spectra in the second embodiment of the present invention.
FIG. 7 is a configuration diagram of a transmission circuit device according to a second embodiment of the present invention.
FIG. 8 is a configuration diagram of a transmission circuit device according to a third embodiment of the present invention.
FIG. 9 is a configuration diagram of a transmission circuit device that can realize functions equivalent to those of the transmission circuit device according to the third embodiment of the present invention by digital signal processing;
FIG. 10 is a configuration diagram of a transmission circuit device according to a fourth embodiment of the present invention.
FIG. 11 is a configuration diagram of a transmission circuit device according to a fifth embodiment of the present invention.
FIG. 12 is a configuration diagram of a transmission circuit device according to a sixth embodiment of the present invention.
FIG. 13 is a configuration diagram of a transmission circuit device according to another embodiment of the present invention.
FIG. 14 is a configuration diagram of a transmission circuit device according to the first embodiment of the invention.
FIG. 15 is a configuration diagram of another transmission circuit device according to the seventh embodiment of the present invention;
FIG. 16 is a diagram showing a power spectrum of a signal subjected to delta-sigma modulation;
FIG. 17 shows a signal obtained by synthesizing a delta-sigma modulated signal and a band-limited quantization noise signal.
FIG. 18 is an explanatory diagram of signal generation in the first embodiment of the present invention;
FIG. 19A adjusts the quantization noise component of the signal of the first
(B) The figure which shows the structural example of the quantization noise monitor part in the 1st Embodiment of this invention.
FIG. 20 is a diagram showing another example of a control system for setting two signals input to the synthesizer to have equal amplitude opposite phases;
FIG. 21 is a diagram showing a conceptual configuration of a
FIG. 22 is a diagram showing a method for controlling a signal processing unit in the third embodiment of the present invention;
FIG. 23 is a diagram showing a control method of the signal processing unit in the third embodiment of the present invention;
FIG. 24 is a diagram showing a configuration of a multiplier according to the third embodiment of the present invention.
FIG. 25 is a diagram showing a configuration of a multiplier according to the third embodiment of the present invention.
FIG. 26 is a basic configuration diagram of a conventional transmission circuit device.
FIG. 27 is a basic configuration diagram of a conventional transmission circuit device.
FIG. 28 is a basic configuration diagram of a conventional transmission circuit device.
FIG. 29A is a diagram illustrating an example of a signal frequency-modulated by a frequency modulator.
(B) A diagram showing amplitude modulation data at the input of the delta-sigma modulator.
(C) The figure which shows the amplitude modulation data in the output of a delta-sigma modulator
FIG. 30 is a basic configuration diagram of a conventional transmission circuit device.
[Explanation of symbols]
1 Transmitter circuit device
3 First distributor
4 Delta-sigma modulator
5 Second distributor
6 Main amplifier
7 First vector adjuster
8 First combiner
9 Second vector adjuster
10 Auxiliary amplifier
11 Second combiner
12 output terminals
Claims (22)
入力されてくる前記第１のベクトルデータをベクトル変調し、２値又は多値の離散的なアナログ信号であって、あるいは、包絡線が２値又は多値の離散的なアナログ信号であって、信号成分と量子化雑音成分を有する第１信号を出力する第１のベクトル変調器と、
入力されてくる前記第２のベクトルデータをベクトル変調し、前記量子化雑音成分で構成された第２信号を出力する第２のベクトル変調器と、
前記第１信号を増幅する第１増幅器と、
前記第１増幅器の出力および前記第２信号を合成することによって前記量子化雑音成分をキャンセルする合成器とを備えた、送信回路装置。By performing signal processing on the input third vector data, (1) the number of possible values of the envelope of the signal when the third vector data is vector-modulated can be increased. First vector data which is a signal having a smaller number of possible values of the envelope of the signal, and (2) second vector data which is a signal obtained by subtracting the third vector data from the first vector data. a signal processing unit for outputting the bets,
Said first vector data to vector modulation coming is entered, a discrete analog signal binary or multilevel, or envelope is a discrete analog signal binary or multivalued A first vector modulator for outputting a first signal having a signal component and a quantization noise component ;
Said second vector data and vector modulation coming is entered, a second vector modulator for outputting a second signal composed of the quantization noise component,
A first amplifier for amplifying the first signal;
A transmission circuit device comprising: a combiner that cancels the quantization noise component by combining the output of the first amplifier and the second signal .
前記合成器は、前記第１増幅器の出力及び前記補助増幅器の出力を合成することによって、前記第１増幅器の出力に含まれる量子化雑音成分をキャンセルする、請求項１記載の送信回路装置。An auxiliary amplifier for amplifying the output of the second vector modulator;
The combiner, said by outputting and combining the outputs of said auxiliary amplifier of the first amplifier, to cancel the quantization noise component contained in the output of the first amplifier, the transmitting circuit apparatus according to claim 1.
前記第１の分配器の一方の出力からの信号をデルタシグマ変調するデルタシグマ変調器と、
前記デルタシグマ変調器の出力の信号を２分配する第２の分配器と、
前記第２の分配器の一方の出力の信号を増幅する主増幅器と、
前記第１の分配器の他方の出力の信号および前記第２の分配器の他方の出力の信号を合成する第１の合成器と、
前記主増幅器の出力の信号及び前記第１の合成器の出力の信号を合成する第２の合成器とを備え、
前記第１の合成器の一方の入力の信号および他方の入力の信号は、実質上等振幅逆位相に調整されており、
前記第２の合成器の一方の入力の信号および他方の入力の信号は、実質上等振幅逆位相に調整されている、送信回路装置。A first distributor that divides an incoming signal into two;
A delta sigma modulator for delta sigma modulating a signal from one output of the first distributor;
A second distributor that divides the output signal of the delta-sigma modulator into two;
A main amplifier for amplifying a signal at one output of the second distributor;
A first combiner that combines a signal at the other output of the first distributor and a signal at the other output of the second distributor;
A second combiner for combining the output signal of the main amplifier and the output signal of the first combiner;
The signal at one input and the signal at the other input of the first synthesizer are adjusted to substantially equal amplitude antiphase,
The transmission circuit device, wherein a signal at one input and a signal at the other input of the second synthesizer are adjusted to substantially equal amplitude opposite phases.
前記第１の分配器の一方の出力からの信号をデルタシグマ変調するデルタシグマ変調器と、
前記デルタシグマ変調器の出力の信号を２分配する第２の分配器と、
前記第２の分配器の一方の出力の信号を増幅する主増幅器と、
前記第１の分配器の他方の出力の信号の振幅および位相を調整する第１のベクトル調整器と、
前記第１のベクトル調整器の出力の信号および前記第２の分配器の他方の出力の信号を合成する第１の合成器と、
前記１の合成器の出力の信号の振幅および位相を調整する第２のベクトル調整器と、
前記第２のベクトル調整器の出力の信号を増幅する補助増幅器と、
前記主増幅器の出力の信号及び前記補助増幅器の出力の信号を合成する第２の合成器とを備え、
前記第１の合成器の一方の入力の信号および他方の入力の信号は、実質上等振幅逆位相に調整されており、
前記第２の合成器の一方の入力の信号および他方の入力の信号は、実質上等振幅逆位相に調整されている、送信回路装置。A first distributor that divides an incoming signal into two;
A delta sigma modulator for delta sigma modulating a signal from one output of the first distributor;
A second distributor that divides the output signal of the delta-sigma modulator into two;
A main amplifier for amplifying a signal at one output of the second distributor;
A first vector adjuster for adjusting the amplitude and phase of the signal at the other output of the first distributor;
A first synthesizer that synthesizes the signal of the output of the first vector adjuster and the signal of the other output of the second distributor;
A second vector adjuster for adjusting the amplitude and phase of the signal at the output of the first combiner;
An auxiliary amplifier that amplifies the signal at the output of the second vector adjuster;
A second combiner for combining the output signal of the main amplifier and the output signal of the auxiliary amplifier;
The signal at one input and the signal at the other input of the first synthesizer are adjusted to substantially equal amplitude antiphase,
The transmission circuit device, wherein a signal at one input and a signal at the other input of the second synthesizer are adjusted to substantially equal amplitude opposite phases.
前記第１の分配器の一方の出力の信号をデルタシグマ変調するデルタシグマ変調器と、
前記デルタシグマ変調器の出力の信号を２分配する第２の分配器と、
前記第１の分配器の他方の出力の信号の振幅および位相を調整する第１のベクトル調整器と、
前記第２の分配器の一方の出力の信号及び前記第１のベクトル調整器の出力の信号を合成する第１の合成器と、
入力されてくる前記角度変調データを角度変調する角度変調器と、
前記角度変調器の出力の信号を２分配する第３の分配器と、
前記第２の分配器の他方の出力の信号及び前記第３の分配器の一方の出力の信号をかけ算する第１の掛け算器と、
前記第１の合成器の出力の信号及び前記第３の分配器の他方の出力の信号をかけ算する第２の掛け算器と、
前記第２の掛け算器の出力の信号の振幅および位相を調整する第２のベクトル調整器と、
前記第１の掛け算器の出力の信号及び前記第２のベクトル調整器の出力の信号を合成する第２の合成器とを備え、
前記１の合成器の一方の入力の信号及び他方の入力の信号は、実質上等振幅逆位相に調整されており、
前記第２の合成器の一方の入力の信号および他方の入力の信号は、実質上等振幅逆位相に調整されている、送信回路装置。A first distributor that distributes the amplitude modulation data input from the data generation unit that generates the amplitude modulation data and the angle modulation data;
A delta-sigma modulator for delta-sigma modulating a signal at one output of the first distributor;
A second distributor that divides the output signal of the delta-sigma modulator into two;
A first vector adjuster for adjusting the amplitude and phase of the signal at the other output of the first distributor;
A first synthesizer that synthesizes the signal of one output of the second distributor and the signal of the output of the first vector adjuster;
An angle modulator for angle-modulating the angle modulation data inputted;
A third distributor for dividing the output signal of the angle modulator into two;
A first multiplier for multiplying a signal of the other output of the second distributor and a signal of one output of the third distributor;
A second multiplier that multiplies the signal at the output of the first combiner and the signal at the other output of the third distributor;
A second vector adjuster for adjusting the amplitude and phase of the signal at the output of the second multiplier;
A second combiner for combining the output signal of the first multiplier and the output signal of the second vector adjuster;
The signal of one input and the signal of the other input of the one synthesizer are adjusted to substantially equal amplitude opposite phases,
The transmission circuit device, wherein a signal at one input and a signal at the other input of the second synthesizer are adjusted to substantially equal amplitude opposite phases.
前記第１の分配器の一方の出力の信号をデルタシグマ変調するデルタシグマ変調器と、
入力されてくる前記角度変調データを角度変調する角度変調器と、
前記角度変調器の出力の信号を２分配する第２の分配器と、
前記第２の分配器の一方の出力の信号及び前記デルタシグマ変調器の出力の信号をかけ算する第１の掛け算器と、
前記第１の掛け算器の出力の信号を２分配する第３の分配器と、
前記第２の分配器の他方の出力の信号及び前記第１の分配器の他方の出力の信号をかけ算する第２の掛け算器と、
前記第２の掛け算器の出力の信号の振幅および位相を調整する第１のベクトル調整器と、
前記第３の分配器の一方の出力の信号および前記第１のベクトル調整器の出力の信号を合成する第１の合成器と、
前記第１の合成器の出力の信号の振幅および位相を調整する第２のベクトル調整器と、
前記第２のベクトル調整器の出力の信号を増幅する補助増幅器と、
前記第３の分配器の他方の出力の信号および前記補助増幅器の出力の信号を合成する第２の合成器とを備え、
前記第１の合成器の一方の入力の信号および他方の入力の信号は、実質上等振幅逆位相に調整されており、
前記第２の合成器の一方の入力の信号および他方の入力の信号は、実質上等振幅逆位相に調整されている、送信回路装置。A first distributor that distributes the amplitude modulation data input from the data generation unit that generates the amplitude modulation data and the angle modulation data;
A delta-sigma modulator for delta-sigma modulating a signal at one output of the first distributor;
An angle modulator for angle-modulating the angle modulation data inputted;
A second distributor for distributing the output signal of the angle modulator into two;
A first multiplier that multiplies the signal at one output of the second distributor and the signal at the output of the delta-sigma modulator;
A third distributor for dividing the output signal of the first multiplier into two;
A second multiplier that multiplies the signal at the other output of the second distributor and the signal at the other output of the first distributor;
A first vector adjuster for adjusting the amplitude and phase of the signal at the output of the second multiplier;
A first synthesizer that synthesizes a signal at one output of the third distributor and a signal at the output of the first vector adjuster;
A second vector adjuster for adjusting the amplitude and phase of the signal at the output of the first combiner;
An auxiliary amplifier that amplifies the signal at the output of the second vector adjuster;
A second combiner for combining the signal at the other output of the third distributor and the signal at the output of the auxiliary amplifier;
The signal at one input and the signal at the other input of the first synthesizer are adjusted to substantially equal amplitude antiphase,
The transmission circuit device, wherein a signal at one input and a signal at the other input of the second synthesizer are adjusted to substantially equal amplitude opposite phases.
入力されてくる前記角度変調データを角度変調する角度変調器と、
前記デルタシグマ変調器の出力の信号および前記角度変調器の出力の信号をかけ算する掛け算器と、
前記掛け算器の出力を分配する分配器と、
入力されてくるベクトル信号をベクトル変調するベクトル変調器と、
前記ベクトル変調器の出力の信号の振幅と位相を調整する第１のベクトル調整器と、
前記分配器の一方の出力の信号および前記第１のベクトル調整器の出力の信号を合成する第１の合成器と、
前記第１の合成器の出力に接続された第２のベクトル調整器と、
前記分配器の他方の出力の信号及び前記第２のベクトル調整器の出力の信号を合成する第２の合成器とを備え、
前記第１の合成器の一方の入力の信号および他方の入力の信号は、実質上等振幅逆位相に調整されており、
前記第２の合成器の一方の入力の信号および他方の入力の信号は、実質上等振幅逆位相に調整されている、送信回路装置。A delta-sigma modulator that delta-sigma-modulates the amplitude-modulated data input from a data generation unit that generates amplitude-modulated data and angle-modulated data;
An angle modulator for angle-modulating the angle modulation data inputted;
A multiplier that multiplies the output signal of the delta-sigma modulator and the output signal of the angle modulator;
A distributor for distributing the output of the multiplier;
A vector modulator for vector-modulating the incoming vector signal;
A first vector adjuster for adjusting an amplitude and a phase of an output signal of the vector modulator;
A first synthesizer that synthesizes a signal at one output of the distributor and a signal at the output of the first vector adjuster;
A second vector adjuster connected to the output of the first combiner;
A second synthesizer that synthesizes the signal of the other output of the distributor and the signal of the output of the second vector adjuster;
The signal at one input and the signal at the other input of the first synthesizer are adjusted to substantially equal amplitude antiphase,
The transmission circuit device, wherein a signal at one input and a signal at the other input of the second synthesizer are adjusted to substantially equal amplitude opposite phases.
前記第１の合成器と前記第２のベクトル調整器との間、または前記第２のベクトル調整器と前記補助増幅器との間には、バンドパスフィルタが挿入されている、請求項１３記載の送信回路装置。An auxiliary amplifier that amplifies the signal output from the second vector adjuster and outputs the amplified signal to the second combiner;
Wherein between the first combiner and the second vector regulator or between said auxiliary amplifier and the second vector regulator, a band-pass filter is inserted, according to claim 13, wherein Transmission circuit device.
前記デルタシグマ変調器の出力の信号を２分配する第１の分配器と、
入力されてくる前記Ｉ信号の振幅および位相を調整する第１のベクトル調整器と、
前記第１の分配器の一方の出力の信号と前記第１のベクトル調整器の出力の信号とを合成する第１の合成器と、
局部発振信号を発生する信号発生器と、
前記信号発生器の出力信号を移相させる移相器と、
前記第１の合成器の出力の信号と前記移相器からの出力信号とをかけ算する第１の掛け算器と、
前記第１の掛け算器の出力の信号の振幅および位相を調整する第２のベクトル調整器と、
前記第１の分配器の他方の出力の信号と前記移相器の出力信号とをかけ算する第２の掛け算器と、
前記第２のベクトル調整器の出力の信号と前記第２の掛け算器の出力の信号とを合成する第２の合成器と、
入力されてくるＱ信号をデルタシグマ変調するデルタシグマ変調器と、
前記デルタシグマ変調器の出力の信号を２分配する第２の分配器と、
入力されてくる前記Ｑ信号の振幅および位相を調整する第３のベクトル調整器と、
前記第２の分配器の一方の出力の信号と前記第３のベクトル調整器の出力の信号とを合成する第３の合成器と、
前記第３の合成器の出力の信号と前記移相器の出力の信号とをかけ算する第３の掛け算器と、
前記第３の掛け算器の出力の信号の振幅および位相を調整する第４のベクトル調整器と、
前記第２の分配器の他方の出力の信号と前記移相器の出力信号とをかけ算する第４の掛け算器と、
前記第４のベクトル調整器の出力の信号と前記第４の掛け算器の出力の信号とを合成する第４の合成器と、
前記第２の合成器の出力の信号と前記第４の合成器の出力の信号とを合成する第５の合成器と、
前記第１の合成器の一方の入力の信号と他方の入力の信号とは実質上等振幅逆位相に調整されており、
前記第２の合成器の一方の入力の信号と他方の入力の信号とは実質上等振幅逆位相に調整されており、
前記第３の合成器の一方の入力の信号と他方の入力の信号とは実質上等振幅逆位相に調整されており、
前記第４の合成器の一方の入力の信号と他方の入力の信号とは実質上等振幅逆位相に調整されている、送信回路装置。A delta sigma modulator for delta sigma modulating the incoming I signal;
A first distributor that divides the output signal of the delta-sigma modulator into two;
A first vector adjuster for adjusting the amplitude and phase of the input I signal;
A first synthesizer that synthesizes the signal of one output of the first distributor and the signal of the output of the first vector adjuster;
A signal generator for generating a local oscillation signal;
A phase shifter for phase shifting the output signal of the signal generator;
A first multiplier for multiplying an output signal of the first combiner by an output signal from the phase shifter;
A second vector adjuster for adjusting the amplitude and phase of the signal at the output of the first multiplier;
A second multiplier for multiplying the signal of the other output of the first distributor by the output signal of the phase shifter;
A second combiner for combining the output signal of the second vector adjuster and the output signal of the second multiplier;
A delta-sigma modulator for delta-sigma modulating the incoming Q signal;
A second distributor that divides the output signal of the delta-sigma modulator into two;
A third vector adjuster for adjusting the amplitude and phase of the input Q signal;
A third synthesizer that synthesizes the signal of one output of the second distributor and the signal of the output of the third vector adjuster;
A third multiplier that multiplies the output signal of the third combiner and the output signal of the phase shifter;
A fourth vector adjuster for adjusting the amplitude and phase of the signal at the output of the third multiplier;
A fourth multiplier for multiplying the signal of the other output of the second distributor by the output signal of the phase shifter;
A fourth combiner for combining the output signal of the fourth vector adjuster and the output signal of the fourth multiplier;
A fifth synthesizer that synthesizes the output signal of the second synthesizer and the output signal of the fourth synthesizer;
The signal at one input and the signal at the other input of the first synthesizer are adjusted to substantially equal amplitude opposite phases,
The signal of one input and the signal of the other input of the second synthesizer are adjusted to substantially equal amplitude opposite phases,
The signal of one input and the signal of the other input of the third synthesizer are adjusted to substantially equal amplitude opposite phases,
The transmission circuit device, wherein a signal of one input and a signal of the other input of the fourth synthesizer are adjusted to have substantially equal amplitude opposite phases.
前記第３の合成器と前記第３の掛け算器との間にはローパスフィルタが挿入されている、請求項１９記載の送信回路装置。A low pass filter is inserted between the first combiner and the first multiplier,
The transmission circuit device according to claim 19 , wherein a low-pass filter is inserted between the third synthesizer and the third multiplier.
受信信号を入力する受信回路とを備え、
前記送信回路には、請求項１〜１３、１９〜２１のいずれかに記載の送信回路装置が用いられている、無線通信装置。A transmission circuit for outputting a transmission signal;
A receiving circuit for inputting a received signal,
A wireless communication device, wherein the transmission circuit device according to any one of claims 1 to 13 and 19 to 21 is used for the transmission circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003168410A JP4128488B2 (en) | 2002-06-13 | 2003-06-12 | Transmission circuit device and wireless communication device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002173354 | 2002-06-13 | ||
| JP2003168410A JP4128488B2 (en) | 2002-06-13 | 2003-06-12 | Transmission circuit device and wireless communication device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004072735A JP2004072735A (en) | 2004-03-04 |
| JP4128488B2 true JP4128488B2 (en) | 2008-07-30 |
Family
ID=32032327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003168410A Expired - Fee Related JP4128488B2 (en) | 2002-06-13 | 2003-06-12 | Transmission circuit device and wireless communication device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4128488B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1583245A3 (en) | 2004-03-10 | 2006-09-13 | Matsushita Electric Industrial Co., Ltd. | Data converter device and data conversion method, and transmitter circuit, communications device and electronic device using the same |
| US9071496B2 (en) | 2007-11-02 | 2015-06-30 | Fadhel M. Ghannouchi | All-digital multi-standard transmitter architecture using delta-sigma modulators |
| WO2009055897A1 (en) * | 2007-11-02 | 2009-05-07 | Ghannouchi Fadhel M | All-digital multi-standard transmitter architecture using delta- sigma modulators |
| WO2014192574A1 (en) * | 2013-05-31 | 2014-12-04 | 日本電気株式会社 | Transmission circuit |
| JP2016197782A (en) | 2015-04-02 | 2016-11-24 | 富士通株式会社 | Transmitter and noise removal method |
-
2003
- 2003-06-12 JP JP2003168410A patent/JP4128488B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004072735A (en) | 2004-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7230996B2 (en) | Transmitting circuit device and wireless communications device | |
| EP1235403B1 (en) | Combined frequency and amplitude modulation | |
| US8666325B2 (en) | Polar feedback receiver for modulator | |
| US7091778B2 (en) | Adaptive wideband digital amplifier for linearly modulated signal amplification and transmission | |
| US6931240B2 (en) | System and method for eliminating signal zero crossings in single and multiple channel communication systems | |
| JP3910167B2 (en) | Amplifier circuit | |
| US7792214B2 (en) | Polar modulation transmitter circuit and communications device | |
| US7751496B2 (en) | Electromagnetic wave transmitter, receiver and transceiver systems, methods and articles of manufacture | |
| US6784817B2 (en) | Data generating method, data generator, and transmitter using the same | |
| US7502422B2 (en) | Electromagnetic wave transmitter systems, methods and articles of manufacture | |
| US6903619B2 (en) | Electromagnetic wave transmitter systems, methods and articles of manufacture | |
| JP4817890B2 (en) | Amplifying device, polar modulation transmitting device, and wireless communication device | |
| JP2002057732A (en) | Transmission circuit device | |
| US7474878B1 (en) | Closed loop polar modulation system with open loop option at low power levels | |
| US6870435B2 (en) | Electromagnetic wave transmitter, receiver and transceiver systems, methods and articles of manufacture | |
| JP3878029B2 (en) | Transmission circuit device | |
| JP4128488B2 (en) | Transmission circuit device and wireless communication device | |
| WO2008099724A1 (en) | Linc transmission circuit and communication device using the same | |
| JP4076914B2 (en) | Data generation method, data generator, and transmitter using the same | |
| US8107898B2 (en) | Transmitter circuit and communication device using the same | |
| WO2004034603A2 (en) | Transmitter and methods of transmission using separate phase and amplitude modulators | |
| WO2004034667A2 (en) | Electromagnetic wave trasmitter systems, methods and articles of manufacture | |
| EP1750411B1 (en) | Electromagnetic wave transmitter systems, methods and articles of manufacture | |
| JPH09181781A (en) | Radio equipment | |
| JP2004159319A (en) | Data converter, signal generator, transmitter and communication device using same, and data conversion method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080514 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |