JP2004158733A

JP2004158733A - Semiconductor device and manufacturing method thereof

Info

Publication number: JP2004158733A
Application number: JP2002324643A
Authority: JP
Inventors: Kenji Ujiie; 健二氏家
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2002-11-08
Filing date: 2002-11-08
Publication date: 2004-06-03

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device and the manufacturing method thereof the improvement of whose reliability is intended. <P>SOLUTION: The semiconductor device comprises a semiconductor chip 1 having a plurality of pads, a wiring board 3 having a plurality of connection electrodes 3c provided correspondingly to the plurality of pads and having dummy electrodes 3d provided in the corner portions of the electrode array comprising the plurality of connection electrodes 3c, a plurality of solder bumps whereby the pads of the semiconductor chip 1 and the connection electrodes 3c of the wiring board 3 are connected in a flip-chip way, and a plurality of solder balls provided on the rear surface of the wiring board 3. In this case, by providing the dummy electrodes 3d of the board-side in the further more outside corner portions than the solder bumps provided in the corners of the electrode array of the semiconductor chip 1, since each chip-corner pin becomes a non-corner portion in the electrode array present on the board, the oxygen content of each electrode present on the board which corresponds to each chip-corner pin can be made less. As a result, the bump-connection faultiness generated in each chip-corner pin is so prevented as to make improvable the reliability of a product. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特にフリップチップ接続に適用して有効な技術に関する。
【０００２】
【従来の技術】
従来のフリップチップ接続では、基板の電極（ランド）は半導体チップの表面電極に対応して配置されており、基板の電極と半導体チップの表面電極とが突起電極（はんだバンプ）を介して接続されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開昭６２−４９６３６号公報（第１図、第２図）
【０００４】
【発明が解決しようとする課題】
ところが、前記フリップチップ接続では、半導体チップの電極配列の角部に配置された電極において突起電極と基板の電極との間の接続強度が低下し、組み立て時に接続不良が発生するという問題が起こる。
【０００５】
本発明の目的は、信頼性の向上を図る半導体装置およびその製造方法を提供することにある。
【０００６】
本発明の前記ならびにその他の課題、および目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００８】
すなわち、本発明は、主面に複数の表面電極が形成された半導体チップと、前記表面電極に対応して配置された複数の電極を有し、前記複数の電極によって形成される電極配列の角部にダミー電極が配置された配線基板と、前記半導体チップの表面電極と前記配線基板の電極とをそれぞれにフリップチップ接続する複数の突起電極とを有し、前記配線基板のダミー電極は、前記半導体チップの複数の表面電極のうち角部に配置された表面電極と接続する前記突起電極の外側に配置されているものである。
【０００９】
また、本発明は、複数の電極を有し、かつ前記複数の電極によって形成される電極配列の角部にダミー電極が配置された配線基板を準備する工程と、主面に複数の表面電極が形成された半導体チップを準備する工程と、前記配線基板の電極と前記半導体チップの表面電極とを突起電極を介してフリップチップ接続する工程とを有し、前記フリップチップ接続の際に、前記ダミー電極が、前記半導体チップの複数の表面電極のうち角部に配置された表面電極に接続する前記突起電極の外側に配置されるようにフリップチップ接続するものである。
【００１０】
【発明の実施の形態】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１１】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００１２】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１３】
図１は本発明の実施の形態の半導体装置の一例であるＢＧＡの基板電極の配列を示す平面図、図２は図１のＡ−Ａ線に沿って切断した断面の構造を示す断面図、図３は図１のＢ−Ｂ線に沿って切断した断面の構造を示す断面図、図４は図３のＣ部の構造を示す拡大部分断面図、図５は図１に示すＢＧＡに組み込まれる半導体チップの電極配列の一例を示す平面図、図６は図１に示すＢＧＡの組み立ての製造プロセスフロー図、図７は図１に示す基板電極のうちＦ部のダミー電極に含まれる酸素量の一例を示す測定結果図、図８は図１に示す基板電極のうちＧ部の電極に含まれる酸素量の一例を示す測定結果図、図９は本発明の実施の形態の変形例のＢＧＡにおける基板電極の配列を示す平面図、図１０は図９のＤ−Ｄ線に沿って切断した断面の構造を示す断面図、図１１は本発明の実施の形態の変形例のＢＧＡにおける基板電極の配列を示す平面図、図１２は図１１のＥ−Ｅ線に沿って切断した断面の構造を示す断面図、図１３は本発明の実施の形態の変形例のマルチチップモジュールの構造を示す断面図、図１４は図４に示すフリップチップ接続部に対する比較例のフリップチップ接続部の構造を示す拡大部分断面図である。
【００１４】
本実施の形態の半導体装置は、半導体チップ１が配線基板３にフリップチップ接続によって搭載された半導体パッケージであり、その一例として、配線基板３の裏面３ｂに外部端子であるはんだボール８が格子状に配列されたＢＧＡ（ＢａｌｌＧｒｉｄＡｒｒａｙ）７を取り上げて説明する。
【００１５】
図１〜図３に示すＢＧＡ７の構造は、主面１ｂに複数の表面電極であるパッド１ａが形成された半導体チップ１と、複数のパッド１ａに対応して配置された複数の接続電極３ｃ（電極）を有するとともに、前記複数の接続電極３ｃによって形成される電極配列の角部にダミー電極３ｄが配置された配線基板３と、半導体チップ１のパッド１ａとこれに対応する配線基板３の接続電極３ｃとをそれぞれにフリップチップ接続する複数のはんだバンプ（突起電極）２と、はんだバンプ２によるフリップチップ接続部を保護するアンダーフィル４と、配線基板３の裏面３ｂに格子状に設けられた複数のはんだボール８とからなり、配線基板３のダミー電極３ｄは、半導体チップ１の複数のパッド１ａのうち角部に配置されたパッド１ａと接続するはんだバンプ２のさらに外側に配置されており、各角部においてダミー電極３ｄが例えば３個ずつ配置されている。
【００１６】
すなわち、本実施の形態のＢＧＡ７は、配線基板３の主面３ａと半導体チップ１の主面１ｂとを対向させてフリップチップ接続したものであり、この配線基板３において、半導体チップ１のパッド配列に対応して主面３ａに略四角形を成すように配列された複数の接続電極３ｃのそれぞれの角部にダミー電極３ｄが設けられており、その際、各角部にＬ字配列で３個ずつＮＣ（ノンコネクタ）パッドであるダミー電極３ｄが設けられている。
【００１７】
これにより、半導体チップ１の主面１ｂのコーナーパッドに対応する基板側の図１に示すＨ部の接続電極３ｃは、さらにその外側にそれぞれ３個ずつのダミー電極３ｄがＬ字状に配置されているため、基板上においてコーナー電極とはならない。
【００１８】
したがって、配線基板３のＨ部の接続電極３ｃにおけるはんだバンプ２との接続強度の低下を阻止でき、その結果、はんだバンプ２の接続不良の発生を防ぐことができる。
【００１９】
ここで、配線基板３の接続電極３ｃにおいて、角部のはんだバンプ２が接続不良となる原因について説明する。
【００２０】
まず、図４は、ＢＧＡ７のフリップチップ接続部の構造を拡大して示したものである。配線基板３では、例えば、ベース基材３ｆ上に銅配線３ｅが形成され、この銅配線３ｅに繋がる接続電極３ｃの表面にはＮｉ膜３ｈが形成されている。さらに、銅配線３ｅの接続電極３ｃ以外の領域は、ソルダレジスト３ｇなどの絶縁膜によって覆われて絶縁されている。
【００２１】
このような配線基板３において、角部と角部以外の位置での接続電極３ｃについてそれぞれの電極に含まれる酸素の含有量を測定したものが、図７および図８である。すなわち、図７は、図１に示す配線基板３上の電極配列におけるＦ部すなわち角部の接続電極３ｃ（ダミー電極３ｄ）における酸素の含有量を示しており、一方、図８は、Ｇ部すなわち角部ではない位置の接続電極３ｃにおける酸素の含有量を示したものである。測定結果より、図７の角部の接続電極３ｃの方が図８の角部ではない位置の接続電極３ｃより含有酸素量が多いことがわかる。
【００２２】
つまり、角部の接続電極３ｃは、角部以外の箇所に比較して含有酸素量が多い。また、配線基板３の各接続電極３ｃの表面は、防錆のためにＮｉ／Ａｕめっきが施されており、接続電極３ｃにおいてＮｉは酸化し易いため、Ｎｉ中の酸素の量が多いとチップコーナピンではＡｕ／Ｎｉ界面に酸素が偏析され、Ｎｉ表面が酸化することにより、図１４の比較例に示すようにＮｉ膜３ｈからはんだバンプ２が剥離して空洞１０が形成され、この現象がはんだバンプ２の接続不良を引き起こす。
【００２３】
これに対して、中央部寄りの角部ではない箇所の接続電極３ｃでは、Ａｕ／Ｎｉ界面の酸素の偏析がなく、Ｎｉの表面酸化が少ないため、バンプ剥離には至らない。
【００２４】
そこで、図１に示す本実施の形態のＢＧＡ７の配線基板３では、半導体チップ１のコーナーパッドに対応する基板側のＨ部（４箇所）の接続電極３ｃを、基板上においてコーナー電極とはならないように、さらにその外側の角部にそれぞれ３個ずつのダミー電極３ｄをＬ字状に配置している。
【００２５】
これにより、はんだバンプ２の接続不良の発生を防ぐことができる。
【００２６】
なお、図５は、半導体チップ１の主面１ｂに取り付けられたはんだバンプ２の配列を示したものであり、複数のはんだバンプ２が略格子状に整列して配置されている。
【００２７】
その際、チップコーナピンも好ましくは信号ピンとして使用したいため、チップコーナピンでの接続不良を発生させないようにチップコーナピンのさらに外側にダミー電極３ｄを設けている。
【００２８】
これにより、図２に示すように、Ｎｉの表面酸化の多い角部のダミー電極３ｄが、はんだバンプ２と接続されないため、はんだバンプ２の接続不良の発生を防ぐことができる。
【００２９】
なお、本実施の形態のＢＧＡ７に搭載される半導体チップ１は、図４に示すように、再配線１ｅによってパッド１ａが再配置されたものである。すなわち、ベース基板である半導体基板１ｄに形成されたパッド１ａを再配線１ｅによって再配置しており、これによってパッドピッチを広げてフリップチップ接続が可能なようにしている。
【００３０】
また、再配線１ｅは、ポリイミドなどからなる第１絶縁膜１ｆ上に形成され、さらに、同様にポリイミド膜などからなる第２絶縁膜１ｇが再配線１ｅ上に形成されて再配線１ｅを保護している。
【００３１】
なお、フリップチップ接続におけるはんだバンプ２のはんだ材は、例えば、鉛フリーのＳｎ−１Ａｇ−０．５Ｃｕとし、一方、ＢＧＡ７の外部端子であるはんだボール８のはんだは、低融点の６３Ｓｎ−３７Ｐｂ共晶はんだを採用することが好ましい。
【００３２】
さらに、フリップチップ接続用はんだは、チップ上にスクリーン印刷後、リフローでバンプ形成し、はんだバンプ２となる。半導体チップ１の厚さを薄くする場合は、はんだ印刷を行う前にバックグラインドを行って薄くしてもよい。
【００３３】
また、ＢＧＡ７は、その半導体チップ１の裏面１ｃ側に接着剤６を介して保護プレート５が取り付けられている。
【００３４】
なお、配線基板３は、例えば、ガラスエポキシ樹脂などからなり、さらに、アンダーフィル４は、例えば、エポキシ樹脂などからなり、また、保護プレート５は、例えば、ステンレス鋼などからなる。
【００３５】
また、図６は、ＢＧＡ７の組み立てフローを示すものであり、このフローに沿って組み立てを行う。
【００３６】
その主要工程としては、まず、複数の接続電極３ｃを有し、かつ複数の接続電極３ｃによって形成される電極配列の角部に３つのダミー電極３ｄが配置された図１に示す配線基板３を準備する。
【００３７】
一方、主面１ｂに複数の表面電極であるパッド１ａが形成された図５に示す半導体チップ１を準備する。
【００３８】
続いて、配線基板３の裏面３ｂにはんだボール８を転写した後、リフローを行ってＢＧＡ７の外部端子であるはんだボール８を複数個取り付ける。
【００３９】
その後、配線基板３の接続電極３ｃと半導体チップ１のパッド１ａとを突起電極であるはんだバンプ２を介してフリップチップ接続するチップ搭載を行う。
【００４０】
その際に、各角部の３つのダミー電極３ｄが、半導体チップ１の複数のパッド１ａのうち角部に配置されたパッド１ａに接続するはんだバンプ２のさらに外側の角部に配置されるようにフリップチップ接続する。
【００４１】
これにより、図１に示すように、チップコーナピンのさらに外側で、かつ配線基板３側の電極配列の角部にダミー電極３ｄが配置された状態となる。
【００４２】
その後、フリップチップ接続部に対してアンダーフィル４を供給し、さらに、接着剤６を介して半導体チップ１の裏面１ｃ側に保護プレート５を取り付けた後、個片化を行って組み立て完了となる。
【００４３】
本実施の形態のＢＧＡ７によれば、ダミー電極３ｄが基板の電極配列の角部に配置された配線基板３と半導体チップ１とのフリップチップ接続において、半導体チップ１の電極配列の角部に配置されたはんだバンプ２のさらに外側の角部に配線基板３のダミー電極３ｄが配置されることにより、半導体チップ１の電極配列の角部に配置されたはんだバンプ２は、基板上の電極配列においては角部ではなくなるため、その電極における酸素の含有量を少なくすることができる。
【００４４】
これにより、チップコーナピンにおけるはんだバンプ２と配線基板３の接続電極３ｃとの間の接続強度の低下を阻止することができ、組み立て時のチップコーナピンでの接続不良の発生を防止できる。
【００４５】
その結果、製品の初期故障や信頼度試験での不良の発生を防ぐことができ、製品（ＢＧＡ７）の信頼性の向上を図ることができる。
【００４６】
さらに、チップコーナピンでの接続不良の発生を防ぐことができるため、チップコーナピンを自由に使えるようになる。すなわち、チップ角部に対して信号ピン、ＧＮＤピンまたは電源ピンなどいずれの機能のピンであっても配置することが可能になるため、ピン配置の自由度を増やすことができる。
【００４７】
次に、本実施の形態の変形例のＢＧＡ７について説明する。
【００４８】
図９、図１０に示す変形例のＢＧＡ７は、図５に示すパッド配列と同様のパッド配列の半導体チップ１を搭載するものであるが、半導体チップ１の複数のパッド１ａからなるパッド配列のうち４つの角部にそれぞれ配置されたパッド１ａに接続するはんだバンプ２が、それぞれ配線基板３のダミー電極３ｄと接続されており、この角部に配置される４つのはんだバンプ２がノンコンタクトピン（ＮＣピン）となるものである。
【００４９】
すなわち、半導体チップ１のパッド配列に対応した配線基板３の電極配列のうち、４つの角部に配置された電極がそれぞれダミー電極３ｄであり、これに接続されたはんだバンプ２がノンコンタクトピンとなっている。
【００５０】
この場合、基板の４つの角部のそれぞれのダミー電極３ｄにおける含有酸素量は、図７に示すものと同様となり、すなわち含有酸素量が多い状態となるが、このダミー電極３ｄ上のはんだバンプ２がノンコンタクトピンであるため、はんだバンプ２との間で接続不良が発生したとしてもＢＧＡ７（製品）の特性には影響を与えない。
【００５１】
したがって、製品の初期故障や信頼度試験での不良の発生を防ぐことができ、製品の信頼性の向上を図ることができる。
【００５２】
また、配線基板３においては余分な接続電極３ｃを設けないため、基板上の配線レイアウトの自由度を増やすことができる。
【００５３】
次に、図１１、図１２に示す変形例のＢＧＡ７は、図５に示すパッド配列と同様のパッド配列の半導体チップ１を搭載するものであるが、図９、図１０に示す変形例のＢＧＡ７の配線基板３と同様の電極配列の配線基板３を有しており、その際、配線基板３の電極配列における４つの角部のそれぞれのダミー電極３ｄには、はんだバンプ２を配置しない構造のものである。
【００５４】
すなわち、配線基板３の電極配列における４つの角部のそれぞれのダミー電極３ｄとこれに対応する半導体チップ１側のパッド１ａとの間には、はんだバンプ２が配置されていない構造のＢＧＡ７である。
【００５５】
この場合も、基板の４つの角部のそれぞれのダミー電極３ｄにおける含有酸素量は、図７に示すものと同様となり、含有酸素量が多い状態となるが、このダミー電極３ｄ上にははんだバンプ２が配置されずにノンコンタクトパッドとなるため、バンプ接続不良が発生することはなくＢＧＡ７（製品）の特性には影響を与えない。
【００５６】
したがって、製品の初期故障や信頼度試験での不良の発生を防ぐことができ、製品の信頼性の向上を図ることができる。
【００５７】
次に、図１３に示す変形例の半導体装置は、配線基板３上に複数の半導体チップ１がそれぞれフリップチップ接続されたマルチチップモジュール９を示すものである。
【００５８】
このマルチチップモジュール９の配線基板３においても各半導体チップ１のフリップチップ接続用の電極として、図１、図９もしくは図１１に示す配線基板３の電極とそれぞれ同様の配列および同様のバンプ接続状態とすることにより、それぞれ同様の効果を得ることができる。
【００５９】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００６０】
前記実施の形態では、フリップチップ接続の際の突起電極が、はんだバンプ２の場合を説明したが、前記突起電極は、はんだバンプ２に限らず金バンプなどであってもよい。
【００６１】
また、フリップチップ接続部を保護するアンダーフィル４の代わりとして、異方性導電樹脂などを用いてもよい。
【００６２】
さらに、半導体チップ１としては、フリップチップ接続が可能であれば、その表面電極は再配線１ｅによって再配置されていなくてもよく、すなわち、再配線１ｅを有していない半導体チップ１をフリップチップ接続してもよい。
【００６３】
また、前記実施の形態では、半導体装置がＢＧＡ７の場合について説明したが、前記半導体装置は、配線基板３上に半導体チップ１がフリップチップ接続される構造のものであれば、ＬＧＡ（ＬａｎｄＧｒｉｄＡｒｒａｙ）やＰＧＡ（ＰｉｎＧｒｉｄＡｒｒａｙ）またはＣＳＰ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）あるいはＭＣＰ（ＭｕｌｔｉＣｈｉｐＰａｃｋａｇｅ）などであってもよい。
【００６４】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００６５】
ダミー電極が基板の電極配列の角部に配置された配線基板と半導体チップとのフリップチップ接続において、半導体チップの電極配列の角部に配置された突起電極のさらに外側に基板のダミー電極が配置されることにより、チップコーナピンは基板上の電極配列において角部ではなくなり、チップコーナピンに対応した基板上の電極の含有酸素量を少なくすることができる。その結果、チップコーナピンでの接続不良の発生を防止でき、製品の信頼性を向上できる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置の一例であるＢＧＡの基板電極の配列を示す平面図である。
【図２】図１のＡ−Ａ線に沿って切断した断面の構造を示す断面図である。
【図３】図１のＢ−Ｂ線に沿って切断した断面の構造を示す断面図である。
【図４】図３のＣ部の構造を示す拡大部分断面図である。
【図５】図１に示すＢＧＡに組み込まれる半導体チップの電極配列の一例を示す平面図である。
【図６】図１に示すＢＧＡの組み立ての製造プロセスフロー図である。
【図７】図１に示す基板電極のうちＦ部のダミー電極に含まれる酸素量の一例を示す測定結果図である。
【図８】図１に示す基板電極のうちＧ部の電極に含まれる酸素量の一例を示す測定結果図である。
【図９】本発明の実施の形態の変形例のＢＧＡにおける基板電極の配列を示す平面図である。
【図１０】図９のＤ−Ｄ線に沿って切断した断面の構造を示す断面図である。
【図１１】本発明の実施の形態の変形例のＢＧＡにおける基板電極の配列を示す平面図である。
【図１２】図１１のＥ−Ｅ線に沿って切断した断面の構造を示す断面図である。
【図１３】本発明の実施の形態の変形例のマルチチップモジュールの構造を示す断面図である。
【図１４】図４に示すフリップチップ接続部に対する比較例のフリップチップ接続部の構造を示す拡大部分断面図である。
【符号の説明】
１半導体チップ
１ａパッド（表面電極）
１ｂ主面
１ｃ裏面
１ｄ半導体基板
１ｅ再配線
１ｆ第１絶縁膜
１ｇ第２絶縁膜
２はんだバンプ（突起電極）
３配線基板
３ａ主面
３ｂ裏面
３ｃ接続電極（電極）
３ｄダミー電極
３ｅ銅配線
３ｆベース基材
３ｇソルダレジスト
３ｈＮｉ膜
４アンダーフィル
５保護プレート
６接着剤
７ＢＧＡ（半導体装置）
８はんだボール
９マルチチップモジュール（半導体装置）
１０空洞[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor manufacturing technique, and more particularly to a technique effective when applied to flip-chip connection.
[0002]
[Prior art]
In the conventional flip-chip connection, the electrodes (lands) of the substrate are arranged corresponding to the surface electrodes of the semiconductor chip, and the electrodes of the substrate and the surface electrodes of the semiconductor chip are connected via bump electrodes (solder bumps). (For example, see Patent Document 1).
[0003]
[Patent Document 1]
JP-A-62-49636 (FIGS. 1 and 2)
[0004]
[Problems to be solved by the invention]
However, in the flip-chip connection, the connection strength between the protruding electrode and the electrode of the substrate in the electrodes arranged at the corners of the electrode array of the semiconductor chip is reduced, and a problem occurs that a connection failure occurs during assembly.
[0005]
An object of the present invention is to provide a semiconductor device for improving reliability and a method for manufacturing the same.
[0006]
The above and other objects, objects, and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
[0007]
[Means for Solving the Problems]
The following is a brief description of an outline of typical inventions disclosed in the present application.
[0008]
That is, the present invention has a semiconductor chip in which a plurality of surface electrodes are formed on a main surface, and a plurality of electrodes arranged corresponding to the surface electrodes, and a corner of an electrode array formed by the plurality of electrodes. A wiring substrate on which a dummy electrode is disposed, a plurality of protruding electrodes for flip-chip connecting a surface electrode of the semiconductor chip and an electrode of the wiring substrate to each other, and the dummy electrode of the wiring substrate is The plurality of surface electrodes of the semiconductor chip are arranged outside the protruding electrodes connected to the surface electrodes arranged at the corners.
[0009]
Further, the present invention provides a step of preparing a wiring board having a plurality of electrodes, and a dummy electrode disposed at a corner of an electrode array formed by the plurality of electrodes; A step of preparing the formed semiconductor chip; and a step of flip-chip connecting the electrode of the wiring board and the surface electrode of the semiconductor chip via a bump electrode. The flip-chip connection is such that the electrodes are arranged outside the protruding electrodes connected to the surface electrodes arranged at the corners of the plurality of surface electrodes of the semiconductor chip.
[0010]
BEST MODE FOR CARRYING OUT THE INVENTION
In the following embodiments, the description of the same or similar parts will not be repeated in principle unless necessary.
[0011]
Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, amount, range, etc.), a case where it is particularly specified and a case where it is clearly limited to a specific number in principle, etc. Except, the number is not limited to the specific number, and may be more than or less than the specific number.
[0012]
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In all the drawings for describing the embodiments, members having the same functions are denoted by the same reference numerals, and repeated description thereof will be omitted.
[0013]
FIG. 1 is a plan view showing an arrangement of substrate electrodes of a BGA as an example of a semiconductor device according to an embodiment of the present invention. FIG. 2 is a cross-sectional view showing a cross-sectional structure taken along line AA of FIG. 3 is a cross-sectional view showing the structure of a cross section cut along the line BB in FIG. 1, FIG. 4 is an enlarged partial cross-sectional view showing the structure of a portion C in FIG. 3, and FIG. 5 is incorporated in the BGA shown in FIG. FIG. 6 is a plan view showing an example of an electrode arrangement of a semiconductor chip to be manufactured, FIG. 6 is a manufacturing process flow diagram for assembling the BGA shown in FIG. 1, and FIG. FIG. 8 is a measurement result diagram showing an example of the amount of oxygen contained in the electrode of the portion G among the substrate electrodes shown in FIG. 1, and FIG. 9 is a BGA of a modification of the embodiment of the present invention. FIG. 10 is a plan view showing the arrangement of the substrate electrodes in FIG. FIG. 11 is a cross-sectional view showing a structure, FIG. 11 is a plan view showing an arrangement of substrate electrodes in a BGA according to a modification of the embodiment of the present invention, and FIG. 12 shows a cross-sectional structure taken along line EE in FIG. FIG. 13 is a cross-sectional view showing a structure of a multi-chip module according to a modification of the embodiment of the present invention. FIG. 14 is an enlarged view showing a structure of a flip-chip connecting part of a comparative example with respect to the flip-chip connecting part shown in FIG. It is a partial sectional view.
[0014]
The semiconductor device of the present embodiment is a semiconductor package in which a semiconductor chip 1 is mounted on a wiring board 3 by flip-chip connection. As an example, a solder ball 8 as an external terminal is formed on a back surface 3b of the wiring board 3 in a grid pattern. The following describes the BGA (Ball Grid Array) 7 arranged in the above.
[0015]
The structure of the BGA 7 shown in FIGS. 1 to 3 includes a semiconductor chip 1 in which a plurality of pads 1a as surface electrodes are formed on a main surface 1b, and a plurality of connection electrodes 3c (corresponding to a plurality of pads 1a). Connection between the wiring board 3 having the dummy electrodes 3d at the corners of the electrode array formed by the plurality of connection electrodes 3c and the pads 1a of the semiconductor chip 1 and the corresponding wiring boards 3 A plurality of solder bumps (protruding electrodes) 2 for flip-chip connection with the electrodes 3 c, an underfill 4 for protecting a flip-chip connection part by the solder bumps 2, and a back surface 3 b of the wiring board 3 are provided in a grid pattern. The dummy electrodes 3 d of the wiring board 3 are connected to the pads 1 a arranged at the corners of the plurality of pads 1 a of the semiconductor chip 1. It has been further disposed on the outside of the bump 2 is arranged dummy electrode 3d is for example three each at each corner.
[0016]
That is, the BGA 7 of the present embodiment is configured such that the main surface 3a of the wiring board 3 and the main surface 1b of the semiconductor chip 1 are connected to each other by flip-chip bonding. The dummy electrodes 3d are provided at the respective corners of the plurality of connection electrodes 3c arranged so as to form a substantially quadrangular shape on the main surface 3a. In this case, three L-shaped arrangements are provided at each corner. Each is provided with a dummy electrode 3d which is an NC (non-connector) pad.
[0017]
As a result, three connection electrodes 3c on the substrate side corresponding to the corner pads on the main surface 1b of the semiconductor chip 1 shown in FIG. Therefore, it does not become a corner electrode on the substrate.
[0018]
Therefore, it is possible to prevent the connection strength of the connection electrode 3c at the H portion of the wiring board 3 from being reduced with the solder bump 2, and as a result, it is possible to prevent the occurrence of connection failure of the solder bump 2.
[0019]
Here, the cause of the connection failure of the solder bumps 2 at the corners of the connection electrodes 3c of the wiring board 3 will be described.
[0020]
First, FIG. 4 is an enlarged view showing the structure of the flip chip connection portion of the BGA 7. In the wiring board 3, for example, a copper wiring 3e is formed on a base material 3f, and a Ni film 3h is formed on a surface of a connection electrode 3c connected to the copper wiring 3e. Further, the region other than the connection electrode 3c of the copper wiring 3e is covered and insulated by an insulating film such as a solder resist 3g.
[0021]
FIGS. 7 and 8 show the measurement of the oxygen content in each of the connection electrodes 3c at the corners and at positions other than the corners in such a wiring board 3. FIG. That is, FIG. 7 shows the oxygen content in the F portion, that is, the corner connection electrode 3c (dummy electrode 3d) in the electrode arrangement on the wiring board 3 shown in FIG. 1, while FIG. 8 shows the G portion. That is, it shows the oxygen content in the connection electrode 3c at a position other than the corner. The measurement results show that the connection electrode 3c at the corner in FIG. 7 has a larger oxygen content than the connection electrode 3c at a position other than the corner in FIG.
[0022]
In other words, the connection electrode 3c at the corner has a higher oxygen content than the other portions. The surface of each connection electrode 3c of the wiring board 3 is plated with Ni / Au for rust prevention, and Ni is easily oxidized in the connection electrode 3c. In the corner pin, oxygen is segregated at the Au / Ni interface and the Ni surface is oxidized, so that the solder bump 2 is separated from the Ni film 3h to form a cavity 10 as shown in the comparative example of FIG. This causes a connection failure of the solder bump 2.
[0023]
On the other hand, in the connection electrode 3c at a portion other than the corner near the center, there is no segregation of oxygen at the Au / Ni interface and the surface oxidation of Ni is small, so that bump separation does not occur.
[0024]
Therefore, in the wiring board 3 of the BGA 7 according to the present embodiment shown in FIG. 1, the connection electrodes 3c on the H side (four places) corresponding to the corner pads of the semiconductor chip 1 do not become corner electrodes on the board. As described above, three dummy electrodes 3d are arranged in an L-shape at the outer corners.
[0025]
Thereby, the occurrence of connection failure of the solder bump 2 can be prevented.
[0026]
FIG. 5 shows an arrangement of the solder bumps 2 attached to the main surface 1b of the semiconductor chip 1, and a plurality of solder bumps 2 are arranged in a substantially lattice shape.
[0027]
In this case, since the chip corner pins are also preferably used as signal pins, dummy electrodes 3d are provided further outside the chip corner pins so as to prevent a connection failure at the chip corner pins.
[0028]
As a result, as shown in FIG. 2, the dummy electrode 3 d in the corner portion where the surface oxidation of Ni is large is not connected to the solder bump 2, so that the occurrence of connection failure of the solder bump 2 can be prevented.
[0029]
The semiconductor chip 1 mounted on the BGA 7 of the present embodiment has the pads 1a rearranged by the rewiring 1e as shown in FIG. That is, the pads 1a formed on the semiconductor substrate 1d, which is the base substrate, are rearranged by the rewiring 1e, thereby widening the pad pitch to enable flip-chip connection.
[0030]
Further, the rewiring 1e is formed on a first insulating film 1f made of polyimide or the like, and a second insulating film 1g made of a polyimide film or the like is formed on the rewiring 1e to protect the rewiring 1e. ing.
[0031]
The solder material of the solder bump 2 in the flip chip connection is, for example, lead-free Sn-1Ag-0.5Cu. It is preferable to use crystal solder.
[0032]
Further, the solder for flip-chip connection is screen-printed on the chip and then bumps are formed by reflow to become solder bumps 2. When the thickness of the semiconductor chip 1 is reduced, back grinding may be performed before solder printing.
[0033]
The BGA 7 has a protective plate 5 attached to the back surface 1 c of the semiconductor chip 1 via an adhesive 6.
[0034]
The wiring board 3 is made of, for example, a glass epoxy resin, the underfill 4 is made of, for example, an epoxy resin, and the protection plate 5 is made of, for example, stainless steel.
[0035]
FIG. 6 shows an assembling flow of the BGA 7, and the assembling is performed according to this flow.
[0036]
As a main step, first, a wiring board 3 shown in FIG. 1 having a plurality of connection electrodes 3c and three dummy electrodes 3d arranged at corners of an electrode array formed by the plurality of connection electrodes 3c is used. prepare.
[0037]
On the other hand, a semiconductor chip 1 shown in FIG. 5 having a plurality of pads 1a as surface electrodes formed on a main surface 1b is prepared.
[0038]
Subsequently, after transferring the solder balls 8 to the back surface 3b of the wiring board 3, reflow is performed to attach a plurality of solder balls 8 as external terminals of the BGA 7.
[0039]
Thereafter, chip mounting is performed in which the connection electrodes 3c of the wiring board 3 and the pads 1a of the semiconductor chip 1 are flip-chip connected via the solder bumps 2 serving as projecting electrodes.
[0040]
At this time, the three dummy electrodes 3d at the respective corners are arranged at corners further outside the solder bumps 2 connected to the pads 1a arranged at the corners of the plurality of pads 1a of the semiconductor chip 1. To flip chip connection.
[0041]
Thus, as shown in FIG. 1, the dummy electrodes 3d are arranged further outside the chip corner pins and at the corners of the electrode array on the wiring board 3 side.
[0042]
After that, the underfill 4 is supplied to the flip chip connection portion, and further, the protection plate 5 is attached to the back surface 1c side of the semiconductor chip 1 via the adhesive 6, and then the individual pieces are formed to complete the assembly. .
[0043]
According to the BGA 7 of the present embodiment, in the flip-chip connection between the wiring substrate 3 and the semiconductor chip 1 where the dummy electrodes 3d are arranged at the corners of the electrode arrangement of the substrate, the dummy electrodes 3d are arranged at the corners of the electrode arrangement of the semiconductor chip 1. By arranging the dummy electrodes 3d of the wiring board 3 at the corners further outside the solder bumps 2 thus formed, the solder bumps 2 arranged at the corners of the electrode arrangement of the semiconductor chip 1 are arranged in the electrode arrangement on the substrate. Is no longer a corner, so that the oxygen content in the electrode can be reduced.
[0044]
As a result, it is possible to prevent a decrease in the connection strength between the solder bumps 2 at the chip corner pins and the connection electrodes 3c of the wiring board 3, thereby preventing the occurrence of poor connection at the chip corner pins during assembly.
[0045]
As a result, it is possible to prevent the initial failure of the product and the occurrence of a failure in the reliability test, and to improve the reliability of the product (BGA 7).
[0046]
Further, the occurrence of poor connection at the chip corner pins can be prevented, so that the chip corner pins can be used freely. That is, since any pin such as a signal pin, a GND pin, or a power pin can be arranged on the corner of the chip, the degree of freedom in pin arrangement can be increased.
[0047]
Next, a BGA 7 according to a modification of the present embodiment will be described.
[0048]
The BGA 7 of the modified example shown in FIGS. 9 and 10 mounts the semiconductor chip 1 having a pad arrangement similar to the pad arrangement shown in FIG. 5, but includes a plurality of pads 1 a of the semiconductor chip 1. The solder bumps 2 connected to the pads 1a arranged at the four corners are respectively connected to the dummy electrodes 3d of the wiring board 3, and the four solder bumps 2 arranged at the corners are connected to the non-contact pins ( NC pin).
[0049]
That is, in the electrode arrangement of the wiring board 3 corresponding to the pad arrangement of the semiconductor chip 1, the electrodes arranged at the four corners are the dummy electrodes 3d, respectively, and the solder bumps 2 connected thereto are the non-contact pins. ing.
[0050]
In this case, the oxygen content in each of the dummy electrodes 3d at the four corners of the substrate is the same as that shown in FIG. 7, that is, the oxygen content is large. Are non-contact pins, so that even if a connection failure occurs with the solder bump 2, the characteristics of the BGA 7 (product) are not affected.
[0051]
Therefore, it is possible to prevent an initial failure of the product and a failure in the reliability test, and to improve the reliability of the product.
[0052]
In addition, since no extra connection electrodes 3c are provided in the wiring board 3, the degree of freedom in wiring layout on the board can be increased.
[0053]
Next, the modified BGA 7 shown in FIGS. 11 and 12 mounts the semiconductor chip 1 having the same pad arrangement as the pad arrangement shown in FIG. 5, but the modified BGA 7 shown in FIGS. In this case, the solder bumps 2 are not arranged on the dummy electrodes 3 d at the four corners in the electrode arrangement of the wiring board 3. Things.
[0054]
That is, the BGA 7 has a structure in which the solder bumps 2 are not arranged between the dummy electrodes 3 d at the four corners in the electrode arrangement of the wiring board 3 and the corresponding pads 1 a on the semiconductor chip 1 side. .
[0055]
Also in this case, the oxygen content in each of the dummy electrodes 3d at the four corners of the substrate is the same as that shown in FIG. 7 and the oxygen content is large, but solder bumps are formed on the dummy electrodes 3d. Since the non-contact pads 2 are not arranged, the bump connection failure does not occur and the characteristics of the BGA 7 (product) are not affected.
[0056]
Therefore, it is possible to prevent an initial failure of the product and a failure in the reliability test, and to improve the reliability of the product.
[0057]
Next, a semiconductor device according to a modification shown in FIG. 13 shows a multi-chip module 9 in which a plurality of semiconductor chips 1 are flip-chip connected to a wiring board 3 respectively.
[0058]
Also in the wiring board 3 of this multi-chip module 9, the same arrangement and the same bump connection state as the electrodes of the wiring board 3 shown in FIG. 1, 9 or 11 are used as the flip-chip connecting electrodes of each semiconductor chip 1. By doing so, the same effect can be obtained.
[0059]
As described above, the invention made by the inventor has been specifically described based on the embodiment of the invention. However, the invention is not limited to the embodiment of the invention, and various modifications may be made without departing from the gist of the invention. It goes without saying that it is possible.
[0060]
In the above-described embodiment, the case where the projecting electrode at the time of flip chip connection is the solder bump 2 has been described, but the projecting electrode is not limited to the solder bump 2 but may be a gold bump or the like.
[0061]
Further, an anisotropic conductive resin or the like may be used in place of the underfill 4 for protecting the flip chip connection portion.
[0062]
Furthermore, as long as flip chip connection is possible, the surface electrodes of the semiconductor chip 1 do not have to be rearranged by the rewiring 1e. That is, the semiconductor chip 1 having no rewiring 1e is replaced with a flip chip. You may connect.
[0063]
Further, in the above-described embodiment, the case where the semiconductor device is the BGA 7 is described. However, if the semiconductor device has a structure in which the semiconductor chip 1 is flip-chip connected on the wiring board 3, the semiconductor device 1 is an LGA (Land Grid Array). ), PGA (Pin Grid Array), CSP (Chip Size Package), or MCP (Multi Chip Package).
[0064]
【The invention's effect】
The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.
[0065]
In a flip-chip connection between a wiring board and a semiconductor chip in which dummy electrodes are arranged at the corners of the electrode array of the substrate, dummy electrodes of the board are arranged further outside the protruding electrodes arranged at the corners of the electrode arrangement of the semiconductor chip By doing so, the chip corner pins are no longer corners in the electrode arrangement on the substrate, and the oxygen content of the electrodes on the substrate corresponding to the chip corner pins can be reduced. As a result, the occurrence of connection failure at the chip corner pins can be prevented, and the reliability of the product can be improved.
[Brief description of the drawings]
FIG. 1 is a plan view showing an arrangement of substrate electrodes of a BGA as an example of a semiconductor device according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a cross-sectional structure taken along line AA of FIG.
FIG. 3 is a cross-sectional view showing a cross-sectional structure taken along the line BB of FIG. 1;
FIG. 4 is an enlarged partial cross-sectional view showing a structure of a portion C in FIG. 3;
FIG. 5 is a plan view showing an example of an electrode arrangement of a semiconductor chip incorporated in the BGA shown in FIG.
FIG. 6 is a manufacturing process flow chart for assembling the BGA shown in FIG. 1;
FIG. 7 is a measurement result diagram showing an example of the amount of oxygen contained in a dummy electrode in an F portion of the substrate electrode shown in FIG.
FIG. 8 is a measurement result diagram showing an example of the amount of oxygen contained in an electrode of a portion G among the substrate electrodes shown in FIG.
FIG. 9 is a plan view showing an arrangement of substrate electrodes in a BGA according to a modification of the embodiment of the present invention.
FIG. 10 is a cross-sectional view showing a cross-sectional structure taken along line DD in FIG. 9;
FIG. 11 is a plan view showing an arrangement of substrate electrodes in a BGA according to a modification of the embodiment of the present invention.
FIG. 12 is a cross-sectional view showing a cross-sectional structure taken along the line EE in FIG. 11;
FIG. 13 is a cross-sectional view illustrating a structure of a multi-chip module according to a modification of the embodiment of the present invention.
FIG. 14 is an enlarged partial cross-sectional view showing a structure of a flip chip connection part of a comparative example with respect to the flip chip connection part shown in FIG.
[Explanation of symbols]
1 semiconductor chip 1a pad (surface electrode)
1b Main surface 1c Back surface 1d Semiconductor substrate 1e Redistribution wiring 1f First insulating film 1g Second insulating film 2 Solder bump (protruding electrode)
3 Wiring board 3a Main surface 3b Back surface 3c Connection electrode (electrode)
3d Dummy electrode 3e Copper wiring 3f Base material 3g Solder resist 3h Ni film 4 Underfill 5 Protection plate 6 Adhesive 7 BGA (semiconductor device)
8 Solder ball 9 Multi-chip module (semiconductor device)
10 cavities

Claims

A semiconductor device having a flip-chip connected semiconductor chip,
A semiconductor chip having a plurality of surface electrodes formed on a main surface thereof;
A wiring board having a plurality of electrodes arranged corresponding to the surface electrodes, and a dummy electrode arranged at a corner of an electrode array formed by the plurality of electrodes;
A plurality of projecting electrodes for flip-chip connecting the surface electrode of the semiconductor chip and the electrode of the wiring board to each other,
The semiconductor device according to claim 1, wherein the dummy electrode of the wiring board is disposed outside the protruding electrode connected to a surface electrode disposed at a corner of the plurality of surface electrodes of the semiconductor chip.

A semiconductor device having a flip-chip connected semiconductor chip,
A semiconductor chip having a plurality of surface electrodes formed on a main surface thereof;
A wiring board having a plurality of electrodes arranged corresponding to the surface electrodes, and a dummy electrode arranged at a corner of an electrode array formed by the plurality of electrodes;
A plurality of projecting electrodes for flip-chip connecting the surface electrode of the semiconductor chip and the electrode of the wiring board to each other,
The dummy electrodes of the wiring board are arranged outside the protruding electrodes connected to the surface electrodes arranged at corners of the plurality of surface electrodes of the semiconductor chip, and a plurality of dummy electrodes are arranged at each corner. A semiconductor device characterized by the above-mentioned.

A semiconductor device having a flip-chip connected semiconductor chip,
A semiconductor chip having a plurality of surface electrodes formed on a main surface thereof;
A wiring board having a plurality of electrodes arranged corresponding to the surface electrodes, and a dummy electrode arranged at a corner of an electrode array formed by the plurality of electrodes;
A plurality of projecting electrodes for flip-chip connecting the surface electrode of the semiconductor chip and the electrode of the wiring board to each other,
The semiconductor device, wherein the protruding electrode connected to a surface electrode disposed at a corner of the plurality of surface electrodes of the semiconductor chip is connected to the dummy electrode of the wiring board.

A semiconductor device having a flip-chip connected semiconductor chip,
A semiconductor chip having a plurality of surface electrodes formed on a main surface thereof;
A wiring board having a plurality of electrodes arranged corresponding to the surface electrodes, and a dummy electrode arranged at a corner of an electrode array formed by the plurality of electrodes;
A plurality of projecting electrodes for flip-chip connecting the surface electrode of the semiconductor chip and the electrode of the wiring board to each other,
The protrusion electrode is not disposed between a surface electrode disposed at a corner of the plurality of surface electrodes of the semiconductor chip and the dummy electrode disposed corresponding to the surface electrode. Semiconductor device.

Having a plurality of electrodes, a step of preparing a wiring board on which dummy electrodes are arranged at corners of an electrode array formed by the plurality of electrodes;
Preparing a semiconductor chip having a plurality of surface electrodes formed on a main surface thereof;
Flip-chip connecting an electrode of the wiring board and a surface electrode of the semiconductor chip via a protruding electrode,
At the time of the flip-chip connection, flip-chip connection is performed such that the dummy electrode is disposed outside the protruding electrode connected to a surface electrode disposed at a corner of the plurality of surface electrodes of the semiconductor chip. A method for manufacturing a semiconductor device, comprising: