JP2004146749A

JP2004146749A - Electronic device and its manufacturing method

Info

Publication number: JP2004146749A
Application number: JP2002315904A
Authority: JP
Inventors: Hiroshi Oki; 大木　博; Hiroshi Ishihara; 石原　宏
Original assignee: Sharp Corp; Tokyo Institute of Technology NUC
Current assignee: Sharp Corp; Tokyo Institute of Technology NUC
Priority date: 2002-08-30
Filing date: 2002-10-30
Publication date: 2004-05-20
Anticipated expiration: 2022-10-30
Also published as: JP4840794B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic device wherein device damage caused by thermal hysteresis is reduced, and its manufacturing method. <P>SOLUTION: The device has a lower structure 1, a lower electrode structure 3 which is formed thereon and comprises a Ti adhesion layer 3a, a TiN layer (diffusion preventing film) 3b-2, a CrTiN layer (oxygen penetration preventing film) 3b-1 and a Pt lower electrode 3c formed thereon, a ferroelectric film 5 formed thereon having high temperature instantaneous annealing history in oxygen atmosphere and an upper electrode 7 formed thereon. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、電子デバイス及びその製造方法に関するものであり、より詳細には、キャパシタ構造を有する電子デバイス及びその製造方法に関する。
【０００２】
【従来の技術】
近年、携帯電話、ノートブックコンピュータ、パーソナル・デジタル・アシスタント（Ｐｅｒｓｏｎａｌ　Ｄｉｇｉｔａｌ　Ａｓｓｉｓｔａｎｔ；ＰＤＡ）等に代表される携帯端末の普及により、電子デバイスの低消費電力化がますます重要になってきている。最近では、低消費電力用電子デバイスとして、上部電極（金属）／強誘電体薄膜／下部電極（金属）構造（このような構造をＭＦＭ構造と称する。）を有するキャパシタを利用した強誘電体メモリデバイスが注目されており、例えば、ＭＦＭＩＳ（金属／強誘電体／金属／絶縁層／シリコン）構造、ＭＦＩＳ（金属／強誘電体／絶縁層／シリコン）などの構造を有する強誘電体メモリデバイスに関する研究もなされている。
【０００３】
強誘電体メモリデバイスは、映像、音声等の大容量データを一括して高速に処理することが求められるマルチメディア機器に搭載する電子デバイスとして大いに期待されている。強誘電体メモリデバイスでは、強誘電体材料が有する誘電分極特性を利用し、外部電界によって分極の方向を制御することにより、　“０”又は“１”の２値データを記憶・保持することが可能である。記憶されたデータは、電源をオフした後でも長時間保持される。従って、ＤＲＡＭと異なりデータ保持のためのリフレッシュが不要であり、またＳＲＡＭと異なり記憶データの保持の際に電圧を印加しておく必要もない。要するに記憶されたデータの保持に電力が不要であり、いわゆる不揮発性のメモリデバイスとして利用できる。
【０００４】
以上に説明した特徴的な電気的性質を有する強誘電体メモリデバイスでは、一般的にキャパシタ用誘電体膜として強誘電体材料の薄膜が用いられる。この強誘電体材料の薄膜は、ゾルゲル法、スパッタ法、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等で製造されている。強誘電体材料の薄膜は、高温度の酸素アニール（結晶化アニール）が必要である。例えば、主に研究が進められているチタン酸ジルコン酸鉛（ＰＺＴ；ＰｂＺｒ_ＸＴｉ_１−ＸＯ_３）ペロブスカイト型強誘電体材料（ＡＢＯ_３）の結晶化アニール温度は５００〜６００℃であり、ストロンチウムビスマスタンタレート（ＳＢＴ；ＳｒＢｉ_２Ｔａ_２Ｏ_９）の結晶化アニール温度は７５０〜８５０℃であり、ビスマスチタネート（ＢＩＴ；Ｂｉ_４Ｔｉ_３Ｏ_１２）にランタン（Ｌａ）をドープしたビスマスランタンチタネート（ＢＬＴ；Ｂｉ_４−ＸＬａＸＴｉ_３Ｏ_１２）層状構造強誘電体材料（ＢｉＡ_ｍ−１Ｂ_ｍＯ_３ｍ＋３）の結晶化アニール温度は６５０〜７００℃程度であることが既に知られている（Ｂ．Ｈ．Ｐａｒｋ，　Ｂ．Ｓ．Ｋａｎｇ，　Ｓ．Ｄ．Ｂｕ，　Ｔ．Ｗ．Ｎｏｈ，　Ｊ．Ｌｅｅ　ａｎｄ　Ｗ．Ｊｏ，　Ｎａｔｕｒｅ，　Ｖｏｌ．４０１，　ｐ．６８２　（１９９９））。
【０００５】
【発明が解決しようとする課題】
しかしながら、ＰＺＴ、ＳＢＴ及びＢＬＴ等に代表される強誘電体材料の薄膜を形成するためには、上記従来の技術の欄で説明したように、酸素雰囲気下での高温焼成が必要である。このような高温焼成により電極構造等へ深刻なダメージを与えてしまうという問題がある。
【０００６】
具体的な例を挙げて説明すると、下部電極構造材料として一般的に用いられている白金（Ｐｔ）は、酸素の透過率が高いため、例えば、Ｐｔの下層に設けられ従来からバリアメタルとして良く知られているチタンナイトライド（ＴｉＮ）が酸化されたり、或いは、バリアメタル下層のシリコンプラグが酸化されたりしてコンタクト抵抗が増大するという問題があった。
【０００７】
本発明は、強誘電体材料を形成する際の熱履歴によるデバイスに対するダメージを低減する技術を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明では、下部電極構造の一部として、窒素を含有する窒化物層を設け、その窒化物層を二つ以上の原子種と、窒素原子の少なくとも３つ以上の原子種で構成する。このような窒化物層を設けることにより、酸素、金属等の拡散に対するバリア性を付与し、デバイス製造工程に於ける熱的ダメージを低減可能にする。
【０００９】
また本発明では、下部電極構造と下地の間に付着層を設ける。この付着層は、下部電極構造の最下部が窒化物層である場合に特に有効であり、下部電極構造の表面モフォロジーを向上可能にする。
【００１０】
また本発明では、下部電極構造の一部としての窒化物層の組成を提供するために、窒化物層にチタン、クロム、アルミニウム、シリコンの少なくとも一つ以上を含有させる。このような組成を有する窒化物層は、酸素、金属等の拡散に対するバリア性、特に、高酸素アニールに対する酸素耐性向上を可能にする。
【００１１】
また本発明では、機能膜構造として強誘電体材料を用いる。このような構成の電子デバイスは、下部電極構造に設けられた窒化物層が高い酸素耐性を有するため、電子デバイスに対する熱的ダメージを低減可能にする。
【００１２】
また本発明では、機能膜構造として高温瞬時アニールにより形成された強誘電体材料を用いる。このような構成の電子デバイスは、下部電極構造に設けられた窒化物層が高い酸素透過耐性を有するとともに、瞬時アニールを用いることにより電子デバイスに対する熱的ダメージを低減する。
【００１３】
また本発明では、電子デバイスを製造するための工程として、上部電極構造形成工程、機能膜構造形成工程、下部電極構造形成工程を備え、機能膜構造を形成する機能材料の結晶化アニール工程を高温瞬時アニールで行う。このような高温瞬時アニールを用いることにより、電子デバイスの製造過程での熱的ダメージを低減する。
【００１４】
また本発明では、高温瞬時アニールのアニール温度を、機能膜構造を形成する材料の結晶化温度よりも１００℃以上高く設定する。高温瞬時アニールのアニール温度が結晶化温度付近であると、本発明の高温瞬時アニールの効果は小さくなってしまう。また、上限に関しては、電子デバイスの構造、材料、構成により大きく異なるが、２００℃以上高く設定して高温瞬時アニールを施した場合、実験した大部分の電子デバイスが熱的ダメージを受けた。本発明で検討した結果によれば、もちろん材料により異なるが、１００〜１５０℃程度を目安にして高温瞬時アニールを行うことが好ましい。
【００１５】
また本発明では、高温瞬時アニールの昇温速度を、１０℃／秒以上の速さに設定するのが好ましい。高温瞬時アニール法として一般的に用いることができるＲＴＡ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌｉｎｇ）が好適である。本発明の高温瞬時アニールは、昇温速度が１０℃／秒以下では効果が得にくくなる。また、３００℃／秒程度の高温瞬時アニールでも効果は得られるが、温度がオーバーシュートしないように工夫しなければならず、アニール装置に冷却装置等の装備が必要となり、装置コストが高くなるデメリットも生じるようになる。低コストで、かつ、簡便に高温瞬時アニールを行うことを考慮に入れると、５０〜１５０℃／秒程度が好適な昇温速度となる。
【００１６】
また本発明では、高温瞬時アニールのアニール時間を、１０分以下に設定するのが好ましい。高温瞬時アニールのアニール時間の設定は、アニール温度、昇温速度に大きく関係してくる。実験的には、０．２５〜３分程度で十分な高温瞬時アニールの効果が得られている。但し、デバイスの熱的ダメージが小さいようであれば、１０分程度のアニール時間の高温瞬時アニールを行い、電子デバイスの電気的特性を大いに向上するのが好ましい。
【００１７】
また本発明では、高温瞬時アニール後に結晶中に導入されたダメージを回復するために結晶ダメージ回復アニールを提供する。そのために、機能膜構造を形成する工程として、有機金属分解アニール工程と、結晶化アニール工程（高温瞬時アニール）と、結晶ダメージ回復アニール工程を備えることを特徴とする。高温瞬時アニールの後に設けられる結晶ダメージ回復アニールは、比較的低温度で行う必要があり、アニール温度は結晶化温度以下（５０〜１００℃以下程度が好ましい）が好適である。このような結晶ダメージ回復アニール工程を結晶化アニール工程の後に施すことにより、リーク電流が大幅に低減する。結晶ダメージ回復アニール工程は電子デバイスのリーク特性向上をアシストするプロセスと位置付けられる。
【００１８】
また本発明では、高温瞬時アニールをアシストする結晶ダメージ回復アニールを提供するために、機能膜構造を形成する工程として、有機金属分解アニール工程、結晶化アニール工程（高温瞬時アニール）、結晶ダメージ回復アニール工程を備える。高温瞬時アニールの後に設けられる結晶ダメージ回復アニールは、比較的長時間（昇温速度にはあまり依存しない）行われるのが好ましく、例えば、アニール時間は３０〜６０分程度が好適である。上記の条件で結晶ダメージ回復アニール工程を行うことにより、リーク電流が大幅に低減する。結晶ダメージ回復アニール工程は電子デバイスのリーク特性向上をアシストするプロセスと位置付けられる。
【００１９】
また本発明では、高温瞬時アニールをアシストする有機金属分解アニールを提供するために、有機金属分解アニールにおいて、アニール温度を有機金属材料の分解温度以上、機能膜構造を形成する材料の結晶化温度以下で行い、且つ、有機金属分解アニールを複数回施すのが好ましい。高温瞬時アニールの前に設けられる有機金属分解アニールは、有機金属を燃焼して分解するとともに、高温瞬時アニールで結晶化する際の準備段階ともなる工程である。有機金属分解アニールを有機金属の分解温度以下で行い、その後の工程を進めると、機能膜構造が熱的ダメージを受ける。これは、機能膜構造に残存する炭化水素成分に影響していると考えられる。従って、機能膜構造に炭化水素成分が残存しないような有機金属分解アニール条件が必要である。
【００２０】
また、有機金属分解アニールを機能膜構造が形成する材料の結晶化温度以上で行い、工程を進めると、高温瞬時アニールの効果が低減してしまう。従って、高温瞬時アニールを効果的に利用し、電子デバイスを製造するためには、高温瞬時アニール前に機能膜構造を結晶化させないような有機金属分解アニール条件が必要である。更に、上記のように最適化された条件で有機金属分解アニールを複数回施すことが重要である。有機金属分解アニールを複数回施す方法としては、薄い有機金属膜を堆積し、その堆積を行う毎に有機金属分解アニールを施す。例えば、１００ｎｍの機能膜構造を製造する場合、１００ｎｍの有機金属膜を堆積し、１回有機金属分解アニールを行うよりはむしろ、２０ｎｍの有機金属膜を堆積し、有機金属分解アニールを行い、更に、２０ｎｍの有機金属膜を堆積し、有機金属分解アニールを行いというように、５回（２０ｎｍ×５＝１００ｎｍ）に分けて有機金属膜を堆積し、５回有機金属分解アニールを行うのが好ましい。もちろん、１０ｎｍの有機金属膜を堆積し、１０回有機金属分解アニールを行っても良い。このように、薄い有機金属膜に対して最適化された条件で有機金属アニールを行い、これを累積していくことにより、高温瞬時アニールをより効果的に用いることが可能となり、電子デバイスのデバイス特性向上、例えば強誘電体特性が向上する。このような点で、有機金属分解アニール工程は、結晶ダメージ回復アニール工程と同様に、高温瞬時アニールをアシストするプロセスとして位置付けることができる。
【００２１】
また本発明では、下部電極形成工程を、電極層形成工程と、電子デバイスの熱的ダメージを低減する上で中心的な働きを行う窒化物層を形成する工程と、下部電極構造上の機能膜構造を保持する上で重要な働きを行う付着層形成工程とを含む。
【００２２】
また本発明では、下部電極形成工程の中の特に窒化物層形成工程を提供するために、窒化物層形成工程を、窒素と化学反応させた結果として形成した窒化物層を堆積する。例えば、反応性スパッタ、ＣＶＤ（Ｃｈｅｍｉｃａｌ　ＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法等が挙げられる。窒素の化学反応を利用して堆積する理由は、窒素組成、窒素以外の複数の原子の組成をそれぞれ最適化できるため、窒化物層の膜質が向上可能になることによる。
【００２３】
【発明の実施の形態】
まず、本発明の第１の実施の形態による強誘電体キャパシタについて図面を参照して説明する。図１は、本実施の形態による強誘電体キャパシタの簡略化された構造を示す断面図である。図１に示すように、本実施の形態による強誘電体キャパシタ構造Ａは、下部構造１と、下部電極構造３と、強誘電体膜５と、上部電極７とを有している。
【００２４】
下部電極構造３は、下部構造１に向けて順に、下部電極層（Ｐｔ）３ｃと、バリアメタル層（ＣｒＴｉＮ／ＴｉＮ）３ｂと、付着層（ｔｉ）３ａとを有している。バリアメタル層３ｂは、下部電極層３ｃから下部構造１に向けて順に、クロムチタンナイトライド（ＣｒＴｉＮ）層３ｂ−１と、チタンナイトライド（ＴｉＮ）層３ｂ−２との２層構造により構成されている。下部電極層として用いた白金層３ｃは、強誘電体膜５を形成する機能膜構造材料が強誘電体であるために用いられ、電極としての機能の他に触媒作用も有している。ＣｒＴｉＮ層３ｂ−１は、酸素（主に、酸素雰囲気中でのアニールの際の基板外側（上方）からの酸素拡散に対するバリア作用を有し、ＴｉＮ層３ｂ−２は、下部構造１を形成する材料である例えばタングステン（Ｗ）プラグからのタングステンまたはシリコン（Ｓｉ）プラグからのシリコンに対する拡散バリアとして作用する。
【００２５】
窒化物層として用いたＣｒＴｉＮ層３ｂ−１は、Ｃｒ、Ｔｉ、Ｎの３種類の元素から構成されており、３元素の成分に関する組成制御が可能な反応性スパッタリング法により形成した。本実施の形態においては、他の材料であるＰｔ、ＴｉＮ、Ｔｉ等も従来のスパッタリング法により形成した。尚、ＴｉＮ層及びＣｒＴｉＮ層に関しては、Ｎを含むガス雰囲気中での反応性スパッタリング法により形成することも可能である。両バリア層を連続形成しても良いし、反応性スパッタリング法により組成をＴｉＮに追加する元素の組成を傾斜させても良い。
【００２６】
尚、酸素バリア層として用いたＣｒＴｉＮ層の代わりに、ＡｌＴｉＮ、ＳｉＴｉＮ等を用いることも可能である。すなわち、Ｔｉ、Ｎ以外の元素としてはＣｒ、Ａｌ、Ｓｉのうちから選択される少なくとも１つの元素を含むのが好ましい。２種類以上の元素を含んでも良い。
【００２７】
ＣｒＴｉＮを酸素バリア層として用いた場合の典型的な酸素バリア特性を図２に示す。図２中の酸素アニールは、酸素雰囲気中で、アニール時間を３０分とし、アニール温度をパラメータとした。図２の横軸はアニール温度であり、縦軸はＣｒＴｉＮの比抵抗である。○印はＣｒリッチなＣｒ_０．６９Ｔｉ_０．３１Ｎ、□印は、ＣｒとＴｉがほぼ同等なＣｒ_０．５４Ｔｉ_０．４６Ｎ、△印はＣｒ_０．３２Ｔｉ_０．６８Ｎをそれぞれ用いた場合の結果である。尚、参考のために、●印でＴｉＮを用いた場合のデータも示す。
【００２８】
ＣｒＴｉＮを用いた場合は、アニール温度が６００℃までは比抵抗が変化しないが、その後、急激に比抵抗が増加し、酸化されたことを意味している。酸素に対するバリア性は、ＣｒＴｉＮ中のＣｒの組成が大きい程良好であった。一方、Ｃｒを含有しないＴｉＮは、酸素に対するバリア性が著しく低く、４００℃〜５００℃程度でも酸化されている。この結果より、酸素に対するバリア性に関しては、ＴｉＮに比べてＴｉＮにＣｒも含まれるＣｒＴｉＮの方が優れていることがわかる。
【００２９】
図３は、本実施の形態による強誘電体薄膜を形成する際の工程を示すフローチャート図であり、図４は、本実施の形態による強誘電体薄膜製造工程の要部を示す断面図である。本実施の形態においては、簡便な方法であるゾルゲル法を用いて強誘電体薄膜を形成した。また、本実施の形態においては、熱履歴の条件だけではなく、熱履歴を与えるタイミング（プロセスインテグレーション）が重要な意味を有することがわかる。これらを十分に説明するためには、ゾルゲル法が最も良い例であるが、その他の形成方法であるスパッタリング法、ＣＶＤ法により形成した場合も、ゾルゲル法で形成した強誘電体メモリデバイスと同様の傾向を有するものと考えられる。
【００３０】
また、図３及び図４に示すフローチャート図は、ゾルゲル液が形成可能な材料を用いる全ての電子デバイスに適用可能であり、強誘電体薄膜の形成工程のみにその適用が限定されるものではない。
【００３１】
また、強誘電体材料に関しては、本実施形態に於いては、ＢＬＴ（ＢＬＴ；Ｂｉ_４−ＸＬａ_ＸＴｉ_３Ｏ_１２）を例にして説明するが、他の強誘電体材料、例えば、ＰＺＴ（ＰＺＴ；ＰｂＺｒ_ＸＴｉ_１−ＸＯ_３）、ＳＢＴ（ＳＢＴ；ＳｒＢｉ_２Ｔａ_２Ｏ_９）に関しても、同様の熱履歴を与えるタイミング（プロセスインテグレーション）であれば、同様の結果が得られるものと推定される。
【００３２】
尚、本実施の形態においては、簡略化した構造として上部電極／強誘電体薄膜／下部電極のキャパシタ構造を形成したが、実際の強誘電体メモリデバイスは、例えば、所望の設計を施したＣＭＯＳトランジスタからなる集積回路の上層に絶縁膜を介して強誘電体薄膜キャパシタを設け、上部電極と下部電極との間に適切な電圧が印加されると、強誘電体薄膜キャパシタにデータが書き込まれ、保持される。このような強誘電体メモリデバイスの構造や動作原理等に関しては、数多くの文献に開示されている。
【００３３】
ここで、図１、図３及び図４を参照しつつ、本実施の形態による強誘電体メモリデバイスの製造方法について具体的に説明する。
【００３４】
まず、下部構造１上に下部電極構造３を形成し（図３（ａ）、図４のステップＳ１）、この下地となる基板にゾルゲル液（５）を塗布する（図３（ｂ）、図４のステップ２）。本実施の形態で用いたゾルゲル液は、５〜１０重量％のＢＬＴ（Ｂｉ_３．３５Ｌａ_０．７５Ｔｉ_３Ｏ_１２）であり、塗布（スピンコート）条件は、２５００ｒｐｍ、２０秒である。この際のＢＬＴ薄膜５の膜厚は、ゾルゲル液の粘度、スピンコートの回転数により決まる。検討結果によれば、５重量％のＢＬＴを２５００ｒｐｍでスピンコートした場合にはＢＬＴ薄膜の膜厚は約２５ｎｍ、１０重量％の場合には約７５ｎｍであった。また、下部構造１上に下部電極３ｃとして白金（Ｐｔ）層が形成されている基板を用いた。これは、Ｐｔ層により形成される下部電極３が、ＢＬＴ薄膜の結晶化の際に触媒作用を有するためであり、本実施の形態では、具体的にはＰｔ（２００ｎｍ）層３ｃを下部構造１であるシリコンウエハ上に形成した構造（図１と同じ構造）を用いた。
【００３５】
次に、塗布したゾルゲル液を乾燥させる（ステップＳ３）。本実施の形態においては、乾燥条件は２４０℃、１０分間であり、ホットプレートを用い、空気中で乾燥させた。これにより、ゾルゲル液中の溶媒を蒸発させることができる。乾燥温度は、溶媒を蒸発させることができる温度以上であって、かつ、ＢＬＴが結晶化する温度以下であるのが好ましい。
【００３６】
次いで、下地基板（１、３）上に堆積されたゾルゲル液の有機金属を分解するために、有機金属分解アニールを行った（図３のステップＳ４）。有機金属分解アニール条件（酸素雰囲気中）は、温度３００〜５００℃、時間１０分で、ＲＴＡを用いた。ＢＬＴ薄膜のトータル膜厚は、図３に示すように、上述のゾルゲル液塗布（ステップＳ２）〜有機金属分解アニール（ステップＳ４）のサイクル（１からＮまで）の回数により制御可能である。本実施の形態に於いては、１５０ｎｍ（１０重量％の場合はＮ＝２、５重量％の場合はＮ＝６）の条件でＢＬＴ薄膜を形成した。
【００３７】
次に、Ｐｔ下部電極が形成されたシリコンウエハ（１、３）上にＢＬＴ薄膜５が形成された構造で、ＢＬＴの結晶化アニール（ＲＴＡ、酸素雰囲気中）を行う。この結晶化アニールが本実施の形態を特徴付ける工程である。結晶化アニールは、一般的な結晶化アニールと異なり、昇温速度を高くし、結晶化アニール温度を高めにし（従来のＢＬＴ薄膜の結晶化温度は６５０〜７００℃程度）、アニール時間を短くすることを特徴とする（以降、このような特徴を有する結晶化アニールを高温瞬時アニールと称することがある）。本実施の形態では、高温瞬時アニール条件は、昇温速度が７０℃／ｓｅｃ、高温瞬時アニール温度が７５０℃、高温瞬時アニール時間が３０秒であった。また、このような高温瞬時アニールは、各サイクルの仮焼後に毎回行っても良い。この場合、トータルの熱履歴を予め計算し、トータル高温瞬時アニール時間をサイクル数で除算することで実質的な１回のアニール時間を求めることができる。
【００３８】
次に、キャパシタ形成のために、上部電極を形成（図４（ｃ）参照）する。本実施の形態においては、簡単のため所望サイズの直径を有する細孔パターンを有するメタルマスクを用い、蒸着法によりＰｔ膜を堆積した。堆積後のＰｔ上部電極７の直径は２００μｍである。最後に、プロセスダメージを緩和するために、結晶ダメージ回復アニール（ＲＴＡ、酸素雰囲気中）を行った。結晶ダメージ回復アニール条件（ＲＴＡ、酸素雰囲気中）は、５５０℃〜６５０℃、３０分〜６０分である。
【００３９】
本実施の形態による電子デバイスの製造方法は、高温瞬時アニールを用いて薄膜の結晶化を行うことを特徴とするとともに、図３に示す有機金属分解アニール工程Ｓ４と、結晶化アニール（高温瞬時アニール）Ｓ５と、結晶ダメージ回復アニールＳ７と、をそれぞれ関連付けて適正化することにより、最大限、電子デバイスの特性を向上するようにプロセス設計を行うことを特徴とする。
【００４０】
このように、有機金属分解アニールと、高温瞬時アニールと、結晶ダメージ回復アニールと、を関連付けたトータルのプロセスは、高温瞬時アニールプロセスとして位置付けられるものである。すなわち、高温瞬時アニールのみでは、強誘電体薄膜の高品質化が不十分である。例えば、強誘電体薄膜を高温瞬時アニールのみで処理すると、強誘電体薄膜が得られるものの、強誘電体特性、リーク特性に問題が生じる場合もある。有機金属分解アニールを最適化し、強誘電体特性を向上すること、結晶ダメージ回復アニールを最適化し、リーク電流特性を向上することが必要である。このような意味で、高温瞬時アニールを、有機金属分解アニール及び結晶ダメージ回復アニールとコンビネーションすることにより、相乗効果が得られる。
【００４１】
以下に、実験データに基づき、高温瞬時アニールプロセスの最適化について説明する。尚、図４から図１３までの実験に用いた下地基板（１、３）は、下部電極層（Ｐｔ）３ｃの下層に窒化物層（ＣｒＴｉＮ／ＴｉＮ）３ｂを設けた下部電極構造を有し、更に、ＴｉＮの下層にはＴｉ層３ａを付着層として挿入している。下地基板として、Ｐｔ／ＣｒＴｉＮ／ＴｉＮ／Ｔｉ層を用いた理由は、一般的に用いられるＰｔ／Ｔｉに比べて高温での酸素耐性が低いためであり、熱ダメージに乏しい電極構造の例として図１と同様の構造を用いた。
【００４２】
また、付着層（Ｔｉ）は、酸素雰囲気下での高温アニールによるＰｔ／ＣｒＴｉＮ／ＴｉＮの剥離を防止するための層であり、例えば、７００℃、酸素雰囲気の高温アニールで、付着層であるＴｉ層が存在しない場合には、ＢＬＴ／Ｐｔ／ＣｒＴｉＮ／ＴｉＮ膜が剥離することを実験的に確認した。
【００４３】
図５は、ＢＬＴ薄膜の配向性に及ぼす高温瞬時アニール温度の影響を示す図である。図５に示すように、高温瞬時アニール時間を３０秒、昇温速度を７０℃／ｓｅｃと一定とし、高温瞬時アニール温度を変化させてＢＬＴ薄膜を結晶化させたところ、高温瞬時アニールの温度が高くなるにつれて配向性が向上した。しかしながら、高温瞬時アニールの温度が８００℃に達するとサブピークが観測されるようになり、これは、膜に熱ダメージが入っていることを示す。従って、高温瞬時アニールの温度は、７５０℃程度が最適と考えられる。従来の結晶化アニール（昇温速度；０．８℃／ｓｅｃ、アニール時間；３０ｍｉｎ）条件においては、アニール温度を７５０℃にすると、本実施の形態による下部電極構造（Ｐｔ／ＣｒＴｉＮ／ＴｉＮ／Ｔｉ）が大きな熱ダメージを受け、膜の剥離が生じる。熱的ダメージに弱い電子デバイスを製造する場合には、特に高温瞬時アニールプロセスが有効であることが分かる。
【００４４】
図６は、ＢＬＴ薄膜の強誘電体特性に及ぼすゾルゲル法のサイクル回数Ｎ（図３）の影響を示す図である。ＢＬＴ薄膜のトータル膜厚を１５０ｎｍで一定とし、サイクル回数Ｎ（塗布回数）を２、６と変化させた。サイクル回数Ｎが２の場合は、１０重量％のゾルゲル液を用いてＢＬＴ薄膜を形成した（７５ｎｍ／回）。また、サイクル回数が６の場合は、５重量％のゾルゲル液を用いてＢＬＴ薄膜を形成した（２５ｎｍ／回）。
【００４５】
図６に示すように、サイクル回数Ｎが６の場合のＢＬＴ薄膜は、サイクル回数Ｎが２の場合のＢＬＴ薄膜と比較すると、良好なヒステリシス特性を示すことがわかる。この結果より、１サイクル（１回）で形成する膜厚を薄くし、サイクル回数Ｎを増加させることにより、ＢＬＴ薄膜の強誘電体特性が向上することが分かる。
【００４６】
図７は、ＢＬＴ薄膜の強誘電体特性に及ぼす結晶ダメージ回復アニールの影響を示す図である。図３に示す上部電極形成工程Ｓ６の後に行う結晶に入ったダメージの回復アニールＳ７の影響を調べた。結晶に入ったダメージの回復アニールの条件は、酸素雰囲気下、温度６００℃、昇温速度０．８℃／ｓｅｃ、アニール時間６０分間である。前述のように、高温瞬時アニールプロセスは、結晶ダメージの回復アニール及び有機金属分解アニールと密接に関連していると考えられる。まず、強誘電体特性に関して調べたが、ＢＬＴ薄膜の強誘電体特性と結晶ダメージの回復アニールの有無との間に大きな関連性は見出せなかった。
【００４７】
図８は、ＢＬＴ薄膜のリーク特性に及ぼす結晶ダメージの回復アニールの影響を示す図である。結晶ダメージの回復アニールの条件は、図７と同じである。図８から明らかなように、高温瞬時アニールと上部電極形成後の結晶ダメージの回復アニールとの両方を行うことにより、高温瞬時アニールのみの場合と比べてＢＬＴ薄膜のリーク特性は格段に改善されることがわかる。この結果より、ＢＬＴ薄膜のリーク特性と結晶ダメージの回復アニールとの関連性が高いことがわかる。
【００４８】
図９は、ＢＬＴ薄膜のリーク特性に及ぼす結晶ダメージの回復アニール温度の影響を示す図である。酸素雰囲気下、結晶ダメージの回復アニール時間を３０分（昇温速度；０．８℃／ｓｅｃ）と一定にし、結晶ダメージの回復アニール温度を変えてリーク特性を調べた結果、６００℃以上で回復アニールを行うことにより、リーク特性が改善した。少なくとも、６５０℃までは、６００℃とほぼ同等の効果が得られることを確認した。結晶ダメージの回復アニール温度が７００℃を越えると、デバイスに熱的ダメージを与えることも確認されている。
【００４９】
図１０は、ＢＬＴ薄膜のリーク特性に及ぼす結晶ダメージの回復アニール時間の影響を示す図である。酸素雰囲気下、結晶ダメージの回復アニール温度を６００℃（昇温速度；０．８℃／ｓｅｃ）と一定にし、結晶ダメージの回復アニール時間を変えてリーク特性を調べたところ、アニール時間の増加に伴いリーク特性が著しく改善されていることがわかる。以上のことから、ＢＬＴ薄膜のリーク特性は、比較的低温度で、かつ、長時間の結晶ダメージの回復アニールを施すことにより、著しく改善されることが分かる。
【００５０】
図７から図１０までを参照して説明したように、高温瞬時アニールプロセスにおいて、リーク特性が結晶ダメージの回復アニールと密接に関連することが分かった。次いで、ＢＬＴ薄膜の強誘電体特性と有機金属分解アニールとの関連性を調べた。図１１は、ＢＬＴ薄膜の強誘電体特性に及ぼす有機金属の分解アニール温度の影響を示す図である。図１１に示すように、ＢＬＴ薄膜の強誘電体特性は、有機金属分解アニール温度が５００℃の時に向上が見られた（４００℃以下では、本実施の形態によるゾルゲル液中の有機金属の分解が困難になると考えられる）。一方、リーク特性は、ほとんど改善されなかった。また、有機金属分解アニール温度が６００℃以上になると結晶化が開始され、高温瞬時アニールによる効果が抑制されてしまうことが考えられる。従って、ＢＬＴ薄膜の強誘電体特性は、５００℃程度の有機金属分解アニールを施すことにより、改善される。
【００５１】
以上の結果をまとめると、ＢＬＴ薄膜の強誘電体特性は、有機金属分解アニールと関連し、そのリーク特性は結晶ダメージの回復アニールと大きく関連するという実験結果が得られた。ここで、従来のアニールで形成したＢＬＴ薄膜と、本実施の形態によるアニール（高温瞬時アニールプロセス）で形成したＢＬＴ薄膜との電気的特性を比較した。従来のアニール条件は、結晶化アニールが７００℃、０．８℃／ｓｅｃ、３０分であり、回復アニールが７００℃、０．８℃／ｓｅｃ、１０分である。本実施の形態によるアニール条件は、結晶化アニール（高温瞬時アニール）が７５０℃、７０℃／ｓｅｃ、３０秒、結晶ダメージ回復アニールが６００℃、０．８℃／ｓｅｃ、６０分である。
【００５２】
図１２は、本実施の形態による高温瞬時アニールプロセスにより形成したＢＬＴ薄膜の強誘電体特性と、従来のアニールプロセスにより形成したＢＬＴ薄膜の強誘電体特性とを比較した図である。本実施の形態による高温瞬時アニールプロセスにより形成したＢＬＴ薄膜は、従来のアニールプロセスのＢＬＴ薄膜と比較すると、スリムな（残留分極が０近傍における傾きが大きい（立ち上がりが早い））ヒステリシスループを描いており、強誘電体特性が改善されていることが確認された。このようにスリムなヒステリシスループが得られるのは、高温瞬時アニールプロセスにより、導電材料（発明者はＴｉであると推定している）の拡散が抑制されたためと考えられる。
【００５３】
図１３は、本実施の形態による高温瞬時アニールプロセスで形成したＢＬＴ薄膜のリーク特性と、従来のアニールプロセスで形成したＢＬＴ薄膜のリーク特性との比較を示す図である。本実施の形態による高温瞬時アニールプロセスで形成したＢＬＴ薄膜は、従来のアニールプロセスのＢＬＴ薄膜と比較すると、著しくリーク電流が低減しておりリーク特性の改善が確認された。
【００５４】
以上説明したように、本実施の形態による電子デバイスの製造方法における高温瞬時アニールプロセスは、加熱プロセスが必要な場合であって熱ダメージの影響を受けやすい電子デバイスを製造する際に非常に効果的であり、電気的特性が大きく向上することが実験的に確認された。また、本実施の形態による高温瞬時アニールプロセスは、有機金属分解アニール及び結晶ダメージ回復アニールと深い関連性があり、有機金属分解アニールは強誘電体特性の向上に寄与し、結晶ダメージの回復アニールはリーク電流特性の向上に寄与することがわかる。
【００５５】
本発明の電子デバイスによれば、電極層、窒化物層、付着層から構成される下部電極構造が酸素、金属等を有効にバリアすること、下部電極構造下の下地に強く保持されていることにより、熱的ダメージを低減した電子デバイスを提供することができる。
【００５６】
また、窒化物層にチタン、クロム、アルミニウム、シリコンのいずれかの２つの成分を含有させることにより、熱的ダメージが大きく低減した電子デバイスを提供することができる。
【００５７】
更に、機能膜構造として強誘電体材料を用いることにより、最も好適に熱的ダメージを低減可能にした電子デバイスを提供できる。
【００５８】
以上説明したように、本実施の形態による電子デバイスの製造方法によれば、機能膜構造を形成する機能材料の結晶化アニールを高温瞬時アニールで行い、そのアニール温度を機能膜構造を形成する機能材料の結晶化温度よりも１００℃以上の高さにし、その昇温速度を１０℃／秒以上の速くし、そのアニール時間を１０分以下の時間にすることにより、電子デバイスに製造過程における熱的ダメージを低減し、電子デバイスの特性を向上させることができる。
【００５９】
また、高温瞬時アニールは、有機金属分解アニール、結晶ダメージの回復アニールと密接に関係し、結晶ダメージの回復アニール温度を機能膜構造を形成する材料の結晶化温度以下、アニール時間を３０分以上６０分以下にすることにより、リーク電流特性を向上させることができる。
【００６０】
さらに、有機金属分解アニールのアニール温度を有機金属材料の分解温度以上、機能膜構造を形成する材料の結晶化温度以下にすることにより、デバイス特性、特に強誘電体デバイスの場合における残留分極の大きなデバイスを製造できる。
【００６１】
また、下部電極構造を、電極層と、窒化物層と、付着層とで構成することにより、熱的ダメージを低減し、デバイス特性を向上した電子デバイスの製造方法を提供できる。また、窒化物層を、窒素を導入した化学反応を用いて形成することにより、３成分以上の他成分から形成される窒化物層が製造可能となり、酸素、金属等に対するバリア性を著しく向上させることができる。
【００６２】
以上、本実施の形態に沿って説明したが、本発明はこれらの例に限定されるものではなく、種々の変形が可能であるのは言うまでもない。
【００６３】
【発明の効果】
本発明によれば、強誘電体材料を形成する際の熱履歴によるデバイスに対するダメージを低減することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による強誘電体キャパシタの概略構造を示す断面図である。
【図２】本発明の一実施の形態による酸素バリア層の酸素バリア特性を示す図である。
【図３】本発明の一実施の形態による強誘電体薄膜を形成する工程の流れを示すフローチャート図である。
【図４】本発明の一実施の形態による強誘電体薄膜の製造工程を示す断面図である。
【図５】本発明の一実施の形態によるＢＬＴ薄膜の配向性に及ぼすＦｌａｓｈｉｎｇ温度の影響を示す図である。
【図６】本発明の一実施の形態によるＢＬＴ薄膜の強誘電体特性に及ぼすゾルゲル法のサイクル回数の影響を示す図である。
【図７】本発明の一実施の形態によるＢＬＴ薄膜の強誘電体特性に及ぼす回復アニールの影響を示す図である。
【図８】本発明の一実施の形態によるＢＬＴ薄膜のリーク特性に及ぼす回復アニールの影響を示す図である。
【図９】本発明の一実施の形態によるＢＬＴ薄膜のリーク特性に及ぼす回復アニール温度の影響を示す図である。
【図１０】本発明の一実施の形態によるＢＬＴ薄膜の強誘電体特性に及ぼす回復アニール時間の影響を示す図である。
【図１１】本発明の一実施の形態によるＢＬＴ薄膜の強誘電体特性に及ぼす仮焼温度の影響を示す図である。
【図１２】本発明の一実施の形態によるＦｌａｓｈｉｎｇアニールプロセスで形成したＢＬＴ薄膜の強誘電体特性と、従来のアニールプロセスで形成したＢＬＴ薄膜の強誘電体特性とを比較した図である。
【図１３】本発明の一実施の形態によるＦｌａｓｈｉｎｇアニールプロセスで形成したＢＬＴ薄膜のリーク特性と、従来のアニールプロセスで形成したＢＬＴ薄膜のリーク特性とを比較した図である。
【符号の説明】
１…下部構造（シリコンウエハ、多結晶シリコンプラグ、タングステンプラグなど）、３…下部電極構造、３ａ…Ｔｉ密着層、３ｂ…バリアメタル層、３ｂ−１…ＣｒＴｉＮ層、３ｂ−２…ＴｉＮ層、３ｃ…下部電極（Ｐｔ）、５…強誘電体薄膜（ＢＬＴ薄膜）、７…上部電極（Ｐｔ）。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an electronic device and a method for manufacturing the same, and more particularly, to an electronic device having a capacitor structure and a method for manufacturing the same.
[0002]
[Prior art]
2. Description of the Related Art In recent years, with the spread of mobile terminals typified by mobile phones, notebook computers, personal digital assistants (PDAs), and the like, it has become increasingly important to reduce the power consumption of electronic devices. Recently, as an electronic device for low power consumption, a ferroelectric memory using a capacitor having an upper electrode (metal) / ferroelectric thin film / lower electrode (metal) structure (such a structure is called an MFM structure). Devices have attracted attention, for example, related to ferroelectric memory devices having a structure such as MFMIS (metal / ferroelectric / metal / insulating layer / silicon) and MFIS (metal / ferroelectric / insulating layer / silicon). Research is also being done.
[0003]
2. Description of the Related Art A ferroelectric memory device is greatly expected as an electronic device mounted on multimedia equipment that is required to collectively process high-capacity data such as video and audio at a high speed. In a ferroelectric memory device, binary data of "0" or "1" can be stored and held by controlling the direction of polarization by an external electric field using the dielectric polarization characteristics of a ferroelectric material. It is possible. The stored data is retained for a long time even after the power is turned off. Therefore, unlike DRAM, refresh for retaining data is not required, and unlike SRAM, it is not necessary to apply a voltage when retaining stored data. In short, no electric power is required for holding the stored data, and it can be used as a so-called nonvolatile memory device.
[0004]
In the ferroelectric memory device having the characteristic electric properties described above, a thin film of a ferroelectric material is generally used as a dielectric film for a capacitor. The thin film of the ferroelectric material is manufactured by a sol-gel method, a sputtering method, a CVD (Chemical Vapor Deposition) method, or the like. A thin film of a ferroelectric material requires high-temperature oxygen annealing (crystallization annealing). For example, lead zirconate titanate (PZT; PbZr; _X Ti _1-X O ₃ ) Perovskite ferroelectric material (ABO) ₃ ) Has a crystallization annealing temperature of 500 to 600 ° C. and strontium bismuth tantalate (SBT; SrBi). ₂ Ta ₂ O ₉ ) Has a crystallization annealing temperature of 750 to 850 ° C., and bismuth titanate (BIT; Bi) ₄ Ti ₃ O ₁₂ ) Doped with lanthanum (La) bismuth lanthanum titanate (BLT; Bi) _4-X LaXTi ₃ O ₁₂ ) Layered structure ferroelectric material (BiA) _m-1 B _m O _{3m + 3} ) Is already known to have a crystallization annealing temperature of about 650 to 700 ° C. (BH Park, BS Kang, SD Bu, TW Noh, J. Lee and) W. Jo, Nature, Vol. 401, p. 682 (1999)).
[0005]
[Problems to be solved by the invention]
However, in order to form a thin film of a ferroelectric material typified by PZT, SBT, BLT, and the like, high-temperature firing in an oxygen atmosphere is necessary as described in the section of the related art. There is a problem that such high-temperature baking seriously damages the electrode structure and the like.
[0006]
Explaining with a specific example, platinum (Pt), which is generally used as a material for a lower electrode structure, has a high oxygen permeability. There has been a problem that the known titanium nitride (TiN) is oxidized or the silicon plug under the barrier metal is oxidized to increase the contact resistance.
[0007]
An object of the present invention is to provide a technique for reducing damage to a device due to thermal history when forming a ferroelectric material.
[0008]
[Means for Solving the Problems]
In the present invention, a nitride layer containing nitrogen is provided as a part of the lower electrode structure, and the nitride layer is composed of two or more atomic species and at least three atomic species of nitrogen atoms. By providing such a nitride layer, a barrier property against diffusion of oxygen, metal, or the like is provided, and thermal damage in a device manufacturing process can be reduced.
[0009]
In the present invention, an adhesion layer is provided between the lower electrode structure and the base. This adhesion layer is particularly effective when the lowermost part of the lower electrode structure is a nitride layer, and can improve the surface morphology of the lower electrode structure.
[0010]
Further, in the present invention, in order to provide a composition of the nitride layer as a part of the lower electrode structure, the nitride layer contains at least one of titanium, chromium, aluminum, and silicon. The nitride layer having such a composition enables a barrier property against diffusion of oxygen, metal, and the like, particularly, an improvement in oxygen resistance against high oxygen annealing.
[0011]
In the present invention, a ferroelectric material is used as the functional film structure. In the electronic device having such a configuration, since the nitride layer provided in the lower electrode structure has high oxygen resistance, thermal damage to the electronic device can be reduced.
[0012]
In the present invention, a ferroelectric material formed by high-temperature instantaneous annealing is used as the functional film structure. In the electronic device having such a configuration, the nitride layer provided in the lower electrode structure has high oxygen permeation resistance, and reduces thermal damage to the electronic device by using instantaneous annealing.
[0013]
Further, the present invention includes an upper electrode structure forming step, a functional film structure forming step, and a lower electrode structure forming step as steps for manufacturing an electronic device, wherein a crystallization annealing step of a functional material for forming the functional film structure is performed at a high temperature Performed by instantaneous annealing. By using such high-temperature instantaneous annealing, thermal damage in the process of manufacturing an electronic device is reduced.
[0014]
In the present invention, the annealing temperature of the high-temperature instantaneous annealing is set to be higher than the crystallization temperature of the material forming the functional film structure by 100 ° C. or more. If the annealing temperature of the instantaneous high-temperature annealing is near the crystallization temperature, the effect of the instantaneous high-temperature annealing of the present invention is reduced. The upper limit varies greatly depending on the structure, material, and configuration of the electronic device. However, when high-temperature instantaneous annealing is performed at 200 ° C. or higher, most of the tested electronic devices are thermally damaged. According to the results studied in the present invention, it is preferable that the high-temperature instantaneous annealing be performed at about 100 to 150 ° C., although it depends on the material.
[0015]
In the present invention, it is preferable to set the heating rate of the high-temperature instantaneous annealing to a rate of 10 ° C./sec or more. RTA (Rapid Thermal Annealing), which can be generally used as a high-temperature instantaneous annealing method, is preferable. The effect of the instantaneous high-temperature annealing of the present invention is difficult to obtain when the temperature rise rate is 10 ° C./sec or less. Although the effect can be obtained by instantaneous annealing at a high temperature of about 300 ° C./sec, it is necessary to devise a method so that the temperature does not overshoot. Will also occur. Taking into account that low-cost and simple high-temperature instantaneous annealing is performed, a suitable temperature-rise rate is about 50 to 150 ° C./sec.
[0016]
In the present invention, the annealing time of the high-temperature instantaneous annealing is preferably set to 10 minutes or less. The setting of the annealing time of the high-temperature instantaneous annealing greatly depends on the annealing temperature and the temperature rising rate. Experimentally, a sufficient effect of high-temperature instantaneous annealing has been obtained in about 0.25 to 3 minutes. However, if the thermal damage of the device is small, it is preferable to perform high-temperature instantaneous annealing for an annealing time of about 10 minutes to greatly improve the electrical characteristics of the electronic device.
[0017]
The present invention also provides a crystal damage recovery anneal to recover damage introduced into the crystal after the instantaneous high-temperature anneal. For this purpose, the method is characterized by including an organic metal decomposition annealing step, a crystallization annealing step (high-temperature instantaneous annealing), and a crystal damage recovery annealing step as steps for forming the functional film structure. The crystal damage recovery annealing provided after the high-temperature instantaneous annealing must be performed at a relatively low temperature, and the annealing temperature is preferably equal to or lower than the crystallization temperature (preferably approximately 50 to 100 ° C.). By performing such a crystal damage recovery annealing step after the crystallization annealing step, the leakage current is significantly reduced. The crystal damage recovery annealing step is positioned as a process that assists in improving the leak characteristics of the electronic device.
[0018]
Further, in the present invention, in order to provide crystal damage recovery annealing that assists high-temperature instantaneous annealing, the steps of forming a functional film structure include an organometallic decomposition annealing step, a crystallization annealing step (high-temperature instantaneous annealing), and a crystal damage recovery annealing. Process. The crystal damage recovery anneal provided after the high-temperature instantaneous anneal is preferably performed for a relatively long time (it does not depend much on the rate of temperature rise). For example, the anneal time is preferably about 30 to 60 minutes. By performing the crystal damage recovery annealing step under the above conditions, the leak current is significantly reduced. The crystal damage recovery annealing step is positioned as a process that assists in improving the leak characteristics of the electronic device.
[0019]
Further, in the present invention, in order to provide an organometallic decomposition annealing that assists high-temperature instantaneous annealing, in the organometallic decomposition annealing, the annealing temperature is equal to or higher than the decomposition temperature of the organic metal material and equal to or lower than the crystallization temperature of the material forming the functional film structure. It is preferable to perform the organic metal decomposition annealing a plurality of times. The organometallic decomposition annealing provided before the high-temperature instantaneous annealing is a process that burns and decomposes the organic metal and also serves as a preparation stage when crystallizing by the high-temperature instantaneous annealing. When the organic metal decomposition annealing is performed at a temperature lower than the decomposition temperature of the organic metal and the subsequent steps are advanced, the functional film structure is thermally damaged. This is considered to have affected the hydrocarbon component remaining in the functional film structure. Therefore, an organic metal decomposition annealing condition is required so that no hydrocarbon component remains in the functional film structure.
[0020]
Further, if the organic metal decomposition annealing is performed at a temperature higher than the crystallization temperature of the material forming the functional film structure and the process is advanced, the effect of the high-temperature instantaneous annealing is reduced. Therefore, in order to effectively utilize the high-temperature instantaneous annealing to manufacture an electronic device, an organic metal decomposition annealing condition that does not crystallize the functional film structure before the high-temperature instantaneous annealing is required. Furthermore, it is important to perform the organometallic decomposition annealing a plurality of times under the conditions optimized as described above. As a method of performing the organic metal decomposition annealing a plurality of times, a thin organic metal film is deposited, and each time the deposition is performed, the organic metal decomposition annealing is performed. For example, when manufacturing a 100 nm functional film structure, rather than depositing a 100 nm organometallic film and performing a single organometallic decomposition anneal, depositing a 20 nm organometallic film and performing an organometallic decomposition anneal, It is preferable to deposit an organometallic film of 5 nm (20 nm × 5 = 100 nm) and perform an organometallic decomposition annealing 5 times, such as depositing an organometallic film of 20 nm and performing an organometallic decomposition annealing. . Of course, an organic metal film of 10 nm may be deposited and the organic metal decomposition annealing may be performed 10 times. As described above, by performing organic metal annealing on a thin organic metal film under optimized conditions and accumulating the results, it becomes possible to use high-temperature instantaneous annealing more effectively, and thus the device of electronic devices can be used effectively. Improved characteristics, for example, improved ferroelectric characteristics. In such a point, the organometallic decomposition annealing step can be positioned as a process that assists high-temperature instantaneous annealing in the same manner as the crystal damage recovery annealing step.
[0021]
Further, in the present invention, the lower electrode forming step includes an electrode layer forming step, a step of forming a nitride layer that plays a central role in reducing thermal damage to the electronic device, and a functional film on the lower electrode structure. An adhesion layer forming step that plays an important role in maintaining the structure.
[0022]
Further, in the present invention, in order to provide a nitride layer forming step in the lower electrode forming step, a nitride layer formed as a result of chemically reacting with nitrogen in the nitride layer forming step is deposited. For example, reactive sputtering, a CVD (Chemical Vapor Deposition) method, and the like can be given. The reason for the deposition using the chemical reaction of nitrogen is that the nitrogen composition and the composition of a plurality of atoms other than nitrogen can be respectively optimized, so that the film quality of the nitride layer can be improved.
[0023]
BEST MODE FOR CARRYING OUT THE INVENTION
First, a ferroelectric capacitor according to a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view showing a simplified structure of the ferroelectric capacitor according to the present embodiment. As shown in FIG. 1, the ferroelectric capacitor structure A according to the present embodiment has a lower structure 1, a lower electrode structure 3, a ferroelectric film 5, and an upper electrode 7.
[0024]
The lower electrode structure 3 includes a lower electrode layer (Pt) 3c, a barrier metal layer (CrTiN / TiN) 3b, and an adhesion layer (ti) 3a in order toward the lower structure 1. The barrier metal layer 3b has a two-layer structure of a chromium titanium nitride (CrTiN) layer 3b-1 and a titanium nitride (TiN) layer 3b-2 in order from the lower electrode layer 3c toward the lower structure 1. ing. The platinum layer 3c used as the lower electrode layer is used because the functional film structure material forming the ferroelectric film 5 is a ferroelectric, and has a catalytic action in addition to the function as an electrode. The CrTiN layer 3b-1 has a barrier function against oxygen (mainly, oxygen diffusion from the outside (upper side) of the substrate during annealing in an oxygen atmosphere, and the TiN layer 3b-2 forms the lower structure 1. It acts as a diffusion barrier for the material, for example, tungsten from a tungsten (W) plug or silicon from a silicon (Si) plug.
[0025]
The CrTiN layer 3b-1 used as the nitride layer was composed of three elements, Cr, Ti, and N, and was formed by a reactive sputtering method capable of controlling the composition of the three elements. In the present embodiment, other materials such as Pt, TiN, and Ti are also formed by a conventional sputtering method. Incidentally, the TiN layer and the CrTiN layer can be formed by a reactive sputtering method in a gas atmosphere containing N. Both barrier layers may be formed continuously, or the composition of the element added to TiN may be inclined by reactive sputtering.
[0026]
Note that AlTiN, SiTiN, or the like can be used instead of the CrTiN layer used as the oxygen barrier layer. That is, the element other than Ti and N preferably contains at least one element selected from Cr, Al, and Si. It may contain two or more elements.
[0027]
FIG. 2 shows typical oxygen barrier characteristics when CrTiN is used as the oxygen barrier layer. The oxygen annealing in FIG. 2 was performed in an oxygen atmosphere with an annealing time of 30 minutes and an annealing temperature as a parameter. The horizontal axis in FIG. 2 is the annealing temperature, and the vertical axis is the specific resistance of CrTiN. ○ indicates Cr-rich Cr _0.69 Ti _0.31 N and □ marks indicate that Cr and Ti are almost equivalent. _0.54 Ti _0.46 N, △ mark is Cr _0.32 Ti _0.68 These are the results when each of N was used. For reference, data in the case where TiN is used is also shown by a mark.
[0028]
When CrTiN was used, the specific resistance did not change up to an annealing temperature of 600 ° C., but thereafter, the specific resistance rapidly increased, meaning that oxidation was performed. The barrier property against oxygen was better as the composition of Cr in CrTiN was larger. On the other hand, TiN containing no Cr has a remarkably low barrier property against oxygen, and is oxidized even at about 400 ° C. to 500 ° C. From this result, it can be seen that CrTiN, which includes Cr in TiN, is superior to TiN in terms of barrier properties against oxygen.
[0029]
FIG. 3 is a flowchart showing a process for forming a ferroelectric thin film according to the present embodiment, and FIG. 4 is a cross-sectional view showing a main part of a ferroelectric thin film manufacturing process according to the present embodiment. . In the present embodiment, the ferroelectric thin film is formed using a simple sol-gel method. Further, in the present embodiment, it is understood that not only the condition of the heat history but also the timing (process integration) at which the heat history is given has an important meaning. The sol-gel method is the best example in order to sufficiently explain these, but the other methods, such as the sputtering method and the CVD method, are similar to the ferroelectric memory device formed by the sol-gel method. It is considered to have a tendency.
[0030]
Further, the flowcharts shown in FIGS. 3 and 4 are applicable to all electronic devices using a material capable of forming a sol-gel liquid, and the application is not limited to only the step of forming a ferroelectric thin film. .
[0031]
As for the ferroelectric material, in the present embodiment, BLT (BLT; Bi) is used. _4-X La _X Ti ₃ O ₁₂ ) Will be described as an example, but other ferroelectric materials, for example, PZT (PZT; PbZr) _X Ti _1-X O ₃ ), SBT (SBT; SrBi ₂ Ta ₂ O ₉ It is presumed that the same result can be obtained for ()) if the same thermal history is given (process integration).
[0032]
In this embodiment, the capacitor structure of the upper electrode / ferroelectric thin film / lower electrode is formed as a simplified structure. However, an actual ferroelectric memory device is, for example, a CMOS having a desired design. A ferroelectric thin film capacitor is provided on an upper layer of an integrated circuit composed of transistors via an insulating film, and when an appropriate voltage is applied between an upper electrode and a lower electrode, data is written to the ferroelectric thin film capacitor, Will be retained. Numerous documents disclose the structure and operation principle of such a ferroelectric memory device.
[0033]
Here, the method of manufacturing the ferroelectric memory device according to the present embodiment will be specifically described with reference to FIGS.
[0034]
First, a lower electrode structure 3 is formed on the lower structure 1 (FIG. 3A, step S1 in FIG. 4), and a sol-gel liquid (5) is applied to the underlying substrate (FIG. 3B, FIG. Step 2 of 4). The sol-gel liquid used in the present embodiment is 5 to 10% by weight of BLT (Bi _3.35 La _0.75 Ti ₃ O ₁₂ ), And the application (spin coating) conditions are 2500 rpm and 20 seconds. At this time, the thickness of the BLT thin film 5 is determined by the viscosity of the sol-gel liquid and the rotation speed of spin coating. According to the examination results, the thickness of the BLT thin film was about 25 nm when 5 wt% BLT was spin-coated at 2500 rpm and about 75 nm when 10 wt%. Further, a substrate having a platinum (Pt) layer formed on the lower structure 1 as the lower electrode 3c was used. This is because the lower electrode 3 formed by the Pt layer has a catalytic action at the time of crystallization of the BLT thin film. In the present embodiment, specifically, the Pt (200 nm) layer 3c is (The same structure as in FIG. 1) formed on a silicon wafer.
[0035]
Next, the applied sol-gel liquid is dried (step S3). In the present embodiment, the drying condition was 240 ° C. for 10 minutes, and the drying was performed in the air using a hot plate. Thereby, the solvent in the sol-gel liquid can be evaporated. The drying temperature is preferably higher than the temperature at which the solvent can be evaporated and lower than the temperature at which BLT crystallizes.
[0036]
Next, in order to decompose the organic metal in the sol-gel liquid deposited on the base substrates (1, 3), an organic metal decomposition annealing was performed (Step S4 in FIG. 3). RTA was used as the organic metal decomposition annealing condition (in an oxygen atmosphere) at a temperature of 300 to 500 ° C. for a time of 10 minutes. As shown in FIG. 3, the total thickness of the BLT thin film can be controlled by the number of cycles (1 to N) of the above-described sol-gel liquid application (step S2) to organometallic decomposition annealing (step S4). In the present embodiment, a BLT thin film was formed under the condition of 150 nm (N = 2 for 10% by weight, N = 6 for 5% by weight).
[0037]
Next, BLT crystallization annealing (RTA, in an oxygen atmosphere) is performed on the structure in which the BLT thin film 5 is formed on the silicon wafer (1, 3) on which the Pt lower electrode is formed. This crystallization annealing is a step that characterizes the present embodiment. The crystallization anneal is different from general crystallization anneal, in that the temperature increase rate is increased, the crystallization anneal temperature is increased (the crystallization temperature of the conventional BLT thin film is about 650 to 700 ° C.), and the anneal time is shortened. (Hereinafter, crystallization annealing having such characteristics may be referred to as high-temperature instantaneous annealing.) In the present embodiment, the conditions of the high-temperature instantaneous annealing were as follows: the temperature rising rate was 70 ° C./sec, the high-temperature instantaneous annealing temperature was 750 ° C., and the high-temperature instantaneous annealing time was 30 seconds. Such high-temperature instantaneous annealing may be performed every time after the calcination in each cycle. In this case, the total thermal history is calculated in advance, and by dividing the total high-temperature instantaneous annealing time by the number of cycles, a substantial one-time annealing time can be obtained.
[0038]
Next, an upper electrode is formed for forming a capacitor (see FIG. 4C). In the present embodiment, for simplicity, a Pt film is deposited by an evaporation method using a metal mask having a pore pattern having a diameter of a desired size. The diameter of the Pt upper electrode 7 after the deposition is 200 μm. Finally, crystal damage recovery annealing (RTA, in an oxygen atmosphere) was performed to alleviate process damage. The annealing conditions for crystal damage recovery annealing (RTA in an oxygen atmosphere) are 550 ° C. to 650 ° C. for 30 minutes to 60 minutes.
[0039]
The method of manufacturing an electronic device according to the present embodiment is characterized in that a thin film is crystallized by using a high-temperature instantaneous annealing, and an organometallic decomposition annealing step S4 shown in FIG. 3.) The process is designed so as to maximize the characteristics of the electronic device by maximizing the characteristics of the electronic device by associating S5 and the crystal damage recovery annealing S7 with each other and optimizing them.
[0040]
As described above, the total process in which the organometallic decomposition annealing, the high-temperature instantaneous annealing, and the crystal damage recovery annealing are associated with each other is regarded as a high-temperature instantaneous annealing process. That is, the high-temperature instantaneous annealing alone does not sufficiently improve the quality of the ferroelectric thin film. For example, when a ferroelectric thin film is treated only by instantaneous high-temperature annealing, a ferroelectric thin film can be obtained, but problems may occur in ferroelectric characteristics and leak characteristics. It is necessary to optimize the organometallic decomposition annealing to improve the ferroelectric characteristics, and to optimize the crystal damage recovery annealing to improve the leakage current characteristics. In this sense, synergistic effects can be obtained by combining high-temperature instantaneous annealing with organometallic decomposition annealing and crystal damage recovery annealing.
[0041]
Hereinafter, optimization of the high-temperature instantaneous annealing process will be described based on experimental data. The base substrates (1, 3) used in the experiments of FIGS. 4 to 13 have a lower electrode structure in which a nitride layer (CrTiN / TiN) 3b is provided below the lower electrode layer (Pt) 3c. Further, a Ti layer 3a is inserted below TiN as an adhesion layer. The reason why the Pt / CrTiN / TiN / Ti layer was used as the undersubstrate is that oxygen resistance at high temperatures is lower than that of Pt / Ti which is generally used. The same structure as in Example 1 was used.
[0042]
The adhesion layer (Ti) is a layer for preventing separation of Pt / CrTiN / TiN due to high-temperature annealing in an oxygen atmosphere. For example, the adhesion layer (Ti) is formed by high-temperature annealing at 700 ° C. in an oxygen atmosphere. It was experimentally confirmed that the BLT / Pt / CrTiN / TiN film peeled off when no layer was present.
[0043]
FIG. 5 is a diagram showing the effect of the high-temperature instantaneous annealing temperature on the orientation of the BLT thin film. As shown in FIG. 5, the BLT thin film was crystallized by changing the high-temperature instantaneous annealing time to 30 seconds, the heating rate to 70 ° C./sec, and changing the high-temperature instantaneous annealing temperature. The orientation improved as the height increased. However, when the temperature of the high-temperature instantaneous annealing reaches 800 ° C., a sub-peak is observed, which indicates that the film is thermally damaged. Therefore, it is considered that the optimum temperature for the high-temperature instantaneous annealing is about 750 ° C. Under the conventional crystallization annealing (heating rate: 0.8 ° C./sec, annealing time: 30 min) condition, when the annealing temperature is set to 750 ° C., the lower electrode structure (Pt / CrTiN / TiN / Ti) according to the present embodiment is set. ) Is severely damaged by heat and peels off the film. It can be seen that a high-temperature instantaneous annealing process is particularly effective when manufacturing an electronic device that is vulnerable to thermal damage.
[0044]
FIG. 6 is a diagram showing the influence of the number of cycles N (FIG. 3) of the sol-gel method on the ferroelectric characteristics of the BLT thin film. The total film thickness of the BLT thin film was fixed at 150 nm, and the number of cycles N (the number of applications) was changed to 2,6. When the number of cycles N was 2, a BLT thin film was formed using a 10% by weight sol-gel solution (75 nm / time). When the number of cycles was 6, a BLT thin film was formed using a 5% by weight sol-gel solution (25 nm / time).
[0045]
As shown in FIG. 6, it can be seen that the BLT thin film when the number of cycles N is 6 exhibits better hysteresis characteristics than the BLT thin film when the number of cycles N is 2. From this result, it is found that the ferroelectric characteristics of the BLT thin film are improved by reducing the film thickness formed in one cycle (one time) and increasing the number of cycles N.
[0046]
FIG. 7 is a diagram showing the effect of crystal damage recovery annealing on the ferroelectric characteristics of the BLT thin film. The influence of the recovery annealing S7 for damage in the crystal performed after the upper electrode forming step S6 shown in FIG. 3 was examined. The conditions for annealing for recovering damage from entering the crystal are as follows: an oxygen atmosphere, a temperature of 600 ° C., a temperature rising rate of 0.8 ° C./sec, and an annealing time of 60 minutes. As described above, the high-temperature instantaneous annealing process is considered to be closely related to crystal damage recovery annealing and organometallic decomposition annealing. First, ferroelectric characteristics were examined, but no significant relationship was found between the ferroelectric characteristics of the BLT thin film and the presence / absence of annealing for recovery from crystal damage.
[0047]
FIG. 8 is a diagram showing the effect of recovery annealing of crystal damage on the leak characteristics of the BLT thin film. The conditions for annealing for recovery from crystal damage are the same as those in FIG. As is clear from FIG. 8, by performing both the high-temperature instantaneous annealing and the recovery annealing for crystal damage after the formation of the upper electrode, the leak characteristics of the BLT thin film are remarkably improved as compared with the case of only the high-temperature instantaneous annealing. You can see that. From this result, it can be seen that there is a high relationship between the leak characteristics of the BLT thin film and the annealing for recovery from crystal damage.
[0048]
FIG. 9 is a diagram showing the influence of the recovery annealing temperature of crystal damage on the leak characteristics of the BLT thin film. In an oxygen atmosphere, the annealing time for recovery from crystal damage was fixed at 30 minutes (heating rate: 0.8 ° C./sec), and the leakage characteristics were examined by changing the annealing temperature for recovery from crystal damage. Annealing improved the leakage characteristics. It was confirmed that at least up to 650 ° C., an effect almost equivalent to 600 ° C. was obtained. It has also been confirmed that when the annealing temperature for recovering crystal damage exceeds 700 ° C., the device is thermally damaged.
[0049]
FIG. 10 is a diagram showing the influence of the recovery annealing time of crystal damage on the leak characteristics of the BLT thin film. In an oxygen atmosphere, the crystal damage recovery annealing temperature was fixed at 600 ° C. (heating rate: 0.8 ° C./sec), and the leakage characteristics were examined by changing the crystal damage recovery annealing time. Accordingly, it can be seen that the leak characteristics are significantly improved. From the above, it can be seen that the leakage characteristics of the BLT thin film are significantly improved by performing the annealing for recovery from crystal damage at a relatively low temperature for a long time.
[0050]
As described with reference to FIGS. 7 to 10, it has been found that in the high-temperature instantaneous annealing process, the leak characteristics are closely related to the crystal damage recovery annealing. Next, the relationship between the ferroelectric properties of the BLT thin film and the metal-organic decomposition annealing was examined. FIG. 11 is a diagram showing the influence of the decomposition annealing temperature of the organic metal on the ferroelectric characteristics of the BLT thin film. As shown in FIG. 11, the ferroelectric property of the BLT thin film was improved when the organic metal decomposition annealing temperature was 500 ° C. (at 400 ° C. or lower, the decomposition of the organic metal in the sol-gel solution according to the present embodiment was performed). Would be difficult). On the other hand, the leak characteristics were hardly improved. In addition, when the organic metal decomposition annealing temperature is 600 ° C. or higher, crystallization is started, and the effect of high-temperature instantaneous annealing may be suppressed. Therefore, the ferroelectric characteristics of the BLT thin film can be improved by performing an organic metal decomposition annealing at about 500 ° C.
[0051]
Summarizing the above results, the experimental results showed that the ferroelectric characteristics of the BLT thin film were related to the metal-organic decomposition annealing, and the leak characteristics thereof were greatly related to the crystal damage recovery annealing. Here, the electrical characteristics of the BLT thin film formed by the conventional annealing and the BLT thin film formed by the annealing (high-temperature instantaneous annealing process) according to the present embodiment were compared. Conventional annealing conditions are crystallization annealing at 700 ° C., 0.8 ° C./sec for 30 minutes, and recovery annealing at 700 ° C., 0.8 ° C./sec, 10 minutes. The annealing conditions according to the present embodiment are 750 ° C., 70 ° C./sec, 30 seconds for crystallization annealing (high-temperature instantaneous annealing), and 600 ° C., 0.8 ° C./sec, 60 minutes for crystal damage recovery annealing.
[0052]
FIG. 12 is a diagram comparing the ferroelectric characteristics of the BLT thin film formed by the instantaneous high-temperature annealing process according to the present embodiment with the ferroelectric characteristics of the BLT thin film formed by the conventional annealing process. The BLT thin film formed by the high-temperature instantaneous annealing process according to the present embodiment draws a slim hysteresis loop (has a large slope (response is fast) at a remanent polarization near 0) as compared with the BLT thin film obtained by the conventional annealing process. It was confirmed that the ferroelectric characteristics were improved. The reason why such a slim hysteresis loop is obtained is considered to be that the diffusion of the conductive material (which the present inventors presumed to be Ti) was suppressed by the high-temperature instantaneous annealing process.
[0053]
FIG. 13 is a diagram showing a comparison between the leak characteristics of the BLT thin film formed by the high-temperature instantaneous annealing process according to the present embodiment and the leak characteristics of the BLT thin film formed by the conventional annealing process. The BLT thin film formed by the instantaneous high-temperature annealing process according to the present embodiment has a significantly reduced leak current as compared with the BLT thin film obtained by the conventional annealing process, and it has been confirmed that the leak characteristics have been improved.
[0054]
As described above, the instantaneous high-temperature annealing process in the method for manufacturing an electronic device according to the present embodiment is very effective when manufacturing an electronic device that is susceptible to thermal damage when a heating process is required. It was experimentally confirmed that the electrical characteristics were greatly improved. Further, the instantaneous high-temperature annealing process according to the present embodiment is closely related to the metal-organic decomposition annealing and the crystal damage recovery annealing, and the metal-organic decomposition annealing contributes to the improvement of the ferroelectric characteristics. It can be seen that this contributes to the improvement of the leak current characteristics.
[0055]
According to the electronic device of the present invention, the lower electrode structure composed of the electrode layer, the nitride layer, and the adhesion layer effectively barriers oxygen, metal, and the like, and is strongly held by the base under the lower electrode structure. Thus, an electronic device with reduced thermal damage can be provided.
[0056]
In addition, by including any two components of titanium, chromium, aluminum, and silicon in the nitride layer, an electronic device with significantly reduced thermal damage can be provided.
[0057]
Furthermore, by using a ferroelectric material as the functional film structure, it is possible to provide an electronic device capable of reducing thermal damage most suitably.
[0058]
As described above, according to the electronic device manufacturing method according to the present embodiment, the crystallization annealing of the functional material forming the functional film structure is performed by the high-temperature instantaneous annealing, and the annealing temperature is set to the function of forming the functional film structure. By setting the temperature higher than the crystallization temperature of the material by 100 ° C. or higher, increasing the temperature rising rate by 10 ° C./second or more, and setting the annealing time to 10 minutes or less, the heat generated in the electronic device during the manufacturing process is reduced. It is possible to reduce mechanical damage and improve characteristics of the electronic device.
[0059]
The high-temperature instantaneous annealing is closely related to the metal-organic decomposition annealing and the crystal damage recovery annealing. The crystal damage recovery annealing temperature is lower than the crystallization temperature of the material forming the functional film structure, and the annealing time is longer than 30 minutes. By setting the value to less than or equal to minutes, the leakage current characteristics can be improved.
[0060]
Furthermore, by setting the annealing temperature of the organometallic decomposition annealing to be equal to or higher than the decomposition temperature of the organometallic material and equal to or lower than the crystallization temperature of the material forming the functional film structure, device characteristics, particularly, large remanent polarization in the case of a ferroelectric device, Device can be manufactured.
[0061]
In addition, by forming the lower electrode structure with the electrode layer, the nitride layer, and the adhesion layer, it is possible to provide a method of manufacturing an electronic device in which thermal damage is reduced and device characteristics are improved. Further, by forming the nitride layer by using a chemical reaction in which nitrogen is introduced, a nitride layer formed of three or more other components can be manufactured, and the barrier property against oxygen, metal, and the like is significantly improved. be able to.
[0062]
Although the embodiments have been described above, the present invention is not limited to these examples, and it goes without saying that various modifications are possible.
[0063]
【The invention's effect】
According to the present invention, it is possible to reduce damage to a device due to heat history when forming a ferroelectric material.
[Brief description of the drawings]
FIG. 1 is a sectional view showing a schematic structure of a ferroelectric capacitor according to an embodiment of the present invention.
FIG. 2 is a diagram showing oxygen barrier characteristics of an oxygen barrier layer according to one embodiment of the present invention.
FIG. 3 is a flowchart showing a process flow for forming a ferroelectric thin film according to one embodiment of the present invention.
FIG. 4 is a cross-sectional view showing a manufacturing process of the ferroelectric thin film according to one embodiment of the present invention.
FIG. 5 is a diagram showing the influence of a flashing temperature on the orientation of a BLT thin film according to an embodiment of the present invention.
FIG. 6 is a diagram showing the influence of the number of cycles of the sol-gel method on the ferroelectric properties of the BLT thin film according to one embodiment of the present invention.
FIG. 7 is a diagram showing the effect of recovery annealing on the ferroelectric properties of a BLT thin film according to one embodiment of the present invention.
FIG. 8 is a diagram showing the effect of recovery annealing on the leakage characteristics of a BLT thin film according to one embodiment of the present invention.
FIG. 9 is a diagram showing the influence of the recovery annealing temperature on the leak characteristics of the BLT thin film according to one embodiment of the present invention.
FIG. 10 is a diagram showing the effect of the recovery annealing time on the ferroelectric characteristics of the BLT thin film according to one embodiment of the present invention.
FIG. 11 is a diagram showing the effect of the calcination temperature on the ferroelectric properties of the BLT thin film according to one embodiment of the present invention.
FIG. 12 is a diagram comparing the ferroelectric characteristics of a BLT thin film formed by a flashing annealing process according to an embodiment of the present invention with the ferroelectric characteristics of a BLT thin film formed by a conventional annealing process.
FIG. 13 is a diagram comparing the leak characteristics of a BLT thin film formed by a flashing annealing process according to an embodiment of the present invention with the leak characteristics of a BLT thin film formed by a conventional annealing process.
[Explanation of symbols]
Reference Signs List 1 lower structure (silicon wafer, polycrystalline silicon plug, tungsten plug, etc.), 3 lower electrode structure, 3a Ti adhesion layer, 3b barrier metal layer, 3b-1 CrTiN layer, 3b-2 TiN layer, 3c: lower electrode (Pt), 5: ferroelectric thin film (BLT thin film), 7: upper electrode (Pt).

Claims

A laminated structure formed on the lower structure,
A barrier metal layer formed on the lower structure;
A lower electrode layer formed on the barrier metal layer;
A functional film formed on the lower electrode layer,
A laminated structure having an upper electrode layer formed on the functional film;

A capacitor structure formed on the lower structure,
A barrier metal layer formed on the lower structure;
A lower electrode layer formed on the barrier metal layer;
A ferroelectric film formed on the lower electrode layer;
A capacitor structure having an upper electrode layer formed on the ferroelectric film.

The structure according to claim 1, further comprising an adhesion layer formed between the barrier metal layer and the lower structure.

4. The structure according to claim 1, wherein the barrier metal layer includes a diffusion prevention film that prevents diffusion of constituent elements of the lower structure, and an oxygen permeation prevention film. 5.

2. The diffusion prevention film is a TiN layer, and the oxygen permeation prevention film is a film containing TiN and at least one element selected from Cr, Al and Si. The structure according to any one of the preceding claims.

The structure according to any one of claims 1 to 5, wherein the functional film or the ferroelectric film is a film having a thermal history in an oxygen atmosphere.

A barrier metal layer formed on the lower structure; a lower electrode layer formed on the barrier metal layer; and a ferroelectric film formed on the lower electrode layer. A capacitor structure constituting a ferroelectric memory device having a ferroelectric film having a high-temperature annealing history in an oxygen atmosphere and an upper electrode layer formed on the ferroelectric film,
The barrier metal layer has a TiN diffusion preventing film and an oxygen permeation preventing film for preventing diffusion of constituent elements from the lower structure, and the oxygen permeation preventing film is selected from TiN, Cr, Al and Si. A film containing at least one element to be formed.

The structure according to any one of claims 1 to 7, wherein the lower structure includes silicon or tungsten as a constituent element.

A laminated structure formed on the lower structure,
Forming a barrier metal layer on the lower structure;
Forming a lower electrode layer on the barrier metal layer;
Forming a functional film on the lower electrode layer;
Forming an upper electrode layer on the functional film, depositing an organic metal material of the functional film on the lower electrode, performing an organic metal decomposition annealing, performing a crystallization annealing, and recovering a crystal damage. Performing a step of annealing.
A method for manufacturing an electronic device, wherein the crystallization annealing step is a high-temperature instantaneous annealing step in an oxygen atmosphere.

The electronic device according to claim 9, wherein the step of forming the barrier metal layer includes a step of forming a diffusion prevention film for preventing diffusion of constituent elements from the lower structure, and a step of forming an oxygen permeation prevention film. Manufacturing method.

The method according to claim 9, wherein an annealing temperature in the high-temperature instantaneous annealing step is higher than a crystallization temperature of a material forming the functional film structure by 100 ° C. or more.

The method of manufacturing an electronic device according to any one of claims 9 to 11, wherein a temperature rising rate of the high-temperature instantaneous annealing is 10 ° C / sec or more.

The method for manufacturing an electronic device according to claim 9, wherein the annealing time of the high-temperature instantaneous annealing is 10 minutes or less.

14. The method according to claim 9, wherein an annealing temperature in the crystal damage recovery annealing step is equal to or lower than a crystallization temperature of a material forming the functional film structure. .

15. The method of manufacturing an electronic device according to claim 9, wherein an annealing time of the crystal damage recovery annealing step is 30 minutes or more and 60 minutes or less.

The annealing temperature of the organic metal decomposition annealing step is equal to or higher than the decomposition temperature of the organic metal material and equal to or lower than the crystallization temperature of the material forming the functional film structure, and the organic metal decomposition annealing step is performed a plurality of cycles. The method of manufacturing an electronic device according to claim 9.

17. The method according to claim 16, wherein a single annealing time in the step of performing the organic metal decomposition annealing step in a plurality of cycles is a time obtained by dividing a substantially total annealing time by the number of cycles. Electronic device manufacturing method.

18. The method of manufacturing an electronic device according to claim 9, wherein the diffusion prevention film and the oxygen permeation prevention film are formed by a continuous process of introducing nitrogen and performing a chemical reaction. .

The step of forming a barrier metal layer on the lower structure includes, from the lower structure side toward the upper electrode side, a TiN layer and at least one element selected from Cr, Al and Si in addition to TiN. The method for manufacturing an electronic device according to any one of claims 9 to 18, wherein the method is a step of forming a two-layer structure with a layer to which is added.

The step of forming a barrier metal layer on the lower structure increases the composition of at least one element selected from Cr, Al and Si with respect to TiN from the lower structure side toward the upper electrode side. 19. The method for manufacturing an electronic device according to claim 9, further comprising a step of forming the inclined structure by a reactive sputtering method.

A laminated structure formed on the lower structure,
Forming a barrier metal layer on the lower structure;
Forming a lower electrode layer on the barrier metal layer;
Forming a ferroelectric film on the lower electrode layer;
A step of forming an upper electrode layer on the ferroelectric film, a step of depositing an organometallic material of the ferroelectric film on the lower electrode layer, and performing an organometallic decomposition annealing under an oxygen atmosphere. Performing a crystallization anneal including a high-temperature instantaneous anneal, and performing a crystal damage recovery anneal.
In conjunction with the high-temperature instantaneous annealing condition, determine the organometallic decomposition annealing condition under conditions for improving the ferroelectric characteristics, and determine the crystal damage recovery annealing condition under conditions for improving leakage current characteristics. A method for manufacturing an electronic device, comprising: