JP2004146685A

JP2004146685A - Insulated gate semiconductor device and method for manufacturing the same

Info

Publication number: JP2004146685A
Application number: JP2002311461A
Authority: JP
Inventors: Hiromasa Omori; 大森　寛将
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2002-10-25
Filing date: 2002-10-25
Publication date: 2004-05-20

Abstract

<P>PROBLEM TO BE SOLVED: To provide a highly reliable insulating gate semiconductor element where the resistance rate of a polycide gate is low and to provide a method for manufacturing it. <P>SOLUTION: A gate insulating film 31 is formed on a semiconductor substrate 10, and a polysilicon film 211 is formed on the gate insulating film 31. The polysilicon film 211 and the exposed gate insulating film 31 are coated with a silicon nitride film, and an opening for forming a polycide structure is formed in the silicon nitride film, and a high melting point metal such as titanium is accumulated, and the high melting point metal is made to react with the polysilicon film 211 so that a silicide film 212 can be formed. As a result, a gate electrode 21 having a polycide structure is formed of the polysilicon film 211 and the silicide film 212, and the side face of the polysilicon film 211 is coated with the silicon nitride film. The upper face of the silicide film 212 is coated with an inter-layer insulating film 32 accumulated in a low temperature for preventing the composition or film quality of the silicide film 212 from being changed. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、絶縁ゲート型半導体素子およびその製造方法に関する。
【０００２】
【従来の技術】
絶縁ゲート型半導体素子のゲートは、多結晶シリコンや金属により形成される。多結晶シリコンを用いてゲートを形成する手法は、金属を用いてゲートを形成する手法に比べて、絶縁ゲート型半導体素子の実効チャネル長のコントロールをより正確に行える、等の利点を持つ。近時はこのような利点が着目されて、絶縁ゲート型半導体素子を製造する場合は、多結晶シリコンを用いてゲートを形成するのが一般的となっている。
【０００３】
その反面、多結晶シリコンからなるゲート（シリコンゲート）には、金属からなるゲートと比較して、抵抗率が大きい、等の改善すべき点がある。そこで、シリコンゲートの利点を活かしつつゲート抵抗率を小さくするための技術として、シリコンゲートを構成するポリシリコン膜に、シリサイド膜を積層する、といった技術が考えられている（例えば、特許文献１参照）。ポリシリコン膜とシリサイド膜との積層構造は、ポリサイド構造と呼ばれている。
【０００４】
【特許文献１】
特開平５−７５０４５号公報
【０００５】
従来、ポリサイド構造を有するゲート（ポリサイドゲート）を備えたＭＩＳＦＥＴ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型半導体素子の一種）は、例えば、以下図６（ａ）〜図７（ｊ）を参照して説明するような手順で製造されていた。
【０００６】
すなわち、まず、ｎ型半導体からなる半導体基板５０の下面にｎ型不純物を拡散して、図６（ａ）に示すように、ドレインのｎ^＋型領域５２を形成する。次に、半導体基板５０の上面に酸化処理等を施して、図６（ｂ）に示すように、ゲート絶縁膜５３を形成する。続いて、ゲート絶縁膜５３上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）等により、図６（ｃ）に示すようにポリシリコン膜５４を形成したうえで、このポリシリコン膜５４をエッチングして開口５５を設ける。
【０００７】
次に、ポリシリコン膜５４をセルフアラインマスクとして、ｐ型不純物を半導体基板５０の上面に拡散し、図６（ｄ）に示すように、ｐ型の半導体領域からなるベース領域５６を形成する。続いて、このポリシリコン膜５４をセルフアラインマスクとして用い、ｎ型不純物をベース領域５６に拡散し、図６（ｅ）に示すように、ｎ^＋型の半導体領域からなるソース領域５７を形成する。半導体基板５０のうち、ベース領域５６、ソース領域５７及びドレインのｎ^＋型領域５２を除いた部分が、ドレイン領域５１をなす。
【０００８】
次に、半導体基板５０の上面上に、ＣＶＤ等によって、図６（ｆ）に示すように、シリコン酸化膜５８を形成する。次に、シリコン酸化膜５８をエッチバックして、図７（ｇ）に示すように、ポリシリコン膜５４の側面にサイドウォール５９を形成する。次に、半導体基板５０の上面にスパッタリング等によって、図７（ｈ）に示すように、金属膜６０を形成する。次に、金属膜６０とポリシリコン膜５４とを熱処理等により化学反応させ、図７（ｉ）に示すように、シリサイド膜６１を形成する。次に、熱処理時に形成される金属酸化膜等を、エッチングにより除去し、ポリシリコン膜５４とシリサイド膜６１とからなるゲート電極を形成する。次に、半導体基板５０の上面上に、ＣＶＤ等により、図７（ｊ）に示すように、シリサイド膜６１の表面を被覆するシリコン酸化膜６２を形成する。なお、サイドウォール５９はシリコン酸化膜からなるので、シリコン酸化膜６２の一部となる。
【０００９】
【発明が解決しようとする課題】
シリサイド膜を被覆するシリコン酸化膜は、電気的・物性的な特性が安定していないと、絶縁破壊等を起こしやすい。このため、従来の製造過程では、シリサイド膜を被覆するシリコン酸化膜の絶縁破壊等を起こしにくくするため、例えば９５０℃程度の熱処理を施して、シリコン酸化膜の特性を安定させていた。
【００１０】
しかし、一般にシリサイド膜は、形成されたあと加熱されて一定の高温になると、化学量論的組成や膜質が変化して抵抗率が大きくなる。
このため、上述の製造過程では、シリサイド膜を被覆するシリコン酸化膜の特性を安定させるための上述の熱処理の結果、シリサイド膜の抵抗率が大きくなり、完成した絶縁ゲート型半導体素子は、ゲートの抵抗率が高い、損失の大きな素子となってしまっていた。
【００１１】
一方、シリサイド膜の抵抗率を低く保つためにこの熱処理を行わないようにすると、シリサイド膜を被覆するシリコン酸化膜は絶縁破壊を起こしやすい状態のままとなるので、信頼性の高い絶縁ゲート型半導体素子を得ることが困難である。
【００１２】
本発明は、上記実状に鑑みてなされたもので、抵抗率が低いポリサイドゲートを備えている絶縁ゲート型半導体素子およびその製造方法を提供することを目的とする。
また、本発明は信頼性が高い絶縁ゲート型半導体素子およびその製造方法を提供することを他の目的とする。
【００１３】
【課題を解決するための手段】
前記の課題を解決するため、本発明の第１の観点に係る絶縁ゲート型半導体素子の製造方法は、
ゲート領域をなす半導体基板と、当該ゲート領域上に形成されるゲート絶縁膜と、当該ゲート絶縁膜上に形成されるシリコン膜及び当該シリコン膜上に形成されるシリサイド膜からなるゲート電極と、より構成される絶縁ゲート型半導体素子の製造方法であって、
前記半導体基板、前記ゲート絶縁膜、及び前記ゲート絶縁膜のうち前記ゲート電極に接する部分を被覆する前記シリコン膜を用意する工程と、
前記シリコン膜、及び、前記ゲート絶縁膜のうち前記シリコン膜に被覆されていない部分を被覆する第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に、前記シリコン膜のうち前記ゲート電極となる部分を露出させるための開口部を設ける工程と、
前記シリコン膜のうち前記開口部を介して露出している部分を被覆する金属膜を形成する工程と、
前記金属膜と前記シリコン膜とを反応させて前記シリサイド膜を形成することにより、前記ゲート電極を形成する工程と、
を含むことを特徴とする。
【００１４】
このような製造方法で製造された絶縁ゲート型半導体素子は、ゲート電極のシリコン膜のうち、ゲート絶縁膜やシリサイド膜に接しない部分が、第２の絶縁膜で絶縁される。
第２の絶縁膜は、シリサイド膜が形成される前に形成されるので、任意の手法を用いて、シリサイド膜の抵抗率に影響を与えることなく形成できる。このため、ゲート電極の抵抗率が低く保たれる。
また、このような製造方法では、第２の絶縁膜の特性の選択の自由度が高くなるので、ゲート電極について十分良好な絶縁性が確保できる。従って、このような製造方法で製造された絶縁ゲート型半導体素子は、信頼性を高く保てる。
【００１５】
前記絶縁ゲート型半導体素子の製造方法は、前記シリサイド膜の抵抗率が実質的に上昇しないレベルのエネルギーを用いて第３の絶縁膜を堆積することにより、前記シリサイド膜を被覆する工程を更に含んでいてもよい。
あるいは、前記絶縁ゲート型半導体素子の製造方法は、テトラエチルオルソシリケートを原料ガスとして４００℃以下の温度で第３の絶縁膜を堆積することにより、前記シリサイド膜を被覆する工程を更に含んでいてもよい。
これらの工程では、シリサイド膜の抵抗率が実質的に上昇させることなく第３の絶縁膜が堆積されるので、ゲート電極の抵抗率を低く保ちながらゲート電極を保護することができる。
【００１６】
前記絶縁ゲート型半導体素子の製造方法では、第２の絶縁膜は、第３の絶縁膜が形成される前に形成されるので、前記第３の絶縁膜を形成する前に、前記第２の絶縁膜に、前記第３の絶縁膜の堆積に用いるエネルギーより高いエネルギーを用いて熱処理を施す工程を更に含んでいてもよい。
【００１７】
なお、前記金属膜は、例えば、高融点金属から構成される。高融点金属は、例えば、チタン、モリブデン、タングステン等である。
【００１８】
また、本発明の第２の観点に係る絶縁ゲート型半導体素子は、
ゲート領域をなす半導体基板と、当該ゲート領域上に形成されるゲート絶縁膜と、当該ゲート絶縁膜上に形成されるシリコン膜及び当該シリコン膜上に形成されるシリサイド膜からなるゲート電極と、より構成される絶縁ゲート型半導体素子であって、
前記シリコン膜、及び、前記ゲート絶縁膜のうち前記シリコン膜に被覆されていない部分を被覆しており、前記シリコン膜のうち前記ゲート電極となる部分を露出させるための開口部を有する第２の絶縁膜を備えており、
前記シリサイド膜は、前記シリコン膜のうち前記開口部を介して露出している部分を被覆する金属膜を形成して、当該金属膜と前記シリコン膜とを反応させることにより形成されたものである、
ことを特徴とする。
【００１９】
このような絶縁ゲート型半導体素子においては、ゲート電極のシリコン膜のうち、ゲート絶縁膜やシリサイド膜に接しない部分が、第２の絶縁膜で絶縁される。
第２の絶縁膜は、シリサイド膜が形成される前に形成されたものであるので、任意の手法を用いて、シリサイド膜の抵抗率に影響を与えることなく形成される。このため、ゲート電極の抵抗率が低く保たれる。
また、シリサイド膜が形成される前に形成される第２の絶縁膜は、特性の選択の自由度が高いので、ゲート電極について十分良好な絶縁性が確保できる。従って、このような絶縁ゲート型半導体素子は、信頼性を高く保てる。
【００２０】
前記絶縁ゲート型半導体素子は、前記シリサイド膜の抵抗率が実質的に上昇しないレベルのエネルギーを用いて、前記シリサイド膜を被覆するように堆積された第３の絶縁膜を更に備えていてもよい。
あるいは、前記絶縁ゲート型半導体素子は、テトラエチルオルソシリケートを原料ガスとして４００℃以下の温度で、前記シリサイド膜を被覆するように堆積された第３の絶縁膜を更に備えていてもよい。
第３の絶縁膜は、シリサイド膜の抵抗率が実質的に上昇させることなく堆積されるので、このような絶縁ゲート型半導体素子のゲート電極は、抵抗率を低く保ちながら、第３の絶縁膜により保護される。
【００２１】
第２の絶縁膜は、第３の絶縁膜が形成される前に形成されるので、前記第２の絶縁膜には、前記第３の絶縁膜を形成する前に、前記第３の絶縁膜の堆積に用いるエネルギーより高いエネルギーを用いた熱処理が施されていてもよい。
また、前記金属膜は、例えば高融点金属から構成されていればよい。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態に係る絶縁ゲート型半導体素子およびその製造方法について、二重拡散構造を有する絶縁ゲート型電界効果トランジスタ（以下、ＭＩＳＦＥＴ：Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）を例とし、図面を参照して詳細に説明する。
【００２３】
このＭＩＳＦＥＴは、図１に断面を示すように、半導体基板１０と、ゲート絶縁膜３１と、層間絶縁膜３２と、ゲート電極２１と、ソース電極２２と、ドレイン電極２３とから構成されている。
【００２４】
半導体基板１０は、ベース領域１２と、ソース領域１３と、ドレイン領域１１とを備えている。
半導体基板１０は、リン（Ｐ）、ヒ素（Ａｓ）等のｎ型不純物を含んだｎ型の半導体からなる。半導体基板１０のうち、ベース領域１２と、ソース領域１３とを除いた部分が、ドレイン領域１１を構成している。
【００２５】
ベース領域１２は、半導体基板１０の上面にボロン（Ｂ）、ガリウム（Ｇａ）等のｐ型不純物を拡散して形成された、ｐ型の半導体領域から構成されている。
【００２６】
ソース領域１３は、ベース領域１２にｎ型不純物を拡散して形成された、ｎ型不純物の不純物濃度が半導体基板１０の当初の不純物濃度より高いｎ^＋型の半導体領域から構成されている。
【００２７】
なお、ドレイン領域１１のうち半導体基板１０の下面の表面領域にも、ｎ型不純物を拡散して形成された、ドレインのｎ^＋型領域１４が形成されている。
【００２８】
ゲート電極２１は、導電性の多結晶シリコン膜（ポリシリコン膜）２１１と、シリサイド膜２１２とから構成されているポリサイド構造を備えている。
このうち、ポリシリコン膜２１１は、後述するゲート絶縁膜３１上に形成されている。一方、シリサイド膜２１２は、例えば、チタンとシリコンとの化合物からなり、ポリシリコン膜２１１に形成されている。
【００２９】
このようにポリシリコン膜２１１とシリサイド膜２１２とから構成されているポリサイド構造のゲート電極２１と、後述のゲート絶縁膜３１とがこのＭＩＳＦＥＴの絶縁型のゲートを構成している。
【００３０】
ソース電極２２は、アルミニウム、銅等の導体から構成されており、ゲート絶縁膜３１の後述する開口３３と、層間絶縁膜３２の後述する開口３４とを介して、ベース領域１２とソース領域１３とに接続されている。
【００３１】
ドレイン電極２３は、アルミニウム、銅等の導体から構成されており、ドレインのｎ＋型領域１４上（半導体基板１０の下面上）に形成されていて、ドレインのｎ^＋型領域１４に接続されている。
【００３２】
ゲート絶縁膜３１は、シリコン酸化膜等から構成されており、半導体基板１０の上面の、２つのソース領域１３（及びベース領域１２）を挟む表面部分に形成されている。
【００３３】
層間絶縁膜３２は、シリコン窒化膜やシリコン酸化膜等から構成されており、ゲート電極２１と後述するソース電極２２とを絶縁するように形成されている。
この実施の形態では、この層間絶縁膜３２のうち、ゲート電極２１の表面の縁端から側面にかけてを被覆している部分は、例えばシリコン窒化膜から構成されており、ゲート電極２１の絶縁のみならず、後述するこのＭＩＳＦＥＴの製造の過程において、ポリシリコン膜２１１の形状に合わせてシリサイド膜２１２を成形するための型枠の役割をも果たしている。
【００３４】
一方、層間絶縁膜３２のうち、シリサイド膜２１２の表面を被覆している部分は、シリコン酸化膜等から構成されている。この部分は、シリサイド膜２１２が形成された後にこのシリサイド膜２１２に積層され、ゲート電極２１を密封する層間絶縁膜３２の蓋の役割を果たす。
【００３５】
層間絶縁膜３２を構成するシリコン酸化膜は、シリサイド膜２１２の化学量論的組成（ストイキオメトリ）を実質的に変化させないようなレベルのエネルギーを利用する気相成長等により形成される。
この結果、シリサイド膜２１２は、シリサイド膜２１２が形成された当初の化学量論的組成や膜質を維持し、従って、形成された当初の抵抗率を維持している状態にある。
【００３６】
なお、図示するように、ベース領域１２とソース領域１３とがソース電極２２と接続できるように、ゲート絶縁膜３１と層間絶縁膜３２とには、それぞれ、開口３３と開口３４とが設けられている。
【００３７】
このＭＩＳＦＥＴのゲートに、所定のスレッショルド電圧に達するゲート電圧が印加されると、ゲート絶縁膜３１の直下のベース領域１２やドレイン領域１１にはｎチャネルが形成される。この結果、ゲート電圧に応じたドレイン電流が、ソース電極２２から、ソース領域１３、ｎチャネル及びドレイン領域１１を順に経て、ドレイン電極２３へと流れる。
【００３８】
次に、このＭＩＳＦＥＴを製造する手順について、図１、図２（ａ）〜図５（ｌ）を参照して詳細に説明する。なお、以下に説明する手順は一例であり、同様の結果が得られるのであれば、いかなる手順であってもよい。
【００３９】
まず、図２（ａ）に示すように、ｎ型の半導体からなる半導体基板１０の下面にｎ型の不純物を拡散して、半導体基板１０よりもｎ型不純物の濃度の高いドレインのｎ^＋型領域１４を形成する。
【００４０】
次に、この半導体基板１０の上面上に熱酸化を施し、図２（ｂ）に示すように、シリコン酸化膜４０を形成する。このシリコン酸化膜４０が、後にゲート絶縁膜３１を形成する。
【００４１】
続いて、シリコン酸化膜４０上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長）等によって、図２（ｃ）に示すように、ポリシリコン膜２１１を形成したうえで、このポリシリコン膜２１１をエッチングして開口４１を形成する。
【００４２】
次に、ポリシリコン膜２１１をセルフアラインマスクとして、ｐ型不純物をドレイン領域１１に添加したうえで拡散させて、図３（ｄ）に示すように、ベース領域１２を形成する。
【００４３】
引き続きポリシリコン膜２１１をセルフアラインマスクとして、ｎ型の不純物をｐ型のベース領域１２に添加したうえで拡散させて、図３（ｅ）に示すように、ｎ型のドリフト領域よりも不純物濃度の高いｎ^＋型のソース領域１３を形成する。
【００４４】
次に、この半導体基板１０の一面上に、ＣＶＤ等によって、図３（ｆ）に示すように、シリコン酸化膜４０とポリシリコン膜２１１とを被覆するようなシリコン窒化膜４２を形成する。続いて、このシリコン窒化膜４２の電気的・物性的な特性を安定化させるため、このシリコン窒化膜４２に、９５０℃程度でのリフロー処理（熱処理）を施す。シリコン窒化膜４２は、上述した層間絶縁膜３２のうち、ゲート電極２１の表面縁端から側面にかけてを被覆する部分となる。
【００４５】
リフロー処理に続いて、シリコン窒化膜４２をエッチングして、図４（ｇ）に示すように、シリサイド膜２１２を形成したい部分のポリシリコン膜２１１が露出するような開口４３を設ける。
【００４６】
次に、ＰＶＤ（Ｐｈｙｓｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）等によって、例えばチタンなどの高融点金属を堆積することにより、図４（ｈ）に示すように、シリコン窒化膜４２と開口４３とを被覆するような金属膜４４を形成する。
【００４７】
次に、金属膜４４を加熱して例えば８００℃程度とすることにより、金属膜４４とポリシリコン膜２１１とを化学的に反応させ、図４（ｉ）に示すように、シリサイド膜２１２を形成する。そして、シリコン窒化膜４２上に残存する金属膜４４（図示せず）や、化学反応によってシリコン窒化膜４２上に形成される金属窒化膜（図示せず）をエッチングし、ポリシリコン膜２１１とシリサイド膜２１２とから構成されるゲート電極２１の形状を形成する。
【００４８】
次に、図５（ｊ）に示すように、シリコン酸化膜４５を、シリコン窒化膜４２とシリサイド膜２１２とを被覆するように常圧ＣＶＤ等により形成する。シリコン酸化膜４５は、上述の層間絶縁膜３２のうちの、シリサイド膜２１２を被覆する部分となる。
【００４９】
シリコン酸化膜４５の原料ガスとして、例えばＴＥＯＳ（Ｔｅｔｒａ　Ｅｔｈｙｌ　Ｏｒｔｈｏ　Ｓｉｌｉｃａｔｅ）を用いると、４００℃以下の温度でシリコン酸化膜４５を形成することができる。このような範囲の温度では、シリサイド膜２１２の化学量論的組成や膜質は実質的に変化しない。
【００５０】
次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈ）等によって、図５（ｋ）に示すように、シリコン酸化膜４５の表面を平坦化する。続いて、シリコン酸化膜４５、シリコン酸化膜４２に、エッチング等によって、図５（ｌ）に示すように、開口３４を設ける。さらに、シリコン窒化膜４２とシリコン酸化膜４０とをエッチングして、図５（ｌ）に示すように、開口３３を設ける。
この結果、ゲート電極２１と対向するゲート絶縁膜３１が成形され、またゲート電極２１を被覆する層間絶縁膜３２が成形される。
【００５１】
続いて、半導体基板１０の一面上に、ＰＶＤ等によって、開口３３を介してベース領域１２およびソース領域１３に接続されるようなソース電極２２を形成する。また、半導体基板１０の他面上に、ＰＶＤ等によって、ドレインのｎ^＋型領域１４に接続されるドレイン電極２３を形成する。
以上の工程を経て、本実施の形態のＭＩＳＦＥＴが形成される。
【００５２】
以上説明したように、上述の製造工程では、シリサイド膜２１２の化学量論的組成や膜質が実質的に変化しないような条件下でシリコン酸化膜４５をシリサイド膜２１２上に形成している。このため、シリサイド膜２１２の化学量論的組成は、シリサイド膜２１２が形成された当初の化学量論的組成及び膜質を保ち、従って、シリサイド膜２１２が形成された当初の抵抗率を維持している状態にある。
【００５３】
一般にシリサイド膜は、形成されたあと加熱されて一定の高温になると、化学量論的組成や膜質が変化して抵抗率が大きくなる。しかし、本実施の形態では、シリサイド膜２１２は、形成された当初の化学量論的組成や膜質を維持しているため、抵抗率も、シリサイド膜２１２が形成された当初の値を維持している。このため、本実施の形態におけるシリサイド膜２１２は、従来の技術で製造されたシリサイド膜より抵抗率が小さい。従って、本実施の形態では、従来より抵抗率が低いポリサイドゲートを備えたＭＩＳＦＥＴを形成することができる。
【００５４】
なお、以上説明した手順で製造したＭＩＳＦＥＴでは、ゲート電極２１を被覆するシリコン酸化膜４５は、従来の手法においては施されていた９５０℃程度の熱処理を経ていないため、絶縁破壊を起こしやすい膜質を有している。しかし、ゲート電極２１の側面は、緻密で良好な膜質を持つシリコン窒化膜４２によって被覆されているので、ゲート−ソース間の漏洩電流等の発生を抑えるに十分な絶縁性は確保されている。従って、本実施の形態のＭＩＳＦＥＴは、信頼性も良好である。
【００５５】
なお、本発明は、上記実施の形態に限られず、種々の変形および応用が可能である。例えば、上記実施の形態では、ｎ型半導体からなる半導体基板１０を用いて、ｎチャネルＭＩＳＦＥＴを形成した。しかし、これに限らず、ｐ型半導体からなる半導体基板１０を用い、ソース及びドレインがｐ型、ベースがｎ型のｐチャネルＭＩＳＦＥＴを形成してもよい。
【００５６】
また、上記実施の形態では、ＴＥＯＳを用いた常圧ＣＶＤによりシリサイド膜の表面を被覆する絶縁膜としてシリコン酸化膜４５を形成する一例を説明した。しかし、シリサイド膜２１２の抵抗率が実質的に変わってしまわないレベルの熱エネルギーを利用するならば、絶縁膜の種類、原料ガスの種類等はいかなるものであっても差し支えない。また、シリサイド膜２１２の抵抗率が実質的に変わってしまわないレベルのエネルギーを利用するのであれば、例えばプラズマＣＶＤ等の手法を用いてもよい。
【００５７】
あるいは、シリサイド膜２１２の金属元素はチタンを例にしたが、これに限定されず、モリブデン、タングステン等の耐熱性のある高融点金属でもよい。
【００５８】
さらには、上記実施の形態の絶縁ゲート型半導体素子は、ＭＩＳＦＥＴに限定されず、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等、ポリサイド構造を有するゲートを備える他の任意の絶縁ゲート型半導体素子であってもよい。
【００５９】
また、本実施の形態のＭＩＳＦＥＴは必ずしも二重拡散構造を有する必要はない。従って、例えば、図２〜図５を参照して上述した製造過程において、半導体基板１０をｐ型の半導体からなるものとし、ベース領域１２、ドレインのｎ^＋型領域１４及びドレイン電極２３の形成を省き、ソース電極２２に代えて、１個のゲート絶縁膜３１の両端に接する２個のソース領域１３に個別に接続される２個の電極を形成して、その一方をソース電極、他方をドレイン電極としてもよい。こうすることにより、二重拡散構造を有しない、本発明の実施の形態のｎチャネルＭＩＳＦＥＴが構成される。
【００６０】
【発明の効果】
以上説明したように、本発明によれば、抵抗率が低いポリサイドゲートを備えた絶縁ゲート型半導体素子およびその製造方法を提供することができる。
また、本発明によれば、信頼性が高い絶縁ゲート型半導体素子およびその製造方法を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかるＭＩＳＦＥＴの断面構成を示す図である。
【図２】図１に示すＭＩＳＦＥＴの製造過程を説明する図である。
【図３】図２が示すＭＩＳＦＥＴの製造過程の続きを説明する図である。
【図４】図３が示すＭＩＳＦＥＴの製造過程の続きを説明する図である。
【図５】図４が示すＭＩＳＦＥＴの製造過程の続きを説明する図である。
【図６】従来のＭＩＳＦＥＴの製造過程の一例の前半を示す図である。
【図７】従来のＭＩＳＦＥＴの製造過程の一例の後半を示す図である。
【符号の説明】
１０　半導体基板
１１　ドレイン領域
１２　ベース領域
１３　ソース領域
１４　ドレインのｎ^＋型領域
２１　ゲート電極
２２　ソース電極
２３　ドレイン電極
３１　ゲート絶縁膜
３２　層間絶縁膜
３３、３４　開口[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an insulated gate semiconductor device and a method for manufacturing the same.
[0002]
[Prior art]
The gate of the insulated gate semiconductor element is formed of polycrystalline silicon or metal. The method of forming a gate using polycrystalline silicon has an advantage that the effective channel length of an insulated gate semiconductor element can be controlled more accurately than the method of forming a gate using metal. Recently, attention has been paid to such advantages, and in the case of manufacturing an insulated gate semiconductor element, it is common to form a gate using polycrystalline silicon.
[0003]
On the other hand, gates made of polycrystalline silicon (silicon gates) have points to be improved, such as higher resistivity than gates made of metal. Therefore, as a technique for reducing the gate resistivity while taking advantage of the silicon gate, a technique of stacking a silicide film on a polysilicon film forming the silicon gate has been considered (for example, see Patent Document 1). ). The stacked structure of the polysilicon film and the silicide film is called a polycide structure.
[0004]
[Patent Document 1]
JP-A-5-75045
Conventionally, a MISFET (Metal Insulator Field Effect Transistor: a kind of insulated gate semiconductor device) provided with a gate having a polycide structure (polycide gate) is described below with reference to FIGS. 6A to 7J, for example. It was manufactured according to the procedure described below.
[0006]
That is, first, an n-type impurity is diffused into the lower surface of the semiconductor substrate 50 made of an n-type semiconductor to form an n ⁺ -type drain region 52 as shown in FIG. Next, an oxidation process or the like is performed on the upper surface of the semiconductor substrate 50 to form a gate insulating film 53 as shown in FIG. Subsequently, a polysilicon film 54 is formed on the gate insulating film 53 by CVD (Chemical Vapor Deposition) or the like as shown in FIG. 6C, and the polysilicon film 54 is etched to form an opening 55. Provide.
[0007]
Next, using the polysilicon film 54 as a self-alignment mask, a p-type impurity is diffused into the upper surface of the semiconductor substrate 50 to form a base region 56 made of a p-type semiconductor region as shown in FIG. Subsequently, using this polysilicon film 54 as a self-aligned mask, an n-type impurity is diffused into the base region 56 to form a source region 57 made of an n ⁺ type semiconductor region as shown in FIG. . A portion of the semiconductor substrate 50 excluding the base region 56, the source region 57, and the n ⁺ -type drain region 52 constitutes the drain region 51.
[0008]
Next, as shown in FIG. 6F, a silicon oxide film 58 is formed on the upper surface of the semiconductor substrate 50 by CVD or the like. Next, the silicon oxide film 58 is etched back to form a sidewall 59 on the side surface of the polysilicon film 54 as shown in FIG. Next, as shown in FIG. 7H, a metal film 60 is formed on the upper surface of the semiconductor substrate 50 by sputtering or the like. Next, the metal film 60 and the polysilicon film 54 are chemically reacted by heat treatment or the like to form a silicide film 61 as shown in FIG. Next, the metal oxide film and the like formed at the time of the heat treatment are removed by etching to form a gate electrode composed of the polysilicon film 54 and the silicide film 61. Next, as shown in FIG. 7J, a silicon oxide film 62 covering the surface of the silicide film 61 is formed on the upper surface of the semiconductor substrate 50 by CVD or the like. Since the sidewall 59 is made of a silicon oxide film, it becomes a part of the silicon oxide film 62.
[0009]
[Problems to be solved by the invention]
The silicon oxide film covering the silicide film is liable to cause dielectric breakdown and the like if the electrical and physical properties are not stable. For this reason, in the conventional manufacturing process, a heat treatment at, for example, about 950 ° C. is performed to stabilize the characteristics of the silicon oxide film in order to prevent dielectric breakdown or the like of the silicon oxide film covering the silicide film.
[0010]
However, in general, when a silicide film is formed and then heated to a certain high temperature, the stoichiometric composition and film quality change and the resistivity increases.
For this reason, in the above-described manufacturing process, as a result of the above-described heat treatment for stabilizing the characteristics of the silicon oxide film covering the silicide film, the resistivity of the silicide film increases, and the completed insulated gate semiconductor device has The device had a high resistivity and a large loss.
[0011]
On the other hand, if this heat treatment is not performed to keep the resistivity of the silicide film low, the silicon oxide film covering the silicide film remains in a state where dielectric breakdown is likely to occur. It is difficult to obtain a device.
[0012]
The present invention has been made in view of the above circumstances, and has as its object to provide an insulated gate semiconductor device having a polycide gate having a low resistivity and a method of manufacturing the same.
It is another object of the present invention to provide a highly reliable insulated gate semiconductor device and a method for manufacturing the same.
[0013]
[Means for Solving the Problems]
In order to solve the above problems, a method for manufacturing an insulated gate semiconductor device according to a first aspect of the present invention includes:
A semiconductor substrate forming a gate region, a gate insulating film formed on the gate region, a silicon film formed on the gate insulating film, and a gate electrode formed of a silicide film formed on the silicon film, A method of manufacturing an insulated gate semiconductor device, comprising:
The semiconductor substrate, the gate insulating film, and the step of preparing the silicon film covering a portion of the gate insulating film that contacts the gate electrode,
A step of forming a second insulating film covering the silicon film, and a portion of the gate insulating film that is not covered with the silicon film;
Providing an opening in the second insulating film to expose a portion of the silicon film to be the gate electrode;
Forming a metal film covering a portion of the silicon film exposed through the opening;
Forming the gate electrode by reacting the metal film and the silicon film to form the silicide film;
It is characterized by including.
[0014]
In the insulated gate semiconductor device manufactured by such a manufacturing method, a portion of the silicon film of the gate electrode that is not in contact with the gate insulating film or the silicide film is insulated by the second insulating film.
Since the second insulating film is formed before the silicide film is formed, the second insulating film can be formed using an arbitrary method without affecting the resistivity of the silicide film. Therefore, the resistivity of the gate electrode is kept low.
In addition, in such a manufacturing method, since the degree of freedom in selecting the characteristics of the second insulating film is increased, a sufficiently good insulating property for the gate electrode can be secured. Therefore, the insulated gate semiconductor device manufactured by such a manufacturing method can maintain high reliability.
[0015]
The method for manufacturing an insulated gate semiconductor device further includes a step of coating the silicide film by depositing a third insulating film using energy at a level at which the resistivity of the silicide film does not substantially increase. You may go out.
Alternatively, the method for manufacturing an insulated gate semiconductor device may further include a step of coating the silicide film by depositing a third insulating film at a temperature of 400 ° C. or less using tetraethyl orthosilicate as a source gas. Good.
In these steps, since the third insulating film is deposited without substantially increasing the resistivity of the silicide film, the gate electrode can be protected while keeping the resistivity of the gate electrode low.
[0016]
In the method for manufacturing an insulated gate semiconductor device, the second insulating film is formed before the third insulating film is formed. Therefore, the second insulating film is formed before the third insulating film is formed. The method may further include a step of performing a heat treatment on the insulating film using energy higher than the energy used for depositing the third insulating film.
[0017]
The metal film is made of, for example, a high melting point metal. The refractory metal is, for example, titanium, molybdenum, tungsten or the like.
[0018]
Further, the insulated gate semiconductor device according to the second aspect of the present invention includes:
A semiconductor substrate forming a gate region, a gate insulating film formed on the gate region, a silicon film formed on the gate insulating film, and a gate electrode formed of a silicide film formed on the silicon film, An insulated gate semiconductor device comprising:
The silicon film, and a second portion which covers a portion of the gate insulating film that is not covered with the silicon film and has an opening for exposing a portion to be the gate electrode in the silicon film. It has an insulating film,
The silicide film is formed by forming a metal film covering a portion of the silicon film exposed through the opening, and reacting the metal film with the silicon film. ,
It is characterized by the following.
[0019]
In such an insulated gate semiconductor device, a portion of the silicon film of the gate electrode that is not in contact with the gate insulating film or the silicide film is insulated by the second insulating film.
Since the second insulating film is formed before the silicide film is formed, it is formed by using an arbitrary method without affecting the resistivity of the silicide film. Therefore, the resistivity of the gate electrode is kept low.
In addition, since the second insulating film formed before the silicide film is formed has a high degree of freedom in selecting characteristics, it is possible to ensure a sufficiently good insulating property for the gate electrode. Therefore, such an insulated gate semiconductor device can maintain high reliability.
[0020]
The insulated gate semiconductor device may further include a third insulating film deposited so as to cover the silicide film using energy at a level at which the resistivity of the silicide film does not substantially increase. .
Alternatively, the insulated gate semiconductor device may further include a third insulating film deposited so as to cover the silicide film at a temperature of 400 ° C. or less using tetraethyl orthosilicate as a source gas.
Since the third insulating film is deposited without substantially increasing the resistivity of the silicide film, the gate electrode of such an insulated gate semiconductor device can be formed while keeping the resistivity low. Protected by
[0021]
Since the second insulating film is formed before the third insulating film is formed, the second insulating film is formed on the third insulating film before the third insulating film is formed. A heat treatment using energy higher than the energy used for the deposition of silicon may be performed.
The metal film may be made of, for example, a high melting point metal.
[0022]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an insulated gate semiconductor device and a method of manufacturing the same according to an embodiment of the present invention will be described with reference to an example of an insulated gate field effect transistor (MISFET: Metal Insulator Semiconductor Effect Transistor) having a double diffusion structure. This will be described in detail with reference to FIG.
[0023]
As shown in FIG. 1, the MISFET includes a semiconductor substrate 10, a gate insulating film 31, an interlayer insulating film 32, a gate electrode 21, a source electrode 22, and a drain electrode 23.
[0024]
The semiconductor substrate 10 includes a base region 12, a source region 13, and a drain region 11.
The semiconductor substrate 10 is made of an n-type semiconductor containing n-type impurities such as phosphorus (P) and arsenic (As). A portion of the semiconductor substrate 10 excluding the base region 12 and the source region 13 constitutes the drain region 11.
[0025]
The base region 12 is formed of a p-type semiconductor region formed by diffusing a p-type impurity such as boron (B) and gallium (Ga) on the upper surface of the semiconductor substrate 10.
[0026]
The source region 13 is formed of an n ⁺ -type semiconductor region formed by diffusing an n-type impurity into the base region 12 and having an impurity concentration of the n-type impurity higher than the initial impurity concentration of the semiconductor substrate 10.
[0027]
An n ⁺ -type drain region 14 formed by diffusing an n-type impurity is also formed in the surface region of the drain region 11 on the lower surface of the semiconductor substrate 10.
[0028]
The gate electrode 21 has a polycide structure composed of a conductive polycrystalline silicon film (polysilicon film) 211 and a silicide film 212.
Among them, the polysilicon film 211 is formed on a gate insulating film 31 described later. On the other hand, the silicide film 212 is made of, for example, a compound of titanium and silicon, and is formed on the polysilicon film 211.
[0029]
Thus, the gate electrode 21 having the polycide structure composed of the polysilicon film 211 and the silicide film 212 and the gate insulating film 31 to be described later constitute an insulating gate of the MISFET.
[0030]
The source electrode 22 is made of a conductor such as aluminum or copper. The source electrode 22 is connected to the base region 12 and the source region 13 through an opening 33 described later in the gate insulating film 31 and an opening 34 described later in the interlayer insulating film 32. It is connected to the.
[0031]
The drain electrode 23 is formed of a conductor such as aluminum or copper, is formed on the drain n + -type region 14 (on the lower surface of the semiconductor substrate 10), and is connected to the drain n ⁺ -type region 14. .
[0032]
The gate insulating film 31 is made of a silicon oxide film or the like, and is formed on the upper surface of the semiconductor substrate 10 on a surface portion sandwiching the two source regions 13 (and the base region 12).
[0033]
The interlayer insulating film 32 is formed of a silicon nitride film, a silicon oxide film, or the like, and is formed so as to insulate the gate electrode 21 from a source electrode 22 described later.
In this embodiment, a portion of the interlayer insulating film 32 covering the edge to the side surface of the surface of the gate electrode 21 is made of, for example, a silicon nitride film. In the process of manufacturing the MISFET, which will be described later, the MISFET also serves as a mold for forming the silicide film 212 according to the shape of the polysilicon film 211.
[0034]
On the other hand, a portion of the interlayer insulating film 32 that covers the surface of the silicide film 212 is made of a silicon oxide film or the like. This portion is laminated on the silicide film 212 after the silicide film 212 is formed, and functions as a lid of the interlayer insulating film 32 for sealing the gate electrode 21.
[0035]
The silicon oxide film forming the interlayer insulating film 32 is formed by vapor phase growth or the like using energy at a level that does not substantially change the stoichiometric composition (stoichiometry) of the silicide film 212.
As a result, the silicide film 212 maintains the stoichiometric composition and film quality at the time when the silicide film 212 was formed, and thus maintains the resistivity at the time when the silicide film 212 was formed.
[0036]
As shown, openings 33 and 34 are provided in the gate insulating film 31 and the interlayer insulating film 32, respectively, so that the base region 12 and the source region 13 can be connected to the source electrode 22. I have.
[0037]
When a gate voltage reaching a predetermined threshold voltage is applied to the gate of the MISFET, an n-channel is formed in the base region 12 and the drain region 11 immediately below the gate insulating film 31. As a result, a drain current according to the gate voltage flows from the source electrode 22 to the drain electrode 23 through the source region 13, the n-channel, and the drain region 11 in this order.
[0038]
Next, a procedure for manufacturing the MISFET will be described in detail with reference to FIGS. 1 and 2A to 5L. The procedure described below is an example, and any procedure may be used as long as a similar result is obtained.
[0039]
First, as shown in FIG. 2A, an n-type impurity is diffused into a lower surface of a semiconductor substrate 10 made of an n-type semiconductor, and an n ⁺ -type A region 14 is formed.
[0040]
Next, thermal oxidation is performed on the upper surface of the semiconductor substrate 10 to form a silicon oxide film 40 as shown in FIG. The silicon oxide film 40 forms the gate insulating film 31 later.
[0041]
Subsequently, as shown in FIG. 2C, a polysilicon film 211 is formed on the silicon oxide film 40 by CVD (Chemical Vapor Deposition) or the like, and then the polysilicon film 211 is formed. The opening 41 is formed by etching.
[0042]
Next, a p-type impurity is added to the drain region 11 and diffused using the polysilicon film 211 as a self-alignment mask to form a base region 12 as shown in FIG.
[0043]
Subsequently, using the polysilicon film 211 as a self-alignment mask, an n-type impurity is added to the p-type base region 12 and diffused, so that the impurity concentration is lower than that of the n-type drift region as shown in FIG. The n ⁺ -type source region 13 having a high level is formed.
[0044]
Next, as shown in FIG. 3F, a silicon nitride film 42 covering the silicon oxide film 40 and the polysilicon film 211 is formed on one surface of the semiconductor substrate 10 by CVD or the like. Subsequently, in order to stabilize the electrical and physical properties of the silicon nitride film 42, the silicon nitride film 42 is subjected to a reflow process (heat treatment) at about 950 ° C. The silicon nitride film 42 is a portion of the above-described interlayer insulating film 32 that covers the surface edge to the side surface of the gate electrode 21.
[0045]
Subsequent to the reflow process, the silicon nitride film 42 is etched to form an opening 43 such that a portion of the polysilicon film 211 where the silicide film 212 is to be formed is exposed, as shown in FIG.
[0046]
Next, a metal film that covers the silicon nitride film 42 and the opening 43 as shown in FIG. 4H by depositing a high melting point metal such as titanium by PVD (Physical Vapor Deposition) or the like. 44 is formed.
[0047]
Next, by heating the metal film 44 to, for example, about 800 ° C., the metal film 44 and the polysilicon film 211 are chemically reacted to form the silicide film 212 as shown in FIG. I do. Then, the metal film 44 (not shown) remaining on the silicon nitride film 42 and the metal nitride film (not shown) formed on the silicon nitride film 42 by a chemical reaction are etched to form the polysilicon film 211 and the silicide. The shape of the gate electrode 21 composed of the film 212 is formed.
[0048]
Next, as shown in FIG. 5J, a silicon oxide film 45 is formed by normal pressure CVD or the like so as to cover the silicon nitride film 42 and the silicide film 212. The silicon oxide film 45 is a portion of the above-described interlayer insulating film 32 that covers the silicide film 212.
[0049]
When, for example, TEOS (Tetra Ethyl Ortho Silicate) is used as a source gas for the silicon oxide film 45, the silicon oxide film 45 can be formed at a temperature of 400 ° C. or lower. At a temperature in such a range, the stoichiometric composition and film quality of the silicide film 212 do not substantially change.
[0050]
Next, as shown in FIG. 5K, the surface of the silicon oxide film 45 is flattened by CMP (Chemical Mechanical Polish) or the like. Subsequently, openings 34 are formed in the silicon oxide films 45 and 42 by etching or the like as shown in FIG. Further, the silicon nitride film 42 and the silicon oxide film 40 are etched to provide an opening 33 as shown in FIG.
As a result, the gate insulating film 31 facing the gate electrode 21 is formed, and the interlayer insulating film 32 covering the gate electrode 21 is formed.
[0051]
Subsequently, the source electrode 22 connected to the base region 12 and the source region 13 through the opening 33 is formed on one surface of the semiconductor substrate 10 by PVD or the like. On the other surface of the semiconductor substrate 10, a drain electrode 23 connected to the drain n ⁺ type region 14 is formed by PVD or the like.
Through the above steps, the MISFET of the present embodiment is formed.
[0052]
As described above, in the above-described manufacturing process, the silicon oxide film 45 is formed on the silicide film 212 under such a condition that the stoichiometric composition and film quality of the silicide film 212 do not substantially change. For this reason, the stoichiometric composition of the silicide film 212 maintains the stoichiometric composition and film quality at the time when the silicide film 212 was formed, and thus maintains the resistivity at the time when the silicide film 212 was formed. In the state of being.
[0053]
Generally, when a silicide film is formed and then heated to a certain high temperature, the stoichiometric composition and film quality change and the resistivity increases. However, in the present embodiment, since the silicide film 212 maintains the stoichiometric composition and film quality at the time of formation, the resistivity also maintains the value at the time of formation of the silicide film 212. I have. For this reason, the silicide film 212 in the present embodiment has a lower resistivity than the silicide film manufactured by the conventional technique. Therefore, in the present embodiment, it is possible to form a MISFET having a polycide gate having a lower resistivity than the conventional one.
[0054]
In the MISFET manufactured according to the above-described procedure, the silicon oxide film 45 covering the gate electrode 21 has not been subjected to the heat treatment at about 950 ° C. which has been performed in the conventional method, and therefore has a film quality that easily causes dielectric breakdown. Have. However, since the side surface of the gate electrode 21 is covered with the silicon nitride film 42 which is dense and has a good film quality, sufficient insulating property for suppressing generation of a leakage current between the gate and the source is ensured. Therefore, the MISFET of the present embodiment has good reliability.
[0055]
Note that the present invention is not limited to the above embodiment, and various modifications and applications are possible. For example, in the above embodiment, the n-channel MISFET is formed using the semiconductor substrate 10 made of an n-type semiconductor. However, the present invention is not limited to this, and a p-channel MISFET in which the source and drain are p-type and the base is n-type may be formed using the semiconductor substrate 10 made of a p-type semiconductor.
[0056]
In the above-described embodiment, an example in which the silicon oxide film 45 is formed as an insulating film covering the surface of the silicide film by normal pressure CVD using TEOS has been described. However, as long as the thermal energy at a level that does not substantially change the resistivity of the silicide film 212 is used, the type of the insulating film, the type of the source gas, and the like may be any. If energy at a level that does not substantially change the resistivity of the silicide film 212 is used, a technique such as plasma CVD may be used.
[0057]
Alternatively, the metal element of the silicide film 212 is exemplified by titanium, but is not limited thereto, and may be a heat-resistant high-melting-point metal such as molybdenum or tungsten.
[0058]
Furthermore, the insulated gate semiconductor device of the above embodiment is not limited to the MISFET, but may be any other insulated gate semiconductor device having a gate having a polycide structure, such as an insulated gate bipolar transistor (IGBT). Is also good.
[0059]
Further, the MISFET of the present embodiment does not necessarily need to have a double diffusion structure. Therefore, for example, in the manufacturing process described above with reference to FIGS. 2 to 5, the semiconductor substrate 10 is made of a p-type semiconductor, and the base region 12, the n ⁺ -type region 14 of the drain, and the drain electrode 23 are formed. Omitting, instead of the source electrode 22, two electrodes individually connected to two source regions 13 in contact with both ends of one gate insulating film 31 are formed, one of which is a source electrode and the other is a drain electrode. It may be an electrode. Thus, the n-channel MISFET according to the embodiment of the present invention having no double diffusion structure is configured.
[0060]
【The invention's effect】
As described above, according to the present invention, it is possible to provide an insulated gate semiconductor device including a polycide gate having a low resistivity and a method for manufacturing the same.
Further, according to the present invention, it is possible to provide a highly reliable insulated gate semiconductor device and a method for manufacturing the same.
[Brief description of the drawings]
FIG. 1 is a diagram showing a cross-sectional configuration of a MISFET according to an embodiment of the present invention.
FIG. 2 is a diagram illustrating a process of manufacturing the MISFET shown in FIG.
FIG. 3 is a diagram illustrating a continuation of the manufacturing process of the MISFET shown in FIG. 2;
FIG. 4 is a view illustrating a continuation of the manufacturing process of the MISFET shown in FIG. 3;
FIG. 5 is a diagram illustrating a continuation of the manufacturing process of the MISFET shown in FIG. 4;
FIG. 6 is a diagram illustrating a first half of an example of a conventional MISFET manufacturing process.
FIG. 7 is a diagram showing the latter half of an example of a conventional MISFET manufacturing process.
[Explanation of symbols]
Reference Signs List 10 semiconductor substrate 11 drain region 12 base region 13 source region 14 drain n ⁺ type region 21 gate electrode 22 source electrode 23 drain electrode 31 gate insulating film 32 interlayer insulating films 33, 34 openings

Claims

A semiconductor substrate forming a gate region, a gate insulating film formed on the gate region, a silicon film formed on the gate insulating film, and a gate electrode formed of a silicide film formed on the silicon film, A method of manufacturing an insulated gate semiconductor device, comprising:
The semiconductor substrate, the gate insulating film, and the step of preparing the silicon film covering a portion of the gate insulating film that contacts the gate electrode,
A step of forming a second insulating film covering the silicon film, and a portion of the gate insulating film that is not covered with the silicon film;
Providing an opening in the second insulating film to expose a portion of the silicon film to be the gate electrode;
Forming a metal film covering a portion of the silicon film exposed through the opening;
Forming the gate electrode by reacting the metal film and the silicon film to form the silicide film;
A method for manufacturing an insulated gate semiconductor device, comprising:

A step of depositing a third insulating film using energy at a level at which the resistivity of the silicide film does not substantially increase, thereby covering the silicide film.
The method for manufacturing an insulated gate semiconductor device according to claim 1, wherein:

Further comprising a step of depositing a third insulating film at a temperature of 400 ° C. or less using tetraethyl orthosilicate as a source gas, thereby covering the silicide film.
The method for manufacturing an insulated gate semiconductor device according to claim 1, wherein:

Before forming the third insulating film, the method further includes a step of performing a heat treatment on the second insulating film using energy higher than the energy used for depositing the third insulating film.
The method for manufacturing an insulated gate semiconductor device according to claim 2 or 3, wherein:

The metal film is composed of a high melting point metal,
The method for manufacturing an insulated gate semiconductor device according to any one of claims 1 to 4, wherein:

A semiconductor substrate forming a gate region; a gate insulating film formed on the gate region; a silicon film formed on the gate insulating film; and a gate electrode including a silicide film formed on the silicon film. An insulated gate semiconductor device comprising:
The silicon film, and a second portion which covers a portion of the gate insulating film that is not covered with the silicon film, and has an opening for exposing a portion of the silicon film to be the gate electrode. It has an insulating film,
The silicide film is formed by forming a metal film covering a portion of the silicon film exposed through the opening, and reacting the metal film with the silicon film. ,
An insulated gate semiconductor device characterized by the above-mentioned.

A third insulating film deposited so as to cover the silicide film using energy at a level at which the resistivity of the silicide film does not substantially increase;
7. The insulated gate semiconductor device according to claim 6, wherein:

A third insulating film deposited so as to cover the silicide film at a temperature of 400 ° C. or less using tetraethyl orthosilicate as a source gas,
7. The insulated gate semiconductor device according to claim 6, wherein:

Before forming the third insulating film, the second insulating film is subjected to a heat treatment using energy higher than energy used for depositing the third insulating film.
9. The insulated gate semiconductor device according to claim 7, wherein:

The metal film is composed of a high melting point metal,
The insulated gate semiconductor device according to claim 6, wherein: