JP2004145752A - 寄生容量素子モデル抽出方法および寄生容量素子モデル抽出プログラム - Google Patents
寄生容量素子モデル抽出方法および寄生容量素子モデル抽出プログラム Download PDFInfo
- Publication number
- JP2004145752A JP2004145752A JP2002311658A JP2002311658A JP2004145752A JP 2004145752 A JP2004145752 A JP 2004145752A JP 2002311658 A JP2002311658 A JP 2002311658A JP 2002311658 A JP2002311658 A JP 2002311658A JP 2004145752 A JP2004145752 A JP 2004145752A
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- dimensional
- region
- conductor
- model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】容量計算のためのデータベースのデータ量を減少させることが可能な、寸法可変の導体構造に対する寄生容量素子モデル抽出方法を提供する。
【解決手段】積層構造をもつ電子回路の配線用導体における寄生容量素子モデルを抽出する方法では、対向あるいは隣接する配線用導体の三次元構造から、二次元容量モデル領域を抽出し、三次元構造より、二次元容量モデル領域を除いた部分から三次元容量モデル領域を抽出する。さらに、二次元容量モデル領域および三次元容量モデル領域の各々について、三次元構造を特定する複数のパラメータのうち注目する可変パラメータにより表現される容量近似式を導出して、各領域に対応する容量近似式を全領域について合算し、全体の三次元構造の配線導体間容量に対する寄生容量素子モデルを導出する。
【選択図】 図1
【解決手段】積層構造をもつ電子回路の配線用導体における寄生容量素子モデルを抽出する方法では、対向あるいは隣接する配線用導体の三次元構造から、二次元容量モデル領域を抽出し、三次元構造より、二次元容量モデル領域を除いた部分から三次元容量モデル領域を抽出する。さらに、二次元容量モデル領域および三次元容量モデル領域の各々について、三次元構造を特定する複数のパラメータのうち注目する可変パラメータにより表現される容量近似式を導出して、各領域に対応する容量近似式を全領域について合算し、全体の三次元構造の配線導体間容量に対する寄生容量素子モデルを導出する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、IC(Integrated Circuit)、LSI(Large Scale Integrated Circuit)などの半導体集積回路の配線、ガラス基板、プラスティック基板上に形成された半導体回路の配線、半導体パッケージ内の接続配線、多層プリント基板の配線等のように、回路素子間を結線する導体に発生する寄生容量素子を抽出する方法に関する。
【0002】
【従来の技術】
従来の配線の寄生容量素子モデル抽出方法では、種々の配線パターンとその寄生素子等価回路をデータベースとして記憶装置に格納しておき、寄生素子抽出対象配線パターンと格納配線パターンを、パターンマッチングすることにより、該当パターンを検出し、その等価回路を対象パターンの寄生素子として出力することなどが行われていた(たとえば、特許文献1を参照)。
【0003】
【特許文献1】
特許公報第2800881号明細書
【0004】
【発明が解決しようとする課題】
しかしながら、パターンの微細化が進む昨今の電子回路においては、微細化のために製造プロセスが複雑化し、その結果として配線導体に凹凸が生じ、形状の複雑化が進んでいる。
【0005】
上述したような従来の配線の寄生容量素子モデル抽出方法では、パターンマッチングにより寄生素子等価回路をデータベースから検索する手法をとっている。この方法では、凹凸を有し、形状の複雑化した種々の配線パターンに対応するためには、非常に多くの配線パターンとその等価回路を準備する必要があり、実用的パターンへの対応にはデータ量が膨大となると考えられる。
【0006】
また、データベースを準備する方法では、複雑な形状のパターンに対応した寄生素子等価回路を準備する必要があり、三次元の電磁界シミュレータを用いて等価回路を抽出する方法が、素子値の近似精度の面で唯一の方法であると考えられる。
【0007】
ところが、三次元の電磁界シミュレータでは、計算対象となる領域、あるいは導体表面の離散化のために、膨大なメモリー量と計算時間を必要とすることになる。
【0008】
本発明は、上記課題を解決するためになされたもので、その目的は、容量計算のためのデータベースのデータ量を減少させることが可能な、寸法可変の導体構造に対する寄生容量素子モデル抽出方法およびプログラムを提供することである。
【0009】
【課題を解決するための手段】
上記のような目的を達成するために、本発明に係る配線間寄生容量素子モデル抽出方法では、配線導体構造を、各領域の容量値が、容易に算出することができる領域に分割し、各領域の容量値の合算により全体の容量値を高速かつ高精度で計算するとともに、各領域での寸法をパラメータとして、各領域の容量値近似式を作成する。
【0010】
すなわち、この発明の1つの局面に従うと、積層構造をもつ電子回路の配線用導体における寄生容量素子モデルを抽出する方法であって、対向あるいは隣接する配線用導体の三次元構造から、二次元容量モデル領域を抽出するステップと、三次元構造より、二次元容量モデル領域を除いた部分から三次元容量モデル領域を抽出するステップと、二次元容量モデル領域および三次元容量モデル領域の各々について、三次元構造を特定する複数のパラメータのうち注目する可変パラメータにより表現される容量近似式を導出するステップと、各領域に対応する容量近似式を全領域について合算することにより、全体の三次元構造の配線導体間容量に対する寄生容量素子モデルを導出するステップとを備える。
【0011】
好ましくは、複数のパラメータは、各領域の容量を決定する各部寸法をパラメータ含み、容量近似式は、対応する各領域の容量値を、注目する可変パラメータを変数とする数式で表現する。
【0012】
好ましくは、二次元容量モデル領域を抽出するステップは、配線導体が平行平板を形成する部分を有し、平行平板部分を含む断面での平行平板部分導体幅をWとする場合に、導体間距離および導体厚を固定値とし、平行平板部分導体幅Wを変化させた場合の導体間容量値C(W)を、電磁界シミュレーションを用いて計算するステップと、導体間容量値C(W)より平行平板部分導体幅Wの線形比例部分を差し引いた値として、
【0013】
【数2】
【0014】
という式により、導体間のフリンジ容量Cf(W)を計算するステップと、フリンジ容量値Cf(W)が一定値に近づく時の最小導体幅Wminを決定するステップと、最小導体幅Wminの2分の1となる幅ΔWで、平行平板端部分から三次元容量モデルの領域を切り出すステップとを含む。
【0015】
この発明の他の局面に従うと、積層構造をもつ電子回路の配線用導体における寄生容量素子モデルを抽出するためのプログラムであって、対向あるいは隣接する配線用導体の三次元構造から、二次元容量モデル領域を抽出するステップと、三次元構造より、二次元容量モデル領域を除いた部分から三次元容量モデル領域を抽出するステップと、二次元容量モデル領域および三次元容量モデル領域の各々について、三次元構造を特定する複数のパラメータのうち注目する可変パラメータにより表現される容量近似式を導出するステップと、各領域に対応する容量近似式を全領域について合算することにより、全体の三次元構造の配線導体間容量に対する寄生容量素子モデルを導出するステップと、をコンピュータに実行させる。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
【0017】
図1は、本発明の配線間寄生容量素子モデル抽出方法の処理の流れを説明するためのフローチャートである。
【0018】
以下に説明するとおり、本発明の配線間寄生容量素子モデル抽出方法では、寄生容量値を算出したい配線構造の3次元的配置関係が規定された場合に、そのような配線構造を具体的に決定するための寸法等の複数のパラメータを、可変とするパラメータと固定値を有するパラメータとに分ける。その上で、様々な具体的3次元的配置関係について、この可変パラメータの値を代入することにより、寄生容量値を得ることが可能な配線間寄生容量素子モデルが抽出される。
【0019】
まず、図1に従って、本発明の処理の流れを説明する前提として、用語を定義しておく。
【0020】
対向あるいは隣接する配線導体全体の三次元構造において、導体間容量が導体の断面形状、および、その奥行き方向の長さから決定される領域を「二次元容量モデル領域」と呼ぶ。同様に、導体間容量が比較的単純な三次元構造の導体間の三次元静電結合により決定される領域を「三次元容量モデル領域」と呼ぶ。
【0021】
二次元容量モデル領域は奥行き方向に電界が均等となる領域に対応している。ここで、一般的に導体端近傍には、電界が一様とみなせる領域と歪曲する領域との境界が存在するため、導体端から、その境界までの距離を、「導体端領域切り出し幅(ΔW)」と呼ぶ。
【0022】
以下では、本発明の配線間寄生容量素子モデル抽出方法を説明するにあたり、配線交差部を例にとって説明することにする。
【0023】
次に、図1のフローチャートを参照して、まず、電界が均等となる領域の境界を決定して、導体端領域切り出し幅を決定する(ステップS100)。なお、具体的な、導体端領域切り出し幅を決定する手続きについては、後述することとし、ステップS100における導体端領域切り出し幅の概念について、さらに説明しておく。
【0024】
図2は、配線交差部を示す概念図であり、図3は、導体端領域切り出し幅を決定することで電界が均等となる領域の境界を決定し、領域分割した配線交差部を示す概念図である。
【0025】
図2に示すとおり、下部導体10と上部導体20とが立体的に交差することで、配線交差部が構成される。
【0026】
上部導体20は、幅W2、導体厚T2、導体長L2を有し、下部導体10は、幅W1、導体厚T1、導体長L1を有する。上下導体間は、距離dだけ離れており、導体間には、比誘電率εrの絶縁体(図示せず)が存在するものとする。
【0027】
さらに、下部導体の下に接地層(グランド層)が設けられている。
このような条件の下、下部導体10については、その端部からの導体端領域切り出し幅ΔW1であり、上部導体20については、その端部からの導体端領域切り出し幅ΔW2であるものとする。
【0028】
再び、図1にもどって、ステップS100に続いて、二次元容量モデル領域の抽出が行われる(ステップS102)。すなわち、ステップS100において、導体間で電界が均等となる領域の境界が決定されたので、これに基づいて、導体間容量が導体の断面形状、および、その奥行き方向の長さから決定される領域、すなわち、二次元容量モデル領域を抽出することができる。
【0029】
図4は、図3で示した領域の中で、二次元容量モデル領域に該当するものである。すなわち、下部導体10より、配線端領域切り出し幅ΔW1に従った領域16が取り除かれる。さらに、領域16が取り除かれた後の下部導体10に対応した幅で上部導体20を切り出したものである。本領域に二次元電磁界シミュレーションを適用して、単位断面積あたりの導体間容量C1’ を算出する。奥行きが(W1−2ΔW1)であるので、本領域の容量C1は、下式(1)で得られる。
【0030】
【数3】
【0031】
図5は、図3で示した領域の中で、他の二次元容量モデル領域に該当するものである。すなわち、上部導体20より、配線端領域切り出し幅ΔW2に従った領域26が取り除かれる。さらに、領域26が取り除かれた後の上部導体20に対応した幅で下部導体10を切り出したものである。本領域に二次元電磁界シミュレーションを適用して、単位断面積あたりの導体間容量C2’ を算出する。奥行きが(W2−2ΔW2)であるので、本領域の容量C2は、下式(2)で得られる。
【0032】
【数4】
【0033】
以上のようにして、ステップS102において、図3で示した領域中で、二次元容量モデルとして寄生容量の計算が行える領域の抽出が行われる。
【0034】
再び、図1にもどって、ステップS102に続いて、複数の二次元容量モデル領域が重複する領域の抽出が行われる(ステップS104)。
【0035】
図6は、このようにして抽出された、図4および図5の二次元容量モデル領域の重複部分を示す概念図である。下部配線10の領域14と、上部配線20の領域24とが対向する部分が、この重複部分となる。この重複部分の場合は、平行平板コンデンサとしてその容量を求めることができる。
【0036】
再び、図1にもどって、ステップS104に続いて、全体の導体構造から、二次元容量モデル領域を除いた領域から、比較的構造が単純な三次元容量モデル領域の抽出が行われる(ステップS106)。
【0037】
さらに、三次元電磁界シミュレーション時間を短縮するための、元々同一導体に属していた三次元容量モデル領域を合併が行われる(ステップS108)。
【0038】
図7(a)は、ステップS106に対応して、抽出された三次元容量モデル領域を示し、図7(b)は、ステップS108に対応して、合併された三次元容量モデル領域を示す概念図である。
【0039】
図7(a)に示すとおり、図3において、導体端領域切り出し幅で切り出される領域のうち、二次元容量モデルに組み入れられない残りの領域が、三次元容量モデル領域に相当する。
【0040】
再び、図1にもどって、続いて、各領域の容量値、および容量値近似式の導出が行われる(ステップS110)。
【0041】
ここで、各領域のうち、上述した固定値を有するパラメータのみで、その具体的な3次元的配置関係規定される領域については、その容量値は、当該配線間寄生容量素子モデルでは、定数として機能する。
【0042】
一方、各領域のうち、上述した可変パラメータによって、その具体的な3次元的配置関係が規定される領域については、当該配線間寄生容量素子モデルでは、各可変パラメータの具体的な値が代入されることにより、その容量値が確定する。この意味で、可変パラメータによって具体的な3次元的配置関係が規定される領域の容量は、「容量値近似式」で与えられることになる。
【0043】
さらに、二次元容量モデル領域と三次元容量モデル領域の容量値または近似式を合算し、そこから二次元容量モデル領域の重複領域の容量値または近似式を引き算することによって、配線導体全体の近似式を導出する(ステップS112)。この近似式が、配線間寄生容量素子モデルに相当する。
【0044】
(各領域容量値近似値および近似式の導出)
次に、図1のステップS110についてさらに詳しく説明する。
【0045】
図8は、各領域の容量値近似式の導出の手続きを説明するためのフローチャートである。
【0046】
図8を参照して、まず、当該領域の容量値を算出するための理論式が存在するか否かが判定される(ステップS202)。より具体的には、図1および図8の処理を行うコンピュータの記憶装置内に、当該領域の3次元的配置関係に対応する理論式が登録されているか否かが判断される。理論式が存在する場合は、可変とする配線寸法(以下、「指定寸法」と呼ぶ)である寸法以外の寸法については、この理論式に固定値を代入することで、容量値理論式を導出して、上記記録装置に登録する。したがって、この場合は、「容量値理論式」が「容量値近似式」として使用される。言いかえると、本明細書中では、「容量値近似式」との用語には、いわゆる「近似式」のみならず、厳密に当該領域の容量値を計算できる「理論式」も含まれるものとする。また、パラメータとしては、単に寸法に限られず、3次元的配置関係を規定する数値であれば、たとえば、角度のような数値であってもよい。
【0047】
一方、ステップS202において、当該領域の容量値を算出するための理論式が存在しないと判断された場合には、導体の指定部分の寸法をパラメータとして複数個にわたって変化させ、電磁界シミュレーションにより、各寸法に対応した容量値を算出する(ステップS206)。
【0048】
次に、このようにして得られたシミュレーション結果の回帰分析により、指定寸法をパラメータとした容量値近似式の導出する(ステップS208)。
【0049】
以上のような手続きにより、各領域容量値の近似式が導出される。また、全てのパラメータが固定値である領域については、容量値近似値が得られる。
【0050】
(導体端領域切り出し幅の決定)
次に、図1におけるステップS100における、導体端領域切り出し幅の決定手続きについて説明する。
【0051】
図9は、導体端領域切り出し幅の決定手続きを説明するためのフローチャートである。以下では、図2のように、寄生容量値を算出したい配線構造の3次元的配置関係が規定された場合に、そのような配線構造を具体的に決定するためのパラメータのうち、導体の平行平板部分の幅Wを可変パラメータとする。
【0052】
図9を参照して、まず、導体間距離、導体厚を固定値とし、平行平板部分の幅Wをパラメータとして複数個にわたって変化させ、二次元電磁界シミュレーションにより、各幅Wに対する容量値C(W)を算出する(ステップS300)。
【0053】
次に、容量値C(W)から幅Wの線形比例部分を取り除いた容量として、フリンジ容量Cf(W)を算出する(ステップS302)。
【0054】
すなわち、次式(3)において定数kの最大値を回帰分析により求めて、フリンジ容量Cf(W)を求める。
【0055】
【数5】
【0056】
フリンジ容量Cf(W)を横軸を幅Wとするグラフとして表示した場合に、フリンジ容量値が充分一定値に近づくときの導体幅の最小値Wminを決定する(ステップS304)。たとえば、幅Wに対するフリンジ容量Cf(W)の変化率が所定の値以下となる一連の幅Wの範囲内において、最小の導体幅を最小値Wminとする。
【0057】
最後に、最小値Wminの半分を導体端領域切り出し幅ΔWとして計算する(ステップS306)。
【0058】
すなわち、このような最小値Wminを超える導体幅Wを有する導体では、当該導体の端部に起因する容量は、その両端の各Wmin/2の範囲で発生しているものとみなす。
【0059】
(配線間寄生容量素子モデル抽出の具体的手続き)
本発明の領域分割に関する一実施の形態を示す図として、図10〜図14を用いて説明する。
【0060】
まず、以下の説明においては、図3に示したように、寄生容量値を算出したい配線構造の3次元的配置関係が規定されているものとする。
【0061】
図3において説明したとおり、配線交差部では、電界が均等となる領域の境界を決定して、領域分割が行われている。
【0062】
ここでは、上部導体20については、たとえば、幅W2=4μm、導体厚T2=0.5μm、導体長L2=20μmであるものとし、下部導体10については、たとえば、幅W1=4μm、導体厚T1=0.42μm、導体長L1=20μmであるものとする。さらに、上下導体間距離d=1μm、導体間絶縁体の比誘電率εr=4.21とし、下部導体10の下200μmにグランド層が設置されているものとする。
【0063】
このとき、以下に説明するとおり、導体端領域切り出し幅をΔW1 =0.84μm、ΔW2 = 1μmとなる。
【0064】
(導体端領域切り出し幅の決定)
図10は、図4に示す二次元容量モデル領域において、上部導体幅W2を可変として、二次元電磁界シミュレーションにより容量値を求めた結果を示すグラフである。
【0065】
また、図11は、上記式(3)を用い、配線幅W2の線形比例成分を差し引いた結果を示すグラフである。
【0066】
図10および図11より、フリンジ容量値が十分一定値に近づく導体幅としてW2min=4ΔT2=2μmが選択される。その結果、上部導体端領域切り出し幅ΔW2 =
1μmが得られる。
【0067】
図12は、図5に示す二次元容量モデル領域において、下部導体幅W1を可変として、二次元電磁界シミュレーションにより容量値を求めた結果を示すグラフである。
【0068】
図13は、上記式(3)を用い、配線幅W1の線形比例成分を差し引いた結果を示すグラフである。
【0069】
図12および図13より、フリンジ容量値が十分一定値に近づく導体幅としてW1min=4ΔT1=1.68μmを選択した。その結果、下部導体端領域切り出し幅ΔW1 =0.84μmが得られる。
【0070】
(二次元容量モデル領域の抽出の妥当性)
以下では、以上のようにして、対象となる配線間の容量を二次元容量モデル領域と三次元容量モデル領域とに分割して計算することの妥当性を検討する。
【0071】
図4に示した二次元容量モデル領域は、下部導体10より、配線端領域切り出し幅に従って、図7(a)に示す領域を取り除き、それに対応した幅で上部導体20を切り出したものである。
【0072】
本領域に二次元電磁界シミュレーションを適用し、導体間容量C1’ =0.295 fF/μmを得た。
【0073】
たとえば、配線幅W1=4μmであるものとすると、奥行きW1 −2ΔW1 =2.32μmから、本領域の容量C1は、上述した式(1)により以下のとおり得られる。
【0074】
【数6】
【0075】
また、図5に示した二次元容量モデル領域は、上部導体20より、配線端領域切り出し幅に従って、図7(a)に示す領域を取り除き、それに対応した幅で下部導体10を切り出したものである。
【0076】
本領域に二次元電磁界シミュレーションを適用し、導体間容量C2’ =0.313 fF/μmを得た。
【0077】
たとえば、配線幅W2=4μmであるものとすると、奥行きW2 − 2ΔW2 =2μmから、本領域の容量C2は、上述した式(2)により以下のとおり得られる。
【0078】
【数7】
【0079】
さらに、図6は、図4および図5に示した二次元容量モデル領域の重複する領域であり、理想平行平板を形成している。
【0080】
理論式より、本領域の容量C3は下式(4)で得られ、たとえば、上述した具体的数値を代入することで、容量値C3の値が得られる。
【0081】
【数8】
【0082】
つぎに、図7(b)に示すとおり、元々同一導体であった三次元容量モデル領域を合併した領域に三次元電磁界シミュレーションを適用し、この領域の容量値C4が求められる。この領域は、可変パラメータを含まないので、容量値C4は定数であり、その値は1.42fFとなる。
【0083】
以上の値を用いて、図3に示す配線導体での寄生容量値Caは、二次元容量モデル領域の容量値、三次元容量モデル領域の容量値の合計値から、二次元容量モデルの重複領域の容量を引き算することによって、すなわち、下式(5)で与えられる。
【0084】
【数9】
【0085】
図3の構造を領域分割せず、直接三次元電磁界シミュレーションにより解析した結果はCs=2.84fF であり、上記式(5)にパラメータの具体的数値を代入して得られる値2.90fF は、これと良好な一致を示している。
【0086】
(各領域容量値近似値および近似式の導出)
以下では、さらに、図1のステップS110に相当して、各領域容量値近似値および近似式の導出を行う手続きを、さらに詳しく説明する。
【0087】
図4に示す二次元容量モデル領域において、配線幅W2を可変として二次元電磁界シミュレーションを適用して得られた導体間容量C1’(W2)が、図10である。
【0088】
図10に示される導体間容量C1’(W2)に回帰分析を適用し得られた近似式は、以下の式(6)のとおりとなる。
【0089】
【数10】
【0090】
したがって、本領域の奥行きW1 −2ΔW1から、本領域の容量C1(W1、W2)(fF)は下式(7)で得られる。
【0091】
【数11】
【0092】
図5に示す二次元容量モデル領域において、配線幅W1を可変として二次元電磁界シミュレーションを適用して得られた導体間容量C2’(W1)が、図12である。
【0093】
図12に示される導体間容量C2’(W1)に回帰分析を適用し得られた近似式は、以下の式(8)のとおりとなる。
【0094】
【数12】
【0095】
したがって、本領域の奥行きW2 −2ΔW2から、本領域の容量C2(W1、W2)(fF)は下式(9)で得られる。
【0096】
【数13】
【0097】
また、図4および図5に示した二次元容量モデル領域の重複する領域は、図6に示すとおりであり、理想平行平板を形成している。本領域の容量C3(W1、W2)は、上述のとおり、以下の理論式(10)で得られる。
【0098】
【数14】
【0099】
本実施形態では、配線幅のみをパラメータとして扱うため、図7に示す三次元容量モデル領域の寸法はすべて固定値である。上述した具体的数値では、三次元電磁界シミュレーションにより、本領域の容量C4は、上述のとおり1.42fFである。
【0100】
以上の値を用いて、図2、図3に示す配線導体での寄生容量値Ca(W1、W2)は、二次元容量モデル領域の近似式、三次元容量モデル領域の容量値を加算したものから、二次元容量モデルの重複領域の近似式を引き算することによって、すなわち、下式(11)で与えられる。
【0101】
【数15】
【0102】
図14は、W1=W2=Wとし、図2の構造を領域分割せず、導体幅Wを可変として直接三次元電磁界シミュレーションにより解析した結果に回帰分析を行い得られた容量値Cs(W1、W2)による曲線PAと、式(11)による近似式Ca(W1、W2)による曲線PBを同一グラフ上に表現した図である。
【0103】
両者の値はほぼ一致しており、本発明の容量値近似精度が十分高いことがわかる。
【0104】
このような処理を行うことにより、配線導体構造を、各領域の容量値が容易にかつ高速で算出することができる領域に分割し、各領域の容量値の合算により全体の容量値を高速かつ高精度で計算することができる。
【0105】
さらに、各領域での寸法をパラメータとして、各領域の容量値近似式を作成することにより、寸法可変の導体構造に対する容量値計算が可能となる。その結果、一般配線パターンから寄生容量素子を抽出するために準備する、データベースのデータ量を大幅に減少させ、さらに短期間でデータベースを構築することが可能となる。
【0106】
図15は、たとえば、本発明の寄生容量素子モデル抽出方法を実施するためのコンピュータシステムの外観を示す図である。
【0107】
図15を参照してこのコンピュータシステムは、FD(Flexible Disk)駆動装置106およびCD−ROM(Compact Disc−Read Only Memory)駆動装置108を備えたコンピュータ102と、モニタ104と、キーボード110と、マウス112とを含む。
【0108】
コンピュータ102は、上記したFD駆動装置106およびCD−ROM駆動装置108に加えて、一般には、相互にバスで接続されたCPU(Central Processing Unit)と、内部主メモリと、固定ディスクと、他のコンピュータと通信するための通信インターフェイスとを含んでいる。FD駆動装置106にはFD116が装着される。CD−ROM駆動装置108にはCD−ROM118が装着される。これらのFD116およびCD−ROM118には、ソフトウェアに対応した所定のプログラムが格納されている。さらに、たとえば、この固定ディスク中に寄生容量素子を抽出するためのデータベースを格納しておいても良いし、このデータベースは、外部記憶装置内に格納しておいてもよい。
【0109】
寄生容量素子モデル抽出方法は、コンピュータハードウェアとCPUにより実行されるソフトウェアとにより実現される。一般的にこうしたソフトウェアは、FD116、CD−ROM118などの記録媒体にプログラムとして格納されて流通し、FD駆動装置106またはCD−ROM駆動装置108などにより記録媒体から読取られて固定ディスクに一旦格納される。さらに固定ディスクから内部主メモリに読出されて、CPUにより実行される。
【0110】
これらのコンピュータのハードウェア自体は一般的なものである。コンピュータは、CPUを含む制御回路、記憶回路、入力回路、出力回路およびOS(Operating System)を含み、プログラムを実行する環境を備えたものである。
【0111】
本発明の寄生容量素子モデル抽出方法は、コンピュータに、このようなプログラムを実行させることにより実現することが可能である。したがって、本発明をコンピュータ上で実現する場合、最も本質的な部分は、FD、CD−ROM、メモリカード、固定ディスクなどの記録媒体に記録されたプログラムである。
【0112】
なお、このようなプログラムは、インターネットなどの電気通信回線を介して配信され、コンピュータ102にインストールされてもよい。
【0113】
なお、図15に示したコンピュータ自体の動作は周知であるので、ここではその詳細な説明は繰返さない。
【0114】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0115】
【発明の効果】
以上説明したとおり、本発明の適用により、配線導体構造を、各領域の容量値が容易にかつ高速で算出することができる領域に分割し、各領域の容量値の合算により全体の容量値を高速かつ高精度で計算することができる。
【0116】
各領域での寸法をパラメータとして、各領域の容量値近似式を作成することにより、寸法可変の導体構造に対する容量値計算が可能となる。その結果、一般配線パターンから寄生容量素子を抽出するために準備する、データベースのデータ量を大幅に減少させ、さらに短期間でデータベースを構築することが可能となる。
【図面の簡単な説明】
【図1】本発明の配線間寄生容量素子モデル抽出方法の処理の流れを説明するためのフローチャートである。
【図2】配線交差部を示す概念図である。
【図3】導体端領域切り出し幅を決定することで電界が均等となる領域の境界を決定し、領域分割した配線交差部を示す概念図である。
【図4】図3で示した領域の中で、二次元容量モデル領域に該当するものである。
【図5】図3で示した領域の中で、他の二次元容量モデル領域に該当するものである。
【図6】図4および図5の二次元容量モデル領域の重複部分を示す概念図である。
【図7】図7(a)は、抽出された三次元容量モデル領域を示し、図7(b)は、合併された三次元容量モデル領域を示す概念図である。
【図8】各領域の容量値近似式の導出の手続きを説明するためのフローチャートである。
【図9】導体端領域切り出し幅の決定手続きを説明するためのフローチャートである。
【図10】図4に示す二次元容量モデル領域において、上部導体幅W2を可変として、二次元電磁界シミュレーションにより容量値を求めた結果を示すグラフである。
【図11】配線幅W2の線形比例成分を差し引いた結果を示すグラフである。
【図12】図5に示す二次元容量モデル領域において、下部導体幅W1を可変として、二次元電磁界シミュレーションにより容量値を求めた結果を示すグラフである。
【図13】配線幅W1の線形比例成分を差し引いた結果を示すグラフである。
【図14】W1=W2=Wとしたとき、直接三次元電磁界シミュレーションにより解析した結果得られた容量値に対する曲線PAと、近似式Ca(W1、W2)による曲線PBを同一グラフ上に表現した図である。
【図15】本発明の寄生容量素子モデル抽出方法を実施するためのコンピュータシステムの外観を示す図である。
【符号の説明】
10 下部導体、14,24 重複領域、16,26 三次元モデル領域、20 上部導体。
【発明の属する技術分野】
本発明は、IC(Integrated Circuit)、LSI(Large Scale Integrated Circuit)などの半導体集積回路の配線、ガラス基板、プラスティック基板上に形成された半導体回路の配線、半導体パッケージ内の接続配線、多層プリント基板の配線等のように、回路素子間を結線する導体に発生する寄生容量素子を抽出する方法に関する。
【0002】
【従来の技術】
従来の配線の寄生容量素子モデル抽出方法では、種々の配線パターンとその寄生素子等価回路をデータベースとして記憶装置に格納しておき、寄生素子抽出対象配線パターンと格納配線パターンを、パターンマッチングすることにより、該当パターンを検出し、その等価回路を対象パターンの寄生素子として出力することなどが行われていた(たとえば、特許文献1を参照)。
【0003】
【特許文献1】
特許公報第2800881号明細書
【0004】
【発明が解決しようとする課題】
しかしながら、パターンの微細化が進む昨今の電子回路においては、微細化のために製造プロセスが複雑化し、その結果として配線導体に凹凸が生じ、形状の複雑化が進んでいる。
【0005】
上述したような従来の配線の寄生容量素子モデル抽出方法では、パターンマッチングにより寄生素子等価回路をデータベースから検索する手法をとっている。この方法では、凹凸を有し、形状の複雑化した種々の配線パターンに対応するためには、非常に多くの配線パターンとその等価回路を準備する必要があり、実用的パターンへの対応にはデータ量が膨大となると考えられる。
【0006】
また、データベースを準備する方法では、複雑な形状のパターンに対応した寄生素子等価回路を準備する必要があり、三次元の電磁界シミュレータを用いて等価回路を抽出する方法が、素子値の近似精度の面で唯一の方法であると考えられる。
【0007】
ところが、三次元の電磁界シミュレータでは、計算対象となる領域、あるいは導体表面の離散化のために、膨大なメモリー量と計算時間を必要とすることになる。
【0008】
本発明は、上記課題を解決するためになされたもので、その目的は、容量計算のためのデータベースのデータ量を減少させることが可能な、寸法可変の導体構造に対する寄生容量素子モデル抽出方法およびプログラムを提供することである。
【0009】
【課題を解決するための手段】
上記のような目的を達成するために、本発明に係る配線間寄生容量素子モデル抽出方法では、配線導体構造を、各領域の容量値が、容易に算出することができる領域に分割し、各領域の容量値の合算により全体の容量値を高速かつ高精度で計算するとともに、各領域での寸法をパラメータとして、各領域の容量値近似式を作成する。
【0010】
すなわち、この発明の1つの局面に従うと、積層構造をもつ電子回路の配線用導体における寄生容量素子モデルを抽出する方法であって、対向あるいは隣接する配線用導体の三次元構造から、二次元容量モデル領域を抽出するステップと、三次元構造より、二次元容量モデル領域を除いた部分から三次元容量モデル領域を抽出するステップと、二次元容量モデル領域および三次元容量モデル領域の各々について、三次元構造を特定する複数のパラメータのうち注目する可変パラメータにより表現される容量近似式を導出するステップと、各領域に対応する容量近似式を全領域について合算することにより、全体の三次元構造の配線導体間容量に対する寄生容量素子モデルを導出するステップとを備える。
【0011】
好ましくは、複数のパラメータは、各領域の容量を決定する各部寸法をパラメータ含み、容量近似式は、対応する各領域の容量値を、注目する可変パラメータを変数とする数式で表現する。
【0012】
好ましくは、二次元容量モデル領域を抽出するステップは、配線導体が平行平板を形成する部分を有し、平行平板部分を含む断面での平行平板部分導体幅をWとする場合に、導体間距離および導体厚を固定値とし、平行平板部分導体幅Wを変化させた場合の導体間容量値C(W)を、電磁界シミュレーションを用いて計算するステップと、導体間容量値C(W)より平行平板部分導体幅Wの線形比例部分を差し引いた値として、
【0013】
【数2】
【0014】
という式により、導体間のフリンジ容量Cf(W)を計算するステップと、フリンジ容量値Cf(W)が一定値に近づく時の最小導体幅Wminを決定するステップと、最小導体幅Wminの2分の1となる幅ΔWで、平行平板端部分から三次元容量モデルの領域を切り出すステップとを含む。
【0015】
この発明の他の局面に従うと、積層構造をもつ電子回路の配線用導体における寄生容量素子モデルを抽出するためのプログラムであって、対向あるいは隣接する配線用導体の三次元構造から、二次元容量モデル領域を抽出するステップと、三次元構造より、二次元容量モデル領域を除いた部分から三次元容量モデル領域を抽出するステップと、二次元容量モデル領域および三次元容量モデル領域の各々について、三次元構造を特定する複数のパラメータのうち注目する可変パラメータにより表現される容量近似式を導出するステップと、各領域に対応する容量近似式を全領域について合算することにより、全体の三次元構造の配線導体間容量に対する寄生容量素子モデルを導出するステップと、をコンピュータに実行させる。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
【0017】
図1は、本発明の配線間寄生容量素子モデル抽出方法の処理の流れを説明するためのフローチャートである。
【0018】
以下に説明するとおり、本発明の配線間寄生容量素子モデル抽出方法では、寄生容量値を算出したい配線構造の3次元的配置関係が規定された場合に、そのような配線構造を具体的に決定するための寸法等の複数のパラメータを、可変とするパラメータと固定値を有するパラメータとに分ける。その上で、様々な具体的3次元的配置関係について、この可変パラメータの値を代入することにより、寄生容量値を得ることが可能な配線間寄生容量素子モデルが抽出される。
【0019】
まず、図1に従って、本発明の処理の流れを説明する前提として、用語を定義しておく。
【0020】
対向あるいは隣接する配線導体全体の三次元構造において、導体間容量が導体の断面形状、および、その奥行き方向の長さから決定される領域を「二次元容量モデル領域」と呼ぶ。同様に、導体間容量が比較的単純な三次元構造の導体間の三次元静電結合により決定される領域を「三次元容量モデル領域」と呼ぶ。
【0021】
二次元容量モデル領域は奥行き方向に電界が均等となる領域に対応している。ここで、一般的に導体端近傍には、電界が一様とみなせる領域と歪曲する領域との境界が存在するため、導体端から、その境界までの距離を、「導体端領域切り出し幅(ΔW)」と呼ぶ。
【0022】
以下では、本発明の配線間寄生容量素子モデル抽出方法を説明するにあたり、配線交差部を例にとって説明することにする。
【0023】
次に、図1のフローチャートを参照して、まず、電界が均等となる領域の境界を決定して、導体端領域切り出し幅を決定する(ステップS100)。なお、具体的な、導体端領域切り出し幅を決定する手続きについては、後述することとし、ステップS100における導体端領域切り出し幅の概念について、さらに説明しておく。
【0024】
図2は、配線交差部を示す概念図であり、図3は、導体端領域切り出し幅を決定することで電界が均等となる領域の境界を決定し、領域分割した配線交差部を示す概念図である。
【0025】
図2に示すとおり、下部導体10と上部導体20とが立体的に交差することで、配線交差部が構成される。
【0026】
上部導体20は、幅W2、導体厚T2、導体長L2を有し、下部導体10は、幅W1、導体厚T1、導体長L1を有する。上下導体間は、距離dだけ離れており、導体間には、比誘電率εrの絶縁体(図示せず)が存在するものとする。
【0027】
さらに、下部導体の下に接地層(グランド層)が設けられている。
このような条件の下、下部導体10については、その端部からの導体端領域切り出し幅ΔW1であり、上部導体20については、その端部からの導体端領域切り出し幅ΔW2であるものとする。
【0028】
再び、図1にもどって、ステップS100に続いて、二次元容量モデル領域の抽出が行われる(ステップS102)。すなわち、ステップS100において、導体間で電界が均等となる領域の境界が決定されたので、これに基づいて、導体間容量が導体の断面形状、および、その奥行き方向の長さから決定される領域、すなわち、二次元容量モデル領域を抽出することができる。
【0029】
図4は、図3で示した領域の中で、二次元容量モデル領域に該当するものである。すなわち、下部導体10より、配線端領域切り出し幅ΔW1に従った領域16が取り除かれる。さらに、領域16が取り除かれた後の下部導体10に対応した幅で上部導体20を切り出したものである。本領域に二次元電磁界シミュレーションを適用して、単位断面積あたりの導体間容量C1’ を算出する。奥行きが(W1−2ΔW1)であるので、本領域の容量C1は、下式(1)で得られる。
【0030】
【数3】
【0031】
図5は、図3で示した領域の中で、他の二次元容量モデル領域に該当するものである。すなわち、上部導体20より、配線端領域切り出し幅ΔW2に従った領域26が取り除かれる。さらに、領域26が取り除かれた後の上部導体20に対応した幅で下部導体10を切り出したものである。本領域に二次元電磁界シミュレーションを適用して、単位断面積あたりの導体間容量C2’ を算出する。奥行きが(W2−2ΔW2)であるので、本領域の容量C2は、下式(2)で得られる。
【0032】
【数4】
【0033】
以上のようにして、ステップS102において、図3で示した領域中で、二次元容量モデルとして寄生容量の計算が行える領域の抽出が行われる。
【0034】
再び、図1にもどって、ステップS102に続いて、複数の二次元容量モデル領域が重複する領域の抽出が行われる(ステップS104)。
【0035】
図6は、このようにして抽出された、図4および図5の二次元容量モデル領域の重複部分を示す概念図である。下部配線10の領域14と、上部配線20の領域24とが対向する部分が、この重複部分となる。この重複部分の場合は、平行平板コンデンサとしてその容量を求めることができる。
【0036】
再び、図1にもどって、ステップS104に続いて、全体の導体構造から、二次元容量モデル領域を除いた領域から、比較的構造が単純な三次元容量モデル領域の抽出が行われる(ステップS106)。
【0037】
さらに、三次元電磁界シミュレーション時間を短縮するための、元々同一導体に属していた三次元容量モデル領域を合併が行われる(ステップS108)。
【0038】
図7(a)は、ステップS106に対応して、抽出された三次元容量モデル領域を示し、図7(b)は、ステップS108に対応して、合併された三次元容量モデル領域を示す概念図である。
【0039】
図7(a)に示すとおり、図3において、導体端領域切り出し幅で切り出される領域のうち、二次元容量モデルに組み入れられない残りの領域が、三次元容量モデル領域に相当する。
【0040】
再び、図1にもどって、続いて、各領域の容量値、および容量値近似式の導出が行われる(ステップS110)。
【0041】
ここで、各領域のうち、上述した固定値を有するパラメータのみで、その具体的な3次元的配置関係規定される領域については、その容量値は、当該配線間寄生容量素子モデルでは、定数として機能する。
【0042】
一方、各領域のうち、上述した可変パラメータによって、その具体的な3次元的配置関係が規定される領域については、当該配線間寄生容量素子モデルでは、各可変パラメータの具体的な値が代入されることにより、その容量値が確定する。この意味で、可変パラメータによって具体的な3次元的配置関係が規定される領域の容量は、「容量値近似式」で与えられることになる。
【0043】
さらに、二次元容量モデル領域と三次元容量モデル領域の容量値または近似式を合算し、そこから二次元容量モデル領域の重複領域の容量値または近似式を引き算することによって、配線導体全体の近似式を導出する(ステップS112)。この近似式が、配線間寄生容量素子モデルに相当する。
【0044】
(各領域容量値近似値および近似式の導出)
次に、図1のステップS110についてさらに詳しく説明する。
【0045】
図8は、各領域の容量値近似式の導出の手続きを説明するためのフローチャートである。
【0046】
図8を参照して、まず、当該領域の容量値を算出するための理論式が存在するか否かが判定される(ステップS202)。より具体的には、図1および図8の処理を行うコンピュータの記憶装置内に、当該領域の3次元的配置関係に対応する理論式が登録されているか否かが判断される。理論式が存在する場合は、可変とする配線寸法(以下、「指定寸法」と呼ぶ)である寸法以外の寸法については、この理論式に固定値を代入することで、容量値理論式を導出して、上記記録装置に登録する。したがって、この場合は、「容量値理論式」が「容量値近似式」として使用される。言いかえると、本明細書中では、「容量値近似式」との用語には、いわゆる「近似式」のみならず、厳密に当該領域の容量値を計算できる「理論式」も含まれるものとする。また、パラメータとしては、単に寸法に限られず、3次元的配置関係を規定する数値であれば、たとえば、角度のような数値であってもよい。
【0047】
一方、ステップS202において、当該領域の容量値を算出するための理論式が存在しないと判断された場合には、導体の指定部分の寸法をパラメータとして複数個にわたって変化させ、電磁界シミュレーションにより、各寸法に対応した容量値を算出する(ステップS206)。
【0048】
次に、このようにして得られたシミュレーション結果の回帰分析により、指定寸法をパラメータとした容量値近似式の導出する(ステップS208)。
【0049】
以上のような手続きにより、各領域容量値の近似式が導出される。また、全てのパラメータが固定値である領域については、容量値近似値が得られる。
【0050】
(導体端領域切り出し幅の決定)
次に、図1におけるステップS100における、導体端領域切り出し幅の決定手続きについて説明する。
【0051】
図9は、導体端領域切り出し幅の決定手続きを説明するためのフローチャートである。以下では、図2のように、寄生容量値を算出したい配線構造の3次元的配置関係が規定された場合に、そのような配線構造を具体的に決定するためのパラメータのうち、導体の平行平板部分の幅Wを可変パラメータとする。
【0052】
図9を参照して、まず、導体間距離、導体厚を固定値とし、平行平板部分の幅Wをパラメータとして複数個にわたって変化させ、二次元電磁界シミュレーションにより、各幅Wに対する容量値C(W)を算出する(ステップS300)。
【0053】
次に、容量値C(W)から幅Wの線形比例部分を取り除いた容量として、フリンジ容量Cf(W)を算出する(ステップS302)。
【0054】
すなわち、次式(3)において定数kの最大値を回帰分析により求めて、フリンジ容量Cf(W)を求める。
【0055】
【数5】
【0056】
フリンジ容量Cf(W)を横軸を幅Wとするグラフとして表示した場合に、フリンジ容量値が充分一定値に近づくときの導体幅の最小値Wminを決定する(ステップS304)。たとえば、幅Wに対するフリンジ容量Cf(W)の変化率が所定の値以下となる一連の幅Wの範囲内において、最小の導体幅を最小値Wminとする。
【0057】
最後に、最小値Wminの半分を導体端領域切り出し幅ΔWとして計算する(ステップS306)。
【0058】
すなわち、このような最小値Wminを超える導体幅Wを有する導体では、当該導体の端部に起因する容量は、その両端の各Wmin/2の範囲で発生しているものとみなす。
【0059】
(配線間寄生容量素子モデル抽出の具体的手続き)
本発明の領域分割に関する一実施の形態を示す図として、図10〜図14を用いて説明する。
【0060】
まず、以下の説明においては、図3に示したように、寄生容量値を算出したい配線構造の3次元的配置関係が規定されているものとする。
【0061】
図3において説明したとおり、配線交差部では、電界が均等となる領域の境界を決定して、領域分割が行われている。
【0062】
ここでは、上部導体20については、たとえば、幅W2=4μm、導体厚T2=0.5μm、導体長L2=20μmであるものとし、下部導体10については、たとえば、幅W1=4μm、導体厚T1=0.42μm、導体長L1=20μmであるものとする。さらに、上下導体間距離d=1μm、導体間絶縁体の比誘電率εr=4.21とし、下部導体10の下200μmにグランド層が設置されているものとする。
【0063】
このとき、以下に説明するとおり、導体端領域切り出し幅をΔW1 =0.84μm、ΔW2 = 1μmとなる。
【0064】
(導体端領域切り出し幅の決定)
図10は、図4に示す二次元容量モデル領域において、上部導体幅W2を可変として、二次元電磁界シミュレーションにより容量値を求めた結果を示すグラフである。
【0065】
また、図11は、上記式(3)を用い、配線幅W2の線形比例成分を差し引いた結果を示すグラフである。
【0066】
図10および図11より、フリンジ容量値が十分一定値に近づく導体幅としてW2min=4ΔT2=2μmが選択される。その結果、上部導体端領域切り出し幅ΔW2 =
1μmが得られる。
【0067】
図12は、図5に示す二次元容量モデル領域において、下部導体幅W1を可変として、二次元電磁界シミュレーションにより容量値を求めた結果を示すグラフである。
【0068】
図13は、上記式(3)を用い、配線幅W1の線形比例成分を差し引いた結果を示すグラフである。
【0069】
図12および図13より、フリンジ容量値が十分一定値に近づく導体幅としてW1min=4ΔT1=1.68μmを選択した。その結果、下部導体端領域切り出し幅ΔW1 =0.84μmが得られる。
【0070】
(二次元容量モデル領域の抽出の妥当性)
以下では、以上のようにして、対象となる配線間の容量を二次元容量モデル領域と三次元容量モデル領域とに分割して計算することの妥当性を検討する。
【0071】
図4に示した二次元容量モデル領域は、下部導体10より、配線端領域切り出し幅に従って、図7(a)に示す領域を取り除き、それに対応した幅で上部導体20を切り出したものである。
【0072】
本領域に二次元電磁界シミュレーションを適用し、導体間容量C1’ =0.295 fF/μmを得た。
【0073】
たとえば、配線幅W1=4μmであるものとすると、奥行きW1 −2ΔW1 =2.32μmから、本領域の容量C1は、上述した式(1)により以下のとおり得られる。
【0074】
【数6】
【0075】
また、図5に示した二次元容量モデル領域は、上部導体20より、配線端領域切り出し幅に従って、図7(a)に示す領域を取り除き、それに対応した幅で下部導体10を切り出したものである。
【0076】
本領域に二次元電磁界シミュレーションを適用し、導体間容量C2’ =0.313 fF/μmを得た。
【0077】
たとえば、配線幅W2=4μmであるものとすると、奥行きW2 − 2ΔW2 =2μmから、本領域の容量C2は、上述した式(2)により以下のとおり得られる。
【0078】
【数7】
【0079】
さらに、図6は、図4および図5に示した二次元容量モデル領域の重複する領域であり、理想平行平板を形成している。
【0080】
理論式より、本領域の容量C3は下式(4)で得られ、たとえば、上述した具体的数値を代入することで、容量値C3の値が得られる。
【0081】
【数8】
【0082】
つぎに、図7(b)に示すとおり、元々同一導体であった三次元容量モデル領域を合併した領域に三次元電磁界シミュレーションを適用し、この領域の容量値C4が求められる。この領域は、可変パラメータを含まないので、容量値C4は定数であり、その値は1.42fFとなる。
【0083】
以上の値を用いて、図3に示す配線導体での寄生容量値Caは、二次元容量モデル領域の容量値、三次元容量モデル領域の容量値の合計値から、二次元容量モデルの重複領域の容量を引き算することによって、すなわち、下式(5)で与えられる。
【0084】
【数9】
【0085】
図3の構造を領域分割せず、直接三次元電磁界シミュレーションにより解析した結果はCs=2.84fF であり、上記式(5)にパラメータの具体的数値を代入して得られる値2.90fF は、これと良好な一致を示している。
【0086】
(各領域容量値近似値および近似式の導出)
以下では、さらに、図1のステップS110に相当して、各領域容量値近似値および近似式の導出を行う手続きを、さらに詳しく説明する。
【0087】
図4に示す二次元容量モデル領域において、配線幅W2を可変として二次元電磁界シミュレーションを適用して得られた導体間容量C1’(W2)が、図10である。
【0088】
図10に示される導体間容量C1’(W2)に回帰分析を適用し得られた近似式は、以下の式(6)のとおりとなる。
【0089】
【数10】
【0090】
したがって、本領域の奥行きW1 −2ΔW1から、本領域の容量C1(W1、W2)(fF)は下式(7)で得られる。
【0091】
【数11】
【0092】
図5に示す二次元容量モデル領域において、配線幅W1を可変として二次元電磁界シミュレーションを適用して得られた導体間容量C2’(W1)が、図12である。
【0093】
図12に示される導体間容量C2’(W1)に回帰分析を適用し得られた近似式は、以下の式(8)のとおりとなる。
【0094】
【数12】
【0095】
したがって、本領域の奥行きW2 −2ΔW2から、本領域の容量C2(W1、W2)(fF)は下式(9)で得られる。
【0096】
【数13】
【0097】
また、図4および図5に示した二次元容量モデル領域の重複する領域は、図6に示すとおりであり、理想平行平板を形成している。本領域の容量C3(W1、W2)は、上述のとおり、以下の理論式(10)で得られる。
【0098】
【数14】
【0099】
本実施形態では、配線幅のみをパラメータとして扱うため、図7に示す三次元容量モデル領域の寸法はすべて固定値である。上述した具体的数値では、三次元電磁界シミュレーションにより、本領域の容量C4は、上述のとおり1.42fFである。
【0100】
以上の値を用いて、図2、図3に示す配線導体での寄生容量値Ca(W1、W2)は、二次元容量モデル領域の近似式、三次元容量モデル領域の容量値を加算したものから、二次元容量モデルの重複領域の近似式を引き算することによって、すなわち、下式(11)で与えられる。
【0101】
【数15】
【0102】
図14は、W1=W2=Wとし、図2の構造を領域分割せず、導体幅Wを可変として直接三次元電磁界シミュレーションにより解析した結果に回帰分析を行い得られた容量値Cs(W1、W2)による曲線PAと、式(11)による近似式Ca(W1、W2)による曲線PBを同一グラフ上に表現した図である。
【0103】
両者の値はほぼ一致しており、本発明の容量値近似精度が十分高いことがわかる。
【0104】
このような処理を行うことにより、配線導体構造を、各領域の容量値が容易にかつ高速で算出することができる領域に分割し、各領域の容量値の合算により全体の容量値を高速かつ高精度で計算することができる。
【0105】
さらに、各領域での寸法をパラメータとして、各領域の容量値近似式を作成することにより、寸法可変の導体構造に対する容量値計算が可能となる。その結果、一般配線パターンから寄生容量素子を抽出するために準備する、データベースのデータ量を大幅に減少させ、さらに短期間でデータベースを構築することが可能となる。
【0106】
図15は、たとえば、本発明の寄生容量素子モデル抽出方法を実施するためのコンピュータシステムの外観を示す図である。
【0107】
図15を参照してこのコンピュータシステムは、FD(Flexible Disk)駆動装置106およびCD−ROM(Compact Disc−Read Only Memory)駆動装置108を備えたコンピュータ102と、モニタ104と、キーボード110と、マウス112とを含む。
【0108】
コンピュータ102は、上記したFD駆動装置106およびCD−ROM駆動装置108に加えて、一般には、相互にバスで接続されたCPU(Central Processing Unit)と、内部主メモリと、固定ディスクと、他のコンピュータと通信するための通信インターフェイスとを含んでいる。FD駆動装置106にはFD116が装着される。CD−ROM駆動装置108にはCD−ROM118が装着される。これらのFD116およびCD−ROM118には、ソフトウェアに対応した所定のプログラムが格納されている。さらに、たとえば、この固定ディスク中に寄生容量素子を抽出するためのデータベースを格納しておいても良いし、このデータベースは、外部記憶装置内に格納しておいてもよい。
【0109】
寄生容量素子モデル抽出方法は、コンピュータハードウェアとCPUにより実行されるソフトウェアとにより実現される。一般的にこうしたソフトウェアは、FD116、CD−ROM118などの記録媒体にプログラムとして格納されて流通し、FD駆動装置106またはCD−ROM駆動装置108などにより記録媒体から読取られて固定ディスクに一旦格納される。さらに固定ディスクから内部主メモリに読出されて、CPUにより実行される。
【0110】
これらのコンピュータのハードウェア自体は一般的なものである。コンピュータは、CPUを含む制御回路、記憶回路、入力回路、出力回路およびOS(Operating System)を含み、プログラムを実行する環境を備えたものである。
【0111】
本発明の寄生容量素子モデル抽出方法は、コンピュータに、このようなプログラムを実行させることにより実現することが可能である。したがって、本発明をコンピュータ上で実現する場合、最も本質的な部分は、FD、CD−ROM、メモリカード、固定ディスクなどの記録媒体に記録されたプログラムである。
【0112】
なお、このようなプログラムは、インターネットなどの電気通信回線を介して配信され、コンピュータ102にインストールされてもよい。
【0113】
なお、図15に示したコンピュータ自体の動作は周知であるので、ここではその詳細な説明は繰返さない。
【0114】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0115】
【発明の効果】
以上説明したとおり、本発明の適用により、配線導体構造を、各領域の容量値が容易にかつ高速で算出することができる領域に分割し、各領域の容量値の合算により全体の容量値を高速かつ高精度で計算することができる。
【0116】
各領域での寸法をパラメータとして、各領域の容量値近似式を作成することにより、寸法可変の導体構造に対する容量値計算が可能となる。その結果、一般配線パターンから寄生容量素子を抽出するために準備する、データベースのデータ量を大幅に減少させ、さらに短期間でデータベースを構築することが可能となる。
【図面の簡単な説明】
【図1】本発明の配線間寄生容量素子モデル抽出方法の処理の流れを説明するためのフローチャートである。
【図2】配線交差部を示す概念図である。
【図3】導体端領域切り出し幅を決定することで電界が均等となる領域の境界を決定し、領域分割した配線交差部を示す概念図である。
【図4】図3で示した領域の中で、二次元容量モデル領域に該当するものである。
【図5】図3で示した領域の中で、他の二次元容量モデル領域に該当するものである。
【図6】図4および図5の二次元容量モデル領域の重複部分を示す概念図である。
【図7】図7(a)は、抽出された三次元容量モデル領域を示し、図7(b)は、合併された三次元容量モデル領域を示す概念図である。
【図8】各領域の容量値近似式の導出の手続きを説明するためのフローチャートである。
【図9】導体端領域切り出し幅の決定手続きを説明するためのフローチャートである。
【図10】図4に示す二次元容量モデル領域において、上部導体幅W2を可変として、二次元電磁界シミュレーションにより容量値を求めた結果を示すグラフである。
【図11】配線幅W2の線形比例成分を差し引いた結果を示すグラフである。
【図12】図5に示す二次元容量モデル領域において、下部導体幅W1を可変として、二次元電磁界シミュレーションにより容量値を求めた結果を示すグラフである。
【図13】配線幅W1の線形比例成分を差し引いた結果を示すグラフである。
【図14】W1=W2=Wとしたとき、直接三次元電磁界シミュレーションにより解析した結果得られた容量値に対する曲線PAと、近似式Ca(W1、W2)による曲線PBを同一グラフ上に表現した図である。
【図15】本発明の寄生容量素子モデル抽出方法を実施するためのコンピュータシステムの外観を示す図である。
【符号の説明】
10 下部導体、14,24 重複領域、16,26 三次元モデル領域、20 上部導体。
Claims (4)
- 積層構造をもつ電子回路の配線用導体における寄生容量素子モデルを抽出する方法であって、
対向あるいは隣接する前記配線用導体の三次元構造から、二次元容量モデル領域を抽出するステップと、
前記三次元構造より、前記二次元容量モデル領域を除いた部分から三次元容量モデル領域を抽出するステップと、
前記二次元容量モデル領域および前記三次元容量モデル領域の各々について、前記三次元構造を特定する複数のパラメータのうち注目する可変パラメータにより表現される容量近似式を導出するステップと、
各領域に対応する前記容量近似式を全領域について合算することにより、全体の前記三次元構造の配線導体間容量に対する前記寄生容量素子モデルを導出するステップとを備える、寄生容量素子モデル抽出方法。 - 前記複数のパラメータは、各前記領域の容量を決定する各部寸法をパラメータ含み、
前記容量近似式は、対応する各前記領域の容量値を、前記注目する可変パラメータを変数とする数式で表現する、請求項1記載の寄生容量素子モデル抽出方法。 - 前記二次元容量モデル領域を抽出するステップは、
前記配線導体が平行平板を形成する部分を有し、前記平行平板部分を含む断面での平行平板部分導体幅をWとする場合に、導体間距離および導体厚を固定値とし、平行平板部分導体幅Wを変化させた場合の導体間容量値C(W)を、電磁界シミュレーションを用いて計算するステップと、
導体間容量値C(W)より平行平板部分導体幅Wの線形比例部分を差し引いた値として、
前記フリンジ容量値Cf(W)が一定値に近づく時の最小導体幅Wminを決定するステップと、
前記最小導体幅Wminの2分の1となる幅ΔWで、平行平板端部分から前記三次元容量モデルの領域を切り出すステップとを含む、請求項1または請求項2記載の寄生容量素子モデル抽出方法。 - 積層構造をもつ電子回路の配線用導体における寄生容量素子モデルを抽出するためのプログラムであって、
対向あるいは隣接する前記配線用導体の三次元構造から、二次元容量モデル領域を抽出するステップと、
前記三次元構造より、前記二次元容量モデル領域を除いた部分から三次元容量モデル領域を抽出するステップと、
前記二次元容量モデル領域および前記三次元容量モデル領域の各々について、前記三次元構造を特定する複数のパラメータのうち注目する可変パラメータにより表現される容量近似式を導出するステップと、
各領域に対応する前記容量近似式を全領域について合算することにより、全体の前記三次元構造の配線導体間容量に対する前記寄生容量素子モデルを導出するステップと、をコンピュータに実行させるための寄生容量素子モデル抽出プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002311658A JP2004145752A (ja) | 2002-10-25 | 2002-10-25 | 寄生容量素子モデル抽出方法および寄生容量素子モデル抽出プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002311658A JP2004145752A (ja) | 2002-10-25 | 2002-10-25 | 寄生容量素子モデル抽出方法および寄生容量素子モデル抽出プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004145752A true JP2004145752A (ja) | 2004-05-20 |
Family
ID=32456819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002311658A Withdrawn JP2004145752A (ja) | 2002-10-25 | 2002-10-25 | 寄生容量素子モデル抽出方法および寄生容量素子モデル抽出プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004145752A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102508951A (zh) * | 2011-10-18 | 2012-06-20 | 中国建筑第八工程局有限公司 | 用于计算超高层混凝土泵送压力的方法 |
CN106096107A (zh) * | 2016-06-03 | 2016-11-09 | 华东师范大学 | 一种三维mos器件栅围寄生电容模型获取方法 |
-
2002
- 2002-10-25 JP JP2002311658A patent/JP2004145752A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102508951A (zh) * | 2011-10-18 | 2012-06-20 | 中国建筑第八工程局有限公司 | 用于计算超高层混凝土泵送压力的方法 |
CN106096107A (zh) * | 2016-06-03 | 2016-11-09 | 华东师范大学 | 一种三维mos器件栅围寄生电容模型获取方法 |
CN106096107B (zh) * | 2016-06-03 | 2019-05-17 | 华东师范大学 | 一种三维mos器件栅围寄生电容模型获取方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7412675B2 (en) | Hierarchical feature extraction for electrical interaction | |
US8667446B2 (en) | Extracting high frequency impedance in a circuit design using an electronic design automation tool | |
US8042081B2 (en) | Method and system for manufacturing a semiconductor device having plural wiring layers | |
US8225266B2 (en) | Modeling the skin effect using efficient conduction mode techniques | |
US7984406B2 (en) | Timing verification method and apparatus | |
US7454300B2 (en) | Extracting high frequency impedance in a circuit design using broadband representations | |
US7093206B2 (en) | Computer aided design method and apparatus for modeling and analyzing on-chip interconnect structures | |
US6574782B1 (en) | Decoupled capacitance calculator for orthogonal wiring patterns | |
US7231618B2 (en) | Fringe RLGC model for interconnect parasitic extraction | |
US11250196B2 (en) | Conductor subdivision in physical integrated circuit layout for parasitic extraction | |
US6330704B1 (en) | Method and apparatus for three dimensional interconnect analysis | |
JPWO2006121042A1 (ja) | 半導体集積回路の電源モデル作成方法、装置、およびプログラム | |
US20040225487A1 (en) | Power supply noise analysis model generator, power supply noise analysis model generation method, and power supply noise analysis model generation program | |
JP2004145752A (ja) | 寄生容量素子モデル抽出方法および寄生容量素子モデル抽出プログラム | |
US6763503B1 (en) | Accurate wire load model | |
Sylvester et al. | Modeling the impact of back-end process variation on circuit performance | |
US6502230B1 (en) | Circuit modeling | |
Smith et al. | R (f) L (f) C coupled noise evaluation of an S/390 microprocessor chip | |
US20130151226A1 (en) | Circuit simulation method | |
JP2004086318A (ja) | シミュレーション用等価回路モデル生成装置、回路シミュレーションシステム、シミュレーション用等価回路モデル生成方法、制御プログラムおよび可読記録媒体 | |
JP4124671B2 (ja) | 半導体集積回路設計装置 | |
JP2005301618A (ja) | 寄生容量抽出方法およびプログラム | |
Kao et al. | Layout Extraction | |
US7313509B2 (en) | Simulation method and apparatus, and computer-readable storage medium | |
Uchida et al. | Interconnect capacitance extraction for system LCD circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |