CN106096107B - 一种三维mos器件栅围寄生电容模型获取方法 - Google Patents

一种三维mos器件栅围寄生电容模型获取方法 Download PDF

Info

Publication number
CN106096107B
CN106096107B CN201610390686.9A CN201610390686A CN106096107B CN 106096107 B CN106096107 B CN 106096107B CN 201610390686 A CN201610390686 A CN 201610390686A CN 106096107 B CN106096107 B CN 106096107B
Authority
CN
China
Prior art keywords
model
parasitic capacitance
mos device
vertical panel
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610390686.9A
Other languages
English (en)
Other versions
CN106096107A (zh
Inventor
郑芳林
孙立杰
任佳琪
刘程晟
石艳玲
李小进
孙亚宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
East China Normal University
Original Assignee
East China Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by East China Normal University filed Critical East China Normal University
Priority to CN201610390686.9A priority Critical patent/CN106096107B/zh
Publication of CN106096107A publication Critical patent/CN106096107A/zh
Application granted granted Critical
Publication of CN106096107B publication Critical patent/CN106096107B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明公开了一种三维MOS器件栅围寄生电容模型的获取方法，包括：步骤一：划分三维MOS器件栅围寄生电容，得到包含平行板电容和垂直板电容的基本电容结构模型；步骤二：近似计算所述基本电容结构模型的单元电容；步骤三：基于保角变换推导多介质垂直板电容模型；步骤四：提取多介质垂直板电容模型修正因子，根据修正因子对所述多介质垂直板电容模型进行修正，修正后获取三维MOS器件栅围寄生电容模型。本发明提出的模型纳入了多介质材料的实际情况，从而能精准地计算三维MOS器件栅围寄生电容，所需拟合参数少，适用性广泛。

Description

一种三维MOS器件栅围寄生电容模型获取方法
技术领域
本发明属于半导体技术领域，尤其涉及一种三维MOS器件栅围寄生电容的精确模型获取方法。
背景技术
随着半导体集成电路工艺的特征尺寸逐步缩小至纳米领域，三维MOS器件逐步成为主流的核心器件，精确描述该器件工作状态和性能的全套模型是亟待解决和完善的一大问题。其中，Fin结构周围的寄生电容因其三维立体的结构形貌和多种材料的填充而难以精确建模。故而三维MOS器件寄生电容的精确模型是全套器件模型中的一个难点，也是分析器件，甚至整个电路延迟的关键环节。
目前对于三维MOS器件栅围寄生电容模型的常用方法有两种：(1)借助场分析软件对特定材料和特定形貌以及特定尺寸的电容结构做有限元分析，从而计算得出其相应电容值。(2)将复杂的寄生电容结构拆解成细小的标准单元结构，通过近似计算每一个单元结构的电容，累加得到最终的寄生电容模型。第一种方法只能根据固定条件计算得到特定结构的准确的电容离散数据，但是计算速度较慢，无法得到准确连续的具有物理意义的可普遍适用的电容模型，也无法给设计者提供精确的分析参考。第二种方法的问题在于难以得到基于物理意义且公式简洁的单元结构电容模型，尤其是在多种材料的情况之中难以建立电容模型。
为了得到准确连续且具有物理意义的三维寄生电容模型，本发明提出了一种基于保角变换适用于多介质的寄生电容模型获取方法，该方法获取的模型具有较高的物理意义，并且具有一定的拓展性，普适性。为了获得三维寄生电容的精确模型，需要按照一定的目标进行拆解，形成多个基本的电容单元：如平行板电容、垂直板电容等，基本划分方法可参考下述论文(J Lacord,G Ghibaudo,“Comprehensive and Accurate ParasiticCapacitance Models for Two-and Three-Dimensional CMOS Device Structures”,IEEETransactions on Electron Devices,2012,volume 59,issue 5,pp 1332-1344和Salas,Sergio,et al."Fringing gate capacitance model for triple-gate FinFET."SiliconMonolithic Integrated Circuits in RF Systems(SiRF),2013IEEE 13th TopicalMeeting on.IEEE,2013.)。而对于基本电容单元的建模，尤其是利用保角变换对垂直极板的电容建模的基本思路可参考下述论文(Bansal,Aditya,Bipul C.Paul,and KaushikRoy."An analytical fringe capacitance model for interconnects using conformalmapping."Computer-Aided Design of Integrated Circuits and Systems,IEEETransactions on 25.12(2006):2765-2774.)。
发明内容
本发明提出了一种三维MOS器件栅围寄生电容模型的获取方法，包括：
步骤一：划分三维MOS器件栅围寄生电容，得到包含平行板电容和垂直板电容的基本电容结构模型；
步骤二：近似计算所述基本电容结构模型的单元电容；
步骤三：基于保角变换推导多介质垂直板电容模型；
步骤四：提取多介质垂直板电容模型修正因子，根据修正因子对所述多介质垂直板电容模型进行修正，修正后获取三维MOS器件栅围寄生电容模型。
本发明提出的所述三维MOS器件栅围寄生电容模型的获取方法中，划分三维MOS器件栅围寄生电容时，保证将x轴上的极板以材料作为分界线划分。
本发明提出的所述三维MOS器件栅围寄生电容模型的获取方法中，所述三维MOS器件栅围寄生电容的基本电容结构模型如以下公式表示：
Cf,s＝Cf,d＝Cftop1+Cftop2+Cp0+2(Cfside1+Cfside2+(CGEMside1-CGEMside2))
其中，Cftop1为从栅极到Fin顶部表面内侧的垂直板电容，Cftop2为从栅极经边墙和层间介质到Fin顶部表面外侧的垂直板电容，Cfside1为从栅极到Fin侧表面内侧的垂直板电容，Cp0为从栅极到源漏和第0层金属层内表面的平行板电容，Cfside2为从栅极经边墙和层间介质到Fin侧表面外侧的垂直板电容、CGEMside1和CGEMside2为栅极到源漏和第0层金属层侧面的垂直板电容。
本发明提出的所述三维MOS器件栅围寄生电容模型的获取方法中，基于保角变换推导多介质垂直板电容模型包括如下步骤：
建立直角系坐标与椭圆系坐标的映射规则；
将原直角坐标系中的材料分界点根据所述映射规则映射到所述椭圆系坐标中；
将椭圆系坐标中的电容近似等效为平行板电容串联，借助保角变换推导多介质垂直板电容模型。
本发明提出的所述三维MOS器件栅围寄生电容模型的获取方法中，所述多介质垂直板电容模型如以下公式表示：
其中，C0表示多介质垂直板电容基本模型；ε0,ε1,ε2分别表示真空介电常数、垂直板电容内、外材料相对介电常数；vA表示材料分界线与最外层电场线的交点在椭圆坐标系中的坐标；x1,y1,x2,y2分别表示垂直电容金属板的边缘坐标。
本发明提出的所述三维MOS器件栅围寄生电容模型的获取方法中，提取的多介质垂直板电容模型修正因子包括：内角修正参数Cinner，非共焦点修正参数Kdelta。
本发明提出的所述三维MOS器件栅围寄生电容模型的获取方法中，所述内角修正参数Cinner如以下公式表示：
其中，λ1是与内角修正相关的待拟合因子。
本发明提出的所述三维MOS器件栅围寄生电容模型的获取方法中，所述非共焦点修正参数kdelta如以下公式表示：
其中，参数表示的时非共焦较长的一边与其共焦点等效长度的相对差值；表示为满足共焦点条件而等效的x2； 表示为满足共焦点条件而等效的y2；λ2为与非共焦增量修正相关的待拟合因子。
本发明提出的所述三维MOS器件栅围寄生电容模型的获取方法中，所述三维MOS器件栅围寄生电容模型如以下公式表示：
C＝Cinner+C0×kdelta；
其中，C0表示多介质垂直板电容模型，Cinner表示内角修正参数，kdelta表示非共焦点修正参数。
本发明提出的所述三维MOS器件栅围寄生电容模型的获取方法中，获取三维MOS器件栅围寄生电容模型之后进一步包括：对三维MOS器件栅围寄生电容模型进行验证。
本发明的有益效果在于：本发明提出的模型纳入了多介质材料的实际情况，从而能精准地计算三维MOS器件栅围寄生电容，所需拟合参数少，适用性广泛。
附图说明
图1为三维MOS器件形貌图与内部Fin结构形貌图。
图2为三维MOS器件寄生电容划分示意图。
图3为基本电容单元近似计算与划分方法。
图4为直角坐标系与椭圆坐标系的映射转换关系。
图5为共焦条件下，电容TCAD仿真值与电容模型计算值的关系。
图6为非共焦条件下，电容TCAD仿真值与电容模型计算值的关系。
图7为不同材料条件下，三维MOS器件栅围寄生电容与边墙厚度的关系。
图8为本发明三维MOS器件栅围寄生电容模型的获取方法的流程图。
具体实施方式
结合以下具体实施例和附图，对本发明作进一步的详细说明。实施本发明的过程、条件、实验方法等，除以下专门提及的内容之外，均为本领域的普遍知识和公知常识，本发明没有特别限制内容。
本发明提供的三维MOS器件栅围寄生电容模型，基于保角变换，能够解决包含多介质层的情况。本发明的建模流程包括如下步骤：
步骤一：三维MOS器件栅围寄生电容划分方法。本发明中三维MOS器件的参考基本参数如表1所示。
表1：三维MOS器件基本参数
栅极长度L<sub>G</sub> 20nm
栅极高度H<sub>G</sub> 80nm
Fin宽度T<sub>Fin</sub> 8nm
Fin高度H<sub>Fin</sub> 42nm
Fin间距P<sub>Fin</sub> 42nm
等效栅极氧化物厚度EOT 0.9nm
栅极到源漏的距离C2G 15nm
根据图2的三维MOS器件寄生电容划分示意图，将三维MOS器件结构的寄生电容分为：从栅极到Fin顶部表面的垂直板电容Cftop、从栅极到Fin侧表面的垂直板电容Cfside、从栅极到源漏和第0层金属层内表面的平行板电容Cp0、从栅极到源漏和第0层金属层侧面的垂直板电容CGEMside。最终的三维MOS器件栅围寄生电容由上述电容值累加得到：
Cftotal＝Cftop+Cp0+2·(Cfside+CGEMside)
步骤二：单元电容近似计算方法。步骤一得到的基本电容结构模型只有平行板电容和垂直板电容两类。如图3所示将其中的垂直板电容结构按照其材料边界进行分解。进而得到了从栅极到Fin顶部表面内侧的垂直板电容Cftop1、从栅极经边墙和层间介质到Fin顶部表面外侧的垂直板电容Cftop2、从栅极到Fin侧表面内侧的垂直板电容Cfside1、从栅极经边墙和层间介质到Fin侧表面外侧的垂直板电容Cfside2、从栅极到源漏和第0层金属层侧面的垂直板电容CGEMside1和CGEMside1。新的三维MOS器件栅围寄生电容模型整体值为：
Cftotal＝Cftop1+Cftop2+Cp0+2·(Cfside1+Cfside2+(CGEMside1-CGEMside2))
上式中的所有基本垂直板电容结构可抽象为图4所示的结构，其电容模型由坐标x1,x2,y1,y2和内外材料的介电常数ε1,ε2确定，如表2所示。
表2：三维MOS器件栅围寄生电容单元所需参数
步骤三：基于保角变换推导多介质垂直板电容模型。如图4所示，以垂直板电容的两个极板分别为x轴，y轴构建直角坐标系。
步骤3a：假设在椭圆共焦点条件中，即满足
以(x1,0)为椭圆焦点，借助映射规则：
x＝f·coshμ·cosv
y＝f·sinhμ·sinv
其中从而将直角坐标系(x,y)保角变换到椭圆坐标系(μ,v)。由于直角坐标系中满足共焦点条件，所以变换后在椭圆坐标系(μ,v)中，如图4所示，成为平板电容类型。
步骤3b：在原垂直坐标系中的材料分界点(x1,0),(x1,yA)，映射到椭圆坐标系中后为(μ1,0),(μ2,vA)。其中：
步骤3c：利用微元法，并将椭圆坐标系的中的电容微元近似等效为两个平行板电容串联，再积分后可得：
所以，x1,x2,y1,y2满足椭圆共焦点条件时，借助保角变换所得的多介质垂直板电容公式为：
步骤四：多介质垂直板电容模型修正因子提取。真实的多介质垂直板电容中的电场分布较为复杂，需要对步骤三所得的物理模型公式进行一定修正：
C＝Cinner+C0×kdelta
其中Cinner参数表示的是由于垂直板电容内角电场分布密集，从而对整体电容值的影响；kdelta参数表示的是对x1,x2,y1,y2不满足椭圆共焦点的条件时的修正。此时C0中的x2,y2需要使用改用等效值x2,eff,y2,eff。
内角修正参数的公式为：
其中λ1是与内角修正相关的待拟合因子。
借助TCAD工具仿真得到的共焦点条件下的垂直板电容数值，各尺寸参数在5nm～50nm范围内随机取500个值，拟合得到的结果如图5所示，其中拟合因子λ1＝0.29。在非共焦点条件下，使用等效值x2,eff,y2,eff。
其中参数表示的时非共焦较长的一边与其共焦点等效长度的相对差值，表示为满足共焦点条件而等效的x2；表示为满足共焦点条件而等效的y2。借助TCAD工具仿真得到的非共焦点条件下的垂直板电容数值，各尺寸参数在5nm～50nm范围内随机取500个值，拟合得到的结果如图6所示，其中拟合因子λ2＝2.07。
步骤五：对三维MOS器件栅围寄生电容模型进行验证。其详细步骤如下：
步骤5a：将TCAD仿真中三维MOS器件的Fin区域替换成金属材料。
步骤5b：对新的结构进行交流小信号仿真，得到寄生电容与栅极电容并联值：Cf,s,TCAD+Cf,d,TCAD+Cox。
步骤5c：计算得出栅极电容并将其剔除，得到三维MOS器件栅围寄生电容的精确参考值Cf,total,TCAD＝Cf,s,TCAD+Cf,d,TCAD。
如图7所示，根据表1参数所设定的三维MOS器件，在不同的边墙材料以及边墙厚度条件下，器件总寄生电容仿真值与根据表2所设定的模型计算参数对应关系所计算出的模型值吻合度较好。
本发明的保护内容不局限于以上实施例。在不背离发明构思的精神和范围下，本领域技术人员能够想到的变化和优点都被包括在本发明中，并且以所附的权利要求书为保护范围。

Claims (4)

1.一种三维MOS器件栅围寄生电容模型的获取方法，其特征在于，包括：
步骤一：划分三维MOS器件栅围寄生电容，得到包含平行板电容和垂直板电容的基本电容结构模型；
步骤二：近似计算所述基本电容结构模型的单元电容；所述三维MOS器件栅围寄生电容的基本电容结构模型如以下公式表示：
Cf,s＝Cf,d＝Cftop1+Cftop2+Cp0+2(Cfside1+Cfside2+(CGEMside1-CGEMside2))
其中，Cftop1为从栅极到Fin顶部表面内侧的垂直板电容，Cftop2为从栅极经边墙和层间介质到Fin顶部表面外侧的垂直板电容，Cfside1为从栅极到Fin侧表面内侧的垂直板电容，Cp0为从栅极到源漏和第0层金属层内表面的平行板电容，Cfside2为从栅极经边墙和层间介质到Fin侧表面外侧的垂直板电容、CGEMside1和CGEMside2为栅极到源漏和第0层金属层侧面的垂直板电容；
步骤三：基于保角变换推导多介质垂直板电容模型；包括如下步骤：
a.建立直角系坐标与椭圆系坐标的映射规则；
b.将原直角坐标系中的材料分界点根据所述映射规则映射到所述椭圆系坐标中；
c.将椭圆系坐标中的电容近似等效为平行板电容串联，借助保角变换推导多介质垂直板电容模型；
步骤四：提取多介质垂直板电容模型修正因子，根据修正因子对所述多介质垂直板电容模型进行修正，修正后获取三维MOS器件栅围寄生电容模型；
提取的多介质垂直板电容模型修正因子包括：内角修正参数Cinner，非共焦点修正参数kdelta；
所述内角修正参数Cinner如以下公式表示：
其中，λ1是内角修正相关的待拟合因子；
所述非共焦点修正参数kdelta如以下公式表示：
其中，参数表示的时非共焦较长的一边与其共焦点等效长度的相对差值，表示为满足共焦点条件而等效的x2； 表示为满足共焦点条件而等效的y2，λ2为与非共焦增量修正相关的待拟合因子；
所述三维MOS器件栅围寄生电容模型如以下公式表示：
C＝Cinner+C0×kdelta；
其中，C0表示多介质垂直板电容基本模型，Cinner表示内角修正参数，kdelta表示非共焦点修正参数。
2.如权利要求1所述的三维MOS器件栅围寄生电容模型的获取方法，其特征在于，划分三维MOS器件栅围寄生电容时，保证将x轴上的极板以材料作为分界线划分。
3.如权利要求1所述的三维MOS器件栅围寄生电容模型的获取方法，其特征在于，所述多介质垂直板电容模型如以下公式表示：
其中，C0表示多介质垂直板电容基本模型；ε0,ε1,ε2分别表示真空介电常数、垂直板电容内、外材料相对介电常数；νA表示材料分界线与最外层电场线的交点在椭圆坐标系中的坐标；x1,y1,x2,y2分别表示垂直电容金属板的边缘坐标。
4.如权利要求1所述的三维MOS器件栅围寄生电容模型的获取方法，其特征在于，获取三维MOS器件栅围寄生电容模型之后进一步包括：对三维MOS器件栅围寄生电容模型进行验证。
CN201610390686.9A 2016-06-03 2016-06-03 一种三维mos器件栅围寄生电容模型获取方法 Active CN106096107B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610390686.9A CN106096107B (zh) 2016-06-03 2016-06-03 一种三维mos器件栅围寄生电容模型获取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610390686.9A CN106096107B (zh) 2016-06-03 2016-06-03 一种三维mos器件栅围寄生电容模型获取方法

Publications (2)

Publication Number Publication Date
CN106096107A CN106096107A (zh) 2016-11-09
CN106096107B true CN106096107B (zh) 2019-05-17

Family

ID=57447433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610390686.9A Active CN106096107B (zh) 2016-06-03 2016-06-03 一种三维mos器件栅围寄生电容模型获取方法

Country Status (1)

Country Link
CN (1) CN106096107B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004145752A (ja) * 2002-10-25 2004-05-20 Sharp Corp 寄生容量素子モデル抽出方法および寄生容量素子モデル抽出プログラム
CN101329692A (zh) * 2007-06-18 2008-12-24 中芯国际集成电路制造(上海)有限公司 变容器电容-电压模型及其形成装置和方法、使用方法
CN102194026A (zh) * 2011-04-25 2011-09-21 上海宏力半导体制造有限公司 Sinker MOS电容模型及其建立方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004145752A (ja) * 2002-10-25 2004-05-20 Sharp Corp 寄生容量素子モデル抽出方法および寄生容量素子モデル抽出プログラム
CN101329692A (zh) * 2007-06-18 2008-12-24 中芯国际集成电路制造(上海)有限公司 变容器电容-电压模型及其形成装置和方法、使用方法
CN102194026A (zh) * 2011-04-25 2011-09-21 上海宏力半导体制造有限公司 Sinker MOS电容模型及其建立方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A 14 nm FinFET 128 Mb SRAM With Vmin Enhancement Techniques for Low-Power Applications;Taejoong Song etc.;《IEEE JOURNAL OF SOLID-STATE CIRCUITS》;20150131;第50卷(第1期);158-169
A 14nm Logic Technology Featuring 2nd-Generation FinFET, Air-Gapped Interconnects, Self-Aligned Double Patterning and a 0.0588 um2 SRAM cell size;S. Natarajan etc.;《2014 IEEE International Electron Devices Meeting》;20150223;3.7.1-3.7.3
一种40nm MOSFET版图相关的波动模型建立;朱诗倩 等;《微电子学》;20160430;第46卷(第2期);273-281

Also Published As

Publication number Publication date
CN106096107A (zh) 2016-11-09

Similar Documents

Publication Publication Date Title
US8887116B2 (en) Flexible pattern-oriented 3D profile for advanced process nodes
Andrews Noncollapsing in mean-convex mean curvature flow
US8631382B2 (en) LVS implementation for FinFET design
CN105426648B (zh) 一种可制造性设计仿真器设计方法及系统
Lee et al. Modeling of parasitic fringing capacitance in multifin trigate FinFETs
CN106815379B (zh) 一种提取寄生电容的方法及系统
CN106096107B (zh) 一种三维mos器件栅围寄生电容模型获取方法
CN106815380B (zh) 一种提取寄生电阻的方法及系统
US8418112B2 (en) Method of generating RC technology file
Zhang et al. An efficient method for chip-level statistical capacitance extraction considering process variations with spatial correlation
CN1908943B (zh) 硅基在片螺旋电感等效电路单π对称模型参数的提取方法
An et al. 3-D modeling of fringing gate capacitance in gate-all-around cylindrical silicon nanowire MOSFETs
CN103164572B (zh) 一种集成电路互连线寄生电容的建模方法
Sychev et al. Modeling of the coupled microstrip lines with using numerical conformal transformations
Dunn et al. EMX: Overcoming silicon chip EM simulation challenges for passive circuit analysis and model development
CN1845301B (zh) 硅基螺旋电感器件非对称等效电路模型参数的提取方法
CN109145414B (zh) 一种提高后仿真结果准确性的方法及系统
CN109388911B (zh) 一种半导体器件的等效模型建立方法、装置及终端设备
CN102385647B (zh) 一种建立mosfet模型的方法
CN103631978B (zh) 仿真金属连线间填充介质空洞寄生电容的方法
US20100169058A1 (en) Modeling structure for simulation of trapezoidal metal line
CN105160048A (zh) 一种钣金件工程更改前后几何特征变化的判别方法
CN106250586A (zh) 一种提取FinFET寄生电容模型的方法
CN116187269B (zh) 一种多导体系统的寄生电容参数提取方法、装置及存储介质
CN108538819B (zh) 提取soi衬底寄生电容的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: 200241 No. 500, Dongchuan Road, Shanghai, Minhang District

Patentee after: EAST CHINA NORMAL University

Address before: 200062 No. 3663, Putuo District, Shanghai, Zhongshan North Road

Patentee before: EAST CHINA NORMAL University

CP02 Change in the address of a patent holder