JP2004145410A - 回路の設計方法および回路設計支援システム - Google Patents

回路の設計方法および回路設計支援システム Download PDF

Info

Publication number
JP2004145410A
JP2004145410A JP2002306476A JP2002306476A JP2004145410A JP 2004145410 A JP2004145410 A JP 2004145410A JP 2002306476 A JP2002306476 A JP 2002306476A JP 2002306476 A JP2002306476 A JP 2002306476A JP 2004145410 A JP2004145410 A JP 2004145410A
Authority
JP
Japan
Prior art keywords
circuit
characteristic
value
combination
variation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002306476A
Other languages
English (en)
Inventor
Mikako Kanbara
蒲原 美可子
Shiro Kanbara
蒲原 史朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002306476A priority Critical patent/JP2004145410A/ja
Publication of JP2004145410A publication Critical patent/JP2004145410A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】アナログ回路に熟練していない者でも回路のバラツキ要因を考慮した最適な回路定数設計を行うことの出来る回路の設計方法および回路設計支援システムを提供することにある。
【解決手段】回路構成と、回路の設計指標となる1又は複数の回路特性の目標仕様と、上記回路特性をばらつかせる1又は複数のバラツキ要因の各とりえる値として各バラツキ要因に複数ずつ設定されるバラツキ値とを指定して、回路の各部を特定する回路定数を導き出す回路の設計方法であって、1個の回路特性ごとに当該回路特性が最も悪くなると推定される上記バラツキ値の組合せを選択する第1ステップ(S2〜S7)と、この第1ステップで求められた回路特性ごとのバラツキ値の組合せをそれぞれ条件として各回路特性が上記目標仕様を満たすように上記回路定数を求める第2ステップ(S9〜S14)とを有する。
【選択図】    図3

Description

【0001】
【発明の属する技術分野】
この発明は、回路を構成する素子の定数などを求める回路設計方法ならびに電子計算機を用いて回路の定数を求める回路設計支援システムに関し、特にアナログ回路の設計に利用して有用な技術に関する。
【0002】
【従来の技術】
回路設計とくにアナログ回路の設計においては、構成素子の種類とその結線関係(回路トポロジーと云う)が決まった段階で回路特性が目標仕様を満たすようにトランジスタサイズ、抵抗値、容量値などの回路を構成する素子の定数(本明細書では配線のパラメータ等も含めて回路定数と称する)を求める定数設定が行われる。
【0003】
現在、アナログ回路の定数設定は人手による設計が主流であり、熟練された技術が必要とされる。というのも、各回路定数がそれぞれの回路特性に及ぼす影響を把握していなければならないからである。さらに、回路の特性間にはしばしば強いトレードオフがあり、全ての特性が目標仕様を満たす条件を見つけ出すには経験や勘による試行錯誤のシミュレーションが必要であり、長い工数を要する。さらに設計に費やせる時間には限りがあるため、最初に得られた妥当な解で設計を打ち切ることが多く、真に最適な解となっている保証はない。近年、デバイスの微細化、回路の高性能化、高速化、低電圧化が進み、求められる設計仕様を満たすことが難しくなってきており、定数設計はますます困難性を高めている。
【0004】
また、現状では製造ばらつきを正確に把握した設計が行われていないのが実情である。そのため、回路特性を最も劣化させる条件(以下、ワースト条件と呼ぶ)をおさえた回路定数の最適化が行われておらず、回路特性のマージン不足によって量産時に安定した歩留が得られない、或いは、回路特性のマージンを大きくするために回路性能が犠牲になったり、高い回路性能で且つマージンも大きくしようとして設計期間に著しい増大を引き起こすと云った課題が生じる。
【0005】
このような状況の中で、従来、回路設計期間の短縮や安定した歩留の確保を図るためにアナログ回路の設計を支援するシステムについて幾つかの提案がなされている(例えば特許文献1,2)。また、アナログ回路の定数設計を支援する回路定数最適化ツールも幾つか実用化されている。
【0006】
【特許文献1】
特開2000−293556号公報
【特許文献2】
特開平2001−34642号公報
【0007】
【発明が解決しようとする課題】
しかしながら、上記特許文献1,2に示される回路パラメータ設計方法には次のような問題点がある。すなわち、これらの設計方法は、動作温度や電源電圧の変動および素子の製造ばらつき等の各要因が回路特性に与える変化量を最少にするように回路定数を最適化することに重点をおいており、往々にして回路特性のばらつきを小さくするのと回路性能とはトレードオフの関係があるため、ばらつきを小さくすると回路性能は劣化するという事態を招きかねない。また、回路特性の目標仕様は目標値以上或いは目標値以下と云うような場合が多く、回路特性のばらつきを抑えることはさほど重要でないため、これらの設計方法では真に最適な解が得られるとは云えない。また、回路特性値の変動量を小さくすることに重点をおいた場合でも、各回路定数が取りえる値の全ての組合せについて最適化の検証を行っていないため、本当の最適点を見逃す可能性があるという課題もある。
【0008】
また、現在実用化されているアナログ回路の定数設計の支援ツールは、最初に回路定数の振り幅と回路特性の目標仕様とを入力することで、その後に自動的にシミュレーション等を行って回路定数を導き出すように構成されており、動作温度や電源電圧の変動および製造ばらつき等の要因に対しては余り考慮がなされていない。すなわち、ワースト条件で回路定数を求めたい場合には、設計者がワースト条件となる変動要因の値を求めて支援ツールに与えなければならないが、この場合、設計者がワースト条件を求めることにはかなりの困難が伴う。
【0009】
また、各バラツキ要因の値も複数ずつ指定して、各バラツキ要因の値の組合せと回路定数の組合せとを乗積した全ての組合せについてシミュレーションを行うことで、ワースト条件において設計仕様を満たすような回路定数を導き出すことも考えられるが、それではシミュレーション回数が膨大になってしまう。
【0010】
また、特にアナログ回路の場合、設計仕様に基づく目標値は項目によってはそれほど厳密に決めなくても良い場合が多く、仮の目標仕様を満たす回路定数が存在しないときなどに目標仕様を部分的に緩和して定数設計を続けると云うことが良くあるが、上記の支援ツールでは、最初に目標仕様を入力してシミュレーションを行うため、目標仕様を緩和する場合には、また最初から処理をやり直さなければならないという欠点がある。回路によってはシミュレーションに膨大な時間がかかるものが多く、このような回路では目標仕様の途中変更により回路の定数設計の期間が大幅に増大するという問題が生じる。
【0011】
この発明の目的は、アナログ回路に熟練していない者でも回路のバラツキ要因を考慮した最適な回路定数設計を行うことの出来る回路の設計方法および回路設計支援システムを提供することにある。
【0012】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【0013】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
【0014】
すなわち、回路構成と、回路の設計指標となる1又は複数の回路特性の目標仕様と、上記回路特性をばらつかせる1又は複数の要因のそれぞれがとりえる値として各要因に複数個ずつ対応づけられたバラツキ値とを指定して、回路の各部を特定する回路定数を導き出す回路の設計方法であって、各回路特性ごとに当該回路特性が最も悪くなると推定される上記バラツキ値の組合せを選択する第1ステップと、この第1ステップで求められた回路特性ごとのバラツキ値の組合せをそれぞれ条件として各回路特性が上記目標仕様を満たすように上記回路定数を求める第2ステップとを有するものである。
【0015】
このような手段によれば、特性バラツキの各要因が回路特性を最も悪くするワースト条件で目標仕様を満たすような回路定数を容易に求めることが出来る。さらに、ワースト条件を定めてからその条件で回路定数を導き出すため、回路シミュレーションの回数を少なくでき、設計期間の短縮を図ることが出来る。
【0016】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
【0017】
図1は、本発明の実施例の回路設計支援システムに入出力されるデータの説明図、図2は回路設計支援システムに組み込まれた機能モジュールの構成を示す機能ブロック図である。
【0018】
この実施例の回路設計支援システム100は、ワークステーションなどの電子計算機内もしくは計算機と結合された記憶手段に本発明に係る回路設計方法を用いて回路定数を算出するソフトウェア(プログラム)を組み込んで構成されている。この回路設計支援システム100は、図1に示すように、設計回路の回路情報(回路トポロジー)10と、特性バラツキの要因(以下、バラツキ要因と称す)の1つであるトランジスタサイズや酸化膜厚など製造バラツキ情報(各項目とそのバラツキ幅など)11と、バラツキ要因の1つである動作温度や電源電圧などの外部規格情報(各項目とその規格幅など)12と、これから求める回路定数の振り幅の情報13と、回路特性の目標仕様の情報(各項目とその仕様値など)14とを設計者が入力することで、これらの情報に基づき演算処理および回路シミュレーションとを行って、要求された条件を満たす回路定数15を求め、それを出力するものである。
【0019】
この回路設計支援システム100に組み込まれるソフトウェアには、図2に示すように、効率的なシミュレーション条件を引き出すために使用される直交表を生成する直交表生成部110と、各シミュレーションで使用する各回路定数や各バラツキ要因の値をまとめるシミュレーション用入力データ生成部111と、シミュレーションを実行して指定の特性値を得るシミュレーション実行・結果読み込み部112と、シミュレーション結果から各バラツキ要因や各回路定数が回路特性に与える要因効果を計算する要因効果計算部113と、要因効果をグラフにして表示出力する要因効果図表示部114と、バラツキ要因の要因効果から特性を最も劣化させるワースト条件を決定する条件決定部115と、回路定数の要因効果から回路定数の全組合せの特性値を推定的に算出する推定計算部116と、評価関数を用いて特性値の評価値の高い回路定数の組合せを抽出する評価関数計算部117と、求めた回路定数を用いて確認的なシミュレーションを行う確認シミュレーション実行部118と、目標仕様を満たす回路定数の組合せが見つからない場合に回路定数の初期値や振り幅を変更する回路定数更新部119等の各機能モジュールが備わっており、図2の矢印に示されるように各機能モジュール間でデータをやり取りして定数設計処理を進めていくようになっている。
【0020】
以下、これらの各機能についてフローチャートに基づき詳細に説明する。
【0021】
図3には、上記の回路設計支援システム100において実行される定数設計処理のフローチャートを示す。
【0022】
定数設計処理が開始されると、先ず、設計者はネットリストなどの回路情報と共に求めようとしている回路定数の初期値を設定する(ステップS1)。この初期値は、例えば設計者が机上検討で得たものなど、回路特性が目標仕様を満たす値である必要はなく、それぞれ現実的な値から大きくかけ離れることのない凡その値で良い。
【0023】
図4には、次のステップS2〜S3の処理によりシステム100内に生成されるデータテーブルの図を示す。
【0024】
次に、設計者は製造バラツキの項目とそのバラツキ幅の設定(ステップS2)、外部規格とその規格幅の設定(ステップS3)とを行う。ここでは、図4(a)に示すように、例えば、製造バラツキの項目としてMOSトランジスタのゲート長と酸化膜厚のばらつき(Nチャネル形とPチャネル形の各々について)、外部規格の項目として電源電圧と動作温度などが設定され、それらに対応して各バラツキ要因がとりえる複数のバラツキ値が設定されている。
【0025】
各バラツキ要因に設定できる値の数(水準と呼ぶ)は2水準であり、バラツキ要因ごとに水準▲1▼と水準▲2▼の値がそれぞれ設定される。図4(a)では表中に水準値“1”と“2”が記入されているが、実際には各バラツキ要因の物理的な数値が設定されている。特に制限されないが、例えば、水準▲1▼にはバラツキ要因の最小値、水準▲2▼にはバラツキ要因の最大値が設定される。
【0026】
なお、この水準数は3個や4個などにも変更可能である。水準数が増えれば、後に算出される要因効果の精度が高くなるが、必要なシミュレーション数が増えるので、両者を考慮して決めなければならない。3水準とした場合には、例えば、水準▲1▼と水準▲3▼には最小値と最大値を、水準▲2▼にはその中間値を設定するなどすれば良い。
【0027】
バラツキ要因の設定が済んだら、次いで、システム100内部で入力されたバラツキ要因の項目数やバラツキ要因の水準数に対応する直交表が決定され、この直交表に従って複数組のシミュレーション用のデータが生成される(ステップS4)。
【0028】
図4(a)のバラツキ要因の場合、バラツキ要因の項目数が6個で水準数が2個であるので、生成される直交表は図4(b)のL8直交表(8行の直交表)となる。直交表の詳細については後に要因効果と共に説明する。
【0029】
直交表の各行のエントリ値は各バラツキ要因の水準値を示しており、各行の値により示される各バラツキ要因のバラツキ値の組合せとステップS1で入力された回路定数の初期値とが、回路シミュレーションの条件値となる。すなわち、L8直交表の場合、8つの組合せでバラツキ要因の条件が決定され、8組のシミュレーション用のデータが生成されることになる。
【0030】
直交表からシミュレーション用のデータが決定されたら、次に、この8組のシミュレーション用データをそれぞれ用いて8通りの回路シミュレーションを順次行う。ここでのシミュレーションはバラツキ要因のワースト条件を割り出すためのシミュレーションである。そして、シミュレーション結果として目標仕様の設定される回路特性の値を8通りのシミュレーションについてそれぞれ読み込む(ステップS5)。図4の場合、2種類の特性(特性▲1▼:例えば直流利得,特性▲2▼:例えば周波数帯域)の値がシミュレーションにより求められ、それぞれ図4(c)の表に入力されていく。
【0031】
次いで、このシミュレーション結果から回路特性ごとに各バラツキ要因の要因効果を演算により求め、それをグラフ化した要因効果図をディスプレイ上に表示する(ステップS6)。
【0032】
図5(a)には特性▲1▼に対する各バラツキ要因の要因効果のグラフを、図5(b)には特性▲2▼に対する各バラツキ要因の要因効果のグラフを、それぞれ示す。
【0033】
ここで、上述の直交表と要因効果について具体例を参照しながら説明する。直交表や要因効果とは、品質工学の分野で確立されているタグチメソッドと呼ばれる手法において用いられているものである。
【0034】
直交表は、次のA,Bの特徴を有するものである(図4(b)参照)。
A.各列に各水準の値が同数ずつエントリされている。
B.任意の列においてエントリ値が同値となる行(例えば1列目の1〜4行)に注目したとき、他の全ての列では各水準の値が同数ずつエントリされている(例えば2列目では1〜4行に水準▲1▼と水準▲2▼が同数ずつエントリされ、他の列も同様)。
【0035】
要因効果は、個々の要因が対象となる値に与える影響を、各要因の相互作用を無視できるものと見なして定量的に表わしたものである。すなわち、ステップS6で求められる要因効果は、個々のバラツキ要因の値が1つの回路特性に与える影響を、各バラツキ要因の相互作用が無視できるものと見なして定量的に表わしたものであり、具体的には次のようにして求められる。
【0036】
すなわち、特性▲1▼に対するゲート長バラツキ(Nチャネル形)の要因効果は、例えばこのゲート長バラツキが水準▲1▼となる4つの組合せにおける特性▲1▼の平均値と、ゲート長バラツキが水準▲2▼となる4つの組合せにおける特性▲1▼の平均値との2つの値から表わされる。1つのバラツキ要因が水準▲1▼となる4つの組合せでは、他のバラツキ要因は水準▲1▼と水準▲2▼とが同数ずつエントリされているため(直交表の特徴B)、この組合せにおける特性▲1▼の平均値には、1つのバラツキ要因においてのみ水準▲1▼の効果が現われ、他のバラツキ要因においては水準▲1▼と水準▲2▼の効果が分散して、その効果が除外された特性値が表わされることになる。つまり、これらにより、特性▲1▼に対する1つのバラツキ要因の水準▲1▼の要因効果と水準▲2▼の要因効果とを表わすことが出来る。
【0037】
そして、上記のように各バラツキ要因に対して水準▲1▼の平均値と水準▲2▼の平均値とを求めたものが、各バラツキ要因の要因効果となる。これらをグラフ化したものが図5の要因効果図である。
【0038】
次に、回路特性ごとに各バラツキ要因の要因効果が算出されたら、この要因効果から各回路特性ごとに特性を最も悪くするバラツキ要因の組合せ(ワースト条件)を推定する。次表1に示されるように、例えば回路特性▲1▼が低いほど特性が悪くなるものとすれば、図5(a)の丸印に示されるように、各バラツキ要因について要因効果が低くなる方の水準値を選択した組合せ“1,1,2,1,2,1”が回路特性▲1▼に対するワースト条件と推定される。逆に、回路特性▲2▼が高いほど特性が悪くなるものとすれば、図5(b)の丸印に示されるように、各バラツキ要因について要因効果が高くなる方の水準値を選択した組合せ“2,2,1,2,2,1”が回路特性▲2▼に対するワースト条件と推定される。
【0039】
【表1】
Figure 2004145410
【0040】
図6には、回路定数の最適値を求めるのに使用されるデータテーブルを示す。
【0041】
ワースト条件が推定されたら、次に、設計者は回路設計支援システム100に対して最適化する回路定数の項目とその値の設定を行う(ステップS8)。ここでは、説明を簡単にするため、図6(a)に示すように、最適化する回路定数の項目は定数▲1▼〜定数▲4▼の4個とし、各回路定数に設定できる値は3水準としている。回路定数の項目は、例えば、回路を構成する各MOSトランジスタのゲート幅やゲート長、抵抗素子の各抵抗値ならびに容量素子の各容量値などであり、一般的なアナログ回路では20個〜30個くらいの項目数になる場合もある。各水準に設定する値は、水準▲1▼〜水準▲3▼の順に値が段々大きくなる或いは段々小さくなるように設定する。なお、図6(a),(b)の表中には、水準値“1”,“2”,“3”と記入されているが、各回路定数の各水準値として設定された値を意味している。
【0042】
その後の最適化の処理において、ここで設定された値の何れかで回路定数が最適化されることになるので、回路定数の設定値は回路特性が目標仕様を満たすような範囲と重なるように幾分考慮して設定する。各回路定数に設定する水準数は2水準や4水準など他にも選択できるが、水準数が少ないと最適化で検討される値が少なくなり細かな最適化が出来なくなるし、多いとシミュレーション回数が増大するので、両者を考慮して選択しなければならない。
【0043】
回路定数の設定が済んだら、回路設計支援システム100内で、最適化する回路定数の個数と水準数に応じた直交表(図6(b)参照)が生成され、それに基づきシミュレーション用の回路定数のデータが決定される(ステップS9)。また、シミュレーションを行うときにはバラツキ要因の値も一義に決まっている必要があるが、その値にはステップS7で各回路特性ごとに求められたバラツキ要因のワースト条件が使用される。すなわち、特性▲1▼を求めるシミュレーションには特性▲1▼についてのワースト条件、特性▲2▼を求めるシミュレーションには特性▲2▼についてのワースト条件がそれぞれ使用される。
【0044】
シミュレーション用のデータが決まったら、各データ毎に回路シミュレーションを行って、対象となる回路特性の値を求める(ステップS10)。図6(c)はその結果を示したもので、各行に図6(b)の各行の条件でシミュレーションを行った結果の特性値が示されている。
【0045】
シミュレーション結果が読み込まれたら、これに基づき各回路定数についての要因効果を算出する(ステップS11)。この計算方法はステップS6の要因効果の算出方法と同様である。図7には、1つの特性について算出された各回路定数の要因効果図を示す。
【0046】
次に、設計者は回路設計支援システム100に対して回路特性の目標仕様の設定を行う(ステップS12)。アナログ回路の場合、目標仕様は項目によっては厳密に決めなくても良いことがあるが、本システム100では、その後の演算で目標仕様を満たす回路定数が存在しない場合などに目標仕様を部分的に緩和することが容易に行えるので、ここで設計者は理想的な仕様を設定すればよい。
【0047】
回路特性の目標仕様が設定されたら、次いで、図6(a)のように設定された回路定数の値の全組合せにおける回路特性をそれぞれ推定的に求める(ステップS13)。ここでは、ステップS11で算出した要因効果を用いて、次のような方法で各組合せの回路特性を求める。すなわち、定数▲1▼〜定数▲4▼が水準値 “1,1,3,1”の組合せのときの回路特性▲1▼の推定値は、図7に示される要因効果から次式(1)のように求められる。
推定値=a(1)+b(1)+c(3)+d(1)+m   ・・・ (1)
ここで、mは回路定数の全組合せにおける特性値の平均値、a(i)〜d(i)は図7に示すように回路定数▲1▼〜回路定数▲4▼が水準値iのときの要因効果の値を平均値mからの差異で表わしたものである。
【0048】
そして、上記のような演算処理を回路定数の全組合せについて行い、それぞれについて各特性値を算出する。この実施例の場合、回路定数は4個で水準は3個なので81(=3)通りの回路定数の組合せについて特性▲1▼と特性▲2▼の推定値がそれぞれ演算される。
【0049】
次に、上記算出された特性▲1▼と特性▲2▼の推定値の中から、ステップS12で設定した目標仕様を共に満たす回路定数の組合せを抽出する(ステップS14)。そして、目標仕様を共に満たす回路定数の組合せの有無を判別して(ステップS15)、有ればステップS18に、無ければステップS16へと移行する。
【0050】
その結果、目標仕様を満たす組合せがあってステップS18に移行した場合には、この目標仕様を満たす組合せの中から、さらに、全ての目標仕様が均等に余裕を持つ状態(デザインセンタリングと呼ぶ)の組合せを後述の評価関数を用いて抽出する(ステップS18)。
【0051】
図8には、デザインセンタリングの説明図を示す。なお、この実施例においては目標仕様が設定される回路特性は2つだが、図8では分りやすいように回路特性が6つの場合を示している。この図8(b)に示されるように、上記デザインセンタリングとは目標仕様に対する各回路特性の余裕度がともに同じ値を示す分布になっていることを意味している。
【0052】
図9には評価関数の各回路特性に対する評価値Yの一例のグラフを示す。
【0053】
デザインセンタリングを評価する評価関数としては次式(2)の関数F1を採用することが出来る。
F1=Σ(Y/n)   ・・・ (2)
ここで、Y=|境界値/(特性値−境界値)|
iは各回路特性を特定するインデックス
nは全回路特性数
Σは全回路特性についての総和
このような評価関数F1によれば、各特性値が境界値に近ければ(すなわち目標仕様ぎりぎりであれば)大きい値が、境界値より離れていれば(すなわち目標仕様を余裕で満たしていれば)小さい値が示されるので、評価関数がもっとも小さい値が最もデザインセンタリングされた組合せとして評価することが出来る。
【0054】
なお、評価関数は上記式のものに限られず、目標仕様を余裕で満たすときと目標仕様の境界値に近いときとで異なる値を示す関数であれば、種々の関数を採用することが出来る。また、ある特性値については仕様ぎりぎりで良いとか、ある特性値については仕様を大幅に満たしたい等の要求が有る場合には、各回路特性についての評価値Yに重付け係数を積算して総和を取るなどして対応することも出来る。
【0055】
図10は回路定数の各組合せを評価関数を用いて評価した結果の一例を示す図である。同図のデータチャートは、ステップS14で抽出した目標仕様を満たす各組合せの特性▲1▼と特性▲2▼を評価関数に代入して評価値(関数値)を演算し、その評価値の順にデータをソートしたものである。その結果、評価値の最も小さい組合せ “2,3,2,1(水準値)”が最もデザインセンタリングされたものと評価できる。
【0056】
デザインセンタリングされた回路定数の組合せが抽出されたら、このときの回路特性は要因効果に基づく推定値であるため、確認の意味でこの回路定数を用いてシミュレーションを行い(ステップS19)、その結果、ほぼ評価通りの結果が得られれば、その回路定数を設計値として、この定数設計処理を終了する。
【0057】
一方、ステップS15の判別処理で、目標仕様を満たした回路定数の組合せが無くステップS16に移行された場合には、別の評価関数を用いて、要求仕様に最も近い回路定数の組合せを抽出する(ステップS16)。
【0058】
ここで使用する評価関数は、例えば、各回路特性についての評価値Y2を次式(3)のような関数として、ステップS18と同様の処理を行うことで所望の組合せを抽出することが可能となる。
Y2=Exp[(境界値−特性値)/境界値]  ・・・ (3)
この関数は、目標仕様から外れるほど値が大きく、目標仕様を満たす方へいくほど値が小さくなるとともに、値が急激に大きくなり始める座標点が目標仕様の境界値より仕様外の方へ少し外れた位置に設定されたものである。同様の曲線を有していれば他の関数を用いることも可能である。
【0059】
次に、この抽出された回路定数の組合せに基づいて図6(a)の回路定数の設定値を更新する処理を行う(ステップS17)。更新は次の予想に基づき目標仕様を満たすように行われる。例えば、ステップS16で選択された最も目標仕様に近い組合せで水準▲1▼(最も小さい値)となっている回路定数については、より小さい値にすれば目標仕様に近づくことが予想されるので、水準▲1▼〜水準▲3▼に前の水準▲1▼より小さい値を設定したり、或いは、前の水準▲1▼の設定値を水準▲3▼(最も大きい値)とし、水準▲1▼や水準▲2▼により小さい値を設定する。また、目標仕様に最も近い組合せで水準▲3▼となっている回路定数については上記の逆の設定を行う。
【0060】
なお、このような設定の更新は、ステップS16で抽出された組合せを参照しながら設計者が行うようにしても良いし、回路設計支援システム100が自動的に行うようにすることも出来る。
【0061】
そして、回路定数の設定の更新をしたら再びステップS9〜ステップS14の処理を繰り返して目標仕様を満たす回路定数を見つけ出す。
【0062】
また、ステップS15の判別処理で、目標仕様を満たす回路定数の組合せが無いと判別された際、目標仕様が厳密に満たされなくても良い回路特性の項目がある場合には、その目標仕様を緩和してステップS13以後の処理を繰り返し行うことで、目標仕様を満たす回路定数の組合せを見つけるようにすることも出来る。この場合、回路シミュレーションを再度行う必要がないので、短時間のうちに処理を完了することが出来る。
【0063】
以上のように、この実施の形態の回路設計支援システム100によれば、その定数設計処理により、バラツキ要因がワースト条件の場合に目標仕様を満たすような回路定数を、熟練した技術を用いずに容易に見つけ出すことが出来る。さらに、ワースト条件を定めてからその条件で回路定数を導き出す構成になっているため、回路シミュレーションの回数を少なくでき、設計期間の短縮を図ることが出来る。
【0064】
さらに、設定された回路定数の全組合せについて回路特性を求め、全組合せを網羅して最適化を行っているので、真に最適化された解を得ることが出来る。また、最適化の際には各回路特性が所定の条件で目標仕様を満たすように(例えば各回路特性が均等に余裕度を有するように)評価しているので、回路の質の向上が図れる。
【0065】
また、ばらつき要因の要因効果や各回路定数の要因効果をグラフ化して表示出力することで、設計者は各ばらつき要因や回路定数が特性値に与える効果を定量的に且つ直感的に把握することが出来るので、例えば、目標仕様を満たす回路定数が存在しえないような設計回路を対象としていた場合に、回路構成の変更の必要性が早期に判断でき、それによる回路設計期間の短縮も図ることが出来る。
【0066】
[第1応用例]
図11は、特性値の推定算出処理の第1の応用例を説明する図である。
【0067】
上記実施例の回路設計処理においては、各回路定数について予め複数水準の値を設定しておく必要があるが、様々な要因により回路定数の値が一様に決められてしまったり小さな範囲内の値に制限されてしまう場合がある。そのような場合に、図3のステップS13で各回路特性の推定演算を行う場合に、その推定演算の範囲を、全回路定数の全水準の組合せとせずに、設計者が指定した範囲のみに制限できるように構成しても良い。
【0068】
すなわち、図11に示すように、定数▲1▼が水準▲1▼、定数▲2▼が水準▲1▼か▲2▼と制限されている場合には、図中に示される計算ポイントのみで回路特性の推定演算を行うようにしても良い。そして、その結果に基づきその後の処理を行うようにすることで、設計者が指定した回路定数の組合せの中で最適な解を得ることが出来る。
【0069】
[第2応用例]
図12は、特性値の推定算出処理の第2の応用例を説明する図である。
【0070】
実施例の回路設計処理においては、各回路定数に設定可能な値を増やせば必要なシミュレーション回数が増大するため、水準数はあまり増やすことは出来ない。一方、水準数が少ないと、各水準間の評価がなされないため、評価や最適化の処理は粗い内容となってしまう。
【0071】
これらの両欠点を解消するために、各回路定数の要因効果に基づき、回路定数が各水準値間の分割点(例えば、図7のb1,b2,c1,c2)にある場合の回路特性を推定し、それを評価対象に含めるように構成することも出来る。
【0072】
この場合の回路特性は、例えば定数▲2▼が分割点b1,b2にある場合であれば、要因効果図のそれらの点が示す特性値の値を用いて、各特性値の推定演算(ステップS13の演算処理と同様の演算)を行うことで求めることが出来る。
【0073】
図12の例は、定数▲1▼について水準▲2▼と▲3▼の範囲を3分割に、定数▲2▼について水準▲1▼と▲2▼の範囲を3分割に、定数▲3▼については水準▲3▼に制限した場合の計算ポイントを示したものである。このような計算ポイントで、回路特性の推定演算を行い、その結果に基づきその後の処理を行うようにすることで、設計者が指定した回路定数の細かな組合せの中での最適な解を得ることが出来る。
【0074】
ここで、評価対象に含める各水準値間の分割点は、設計者が任意に選択できるようにしても良いし、また例えば、評価関数を用いて回路定数の最適化された組合せを抽出した後に、評価値の最も優れる3つの組み合わせを抽出し、その組合せの範囲に各水準値間を分割した分割点を設定し、分割点での特性値を再演算してそれを含めた再評価を行って、より最適な回路定数を見つけ出すようにすることも出来る。
【0075】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0076】
例えば、製造バラツキの一例として実施例ではトランジスタサイズや酸化膜厚のバラツキを例示したが、その他、一対のトランジスタの対称性が問題となるような回路の場合に、それらトランジスタの対称性のばらつきを1つのばらつき要因として扱うことも出来るなど、種々の項目を含めることができる。また、回路定数の項目も実施例で示したものに限られず、例えば、配線に関係するパラメータなども含めることが出来る。
【0077】
また実施例では、バラツキ要因のワースト条件を求める際にタグチメソッドの直交表と要因効果を用いて少ないシミュレーションでワースト条件を推定しているが、バラツキ要因に設定された各水準の全ての組合せについてシミュレーションを行い、その結果、回路特性を最も悪くするワースト条件を求めるようにしても良い。
【0078】
また、回路定数を求める回路として、回路トポロジーが決まった段階の設計回路を対象として説明したが、例えば配線長やレイアウトが決まった段階の回路を対象として、配線長やレイアウト状態を考慮にいれて回路定数を最適化したりその値を確認するのに本発明を利用することも出来る。
【0079】
また、実施例では、始めに各バラツキ要因について複数水準の値を設定し、そこからバラツキ要因のワースト条件を見つけ出すようにしているが、設計者が各バラツキ要因の値をそれぞれ1つの値に設定可能な処理パターンを組み込み、それを選択実行可能なようようにしても良い。その場合、図3のフローチャートのステップS2〜S7の処理を、設計者が各バラツキ要因の値を設定する処理に変更すれば良い。
【0080】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるアナログ回路の設計処理について説明したがこの発明はそれに限定されるものでなく、例えば論理回路中のアナログ的な性質を持つ回路の設計など様々な回路設計処理に広く利用することができる。
【0081】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【0082】
すなわち、本発明に従うと、バラツキ要因がワースト条件となった場合でも目標仕様を満たすような回路定数を、熟練した技術を用いずに容易に求めることができるという効果がある。
【0083】
また、ワースト条件を定めてからその条件で回路定数を導き出すものなので、回路シミュレーションの回数を少なくでき、設計期間の短縮が図れるという効果がある。
【図面の簡単な説明】
【図1】本発明の実施例の回路設計支援システムの入出力データを説明する図である。
【図2】回路設計支援システムに組み込まれた機能モジュールの全体構成を示す機能ブロック図である。
【図3】回路設計支援システムにおいて実行される定数設計処理のフローチャートである。
【図4】回路特性毎にバラツキ要因のワースト条件を求めるのに使用されるデータテーブルを示す図である。
【図5】回路特性毎に算出された各バラツキ要因の要因効果を示すグラフである。
【図6】回路定数の最適値を求めるのに使用されるデータテーブルを示す図である。
【図7】1つの特性について算出された各回路定数の要因効果を示すグラフである。
【図8】評価処理の効果を説明する図である。
【図9】回路定数の各組合せを評価関数を用いて評価する処理の結果の一例を表わす図である。
【図10】評価関数の一例を表わすグラフである。
【図11】特性値の推定算出処理の第1の応用例を説明する図である。
【図12】特性値の推定算出処理の第2の応用例を説明する図である。
【符号の説明】
10   回路情報
11   製造ばらつき情報
12   外部規格情報
13   回路定数振り幅情報
14   目標仕様情報
15   回路定数情報
100  回路設計支援システム
S4   第1ステップの条件選択ステップ
S5   第1ステップのシミュレーション工程
S6   算出ステップ
S7   ワースト条件選択ステップ
S9   第2ステップの条件選択ステップ
S10  第2ステップのシミュレーション工程
S11  第1算出ステップ
S13  第2算出ステップ
S14  回路定数抽出ステップ
S18  最適化ステップ

Claims (5)

  1. 回路構成と、回路の設計指標となる1又は複数の回路特性の目標仕様と、上記回路特性をばらつかせる1又は複数の要因のそれぞれがとりえる値として各要因に複数個ずつ対応づけられるバラツキ値とを指定して、回路の各部の特性を特定する回路定数を導き出す回路の設計方法であって、
    各回路特性ごとに当該回路特性が最も悪くなると推定される上記バラツキ値の組合せを選択する第1ステップと、
    この第1ステップで求められた各回路特性ごとのバラツキ値の組合せをそれぞれ条件として各回路特性が上記目標仕様を満たすように上記回路定数を求める第2ステップとを有することを特徴とする回路の設計方法。
  2. 上記第2ステップは、
    各回路定数がとりえる値として各回路定数ごとに複数設定された設定値の中から各回路定数の値の組合せを複数の組合せパターンが示された直交表に従って複数組選択する条件選択ステップと、
    各回路特性ごとに当該回路特性に対応する上記バラツキ値の組合せと上記条件選択ステップで選択された回路定数の値の各組合せとを条件にそれぞれ回路シミュレーションを行い各組合せ条件ごとの当該回路特性の値を求めるシミュレーション工程と、
    上記シミュレーション工程で求められた各組合せ条件ごとの回路特性値と上記直交表とに基づき各回路定数の値の変化が各回路特性に及ぼすと推定される要因効果を算出する第1算出ステップと、
    この第1算出ステップで求められた各回路特性ごとの要因効果に基づき各回路定数に設定された上記設定値の全ての組合せについて各回路特性の推定値をそれぞれ算出する第2算出ステップと、
    上記第2算出ステップで算出された全ての組合せについての各回路特性の推定値に基づき、当該回路特性の全てが上記目標仕様を満たす回路定数の組合せを抽出する回路定数抽出ステップとから構成されることを特徴とする請求項1記載の回路の設計方法。
  3. 上記第2算出ステップで算出された各組合せごとの各回路特性の推定値を、目標仕様に対する各回路特性の余裕度を評価するための評価関数に当てはめて評価し、当該評価の結果に基づいて回路特性が所定の余裕度に近い回路定数の組合せを求める最適化ステップを有することを特徴とする請求項2記載の回路の設計方法。
  4. 上記第1ステップは、
    上記バラツキ値の組合せを複数の組合せパターンが示された直交表に従って複数組選択する条件選択ステップと、
    該条件選択ステップで選択された複数組のバラツキ値の組合せを条件にそれぞれ回路シミュレーションを行って各組合せごとに対象の回路特性を求めるシミュレーション工程と、
    このシミュレーション工程で求められた回路特性と上記直交表とに基づいて上記各要因のそれぞれが対象の回路特性に及ぼすと推定される要因効果を算出する算出ステップと、
    この算出ステップで求められた要因効果に基づき対象の回路特性を悪くする各要因のバラツキ値を選択するワースト条件選択ステップとから構成され、
    このワースト条件選択ステップで選択された上記各要因のバラツキ値を回路特性が最も悪くなると推定されるバラツキ値の組合せとすることを特徴とする請求項1〜3の何れかに記載の回路の設計方法。
  5. 電子計算機と該電子計算機を所定の手順に従って動作させて回路設計の支援を行うプログラムを格納した記憶手段とを含む回路設計支援システムであって、
    請求項1〜4の何れかに記載の回路の設計方法により、指定された回路構成と、回路の設計指標となる1又は複数の回路特性の各目標仕様と、上記回路特性をばらつかせる1又は複数の要因のそれぞれがとりえる値として各要因に複数個ずつ対応づけられたバラツキ値とに基づき、回路の各部の特性を特定する回路定数を導き出すように構成されていることを特徴とする回路設計支援システム。
JP2002306476A 2002-10-22 2002-10-22 回路の設計方法および回路設計支援システム Pending JP2004145410A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002306476A JP2004145410A (ja) 2002-10-22 2002-10-22 回路の設計方法および回路設計支援システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002306476A JP2004145410A (ja) 2002-10-22 2002-10-22 回路の設計方法および回路設計支援システム

Publications (1)

Publication Number Publication Date
JP2004145410A true JP2004145410A (ja) 2004-05-20

Family

ID=32453205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002306476A Pending JP2004145410A (ja) 2002-10-22 2002-10-22 回路の設計方法および回路設計支援システム

Country Status (1)

Country Link
JP (1) JP2004145410A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008299536A (ja) * 2007-05-30 2008-12-11 Toyota Central R&D Labs Inc 設計プログラムおよび設計装置
US7957150B2 (en) 2008-02-21 2011-06-07 Hitachi, Ltd. Support method and apparatus for printed circuit board
US8271921B2 (en) 2009-09-25 2012-09-18 Fujitsu Limited Automatic circuit design technique using pareto optimal solutions
US8527931B2 (en) 2008-09-26 2013-09-03 Fujitsu Limited Automatic circuit design apparatus and method
US8578320B2 (en) 2010-03-02 2013-11-05 Fujitsu Limited Automatic design support apparatus and method
EP2672406A1 (en) 2012-06-08 2013-12-11 Renesas Electronics Corporation Simulator, simulation method, and simulation program for semiconductor devices
EP2672407A1 (en) 2012-06-08 2013-12-11 Renesas Electronics Corporation Simulator, simulation method, and simulation program for semiconductor device
JP2014120082A (ja) * 2012-12-18 2014-06-30 Fujitsu Ltd 設計支援方法、設計支援装置、および設計支援プログラム
CN112464597A (zh) * 2020-12-03 2021-03-09 成都海光微电子技术有限公司 电路仿真方法、装置、存储介质及电子设备

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008299536A (ja) * 2007-05-30 2008-12-11 Toyota Central R&D Labs Inc 設計プログラムおよび設計装置
US7957150B2 (en) 2008-02-21 2011-06-07 Hitachi, Ltd. Support method and apparatus for printed circuit board
US8355258B2 (en) 2008-02-21 2013-01-15 Hitachi, Ltd. Support method and apparatus for printed circuit board
US8527931B2 (en) 2008-09-26 2013-09-03 Fujitsu Limited Automatic circuit design apparatus and method
US8271921B2 (en) 2009-09-25 2012-09-18 Fujitsu Limited Automatic circuit design technique using pareto optimal solutions
US8578320B2 (en) 2010-03-02 2013-11-05 Fujitsu Limited Automatic design support apparatus and method
EP2672406A1 (en) 2012-06-08 2013-12-11 Renesas Electronics Corporation Simulator, simulation method, and simulation program for semiconductor devices
EP2672407A1 (en) 2012-06-08 2013-12-11 Renesas Electronics Corporation Simulator, simulation method, and simulation program for semiconductor device
JP2013254456A (ja) * 2012-06-08 2013-12-19 Renesas Electronics Corp 半導体装置のシミュレータ、シミュレーション方法及びシミュレーションプログラム
JP2014120082A (ja) * 2012-12-18 2014-06-30 Fujitsu Ltd 設計支援方法、設計支援装置、および設計支援プログラム
US8788992B2 (en) 2012-12-18 2014-07-22 Fujitsu Limited Circuit design support method, circuit design support apparatus, and computer product
CN112464597A (zh) * 2020-12-03 2021-03-09 成都海光微电子技术有限公司 电路仿真方法、装置、存储介质及电子设备
CN112464597B (zh) * 2020-12-03 2024-04-12 成都海光微电子技术有限公司 电路仿真方法、装置、存储介质及电子设备

Similar Documents

Publication Publication Date Title
Habal et al. Constraint-based layout-driven sizing of analog circuits
US8694950B2 (en) Methods, systems, and articles of manufacture for implementing electronic circuit designs with electrical awareness
Xiao et al. Practical placement and routing techniques for analog circuit designs
JP5246030B2 (ja) 回路自動設計プログラム、方法及び装置
US8156458B2 (en) Uniquification and parent-child constructs for 1xN VLSI design
US9836564B1 (en) Efficient extraction of the worst sample in Monte Carlo simulation
US8713506B2 (en) System and method for employing signoff-quality timing analysis information concurrently in multiple scenarios to reduce dynamic power in an electronic circuit and an apparatus incorporating the same
TWI718296B (zh) 積體電路模擬方法及積體電路模擬系統
US9659123B2 (en) Systems and methods for flexibly optimizing processing circuit efficiency
US9852250B2 (en) Memory optimization in VLSI design using generic memory models
JPWO2008102681A1 (ja) 回路動作の最悪条件決定システム、方法およびプログラム
JP2004145410A (ja) 回路の設計方法および回路設計支援システム
JP2011070336A (ja) 自動回路設計用パレートデータ生成プログラム、方法及び装置、並びに自動回路設計プログラム、方法及び装置
JP2002318829A (ja) 回路シミュレーション方法および回路シミュレーション装置、ならびに、回路シミュレーションプログラムおよびそのプログラムを記録したコンピュータ読取可能な記録媒体
Paganelli et al. Tuner: Fine tuning of rule-based entity matchers
US6356861B1 (en) Deriving statistical device models from worst-case files
WO2020223955A1 (en) Simulation method for use in functional equivalence check
US9940418B2 (en) Simulation of hierarchical circuit element arrays
US10878155B2 (en) System and method for estimating leakage power of circuit design at early stage
Afacan et al. An analog circuit synthesis tool based on efficient and reliable yield estimation
US20040073879A1 (en) Modeling devices in consideration of process fluctuations
US9886539B2 (en) Designing circuits using pseudohierarchy
US20060111885A1 (en) Method of circuit simulation for delay characteristic evaluation, circuit simulation program and circuit simulation device
US8676547B2 (en) Parameter extraction method
JP2007310873A (ja) パラメータ抽出方法及び当該パラメータ抽出方法を実行させるプログラムを具備するコンピュータ読み取り可能な記憶媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051021

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080916