JP2004140074A

JP2004140074A - Semiconductor light emitting device

Info

Publication number: JP2004140074A
Application number: JP2002301703A
Authority: JP
Inventors: Shozo Yuge; 弓削　省三
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2002-10-16
Filing date: 2002-10-16
Publication date: 2004-05-13

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor light emitting device equipped with a superior current-diffusing layer film which has resistance high enough to withstand a high-temperature epitaxial growth process, a low dislocation density, and low interface resistance. <P>SOLUTION: A diffusion inhibiting layer 107 of Zn-In<SB>0.48</SB>(Ga<SB>0.3</SB>Al<SB>0.7</SB>)<SB>0.5</SB>P is laminated after a clad layer 106 has been grown. The laminate is kept at a growth temperature of 800°C in a PH3 atmosphere as it is, and starting with InGaAlP lattice-matched to a GaAs substrate, an In<SB>x</SB>Ga<SB>y</SB>Al<SB>z</SB>P (x=0.48→0, y≠0, and z=0.35→0) lattice relaxation layer 108, where one or two elements out of a group III composition containing, at least, In are approximately rectilinearly reduced to zero in amount, is formed as thick as 0.05 μm, and then a current diffusing layer 109 of Zn-GaP is grown. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、化合物半導体発光素子、特に表示用光源や信号機及びデイスプレイ用の光源としとして用いられる高輝度半導体発光素子に関する分野に関するものである。
【０００２】
【従来の技術】
近年、ＩｎＧａＡｌＰ系ＬＥＤ等の高輝度半導体発光素子は、従来の汎用ＬＥＤ等と比べて１０倍以上の明るさを持っていることから、携帯電話や車載用の照光用光源としてその需要が急拡大している。これらの用途には低電流で高輝度のＬＥＤが要求され、発光効率と光取り出し効率を最大限に高めるための技術開発が進んでいる。とりわけ、最近は取り出し効率に関する技術開発が盛んである。結晶基板上への発光層の形成は、有機金属気相エピタキシャル成長法（ＭＯＣＶＤ）や分子線エピタキシャル成長法（ＭＢＥ）によって行われている。ＭＯＣＶＤは、有機金属の蒸気と水素化物を原料として用い、水素をキャリアガスとしてこれら原料を成長室に導入し、熱分解反応に寄って加熱した基板上に化合物半導体結晶をエピタキシャル成長させる方法である。ＭＢＥは、超高真空中で加熱された単結晶基板に、成長させようとする結晶の構成単体元素、すなわちＡｌ、Ｇａ、Ｉｎ、Ｐの各種ドーパントをエピタキシャル成長させる方法で、成長した各層の組成は分子線強度制御することができる。
【０００３】
従来、低コストで高輝度のＬＥＤは、次のように製造されていた。図４及び図５は、従来の発光ダイオードの構成を示す断面図である。まず、図４にしたがって説明する。ここで、ｎ−ＧａＡｓ基板４０１上に、ＭＯＣＶＤ法により例えば成長温度７５０℃で成膜していく。例えばＳｉドーピング゛した膜厚０．５μｍのＳｉ−ＧａＡｓバッファ−層４０２を成長させ、膜厚４２７ÅのＳｉ−Ｉｎ_０．５Ａｌ_０．５Ｐと膜厚３９０ÅのＩｎ_０．５（Ｇａ_０．５８Ａｌ_０．４２）_ｏ．５Ｐを交互に２０組積層して成るＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ　　Ｂｒａｇｇ　Ｒｅｆｌｅｃｔｏｒ）反射層４０３を成長させる。このＤＢＲ反射層４０３は活性層を上下から挟んで共振器の働きをするものである。次いで、膜厚１．０μｍのＳｉ−Ｉｎ_０．５Ａｌ_０．５Ｐクラッド層４０４を成長させ、次いで、膜厚５０ÅのＩｎ_０．５（Ｇａ_０．８Ａｌ_０．２）_ｏ．５Ｐ障壁層と膜厚８０ÅのＩｎ_０．５（Ｇａ_０．８Ａｌ_０．２）_ｏ．５Ｐ井戸層を交互に８０組積層して成る多重量子井戸（ＭＱＷ：Ｍｕｌｔｉ‐Ｑｕａｎｔｕｍ−Ｗｅｌｌ）活性層４０５を成長させる。ここで、多重量子井戸は、光と電子の相互作用を増大するためのもので、複数層の量子井戸と量子井戸を分離する障壁層からなり、動作電流の低減や温度特性の向上が図られる。次いで、膜厚１．０μｍのＺｎ−Ｉｎ_０．５Ａｌ_０．５Ｐクラッド層４０６を成長させる。その後、ＰＨ_３雰囲気に保ったまま、成長温度を＋５０℃加算して８００℃まで昇温し、直接Ｚｎ−ＧａＰ層４０８を成長させる。エピタキシャル成長後、ＡｕＧｅ／Ａｕから成るｎ側電極４０９、ＡｕＺｎ／Ａｕから成るｐ側電極４１０を形成する。その後、フォトリソグラフィ−技術により光取り出しを考慮した電極パタ−ンを形成していた。
【０００４】
このような素子構造のＬＥＤは大きな欠点を有していた。図６（１）は表面レーザ顕微鏡で撮像した像であり、図７（１）は透過電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）で撮像した像である。ＧａＡｓ基板に格子整合するＩｎＧａＡｌＰエピ層上にＧａＰ層をダイレクトに成長させる場合、格子定数差が３．３％、ＧａＰ層との熱膨張係数が１７％も異なるエピ膜を成長させることとなる。このため、図６（１）の表面レーザ顕微鏡像に示されるように、格子定数差と熱膨張係数差に起因した高密度の格子欠陥や転位が発生し、ＩｎＧａＡｌＰ膜／ＧａＰ膜の界面抵抗の増大、ＧａＰ膜の透過率の低下、クラックに到る破壊などが発生していた。さらに、ウエ−ハ割れや組み立て時のチップクラックの発生、及びチップクラックに伴う転位の増大による信頼性の低下を招いていた。また、図７（１）　断面ＴＥＭ像に示されるように、Ｚｎ−ＩｎＡｌＰクラッド層４０６／Ｚｎ−ＧａＰ層４０８の間に高密度の欠陥が存在し、界面抵抗を増大させ、結果として素子電圧が高いものとなり、実使用に応えることが難しかった。
【０００５】
そこで、ＩｎＧａＰ層／ＧａＰエピ層間にＩｎを徐々に変化させたＩｎ_ＸＧａ_１−ＸＰ格子緩和層を設けるなどの提案がなされている（例えば、特許文献１、特許文献２参照。）。かかる格子緩和層を介して電流拡散層であるＧａＰ層を成長させた従来例が図５に示すものである。図５に示される素子断面図の発光ダイオードが、図４に示した素子断面図の発光ダイオードと異なるのは、クラッド層５０６を成長させた後、ＰＨ_３雰囲気に保ったまま、成長温度を＋５０℃加算して８００℃まで昇温させ、厚さ０．１μｍのＺｎ−Ｉｎ_ＺＧａ_１−ＺＰ格子緩和層５０７を介して、Ｚｎ−ＧａＰ層５０８を成長させた点にある。しかし、Ｚｎ−Ｉｎ_ＺＧａ_１−ＺＰ　格子緩和層５０７（Ｚ＝０．５→０）を用いた場合では、Ｚｎ−Ｉｎ_ＺＧａ_１−ＺＰ格子緩和層５０７とＺｎ−ＧａＰ層５０８の界面に０．５μｍ程度のボイドが発生していた（図７（２）　断面ＴＥＭ像参照。）。そのため、Ｚｎ−ＧａＰ層５０８の結晶性が悪化し、極めて平坦性の悪い膜しか得られなかった（図６（２）の表面レーザ顕微鏡像参照。）。
【０００６】
そこで、ＧａＡｓ基板上に燐を徐々に増加して成長させたＧａＡｓ_ＸＰ_１−Ｘ基板結晶を用い、この結晶に格子整合したＩｎＧａＡｌＰ系の結晶を成長させる場合に、ＡｌＧａＩｎＰ系結晶からＩｎの組成を徐々に減らしたグレーデッド層を介してＡｌ_ＸＧａ_１−ＸＰを成長させ、またこの層に歪緩衝層としてＡｌ_ＹＩｎ_１−ＹＰ（０≦Ｙ≦１）単一の超薄膜層またはＡｌ_ＸＧａ_１−ＸＰ／Ａｌ_ＹＩｎ_１−ＹＰの超格子構造をいれることが提案されている（例えば、特許文献３参照。）。この特許文献３における実施例に関する記載では、いずれの例も、Ｉｎの組成を徐々に減らしたｐ−（Ａｌ_０．７Ｇａ_０．３）_ＸＩｎ_１−ＸＰグレーデッド層（Ｘ：０．７→１．０、ｐ＝５×１０^１７ｃｍ^３）を２．０μｍ成長させ、そしてｐ−Ａｌ_０．８Ｉｎ_０．２Ｐ（８０Å）／ｐ−ＧａＰ（８０Å）の超格子を１０周期成長させているものであった。
【０００７】
【特許文献１】
特開平４−３１５４７９号公報（第２−３頁　第３図）
【特許文献２】
特開２００１−２９１８９５号公報（第３−４頁　第４図）
【特許文献３】
特開平６−６１５２５号公報（第３−４頁　第１図）
【０００８】
【発明が解決しようとする課題】
しかしながら、ＩｎＧａＡｌＰ層上にＧａＰ層をエピ成長する場合、ＧａＰ層のエピ温度は、ＩｎＧａＡｌＰ膜エピ成長温度より、約５０　〜１００℃程度高くないと一定レベルのＧａＰ膜が得られないことから、Ｉｎ_ＸＧａ_１−ＸＰ格子緩和層が高温でのエピもしくは高温のエピ待機状態にさらされる。このため、Ｉｎ_ＸＧａ_１−ＸＰ格子緩和層やＩｎ_ＸＧａ_１−ＸＰ格子緩和膜／ＧａＰ膜界面では、大きな面粗さが生じ、界面多数のボイドが発生していた。そこで、この面粗さを出来るだけ抑制すべく、本発明者は鋭意研究を重ねた結果、面粗さの程度はグレーデッド層の厚さと概ね相関関係にあることを見出した。図８は、グレーデッド層の厚さと層面における最大粗さの関係をグラフ化したもので、横軸はグレーデッド層の厚さ（μｍ）、縦軸は最大粗さ（μｍ）を示している。図８から明らかなように、上記特許文献３において、好ましい実施例としてＧａＰを２．０μｍ成長させている（Ａｌ_０．７Ｇａ_０．３）_ＸＩｎ_１−ＸＰグレーデッド層の厚さが、０．５μｍを超えると最大粗さが急激に増大していることがわかる。このように、グレーデッド層の面粗さはＧａＰ膜の膜質に影響を与え、デバイスにおいてはＧａＰ膜のクラックが発生し、信頼性が低下するという技術的課題があった。
【０００９】
したがって、本発明の目的は、ＩｎＧａＰ膜より耐熱性の高いＩｎＧａＡｌＰ格子緩和層を用いることでＩｎＧａＡｌＰ膜上に電流拡散層膜形成の際に必要とされる高温エピプロセスに十分に耐えてかつ転位密度低く界面抵抗の低い良好な電流拡散層膜を生成した半導体発光素子を提供するものである。
【００１０】
【課題を解決するための手段】
上記した課題を解決するために、本発明の半導体発光素子は、ＧａＡｓ基板上に、このＧａＡｓ基板に格子整合し、少なくとも活性層、クラッド層からなるＩｎＧａＡｌＰ系発光部と電流拡散層とが形成されてなる半導体発光素子において、上記発光部と上記電流拡散層の間に中間層を介在させ、この中間層は、上記ＧａＡｓ基板に格子整合するＩｎＧａＡｌＰから始めて、少なくともＩｎを含んだ３族組成の内の一つ乃至二つの各組成を略直線的にゼロまでに変化させたＩｎ_ｘＧａ_ｙＡｌ_ｚＰ格子緩和層（ｘ＝０．４８→０、ｙ≠０、ｚ≠０）、（ｘ＝０．４８→０、ｙ→０、ｚ≠０）、（ｘ＝０．４８→０、ｙ≠０、ｚ→０）からなることを特徴とするものである。このことにより、ＩｎＧａＰ膜より耐熱性の高いＩｎＧａＡｌＰ格子緩和層を用いることでＩｎＧａＡｌＰ膜上に電流拡散層膜形成の際に必要とされる高温エピプロセスに十分に耐えてかつ転位密度低く界面抵抗の低い良好な電流拡散層膜を生成した半導体発光素子が得られる。
【００１１】
また、本発明の半導体発光素子においては、上記発光部が、上記したクラッド層と活性層とクラッド層とからなるダブルヘテロ構造もしくはＭＱＷ構造を有していることを特徴とするものである。このことにより、活性層の屈折率はクラッド層の屈折率に比べて高くなっているので、発光した光は活性層内に閉じ込められる。
【００１２】
また、本発明の半導体発光素子においては、上記電流拡散層上に、電流ブロック層を備えていることを特徴とするものである。このことにより、電流を流す領域を広げることで、発光効率が高くなり、半導体発光素子の動作電流の低減がより図られる。上記電流ブロック層は、上記電流拡散層とは反対の導電型で、ＧａＰ、ＡｌＰ、ＡｌＧａＰ、ＺｎＳｅ、ＺｎＳ、ＳｉＯ_２、Ｓｉ_３Ｎ_４、Ａｌ_２Ｏ_３のいずれかからなる誘電体膜とすることが好適である。
【００１３】
また、本発明の半導体発光素子においては、上記電流拡散層は、ＧａＰ、ＡｌＰ、ＡｌＧａＰ、ＺｎＳｅのいずれかであることを特徴とするものである。このことにより、格子緩和層の格子定数を臨界膜厚以内で電流拡散層の格子定数に近づける材料が選び得ることになる。
【００１４】
また、本発明の半導体発光素子においては、上記格子緩和層の厚さ（ｔ）μｍが　０＜ｔ≦０．５μｍで示される大きさであることを特徴とするものである。このことにより、電流拡散層の界面欠陥を著しく低減することができる。
【００１５】
また、本発明の半導体発光素子においては、上記格子緩和層は、Ｉｎの組成比をｘ、Ｇａの組成比をｙ、Ａｌの組成比をｚとし、さらに構成元素Ｃを３族格子位置に含むＩｎ_ｘＧａ_ｙＡｌ_ｚＣ_{１−ｘ−ｙ―ｚ}Ｐ（ｘ＝０．４８→０）、（ｘ＝０．４８→０、ｙ→０、ｚ≠０、１−ｘ−ｙ−ｚ≠０）、（ｘ＝０．４８→０、ｙ≠０、ｚ→０、１−ｘ−ｙ−ｚ≠０）で形成されることを特徴とするものである。
【００１６】
また、本発明の半導体発光素子においては、上記格子緩和層は、Ｉｎの組成比をｘ、Ｇａの組成比をｙ、Ａｌの組成比をｚとし、さらに構成元素Ｃを５族格子位置に含むＩｎ_ｘＧａ_ｙＡｌ_ｚＰ_１−ｗＣ_ｗ　（ｘ＝０．４８→０）、（ｘ＝０．４８→０、ｙ≠０、ｚ→０、ｗ≠０）、（ｘ＝０．４８→０、ｙ→０、ｚ≠０、ｗ≠０）で形成されることを特徴とするものである。
【００１７】
また、本発明の半導体発光素子においては、上記活性層のエネルギーギャップＥｇａと、上記格子緩和層のエネルギーギャップＥｇｇがＥｇｇ≧Ｅｇａの関係であることを特徴とするものである。このことにより、活性層で発光した光がＧａＰ電流拡散層に吸収されないようにして、発光効率を大幅に改善することができる。
【００１８】
【発明の実施の形態】
以下、本発明を図示の実施の形態により詳細に説明する。
【００１９】
＜第１の実施の形態＞
図１は、本実施の形態にかかる半導体発光素子であるＩｎＧａＡｌＰ系化合物半導体発光素子の断面図である。まず、ｎ−ＧａＡｓ基板１０１を用意し、有機金属気相成長法（ＭＯＣＶＤ）により、例えば、成長温度７５０℃で図１に示すように積層構造を成長させていく。本発明では、現状の化合物半導体基板のなかで最も結晶欠陥の少ない安定な結晶基板であることからＧａＡｓ基板を採用するものであり、これに格子整合する良質のＩｎＧａＡｌＰ系膜が得られ、ＩｎＧａＡｌＰ格子緩和層、電流拡散層であるＧａＰ層エピ成長に好適であることによる。まず、ｎ−ＧａＡｓ基板１０１上に、例えばＳｉをドーピングした膜厚０．５μｍのＳｉ−ＧａＡｓバッファ層１０２を成長させる。次いで、膜厚４２７ÅのＳｉ−Ｉｎ_０．４８Ａｌ_０．５２Ｐ膜と膜厚３９０ÅのＩｎ_０．４８（Ｇａ_０．３Ａｌ_０．７）_０．５Ｐ膜を交互に２０組積層してなるＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ　　Ｂｒａｇｇ　Ｒｅｆｌｅｃｔｏｒ）反射層１０３を成長させる。このＤＢＲ反射層は、活性層の下に配設されるもので、基板方向へ放射される光を反射させ、発光効率を高めるためのものである。次いで、膜厚１．０μｍのＳｉ−Ｉｎ_０．４８Ａｌ_０．５２Ｐクラッド層１０４を成長させる。そして、例えば、膜厚５０ÅのＩｎ_０．４８（Ｇａ_０．３Ａｌ_０．７）_０．５Ｐ障壁層と膜厚８０ÅのＩｎ_０．４８（Ｇａ_０．３Ａｌ_０．７）_０．５Ｐ井戸層を交互に８０組積層してなるＭＱＷ活性層１０５を成長させる。このＭＱＷ（多重量子井戸）構造は、光と電子の相互作用を増大するためのもので、複数層の量子井戸と量子井戸を分離する障壁層からなり、動作電流の低減や温度特性の向上が図られる。さらに、例えば、膜厚１．０μｍのＺｎ−Ｉｎ_０．４８Ａｌ_０．５２Ｐクラッド層１０６を成長させる。すなわち、ＭＱＷ活性層とクラッド層とから成るダブルヘテロ構造を成しているものである。ＭＱＷ活性層の屈折率はクラッド層の屈折率に比べて高くなっているので、発光した光は活性層内に閉じ込められることになる。そして、例えば、膜厚０．１５μｍのＺｎ−Ｉｎ_０．４８（Ｇａ_０．３Ａｌ_０．７）_０．５Ｐ　層からなる拡散抑制層１０７を形成する。そのまま、ＰＨ３雰囲気中に保持し、上述した成長温度に＋５０℃加算して成長温度を８００℃まで昇温させ、ＧａＡｓ基板に格子整合するＩｎＧａＡｌＰから始めて、少なくともＩｎを含んだ３族組成の内の一つ乃至二つの各組成を略直線的にゼロまでに変化させたＩｎ_ｘＧａ_ｙＡｌ_ｚＰ（ｘ＝０．４８→０、ｙ≠０、ｚ≠０）、（ｘ＝０．４８→０、ｙ→０、ｚ≠０）、（ｘ＝０．４８→０、ｙ≠０、ｚ→０）格子緩和層１０８を形成する。ここでは、例えば組成Ｉｎ_ｘＧａ_ｙＡｌ_ｚＰ（ｘ＝０．４８→０、ｙ≠０、ｚ＝０．３５→０）で、０．０５μｍの膜厚で形成する。次いで、厚さ５μｍの電流拡散層Ｚｎ−ＧａＰ層１０９を成長する。エピタキシャル成長後、図１に示すように、ＡｕＧｅ／Ａｕから成るｎ側電極１１０、とＡｕＺｎ／Ａｕから成るｐ側電極１１１を形成する。その後、フォトリソグラフィ−技術により、光取り出しを考慮した電極パタ−ンを形成する。
【００２０】
本実施の形態によるＧａＰ成長の表面レ−ザ顕微鏡による撮像を図６（３）に、断面ＴＥＭによる撮像を図７（３）に示す。界面欠陥密度が低く、従来技術の問題点を克服したボイドフリ−な良好デ−タとなっている。
【００２１】
このようにＧａＡｓ基板に格子整合するＩｎＧａＡｌＰから始めて、少なくともＩｎを含んだ３族組成の内の一つ乃至二つの各組成を略直線的にゼロまでに変化させたＩｎ_ｘＧａ_ｙＡｌ_ｚＰ（ｘ＝０．４８→０、ｙ≠０、ｚ≠０）、（ｘ＝０．４８→０、ｙ→０、ｚ≠０）、（ｘ＝０．４８→０、ｙ≠０、ｚ→０）格子緩和層１０８を用いることで、透明性の高い平坦なＧａＰ層が成長可能となり、低コストで高輝度の半導体発光素子を得ることができる。
【００２２】
さらに、本実施の形態では、活性層１０５、クラッド層１０４，１０６の材料としてＩｎＧａＡｌＰ系材料を用いていたが、ＧａＡｓ基板１０１にエピタキシャル成長できる基板と材料の組み合わせであれば、可能なことはもちろんのことである。また、電流拡散層１０９もＧａＰ層としていたが、Ｚｎ−Ｉｎ_ｘＧａ_ｙＡｌ_ｚＰ（ｘ＝０．４８→０、ｙ≠０、ｚ≠０）、（ｘ＝０．４８→０、ｙ→０、ｚ≠０）、（ｘ＝０．４８→０、ｙ≠０、ｚ→０）格子緩和層１０８の格子定数が、臨界膜厚以内で電流拡散層１０９の格子定数に近づけることができる材料、例えばＡｌＰ、ＡｌＧａＰ、ＺｎＳｅ層でもよいことはもちろんのことである。
【００２３】
さらに、格子緩和層１０８のエネルギーギャップ（バンドギャップ）を活性層１０５のエネルギーギャップよりも大きくすれば、活性層１０５で発光した光が電流拡散層に吸収されないようにして、発光効率を大幅に改善することができる。
＜第２の実施の形態＞
本発明の第２の実施形態を、図２にしたがって説明する。図２に示されるように、第２の実施の形態においては、格子緩和層２０８を成長させる場合にＣＢｒ_４材料を構成元素に加えて、構成元素Ｃを３族格子位置に含むＺｎ−Ｉｎ_ｘＧａ_ｙＡｌ_ｚＣ_{１−ｘ−ｙ―ｚ}Ｐ（ｘ＝０．４８→０）、（ｘ＝０．４８→０、ｙ→０、ｚ≠０、１−ｘ−ｙ−ｚ≠０）、（ｘ＝０．４８→０、ｙ≠０、ｚ→０、１−ｘ−ｙ−ｚ≠０）層を成長させる。また、構成元素Ｃを５族格子位置に含むＩｎ_ｘＧａ_ｙＡｌ_ｚＰ_１−ｗＣ_ｗ　（ｘ＝０．４８→０）、（ｘ＝０．４８→０、ｙ≠０、ｚ→０、ｗ≠０）、（ｘ＝０．４８→０、ｙ→０、ｚ≠０、ｗ≠０）層を成長させてもよい。
【００２４】
Ｃの格子定数は３．６７Åと小さいため、本実施の形態のように構成元素にＣを少量含ませることにより、次に成長させる電流拡散層２０９ＧａＰとの間の格子定数（５．４５１２Å）差による歪を吸収しながら、成長可能となる。
尚、これ以外のプロセスは、第１の実施の形態と全く同じプロセスである。
＜第３の実施の形態＞
本発明の第３の実施形態を、図３にしたがって説明する。図３に示されるように、第３の実施の形態においては、厚さ２μｍのｐ型ＧａＰ電流拡散層３０９を成長させた後、ｎ型ＧａＰ電流ブロック層３１２を成長させる。その後、例えばフォトリソグラフィ技術と反応性イオンエッチング法（ＲＩＥ法）により、電流ブロック層３１２を形成する。さらにｐ−ＡｕＺｎ／Ａｕ電極３１１を形成し、フォトリソグラフィ技術により電流通電と光取り出しを考慮した電極パタ−ンを形成する。ｎ側にもＡｕＧｅ／Ａｕ電極３１０を形成し、電流ブロック層３１２を備えた半導体発光素子が得られる。電流ブロック層は、電流拡散層とは反対の導電型で、ＧａＰ、ＡｌＰ、ＡｌＧａＰ、ＺｎＳｅ、ＺｎＳ、ＳｉＯ_２、Ｓｉ_３Ｎ_４、Ａｌ_２Ｏ_３のいずれかからなる誘電体膜とすることができる。電流ブロック層の存在により、電流を流す領域を広げることで、半導体発光素子の動作電流の低減がより図られる。
【００２５】
本発明は上記した実施の形態に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲内に含まれるものであることはいうまでもない。
【００２６】
【発明の効果】
以上説明した本発明の半導体発光素子によれば、次のような効果が得られる。
【００２７】
Ｉｎ組成とＡｌ組成をリニアに変化させたＺｎ−Ｉｎ_ｘＧａ_ｙＡｌ_ｚＰ　（ｘ＝０．４８→０、ｙ≠０、ｚ＝０．３５→０）を用いることで、ＧａＰ成長における転位やクラック発生を抑制できる。
【００２８】
素子クラック及び素子信頼性の低下、界面抵抗増大を抑制できる。
【００２９】
さらには、Ｚｎ―Ｉｎ_ｚＧａ_１−ｚＰ格子緩和層で問題となっていたＧａＰ界面とのボイドをボイドフリ−にすることが可能となり、平坦で透明性の高い良質なＧａＰ結晶が得ることができる。これにより、低コストで高輝度、高信頼性の半導体発光素子を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかる半導体発光素子の構成を示す断面図である。
【図２】本発明の他の実施形態にかかる半導体発光素子の構成を示す断面図である。
【図３】本発明の他の実施形態にかかる半導体発光素子の構成を示す断面図である。
【図４】従来の発光ダイオードの構成を示す断面図である。
【図５】従来の発光ダイオードの構成を示す断面図である。
【図６】表面レーザ顕微鏡による撮像を示す図である。
【図７】断面ＴＥＭによる撮像を示す図である。
【図８】グレーデッド層の厚さと層面における最大粗さの関係示すグラフ。
【符号の説明】
１０１、２０１、３０１、４０１，５０１：ｎ−ＧａＡｓ基板
１０２、２０２、３０２、４０２，５０２：バッファ層
１０３、２０３、３０３、４０３，５０３：反射層
１０４、２０４、３０４、４０４，５０４：クラッド層
１０５、２０５、３０５、４０５，５０５：ＭＱＷ活性層
１０６、２０６、３０６、４０６，５０６：クラッド層
１０７、２０７、３０７、５０７：拡散抑制層
１０８、２０８、３０８：格子緩和層
１０９、２０９、３０９、４０８、５０８：電流拡散層
１１０、２１０、３１０、４０９、５０９：ｎ側電極
１１１、２１１、３１１、４１０，５１０：ｐ側電極
３１２：電流ブロック層[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to the field of compound semiconductor light-emitting devices, particularly to high-luminance semiconductor light-emitting devices used as light sources for displays, traffic lights, and displays.
[0002]
[Prior art]
In recent years, high-brightness semiconductor light-emitting devices such as InGaAlP-based LEDs have 10 times or more the brightness of conventional general-purpose LEDs and the like. are doing. For these applications, low-current and high-brightness LEDs are required, and technology development for maximizing luminous efficiency and light extraction efficiency is progressing. In particular, recently, technology development regarding extraction efficiency has been actively pursued. The formation of a light emitting layer on a crystal substrate is performed by metal organic chemical vapor deposition (MOCVD) or molecular beam epitaxy (MBE). MOCVD is a method in which a vapor of an organic metal and a hydride are used as raw materials, hydrogen is used as a carrier gas, these raw materials are introduced into a growth chamber, and a compound semiconductor crystal is epitaxially grown on a substrate heated by a thermal decomposition reaction. MBE is a method in which various constituent elements of a crystal to be grown, that is, various dopants of Al, Ga, In, and P, are epitaxially grown on a single crystal substrate heated in an ultra-high vacuum. The molecular beam intensity can be controlled.
[0003]
Conventionally, low-cost, high-brightness LEDs have been manufactured as follows. 4 and 5 are cross-sectional views showing a configuration of a conventional light emitting diode. First, a description will be given with reference to FIG. Here, a film is formed on the n-GaAs substrate 401 at a growth temperature of 750 ° C. by MOCVD, for example. For example, a Si-GaAs buffer layer 402 having a thickness of 0.5 μm doped with Si is grown, and a Si-In _0.5 Al _0.5 P film having a thickness of 427 ° and an In _0.5 (Ga _{0. 58} Al _0.42 ) _{o. A} DBR (Distributed Bragg Reflector) reflection layer 403 formed by alternately laminating 20 sets of 5P is grown. The DBR reflection layer 403 functions as a resonator with the active layer sandwiched from above and below. Next, a 1.0 μm-thick Si—In _0.5 Al _0.5 P clad layer 404 is grown, and then a 50 _° -thick In _0.5 (Ga _0.8 Al _0.2 ) _{o. 5} P barrier layer and the thickness 80Å of _{_{_{_{In 0.5 (Ga 0.8 Al 0.2)}}}} o. _A multiple quantum well (MQW: Multi-Quantum-Well) active layer 405 formed by alternately stacking 80 sets of 5P well layers is grown. Here, the multiple quantum well is for increasing the interaction between light and electrons, and is composed of a plurality of quantum wells and barrier layers for separating the quantum wells, thereby reducing operating current and improving temperature characteristics. . Next, a Zn-In _0.5 Al _0.5 P clad layer 406 having a thickness of 1.0 μm is grown. Thereafter, while maintaining the PH ₃ atmosphere, the growth temperature is increased by + 50 ° C., and the temperature is raised to 800 ° C., whereby the Zn—GaP layer 408 is directly grown. After the epitaxial growth, an n-side electrode 409 made of AuGe / Au and a p-side electrode 410 made of AuZn / Au are formed. Thereafter, an electrode pattern considering light extraction was formed by photolithography technology.
[0004]
The LED having such an element structure has a major drawback. FIG. 6 (1) is an image taken by a surface laser microscope, and FIG. 7 (1) is an image taken by a transmission electron microscope (TEM: Transmission Electron Microscope). When a GaP layer is grown directly on an InGaAlP epitaxial layer lattice-matched to a GaAs substrate, an epitaxial film having a lattice constant difference of 3.3% and a thermal expansion coefficient different from that of the GaP layer by 17% is grown. For this reason, as shown in the surface laser microscope image of FIG. 6A, high-density lattice defects and dislocations occur due to a difference in lattice constant and a difference in thermal expansion coefficient, and the interface resistance of the InGaAlP film / GaP film is reduced. An increase, a decrease in the transmittance of the GaP film, breakage leading to cracks, and the like have occurred. In addition, cracks in the wafer, chip cracks during assembly, and an increase in dislocations due to the chip cracks cause a decrease in reliability. Further, as shown in the cross-sectional TEM image of FIG. 7A, a high-density defect exists between the Zn—InAlP cladding layer 406 and the Zn—GaP layer 408, increasing the interface resistance, and as a result, the device voltage is reduced. It was expensive and it was difficult to respond to actual use.
[0005]
Therefore, proposals such as providing the InGaP layer / _In _{X Ga 1-X} P lattice relaxation layer gradually changed In the GaP epitaxial layers have been made (for example, Patent Document 1, Patent Document 2.). FIG. 5 shows a conventional example in which a GaP layer as a current diffusion layer is grown via such a lattice relaxation layer. The difference between the light emitting diode of the device sectional view shown in FIG. 5 and the light emitting diode of the device sectional view shown in FIG. 4 is that after growing the cladding layer 506, the growth temperature is increased by +50 while maintaining the PH ₃ atmosphere. In this case, the temperature is increased to 800 ° C. and the Zn—GaP layer 508 is grown via the Zn—In _Z Ga _1-Z P lattice relaxation layer 507 having a thickness of 0.1 μm. However, in the case of using a _{_{Zn-In Z Ga 1-Z}} P lattice relaxation layer 507 (Z = 0.5 → 0) , the _{_{Zn-In Z Ga 1-Z}} P lattice relaxation layer 507 and the Zn-GaP layer 508 A void of about 0.5 μm was generated at the interface (see FIG. 7B). Therefore, the crystallinity of the Zn—GaP layer 508 deteriorated, and only a film having extremely poor flatness was obtained (see a surface laser microscope image in FIG. 6B).
[0006]
Therefore, when a GaAs _X P _1-X substrate crystal grown on a GaAs substrate by gradually increasing phosphorus is used to grow an InGaAlP-based crystal lattice-matched to this crystal, the composition of In from the AlGaInP-based crystal is increased. Al _X Ga _1- XP is grown through a graded layer in which Al is gradually reduced, and a single ultra thin layer of Al _Y In _1-Y P (0 ≦ Y ≦ 1) is used as a strain buffer layer in this layer. or to put a superlattice structure of _{_{_{Al X Ga 1-X P /}}} Al Y in 1-Y P has been proposed (e.g., see Patent Document 3.). In the description relating to the examples in Patent Document 3, in each example, the p- (Al _0.7 Ga _0.3 ) _X In _1-X P graded layer (X: 0. 7 → 1.0, p = 5 × 10 ¹⁷ cm ³ ) is grown 2.0 μm, and a p-Al _0.8 In _0.2 P (80 °) / p-GaP (80 °) superlattice is formed for 10 periods. It was growing.
[0007]
[Patent Document 1]
JP-A-4-315479 (page 2-3, FIG. 3)
[Patent Document 2]
JP 2001-291895 A (page 3-4, FIG. 4)
[Patent Document 3]
JP-A-6-61525 (FIG. 1 on page 3-4)
[0008]
[Problems to be solved by the invention]
However, when a GaP layer is epitaxially grown on an InGaAlP layer, a constant level GaP film cannot be obtained unless the epi temperature of the GaP layer is about 50 to 100 ° C. higher than the epi growth temperature of the InGaAlP film. _The XGa1 _- XP lattice relaxation layer is exposed to a high temperature epi or a high temperature epi-standby state. _Therefore, in the In _{X Ga 1-X} P lattice relaxation layer or _In _{X Ga 1-X} P lattice relaxation film / GaP film interface, a large surface roughness occurs, a large number of voids interface has occurred. The inventor of the present invention has conducted extensive studies in order to suppress the surface roughness as much as possible. As a result, they have found that the degree of the surface roughness is substantially correlated with the thickness of the graded layer. FIG. 8 is a graph showing the relationship between the thickness of the graded layer and the maximum roughness on the layer surface. The horizontal axis indicates the thickness (μm) of the graded layer, and the vertical axis indicates the maximum roughness (μm). . As is apparent from FIG. 8, in Patent Document 3, as a preferred embodiment, the thickness of the (Al _0.7 Ga _0.3 ) _X In _1-X P graded layer in which GaP is grown to 2.0 μm is set. , 0.5 μm, the maximum roughness sharply increases. As described above, the surface roughness of the graded layer affects the film quality of the GaP film, and there is a technical problem that cracks occur in the GaP film in the device, and the reliability is reduced.
[0009]
Therefore, an object of the present invention is to use an InGaAlP lattice relaxation layer having higher heat resistance than an InGaP film to sufficiently withstand the high-temperature epi-process required for forming a current diffusion layer film on the InGaAlP film and to provide a dislocation density. An object of the present invention is to provide a semiconductor light emitting device which has produced a good current diffusion layer film having low interface resistance and low interface resistance.
[0010]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, the semiconductor light emitting device of the present invention has a structure in which an InGaAlP-based light emitting portion including at least an active layer and a cladding layer and a current diffusion layer are formed on a GaAs substrate so as to lattice match with the GaAs substrate. In the semiconductor light emitting device, an intermediate layer is interposed between the light emitting portion and the current diffusion layer, and the intermediate layer is formed of InGaAlP lattice-matched to the GaAs substrate and includes a group III composition containing at least In. _in x _Ga y Al _z P lattice relaxation layer substantially linearly varied to zero one or two of each composition (x = 0.48 → 0, y ≠ 0, z ≠ 0), (x = 0.48 → 0, y → 0, z ≠ 0) and (x = 0.48 → 0, y ≠ 0, z → 0). Thus, by using the InGaAlP lattice relaxation layer having higher heat resistance than the InGaP film, the InGaAlP film can sufficiently withstand the high-temperature epi-process required for forming the current diffusion layer film on the InGaAlP film, and has a low dislocation density and low interface resistance. A semiconductor light emitting device having a low and excellent current diffusion layer film can be obtained.
[0011]
Further, in the semiconductor light emitting device of the present invention, the light emitting portion has a double hetero structure or an MQW structure including the clad layer, the active layer, and the clad layer. As a result, the refractive index of the active layer is higher than the refractive index of the cladding layer, so that the emitted light is confined in the active layer.
[0012]
Further, the semiconductor light emitting device of the present invention is characterized in that a current blocking layer is provided on the current diffusion layer. As a result, the luminous efficiency is increased by enlarging the region where the current flows, and the operating current of the semiconductor light emitting element is further reduced. The current block layer has a conductivity type opposite to that of the current diffusion layer and is a dielectric film made of any of GaP, AlP, AlGaP, ZnSe, ZnS, SiO ₂ , Si ₃ N ₄ , and Al ₂ O _3. Is preferred.
[0013]
Further, in the semiconductor light emitting device according to the present invention, the current diffusion layer is any one of GaP, AlP, AlGaP, and ZnSe. As a result, it is possible to select a material that makes the lattice constant of the lattice relaxation layer close to the lattice constant of the current diffusion layer within the critical film thickness.
[0014]
Further, in the semiconductor light emitting device of the present invention, the thickness (t) μm of the lattice relaxation layer is a size represented by 0 <t ≦ 0.5 μm. Thereby, interface defects of the current diffusion layer can be significantly reduced.
[0015]
Further, in the semiconductor light emitting device of the present invention, the lattice relaxation layer includes an In composition ratio of x, a Ga composition ratio of y, an Al composition ratio of z, and further includes a constituent element C at a Group 3 lattice position. _{_{_{_{In x Ga y Al z C 1}}}} -x-y-z P (x = 0.48 → 0), (x = 0.48 → 0, y → 0, z ≠ 0,1-x-y-z ≠ 0), (x = 0.48 → 0, y ≠ 0, z → 0, 1−x−y−z ≠ 0).
[0016]
Further, in the semiconductor light emitting device of the present invention, the lattice relaxation layer has an In composition ratio of x, a Ga composition ratio of y, an Al composition ratio of z, and further includes a constituent element C at a Group 5 lattice position. _{_{_{_{In x Ga y Al z P 1}}}} -w C w (x = 0.48 → 0), (x = 0.48 → 0, y ≠ 0, z → 0, w ≠ 0), (x = 0.48 → 0, y → 0, z ≠ 0, w ≠ 0).
[0017]
In the semiconductor light emitting device of the present invention, the energy gap Ega of the active layer and the energy gap Egg of the lattice relaxation layer are Egg. ≧ Ega. As a result, the light emitted from the active layer is not absorbed by the GaP current diffusion layer, and the luminous efficiency can be greatly improved.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.
[0019]
<First embodiment>
FIG. 1 is a cross-sectional view of an InGaAlP-based compound semiconductor light emitting device that is a semiconductor light emitting device according to the present embodiment. First, an n-GaAs substrate 101 is prepared, and a stacked structure is grown by metal organic chemical vapor deposition (MOCVD) at a growth temperature of 750 ° C., for example, as shown in FIG. In the present invention, a GaAs substrate is employed because it is a stable crystal substrate having the fewest crystal defects among the current compound semiconductor substrates, and a high-quality InGaAlP-based film lattice-matched to the GaAs substrate is obtained. This is because it is suitable for epitaxial growth of a GaP layer serving as a relaxation layer and a current diffusion layer. First, a 0.5-μm-thick Si-GaAs buffer layer 102 doped with, for example, Si is grown on an n-GaAs substrate 101. Next, 20 sets of a 427 ° thick Si—In _0.48 Al _0.52 P film and a 390 ° thick In _0.48 (Ga _0.3 Al _0.7 ) _0.5 P film are alternately laminated. A DBR (Distributed Bragg Reflector) reflective layer 103 is grown. The DBR reflection layer is provided below the active layer, and reflects light emitted toward the substrate to enhance luminous efficiency. Next, a 1.0 μm-thick Si—In _0.48 Al _0.52 P clad layer 104 is grown. Then, for example, thickness 50Å of _{_{_{_{In 0.48 (Ga 0.3 Al 0.7)}}}} 0.5 P barrier layer and the thickness 80Å of _{_{_{_{In 0.48 (Ga 0.3 Al 0.7)}}}} 0.5 An MQW active layer 105 is formed by alternately stacking 80 sets of P well layers. The MQW (Multiple Quantum Well) structure is for increasing the interaction between light and electrons, and is composed of a plurality of quantum wells and barrier layers for separating the quantum wells, thereby reducing operating current and improving temperature characteristics. It is planned. Further, for example, a Zn-In _0.48 Al _0.52 P cladding layer 106 having a thickness of 1.0 μm is grown. That is, a double hetero structure composed of the MQW active layer and the clad layer is formed. Since the refractive index of the MQW active layer is higher than the refractive index of the cladding layer, the emitted light is confined in the active layer. Then, for example, a diffusion suppressing layer 107 made of a Zn—In _0.48 (Ga _0.3 Al _0.7 ) _0.5 P layer having a thickness of 0.15 μm is formed. The growth temperature is raised to 800 ° C. by adding + 50 ° C. to the above-mentioned growth temperature as it is in a PH3 atmosphere, and starting from InGaAlP lattice-matched to the GaAs substrate, the group III composition containing at least In _in one or two of each composition was substantially linearly changed until zero _{_{x Ga y Al z P (x}} = 0.48 → 0, y ≠ 0, z ≠ 0), (x = 0.48 → 0, y → 0, z ≠ 0), (x = 0.48 → 0, y ≠ 0, z → 0) The lattice relaxation layer 108 is formed. Here, for example, the composition _{_{_{In x Ga y Al z P (}}} x = 0.48 → 0, y ≠ 0, z = 0.35 → 0), is formed in a thickness of 0.05 .mu.m. Next, a 5 μm-thick current diffusion layer Zn—GaP layer 109 is grown. After the epitaxial growth, as shown in FIG. 1, an n-side electrode 110 made of AuGe / Au and a p-side electrode 111 made of AuZn / Au are formed. Thereafter, an electrode pattern is formed by photolithography in consideration of light extraction.
[0020]
FIG. 6 (3) shows an image of a GaP grown by a surface laser microscope according to the present embodiment, and FIG. 7 (3) shows an image of a cross-sectional TEM. The interface defect density is low, and void free good data overcoming the problems of the prior art is obtained.
[0021]
Thus starting from InGaAlP lattice-matched to GaAs substrate, at least one or two of each composition of the three group composition containing In was substantially linearly changed until zero _In x _Ga y _Al z P ( x = 0.48 → 0, y ≠ 0, z ≠ 0), (x = 0.48 → 0, y → 0, z ≠ 0), (x = 0.48 → 0, y ≠ 0, z → 0) By using the lattice relaxation layer 108, a flat GaP layer having high transparency can be grown, and a high-brightness semiconductor light emitting device can be obtained at low cost.
[0022]
Further, in the present embodiment, an InGaAlP-based material is used as a material for the active layer 105 and the cladding layers 104 and 106. However, it is needless to say that a combination of a substrate and a material capable of epitaxial growth on the GaAs substrate 101 is possible. That is. Moreover, the current spreading layer 109 was also a GaP _{_{_{layer, Zn-In x Ga y Al}}} z P (x = 0.48 → 0, y ≠ 0, z ≠ 0), (x = 0.48 → 0, y (→ 0, z ≠ 0), (x = 0.48 → 0, y ≠ 0, z → 0) The lattice constant of the lattice relaxation layer 108 may approach the lattice constant of the current diffusion layer 109 within the critical film thickness. Needless to say, a material that can be used, for example, an AlP, AlGaP, or ZnSe layer may be used.
[0023]
Further, when the energy gap (band gap) of the lattice relaxation layer 108 is made larger than the energy gap of the active layer 105, light emitted from the active layer 105 is not absorbed by the current diffusion layer, and the luminous efficiency is greatly improved. can do.
<Second embodiment>
A second embodiment of the present invention will be described with reference to FIG. As shown in FIG. 2, in the second embodiment, when growing the lattice relaxation layer 208, a CBr ₄ material is added to the constituent elements, and Zn—In _x containing the constituent element C in the group III lattice position. _{_{_{Ga y Al z C 1-x}}} -y-z P (x = 0.48 → 0), (x = 0.48 → 0, y → 0, z ≠ 0,1-x-y-z ≠ 0) , (X = 0.48 → 0, y ≠ 0, z → 0, 1−x−y−z ≠ 0) layers are grown. _{_{_{_{Further, In x Ga y Al z P}}}} 1-w C w (x = 0.48 → 0) containing elements C in group 5 lattice positions, (x = 0.48 → 0, y ≠ 0, z → 0 , W ≠ 0) and (x = 0.48 → 0, y → 0, z ≠ 0, w ≠ 0) layers may be grown.
[0024]
Since the lattice constant of C is as small as 3.67 °, by adding a small amount of C to the constituent elements as in the present embodiment, the lattice constant (5.4512 °) difference between the current diffusion layer 209GaP and the next grown layer is increased. Growth can be achieved while absorbing the strain caused by.
The other processes are exactly the same as those in the first embodiment.
<Third embodiment>
A third embodiment of the present invention will be described with reference to FIG. As shown in FIG. 3, in the third embodiment, after growing a p-type GaP current diffusion layer 309 having a thickness of 2 μm, an n-type GaP current blocking layer 312 is grown. After that, the current block layer 312 is formed by, for example, a photolithography technique and a reactive ion etching method (RIE method). Further, a p-AuZn / Au electrode 311 is formed, and an electrode pattern is formed by photolithography in consideration of current supply and light extraction. An AuGe / Au electrode 310 is also formed on the n-side, and a semiconductor light emitting device including the current blocking layer 312 is obtained. The current block layer has a conductivity type opposite to that of the current diffusion layer, and may be a dielectric film made of any of GaP, AlP, AlGaP, ZnSe, ZnS, SiO ₂ , Si ₃ N ₄ , and Al ₂ O _3. it can. The operating current of the semiconductor light emitting element can be further reduced by expanding the region through which the current flows due to the presence of the current blocking layer.
[0025]
The present invention is not limited to the embodiments described above, and various modifications are possible within the scope of the invention described in the claims, and they are also included in the scope of the present invention. Needless to say.
[0026]
【The invention's effect】
According to the semiconductor light emitting device of the present invention described above, the following effects can be obtained.
[0027]
_{_Zn-In} varying the In composition and the Al composition linearly _{x Ga y Al z P (x} = 0.48 → 0, y ≠ 0, z = 0.35 → 0) By using, dislocations in GaP growth And crack generation can be suppressed.
[0028]
It is possible to suppress element cracks, decrease in element reliability, and increase in interface resistance.
[0029]
Further, voids with the GaP interface, which have been a problem in the Zn—In _z Ga _1-z P lattice relaxation layer, can be made void-free, and a flat, high-quality GaP crystal with high transparency can be obtained. it can. This makes it possible to provide a low-cost, high-brightness, high-reliability semiconductor light emitting device.
[Brief description of the drawings]
FIG. 1 is a sectional view showing a configuration of a semiconductor light emitting device according to one embodiment of the present invention.
FIG. 2 is a cross-sectional view illustrating a configuration of a semiconductor light emitting device according to another embodiment of the present invention.
FIG. 3 is a cross-sectional view illustrating a configuration of a semiconductor light emitting device according to another embodiment of the present invention.
FIG. 4 is a cross-sectional view illustrating a configuration of a conventional light emitting diode.
FIG. 5 is a cross-sectional view illustrating a configuration of a conventional light emitting diode.
FIG. 6 is a diagram showing imaging by a surface laser microscope.
FIG. 7 is a diagram showing imaging by a cross-sectional TEM.
FIG. 8 is a graph showing the relationship between the thickness of the graded layer and the maximum roughness on the layer surface.
[Explanation of symbols]
101, 201, 301, 401, 501: n-GaAs substrates 102, 202, 302, 402, 502: buffer layers 103, 203, 303, 403, 503: reflective layers 104, 204, 304, 404, 504: cladding layers 105, 205, 305, 405, 505: MQW active layers 106, 206, 306, 406, 506: cladding layers 107, 207, 307, 507: diffusion suppressing layers 108, 208, 308: lattice relaxation layers 109, 209, 309 , 408, 508: current spreading layers 110, 210, 310, 409, 509: n-side electrodes 111, 211, 311, 410, 510: p-side electrodes 312: current blocking layer

Claims

In a semiconductor light emitting device having a InGaAsP light-emitting portion and a current diffusion layer formed on a GaAs substrate and lattice-matched to the GaAs substrate and including at least an active layer and a cladding layer, the light-emitting portion and the current diffusion layer Starting from InGaAlP lattice-matched to the GaAs substrate, the intermediate layer changes each of one or two of the Group III compositions containing at least In to approximately zero linearly. _In x _Ga y Al _z P lattice relaxation layer were (x = 0.48 → 0, y ≠ 0, z ≠ 0), (x = 0.48 → 0, y → 0, z ≠ 0), (x = 0.48 → 0, y ≠ 0, z → 0).

2. The semiconductor light emitting device according to claim 1, wherein the light emitting unit has a double hetero structure or an MQW structure including the cladding layer, the active layer, and the cladding layer.

2. The semiconductor light emitting device according to claim 1, further comprising a current blocking layer on the current diffusion layer.

The current blocking layer has a conductivity type opposite to that of the current diffusion layer, and is a dielectric film made of any of GaP, AlP, AlGaP, ZnSe, ZnS, SiO ₂ , Si ₃ N ₄ , and Al ₂ O _3. The semiconductor light emitting device according to claim 3, wherein:

2. The semiconductor light emitting device according to claim 1, wherein the current diffusion layer is made of one of GaP, AlP, AlGaP, and ZnSe.

The thickness (t) μm of the lattice relaxation layer is in the following range: 0 <t ≦ 0.5 μm
The semiconductor light emitting device according to claim 1, wherein

2. The semiconductor light emitting device according to claim 1, wherein the lattice relaxation layer has an In composition ratio of x, a Ga composition ratio of y, an Al composition ratio of z, and further includes a constituent element C at a Group 3 lattice position. 3. _{_{_{_{x Ga y Al z C 1-}}}} x-y-z P (x = 0.48 → 0), (x = 0.48 → 0, y → 0, z ≠ 0,1-x-y-z ≠ 0 ), (X = 0.48 → 0, y ≠ 0, z → 0, 1−x−y−z ≠ 0).

2. The semiconductor light emitting device according to claim 1, wherein the lattice relaxation layer has an In composition ratio of x, a Ga composition ratio of y, an Al composition ratio of z, and a constituent element C at a Group V lattice position. 3. _{_{_{_{x Ga y Al z P 1-}}}} w C w (x = 0.48 → 0), (x = 0.48 → 0, y ≠ 0, z → 0, w ≠ 0), (x = 0.48 → 0, y → 0, z ≠ 0, w ≠ 0).

The semiconductor light emitting device according to any one of claims 1 to 8, and the energy gap Ega of said active layer, said _{_{_{In x Ga y Alz 1-x}}} -y energy gap Egg of P lattice relaxation layer next A semiconductor light emitting device characterized by the following relationship.
Egg ≧ Ega (band gap)