JP2004135415A - スイッチング電源 - Google Patents
スイッチング電源 Download PDFInfo
- Publication number
- JP2004135415A JP2004135415A JP2002296714A JP2002296714A JP2004135415A JP 2004135415 A JP2004135415 A JP 2004135415A JP 2002296714 A JP2002296714 A JP 2002296714A JP 2002296714 A JP2002296714 A JP 2002296714A JP 2004135415 A JP2004135415 A JP 2004135415A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- synchronous rectification
- diode
- voltage
- inductance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】フライバック形スイッチング電源の主スイッチング素子Ｑ１と同期整流スイッチング素子Ｑ２との両者の同時的なオンを回避する。
【解決手段】エネルギ蓄積インダクタンス素子として働くトランスＴ１の１次巻線ＬＰに主スイッチング素子Ｑ１が接続されてオン／オフを繰返す。２次巻線ＬＳには、負荷との間に同期整流スイッチング素子Ｑ２が接続され、並列に直列回路２６が接続される。この直列回路２６は、同期整流インダクタンス素子Ｌ１とダイオードＤ１とを含む。主スイッチング素子Ｑ１のオフ期間Ｔｏｆｆで、トランスＴ１の蓄積電力が放出完了する時刻ｔ６よりも前ｔ３に、ダイオードＤ１の働きによって同期整流インダクタンス素子Ｌ１は、蓄積電力の放出を、完了し、これを、電圧検出用ダイオードＤ２で検出して、同期整流スイッチング素子Ｑ２をオフする制御信号を与える。
【選択図】 図１
【解決手段】エネルギ蓄積インダクタンス素子として働くトランスＴ１の１次巻線ＬＰに主スイッチング素子Ｑ１が接続されてオン／オフを繰返す。２次巻線ＬＳには、負荷との間に同期整流スイッチング素子Ｑ２が接続され、並列に直列回路２６が接続される。この直列回路２６は、同期整流インダクタンス素子Ｌ１とダイオードＤ１とを含む。主スイッチング素子Ｑ１のオフ期間Ｔｏｆｆで、トランスＴ１の蓄積電力が放出完了する時刻ｔ６よりも前ｔ３に、ダイオードＤ１の働きによって同期整流インダクタンス素子Ｌ１は、蓄積電力の放出を、完了し、これを、電圧検出用ダイオードＤ２で検出して、同期整流スイッチング素子Ｑ２をオフする制御信号を与える。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＤＣ／ＤＣコンバータなどのスイッチング電源に関する。
【０００２】
【従来の技術】
典型的な先行技術は、図１７に示される。フライバック形スイッチング電源において、交流電源１の出力は、整流ブリッジＤ４１で全波整流され、コンデンサＣ４１で平滑され、直流電圧に変換される。この直流電圧は、主スイッチング素子Ｑ４１でオン／オフされ、トランスＴ４１の１次巻線２に与えられ、２次巻線３には、トランスＴ４１の巻数比に比例した高周波交流電圧が発生する。この２次巻線３の出力を、２次側整流ダイオードＤ４２で整流し、コンデンサＣ４２で平滑し、直流電圧Ｖ０を得る。２次側整流ダイオードＤ４２として、高周波整流ダイオードが使用され、整流電圧が低い仕様には、順方向電圧降下が低いショットキーバリヤダイオード（略称ＳＢＤ）が使用され、導通損失を低減することができる。
【０００３】
このような図１７に示される２次側整流ダイオードＤ４２を用いたスイッチング電源では、そのスイッチング電源が用いられる電子機器の低電圧化と大電流化に伴い、スイッチング電源の全損失に占める２次側整流ダイオードＤ４２の損失は、たとえば４０％以上を占め、したがってスイッチング電源の効率を高めるには、ダイオードＤ４２の低損失化が必須のテーマである。たとえばダイオードＤ４２の順方向電圧降下ＶＦ（Ｄ４２）が０．５５Ｖであって、出力電圧Ｖ０が５．０Ｖである場合、このダイオードＤ４２の順方向電圧降下ＶＦ（Ｄ４２）分だけで、１１％（＝０．５５／５．０）の効率を落としていることになる。このダイオードＤ４２に順方向電流ＩＦが１０Ａ流れる場合、ダイオードＤ４２の導通損失Ｐｄは、５．５Ｗ（＝ＶＦ×ＩＦ＝０．５５Ｖ×１０Ａ）という大きな値になる。２次側整流ダイオードＤ４２の損失は、出力電圧仕様にもよるが、２５〜４５％を占めるに至ることがある。
【０００４】
この問題を解決する先行技術（特許文献１参照）は、図１７のダイオードＤ４２に代えて、主スイッチング素子Ｑ４１として、金属酸化膜電界効果トランジスタ（略称ＭＯＳＦＥＴ）が用いられる。同期整流スイッチング素子Ｑ４２としての金属酸化膜電界効果トランジスタＭＯＳＦＥＴを用いることによって、ＭＯＳＦＥＴの導通損失Ｐｄは、ドレンとソース間のオン抵抗値ＲＤＳが、０．０１Ωであり、ドレン電流ＩＤが１０Ａであるとき、１．０Ｗ（＝ＲＤＳ×ＩＤ２＝０．０１Ω×１０Ａ２）となり、ダイオードＤ４２の導通損失の約５分の１に低損失化される。このような同期整流スイッチング素子を用いて整流する回路は、同期整流回路と呼ばれる。
【０００５】
前述の先行技術においてダイオードＤ４２に代えて同期整流スイッチング素子Ｑ４２としてＭＯＳＦＥＴを用いた構成は、新たな問題点を有する。主スイッチング素子Ｑ４１のオン期間に、トランスＴ４１の１次巻線２にエネルギが蓄積され、その期間では、同期整流スイッチング素子Ｑ４２は完全にオフしていなければならない。もしも、同期整流スイッチング素子Ｑ４２のオンからオフになるタイミングが遅れたり、あるいはオンのままであったりすると、短絡電流が流れ、両スイッチング素子Ｑ４１，Ｑ４２の損失が増大し、破壊に至る。
【０００６】
主スイッチング素子Ｑ４１のオフ期間では、オン時に蓄積されたエネルギは２次巻線３に正電圧として発生し、この主スイッチング素子Ｑ４１のオフ期間では、同期整流スイッチング素子Ｑ４２は完全にオンしていなければならない。もしも、同期整流スイッチング素子Ｑ４２がオフからオンになるタイミングが遅れたり、２次巻線３の２次電流の流れている時間に比べて同期整流スイッチング素子Ｑ４２のオンとなっている導通時間が短ければ、この同期整流スイッチング素子Ｑ４２のＭＯＳＦＥＴに内蔵されているダイオードを、２次電流が通過することによって、損失が増大し、ＭＯＳＦＥＴの前述の導通損失が小さいという同期整流効果が失われる結果になる。
【０００７】
【特許文献１】
特開平５―１３７３２６
【０００８】
【発明が解決しようとする課題】
本発明の目的は、直流電源を周期的にオン／オフする主スイッチング素子と、トランス、コイルなどのインダクタンス成分を有するエネルギ蓄積インダクタンス素子に蓄積された電力を負荷に供給する同期整流スイッチング素子とが、同時にオンになる状態を確実に防ぎ、これによって低損失である同期整流効果を達成し、電子部品の破壊を防ぐようにしたスイッチング電源を提供することである。
【０００９】
【課題を解決するための手段】
本発明は、直流電源に接続される主スイッチング素子Ｑ１，Ｑ１１，Ｑ２１を周期的にオン／オフして断続する電力を、主スイッチング素子のオン期間で、エネルギ蓄積インダクタンス素子Ｔ１，Ｌ１０，Ｌ２０に蓄積し、同期整流スイッチング素子Ｑ２，Ｑ１２，Ｑ２２をオフし、
主スイッチング素子のオフ期間で、同期整流スイッチング素子をオンしてエネルギ蓄積インダクタンス素子の蓄積された電力を負荷に供給するスイッチング電源において、
（ａ）エネルギ蓄積インダクタンス素子に並列に接続される直列回路であって、
同期整流インダクタンス素子Ｌ１，Ｌ１１，Ｌ２１と、
同期整流インダクタンス素子に直列接続され、主スイッチング素子のオン期間でエネルギ蓄積インダクタンス素子とともに同期整流インダクタンス素子に電力を蓄積するように、方向性結合されたダイオードＤ１，Ｄ１１，Ｄ２１とを含む直列回路と、
（ｂ）同期整流インダクタンス素子とダイオードとの接続点Ａの電圧または電流に応答して、主スイッチング素子のオンよりも前に、同期整流スイッチング素子をオフする同期整流用制御回路２７，３８，５３とを含むことを特徴とするスイッチング電源である。
【００１０】
本発明を簡単に述べると、スイッチング電源における２次側整流器またはＤＣ／ＤＣコンバータの転流ダイオードに、同期整流用スイッチング素子、たとえば金属酸化膜電界効果トランジスタＭＯＳＦＥＴなどを使用する同期整流回路において、この同期整流スイッチング素子のターンオン信号が、金属酸化膜電界効果トランジスタＭＯＳＦＥＴなどによって実現される主スイッチング素子のターンオン信号と重ならないように、同期整流スイッチング素子のオン／オフを制御する。エネルギ蓄積インダクタンス素子Ｔ１，Ｌ１０，Ｌ２０が主スイッチング素子のオン期間Ｔｏｎに発生する電圧時間積Ｓ１とオフ期間Ｔｏｆｆの電圧時間積Ｓ２とが等しく（Ｓ１＝Ｓ２）、同期整流インダクタンス素子Ｌ１，Ｌ１１，Ｌ２１がダイオードＤ１，Ｄ１１，Ｄ２１を介して主スイッチング素子のオン期間Ｔｏｎに蓄積する電圧時間積Ｓ１１と、オフ期間Ｔｏｆｆ１でこれを放出する時間積とが等しい（Ｓ１１＝Ｓ１２）という現象を利用し、エネルギ蓄積インダクタンス素子Ｔ１，Ｌ１０，Ｌ２０の蓄積電力の放出完了前に、同期整流インダクタンス素子Ｌ１，Ｌ１１，Ｌ２１の蓄積電力の放出が完了し、この同期整流インダクタンス素子Ｌ１，Ｌ１１，Ｌ２１の蓄積電力の放出完了を検出して、主スイッチング素子の次のターンオン時刻ｔ６，ｔ１６，ｔ２６よりも前ｔ３，ｔ１３，ｔ２３に、同期整流スイッチング素子をターンオフさせることを確実にする。
【００１１】
本発明に従えば、スイッチング電源のＤＣ／ＤＣコンバータに備えられる主スイッチング素子は、周期的にオン／オフして直流電源の電力を断続し、主スイッチング素子のオン期間で、トランスまたはコイルなどのエネルギ蓄積インダクタンスに蓄積し、このとき同期整流スイッチング素子をオフに保ち、主スイッチング素子のオフ期間で、同期整流スイッチング素子をオンしてエネルギ蓄積インダクタンス素子に蓄積されている電力を、負荷に供給する。
【００１２】
エネルギ蓄積インダクタンス素子には並列に、直列回路が接続され、この直列回路は、前記同期整流インダクタンス素子と、ダイオードとを含み、この直列回路における同期整流インダクタンス素子とダイオードとの接続点の電圧または電流を用いて、同期整流用制御回路は、同期整流スイッチング素子を、主スイッチング素子のオンよりも前ｔ３に、オフする。これによって主スイッチング素子がオンとなった時点ｔ６では、同期整流スイッチング素子はオフに保たれており、したがって主スイッチング素子と同期整流スイッチング素子との両者がオンになることを防ぐことができる。
【００１３】
特に本発明では、エネルギ蓄積インダクタンス素子に並列に、直列回路が接続され、したがって主スイッチング素子のオン期間Ｔｏｎで、エネルギ蓄積インダクタンス素子にエネルギが蓄積されると同時に、前記直列回路には、電圧ＶＳが与えられ、したがって同期整流インダクタンス素子には、ダイオードの順方向電圧降下ＶＦ（Ｄ１）だけ低い電圧（−ＶＦ（Ｄ１））が、与えられることになる。主スイッチング素子のオン期間Ｔｏｎにおける同期整流インダクタンス素子の電圧時間積Ｓ１１（＝｛ＶＳ−ＶＦ（Ｄ１）｝・Ｔｏｎ）であり、この電圧時間積は、主スイッチング素子のオフ期間Ｔｏｆｆで、同期整流インダクタンス素子に蓄積された電力が前記ダイオードを経て負荷に供給される電圧時間積Ｓ１２（＝｛Ｖ０＋ＶＦ（Ｄ１）｝・Ｔｏｆｆ１）と等しい。Ｔｏｆｆ１は、主スイッチング素子が遮断した時刻ｔ２から同期整流インダクタンス素子に蓄積された電力の放出を終了する時刻ｔ３までの時間である。
【００１４】
エネルギ蓄積インダクタンス素子の電圧時間積Ｓ１は、主スイッチング素子のオン期間でＶＳ・Ｔｏｎであり、オフ期間でＶ０・Ｔｏｆｆであり、これらのオン期間およびオフ期間での両電圧時間積Ｓ２は、等しい。エネルギ蓄積インダクタンス素子および周期整流インダクタンス素子は、磁気飽和しない範囲で、作用する。
【００１５】
したがって主スイッチング素子のオフ期間で、エネルギ蓄積インダクタンス素子の蓄積された電力が放出を終了する時間Ｔｏｆｆに比べて、同期整流インダクタンス素子の蓄積された電力の放出を終了するまでの時間Ｔｏｆｆ１は短い。すなわち同期整流インダクタンス素子は、ダイオードＤ１，Ｄ１１，Ｄ２１がその同期整流インダクタンス素子Ｌ１，Ｌ１１，Ｌ２１に直列に接続されていることによって、その同期整流インダクタンス素子に蓄積された電力を放出終了する時間Ｔｏｆｆ１が、エネルギ蓄積インダクタンス素子に蓄積された電力を放出終了するまでの時間Ｔｏｆｆに比べて短くなるので、この同期整流インダクタンス素子とダイオードとの接続点Ａの電圧または電流の変化を、同期整流用制御回路２７，３８，５３によって検出し、たとえばその接続点Ａの電圧が零になった時刻ｔ３で、同期整流スイッチング素子Ｑ２，Ｑ１２，Ｑ２２をオンからオフにスイッチング状態を切換える。
【００１６】
主スイッチング素子は、その後、すなわちエネルギ蓄積インダクタンス素子に蓄積された電力が放出終了した後の時刻ｔ６で、再びオンになる。こうして主スイッチング素子が再びオンになる時刻ｔ６では、同期整流スイッチング素子はすでにオフされたままの状態となっている。こうして主スイッチング素子と同期整流スイッチング素子とが同時にオンになることが防がれる。これによって主スイッチング素子と同期整流スイッチング素子とが同時にオンになる現象が発生することによる電力損失の増大および電子回路部品の破壊を防ぐことができ、同期整流スイッチング素子を、たとえばトランジスタなどの能動素子を用いて、導通損失を低下することができるという同期整流効果を上首尾に達成することができる。同期整流インダクタンス素子は、商業的に入手容易なチョークトランスなどを用いて容易に実現することができ、したがってドライブトランス、カレントトランス、トランスドライブ巻線追加などのカスタム部品を使用する必要がなく、本発明の実施が極めて容易である。
【００１７】
また本発明は、直流電源と、
１次巻線と２次巻線とを有するトランスＴ１と、
直流電源とトランスの１次巻線との間に介在される主スイッチング素子Ｑ１と、
主スイッチング素子を、周期的にオン／オフする主スイッチング制御回路と、
２次巻線と負荷との間に介在される同期整流スイッチング素子Ｑ２と、
２次巻線に並列に接続される直列回路であって、
同期整流インダクタンス素子Ｌ１と、
同期整流インダクタンス素子に直列に接続され、主スイッチング素子のオン期間でトランスとともに同期整流インダクタンス素子に電力を蓄積するように方向性結合されたダイオードＤ１とを含む直列回路２６と、
同期整流インダクタンス素子とダイオードとの接続点Ａの電圧または電流に応答して、主スイッチング素子のオンよりも前に、同期整流スイッチング素子をオフする同期整流用制御回路２７とを含むことを特徴とするフライバック形スイッチング電源である。
【００１８】
また本発明は、同期整流スイッチング素子は、制御端子を有し、この制御端子の電圧に依存してオンまたはオフのスイッチング動作をし、
同期整流用制御回路２７は、
同期整流インダクタンス素子とダイオードＤ１との接続点Ａに接続され、前記ダイオードＤ１のオフ時に順方向となってオンするように方向性結合された電圧検出用ダイオードＤ２と、
電圧検出用ダイオードＤ２のオンに応答して、同期整流スイッチング素子の制御端子に、オフするための電圧を有する制御信号を与える同期整流スイッチング素子用制御信号発生回路２８とを含むことを特徴とする。
【００１９】
本発明に従えば、図１〜図７に関連して後述されるように、フライバック形スイッチング電源において、エネルギ蓄積インダクタンス素子としてのトランスＴ１に、主スイッチング素子Ｑ１のオン期間、エネルギである電力が蓄積され、主スイッチング素子の次のオフ期間で、トランスＴ１に蓄積された得エネルギが放出され尽くす。本発明の実施の他の形態では、トランスＴ１に蓄積されたエネルギの全てが放出されないうちに、次のエネルギの蓄積が行われるように構成されてもよい。
【００２０】
トランスの２次巻線には、同期整流インダクタンス素子Ｌ１とダイオードＤ１とを含む直列回路が、並列に接続され、同期整流インダクタンス素子は、トランスと同様に、主スイッチング素子のオン／オフに伴って、電力の蓄積／放出を繰返すが、前記ダイオードＤ１の働きによって、同期整流インダクタンス素子の電力放出完了時刻ｔ３（図３〜図７参照）で同期整流用制御回路は同期整流スイッチング素子Ｑ２をオフし、その後、蓄積された電力の放出が完了して主スイッチング素子が時刻ｔ６でオンになる。これによって同期整流スイッチング素子Ｑ２がオフに保たれている状態で、主スイッチング素子がオンになり、したがってこれらの主スイッチング素子と同期整流スイッチング素子とのいずれもが同時にオンになる状態を回避することが確実である。
【００２１】
本発明に従えば、同期整流スイッチング素子としては、たとえば金属酸化膜電界効果トランジスタＭＯＳＦＥＴなどのスイッチング素子が用いられてもよい。同期整流用制御回路２７は、同期整流インダクタンス素子の蓄積電力の放出完了を検出するために、直列回路２６における同期整流インダクタンス素子Ｑ２とダイオードＤ１との接続点Ａに方向性結合された電圧検出用ダイオードＤ２を有し、この電圧検出用ダイオードＤ２がオンになることによって、同期整流スイッチング素子のゲートまたはベースなどの制御端子に、同期整流スイッチング素子用制御信号発生回路から与える。本発明の実施の他の形態では、同期整流インダクタンス素子に蓄積された電力が放出され尽くす前に、前記接続点の電圧または電流を検出して、同期整流スイッチング素子のオンのための制御信号を発生するように構成してもよい。
【００２２】
また本発明は、直流電源と、
１次巻線と２次巻線とを有するトランスＴ１１と、
直流電源とトランスの１次巻線との間に介在される主スイッチング素子Ｑ１１と、
主スイッチング素子を、周期的にオン／オフする主スイッチング制御回路と、
２次巻線に並列に接続される第１同期整流スイッチング素子Ｑ１２と、
２次巻線と第１同期整流スイッチング素子との間に介在される第２同期整流スイッチング素子Ｑ１３と、
第２同期整流スイッチング素子を、主スイッチング素子のオン期間でオンし、オフ期間でオフする第２同期整流スイッチング素子用制御回路３６と、
第１同期整流スイッチング素子Ｑ１２に関して２次巻線ＬＳとは反対側で負荷との間に直列に接続されるエネルギ蓄積インダクタンス素子Ｌ１０と、
エネルギ蓄積インダクタンス素子に並列に接続される直列回路３７であって、
同期整流インダクタンス素子Ｌ１１と、
同期整流インダクタンス素子に直列に接続され、主スイッチング素子のオン期間でエネルギ蓄積インダクタンス素子とともに電力を蓄積するように、方向性結合されたダイオードＤ１１とを含む直列回路と、
同期整流インダクタンス素子とダイオードとの接続点Ａの電圧または電流に応答して、主スイッチング素子のオンよりも前に、第１同期整流スイッチング素子Ｑ１２をオフする同期整流用制御回路３８とを含むことを特徴とするフォワード形スイッチング電源である。
【００２３】
また本発明は、第１同期整流スイッチング素子Ｑ１２は、制御端子を有し、この制御端子の電圧に依存してオンまたはオフのスイッチング動作をし、
同期整流用制御回路３８は、
同期整流インダクタンス素子Ｌ１１とダイオードＤ１１との接続点Ａに接続され、前記ダイオードのオフ時に順方向となってオンするように方向性結合された電圧検出用ダイオードＤ１２と、
電圧検出用ダイオードＤ１２のオンに応答して、第１同期整流スイッチング素子Ｑ１２の制御端子に、オフするための電圧を有する制御信号を与える同期整流スイッチング素子用制御信号発生回路３９とを含むことを特徴とする。
【００２４】
本発明に従えば、図８〜図１１に関連して後述されるように、フォワード形スイッチング電源において、入力と出力がトランスＴ１１で絶縁され、１次巻線に設けられた主スイッチング素子Ｑ１１のオン期間Ｔｏｎで、２次巻線に並列接続される第１同期整流スイッチング素子Ｑ１２をオフし、かつ２次巻線と第１同期整流スイッチング素子Ｑ１２との間に介在される第２同期整流スイッチング素子Ｑ１３をオンしてエネルギ蓄積インダクタンス素子Ｌ１０に電力を蓄積し、このとき同時に、直列回路の同期整流インダクタンス素子Ｌ１１にも、ダイオードＤ１１を介して電力を蓄積する。
【００２５】
主スイッチング素子Ｑ１１のオフ期間Ｔｏｆｆで、第２同期整流スイッチング素子Ｑ１３を遮断したままに保つ。この主スイッチング素子Ｑ１１のオフ期間で、同期整流インダクタンス素子Ｌ１１の蓄積電力は、ダイオードＤ１１を介して放出されてゆき、その放出完了時刻ｔ１３は、ダイオードＤ１１が介在されることによって、エネルギ蓄積インダクタンス素子Ｌ１０の蓄積電力の放出完了時刻ｔ１６よりも早い。同期整流用制御回路３８は、直列回路の同期整流インダクタンス素子Ｌ１１とダイオードＤ１１との接続点Ａの電圧または電流を検出して、同期整流インダクタンス素子Ｌ１１の蓄積電力の放出完了を時刻ｔ１３で検出し、第１同期整流スイッチング素子Ｑ１２をオフする。エネルギ蓄積インダクタンス素子Ｌ１０の蓄積電力の放出完了後の時刻ｔ１６で、主スイッチング素子が再びオンする。こうして主スイッチング素子と第１同期整流スイッチング素子Ｑ１２とが同時にオンすることが回避される。
【００２６】
フォワード形スイッチング電源の同期整流用制御回路３８では、直列回路の同期整流インダクタンス素子Ｌ１１とダイオードＤ１１との接続点Ａの電圧を検出する電圧検出用ダイオードＤ１２を有し、同期整流インダクタンス素子Ｌ１１の蓄積電力の放出完了時点を検出して同期整流スイッチング素子Ｑ１２の制御端子にオフのための制御信号を同期整流スイッチング素子用制御信号発生回路３９から与える。
【００２７】
また本発明は、直流電源と、
直流電源の一端子に接続される主スイッチング素子Ｑ２１と、
主スイッチング素子を、周期的にオン／オフする主スイッチング制御回路と、主スイッチング素子と負荷との間に接続されるエネルギ蓄積インダクタンス素子Ｌ２０と、
エネルギ蓄積インダクタンス素子に並列に接続される直列回路５２であって、
同期整流インダクタンス素子Ｌ２１と、
同期整流インダクタンス素子に直列に接続され、主スイッチング素子のオン期間でエネルギ蓄積インダクタンス素子とともに電力を蓄積するように、方向性結合されたダイオードＤ２１とを含む直列回路と、
主スイッチング素子とエネルギ蓄積インダクタンス素子との接続点Ａと、直流電源の他端子とに、接続される同期整流スイッチング素子Ｑ２２と、
同期整流インダクタンス素子とダイオードとの接続点Ａの電圧または電流に応答して、主スイッチング素子のオンよりも前に、同期整流スイッチング素子をオフする同期整流用制御回路５３とを含むことを特徴とするステップダウン形スイッチング電源である。
【００２８】
また本発明は、同期整流スイッチング素子Ｑ２２は、制御端子を有し、この制御端子の電圧に依存してオンまたはオフのスイッチング動作をし、
同期整流用制御回路５３は、
同期整流インダクタンス素子Ｌ２１とダイオードＤ２１との接続点に接続され、前記ダイオードのオフ時に順方向となってオンするように方向性結合された電圧検出用ダイオードＤ２２と、
電圧検出用ダイオードＤ２２のオンに応答して、同期整流スイッチング素子の制御端子に、オフするための電圧を有する制御信号を与える同期整流スイッチング素子用制御信号発生回路５４とを含むことを特徴とする。
【００２９】
本発明に従えば、図１２〜図１６に関連して後述されるように、ステップダウン形スイッチング電源において、主スイッチング素子Ｑ２１のオン期間Ｔｏｎでエネルギ蓄積インダクタンス素子Ｌ２１に電力を蓄積し、次のオフ期間Ｔｏｆｆでエネルギ蓄積インダクタンス素子Ｌ２０に蓄積された電力を放出し、その放出を完了し、その後再び主スイッチング素子Ｑ２１がオンになり、動作が繰返される。このオン期間Ｔｏｎでは、同期整流スイッチング素子Ｑ２２はオフしており、オフ期間Ｔｏｆｆでは、同期整流スイッチング素子Ｑ２２はオンし、しかも次に述べるように主スイッチング素子Ｑ２１のオンよりも先にオフに戻る。このエネルギ蓄積インダクタンス素子Ｌ２０に、同期整流インダクタンス素子Ｌ２１とダイオードＤ２１とを含む直列回路５２が、並列に接続され、主スイッチング素子Ｑ２１のオフ期間Ｔｏｆｆで、前述のようにエネルギ蓄積インダクタンス素子Ｌ２０が蓄積電力を放出するとともに、同期整流インダクタンス素子Ｌ２１の蓄積電力がダイオードＤ２１を介して放出され、同期整流インダクタンス素子Ｌ２１には、ダイオードＤ２１が上述のように直列接続されているので、これによって同期整流インダクタンス素子Ｌ２１の蓄積電力の放出完了時刻ｔ２３は、エネルギ蓄積インダクタンス素子Ｌ２０の蓄積電力の放出完了時刻ｔ２６よりも早い。同期整流用制御回路５３は、直列回路の同期整流インダクタンス素子Ｌ２１とダイオードＤ２１との接続点Ａの電圧または電流によって、同期整流インダクタンス素子Ｌ２１の蓄積電力放出完了時刻ｔ２３を検出して同期整流スイッチング素子Ｑ２２をオフする。その後、前述のようにエネルギ蓄積インダクタンス素子Ｌ２０の蓄積電力の放出が時刻ｔ２６で完了して主スイッチング素子Ｑ２１がオンする。したがって主スイッチング素子と同期整流スイッチング素子Ｑ２２との両者が同時にオンすることは回避される。
【００３０】
本発明に従えば、同期整流インダクタンス素子Ｌ２１の蓄積電力の放出完了を検出するために、同期整流用制御回路５３は、直列回路の同期整流インダクタンス素子Ｌ２１とダイオードＤ２１との接続点Ａの電圧を電圧検出用ダイオードＤ２２によって検出し、同期整流インダクタンス素子Ｌ２１の電力放出完了時点で、同期整流スイッチング素子Ｑ２２をオンする制御信号を、同期整流スイッチング素子用制御信号発生回路５４から発生して制御端子に与える。
【００３１】
本発明では、同期整流インダクタンス素子Ｌ１，Ｌ１１，Ｌ２１に蓄積された電力の放出完了時刻ｔ３，ｔ１３，ｔ２３、同期整流スイッチング素子Ｑ２，Ｑ１２，Ｑ２２をオフする構成だけでなく、そのエネルギ蓄積インダクタンス素子Ｌ１，Ｌ１１，Ｌ２１に蓄積された電力の放出完了時刻ｔ６，ｔ１６，ｔ２６よりも前において、前述の接続点の電圧または電流に依存して同期整流スイッチング素子Ｑ２，Ｑ１２，Ｑ２２をオフする構成としてもよい。
【００３２】
本発明は、前述のフライバック形、フォワード形およびステップダウン形の各スイッチング電源に関連して実施されるだけでなく、そのほかの形式、たとえばリンギングチョークＲＣＣ（Ｒｉｎｇ Ｃｈｏｋｅ Ｃｏｎｖｅｒｔｅｒ）形スイッチング電源およびその他の構成に関連しても、実施することができる。
【００３３】
【発明の実施の形態】
図１は本発明の実施の一形態のフライバック形スイッチング電源の具体的な構成を示す電気回路図であり、図２は図１に示されるフライバック形スイッチング電源の全体の構成を簡略化して示す電気回路図である。直流電源６のライン７，８は、主スイッチング素子Ｑ１を介してフライバックトランスＴ１の１次巻線ＬＰに接続される。主スイッチング素子Ｑ１は、主スイッチング制御回路９によって周期的にオン／オフされる。トランスＴ１は、２次巻線ＬＳを有する。このトランスＴ１は、主スイッチング素子Ｑ１のオンによって、電力であるエネルギを蓄積するエネルギ蓄積インダクタンス素子としての働きを果たす。２次巻線ＬＳにはライン１１，１２が接続され、一方のライン１１には同期整流スイッチング素子Ｑ２が接続され、たとえば接地されてもよい一方の出力端子１３に接続される。他方のライン１２は、他方の出力端子１４に接続される。これらの出力端子１３，１４間には、平滑コンデンサＣ１が接続される。
【００３４】
同期整流スイッチング素子Ｑ２は、同期整流スイッチング制御回路１５によってオン／オフして断続制御される。主スイッチング素子Ｑ１および同期整流スイッチング素子Ｑ２は、たとえば金属酸化膜電界効果トランジスタＭＯＳＦＥＴによって実現され、それらの制御端子であるゲートに、主スイッチング制御回路９および同期整流スイッチング制御回路１５から制御信号がそれぞれ与えられる。
【００３５】
図２を参照して、直流電源６は、たとえば商用交流電源などの交流電源１７の交流電力が、整流回路１８によって全波整流され、平滑コンデンサ１９によって平滑され、その直流出力がライン７，８に導出されて構成される。主スイッチング制御回路９には、トランスＴ１に備えられる主スイッチング制御用巻線ＮＢの出力と、電圧誤差検出回路２１からのフォトカプラ２２を介するライン２３の出力が与えられる。
【００３６】
電圧誤差検出回路２１は、出力端子１３，１４間の電圧を検出し、予め定める基準電圧と比較してその誤差を演算して求め、その誤差を表す信号を導出して前述のようにライン２３から主スイッチング制御回路９に与える。主スイッチング制御回路９は、主スイッチング素子Ｑ１のパルス幅変調ＰＷＭが行われているように制御信号を作成し、前記誤差が零となるように、制御信号のデューティ比を負帰還制御する。図１では、図２に示される電圧誤差検出回路２１およびフォトカプラ２２は、図面を簡略化するために省略されている。
【００３７】
同期整流スイッチング制御回路１５は、図１に具体的な構成が示されるように、トランスＴ１の２次巻線ＬＳにライン２５と前述のライン１２とを介して並列に接続される直列回路２６と、同期整流用制御回路２７とを含む。
【００３８】
直列回路２６は、ダイオードＤ１と、チョークコイルなどによって実現される同期整流インダクタンス素子Ｌ１とが、接続点Ａで直列に接続されて構成される。ダイオードＤ１のカソードは、ライン１２に接続され、アノードは同期整流インダクタンス素子Ｌ１の一方の端子に接続される。この同期整流インダクタンス素子Ｌ１の他方の端子は、ライン２５に接続される。同期整流用制御回路２７は、電圧検出用ダイオードＤ２と、同期整流スイッチング素子用制御信号発生回路２８とを含む。電圧検出用ダイオードＤ２のカソードは、接続点Ｆで前記接続点Ａに接続される。同期整流スイッチング素子用制御信号発生回路２８において、電圧検出用ダイオードＤ２のアノードは、接続点Ｆで抵抗Ｒ４１を介してスイッチング素子であるＮＰＮトランジスタ１４のベースに接続される。ダイオードＤ２のアノードは、抵抗Ｒ４２を介してライン１２に接続される。トランジスタＱ４のベース、エミッタ間には抵抗Ｒ４３が接続される。
【００３９】
トランジスタＱ４には、スイッチング素子であるＰＮＰトランジスタＱ３が、同期整流スイッチング素子Ｑ２と一方の出力端子１３との間のライン１９との間に接続される。ダイオードＤ２のアノードはまた、接続点Ｆで抵抗Ｒ３１を介してトランジスタＱ３のベースに接続される。抵抗Ｒ３１には、ベース駆動を高速にするためのスピードアップ用コンデンサＣ３１が接続される。トランジスタＱ３のベース、エミッタ間には、抵抗Ｒ３２が接続される。ライン２５は、接続点Ｊで抵抗Ｒ３１を介してスイッチング素子であるＮＰＮトランジスタＱ５のベースに接続される。抵抗Ｒ５１には、ベース駆動を高速にするためのスピードアップ用コンデンサＣ５１が並列に接続される。このトランジスタＱ５のベースは、ライン２９に接続される。トランジスタＱ５のエミッタは、ライン２９に接続される。トランジスタＱ５のコレクタは、ダイオードＤ２のアノードに接続される。トランジスタＱ３には並列に、抵抗Ｒ３３が接続される。このトランジスタＱ３のエミッタ出力は、制御信号として、同期整流スイッチング素子Ｑ２の制御端子であるゲートＧに与えられる。
【００４０】
図３（１）は主スイッチング素子Ｑ１のオン／オフのスイッチング状態に対応するドレン、ソース間電圧ＶＤＳを示し、後述の図５（１）に示される波形と同一である。図３（２）は、図１の直列回路２６におけるダイオードＤ１のアノードと上記整流インダクタンス素子Ｌ１との接続点Ａの電圧を示す。図３（３）は、同期整流インダクタンス素子Ｌ１の両端の電位差ＶＬ１を示す。図３（４）は同期整流インダクタンス素子Ｌ１に流れる電流ＩＬ１，Ｌ１１を示す。図３（５）は、同期整流スイッチング素子Ｑ２のオン／オフのスイッチング状態に対応するゲート、ソース間電圧ＶＧＳを示す。
【００４１】
図４（１）は、ダイオードＤ１のスイッチング状態を示し、図４（２）は電圧検出用、ダイオードＤ２のスイッチング状態を示し、図４（３）はトランジスタ素子Ｑ５のスイッチング状態を示し、図４（４）はトランジスタＱ３のスイッチング状態を示し、図４（５）はトランジスタＱ４のスイッチング状態を示す。
【００４２】
図５は、図１および図２に示されるフライバック形スイッチング電源の動作を説明するための波形図である。そのうち、図５（１）は主スイッチング素子Ｑ１のオン／オフのスイッチング状態に対応したドレン、ソース間電圧ＶＤＳを示し、図５（２）はその主スイッチング素子Ｑ１のドレン電流ＩＤを示し、このドレン電流ＩＤは、トランスＴ１の１次巻線ＬＰの電流ＩＬＰと等しく、図５（３）はトランスＴ１の２次巻線ＬＳの両端電圧ＶＳを示し、図５（４）はトランスＴ１の２次巻線ＬＳの同期整流スイッチング素子Ｑ２におけるドレンＤと接続されるライン１１の電圧ＶＣを示し、図５（５）は、トランスＴ１の２次巻線ＬＳの電流ＩＬＳを示す。
【００４３】
フライバック形スイッチング電源の基本的な動作を説明する。時刻ｔ１〜ｔ２において主スイッチング素子Ｑ１がオン状態にあるとき、トランスＴ１の１次巻線ＬＰには、電圧Ｖｉｎが印加され、このオン期間Ｔｏｎの時刻ｔ１〜ｔ２では、２次巻線ＬＳに発生する電圧は、同期整流スイッチング素子Ｑ２がオフ状態であるので（図３（５）参照）、またその同期整流スイッチング素子Ｑ２の金属酸化膜電界効果トランジスタＭＯＳＦＥＴの内蔵ダイオードとは逆方向の電圧が２次巻線ＬＳから発生するので、ライン１１，１２には電流は流れない。したがって１次巻線ＬＰに流れる電流ＩＬＰは、時刻ｔ１〜ｔ２のオン間をＴｏｎとし、１次巻線ＬＰのインダクタンスを同一の参照符ＬＰで示すと、
ＩＬＰ ＝ Ｖｉｎ×Ｔｏｎ／ＬＰ …（１）
であり、したがってトランスＴ１には、エネルギである電力Ｅが蓄積される。
Ｅ ＝ １／２・Ｖｉｎ・Ｔｏｎ・（Ｖｉｎ・Ｔｏｎ／ＬＰ）
＝ １／２・ＬＰ・ＩＬＰ２ …（２）
【００４４】
次に主スイッチング素子Ｑ１が時刻ｔ２〜ｔ６でオフ状態のオフ期間Ｔｏｆｆでは、トランスＴ１でフライバック電圧が発生し、２次巻線ＬＳの発生電圧は、反転し、このとき同期整流スイッチング素子Ｑ２は、図３（５）に示されるように時刻ｔ２〜ｔ３で導通し、そのためオン期間ｔ１〜ｔ２で１次巻線ＬＰに蓄積されたエネルギは、２次巻線ＬＳおよび同期整流スイッチング素子Ｑ２を通り、平滑コンデンサＣ１および負荷に放出されて供給される。
【００４５】
トランスＴ１の１次側と２次側とでは、等アンペア・ターンの法則が成立する。１次巻線ＬＰの巻数をＮＰとし、２次巻線ＬＳの巻数をＮＳとする。
ＩＬＳ ＝ ＮＰ・ＩＬＰ／ＮＳ …（３）
【００４６】
したがって主スイッチング素子Ｑ１のターンオフ直前の時刻ｔ２のピーク電流ＩＬＰ１を有する１次電流ＩＬＰ（図５（２）参照）は、巻数比倍されて２次電流ＩＬＳが、ピーク電流ＩＬＳ１として流れ（図５（５）参照）る。その時刻ｔ２以降、零となるまで、２次電流ＩＬＳは減衰波形となる。したがって１次巻線ＬＰで蓄積されたエネルギが２次巻線ＬＳへ全て放出するのは、
０ ＝ ＩＬＳ−（ＶＳ・Ｔｏｆｆ／ＬＳ） …（４）
の関係から、オフ期間Ｔｏｆｆ（すなわち時刻ｔ２〜ｔ６）後に零となり、こうしてトランスＴ１から、蓄積した全エネルギを放出した直後の時刻ｔ６で、主スイッチング素子Ｑ１は、再度ターンオンし、上述の動作サイクルが繰返される。
【００４７】
同期整流スイッチング素子Ｑ２は、主スイッチング素子Ｑ１のオン期間Ｔｏｎ（すなわち時刻ｔ１〜ｔ２）で、ターンオフさせ、非導通とさせなければならず、また主スイッチング素子Ｑ１がオフであるオフ期間Ｔｏｆｆ（時刻ｔ２〜ｔ６）内で、同期整流スイッチング素子Ｑ２をオンして導通状態としなければならない。特に主スイッチング素子Ｑ１がターンオンのオン期間Ｔｏｎで、同期整流スイッチング素子Ｑ２がターンオフであることを保証させるには、主スイッチング素子Ｑ１がターンオンする時刻ｔ６よりも以前の時刻ｔ３に、同期整流スイッチング素子Ｑ２をターンオフさせ、これらの両者Ｑ１，Ｑ２がいずれもオフしている期間、すなわちデットアングルｔ３〜ｔ６を設ける必要がある。本発明では、この同期整流スイッチング素子Ｑ２のターンオフのためのゲートに与える制御信号を、主スイッチング素子Ｑ１のターンオンの時刻ｔ６に先立って発生させることを確実にする。
【００４８】
図６は図１〜図５に示されるフライバック形スイッチング電源の動作を説明するための波形図であり、図７は図６（３）に示される同期整流インダクタンス素子Ｌ１に流れる電流ＩＬ１，ＩＬ１１の時刻ｔ３〜ｔ６の時間経過を拡大して示す波形図である。前述の図６において、図６（１）は主スイッチング素子Ｑ１のオン／オフのスイッチング状態を示す図であり、図６（２）は同期整流インダクタンス素子Ｌ１に流れる電流ＩＬ１，ＩＬ１１を示し、図６（３）はその同期整流インダクタンス素子Ｌ１に流れる電流ＩＬ１，ＩＬ１１の一方出力端子１３の接地電位と比較して示す図であり、図６（４）は同期整流スイッチング素子Ｑ２のゲート、ソース間電圧ＶＧＳを示す図である。
【００４９】
まず主スイッチング素子Ｑ１のオン期間Ｔｏｎの時刻ｔ１以降、２次巻線ＬＳによって同期整流スイッチング素子Ｑ２のドレンＤには電圧ＶＳ（前述の図５（３）参照）が発生する。
ＶＳ ＝ ＮＳ・Ｖｉｎ／ＮＰ …（５）
【００５０】
この電圧ＶＳで、いち早く、トランジスタＱ３，Ｑ４をオンし、同期整流スイッチング素子Ｑ２のゲート、ソース間電圧ＶＧＳを零にクランプして同期整流スイッチング素子Ｑ２がオンしないように、すなわちオフしたままとなるように、保つ。２次巻線ＬＳのライン１１の電圧が高くなることによって、その電圧はライン２５を介してトランジスタＱ５のベースに与えられ、トランジスタＱ５がオンし、したがってトランジスタＱ５のベースがライン２９の電圧に低下してトランジスタＱ３がオンし、このときトランジスタＱ４のベース電圧は、トランジスタＱ５のオンによって低いので、トランジスタＱ４はオフしている。トランジスタＱ３のオンによって、同期整流スイッチング素子Ｑ２のゲート、ソース間電圧ＶＧＳは、前述のように零となる。
【００５１】
これと同時に、２次巻線ＬＳからライン１１，２５を経て同期整流インダクタンス素子Ｌ１およびダイオードＤ１、さらにライン１２を経て、この閉ループを、電流ＩＬ１が流れる。
ＩＬ１ ＝ （ＶＳ−ＶＦ（Ｄ１））・Ｔｏｎ／Ｌ１ …（６）
【００５２】
ここでＶＦ（Ｄ１）は、ダイオードＤ１の順方向電圧降下であり、Ｌ１は同期整流インダクタンス素子Ｌ１のインダクタンスである。
【００５３】
時刻ｔ２では、主スイッチング素子Ｑ１がターンオフすることによって、２次巻線ＬＳの２次巻線電圧ＶＳ（図５（３）参照）が低下し、これによってトランジスタＱ５が完全にターンオフし、その後、トランジスタＱ３がオフし、トランジスタＱ４がオンするので、同期整流スイッチング素子Ｑ２のゲートＧに高い電圧を有する制御信号が与えられて、同期整流スイッチング素子Ｑ２がオンに駆動される。こうして主スイッチング素子Ｑ１のオフ後、同期整流スイッチング素子Ｑ２がオンになることが確実であり、両スイッチング素子Ｑ１，Ｑ２が同時にオン状態になることはない。
【００５４】
同期整流スイッチング素子Ｑ２が、時刻ｔ２以降、ターンオンされることによって、トランスＴ１に蓄えられた２次巻線ＬＳの電力による２次巻線電流ＩＬＳは、平滑コンデンサＣ１を充電し、負荷に流れて供給される。これと同時に、時刻ｔ２では、主スイッチング素子Ｑ１のオン期間Ｔｏｎ中、同期整流インダクタンス素子Ｌ１に蓄積されたエネルギは、図１の電流ＩＬ１１が転流して流れる閉ループをたどり、減衰してゆく。同期整流インダクタンス素子Ｌ１からの電流ＩＬ１１は、平滑コンデンサＣ１を充電し、ライン２９からオン状態の同期整流スイッチング素子Ｑ２を経て、ライン１１，２５をたどって流れる。
ＩＬ１１ ＝ −（Ｖ０＋ＶＦ（Ｄ１））・Ｔｏｆｆ／Ｌ１ …（７）
【００５５】
この電流ＩＬ１１は、前述のオン期間Ｔｏｎ時に蓄積された電圧時間積Ｓ１１と同一の電圧時間積Ｓ１２に対応して流れ、時刻ｔ３で零に戻る。
【００５６】
さらに注目すべきは、オフ期間Ｔｏｆｆで、同期整流インダクタンス素子Ｌ１に流れる前述の電流ＩＬ１１は、時刻ｔ３で零に戻った後、図３（４）、図６（３）および図７に示されるように、時刻ｔ３以降、マイナス方向に流れる。これによって時刻ｔ３以降、同期整流インダクタンス素子Ｌ１には、逆電圧が発生し、接続点Ａは負電圧となる。この逆電圧の発生する動作は、後述する。接続点Ａ１で同期整流インダクタンス素子Ｌ１による逆電圧の発生を、電圧検出用ダイオードＤ２のオンによって検出し（図４（２）参照）、したがって同期整流スイッチング素子用制御信号発生回路２８では、トランジスタＱ４がターンオフされ、これと同時にトランジスタＱ３がターンオンされる。したがって同期整流スイッチング素子Ｑ２のゲートＧのゲート電荷が急速に放電され、同期整流スイッチング素子Ｑ２がターンオフされる。
【００５７】
直列回路２６の接続点Ａで同期整流インダクタンス素子Ｌ１の働きによって前述の逆電圧が発生する動作を説明する。フライバック形スイッチング電源のトランスＴ１では、主スイッチング素子Ｑ１のオン期間Ｔｏｎにおける２次巻線ＬＳに関する電圧時間積Ｓ１と、主スイッチング素子Ｑ１のオフ期間Ｔｏｆｆの電圧電圧時間積Ｓ２は、原理的に等しい。オン期間Ｔｏｎの電圧時間積Ｓ１は、２次巻線ＬＳの電圧ＶＳとオン期間Ｔｏｎの積（＝ＶＳ×Ｔｏｎ）である。オフ期間Ｔｏｆｆの電圧時間積Ｓ２は、出力電圧Ｖ０とオフ期間Ｔｏｆｆの積（＝Ｖ０×Ｔｏｆｆ）である。この基本原理を、本発明に従う同期整流インダクタンス素子Ｌ１に置換え、主スイッチング素子Ｑ１のオン期間Ｔｏｎで、電圧時間積Ｓ１１（＝２次巻線ＬＳの電圧ＶＳ×Ｔｏｎ）を同期整流インダクタンス素子Ｌ１に蓄積する。オフ期間Ｔｏｆｆで、出力電圧Ｖ０に転流させ、同期整流インダクタンス素子Ｌ１に流れる電流ＩＬ１１が零までオフ期間Ｔｏｆｆ１で減衰し、前述の逆電圧が発生するまでの電圧時間積Ｓ１２とするとき、オン期間Ｔｏｎの電圧時間積Ｓ１１と、オフ期間Ｔｏｆｆ１の電圧時間積Ｓ１２とは、等しい。これらの電圧時間積Ｓ１１，Ｓ１２は、前述のトランスＴ１に関する電圧時間積Ｓ１，Ｓ２とも等しい。
【００５８】
図６（３）に示されるオン期間Ｔｏｎの同期整流インダクタンス素子Ｌ１に流れる電流ＩＬ１は前述の式６のとおり、時間経過に伴って右上がり傾斜であって、これによって同期整流インダクタンス素子Ｌ１が励磁される。
【００５９】
主スイッチング素子Ｑ１のターンオン時刻ｔ１以降、トランスＴ１の２次巻線ＬＳに発生する電圧ＶＳと、そのオン時間Ｔｏｎとに比例して、同期整流インダクタンス素子Ｌ１の電流ＩＬ１が増加して流れる。
【００６０】
主スイッチング素子７の時刻ｔ２〜ｔ６のオフ期間Ｔｏｆｆでは、時刻ｔ２以降、同期整流インダクタンス素子Ｌ１に流れる電流ＩＬ１１は、前述の式７のとおり、右に肩下がりの傾斜を有し、励磁されて蓄積されたエネルギを放出する。
【００６１】
こうして同期整流インダクタンス素子Ｌ１では、前述の式６に示される励磁されたエネルギは、出力電圧Ｖ０で転流し、オフ期間Ｔｏｆｆで時刻ｔ２以降、時間経過に伴って減少する。前述の式６および式７におけるダイオードＤ１の順方向電圧降下ＶＦ（Ｄ１）を除いた電圧時間積は、トランスＴ１のオン期間Ｔｏｎの電圧時間積ＶＳ・Ｔｏｎであり、トランスＴ１のオフ期間Ｔｏｆｆの電圧時間積（＝Ｖ０・Ｔｏｆｆ）と等しい。
ＶＳ・Ｔｏｎ ＝ Ｖ０・Ｔｏｆｆ …（８）
【００６２】
同期整流インダクタンス素子Ｌ１に関してオン期間Ｔｏｎとオフ期間Ｔｏｆｆにおける各電圧時間積は、ダイオードＤ１が理想ダイオードであって、すなわち順方向電圧降下ＶＦ（Ｄ１）が零であると仮定すれば、
（ＶＳ−ＶＦ（Ｄ１））・Ｔｏｎ ＝ （Ｖ０＋ＶＦ（Ｄ１））・Ｔｏｆｆ
…（９）
が成立し、したがってダイオードＤ１が前述のように理想ダイオードであると仮定したとき、ダイオードＤ１に関して＋ＶＦ（Ｄ１）を零としたのと同様な前述の式８が、ダイオードＤ１に関しても成立することになる。
【００６３】
しかし実際には、ダイオードＤ１には、順方向電圧降下ＶＦ（Ｄ１）が存在し、式６では負に、式７では正に、順方向電圧降下ＶＦ（Ｄ１）が作用するので、同期整流インダクタンス素子Ｌ１に関してオン期間Ｔｏｎとオフ期間Ｔｏｆｆとでは、電圧時間積Ｓ１１，Ｓ１２に、わずかな差が生じる。すなわち式６では、電圧−ＶＦ（Ｄ１）の分だけ、電流ＩＬ１の傾斜は緩やかである。これに対して式７では、電圧＋ＶＦ（Ｄ１）だけ、電流ＩＬ１１の傾斜は急勾配となる。したがってダイオードＤ１の順方向電圧降下ＶＦ（Ｄ１）を含めた電圧時間積は、式６に比べて式７の方がわずかに大きくなる。したがって式８のトランスＴ１に関するオフ時間Ｔｏｆｆより短いオフ時間Ｔｏｆｆ１で、同期整流インダクタンス素子Ｌ１の蓄積された励磁エネルギの放出を時刻ｔ３で終了し、その電流ＩＬ１１は、零を経て、逆方向に流れる。
【００６４】
主スイッチング素子Ｑ１のオフ期間Ｔｏｆｆで、時刻ｔ２から同期整流インダクタンス素子Ｌ１が、時刻ｔ２で転流を開始し、その後、蓄積したエネルギの放出を終了して、逆方向へ流れ始める時刻ｔ３までのオフ期間Ｔｏｆｆ１は、
Ｔｏｆｆ１ ＝ （ＶＳ−ＶＦ（Ｄ１））・Ｔｏｎ／（Ｖ０＋ＶＦ（Ｄ１））…（１０）
である。
【００６５】
時刻ｔ３で同期整流インダクタンス素子Ｌ１の電流ＩＬ１１が逆方向に流れると、ダイオードＤ１が遮断し（図４（１）参照）、接続点Ａの電圧ＶＬ１が低下し（図３（２）参照）、これによって電圧検出用ダイオードＤ２がオンし（図４（２）参照）、したがってトランジスタＱ４は遮断し、トランジスタＱ３がオンすることになり、同期整流スイッチング素子Ｑ２がターンオフされる。時刻ｔ３〜ｔ６の期間で、同期整流インダクタンス素子Ｌ１の電流ＩＬ１１への値ΔＩＬ１１（図７参照）は、電圧検出用ダイオードＤ２を経てトランジスタ素子Ｑ３，Ｑ４に流れるベース電流の和にほぼ等しい値であり、たとえば約２０〜３０ｍＡである。
【００６６】
この逆流する電流ΔＩＬ１１は、トランジスタ素子Ｑ３，Ｑ４のベースバイアス分であって、ダイオードＤ１を流れ、同期整流インダクタンス素子Ｌ１を経由して逆流する。逆バイアス源に能力があれば、図７に示されるように電流ＩＬ１１は、時刻ｔ３で零（０Ａ）に到達した後、さらにライン３１で示されるように逆流し続け、時刻ｔ６で主スイッチング素子Ｑ１がオンする時刻ｔ６で上昇に転じてライン３２のように増加していく。実際には、時刻ｔ６よりも先に、電流ＩＬ１１が時間経過に伴って増加し始め、主スイッチング素子Ｑ１がオンする時刻ｔ６で零となり、その時刻ｔ６以降で、トランスＴ１の２次巻線ＬＳとともに同期整流インダクタンス素子Ｌ１に電流ＩＬ１が流れて電力の蓄積が行われる。
【００６７】
時刻ｔ３〜ｔ６における両スイッチング素子Ｑ１，Ｑ２をいずれもオフに保つ時刻ｔ３〜ｔ６を長く設定するには、ダイオードＤ１の順方向電圧降下ＶＦ（Ｄ１）を大きくすればよく、そのためにはたとえばダイオードＤ１を同一方向に複数個、直列接続してもよく、これによって図３（４）および図６（３）の点線３３で示される特性を達成することができる。すなわちデッドアングルである時刻ｔ３〜ｔ６の時間を拡大するには、同期整流インダクタンス素子Ｌ１のオフ時の電圧時間積Ｓ１２の時間ｔ２〜ｔ３を短縮すればよく、そのためには前述のようにダイオードＤ１の順方向電圧降下ＶＦ（Ｄ１）を増やせばよい。
【００６８】
こうして同期整流スイッチング素子Ｑ２のゲート、ソース間電圧ＶＧＳを、時刻ｔ３ａ（図３（５）および図６（４）参照）で、時刻ｔ３よりも、もっと早くオフすることができる。
【００６９】
要約すると、トランスＴ１の２次巻線電流ＩＬＳが零になったことを、同期整流インダクタンス素子Ｌ１で等価的に検出することができる。したがって主スイッチング素子Ｑ１のオフ期間Ｔｏｆｆで時刻ｔ２以降、同期整流インダクタンス素子Ｌ１に流れる電流ＩＬ１１が零になった時刻ｔ３で、同期整流スイッチング素子Ｑ２を、ターンオフさせ、トランスＴ１のエネルギ放出を完了した２次巻線電流ＩＬＳが零となった時点、すなわち図５（５）の点Ｂで、同期整流スイッチング素子Ｑ２をターンオフするのと理論的に同タイミングとなる。主スイッチング素子Ｑ１と同期整流スイッチング素子Ｑ２とは、ターンオンが理論的に重なることはなく、理想的な同期整流スイッチング素子Ｑ２の制御が可能になる。
【００７０】
フライバック形スイッチング電源では、前述の式１と出力電圧Ｖ０とが決定されれば、主スイッチング素子Ｑ１のオフ時間Ｔｏｆｆは、すでに決まっている。トランスＴ１では、式８に関して前述したように、
（ＯＮ時間・ＯＮ電圧） ＝ （ＯＦＦ時間・ＯＦＦ電圧） …（１１）
であるので、出力電圧Ｖ０でオフ期間Ｔｏｆｆが決まる。
【００７１】
同期整流インダクタンス素子Ｌ１のオン期間Ｔｏｎにおける電流ＩＬ１では、前述の式６で示されるように、励磁されたエネルギは、前述の式７で減衰し、電圧（ＶＯ＋ＶＦ（Ｄ１））の分だけ、トランスＴ１のオフ時間Ｔｏｆｆ後縁よりも先に、零（すなわち０Ａ）を通過し、逆電圧が発生する。こうして両主スイッチング素子Ｑ１，Ｑ２が同時にオンすることが回避される。こうして主スイッチング素子Ｑ１のオン／オフ時に発生する電圧時間積Ｓ１，Ｓ２から、主スイッチング素子Ｑ１のターンオフ後縁、すなわち主スイッチング素子Ｑ１のターンオン前縁を、チョークコイルなどの同期整流インダクタンス素子Ｌ１で等価的に検出することができる。これによって主スイッチング素子Ｑ１のオンする時刻ｔ６よりも前ｔ３，ｔ３ａに、同期整流スイッチング素子Ｑ２をターンオフすることは可能になる。しかも本発明では、トランスＴ１に、制御巻線を追加する必要はなく、またパルストランスおよび専用集積回路ＩＣが不要であり、さらに動作周波数が固定／変動いずれにも柔軟に適応することができる。本発明は、前述のフライバックコンバータに限らず、オン／オフの電圧時間積が等価な回路方式に全て、実施することができる。
【００７２】
このように主スイッチング素子Ｑ１のターンオンよりも前に、同期整流スイッチング素子Ｑ２をターンオフさせる動作を実現するには、少なくとも主スイッチング素子Ｑ１のターンオンタイミングを、何らかの手段で予測、把握できていなければ、同期整流スイッチング素子Ｑ２を事前にターンオフすることは不可能である。本発明が属する技術分野の当業者によれば、主スイッチング素子Ｑ１のターンオンの時刻ｔ１から、タイマによって設定された一定時間後に、同期整流スイッチング素子Ｑ２をターンオフする構成を採用することが容易に考えられよう。このような構成によれば、主スイッチング素子Ｑ１のオン／オフの周期が変われば、同期整流スイッチング素子Ｑ２のオン期間Ｔｏｎ２が相対的に短くなるか、または同期整流スイッチング素子Ｑ２のターンオンが主スイッチング素子Ｑ１のターンオンとオーバラップするなどの問題点が生じる。
【００７３】
当業者によれば、パルス幅変調ＴＷＭ制御集積回路ＩＣなどを用いた発振器を用いて三角波によるＰＷＭ変換を行い、主スイッチング素子Ｑ１のターンオンより先に同期整流スイッチング素子Ｑ２をターンオフさせることは原理的に可能であり、このような構成が容易に思いつくであろう。この構成は、同期整流スイッチング素子Ｑ２のオン／オフ制御のための制御信号を２次側へ伝達する絶縁パルストランスなどを必要とする。したがって、汎用性が劣り、しかもコスト低減に劣る。本発明は、このような当業者に容易な構成における前述の問題点を全て解決する。
【００７４】
図８は本発明の実施の他の形態のフォワード形スイッチング電源の具体的な構成を示す電気回路図であり、図９は図８に示されるフォワード形スイッチング電源の全体の構成を示す簡略化したブロック図である。この図８および図９に示されるフォワード形スイッチング電源は、前述の図１〜図７に示されるフライバック形スイッチング電源と類似の構成を有し、対応する部分には同一のまたは類似の参照符を用い、または英文字の添字として付して示すことがある。直流電源６には、トランスＴ１１の１次巻線ＬＰが、ライン７に介在された主スイッチング素子Ｑ１１を介して接続され、主スイッチング制御回路９によって周期的にオン／オフされる。トランスＴ１１の２次巻線ＬＳには並列に、ライン１２，２９に第１同期整流スイッチング素子Ｑ１２が接続される。２次巻線ＬＳと第１同期整流スイッチング素子Ｑ１２との間には、第２同期整流スイッチング素子Ｑ１３が介在される。これらの第１および第２同期整流スイッチング素子Ｑ１２，Ｑ１３は、たとえば金属酸化膜電界効果トランジスタＭＯＳＦＥＴによって実現される。
【００７５】
第１および第２同期整流スイッチング素子Ｑ１２，Ｑ１３の各制御端子であるゲートには、同期整流スイッチング制御回路３４を構成する２つの第１および第２同期整流スイッチング制御回路３５，３６からオン／オフの制御のための制御信号が与えられる。ライン１２には、第１同期整流スイッチング素子Ｑ１２に関して２次巻線ＬＳとは反対側で出力端子１４、したがって負荷との間に直列に、エネルギ蓄積インダクタンス素子Ｌ１０が介在されて接続される。
【００７６】
第１同期整流スイッチング制御回路３５は、直列回路３７と、同期整流用制御回路３８とを有する。直列回路３７は、エネルギ蓄積インダクタンス素子Ｌ１０に並列に接続される。この直列回路３７は、同期整流インダクタンス素子Ｌ１１と、この同期整流インダクタンス素子Ｌ１１に直列に接続されるダイオードＤ１１とを有する。同期整流インダクタンス素子Ｌ１１は、たとえばチョークコイルなどによって実現することができる。
【００７７】
同期整流用制御回路３８は、電圧検出用ダイオードＤ１２と、同期整流スイッチング素子用制御信号発生回路３９とを有する。電圧検出用ダイオードＤ１２のカソードは、同期整流インダクタンス素子Ｌ１１とダイオードＤ１１との接続点Ａに接続される。この電圧検出用ダイオードＤ１２は、ダイオードＤ１１のオフ時に順方向となってオンするように方向性結合される。同期整流スイッチング素子用制御信号発生回路３９は、電圧検出用ダイオードＤ１２のアノードに接続されており、第１同期整流スイッチング素子Ｑ１２の制御端子であるゲートに、オフするための電圧を有する制御信号を与える。同期整流スイッチング素子用制御信号発生回路３９は、前述の図１に示される同期整流スイッチング素子用制御信号発生回路に２８に類似し、トランジスタＱ３〜Ｑ５、抵抗Ｒ３１〜Ｒ５２、コンデンサＣ３１，Ｃ３２を含む。
【００７８】
接続点Ｆは抵抗Ｒ４２を介して、またトランジスタＱ４のコレクタは、接続端子１４に接続される。トランジスタＱ５のベースに接続される抵抗Ｒ５１およびコンデンサＣ５１の並列回路は、接続点Ｊでライン４１を介して、２次巻線ＬＳのライン１２に接続される。
【００７９】
第２同期整流スイッチング素子Ｑ１３のための第２同期整流スイッチング制御回路３６は、そのスイッチング素子Ｑ１３のゲートとライン１２とを接続する抵抗Ｒ１１と、ゲート、ソース間に接続される抵抗Ｒ１２とを有する。
【００８０】
図１０および図１１は、図８および図９に示されるフォワード形スイッチング電源の動作を説明するための波形図である。図１０（１）は主スイッチング素子Ｑ１１のオン／オフのスイッチング状態とともに、ドレンソース間の電圧ＶＤＳを示す。図１０（２）は第２同期整流スイッチング素子Ｑ１３のオン／オフのスイッチング状態を示す図であり、図１０（３）は第１同期整流スイッチング素子Ｑ１２のオン／オフのスイッチング状態を示す図である。図１０（４）はエネルギ蓄積インダクタンス素子Ｌ１０のエネルギ蓄積時の電流ＩＬＳと蓄積したエネルギを放出する負荷電流Ｉｆとを示す図である。図１０（５）は、同期整流インダクタンス素子Ｌ１１への接続点Ａにおける電圧を示す。図１０（６）は、同期整流インダクタンス素子Ｌ１１の両端の電位差ＶＬ１を示す図であり、オン期間の電圧時間積Ｓ１１とオフ期間Ｔｏｆｆ１の電圧時間積Ｓ１２は等しい。図１０（７）は、同期整流インダクタンス素子Ｌ１１に流れる電流ＩＬ１，ＩＬ１１を示す。図１０（８）は第１同期整流スイッチング素子Ｑ１２のオン／オフのスイッチング状態とゲート、ソース間電圧ＶＧＳを示す。図１１（１）は直列回路３７のダイオードＤ１１のオン／オフのスイッチング状態を示す。図１１（２）は電圧検出用ダイオードＤ１２のオン／オフのスイッチング状態を示す。図１１（３）はトランジスタＱ５のオン／オフのスイッチング状態を示し、図１１（４）はトランジスタＱ３のオン／オフのスイッチング状態を示し、図１１（５）はトランジスタＱ５のオン／オフのスイッチング状態を示す。
【００８１】
動作中、主スイッチング素子Ｑ１１の時刻ｔ１１〜ｔ１２におけるオン期間Ｔｏｎでは、第２同期整流スイッチング素子Ｑ１３はオンし（図１０（２）参照）、このとき第１同期整流スイッチング素子Ｑ１２はオフし（図１０（３）参照）、エネルギ蓄積インダクタンス素子Ｌ１０に、トランスＴ１１からの電力が蓄積され、その電圧時間積Ｓ１１は、図１０（６）に前述のように示されている。このオン期間Ｔｏｎで、エネルギ蓄積インダクタンス素子Ｌ１０に電力が蓄積されると同時に、同期整流インダクタンス素子Ｌ１１にも、電流ＩＬ１で示されるように（図１０（７）参照）、ダイオードＤ１１を介して流れる。エネルギ蓄積インダクタンス素子Ｌ１０に供給される電力の電流ＩＬＳは、時間経過に伴って増大する（図１０（４）参照）。
【００８２】
主スイッチング素子Ｑ１１には、時刻ｔ１２〜ｔ１６のオフ期間Ｔｏｆｆで、第２同期整流スイッチング素子Ｑ１３はオフし（図１０（２）参照）、このとき時刻ｔ１２以降、第１同期整流スイッチング素子Ｑ１２はオンし、エネルギ蓄積インダクタンス素子Ｌ１０の負荷電流ＩＦが平滑コンデンサＣ１および負荷に供給され、これと同時に同期整流インダクタンス素子Ｌ１１から蓄積電力が供給され、その電流ＩＬ１１は時間経過に伴って減少する。
【００８３】
主スイッチング素子Ｑ１１のオフ期間Ｔｏｆｆで、同期整流インダクタンス素子Ｌ１１の電流ＩＬ１１は、時刻ｔ１３で零となる。こうして同期整流インダクタンス素子Ｌ１１に流れるオン期間Ｔｏｎとオフ期間Ｔｏｆｆ１（すなわち時刻ｔ１２〜ｔ１３）とにおける各電流ＩＬ１，ＩＬ１１は、次のとおりである。
ＩＬ１ ＝ （ＶＳ−ＶＦ（Ｄ１１）−Ｖ０）・Ｔｏｎ／Ｌ１１ …（１２）
ＩＬ１１ ＝ −（Ｖ０＋ＶＦ（Ｄ１１））・Ｔｏｆｆ１／Ｌ１１ …（１３）
【００８４】
フォワード形スイッチング電源においても、前述のフライバック形スイッチング電源と同様に、同期整流インダクタンス素子Ｌ１１に直列にダイオードＤ１１が接続されることによって、その順方向電圧降下ＶＦ（Ｄ１１）に起因して、主スイッチング素子Ｑ１１がオンする時刻ｔ１６よりも前の時刻ｔ１３で、電流ＩＬ１１が零となって第１同期整流スイッチング素子Ｑ１２がオフする。これによって主スイッチング素子Ｑ１１と第１同期整流主スイッチング素子Ｑ１２とが同時にオンすることが回避される。
【００８５】
直列回路３７のダイオードＤ１１を多段化して複数個、直列接続し、式１２および式１３における合計の順方向電圧降下ＶＦ（Ｄ１１）を増大し、これによって図１０（７）および図１０（８）の点線で示される特性を得て、時刻ｔ１３を、時刻ｔ１３ａに早めることができる。
【００８６】
図１２は本発明の一形態のステップダウン形スイッチング電源の具体的な電気的構成を示す電気回路図であり、図１３は図１２に示されるステップダウン形スイッチング電源の全体の構成を簡略化して示す電気回路図である。図１２および図１３に示されるステップダウン形スイッチング電源は、前述の図１〜図１１に示される実施の各形態に類似し、対応する部分には同一の参照符を付す。直流電源６の一端子が接続されるライン４４には、主スイッチング素子Ｑ２１が接続され、さらにライン４５には出力端子１４が接続されるライン４６との間に、エネルギ蓄積インダクタンス素子Ｌ２０が介在されて接続される。主スイッチング素子Ｑ２１とエネルギ蓄積インダクタンス素子Ｌ２０との間の接続点を構成するライン４５には、直流電源６の他端子と出力端子１３とを接続するライン４７とに、同期整流スイッチング素子Ｑ２２が接続される。主スイッチング素子Ｑ２１および同期整流スイッチング素子Ｑ２２は、金属酸化膜電界効果トランジスタＭＯＳＦＥＴによって実現される。主スイッチング制御回路４８は、ライン４７に接続されるとともに、出力端子１４にライン４９を介して接続され、ゲートに周期的にオン／オフする制御信号を発生して与える。同期整流スイッチング素子Ｑ２２のゲートには、同期整流スイッチング制御回路５１から、制御信号が与えられて、オン／オフ制御される。
【００８７】
同期整流スイッチング制御回路５１は、エネルギ蓄積インダクタンス素子Ｌ２０に並列に、ライン４５，４６に接続される直列回路５２と、同期整流用制御回路５３とを有する。同期整流用制御回路５３は、電圧検出用ダイオードＤ２２と、同期整流スイッチング素子用制御信号発生回路５４とを有する。電圧検出用ダイオードＤ２２のカソードは、同期整流インダクタンス素子Ｌ２１とダイオードＤ２１との接続点Ａに接続される。この電圧検出用ダイオードＤ２２のアノードは、同期整流スイッチング素子用制御信号発生回路５４のベースに抵抗Ｒ４１を介して接続点Ｆに接続される。トランジスタＱ４のコレクタは、抵抗Ｒ４４を介して接続点Ｆに接続されるとともに、ライン５６を介して、出力端子１４のライン４６に接続される。トランジスタＱ５のベースは、抵抗Ｒ５１、コンデンサＣ５１を介して接続点Ｊからライン４５に接続される。
【００８８】
図１４および図１５は、図１２および図１３に示されるステップダウン形スイッチング電源の動作を説明するための波形図である。図１４（１）は同期整流インダクタンス素子Ｌ２１の両端の電位差ＶＬ１を示す。主スイッチング素子Ｑ２１の時刻ｔ２１〜ｔ２２におけるオン期間Ｔｏｎの電圧時間積Ｓ１１は、主スイッチング素子Ｑ２１が時刻ｔ２２〜ｔ２７のオフ期間Ｔｏｆｆで、同期整流スイッチング素子Ｑ２２が時刻ｔ２２からオフするオフ期間Ｔｏｆｆ１の電圧時間積Ｓ１２と等しい。
【００８９】
図１４（２）は、同期整流スイッチング素子Ｑ２２のゲート、ソース間電圧ＶＧＳを示し、図１４（３）はこの同期整流スイッチング素子Ｑ２２のオン／オフのスイッチング状態を示す。図１４（４）は主スイッチング素子Ｑ２１のオン／オフのスイッチング状態を示す。
【００９０】
図１４（５）は、エネルギ蓄積インダクタンス素子Ｌ２０に流れるオン期間Ｔｏｎの電流ＩＬＳと、オフ期間Ｔｏｆｆで流れる負荷電流Ｉｆを示す。エネルギ蓄積インダクタンス素子Ｌ２０は、オン期間Ｔｏｎで電流ＩＬＳの時間経過に伴う増加によって蓄積したエネルギを、オフ期間Ｔｏｆｆで時間経過に伴って負荷電流Ｉｆが経過して放出する。
【００９１】
図１４（６）は、同期整流インダクタンス素子Ｌ２１に流れるオン期間Ｔｏｎの電流ＩＬ１とオフ期間Ｔｏｆｆに流れる電流ＩＬ１１とを示す。同期整流インダクタンス素子Ｌ２１は、時刻ｔ２２以降、電力を放出し、その電流ＩＬ１１は、時刻ｔ２３で逆方向に流れる。
【００９２】
図１５（１）は直列回路５２のダイオードＤ２１のオン／オフのスイッチング状態を示し、図１５（２）は電圧検出用ダイオードＤ２２のオン／オフのスイッチング状態を示す。さらに図１５（３）はトランジスタＱ５のオン／オフのスイッチング状態を示し、図１５（４）はトランジスタＱ３のオン／オフのスイッチング状態を示し、図１５（５）はトランジスタＱ４のオン／オフのスイッチング状態を示す。さらに図１５（６）は同期整流インダクタンス素子Ｌ２１の接続点Ａにおける電圧を示す。同期整流インダクタンス素子Ｌ２１に流れるオフ期間Ｔｏｆｆの電流ＩＬ１１が時刻ｔ２３で零になった後、主スイッチング素子Ｑ２１が再びオンに戻る時刻ｔ２７では、接続点Ａの電圧は、図１５（６）に示されるように出力電圧Ｖ０未満の負電位となり、これによって電圧検出用ダイオードＤ２２は図１５（２）に示されるようにオンし、そのため同期整流スイッチング素子用制御信号発生回路５４は、同期整流スイッチング素子Ｑ２２の制御端子であるゲートに、トランジスタＱ３のオン（図１５（４）参照）、およびトランジスタＱ１４のオフ（図１５（５）参照）によって、その同期整流スイッチング素子Ｑ２２がオフする電圧を有する制御信号を与える（図１４（２）および図１４（３）参照）。
【００９３】
同期整流インダクタンス素子Ｌ２１に、オン期間Ｔｏｎで流れる電流ＩＬ１は、式１４で示され、同期整流スイッチング素子Ｑ２２のオフ期間Ｔｏｆｆ１で時刻ｔ２２以降、流れる電流ＩＬ１１は、式１５で示される。
ＩＬ１ ＝ （Ｖｉｎ−ＶＦ（Ｄ２１）−Ｖ０）・Ｔｏｎ／Ｌ１ …（１４）
ＩＬ１１ ＝ −（Ｖ０＋ＶＦ（Ｄ２１））・Ｔｏｆｆ１／Ｌ１ …（１５）
【００９４】
主スイッチング素子Ｑ２１がオンになる時刻ｔ２６よりも前の時刻ｔ２３で、同期整流スイッチング素子Ｑ２２がオフするので、両スイッチング素子Ｑ２１，２２がいずれもオンになる状態を回避することができる。
【００９５】
時刻ｔ２３〜ｔ２６のデッドタイムを図１４（２）の時刻ｔ２３ａ〜ｔ２６のように大きくするには、直列回路５２に備えられダイオードＤ２１の順方向電圧降下ＶＦ（Ｄ２１）を大きくすればよく、そのためには複数のダイオードＤ２１を多段化して直列接続すればよい。こうして得られる特性は、図１４（６）の点線で示される。その他の構成と動作は、前述の実施の形態と同様である。
【００９６】
図１６は、本発明の実施のさらに他の形態のステップダウン形スイッチング電源の具体的な構成を示す電気回路図である。図１６に示される実施の形態は、前述の図１２〜図１５の実施の形態に類似し、対応する部分には同一の参照符を付す。注目すべきは、この実施の形態では、同期整流用制御回路５３に備えられる同期整流スイッチング素子用制御信号発生回路５４に備えられたトランジスタＱ４のコレクタは、ライン５７を介して直流電源６と主スイッチング素子Ｑ２１との間の瀬印４４に、ライン５７を介して接続される。トランジスタＱ４のコレクタには、電源６の出力電圧が常に印加され、このことは前述の図１２〜図１５の実施の形態において平滑コンデンサＣ１の出力電圧Ｖ０が常に与えられることと等価である。
【００９７】
【発明の効果】
本発明によれば、順方向電圧降下ＶＦ（Ｄ１）が比較的大きいダイオードを用いる代りに、金属酸化膜電界効果トランジスタＭＯＳＦＥＴなどによって実現される導通損失が小さい能動素子である同期整流スイッチング素子Ｑ１，Ｑ１２，Ｑ２２を用い、主スイッチング素子Ｑ１，Ｑ１２，Ｑ２１と同期整流スイッチング素子との両者が同時にオンする状態が発生することを確実に防ぐようにしたので、電力損失の増大を防ぎ、主スイッチング素子および同期整流スイッチング素子、その他の電子回路素子の破壊を防ぐことができ、こうして導通損失が小さいという同期整流効果を上首尾に達成することができる。しかも本発明では、同期整流インダクタンス素子Ｌ１，Ｌ１１，Ｌ２１は、商業的に入手容易なチョークコイルなどの簡単な構成で実現され、本発明の実施が容易であり、汎用性に優れたスイッチング電源が実現される。
【図面の簡単な説明】
【図１】本発明の実施の一形態のフライバック形スイッチング電源の具体的な構成を示す電気回路図である。
【図２】フライバック形スイッチング電源の全体の構成を簡略化して示す電気回路図である。
【図３】主スイッチング素子Ｑ１のオン／オフのスイッチング状態に対応するドレン、ソース間電圧ＶＤＳを示す。
【図４】ダイオードＤ１のスイッチング状態を示す。
【図５】フライバック形スイッチング電源の動作を説明するための波形図であり、
【図６】フライバック形スイッチング電源の動作を説明するための波形図である。
【図７】フライバック形スイッチング電源の動作を説明するための波形図である。
【図８】本発明の実施の他の形態のフォワード形スイッチング電源の具体的な構成を示す電気回路図である。
【図９】フォワード形スイッチング電源の全体の構成を示す簡略化したブロック図である。
【図１０】フォワード形スイッチング電源の動作を説明するための波形図である。
【図１１】フォワード形スイッチング電源の動作を説明するための波形図である。
【図１２】本発明の一形態のステップダウン形スイッチング電源の具体的な電気的構成を示す電気回路図である。
【図１３】ステップダウン形スイッチング電源の全体の構成を簡略化して示す電気回路図である。
【図１４】ステップダウン形スイッチング電源の動作を説明するための波形図である。
【図１５】ステップダウン形スイッチング電源の動作を説明するための波形図である。
【図１６】本発明の実施のさらに他の形態のステップダウン形スイッチング電源の具体的な構成を示す電気回路図である。
【図１７】典型的な先行技術を示す図である。
【符号の説明】
６ 直流電源
９，４８ 主スイッチング制御回路
１５，３４，５１ 同期整流スイッチング制御回路
２６，３７，５２ 直列回路
２７，３８，５３ 同期整流用制御回路
２８，３９，５４ 同期整流スイッチング素子用制御信号発生回路
３５ 第１同期整流スイッチング制御回路
３６ 第２同期整流スイッチング制御回路
【発明の属する技術分野】
本発明は、ＤＣ／ＤＣコンバータなどのスイッチング電源に関する。
【０００２】
【従来の技術】
典型的な先行技術は、図１７に示される。フライバック形スイッチング電源において、交流電源１の出力は、整流ブリッジＤ４１で全波整流され、コンデンサＣ４１で平滑され、直流電圧に変換される。この直流電圧は、主スイッチング素子Ｑ４１でオン／オフされ、トランスＴ４１の１次巻線２に与えられ、２次巻線３には、トランスＴ４１の巻数比に比例した高周波交流電圧が発生する。この２次巻線３の出力を、２次側整流ダイオードＤ４２で整流し、コンデンサＣ４２で平滑し、直流電圧Ｖ０を得る。２次側整流ダイオードＤ４２として、高周波整流ダイオードが使用され、整流電圧が低い仕様には、順方向電圧降下が低いショットキーバリヤダイオード（略称ＳＢＤ）が使用され、導通損失を低減することができる。
【０００３】
このような図１７に示される２次側整流ダイオードＤ４２を用いたスイッチング電源では、そのスイッチング電源が用いられる電子機器の低電圧化と大電流化に伴い、スイッチング電源の全損失に占める２次側整流ダイオードＤ４２の損失は、たとえば４０％以上を占め、したがってスイッチング電源の効率を高めるには、ダイオードＤ４２の低損失化が必須のテーマである。たとえばダイオードＤ４２の順方向電圧降下ＶＦ（Ｄ４２）が０．５５Ｖであって、出力電圧Ｖ０が５．０Ｖである場合、このダイオードＤ４２の順方向電圧降下ＶＦ（Ｄ４２）分だけで、１１％（＝０．５５／５．０）の効率を落としていることになる。このダイオードＤ４２に順方向電流ＩＦが１０Ａ流れる場合、ダイオードＤ４２の導通損失Ｐｄは、５．５Ｗ（＝ＶＦ×ＩＦ＝０．５５Ｖ×１０Ａ）という大きな値になる。２次側整流ダイオードＤ４２の損失は、出力電圧仕様にもよるが、２５〜４５％を占めるに至ることがある。
【０００４】
この問題を解決する先行技術（特許文献１参照）は、図１７のダイオードＤ４２に代えて、主スイッチング素子Ｑ４１として、金属酸化膜電界効果トランジスタ（略称ＭＯＳＦＥＴ）が用いられる。同期整流スイッチング素子Ｑ４２としての金属酸化膜電界効果トランジスタＭＯＳＦＥＴを用いることによって、ＭＯＳＦＥＴの導通損失Ｐｄは、ドレンとソース間のオン抵抗値ＲＤＳが、０．０１Ωであり、ドレン電流ＩＤが１０Ａであるとき、１．０Ｗ（＝ＲＤＳ×ＩＤ２＝０．０１Ω×１０Ａ２）となり、ダイオードＤ４２の導通損失の約５分の１に低損失化される。このような同期整流スイッチング素子を用いて整流する回路は、同期整流回路と呼ばれる。
【０００５】
前述の先行技術においてダイオードＤ４２に代えて同期整流スイッチング素子Ｑ４２としてＭＯＳＦＥＴを用いた構成は、新たな問題点を有する。主スイッチング素子Ｑ４１のオン期間に、トランスＴ４１の１次巻線２にエネルギが蓄積され、その期間では、同期整流スイッチング素子Ｑ４２は完全にオフしていなければならない。もしも、同期整流スイッチング素子Ｑ４２のオンからオフになるタイミングが遅れたり、あるいはオンのままであったりすると、短絡電流が流れ、両スイッチング素子Ｑ４１，Ｑ４２の損失が増大し、破壊に至る。
【０００６】
主スイッチング素子Ｑ４１のオフ期間では、オン時に蓄積されたエネルギは２次巻線３に正電圧として発生し、この主スイッチング素子Ｑ４１のオフ期間では、同期整流スイッチング素子Ｑ４２は完全にオンしていなければならない。もしも、同期整流スイッチング素子Ｑ４２がオフからオンになるタイミングが遅れたり、２次巻線３の２次電流の流れている時間に比べて同期整流スイッチング素子Ｑ４２のオンとなっている導通時間が短ければ、この同期整流スイッチング素子Ｑ４２のＭＯＳＦＥＴに内蔵されているダイオードを、２次電流が通過することによって、損失が増大し、ＭＯＳＦＥＴの前述の導通損失が小さいという同期整流効果が失われる結果になる。
【０００７】
【特許文献１】
特開平５―１３７３２６
【０００８】
【発明が解決しようとする課題】
本発明の目的は、直流電源を周期的にオン／オフする主スイッチング素子と、トランス、コイルなどのインダクタンス成分を有するエネルギ蓄積インダクタンス素子に蓄積された電力を負荷に供給する同期整流スイッチング素子とが、同時にオンになる状態を確実に防ぎ、これによって低損失である同期整流効果を達成し、電子部品の破壊を防ぐようにしたスイッチング電源を提供することである。
【０００９】
【課題を解決するための手段】
本発明は、直流電源に接続される主スイッチング素子Ｑ１，Ｑ１１，Ｑ２１を周期的にオン／オフして断続する電力を、主スイッチング素子のオン期間で、エネルギ蓄積インダクタンス素子Ｔ１，Ｌ１０，Ｌ２０に蓄積し、同期整流スイッチング素子Ｑ２，Ｑ１２，Ｑ２２をオフし、
主スイッチング素子のオフ期間で、同期整流スイッチング素子をオンしてエネルギ蓄積インダクタンス素子の蓄積された電力を負荷に供給するスイッチング電源において、
（ａ）エネルギ蓄積インダクタンス素子に並列に接続される直列回路であって、
同期整流インダクタンス素子Ｌ１，Ｌ１１，Ｌ２１と、
同期整流インダクタンス素子に直列接続され、主スイッチング素子のオン期間でエネルギ蓄積インダクタンス素子とともに同期整流インダクタンス素子に電力を蓄積するように、方向性結合されたダイオードＤ１，Ｄ１１，Ｄ２１とを含む直列回路と、
（ｂ）同期整流インダクタンス素子とダイオードとの接続点Ａの電圧または電流に応答して、主スイッチング素子のオンよりも前に、同期整流スイッチング素子をオフする同期整流用制御回路２７，３８，５３とを含むことを特徴とするスイッチング電源である。
【００１０】
本発明を簡単に述べると、スイッチング電源における２次側整流器またはＤＣ／ＤＣコンバータの転流ダイオードに、同期整流用スイッチング素子、たとえば金属酸化膜電界効果トランジスタＭＯＳＦＥＴなどを使用する同期整流回路において、この同期整流スイッチング素子のターンオン信号が、金属酸化膜電界効果トランジスタＭＯＳＦＥＴなどによって実現される主スイッチング素子のターンオン信号と重ならないように、同期整流スイッチング素子のオン／オフを制御する。エネルギ蓄積インダクタンス素子Ｔ１，Ｌ１０，Ｌ２０が主スイッチング素子のオン期間Ｔｏｎに発生する電圧時間積Ｓ１とオフ期間Ｔｏｆｆの電圧時間積Ｓ２とが等しく（Ｓ１＝Ｓ２）、同期整流インダクタンス素子Ｌ１，Ｌ１１，Ｌ２１がダイオードＤ１，Ｄ１１，Ｄ２１を介して主スイッチング素子のオン期間Ｔｏｎに蓄積する電圧時間積Ｓ１１と、オフ期間Ｔｏｆｆ１でこれを放出する時間積とが等しい（Ｓ１１＝Ｓ１２）という現象を利用し、エネルギ蓄積インダクタンス素子Ｔ１，Ｌ１０，Ｌ２０の蓄積電力の放出完了前に、同期整流インダクタンス素子Ｌ１，Ｌ１１，Ｌ２１の蓄積電力の放出が完了し、この同期整流インダクタンス素子Ｌ１，Ｌ１１，Ｌ２１の蓄積電力の放出完了を検出して、主スイッチング素子の次のターンオン時刻ｔ６，ｔ１６，ｔ２６よりも前ｔ３，ｔ１３，ｔ２３に、同期整流スイッチング素子をターンオフさせることを確実にする。
【００１１】
本発明に従えば、スイッチング電源のＤＣ／ＤＣコンバータに備えられる主スイッチング素子は、周期的にオン／オフして直流電源の電力を断続し、主スイッチング素子のオン期間で、トランスまたはコイルなどのエネルギ蓄積インダクタンスに蓄積し、このとき同期整流スイッチング素子をオフに保ち、主スイッチング素子のオフ期間で、同期整流スイッチング素子をオンしてエネルギ蓄積インダクタンス素子に蓄積されている電力を、負荷に供給する。
【００１２】
エネルギ蓄積インダクタンス素子には並列に、直列回路が接続され、この直列回路は、前記同期整流インダクタンス素子と、ダイオードとを含み、この直列回路における同期整流インダクタンス素子とダイオードとの接続点の電圧または電流を用いて、同期整流用制御回路は、同期整流スイッチング素子を、主スイッチング素子のオンよりも前ｔ３に、オフする。これによって主スイッチング素子がオンとなった時点ｔ６では、同期整流スイッチング素子はオフに保たれており、したがって主スイッチング素子と同期整流スイッチング素子との両者がオンになることを防ぐことができる。
【００１３】
特に本発明では、エネルギ蓄積インダクタンス素子に並列に、直列回路が接続され、したがって主スイッチング素子のオン期間Ｔｏｎで、エネルギ蓄積インダクタンス素子にエネルギが蓄積されると同時に、前記直列回路には、電圧ＶＳが与えられ、したがって同期整流インダクタンス素子には、ダイオードの順方向電圧降下ＶＦ（Ｄ１）だけ低い電圧（−ＶＦ（Ｄ１））が、与えられることになる。主スイッチング素子のオン期間Ｔｏｎにおける同期整流インダクタンス素子の電圧時間積Ｓ１１（＝｛ＶＳ−ＶＦ（Ｄ１）｝・Ｔｏｎ）であり、この電圧時間積は、主スイッチング素子のオフ期間Ｔｏｆｆで、同期整流インダクタンス素子に蓄積された電力が前記ダイオードを経て負荷に供給される電圧時間積Ｓ１２（＝｛Ｖ０＋ＶＦ（Ｄ１）｝・Ｔｏｆｆ１）と等しい。Ｔｏｆｆ１は、主スイッチング素子が遮断した時刻ｔ２から同期整流インダクタンス素子に蓄積された電力の放出を終了する時刻ｔ３までの時間である。
【００１４】
エネルギ蓄積インダクタンス素子の電圧時間積Ｓ１は、主スイッチング素子のオン期間でＶＳ・Ｔｏｎであり、オフ期間でＶ０・Ｔｏｆｆであり、これらのオン期間およびオフ期間での両電圧時間積Ｓ２は、等しい。エネルギ蓄積インダクタンス素子および周期整流インダクタンス素子は、磁気飽和しない範囲で、作用する。
【００１５】
したがって主スイッチング素子のオフ期間で、エネルギ蓄積インダクタンス素子の蓄積された電力が放出を終了する時間Ｔｏｆｆに比べて、同期整流インダクタンス素子の蓄積された電力の放出を終了するまでの時間Ｔｏｆｆ１は短い。すなわち同期整流インダクタンス素子は、ダイオードＤ１，Ｄ１１，Ｄ２１がその同期整流インダクタンス素子Ｌ１，Ｌ１１，Ｌ２１に直列に接続されていることによって、その同期整流インダクタンス素子に蓄積された電力を放出終了する時間Ｔｏｆｆ１が、エネルギ蓄積インダクタンス素子に蓄積された電力を放出終了するまでの時間Ｔｏｆｆに比べて短くなるので、この同期整流インダクタンス素子とダイオードとの接続点Ａの電圧または電流の変化を、同期整流用制御回路２７，３８，５３によって検出し、たとえばその接続点Ａの電圧が零になった時刻ｔ３で、同期整流スイッチング素子Ｑ２，Ｑ１２，Ｑ２２をオンからオフにスイッチング状態を切換える。
【００１６】
主スイッチング素子は、その後、すなわちエネルギ蓄積インダクタンス素子に蓄積された電力が放出終了した後の時刻ｔ６で、再びオンになる。こうして主スイッチング素子が再びオンになる時刻ｔ６では、同期整流スイッチング素子はすでにオフされたままの状態となっている。こうして主スイッチング素子と同期整流スイッチング素子とが同時にオンになることが防がれる。これによって主スイッチング素子と同期整流スイッチング素子とが同時にオンになる現象が発生することによる電力損失の増大および電子回路部品の破壊を防ぐことができ、同期整流スイッチング素子を、たとえばトランジスタなどの能動素子を用いて、導通損失を低下することができるという同期整流効果を上首尾に達成することができる。同期整流インダクタンス素子は、商業的に入手容易なチョークトランスなどを用いて容易に実現することができ、したがってドライブトランス、カレントトランス、トランスドライブ巻線追加などのカスタム部品を使用する必要がなく、本発明の実施が極めて容易である。
【００１７】
また本発明は、直流電源と、
１次巻線と２次巻線とを有するトランスＴ１と、
直流電源とトランスの１次巻線との間に介在される主スイッチング素子Ｑ１と、
主スイッチング素子を、周期的にオン／オフする主スイッチング制御回路と、
２次巻線と負荷との間に介在される同期整流スイッチング素子Ｑ２と、
２次巻線に並列に接続される直列回路であって、
同期整流インダクタンス素子Ｌ１と、
同期整流インダクタンス素子に直列に接続され、主スイッチング素子のオン期間でトランスとともに同期整流インダクタンス素子に電力を蓄積するように方向性結合されたダイオードＤ１とを含む直列回路２６と、
同期整流インダクタンス素子とダイオードとの接続点Ａの電圧または電流に応答して、主スイッチング素子のオンよりも前に、同期整流スイッチング素子をオフする同期整流用制御回路２７とを含むことを特徴とするフライバック形スイッチング電源である。
【００１８】
また本発明は、同期整流スイッチング素子は、制御端子を有し、この制御端子の電圧に依存してオンまたはオフのスイッチング動作をし、
同期整流用制御回路２７は、
同期整流インダクタンス素子とダイオードＤ１との接続点Ａに接続され、前記ダイオードＤ１のオフ時に順方向となってオンするように方向性結合された電圧検出用ダイオードＤ２と、
電圧検出用ダイオードＤ２のオンに応答して、同期整流スイッチング素子の制御端子に、オフするための電圧を有する制御信号を与える同期整流スイッチング素子用制御信号発生回路２８とを含むことを特徴とする。
【００１９】
本発明に従えば、図１〜図７に関連して後述されるように、フライバック形スイッチング電源において、エネルギ蓄積インダクタンス素子としてのトランスＴ１に、主スイッチング素子Ｑ１のオン期間、エネルギである電力が蓄積され、主スイッチング素子の次のオフ期間で、トランスＴ１に蓄積された得エネルギが放出され尽くす。本発明の実施の他の形態では、トランスＴ１に蓄積されたエネルギの全てが放出されないうちに、次のエネルギの蓄積が行われるように構成されてもよい。
【００２０】
トランスの２次巻線には、同期整流インダクタンス素子Ｌ１とダイオードＤ１とを含む直列回路が、並列に接続され、同期整流インダクタンス素子は、トランスと同様に、主スイッチング素子のオン／オフに伴って、電力の蓄積／放出を繰返すが、前記ダイオードＤ１の働きによって、同期整流インダクタンス素子の電力放出完了時刻ｔ３（図３〜図７参照）で同期整流用制御回路は同期整流スイッチング素子Ｑ２をオフし、その後、蓄積された電力の放出が完了して主スイッチング素子が時刻ｔ６でオンになる。これによって同期整流スイッチング素子Ｑ２がオフに保たれている状態で、主スイッチング素子がオンになり、したがってこれらの主スイッチング素子と同期整流スイッチング素子とのいずれもが同時にオンになる状態を回避することが確実である。
【００２１】
本発明に従えば、同期整流スイッチング素子としては、たとえば金属酸化膜電界効果トランジスタＭＯＳＦＥＴなどのスイッチング素子が用いられてもよい。同期整流用制御回路２７は、同期整流インダクタンス素子の蓄積電力の放出完了を検出するために、直列回路２６における同期整流インダクタンス素子Ｑ２とダイオードＤ１との接続点Ａに方向性結合された電圧検出用ダイオードＤ２を有し、この電圧検出用ダイオードＤ２がオンになることによって、同期整流スイッチング素子のゲートまたはベースなどの制御端子に、同期整流スイッチング素子用制御信号発生回路から与える。本発明の実施の他の形態では、同期整流インダクタンス素子に蓄積された電力が放出され尽くす前に、前記接続点の電圧または電流を検出して、同期整流スイッチング素子のオンのための制御信号を発生するように構成してもよい。
【００２２】
また本発明は、直流電源と、
１次巻線と２次巻線とを有するトランスＴ１１と、
直流電源とトランスの１次巻線との間に介在される主スイッチング素子Ｑ１１と、
主スイッチング素子を、周期的にオン／オフする主スイッチング制御回路と、
２次巻線に並列に接続される第１同期整流スイッチング素子Ｑ１２と、
２次巻線と第１同期整流スイッチング素子との間に介在される第２同期整流スイッチング素子Ｑ１３と、
第２同期整流スイッチング素子を、主スイッチング素子のオン期間でオンし、オフ期間でオフする第２同期整流スイッチング素子用制御回路３６と、
第１同期整流スイッチング素子Ｑ１２に関して２次巻線ＬＳとは反対側で負荷との間に直列に接続されるエネルギ蓄積インダクタンス素子Ｌ１０と、
エネルギ蓄積インダクタンス素子に並列に接続される直列回路３７であって、
同期整流インダクタンス素子Ｌ１１と、
同期整流インダクタンス素子に直列に接続され、主スイッチング素子のオン期間でエネルギ蓄積インダクタンス素子とともに電力を蓄積するように、方向性結合されたダイオードＤ１１とを含む直列回路と、
同期整流インダクタンス素子とダイオードとの接続点Ａの電圧または電流に応答して、主スイッチング素子のオンよりも前に、第１同期整流スイッチング素子Ｑ１２をオフする同期整流用制御回路３８とを含むことを特徴とするフォワード形スイッチング電源である。
【００２３】
また本発明は、第１同期整流スイッチング素子Ｑ１２は、制御端子を有し、この制御端子の電圧に依存してオンまたはオフのスイッチング動作をし、
同期整流用制御回路３８は、
同期整流インダクタンス素子Ｌ１１とダイオードＤ１１との接続点Ａに接続され、前記ダイオードのオフ時に順方向となってオンするように方向性結合された電圧検出用ダイオードＤ１２と、
電圧検出用ダイオードＤ１２のオンに応答して、第１同期整流スイッチング素子Ｑ１２の制御端子に、オフするための電圧を有する制御信号を与える同期整流スイッチング素子用制御信号発生回路３９とを含むことを特徴とする。
【００２４】
本発明に従えば、図８〜図１１に関連して後述されるように、フォワード形スイッチング電源において、入力と出力がトランスＴ１１で絶縁され、１次巻線に設けられた主スイッチング素子Ｑ１１のオン期間Ｔｏｎで、２次巻線に並列接続される第１同期整流スイッチング素子Ｑ１２をオフし、かつ２次巻線と第１同期整流スイッチング素子Ｑ１２との間に介在される第２同期整流スイッチング素子Ｑ１３をオンしてエネルギ蓄積インダクタンス素子Ｌ１０に電力を蓄積し、このとき同時に、直列回路の同期整流インダクタンス素子Ｌ１１にも、ダイオードＤ１１を介して電力を蓄積する。
【００２５】
主スイッチング素子Ｑ１１のオフ期間Ｔｏｆｆで、第２同期整流スイッチング素子Ｑ１３を遮断したままに保つ。この主スイッチング素子Ｑ１１のオフ期間で、同期整流インダクタンス素子Ｌ１１の蓄積電力は、ダイオードＤ１１を介して放出されてゆき、その放出完了時刻ｔ１３は、ダイオードＤ１１が介在されることによって、エネルギ蓄積インダクタンス素子Ｌ１０の蓄積電力の放出完了時刻ｔ１６よりも早い。同期整流用制御回路３８は、直列回路の同期整流インダクタンス素子Ｌ１１とダイオードＤ１１との接続点Ａの電圧または電流を検出して、同期整流インダクタンス素子Ｌ１１の蓄積電力の放出完了を時刻ｔ１３で検出し、第１同期整流スイッチング素子Ｑ１２をオフする。エネルギ蓄積インダクタンス素子Ｌ１０の蓄積電力の放出完了後の時刻ｔ１６で、主スイッチング素子が再びオンする。こうして主スイッチング素子と第１同期整流スイッチング素子Ｑ１２とが同時にオンすることが回避される。
【００２６】
フォワード形スイッチング電源の同期整流用制御回路３８では、直列回路の同期整流インダクタンス素子Ｌ１１とダイオードＤ１１との接続点Ａの電圧を検出する電圧検出用ダイオードＤ１２を有し、同期整流インダクタンス素子Ｌ１１の蓄積電力の放出完了時点を検出して同期整流スイッチング素子Ｑ１２の制御端子にオフのための制御信号を同期整流スイッチング素子用制御信号発生回路３９から与える。
【００２７】
また本発明は、直流電源と、
直流電源の一端子に接続される主スイッチング素子Ｑ２１と、
主スイッチング素子を、周期的にオン／オフする主スイッチング制御回路と、主スイッチング素子と負荷との間に接続されるエネルギ蓄積インダクタンス素子Ｌ２０と、
エネルギ蓄積インダクタンス素子に並列に接続される直列回路５２であって、
同期整流インダクタンス素子Ｌ２１と、
同期整流インダクタンス素子に直列に接続され、主スイッチング素子のオン期間でエネルギ蓄積インダクタンス素子とともに電力を蓄積するように、方向性結合されたダイオードＤ２１とを含む直列回路と、
主スイッチング素子とエネルギ蓄積インダクタンス素子との接続点Ａと、直流電源の他端子とに、接続される同期整流スイッチング素子Ｑ２２と、
同期整流インダクタンス素子とダイオードとの接続点Ａの電圧または電流に応答して、主スイッチング素子のオンよりも前に、同期整流スイッチング素子をオフする同期整流用制御回路５３とを含むことを特徴とするステップダウン形スイッチング電源である。
【００２８】
また本発明は、同期整流スイッチング素子Ｑ２２は、制御端子を有し、この制御端子の電圧に依存してオンまたはオフのスイッチング動作をし、
同期整流用制御回路５３は、
同期整流インダクタンス素子Ｌ２１とダイオードＤ２１との接続点に接続され、前記ダイオードのオフ時に順方向となってオンするように方向性結合された電圧検出用ダイオードＤ２２と、
電圧検出用ダイオードＤ２２のオンに応答して、同期整流スイッチング素子の制御端子に、オフするための電圧を有する制御信号を与える同期整流スイッチング素子用制御信号発生回路５４とを含むことを特徴とする。
【００２９】
本発明に従えば、図１２〜図１６に関連して後述されるように、ステップダウン形スイッチング電源において、主スイッチング素子Ｑ２１のオン期間Ｔｏｎでエネルギ蓄積インダクタンス素子Ｌ２１に電力を蓄積し、次のオフ期間Ｔｏｆｆでエネルギ蓄積インダクタンス素子Ｌ２０に蓄積された電力を放出し、その放出を完了し、その後再び主スイッチング素子Ｑ２１がオンになり、動作が繰返される。このオン期間Ｔｏｎでは、同期整流スイッチング素子Ｑ２２はオフしており、オフ期間Ｔｏｆｆでは、同期整流スイッチング素子Ｑ２２はオンし、しかも次に述べるように主スイッチング素子Ｑ２１のオンよりも先にオフに戻る。このエネルギ蓄積インダクタンス素子Ｌ２０に、同期整流インダクタンス素子Ｌ２１とダイオードＤ２１とを含む直列回路５２が、並列に接続され、主スイッチング素子Ｑ２１のオフ期間Ｔｏｆｆで、前述のようにエネルギ蓄積インダクタンス素子Ｌ２０が蓄積電力を放出するとともに、同期整流インダクタンス素子Ｌ２１の蓄積電力がダイオードＤ２１を介して放出され、同期整流インダクタンス素子Ｌ２１には、ダイオードＤ２１が上述のように直列接続されているので、これによって同期整流インダクタンス素子Ｌ２１の蓄積電力の放出完了時刻ｔ２３は、エネルギ蓄積インダクタンス素子Ｌ２０の蓄積電力の放出完了時刻ｔ２６よりも早い。同期整流用制御回路５３は、直列回路の同期整流インダクタンス素子Ｌ２１とダイオードＤ２１との接続点Ａの電圧または電流によって、同期整流インダクタンス素子Ｌ２１の蓄積電力放出完了時刻ｔ２３を検出して同期整流スイッチング素子Ｑ２２をオフする。その後、前述のようにエネルギ蓄積インダクタンス素子Ｌ２０の蓄積電力の放出が時刻ｔ２６で完了して主スイッチング素子Ｑ２１がオンする。したがって主スイッチング素子と同期整流スイッチング素子Ｑ２２との両者が同時にオンすることは回避される。
【００３０】
本発明に従えば、同期整流インダクタンス素子Ｌ２１の蓄積電力の放出完了を検出するために、同期整流用制御回路５３は、直列回路の同期整流インダクタンス素子Ｌ２１とダイオードＤ２１との接続点Ａの電圧を電圧検出用ダイオードＤ２２によって検出し、同期整流インダクタンス素子Ｌ２１の電力放出完了時点で、同期整流スイッチング素子Ｑ２２をオンする制御信号を、同期整流スイッチング素子用制御信号発生回路５４から発生して制御端子に与える。
【００３１】
本発明では、同期整流インダクタンス素子Ｌ１，Ｌ１１，Ｌ２１に蓄積された電力の放出完了時刻ｔ３，ｔ１３，ｔ２３、同期整流スイッチング素子Ｑ２，Ｑ１２，Ｑ２２をオフする構成だけでなく、そのエネルギ蓄積インダクタンス素子Ｌ１，Ｌ１１，Ｌ２１に蓄積された電力の放出完了時刻ｔ６，ｔ１６，ｔ２６よりも前において、前述の接続点の電圧または電流に依存して同期整流スイッチング素子Ｑ２，Ｑ１２，Ｑ２２をオフする構成としてもよい。
【００３２】
本発明は、前述のフライバック形、フォワード形およびステップダウン形の各スイッチング電源に関連して実施されるだけでなく、そのほかの形式、たとえばリンギングチョークＲＣＣ（Ｒｉｎｇ Ｃｈｏｋｅ Ｃｏｎｖｅｒｔｅｒ）形スイッチング電源およびその他の構成に関連しても、実施することができる。
【００３３】
【発明の実施の形態】
図１は本発明の実施の一形態のフライバック形スイッチング電源の具体的な構成を示す電気回路図であり、図２は図１に示されるフライバック形スイッチング電源の全体の構成を簡略化して示す電気回路図である。直流電源６のライン７，８は、主スイッチング素子Ｑ１を介してフライバックトランスＴ１の１次巻線ＬＰに接続される。主スイッチング素子Ｑ１は、主スイッチング制御回路９によって周期的にオン／オフされる。トランスＴ１は、２次巻線ＬＳを有する。このトランスＴ１は、主スイッチング素子Ｑ１のオンによって、電力であるエネルギを蓄積するエネルギ蓄積インダクタンス素子としての働きを果たす。２次巻線ＬＳにはライン１１，１２が接続され、一方のライン１１には同期整流スイッチング素子Ｑ２が接続され、たとえば接地されてもよい一方の出力端子１３に接続される。他方のライン１２は、他方の出力端子１４に接続される。これらの出力端子１３，１４間には、平滑コンデンサＣ１が接続される。
【００３４】
同期整流スイッチング素子Ｑ２は、同期整流スイッチング制御回路１５によってオン／オフして断続制御される。主スイッチング素子Ｑ１および同期整流スイッチング素子Ｑ２は、たとえば金属酸化膜電界効果トランジスタＭＯＳＦＥＴによって実現され、それらの制御端子であるゲートに、主スイッチング制御回路９および同期整流スイッチング制御回路１５から制御信号がそれぞれ与えられる。
【００３５】
図２を参照して、直流電源６は、たとえば商用交流電源などの交流電源１７の交流電力が、整流回路１８によって全波整流され、平滑コンデンサ１９によって平滑され、その直流出力がライン７，８に導出されて構成される。主スイッチング制御回路９には、トランスＴ１に備えられる主スイッチング制御用巻線ＮＢの出力と、電圧誤差検出回路２１からのフォトカプラ２２を介するライン２３の出力が与えられる。
【００３６】
電圧誤差検出回路２１は、出力端子１３，１４間の電圧を検出し、予め定める基準電圧と比較してその誤差を演算して求め、その誤差を表す信号を導出して前述のようにライン２３から主スイッチング制御回路９に与える。主スイッチング制御回路９は、主スイッチング素子Ｑ１のパルス幅変調ＰＷＭが行われているように制御信号を作成し、前記誤差が零となるように、制御信号のデューティ比を負帰還制御する。図１では、図２に示される電圧誤差検出回路２１およびフォトカプラ２２は、図面を簡略化するために省略されている。
【００３７】
同期整流スイッチング制御回路１５は、図１に具体的な構成が示されるように、トランスＴ１の２次巻線ＬＳにライン２５と前述のライン１２とを介して並列に接続される直列回路２６と、同期整流用制御回路２７とを含む。
【００３８】
直列回路２６は、ダイオードＤ１と、チョークコイルなどによって実現される同期整流インダクタンス素子Ｌ１とが、接続点Ａで直列に接続されて構成される。ダイオードＤ１のカソードは、ライン１２に接続され、アノードは同期整流インダクタンス素子Ｌ１の一方の端子に接続される。この同期整流インダクタンス素子Ｌ１の他方の端子は、ライン２５に接続される。同期整流用制御回路２７は、電圧検出用ダイオードＤ２と、同期整流スイッチング素子用制御信号発生回路２８とを含む。電圧検出用ダイオードＤ２のカソードは、接続点Ｆで前記接続点Ａに接続される。同期整流スイッチング素子用制御信号発生回路２８において、電圧検出用ダイオードＤ２のアノードは、接続点Ｆで抵抗Ｒ４１を介してスイッチング素子であるＮＰＮトランジスタ１４のベースに接続される。ダイオードＤ２のアノードは、抵抗Ｒ４２を介してライン１２に接続される。トランジスタＱ４のベース、エミッタ間には抵抗Ｒ４３が接続される。
【００３９】
トランジスタＱ４には、スイッチング素子であるＰＮＰトランジスタＱ３が、同期整流スイッチング素子Ｑ２と一方の出力端子１３との間のライン１９との間に接続される。ダイオードＤ２のアノードはまた、接続点Ｆで抵抗Ｒ３１を介してトランジスタＱ３のベースに接続される。抵抗Ｒ３１には、ベース駆動を高速にするためのスピードアップ用コンデンサＣ３１が接続される。トランジスタＱ３のベース、エミッタ間には、抵抗Ｒ３２が接続される。ライン２５は、接続点Ｊで抵抗Ｒ３１を介してスイッチング素子であるＮＰＮトランジスタＱ５のベースに接続される。抵抗Ｒ５１には、ベース駆動を高速にするためのスピードアップ用コンデンサＣ５１が並列に接続される。このトランジスタＱ５のベースは、ライン２９に接続される。トランジスタＱ５のエミッタは、ライン２９に接続される。トランジスタＱ５のコレクタは、ダイオードＤ２のアノードに接続される。トランジスタＱ３には並列に、抵抗Ｒ３３が接続される。このトランジスタＱ３のエミッタ出力は、制御信号として、同期整流スイッチング素子Ｑ２の制御端子であるゲートＧに与えられる。
【００４０】
図３（１）は主スイッチング素子Ｑ１のオン／オフのスイッチング状態に対応するドレン、ソース間電圧ＶＤＳを示し、後述の図５（１）に示される波形と同一である。図３（２）は、図１の直列回路２６におけるダイオードＤ１のアノードと上記整流インダクタンス素子Ｌ１との接続点Ａの電圧を示す。図３（３）は、同期整流インダクタンス素子Ｌ１の両端の電位差ＶＬ１を示す。図３（４）は同期整流インダクタンス素子Ｌ１に流れる電流ＩＬ１，Ｌ１１を示す。図３（５）は、同期整流スイッチング素子Ｑ２のオン／オフのスイッチング状態に対応するゲート、ソース間電圧ＶＧＳを示す。
【００４１】
図４（１）は、ダイオードＤ１のスイッチング状態を示し、図４（２）は電圧検出用、ダイオードＤ２のスイッチング状態を示し、図４（３）はトランジスタ素子Ｑ５のスイッチング状態を示し、図４（４）はトランジスタＱ３のスイッチング状態を示し、図４（５）はトランジスタＱ４のスイッチング状態を示す。
【００４２】
図５は、図１および図２に示されるフライバック形スイッチング電源の動作を説明するための波形図である。そのうち、図５（１）は主スイッチング素子Ｑ１のオン／オフのスイッチング状態に対応したドレン、ソース間電圧ＶＤＳを示し、図５（２）はその主スイッチング素子Ｑ１のドレン電流ＩＤを示し、このドレン電流ＩＤは、トランスＴ１の１次巻線ＬＰの電流ＩＬＰと等しく、図５（３）はトランスＴ１の２次巻線ＬＳの両端電圧ＶＳを示し、図５（４）はトランスＴ１の２次巻線ＬＳの同期整流スイッチング素子Ｑ２におけるドレンＤと接続されるライン１１の電圧ＶＣを示し、図５（５）は、トランスＴ１の２次巻線ＬＳの電流ＩＬＳを示す。
【００４３】
フライバック形スイッチング電源の基本的な動作を説明する。時刻ｔ１〜ｔ２において主スイッチング素子Ｑ１がオン状態にあるとき、トランスＴ１の１次巻線ＬＰには、電圧Ｖｉｎが印加され、このオン期間Ｔｏｎの時刻ｔ１〜ｔ２では、２次巻線ＬＳに発生する電圧は、同期整流スイッチング素子Ｑ２がオフ状態であるので（図３（５）参照）、またその同期整流スイッチング素子Ｑ２の金属酸化膜電界効果トランジスタＭＯＳＦＥＴの内蔵ダイオードとは逆方向の電圧が２次巻線ＬＳから発生するので、ライン１１，１２には電流は流れない。したがって１次巻線ＬＰに流れる電流ＩＬＰは、時刻ｔ１〜ｔ２のオン間をＴｏｎとし、１次巻線ＬＰのインダクタンスを同一の参照符ＬＰで示すと、
ＩＬＰ ＝ Ｖｉｎ×Ｔｏｎ／ＬＰ …（１）
であり、したがってトランスＴ１には、エネルギである電力Ｅが蓄積される。
Ｅ ＝ １／２・Ｖｉｎ・Ｔｏｎ・（Ｖｉｎ・Ｔｏｎ／ＬＰ）
＝ １／２・ＬＰ・ＩＬＰ２ …（２）
【００４４】
次に主スイッチング素子Ｑ１が時刻ｔ２〜ｔ６でオフ状態のオフ期間Ｔｏｆｆでは、トランスＴ１でフライバック電圧が発生し、２次巻線ＬＳの発生電圧は、反転し、このとき同期整流スイッチング素子Ｑ２は、図３（５）に示されるように時刻ｔ２〜ｔ３で導通し、そのためオン期間ｔ１〜ｔ２で１次巻線ＬＰに蓄積されたエネルギは、２次巻線ＬＳおよび同期整流スイッチング素子Ｑ２を通り、平滑コンデンサＣ１および負荷に放出されて供給される。
【００４５】
トランスＴ１の１次側と２次側とでは、等アンペア・ターンの法則が成立する。１次巻線ＬＰの巻数をＮＰとし、２次巻線ＬＳの巻数をＮＳとする。
ＩＬＳ ＝ ＮＰ・ＩＬＰ／ＮＳ …（３）
【００４６】
したがって主スイッチング素子Ｑ１のターンオフ直前の時刻ｔ２のピーク電流ＩＬＰ１を有する１次電流ＩＬＰ（図５（２）参照）は、巻数比倍されて２次電流ＩＬＳが、ピーク電流ＩＬＳ１として流れ（図５（５）参照）る。その時刻ｔ２以降、零となるまで、２次電流ＩＬＳは減衰波形となる。したがって１次巻線ＬＰで蓄積されたエネルギが２次巻線ＬＳへ全て放出するのは、
０ ＝ ＩＬＳ−（ＶＳ・Ｔｏｆｆ／ＬＳ） …（４）
の関係から、オフ期間Ｔｏｆｆ（すなわち時刻ｔ２〜ｔ６）後に零となり、こうしてトランスＴ１から、蓄積した全エネルギを放出した直後の時刻ｔ６で、主スイッチング素子Ｑ１は、再度ターンオンし、上述の動作サイクルが繰返される。
【００４７】
同期整流スイッチング素子Ｑ２は、主スイッチング素子Ｑ１のオン期間Ｔｏｎ（すなわち時刻ｔ１〜ｔ２）で、ターンオフさせ、非導通とさせなければならず、また主スイッチング素子Ｑ１がオフであるオフ期間Ｔｏｆｆ（時刻ｔ２〜ｔ６）内で、同期整流スイッチング素子Ｑ２をオンして導通状態としなければならない。特に主スイッチング素子Ｑ１がターンオンのオン期間Ｔｏｎで、同期整流スイッチング素子Ｑ２がターンオフであることを保証させるには、主スイッチング素子Ｑ１がターンオンする時刻ｔ６よりも以前の時刻ｔ３に、同期整流スイッチング素子Ｑ２をターンオフさせ、これらの両者Ｑ１，Ｑ２がいずれもオフしている期間、すなわちデットアングルｔ３〜ｔ６を設ける必要がある。本発明では、この同期整流スイッチング素子Ｑ２のターンオフのためのゲートに与える制御信号を、主スイッチング素子Ｑ１のターンオンの時刻ｔ６に先立って発生させることを確実にする。
【００４８】
図６は図１〜図５に示されるフライバック形スイッチング電源の動作を説明するための波形図であり、図７は図６（３）に示される同期整流インダクタンス素子Ｌ１に流れる電流ＩＬ１，ＩＬ１１の時刻ｔ３〜ｔ６の時間経過を拡大して示す波形図である。前述の図６において、図６（１）は主スイッチング素子Ｑ１のオン／オフのスイッチング状態を示す図であり、図６（２）は同期整流インダクタンス素子Ｌ１に流れる電流ＩＬ１，ＩＬ１１を示し、図６（３）はその同期整流インダクタンス素子Ｌ１に流れる電流ＩＬ１，ＩＬ１１の一方出力端子１３の接地電位と比較して示す図であり、図６（４）は同期整流スイッチング素子Ｑ２のゲート、ソース間電圧ＶＧＳを示す図である。
【００４９】
まず主スイッチング素子Ｑ１のオン期間Ｔｏｎの時刻ｔ１以降、２次巻線ＬＳによって同期整流スイッチング素子Ｑ２のドレンＤには電圧ＶＳ（前述の図５（３）参照）が発生する。
ＶＳ ＝ ＮＳ・Ｖｉｎ／ＮＰ …（５）
【００５０】
この電圧ＶＳで、いち早く、トランジスタＱ３，Ｑ４をオンし、同期整流スイッチング素子Ｑ２のゲート、ソース間電圧ＶＧＳを零にクランプして同期整流スイッチング素子Ｑ２がオンしないように、すなわちオフしたままとなるように、保つ。２次巻線ＬＳのライン１１の電圧が高くなることによって、その電圧はライン２５を介してトランジスタＱ５のベースに与えられ、トランジスタＱ５がオンし、したがってトランジスタＱ５のベースがライン２９の電圧に低下してトランジスタＱ３がオンし、このときトランジスタＱ４のベース電圧は、トランジスタＱ５のオンによって低いので、トランジスタＱ４はオフしている。トランジスタＱ３のオンによって、同期整流スイッチング素子Ｑ２のゲート、ソース間電圧ＶＧＳは、前述のように零となる。
【００５１】
これと同時に、２次巻線ＬＳからライン１１，２５を経て同期整流インダクタンス素子Ｌ１およびダイオードＤ１、さらにライン１２を経て、この閉ループを、電流ＩＬ１が流れる。
ＩＬ１ ＝ （ＶＳ−ＶＦ（Ｄ１））・Ｔｏｎ／Ｌ１ …（６）
【００５２】
ここでＶＦ（Ｄ１）は、ダイオードＤ１の順方向電圧降下であり、Ｌ１は同期整流インダクタンス素子Ｌ１のインダクタンスである。
【００５３】
時刻ｔ２では、主スイッチング素子Ｑ１がターンオフすることによって、２次巻線ＬＳの２次巻線電圧ＶＳ（図５（３）参照）が低下し、これによってトランジスタＱ５が完全にターンオフし、その後、トランジスタＱ３がオフし、トランジスタＱ４がオンするので、同期整流スイッチング素子Ｑ２のゲートＧに高い電圧を有する制御信号が与えられて、同期整流スイッチング素子Ｑ２がオンに駆動される。こうして主スイッチング素子Ｑ１のオフ後、同期整流スイッチング素子Ｑ２がオンになることが確実であり、両スイッチング素子Ｑ１，Ｑ２が同時にオン状態になることはない。
【００５４】
同期整流スイッチング素子Ｑ２が、時刻ｔ２以降、ターンオンされることによって、トランスＴ１に蓄えられた２次巻線ＬＳの電力による２次巻線電流ＩＬＳは、平滑コンデンサＣ１を充電し、負荷に流れて供給される。これと同時に、時刻ｔ２では、主スイッチング素子Ｑ１のオン期間Ｔｏｎ中、同期整流インダクタンス素子Ｌ１に蓄積されたエネルギは、図１の電流ＩＬ１１が転流して流れる閉ループをたどり、減衰してゆく。同期整流インダクタンス素子Ｌ１からの電流ＩＬ１１は、平滑コンデンサＣ１を充電し、ライン２９からオン状態の同期整流スイッチング素子Ｑ２を経て、ライン１１，２５をたどって流れる。
ＩＬ１１ ＝ −（Ｖ０＋ＶＦ（Ｄ１））・Ｔｏｆｆ／Ｌ１ …（７）
【００５５】
この電流ＩＬ１１は、前述のオン期間Ｔｏｎ時に蓄積された電圧時間積Ｓ１１と同一の電圧時間積Ｓ１２に対応して流れ、時刻ｔ３で零に戻る。
【００５６】
さらに注目すべきは、オフ期間Ｔｏｆｆで、同期整流インダクタンス素子Ｌ１に流れる前述の電流ＩＬ１１は、時刻ｔ３で零に戻った後、図３（４）、図６（３）および図７に示されるように、時刻ｔ３以降、マイナス方向に流れる。これによって時刻ｔ３以降、同期整流インダクタンス素子Ｌ１には、逆電圧が発生し、接続点Ａは負電圧となる。この逆電圧の発生する動作は、後述する。接続点Ａ１で同期整流インダクタンス素子Ｌ１による逆電圧の発生を、電圧検出用ダイオードＤ２のオンによって検出し（図４（２）参照）、したがって同期整流スイッチング素子用制御信号発生回路２８では、トランジスタＱ４がターンオフされ、これと同時にトランジスタＱ３がターンオンされる。したがって同期整流スイッチング素子Ｑ２のゲートＧのゲート電荷が急速に放電され、同期整流スイッチング素子Ｑ２がターンオフされる。
【００５７】
直列回路２６の接続点Ａで同期整流インダクタンス素子Ｌ１の働きによって前述の逆電圧が発生する動作を説明する。フライバック形スイッチング電源のトランスＴ１では、主スイッチング素子Ｑ１のオン期間Ｔｏｎにおける２次巻線ＬＳに関する電圧時間積Ｓ１と、主スイッチング素子Ｑ１のオフ期間Ｔｏｆｆの電圧電圧時間積Ｓ２は、原理的に等しい。オン期間Ｔｏｎの電圧時間積Ｓ１は、２次巻線ＬＳの電圧ＶＳとオン期間Ｔｏｎの積（＝ＶＳ×Ｔｏｎ）である。オフ期間Ｔｏｆｆの電圧時間積Ｓ２は、出力電圧Ｖ０とオフ期間Ｔｏｆｆの積（＝Ｖ０×Ｔｏｆｆ）である。この基本原理を、本発明に従う同期整流インダクタンス素子Ｌ１に置換え、主スイッチング素子Ｑ１のオン期間Ｔｏｎで、電圧時間積Ｓ１１（＝２次巻線ＬＳの電圧ＶＳ×Ｔｏｎ）を同期整流インダクタンス素子Ｌ１に蓄積する。オフ期間Ｔｏｆｆで、出力電圧Ｖ０に転流させ、同期整流インダクタンス素子Ｌ１に流れる電流ＩＬ１１が零までオフ期間Ｔｏｆｆ１で減衰し、前述の逆電圧が発生するまでの電圧時間積Ｓ１２とするとき、オン期間Ｔｏｎの電圧時間積Ｓ１１と、オフ期間Ｔｏｆｆ１の電圧時間積Ｓ１２とは、等しい。これらの電圧時間積Ｓ１１，Ｓ１２は、前述のトランスＴ１に関する電圧時間積Ｓ１，Ｓ２とも等しい。
【００５８】
図６（３）に示されるオン期間Ｔｏｎの同期整流インダクタンス素子Ｌ１に流れる電流ＩＬ１は前述の式６のとおり、時間経過に伴って右上がり傾斜であって、これによって同期整流インダクタンス素子Ｌ１が励磁される。
【００５９】
主スイッチング素子Ｑ１のターンオン時刻ｔ１以降、トランスＴ１の２次巻線ＬＳに発生する電圧ＶＳと、そのオン時間Ｔｏｎとに比例して、同期整流インダクタンス素子Ｌ１の電流ＩＬ１が増加して流れる。
【００６０】
主スイッチング素子７の時刻ｔ２〜ｔ６のオフ期間Ｔｏｆｆでは、時刻ｔ２以降、同期整流インダクタンス素子Ｌ１に流れる電流ＩＬ１１は、前述の式７のとおり、右に肩下がりの傾斜を有し、励磁されて蓄積されたエネルギを放出する。
【００６１】
こうして同期整流インダクタンス素子Ｌ１では、前述の式６に示される励磁されたエネルギは、出力電圧Ｖ０で転流し、オフ期間Ｔｏｆｆで時刻ｔ２以降、時間経過に伴って減少する。前述の式６および式７におけるダイオードＤ１の順方向電圧降下ＶＦ（Ｄ１）を除いた電圧時間積は、トランスＴ１のオン期間Ｔｏｎの電圧時間積ＶＳ・Ｔｏｎであり、トランスＴ１のオフ期間Ｔｏｆｆの電圧時間積（＝Ｖ０・Ｔｏｆｆ）と等しい。
ＶＳ・Ｔｏｎ ＝ Ｖ０・Ｔｏｆｆ …（８）
【００６２】
同期整流インダクタンス素子Ｌ１に関してオン期間Ｔｏｎとオフ期間Ｔｏｆｆにおける各電圧時間積は、ダイオードＤ１が理想ダイオードであって、すなわち順方向電圧降下ＶＦ（Ｄ１）が零であると仮定すれば、
（ＶＳ−ＶＦ（Ｄ１））・Ｔｏｎ ＝ （Ｖ０＋ＶＦ（Ｄ１））・Ｔｏｆｆ
…（９）
が成立し、したがってダイオードＤ１が前述のように理想ダイオードであると仮定したとき、ダイオードＤ１に関して＋ＶＦ（Ｄ１）を零としたのと同様な前述の式８が、ダイオードＤ１に関しても成立することになる。
【００６３】
しかし実際には、ダイオードＤ１には、順方向電圧降下ＶＦ（Ｄ１）が存在し、式６では負に、式７では正に、順方向電圧降下ＶＦ（Ｄ１）が作用するので、同期整流インダクタンス素子Ｌ１に関してオン期間Ｔｏｎとオフ期間Ｔｏｆｆとでは、電圧時間積Ｓ１１，Ｓ１２に、わずかな差が生じる。すなわち式６では、電圧−ＶＦ（Ｄ１）の分だけ、電流ＩＬ１の傾斜は緩やかである。これに対して式７では、電圧＋ＶＦ（Ｄ１）だけ、電流ＩＬ１１の傾斜は急勾配となる。したがってダイオードＤ１の順方向電圧降下ＶＦ（Ｄ１）を含めた電圧時間積は、式６に比べて式７の方がわずかに大きくなる。したがって式８のトランスＴ１に関するオフ時間Ｔｏｆｆより短いオフ時間Ｔｏｆｆ１で、同期整流インダクタンス素子Ｌ１の蓄積された励磁エネルギの放出を時刻ｔ３で終了し、その電流ＩＬ１１は、零を経て、逆方向に流れる。
【００６４】
主スイッチング素子Ｑ１のオフ期間Ｔｏｆｆで、時刻ｔ２から同期整流インダクタンス素子Ｌ１が、時刻ｔ２で転流を開始し、その後、蓄積したエネルギの放出を終了して、逆方向へ流れ始める時刻ｔ３までのオフ期間Ｔｏｆｆ１は、
Ｔｏｆｆ１ ＝ （ＶＳ−ＶＦ（Ｄ１））・Ｔｏｎ／（Ｖ０＋ＶＦ（Ｄ１））…（１０）
である。
【００６５】
時刻ｔ３で同期整流インダクタンス素子Ｌ１の電流ＩＬ１１が逆方向に流れると、ダイオードＤ１が遮断し（図４（１）参照）、接続点Ａの電圧ＶＬ１が低下し（図３（２）参照）、これによって電圧検出用ダイオードＤ２がオンし（図４（２）参照）、したがってトランジスタＱ４は遮断し、トランジスタＱ３がオンすることになり、同期整流スイッチング素子Ｑ２がターンオフされる。時刻ｔ３〜ｔ６の期間で、同期整流インダクタンス素子Ｌ１の電流ＩＬ１１への値ΔＩＬ１１（図７参照）は、電圧検出用ダイオードＤ２を経てトランジスタ素子Ｑ３，Ｑ４に流れるベース電流の和にほぼ等しい値であり、たとえば約２０〜３０ｍＡである。
【００６６】
この逆流する電流ΔＩＬ１１は、トランジスタ素子Ｑ３，Ｑ４のベースバイアス分であって、ダイオードＤ１を流れ、同期整流インダクタンス素子Ｌ１を経由して逆流する。逆バイアス源に能力があれば、図７に示されるように電流ＩＬ１１は、時刻ｔ３で零（０Ａ）に到達した後、さらにライン３１で示されるように逆流し続け、時刻ｔ６で主スイッチング素子Ｑ１がオンする時刻ｔ６で上昇に転じてライン３２のように増加していく。実際には、時刻ｔ６よりも先に、電流ＩＬ１１が時間経過に伴って増加し始め、主スイッチング素子Ｑ１がオンする時刻ｔ６で零となり、その時刻ｔ６以降で、トランスＴ１の２次巻線ＬＳとともに同期整流インダクタンス素子Ｌ１に電流ＩＬ１が流れて電力の蓄積が行われる。
【００６７】
時刻ｔ３〜ｔ６における両スイッチング素子Ｑ１，Ｑ２をいずれもオフに保つ時刻ｔ３〜ｔ６を長く設定するには、ダイオードＤ１の順方向電圧降下ＶＦ（Ｄ１）を大きくすればよく、そのためにはたとえばダイオードＤ１を同一方向に複数個、直列接続してもよく、これによって図３（４）および図６（３）の点線３３で示される特性を達成することができる。すなわちデッドアングルである時刻ｔ３〜ｔ６の時間を拡大するには、同期整流インダクタンス素子Ｌ１のオフ時の電圧時間積Ｓ１２の時間ｔ２〜ｔ３を短縮すればよく、そのためには前述のようにダイオードＤ１の順方向電圧降下ＶＦ（Ｄ１）を増やせばよい。
【００６８】
こうして同期整流スイッチング素子Ｑ２のゲート、ソース間電圧ＶＧＳを、時刻ｔ３ａ（図３（５）および図６（４）参照）で、時刻ｔ３よりも、もっと早くオフすることができる。
【００６９】
要約すると、トランスＴ１の２次巻線電流ＩＬＳが零になったことを、同期整流インダクタンス素子Ｌ１で等価的に検出することができる。したがって主スイッチング素子Ｑ１のオフ期間Ｔｏｆｆで時刻ｔ２以降、同期整流インダクタンス素子Ｌ１に流れる電流ＩＬ１１が零になった時刻ｔ３で、同期整流スイッチング素子Ｑ２を、ターンオフさせ、トランスＴ１のエネルギ放出を完了した２次巻線電流ＩＬＳが零となった時点、すなわち図５（５）の点Ｂで、同期整流スイッチング素子Ｑ２をターンオフするのと理論的に同タイミングとなる。主スイッチング素子Ｑ１と同期整流スイッチング素子Ｑ２とは、ターンオンが理論的に重なることはなく、理想的な同期整流スイッチング素子Ｑ２の制御が可能になる。
【００７０】
フライバック形スイッチング電源では、前述の式１と出力電圧Ｖ０とが決定されれば、主スイッチング素子Ｑ１のオフ時間Ｔｏｆｆは、すでに決まっている。トランスＴ１では、式８に関して前述したように、
（ＯＮ時間・ＯＮ電圧） ＝ （ＯＦＦ時間・ＯＦＦ電圧） …（１１）
であるので、出力電圧Ｖ０でオフ期間Ｔｏｆｆが決まる。
【００７１】
同期整流インダクタンス素子Ｌ１のオン期間Ｔｏｎにおける電流ＩＬ１では、前述の式６で示されるように、励磁されたエネルギは、前述の式７で減衰し、電圧（ＶＯ＋ＶＦ（Ｄ１））の分だけ、トランスＴ１のオフ時間Ｔｏｆｆ後縁よりも先に、零（すなわち０Ａ）を通過し、逆電圧が発生する。こうして両主スイッチング素子Ｑ１，Ｑ２が同時にオンすることが回避される。こうして主スイッチング素子Ｑ１のオン／オフ時に発生する電圧時間積Ｓ１，Ｓ２から、主スイッチング素子Ｑ１のターンオフ後縁、すなわち主スイッチング素子Ｑ１のターンオン前縁を、チョークコイルなどの同期整流インダクタンス素子Ｌ１で等価的に検出することができる。これによって主スイッチング素子Ｑ１のオンする時刻ｔ６よりも前ｔ３，ｔ３ａに、同期整流スイッチング素子Ｑ２をターンオフすることは可能になる。しかも本発明では、トランスＴ１に、制御巻線を追加する必要はなく、またパルストランスおよび専用集積回路ＩＣが不要であり、さらに動作周波数が固定／変動いずれにも柔軟に適応することができる。本発明は、前述のフライバックコンバータに限らず、オン／オフの電圧時間積が等価な回路方式に全て、実施することができる。
【００７２】
このように主スイッチング素子Ｑ１のターンオンよりも前に、同期整流スイッチング素子Ｑ２をターンオフさせる動作を実現するには、少なくとも主スイッチング素子Ｑ１のターンオンタイミングを、何らかの手段で予測、把握できていなければ、同期整流スイッチング素子Ｑ２を事前にターンオフすることは不可能である。本発明が属する技術分野の当業者によれば、主スイッチング素子Ｑ１のターンオンの時刻ｔ１から、タイマによって設定された一定時間後に、同期整流スイッチング素子Ｑ２をターンオフする構成を採用することが容易に考えられよう。このような構成によれば、主スイッチング素子Ｑ１のオン／オフの周期が変われば、同期整流スイッチング素子Ｑ２のオン期間Ｔｏｎ２が相対的に短くなるか、または同期整流スイッチング素子Ｑ２のターンオンが主スイッチング素子Ｑ１のターンオンとオーバラップするなどの問題点が生じる。
【００７３】
当業者によれば、パルス幅変調ＴＷＭ制御集積回路ＩＣなどを用いた発振器を用いて三角波によるＰＷＭ変換を行い、主スイッチング素子Ｑ１のターンオンより先に同期整流スイッチング素子Ｑ２をターンオフさせることは原理的に可能であり、このような構成が容易に思いつくであろう。この構成は、同期整流スイッチング素子Ｑ２のオン／オフ制御のための制御信号を２次側へ伝達する絶縁パルストランスなどを必要とする。したがって、汎用性が劣り、しかもコスト低減に劣る。本発明は、このような当業者に容易な構成における前述の問題点を全て解決する。
【００７４】
図８は本発明の実施の他の形態のフォワード形スイッチング電源の具体的な構成を示す電気回路図であり、図９は図８に示されるフォワード形スイッチング電源の全体の構成を示す簡略化したブロック図である。この図８および図９に示されるフォワード形スイッチング電源は、前述の図１〜図７に示されるフライバック形スイッチング電源と類似の構成を有し、対応する部分には同一のまたは類似の参照符を用い、または英文字の添字として付して示すことがある。直流電源６には、トランスＴ１１の１次巻線ＬＰが、ライン７に介在された主スイッチング素子Ｑ１１を介して接続され、主スイッチング制御回路９によって周期的にオン／オフされる。トランスＴ１１の２次巻線ＬＳには並列に、ライン１２，２９に第１同期整流スイッチング素子Ｑ１２が接続される。２次巻線ＬＳと第１同期整流スイッチング素子Ｑ１２との間には、第２同期整流スイッチング素子Ｑ１３が介在される。これらの第１および第２同期整流スイッチング素子Ｑ１２，Ｑ１３は、たとえば金属酸化膜電界効果トランジスタＭＯＳＦＥＴによって実現される。
【００７５】
第１および第２同期整流スイッチング素子Ｑ１２，Ｑ１３の各制御端子であるゲートには、同期整流スイッチング制御回路３４を構成する２つの第１および第２同期整流スイッチング制御回路３５，３６からオン／オフの制御のための制御信号が与えられる。ライン１２には、第１同期整流スイッチング素子Ｑ１２に関して２次巻線ＬＳとは反対側で出力端子１４、したがって負荷との間に直列に、エネルギ蓄積インダクタンス素子Ｌ１０が介在されて接続される。
【００７６】
第１同期整流スイッチング制御回路３５は、直列回路３７と、同期整流用制御回路３８とを有する。直列回路３７は、エネルギ蓄積インダクタンス素子Ｌ１０に並列に接続される。この直列回路３７は、同期整流インダクタンス素子Ｌ１１と、この同期整流インダクタンス素子Ｌ１１に直列に接続されるダイオードＤ１１とを有する。同期整流インダクタンス素子Ｌ１１は、たとえばチョークコイルなどによって実現することができる。
【００７７】
同期整流用制御回路３８は、電圧検出用ダイオードＤ１２と、同期整流スイッチング素子用制御信号発生回路３９とを有する。電圧検出用ダイオードＤ１２のカソードは、同期整流インダクタンス素子Ｌ１１とダイオードＤ１１との接続点Ａに接続される。この電圧検出用ダイオードＤ１２は、ダイオードＤ１１のオフ時に順方向となってオンするように方向性結合される。同期整流スイッチング素子用制御信号発生回路３９は、電圧検出用ダイオードＤ１２のアノードに接続されており、第１同期整流スイッチング素子Ｑ１２の制御端子であるゲートに、オフするための電圧を有する制御信号を与える。同期整流スイッチング素子用制御信号発生回路３９は、前述の図１に示される同期整流スイッチング素子用制御信号発生回路に２８に類似し、トランジスタＱ３〜Ｑ５、抵抗Ｒ３１〜Ｒ５２、コンデンサＣ３１，Ｃ３２を含む。
【００７８】
接続点Ｆは抵抗Ｒ４２を介して、またトランジスタＱ４のコレクタは、接続端子１４に接続される。トランジスタＱ５のベースに接続される抵抗Ｒ５１およびコンデンサＣ５１の並列回路は、接続点Ｊでライン４１を介して、２次巻線ＬＳのライン１２に接続される。
【００７９】
第２同期整流スイッチング素子Ｑ１３のための第２同期整流スイッチング制御回路３６は、そのスイッチング素子Ｑ１３のゲートとライン１２とを接続する抵抗Ｒ１１と、ゲート、ソース間に接続される抵抗Ｒ１２とを有する。
【００８０】
図１０および図１１は、図８および図９に示されるフォワード形スイッチング電源の動作を説明するための波形図である。図１０（１）は主スイッチング素子Ｑ１１のオン／オフのスイッチング状態とともに、ドレンソース間の電圧ＶＤＳを示す。図１０（２）は第２同期整流スイッチング素子Ｑ１３のオン／オフのスイッチング状態を示す図であり、図１０（３）は第１同期整流スイッチング素子Ｑ１２のオン／オフのスイッチング状態を示す図である。図１０（４）はエネルギ蓄積インダクタンス素子Ｌ１０のエネルギ蓄積時の電流ＩＬＳと蓄積したエネルギを放出する負荷電流Ｉｆとを示す図である。図１０（５）は、同期整流インダクタンス素子Ｌ１１への接続点Ａにおける電圧を示す。図１０（６）は、同期整流インダクタンス素子Ｌ１１の両端の電位差ＶＬ１を示す図であり、オン期間の電圧時間積Ｓ１１とオフ期間Ｔｏｆｆ１の電圧時間積Ｓ１２は等しい。図１０（７）は、同期整流インダクタンス素子Ｌ１１に流れる電流ＩＬ１，ＩＬ１１を示す。図１０（８）は第１同期整流スイッチング素子Ｑ１２のオン／オフのスイッチング状態とゲート、ソース間電圧ＶＧＳを示す。図１１（１）は直列回路３７のダイオードＤ１１のオン／オフのスイッチング状態を示す。図１１（２）は電圧検出用ダイオードＤ１２のオン／オフのスイッチング状態を示す。図１１（３）はトランジスタＱ５のオン／オフのスイッチング状態を示し、図１１（４）はトランジスタＱ３のオン／オフのスイッチング状態を示し、図１１（５）はトランジスタＱ５のオン／オフのスイッチング状態を示す。
【００８１】
動作中、主スイッチング素子Ｑ１１の時刻ｔ１１〜ｔ１２におけるオン期間Ｔｏｎでは、第２同期整流スイッチング素子Ｑ１３はオンし（図１０（２）参照）、このとき第１同期整流スイッチング素子Ｑ１２はオフし（図１０（３）参照）、エネルギ蓄積インダクタンス素子Ｌ１０に、トランスＴ１１からの電力が蓄積され、その電圧時間積Ｓ１１は、図１０（６）に前述のように示されている。このオン期間Ｔｏｎで、エネルギ蓄積インダクタンス素子Ｌ１０に電力が蓄積されると同時に、同期整流インダクタンス素子Ｌ１１にも、電流ＩＬ１で示されるように（図１０（７）参照）、ダイオードＤ１１を介して流れる。エネルギ蓄積インダクタンス素子Ｌ１０に供給される電力の電流ＩＬＳは、時間経過に伴って増大する（図１０（４）参照）。
【００８２】
主スイッチング素子Ｑ１１には、時刻ｔ１２〜ｔ１６のオフ期間Ｔｏｆｆで、第２同期整流スイッチング素子Ｑ１３はオフし（図１０（２）参照）、このとき時刻ｔ１２以降、第１同期整流スイッチング素子Ｑ１２はオンし、エネルギ蓄積インダクタンス素子Ｌ１０の負荷電流ＩＦが平滑コンデンサＣ１および負荷に供給され、これと同時に同期整流インダクタンス素子Ｌ１１から蓄積電力が供給され、その電流ＩＬ１１は時間経過に伴って減少する。
【００８３】
主スイッチング素子Ｑ１１のオフ期間Ｔｏｆｆで、同期整流インダクタンス素子Ｌ１１の電流ＩＬ１１は、時刻ｔ１３で零となる。こうして同期整流インダクタンス素子Ｌ１１に流れるオン期間Ｔｏｎとオフ期間Ｔｏｆｆ１（すなわち時刻ｔ１２〜ｔ１３）とにおける各電流ＩＬ１，ＩＬ１１は、次のとおりである。
ＩＬ１ ＝ （ＶＳ−ＶＦ（Ｄ１１）−Ｖ０）・Ｔｏｎ／Ｌ１１ …（１２）
ＩＬ１１ ＝ −（Ｖ０＋ＶＦ（Ｄ１１））・Ｔｏｆｆ１／Ｌ１１ …（１３）
【００８４】
フォワード形スイッチング電源においても、前述のフライバック形スイッチング電源と同様に、同期整流インダクタンス素子Ｌ１１に直列にダイオードＤ１１が接続されることによって、その順方向電圧降下ＶＦ（Ｄ１１）に起因して、主スイッチング素子Ｑ１１がオンする時刻ｔ１６よりも前の時刻ｔ１３で、電流ＩＬ１１が零となって第１同期整流スイッチング素子Ｑ１２がオフする。これによって主スイッチング素子Ｑ１１と第１同期整流主スイッチング素子Ｑ１２とが同時にオンすることが回避される。
【００８５】
直列回路３７のダイオードＤ１１を多段化して複数個、直列接続し、式１２および式１３における合計の順方向電圧降下ＶＦ（Ｄ１１）を増大し、これによって図１０（７）および図１０（８）の点線で示される特性を得て、時刻ｔ１３を、時刻ｔ１３ａに早めることができる。
【００８６】
図１２は本発明の一形態のステップダウン形スイッチング電源の具体的な電気的構成を示す電気回路図であり、図１３は図１２に示されるステップダウン形スイッチング電源の全体の構成を簡略化して示す電気回路図である。図１２および図１３に示されるステップダウン形スイッチング電源は、前述の図１〜図１１に示される実施の各形態に類似し、対応する部分には同一の参照符を付す。直流電源６の一端子が接続されるライン４４には、主スイッチング素子Ｑ２１が接続され、さらにライン４５には出力端子１４が接続されるライン４６との間に、エネルギ蓄積インダクタンス素子Ｌ２０が介在されて接続される。主スイッチング素子Ｑ２１とエネルギ蓄積インダクタンス素子Ｌ２０との間の接続点を構成するライン４５には、直流電源６の他端子と出力端子１３とを接続するライン４７とに、同期整流スイッチング素子Ｑ２２が接続される。主スイッチング素子Ｑ２１および同期整流スイッチング素子Ｑ２２は、金属酸化膜電界効果トランジスタＭＯＳＦＥＴによって実現される。主スイッチング制御回路４８は、ライン４７に接続されるとともに、出力端子１４にライン４９を介して接続され、ゲートに周期的にオン／オフする制御信号を発生して与える。同期整流スイッチング素子Ｑ２２のゲートには、同期整流スイッチング制御回路５１から、制御信号が与えられて、オン／オフ制御される。
【００８７】
同期整流スイッチング制御回路５１は、エネルギ蓄積インダクタンス素子Ｌ２０に並列に、ライン４５，４６に接続される直列回路５２と、同期整流用制御回路５３とを有する。同期整流用制御回路５３は、電圧検出用ダイオードＤ２２と、同期整流スイッチング素子用制御信号発生回路５４とを有する。電圧検出用ダイオードＤ２２のカソードは、同期整流インダクタンス素子Ｌ２１とダイオードＤ２１との接続点Ａに接続される。この電圧検出用ダイオードＤ２２のアノードは、同期整流スイッチング素子用制御信号発生回路５４のベースに抵抗Ｒ４１を介して接続点Ｆに接続される。トランジスタＱ４のコレクタは、抵抗Ｒ４４を介して接続点Ｆに接続されるとともに、ライン５６を介して、出力端子１４のライン４６に接続される。トランジスタＱ５のベースは、抵抗Ｒ５１、コンデンサＣ５１を介して接続点Ｊからライン４５に接続される。
【００８８】
図１４および図１５は、図１２および図１３に示されるステップダウン形スイッチング電源の動作を説明するための波形図である。図１４（１）は同期整流インダクタンス素子Ｌ２１の両端の電位差ＶＬ１を示す。主スイッチング素子Ｑ２１の時刻ｔ２１〜ｔ２２におけるオン期間Ｔｏｎの電圧時間積Ｓ１１は、主スイッチング素子Ｑ２１が時刻ｔ２２〜ｔ２７のオフ期間Ｔｏｆｆで、同期整流スイッチング素子Ｑ２２が時刻ｔ２２からオフするオフ期間Ｔｏｆｆ１の電圧時間積Ｓ１２と等しい。
【００８９】
図１４（２）は、同期整流スイッチング素子Ｑ２２のゲート、ソース間電圧ＶＧＳを示し、図１４（３）はこの同期整流スイッチング素子Ｑ２２のオン／オフのスイッチング状態を示す。図１４（４）は主スイッチング素子Ｑ２１のオン／オフのスイッチング状態を示す。
【００９０】
図１４（５）は、エネルギ蓄積インダクタンス素子Ｌ２０に流れるオン期間Ｔｏｎの電流ＩＬＳと、オフ期間Ｔｏｆｆで流れる負荷電流Ｉｆを示す。エネルギ蓄積インダクタンス素子Ｌ２０は、オン期間Ｔｏｎで電流ＩＬＳの時間経過に伴う増加によって蓄積したエネルギを、オフ期間Ｔｏｆｆで時間経過に伴って負荷電流Ｉｆが経過して放出する。
【００９１】
図１４（６）は、同期整流インダクタンス素子Ｌ２１に流れるオン期間Ｔｏｎの電流ＩＬ１とオフ期間Ｔｏｆｆに流れる電流ＩＬ１１とを示す。同期整流インダクタンス素子Ｌ２１は、時刻ｔ２２以降、電力を放出し、その電流ＩＬ１１は、時刻ｔ２３で逆方向に流れる。
【００９２】
図１５（１）は直列回路５２のダイオードＤ２１のオン／オフのスイッチング状態を示し、図１５（２）は電圧検出用ダイオードＤ２２のオン／オフのスイッチング状態を示す。さらに図１５（３）はトランジスタＱ５のオン／オフのスイッチング状態を示し、図１５（４）はトランジスタＱ３のオン／オフのスイッチング状態を示し、図１５（５）はトランジスタＱ４のオン／オフのスイッチング状態を示す。さらに図１５（６）は同期整流インダクタンス素子Ｌ２１の接続点Ａにおける電圧を示す。同期整流インダクタンス素子Ｌ２１に流れるオフ期間Ｔｏｆｆの電流ＩＬ１１が時刻ｔ２３で零になった後、主スイッチング素子Ｑ２１が再びオンに戻る時刻ｔ２７では、接続点Ａの電圧は、図１５（６）に示されるように出力電圧Ｖ０未満の負電位となり、これによって電圧検出用ダイオードＤ２２は図１５（２）に示されるようにオンし、そのため同期整流スイッチング素子用制御信号発生回路５４は、同期整流スイッチング素子Ｑ２２の制御端子であるゲートに、トランジスタＱ３のオン（図１５（４）参照）、およびトランジスタＱ１４のオフ（図１５（５）参照）によって、その同期整流スイッチング素子Ｑ２２がオフする電圧を有する制御信号を与える（図１４（２）および図１４（３）参照）。
【００９３】
同期整流インダクタンス素子Ｌ２１に、オン期間Ｔｏｎで流れる電流ＩＬ１は、式１４で示され、同期整流スイッチング素子Ｑ２２のオフ期間Ｔｏｆｆ１で時刻ｔ２２以降、流れる電流ＩＬ１１は、式１５で示される。
ＩＬ１ ＝ （Ｖｉｎ−ＶＦ（Ｄ２１）−Ｖ０）・Ｔｏｎ／Ｌ１ …（１４）
ＩＬ１１ ＝ −（Ｖ０＋ＶＦ（Ｄ２１））・Ｔｏｆｆ１／Ｌ１ …（１５）
【００９４】
主スイッチング素子Ｑ２１がオンになる時刻ｔ２６よりも前の時刻ｔ２３で、同期整流スイッチング素子Ｑ２２がオフするので、両スイッチング素子Ｑ２１，２２がいずれもオンになる状態を回避することができる。
【００９５】
時刻ｔ２３〜ｔ２６のデッドタイムを図１４（２）の時刻ｔ２３ａ〜ｔ２６のように大きくするには、直列回路５２に備えられダイオードＤ２１の順方向電圧降下ＶＦ（Ｄ２１）を大きくすればよく、そのためには複数のダイオードＤ２１を多段化して直列接続すればよい。こうして得られる特性は、図１４（６）の点線で示される。その他の構成と動作は、前述の実施の形態と同様である。
【００９６】
図１６は、本発明の実施のさらに他の形態のステップダウン形スイッチング電源の具体的な構成を示す電気回路図である。図１６に示される実施の形態は、前述の図１２〜図１５の実施の形態に類似し、対応する部分には同一の参照符を付す。注目すべきは、この実施の形態では、同期整流用制御回路５３に備えられる同期整流スイッチング素子用制御信号発生回路５４に備えられたトランジスタＱ４のコレクタは、ライン５７を介して直流電源６と主スイッチング素子Ｑ２１との間の瀬印４４に、ライン５７を介して接続される。トランジスタＱ４のコレクタには、電源６の出力電圧が常に印加され、このことは前述の図１２〜図１５の実施の形態において平滑コンデンサＣ１の出力電圧Ｖ０が常に与えられることと等価である。
【００９７】
【発明の効果】
本発明によれば、順方向電圧降下ＶＦ（Ｄ１）が比較的大きいダイオードを用いる代りに、金属酸化膜電界効果トランジスタＭＯＳＦＥＴなどによって実現される導通損失が小さい能動素子である同期整流スイッチング素子Ｑ１，Ｑ１２，Ｑ２２を用い、主スイッチング素子Ｑ１，Ｑ１２，Ｑ２１と同期整流スイッチング素子との両者が同時にオンする状態が発生することを確実に防ぐようにしたので、電力損失の増大を防ぎ、主スイッチング素子および同期整流スイッチング素子、その他の電子回路素子の破壊を防ぐことができ、こうして導通損失が小さいという同期整流効果を上首尾に達成することができる。しかも本発明では、同期整流インダクタンス素子Ｌ１，Ｌ１１，Ｌ２１は、商業的に入手容易なチョークコイルなどの簡単な構成で実現され、本発明の実施が容易であり、汎用性に優れたスイッチング電源が実現される。
【図面の簡単な説明】
【図１】本発明の実施の一形態のフライバック形スイッチング電源の具体的な構成を示す電気回路図である。
【図２】フライバック形スイッチング電源の全体の構成を簡略化して示す電気回路図である。
【図３】主スイッチング素子Ｑ１のオン／オフのスイッチング状態に対応するドレン、ソース間電圧ＶＤＳを示す。
【図４】ダイオードＤ１のスイッチング状態を示す。
【図５】フライバック形スイッチング電源の動作を説明するための波形図であり、
【図６】フライバック形スイッチング電源の動作を説明するための波形図である。
【図７】フライバック形スイッチング電源の動作を説明するための波形図である。
【図８】本発明の実施の他の形態のフォワード形スイッチング電源の具体的な構成を示す電気回路図である。
【図９】フォワード形スイッチング電源の全体の構成を示す簡略化したブロック図である。
【図１０】フォワード形スイッチング電源の動作を説明するための波形図である。
【図１１】フォワード形スイッチング電源の動作を説明するための波形図である。
【図１２】本発明の一形態のステップダウン形スイッチング電源の具体的な電気的構成を示す電気回路図である。
【図１３】ステップダウン形スイッチング電源の全体の構成を簡略化して示す電気回路図である。
【図１４】ステップダウン形スイッチング電源の動作を説明するための波形図である。
【図１５】ステップダウン形スイッチング電源の動作を説明するための波形図である。
【図１６】本発明の実施のさらに他の形態のステップダウン形スイッチング電源の具体的な構成を示す電気回路図である。
【図１７】典型的な先行技術を示す図である。
【符号の説明】
６ 直流電源
９，４８ 主スイッチング制御回路
１５，３４，５１ 同期整流スイッチング制御回路
２６，３７，５２ 直列回路
２７，３８，５３ 同期整流用制御回路
２８，３９，５４ 同期整流スイッチング素子用制御信号発生回路
３５ 第１同期整流スイッチング制御回路
３６ 第２同期整流スイッチング制御回路
Claims (7)
- 直流電源に接続される主スイッチング素子Ｑ１，Ｑ１１，Ｑ２１を周期的にオン／オフして断続する電力を、主スイッチング素子のオン期間で、エネルギ蓄積インダクタンス素子Ｔ１，Ｌ１０，Ｌ２０に蓄積し、同期整流スイッチング素子Ｑ２，Ｑ１２，Ｑ２２をオフし、
主スイッチング素子のオフ期間で、同期整流スイッチング素子をオンしてエネルギ蓄積インダクタンス素子の蓄積された電力を負荷に供給するスイッチング電源において、
（ａ）エネルギ蓄積インダクタンス素子に並列に接続される直列回路であって、
同期整流インダクタンス素子Ｌ１，Ｌ１１，Ｌ２１と、
同期整流インダクタンス素子に直列接続され、主スイッチング素子のオン期間でエネルギ蓄積インダクタンス素子とともに同期整流インダクタンス素子に電力を蓄積するように、方向性結合されたダイオードＤ１，Ｄ１１，Ｄ２１とを含む直列回路と、
（ｂ）同期整流インダクタンス素子とダイオードとの接続点Ａの電圧または電流に応答して、主スイッチング素子のオンよりも前に、同期整流スイッチング素子をオフする同期整流用制御回路２７，３８，５３とを含むことを特徴とするスイッチング電源。 - 直流電源と、
１次巻線と２次巻線とを有するトランスＴ１と、
直流電源とトランスの１次巻線との間に介在される主スイッチング素子Ｑ１と、
主スイッチング素子を、周期的にオン／オフする主スイッチング制御回路と、
２次巻線と負荷との間に介在される同期整流スイッチング素子Ｑ２と、
２次巻線に並列に接続される直列回路であって、
同期整流インダクタンス素子Ｌ１と、
同期整流インダクタンス素子に直列に接続され、主スイッチング素子のオン期間でトランスとともに同期整流インダクタンス素子に電力を蓄積するように方向性結合されたダイオードＤ１とを含む直列回路２６と、
同期整流インダクタンス素子とダイオードとの接続点Ａの電圧または電流に応答して、主スイッチング素子のオンよりも前に、同期整流スイッチング素子をオフする同期整流用制御回路２７とを含むことを特徴とするフライバック形スイッチング電源。 - 同期整流スイッチング素子は、制御端子を有し、この制御端子の電圧に依存してオンまたはオフのスイッチング動作をし、
同期整流用制御回路２７は、
同期整流インダクタンス素子とダイオードＤ１との接続点Ａに接続され、前記ダイオードＤ１のオフ時に順方向となってオンするように方向性結合された電圧検出用ダイオードＤ２と、
電圧検出用ダイオードＤ２のオンに応答して、同期整流スイッチング素子の制御端子に、オフするための電圧を有する制御信号を与える同期整流スイッチング素子用制御信号発生回路２８とを含むことを特徴とする請求項２記載のフライバック形スイッチング電源。 - 直流電源と、
１次巻線と２次巻線とを有するトランスＴ１１と、
直流電源とトランスの１次巻線との間に介在される主スイッチング素子Ｑ１１と、
主スイッチング素子を、周期的にオン／オフする主スイッチング制御回路と、
２次巻線に並列に接続される第１同期整流スイッチング素子Ｑ１２と、
２次巻線と第１同期整流スイッチング素子との間に介在される第２同期整流スイッチング素子Ｑ１３と、
第２同期整流スイッチング素子を、主スイッチング素子のオン期間でオンし、オフ期間でオフする第２同期整流スイッチング素子用制御回路３６と、
第１同期整流スイッチング素子Ｑ１２に関して２次巻線ＬＳとは反対側で負荷との間に直列に接続されるエネルギ蓄積インダクタンス素子Ｌ１０と、
エネルギ蓄積インダクタンス素子に並列に接続される直列回路３７であって、
同期整流インダクタンス素子Ｌ１１と、
同期整流インダクタンス素子に直列に接続され、主スイッチング素子のオン期間でエネルギ蓄積インダクタンス素子とともに電力を蓄積するように、方向性結合されたダイオードＤ１１とを含む直列回路と、
同期整流インダクタンス素子とダイオードとの接続点Ａの電圧または電流に応答して、主スイッチング素子のオンよりも前に、第１同期整流スイッチング素子Ｑ１２をオフする同期整流用制御回路３８とを含むことを特徴とするフォワード形スイッチング電源。 - 第１同期整流スイッチング素子Ｑ１２は、制御端子を有し、この制御端子の電圧に依存してオンまたはオフのスイッチング動作をし、
同期整流用制御回路３８は、
同期整流インダクタンス素子Ｌ１１とダイオードＤ１１との接続点Ａに接続され、前記ダイオードのオフ時に順方向となってオンするように方向性結合された電圧検出用ダイオードＤ１２と、
電圧検出用ダイオードＤ１２のオンに応答して、第１同期整流スイッチング素子Ｑ１２の制御端子に、オフするための電圧を有する制御信号を与える同期整流スイッチング素子用制御信号発生回路３９とを含むことを特徴とする請求項４記載のフォワード形スイッチング電源。 - 直流電源と、
直流電源の一端子に接続される主スイッチング素子Ｑ２１と、
主スイッチング素子を、周期的にオン／オフする主スイッチング制御回路と、主スイッチング素子と負荷との間に接続されるエネルギ蓄積インダクタンス素子Ｌ２０と、
エネルギ蓄積インダクタンス素子に並列に接続される直列回路５２であって、
同期整流インダクタンス素子Ｌ２１と、
同期整流インダクタンス素子に直列に接続され、主スイッチング素子のオン期間でエネルギ蓄積インダクタンス素子とともに電力を蓄積するように、方向性結合されたダイオードＤ２１とを含む直列回路と、
主スイッチング素子とエネルギ蓄積インダクタンス素子との接続点Ａと、直流電源の他端子とに、接続される同期整流スイッチング素子Ｑ２２と、
同期整流インダクタンス素子とダイオードとの接続点Ａの電圧または電流に応答して、主スイッチング素子のオンよりも前に、同期整流スイッチング素子をオフする同期整流用制御回路５３とを含むことを特徴とするステップダウン形スイッチング電源。 - 同期整流スイッチング素子Ｑ２２は、制御端子を有し、この制御端子の電圧に依存してオンまたはオフのスイッチング動作をし、
同期整流用制御回路５３は、
同期整流インダクタンス素子Ｌ２１とダイオードＤ２１との接続点に接続され、前記ダイオードのオフ時に順方向となってオンするように方向性結合された電圧検出用ダイオードＤ２２と、
電圧検出用ダイオードＤ２２のオンに応答して、同期整流スイッチング素子の制御端子に、オフするための電圧を有する制御信号を与える同期整流スイッチング素子用制御信号発生回路５４とを含むことを特徴とする請求項６記載のステップダウン形スイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002296714A JP4313016B2 (ja) | 2002-10-09 | 2002-10-09 | スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002296714A JP4313016B2 (ja) | 2002-10-09 | 2002-10-09 | スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004135415A true JP2004135415A (ja) | 2004-04-30 |
| JP4313016B2 JP4313016B2 (ja) | 2009-08-12 |
Family
ID=32286617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002296714A Expired - Fee Related JP4313016B2 (ja) | 2002-10-09 | 2002-10-09 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4313016B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7212416B2 (en) | 2004-11-19 | 2007-05-01 | Sanken Electric Co., Ltd. | Switching power supply device and switching method |
| US7315464B2 (en) | 2003-10-03 | 2008-01-01 | Sharp Kabushiki Kaisha | Drive system and AC conversion device |
| US7948219B2 (en) | 2006-09-28 | 2011-05-24 | Fujitsu Semiconductor Limited | Control circuit of synchronous rectification type power supply unit, synchronous rectification type power supply unit and control method thereof |
| JP2014011814A (ja) * | 2012-06-27 | 2014-01-20 | Fuji Electric Co Ltd | スイッチング電源装置 |
-
2002
- 2002-10-09 JP JP2002296714A patent/JP4313016B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7315464B2 (en) | 2003-10-03 | 2008-01-01 | Sharp Kabushiki Kaisha | Drive system and AC conversion device |
| US7212416B2 (en) | 2004-11-19 | 2007-05-01 | Sanken Electric Co., Ltd. | Switching power supply device and switching method |
| US7948219B2 (en) | 2006-09-28 | 2011-05-24 | Fujitsu Semiconductor Limited | Control circuit of synchronous rectification type power supply unit, synchronous rectification type power supply unit and control method thereof |
| JP2014011814A (ja) * | 2012-06-27 | 2014-01-20 | Fuji Electric Co Ltd | スイッチング電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4313016B2 (ja) | 2009-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107979288B (zh) | 强迫式零电压开关反激变换器 | |
| CN107979287B (zh) | 用于主开关切换转换的零电压开关式逆变器 | |
| EP2421137B1 (en) | Switching power supply unit | |
| US6744649B1 (en) | Zero switching power converter operable as asymmetrical full-bridge converter | |
| US8520414B2 (en) | Controller for a power converter | |
| US7385833B2 (en) | Snubber circuit for a power converter | |
| US7738266B2 (en) | Forward power converter controllers | |
| US20090196072A1 (en) | Phase-shifted dual-bridge DC/DC converter with wide-range ZVS and zero circulating current | |
| US20100073965A1 (en) | Self-Oscillating DC-DC Converter and Method Therefor | |
| JP2015062335A (ja) | 直流／直流変換器におけるゼロ電圧スイッチングの範囲を拡げるための方法及び装置 | |
| KR20090075465A (ko) | 동기 정류 회로 | |
| US20080259649A1 (en) | Switched mode power supply comprising a rectifier circuit | |
| JP2007185072A (ja) | Ｄｃ−ｄｃコンバータ | |
| US6980447B1 (en) | Active snubber circuit for synchronous rectifier | |
| US6597587B1 (en) | Current driven synchronous rectifier with energy recovery using hysterisis driver | |
| US20180323713A1 (en) | Soft-switching for high-frequency power conversion | |
| WO2005101635A1 (en) | Soft-switching power converter having power saving means | |
| TWI650927B (zh) | 用於主開關切換轉換的零電壓開關式返馳變換器 | |
| US11075582B2 (en) | Switching converter | |
| AU2006232207B2 (en) | Solid state switching circuit | |
| Jeong | High efficiency asymmetrical half-bridge flyback converter using a new voltage-driven synchronous rectifier | |
| JP4313016B2 (ja) | スイッチング電源 | |
| TWI653813B (zh) | 強迫式零電壓開關返馳變換器及其運行方法 | |
| JP2005168266A (ja) | 直流電力変換装置 | |
| Das et al. | A novel full load range ZVS DC-DC full-bridge converter with natural hold-up time operation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050922 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090514 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |