JP2004128458A - Resistance-layer laminate and component using the same - Google Patents
Resistance-layer laminate and component using the same Download PDFInfo
- Publication number
- JP2004128458A JP2004128458A JP2003173861A JP2003173861A JP2004128458A JP 2004128458 A JP2004128458 A JP 2004128458A JP 2003173861 A JP2003173861 A JP 2003173861A JP 2003173861 A JP2003173861 A JP 2003173861A JP 2004128458 A JP2004128458 A JP 2004128458A
- Authority
- JP
- Japan
- Prior art keywords
- resistance layer
- plate
- resistance
- conductive
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
【0001】
【発明が属する技術分野】
本発明は、導電性に優れた導電板と基材となる高分子板との間に電気抵抗性を有する抵抗層、または電気抵抗性を有する抵抗層と導電性に優れた導電層を介挿してなる抵抗層積層体、および抵抗層積層体を用いてなる部品に関する。
【0002】
【従来の技術】
近年、電子機器の小型化・軽量化に伴い実装基板の高密度化が進み、実装部品点数の削減が進んでいる。このような背景の中で基板自体に実装部品を埋め込む方法が各種提案されてきている。その1例として、特開平5−41573号には、銅箔に所定のパターンで抵抗層となるNi−Cr合金層をメッキして、接着剤を用いて基材に接着し、銅箔部分をエッチングして抵抗内蔵型のプリント配線板を製造する方法が開示されている。しかしながら接着剤を用いるとプリント配線板としての耐熱性が悪化してしまうという問題が生じる。本発明はこのような点に鑑みて、耐熱性を犠牲にせずに抵抗層介挿型基板を実現させようとするものである。また特開平1−224184号には、メッキなどによらずに金属板同士を接合する方法が開示されている。
【0003】
【発明が解決しようとする課題】
本発明は、導電性に優れた導電板と基材となる高分子板との間に電気抵抗性を有する抵抗層、または電気抵抗性を有する抵抗層と導電性に優れた導電層を介挿してなる抵抗層積層体、およびプリント配線板、ICパッケージなどに適用できる抵抗層積層体を用いてなる部品を提供することを課題とする。
【0004】
【課題を解決するための手段】
前記課題に対する第1の解決手段として本発明の抵抗層積層体は、導電板と高分子板との間に抵抗層を介挿してなる抵抗層積層体において、導電板および高分子板の接合予定面側を活性化処理し、導電板または高分子板の少なくとも一方に抵抗層を積層した後、導電板および高分子板を抵抗層が内側になるようにして当接して重ね合わせて積層接合してなる構成とした。あるいは、導電板と高分子板との間に導電層および抵抗層を介挿してなる抵抗層積層体において、導電板および高分子板の接合予定面側を活性化処理し、導電板または高分子板の少なくとも一方に抵抗層を積層した後、さらに導電板または高分子板の少なくとも一方に導電層を積層し、導電板および高分子板を抵抗層、導電層が内側になるようにして当接して重ね合わせて積層接合してなる構成とした。好ましくは活性化処理が、不活性ガス雰囲気中でグロー放電を行わせて、前記導電板および高分子板の接合予定面側をスパッタエッチング処理してなる構成とした。さらに好ましくは、前記活性化処理と前記抵抗層積層処理および/または前記導電層積層処理が、近傍にてなされる構成とした。
【0005】
前記課題に対する第2の解決手段として本発明の抵抗層積層体は、前記高分子板が、液晶ポリマーからなる構成とした。好ましくは、前記導電板が銅板からなる構成とした。より好ましくは、前記抵抗層がNi−Cr合金、Ni−Cr−Fe合金、Fe−Cr−Al合金、Cu−Ni合金のいずれかからなる構成とした。
【0006】
前記課題に対する第3の解決手段として本発明の部品は、導電板と高分子板との間に抵抗層、または抵抗層と導電層を介挿してなる抵抗層積層体を用いてなる構成とした。また好ましくは少なくとも一個所に、抵抗部を形成してなる構成とした。さらに好ましくはプリント配線板、ICパッケージのいずれかに適用される構成とした。
【0007】
【発明の実施の形態】
以下に、本発明の実施形態を説明する。図1は、本発明の抵抗層積層体の一実施形態を示す概略断面図であり、高分子板24と導電板26との間に抵抗層25を介挿した例を示している。図2は、本発明の抵抗層積層体の他の一実施形態を示す概略断面図であり、高分子板24と導電板26との間に抵抗層25と導電層27を介挿した例を示している。
【0008】
高分子板24の材質としては、抵抗層積層体を製造可能な素材であれば特にその種類は限定されず、抵抗層積層体の用途により適宜選択して用いることができる。例えば、プラスチックなどの有機高分子物質やプラスチックに粉末や繊維などを混ぜた混合体を適用することができる。抵抗層積層体をフレキシブルプリント基板などに適用する場合には、ポリイミド、ポリエーテルイミド、ポリエチレンテレフタレートなどのポリエステル、ナイロンなどの芳香族ポリアミドなどや液晶ポリマーなどを用いることができる。
【0009】
プラスチックとしては、例えば、アクリル樹脂、アミノ樹脂(メラミン樹脂、ユリア樹脂、ベンゾグアナミン樹脂など)、アリル樹脂、アルキド樹脂、ウレタン樹脂、液晶ポリマー、EEA樹脂(Ethylene Ethylacrylate 樹脂)、AAS樹脂(Acrylonitrile Acrylate Styrene 樹脂)、ABS樹脂(Acrylonitrile Butadiene Styrene樹脂)、ACS樹脂(Acrylnitrile Chlorinated polyethylene Styrene 樹脂)、AS樹脂(Acrylonitrile Styrene 樹脂)、アイオノマー樹脂、エチレンポリテトラフルオロエチレン共重合体、エポキシ樹脂、珪素樹脂、スチレンブタジエン樹脂、フェノール樹脂、弗化エチレンプロピレン、弗素樹脂、ポリアセタール、ポリアリレート、ポリアミド(6ナイロン、11ナイロン、12ナイロン、66ナイロン、610ナイロン、612ナイロンなど)、ポリアミドイミド、ポリイミド、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリエーテルサルホン、ポリエステル(ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート、ポリシクロヘキンジメルテレフタレート、ポリトリメチレンテレフタレート、ポリトリメチレンナフタレートなど)、ポリオレフィン(ポリエチレン、ポリプロピレンなど)、ポリカーボネート、ポリクロロトリフルオロエチレン、ポリサルホン、ポリスチレン、ポリフェニレンサルファイド、ポリブタジエン、ポリブテン、ポリメチルペンテンなどを用いてもよい。
【0010】
高分子板24の厚みは、抵抗層積層体の用途により適宜選定される。例えば、1〜1000μmである。1μm未満の場合には高分子板としての製造が難しくなり、1000μmを超えると抵抗層積層体としての製造が難しくなる。例えば抵抗層積層体の用途がフレキシブルプリント基板などであれば、3〜300μmの範囲のものが好ましい。3μm未満の場合には機械的強度が乏しく、300μmを超えると可撓性が乏しくなる。好ましくは、10〜150μmである。より好ましくは、20〜75μmである。
【0011】
抵抗層25の材質としては、抵抗層積層体を製造可能な素材で所要の比抵抗を有するものあれば特にその種類は限定されず、抵抗層積層体の用途により適宜選択して用いることができる。
抵抗層の比抵抗としては、20℃で、30〜300μΩ・cmの範囲であることが好ましい。例えば、常温で固体であり所要の比抵抗を有する合金(例えば、JISに規定の合金など)などが適用できる。抵抗層積層体の用途がプリント配線板などであれば、配線パターンに抵抗部を形成可能な所要の比抵抗を有する抵抗合金を適用することができる。抵抗合金としては、銅・マンガン系合金(例えば、マンガン12〜15%、ニッケル2〜4%、残部が銅の合金など)、Cu−Ni合金などからなる銅・ニッケル系合金(例えば、銅55%、ニッケル45%からなるCu−Ni合金など)、ニッケル・クロム系合金(例えば、ニッケル80%、クロム20%からなるNi−Cr合金などや、Ni−Cr−Fe合金など)、ニッケル・リン系合金(例えば、リン1〜20%、残部がニッケルの合金など)、ニッケル・ホウ素・リン系合金(例えば、ホウ素2%、リン8〜16%、残部がニッケルの合金など)、鉄・クロム系合金(例えば、クロム20%、アルミニウム3%、残部が鉄のFe−Cr−Al合金など)、鉄・ニッケル系合金(Fe−Ni合金や、Fe−Ni−Cr合金など)、鉄・炭素系合金などを適用することができる。
【0012】
また抵抗層25の厚みは、抵抗層積層体を製造可能であれば特に限定はされず、抵抗層積層体の用途により適宜選定して用いることができる。抵抗層25は、例えば0.01〜10μmであることが好ましい。0.01μm未満では抵抗層としての形成が難しくなり、安定した抵抗値を実現することが難しくなる。また10μmを超えると製造時間が長くなりすぎる。より好ましくは、0.1〜5μmである。なお抵抗層は、抵抗層積層体の用途により、CVD(Chemical Vapor Deposition)、スパッタリング、真空蒸着、イオンプレーティングなどの乾式製膜手段から適宜選択して用いることができる。
【0013】
導電板26の材質としては、抵抗層積層体を製造可能な素材で導電性の優れたものであれば特にその種類は限定されず、抵抗層積層体の用途により適宜選択して用いることができる。導電板の比抵抗として、20℃で1〜20μΩ・cmの範囲であることが好ましく、更に、1〜10μΩ・cmの範囲であることがより好ましい。例えば、常温で固体である導電性の優れた金属(例えば、Al、Cu、Ag、Pt、Auなど)や、これらの金属のうち少なくとも1種類を含む導電性の優れた合金(例えば、JISに規定の合金など)などが適用できる。抵抗層積層体の用途がプリント配線板などであれば、導電板26としては、導電性に優れた金属であるCu、Alなどや、これらの金属のうち少なくとも1種類を含む導電性の優れた合金などを適用することができる。すなわち銅板、アルミニウム板などを導電板26として適用することが可能である。銅板としては、Cuの他、JISに規定の無酸素銅、タフピッチ銅、リン青銅、黄銅や、銅ベリリウム系合金(例えば、ベリリウム2%、残部が銅の合金など)、銅銀系合金(例えば、銀3〜5%、残部が銅の合金など)など、アルミニウム板としては、Alの他、JISに規定の1000系、3000系などのアルミニウム合金を適用することができる。
【0014】
導電板26の厚みは、抵抗層積層体を製造可能であれば特に限定はされず、抵抗層積層体の用途により適宜選定して用いることができる。導電板26は、例えば1〜1000μmであることが好ましい。1μm未満では導電板としての製造が難しくなり、1000μmを超えると抵抗層積層体としての製造が難しくなる。より好ましくは、10〜500μmである。なお導電板26は、電解箔や圧延箔などの板材であってもよいし、板材にめっきや蒸着などによる膜材を予め積層したものであってもよいし、クラッド材などの積層体でもよい。例えば、銅−アルミニウム構造のクラッド材などである。
【0015】
導電層27の材質としては、抵抗層積層体を製造可能な素材で導電性の優れたものであれば特にその種類は限定されず、抵抗層積層体の用途により適宜選択して用いることができる。例えば、導電板26に適用できる材質である。導電層27は、導電板26と同種の材質でもよいし異なっていてもよい。また抵抗層25と導電板26との間の悪影響を抑制する目的であればTa、Mo、Wなどの高融点材料を用いてもよい。
【0016】
また導電層27の厚みは、抵抗層積層体を製造可能であれば特に限定はされず、抵抗層積層体の用途により適宜選定して用いることができる。導電層27は、例えば0.01〜10μmであることが好ましい。0.01μm未満では導電層としての形成が難しくなり、10μmを超えると製造時間が長くなりすぎる。より好ましくは、0.05〜3μmである。なお導電層は、抵抗層積層体の用途により、CVD(Chemical Vapor Deposition)、スパッタリング、真空蒸着、イオンプレーティングなどの乾式製膜手段から適宜選択して用いることができる。
【0017】
図1に示す抵抗層積層体20の製造方法について説明する。図4に示すように、真空槽52内において、巻き戻しリール62に設置された高分子板24の接合予定面側を、活性化処理装置70で活性化処理する。同様にして巻き戻しリール64に設置された導電板26の接合予定面側を、活性化処理装置80で活性化処理する。
【0018】
活性化処理は、以下のようにして実施する。すなわち、真空槽52内に装填された高分子板24、導電板26をそれぞれアース接地された一方の電極Aと接触させ、絶縁支持された他の電極Bとの間に、10〜1×10−3Paの極低圧不活性ガス雰囲気中で、1〜50MHzの交流を印加してグロー放電を行わせ、グロー放電によって生じたプラズマ中に露出される電極Aと接触した高分子板24、導電板26のそれぞれの面積が、実効的に電極Bの面積の1/3以下となるようにスパッタエッチング処理する。不活性ガスとしては、アルゴン、ネオン、キセノン、クリプトンなどやこれらを含む混合体を適用することができる。好ましくはアルゴンである。なお不活性ガス圧力が1×10−3Pa未満では安定したグロー放電が行いにくく高速エッチングが困難であり、10Paを超えると活性化処理効率が低下する。印加する交流は、1MHz未満では安定したグロー放電を維持するのが難しく連続エッチングが困難であり、50MHzを超えると発振し易く電力の供給系が複雑となり好ましくない。また、効率よくエッチングするためには電極Aと接触した高分子板24、導電板26のそれぞれの面積を実効的に電極Bの面積より小さくする必要があり、実効的1/3以下とすることにより充分な効率でエッチング可能となる。
【0019】
次に高分子板24の表面に、膜形成ユニット90により抵抗層25を形成する。膜形成方法として、スパッタリングを用いた場合について説明する。膜形成ユニット90では、前記活性化処理装置とは逆に高分子板24側の面積を実効的に大きくすることによりスパッタリング処理を行うことができる。すなわち、真空槽52内に装填された高分子板24をアース接地された一方の電極Aと接触させ、絶縁支持された他の電極Cとの間に、10〜1×10−3Paの極低圧不活性ガス雰囲気中で、1〜50MHzの交流を印加してグロー放電を行わせ、グロー放電によって生じたプラズマ中に露出される電極Aと接触した高分子板24の面積が、実効的に電極Cの面積の3倍以上となるようにスパッタリング処理する。不活性ガスとしては、アルゴン、ネオン、キセノン、クリプトンなどやこれらを含む混合体を適用することができる。好ましくはアルゴンである。なお不活性ガス圧力が1×10−3Pa未満では安定したグロー放電が行いにくく、10Paを超えるとスパッタリング効率が低下する。印加する交流は、1MHz未満では安定したグロー放電を維持するのが難しく連続スパッタリングが困難であり、50MHzを超えると発振し易く電力の供給系が複雑となり好ましくない。また、効率よくスパッタリングするためには電極Aと接触した高分子板24の面積を実効的に電極Cの面積より大きくする必要があり、3倍以上とすることにより充分な効率で膜形成が可能となる。
【0020】
スパッタリングを用いる膜形成ユニット90は、例えば図7に示すように、電気的にフローティング状態にされたターゲット電極94と、アース接地された水冷の電極ロール72との組み合わせで構成される。ターゲット電極94には抵抗層25を形成するターゲット92が設置され、またマグネット98を設置して磁場によりスパッタリングの効率を向上させている。さらにターゲット92の異常加熱を防止するために、ターゲット電極94を水冷できるようにしてある。ターゲット電極94−電極ロール72間に高周波電源96を印加することで、プラズマを発生させてターゲット92にイオン衝撃を与え、これにより放出されたターゲット物質を高分子板24上に積層させて抵抗層25を形成させ、膜積層材22を得ることができる。
【0021】
その後、活性化処理された導電板26と、高分子板24に抵抗層25を形成させた膜積層材22を積層接合する。積層接合は、膜積層材22、導電板26の接合予定面が対向するようにして両者を当接して重ね合わせ圧接ユニット60で冷間圧接を施すことによって達成される。この際の積層接合は低温度で可能であり、膜積層材22、導電板26ならびに接合部に組織変化や合金層の形成などといった悪影響を軽減または排除することが可能である。Tを膜積層材、導電板の温度(℃)とするとき、0℃<T<300℃で良好な圧接状態が得られる。0℃以下では特別な冷却装置が必要となり、300℃以上では組織変化などの悪影響が生じてくるため好ましくない。より好ましくは、0℃<T<200℃である。さらに好ましくは、0℃<T<150℃である。また圧延率R(%)は、0.01%≦R≦30%であることが好ましい。0.01%未満では充分な接合強度が得られず、30%を超えると変形が大きくなり加工上好ましくない。より好ましくは、0.1%≦R≦3%である。さらに好ましくは、1%<R≦3%である。
【0022】
このように積層接合することにより、所要の層厚みを有する抵抗層積層体20を形成することができ、巻き取りロール66に巻き取られる。さらに必要により所定の大きさに切り出して、図1に示すような抵抗層積層体20を製造することができる。またこのようにして製造された抵抗層積層体20に、必要により残留応力の除去または低減などのために問題が生じない範囲で熱処理を施してもよいし、さらに半田めっきなどの導電性膜材などを積層してもよい。
【0023】
また図5に示すように膜形成ユニット91を追加して導電層27を形成させるようにすると、高分子板24−抵抗層25−導電層27の構造を有する膜積層材を得ることができ、導電板26と積層接合させることにより図2に示すような抵抗層積層体21を製造することができる。さらに膜形成ユニットは一方の活性化処理装置側のみならず、図6に示すように双方の活性化処理装置側にも配置することが可能である。
【0024】
膜形成ユニットは活性化処理装置の近傍であることが好ましく、膜形成ユニットを活性化処理装置の近傍に配置することで、製造装置のコンパクト化などを図ることが可能である。例えば、図4〜7に図示しているように活性化処理装置の電極ロールと膜形成ユニットの電極ロールを共用化する形態などや、さらに活性化処理装置と膜形成ユニットをそれぞれ共用の電極ロールの外周上に配置する形態などである。このような形態を採ることで一体化した処理が可能となる。なお近傍とは、活性化処理された導電板面が吸着や反応などにより再び不活性化されて膜形成に悪影響を与えない範囲あるいは状態のことである。
【0025】
なお抵抗層積層体の製造にはバッチ処理を用いることができる。すなわち真空槽内に予め所定の大きさに切り出された導電板を複数枚装填して活性化処理装置に搬送して垂直または水平など適切な位置に処理すべき面を対向または並置した状態などで設置または把持して固定して活性化処理や膜形成処理を行い、さらに導電板を保持する装置が圧接装置を兼ねる場合には活性化処理後に設置または把持したまま圧接し、導電板を保持する装置が圧接装置を兼ねない場合にはプレス装置などの圧接装置に搬送して圧接を行うことにより達成される。なお活性化処理や膜形成処理は、導電板を絶縁支持された一方の電極Aとし、アース接地された他の電極Bとの間で行うことが好ましい。
【0026】
本発明の部品は、導電性に優れた導電板と基材となる高分子板との間に電気抵抗性を有する抵抗層、または電気抵抗性を有する抵抗層と導電性に優れた導電層を介挿してなる抵抗層積層体を用いたものであり、抵抗層積層体にエッチング加工などの加工を施したもの、さらにこれに樹脂などで被覆あるいは固定したものや、抵抗層積層体を接着剤などを用いて高分子や金属、合金などからなる基材や基板に積層したもの、さらにビア加工やスルーホール加工などにより基板の層間導通処理などを施したものなどである。例えば、図3に示すようなプリント配線板などの部品などである。
【0027】
図3に示すようなプリント配線板などの部品は、例えば図1に示すような高分子板24−抵抗層25−導電板26の3層構造の抵抗層積層体20に対し、導電板26−抵抗層25の部分にエッチング加工などを施して導電配線部32や抵抗配線部34などを形成することにより製造することができる。このとき配線部は、導電板部が残存する2層の良導体部(導電配線部32)と、導電板部が除去され抵抗層のみの1層の抵抗部(抵抗配線部34)を適宜選択的に形成することができる。さらにエッチング液や抵抗層25材質を適切に選定することにより、この抵抗層25をエッチングストップ層として機能させることができ、精度よくエッチング処理することが可能であるため、抵抗層25部のみの抵抗配線部34を形成することが容易となり、所要の抵抗値を有する抵抗部を配線内部に設けることができる。
【0028】
この3層構造の抵抗層積層体20は、例えば液晶ポリマー−NiCr合金層−銅箔構造などであり、液層ポリマーに活性化処理してNi−Cr合金層をスパッタリングで積層し、さらに銅箔を活性化処理して積層接合することなどにより達成することができる。また銅箔およびNi−Cr系合金層を逐次または一括にエッチング加工を施すことにより導電配線部32を形成し、また銅箔のみをエッチング加工することにより抵抗配線部34を形成することができる。
【0029】
なお本発明の抵抗層積層体に抵抗層部分のみの配線部を形成させることにより終端抵抗やブリーダ抵抗などの抵抗器として機能させることができるため、プリント配線板の埋め込み抵抗や、抵抗アレイ、抵抗ネットワーク、抵抗ラダーなどの集合抵抗などにも適用してもよい。この抵抗値は抵抗層の材質によって決まる比抵抗と膜厚みおよび配線パターンの幅や長さを適宜選択して製造することができる。逆に抵抗器として機能させたくない場合には、抵抗層部分のみの配線部分の幅を大きくして実質的な抵抗値を下げるか、もしくは抵抗層の少なくとも片面に導電板を残すようなエッチング処理を行うか、あるいは抵抗層部分のみの配線部分に蒸着などで導電層を形成させることによって達成することが可能である。このため今までプリント配線板に取り付けられていた抵抗器を削減もしくは不要とすることが可能となり、プリント配線板の高密度化などに効果がある。
【0030】
また本発明の抵抗層積層体の抵抗層は、抵抗器として機能させるばかりでなく、発熱体やヒューズとして機能させることも可能である。本発明の抵抗層積層体には耐熱性を阻害する要因となる接着層がないため、従来より高温での用途が可能である。このため、プリント配線板(リジットプリント配線板やフレキシブルプリント配線板など)などに好適であり、ICカード、CSP(チップサイズパッケージまたはチップスケールパッケージ)やBGA(ボールグリッドアレイ)などのICパッケージなどにも応用が可能である。
【0031】
【実施例】
以下に、実施例を図面に基づいて説明する。高分子板24として厚み50μmの液晶ポリマーを用い、導電板26として厚み35μmの圧延銅箔を用い、抵抗層25としてNi−Cr合金層を用いた。液晶ポリマー、圧延銅箔を抵抗層積層体製造装置50にセットし、真空槽52内の活性化処理ユニット70および80でスパッタエッチング法によりそれぞれ活性化処理(アルゴンガス雰囲気、1Pa)した。活性化処理された液晶ポリマーにスパッタリングを用いた膜形成ユニット90でNi−20%Cr合金層(厚み3μm)を形成させて膜積層材22とし、これに活性化処理させた圧延銅箔を圧延ユニット60で圧接(圧延率:1.5%)して積層接合して抵抗積層材20を製造した。
【0032】
【発明の効果】
以上説明したように、本発明の抵抗層積層体は導電板と高分子板との間に抵抗層、または抵抗層と導電層を介挿してなるものであり、本発明の部品は抵抗層積層体を用いたものである。このため抵抗層積層体の抵抗層に抵抗部を形成させることにより回路を形成する部品点数を削減することが可能であり、プリント配線板などへの適用も好適である。
【図面の簡単な説明】
【図1】本発明の抵抗層積層体の一実施形態を示す概略断面図である。
【図2】本発明の抵抗層積層体の他の一実施形態を示す概略断面図である。
【図3】本発明の部品の一実施形態を示す概略断面図である。
【図4】本発明の抵抗層積層体の製造に用いる装置の一実施形態を示す概略断面図である。
【図5】本発明の抵抗層積層体の製造に用いる装置の他の一実施形態を示す概略断面図である。
【図6】本発明の抵抗層積層体の製造に用いる装置のさらに他の一実施形態を示す概略断面図である。
【図7】本発明の抵抗層積層体の製造に用いる膜形成ユニットの一実施形態を示す概略断面図である。
【符号の説明】
20 抵抗層積層体
21 抵抗層積層体
22 膜積層材
24 高分子板
25 抵抗層
26 導電板
27 導電層
30 部品
32 導電配線部
34 抵抗配線部
50 抵抗層積層体製造装置
52 真空槽
54 真空ポンプ
60 圧接ユニット
62 巻き戻しリール
64 巻き戻しリール
66 巻き取りロール
70 活性化処理装置
72 電極ロール
74 電極
76 電極
78 電極
80 活性化処理装置
82 電極ロール
84 電極
86 電極
90 膜形成ユニット
91 膜形成ユニット
92 ターゲット
94 ターゲット電極
95 膜形成ユニット
96 高周波電源
98 マグネット
A 電極A
B 電極B
C 電極C[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention provides a resistive layer having electrical resistance between a conductive plate having excellent conductivity and a polymer plate serving as a base material, or a resistive layer having electrical resistance and a conductive layer having excellent conductivity interposed therebetween. And a component using the resistance layer laminate.
[0002]
[Prior art]
In recent years, as electronic devices have become smaller and lighter, the density of mounting substrates has been increasing, and the number of mounted components has been reduced. In such a background, various methods for embedding the mounted components in the substrate itself have been proposed. As one example, JP-A-5-41573 discloses that a copper foil is plated with a Ni-Cr alloy layer serving as a resistance layer in a predetermined pattern, and the copper foil is adhered to a base material using an adhesive. A method of manufacturing a printed wiring board having a built-in resistor by etching is disclosed. However, the use of an adhesive causes a problem that heat resistance as a printed wiring board is deteriorated. In view of the above, the present invention has been made to realize a resistance-layer-inserted substrate without sacrificing heat resistance. Japanese Patent Application Laid-Open No. 1-2224184 discloses a method of joining metal plates without using plating or the like.
[0003]
[Problems to be solved by the invention]
The present invention provides a resistive layer having electrical resistance between a conductive plate having excellent conductivity and a polymer plate serving as a base material, or a resistive layer having electrical resistance and a conductive layer having excellent conductivity interposed therebetween. It is an object of the present invention to provide a resistance layer laminate formed by using a resistance layer laminate which can be applied to a printed wiring board, an IC package and the like.
[0004]
[Means for Solving the Problems]
As a first solution to the above-mentioned problem, a resistance layer laminate of the present invention is intended to join a conductive plate and a polymer plate in a resistance layer laminate in which a resistance layer is interposed between a conductive plate and a polymer plate. After activating the surface side and laminating a resistive layer on at least one of the conductive plate and the polymer plate, the conductive plate and the polymer plate are abutted and overlapped with the resistive layer being on the inner side and laminated and joined. Configuration. Alternatively, in a resistive layer laminate in which a conductive layer and a resistive layer are interposed between a conductive plate and a polymer plate, an activation treatment is performed on a surface to be joined between the conductive plate and the polymer plate, and the conductive plate or the polymer After laminating the resistive layer on at least one of the plates, further laminating the conductive layer on at least one of the conductive plate or the polymer plate, abutting the conductive plate and the polymer plate such that the resistive layer and the conductive layer are on the inside. And laminated and joined. Preferably, the activation treatment is such that glow discharge is performed in an inert gas atmosphere, and a surface to be joined between the conductive plate and the polymer plate is sputter-etched. More preferably, the activation processing, the resistance layer lamination processing, and / or the conductive layer lamination processing are performed in the vicinity.
[0005]
As a second solution to the above problem, a resistance layer laminate according to the present invention has a configuration in which the polymer plate is made of a liquid crystal polymer. Preferably, the conductive plate is made of a copper plate. More preferably, the resistance layer is made of any one of a Ni-Cr alloy, a Ni-Cr-Fe alloy, an Fe-Cr-Al alloy, and a Cu-Ni alloy.
[0006]
As a third solution to the above problem, the component of the present invention has a configuration using a resistance layer between a conductive plate and a polymer plate, or a resistance layer laminate in which the resistance layer and the conductive layer are interposed. . Further, it is preferable that a resistance portion is formed at least at one position. More preferably, the configuration is applied to one of a printed wiring board and an IC package.
[0007]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described. FIG. 1 is a schematic cross-sectional view showing one embodiment of the resistance layer laminate of the present invention, and shows an example in which a
[0008]
The type of the material of the
[0009]
Examples of plastics include acrylic resins, amino resins (melamine resins, urea resins, benzoguanamine resins, etc.), allyl resins, alkyd resins, urethane resins, liquid crystal polymers, EEA resins (Ethylene Ethylacrylate resins), and AAS resins (Acrylonitrile Acrylate Styrene resins). ), ABS resin (Acrylonitrile Butadiene Styrene resin), ACS resin (Acrylnitrile Chlorinated polystyrene Styrene resin), AS resin (Acrylonitrile Styrene resin), silicon resin, styrene resin, ethylene resin, ethylene polymer , Feno Resin, fluoroethylene propylene, fluorine resin, polyacetal, polyarylate, polyamide (6 nylon, 11 nylon, 12 nylon, 66 nylon, 610 nylon, 612 nylon, etc.), polyamide imide, polyimide, polyether imide, polyether Ether ketone, polyether sulfone, polyester (polyethylene terephthalate, polybutylene terephthalate, polyethylene naphthalate, polycyclohexynedimer terephthalate, polytrimethylene terephthalate, polytrimethylene naphthalate, etc.), polyolefin (polyethylene, polypropylene, etc.), polycarbonate, Polychlorotrifluoroethylene, polysulfone, polystyrene, polyphenylene sulfide, polybutadiene, polybutene Such as polymethyl pentene may be used.
[0010]
The thickness of the
[0011]
The material of the
The specific resistance of the resistance layer is preferably in the range of 30 to 300 μΩ · cm at 20 ° C. For example, an alloy that is solid at room temperature and has a required specific resistance (for example, an alloy specified in JIS) can be applied. If the application of the resistance layer laminate is a printed wiring board or the like, a resistance alloy having a required specific resistance capable of forming a resistance portion in a wiring pattern can be applied. As the resistance alloy, a copper-manganese alloy (for example, manganese 12 to 15%, nickel 2 to 4%, the balance of copper or the like), a copper-nickel alloy such as a Cu—Ni alloy (for example, copper 55 %, Nickel-chromium alloy composed of 45% nickel, etc.), nickel-chromium alloy (for example, Ni-Cr alloy composed of 80% nickel and 20% chromium, Ni-Cr-Fe alloy, etc.), nickel-phosphorus Alloys (for example, 1-20% phosphorus, the balance being nickel alloy), nickel-boron-phosphorus alloys (for example, 2% boron, 8-16% phosphorus, the balance being nickel alloy), iron / chromium Alloys (for example, Fe-Cr-Al alloy of 20% chromium, 3% aluminum, and the balance iron), iron-nickel alloys (Fe-Ni alloy, Fe-Ni-Cr alloy, etc.), iron Or the like can be used carbon-based alloy.
[0012]
The thickness of the
[0013]
The material of the
[0014]
The thickness of the
[0015]
The material of the
[0016]
The thickness of the
[0017]
A method for manufacturing the
[0018]
The activation process is performed as follows. That is, the
[0019]
Next, the
[0020]
As shown in FIG. 7, for example, a
[0021]
After that, the activated
[0022]
By thus laminating and joining, the
[0023]
When the
[0024]
The film forming unit is preferably in the vicinity of the activation processing device. By arranging the film forming unit in the vicinity of the activation processing device, it is possible to reduce the size of the manufacturing apparatus. For example, as shown in FIGS. 4 to 7, the electrode roll of the activation processing device and the electrode roll of the film forming unit are shared, or the electrode roll of the activation processing device and the film forming unit are shared. , Etc. on the outer periphery of the device. By adopting such a form, integrated processing becomes possible. Note that the vicinity means a range or a state in which the activated conductive plate surface is inactivated again by adsorption, reaction, or the like, and does not adversely affect the film formation.
[0025]
Note that batch processing can be used for manufacturing the resistance layer laminate. That is, a plurality of conductive plates cut into a predetermined size in advance in a vacuum chamber are loaded and transported to an activation processing device, and the surfaces to be processed at appropriate positions such as vertical or horizontal are opposed or juxtaposed. When the device for holding or holding the conductive plate also serves as a pressure contact device, the device is placed or held and fixed to perform the activation process or the film forming process, and after the activation process, the device is pressed or contacted while holding or holding the conductive plate to hold the conductive plate. In the case where the device does not double as the pressure contact device, it is achieved by carrying to a pressure contact device such as a press device and performing pressure contact. Note that the activation process and the film formation process are preferably performed between the conductive plate as one electrode A that is insulated and supported and the other electrode B that is grounded.
[0026]
The component of the present invention is a resistive layer having electric resistance between a conductive plate having excellent conductivity and a polymer plate serving as a base material, or a resistive layer having electric resistance and a conductive layer having excellent conductivity. It uses a resistance layer laminate that is interposed, and is obtained by subjecting the resistance layer laminate to processing such as etching, and further covering or fixing it with a resin or the like, or bonding the resistance layer laminate to an adhesive Such materials include those laminated on a substrate or substrate made of a polymer, a metal, an alloy, or the like, and those subjected to interlayer conduction treatment of the substrate by via processing, through-hole processing, or the like. For example, it is a component such as a printed wiring board as shown in FIG.
[0027]
A component such as a printed wiring board as shown in FIG. 3 is, for example, a three-layer resistive
[0028]
The
[0029]
By forming the wiring portion of only the resistance layer portion in the resistance layer laminate of the present invention, it is possible to function as a resistor such as a terminating resistor or a bleeder resistor. The present invention may be applied to a network, a collective resistance such as a resistance ladder, or the like. This resistance value can be manufactured by appropriately selecting the specific resistance and the film thickness determined by the material of the resistance layer, and the width and length of the wiring pattern. Conversely, if you do not want to function as a resistor, increase the width of the wiring portion of only the resistance layer portion to lower the actual resistance value, or perform an etching process that leaves a conductive plate on at least one side of the resistance layer Or by forming a conductive layer on the wiring portion of only the resistance layer portion by vapor deposition or the like. For this reason, it is possible to reduce or eliminate the resistors that have been mounted on the printed wiring board, which is effective in increasing the density of the printed wiring board.
[0030]
Further, the resistance layer of the resistance layer laminate of the present invention can function not only as a resistor but also as a heating element or a fuse. Since the resistance layer laminate of the present invention does not have an adhesive layer which is a factor inhibiting heat resistance, it can be used at higher temperatures than before. Therefore, it is suitable for printed wiring boards (rigid printed wiring boards, flexible printed wiring boards, etc.) and the like, and for IC cards, IC packages such as CSP (chip size package or chip scale package) and BGA (ball grid array). Can also be applied.
[0031]
【Example】
Hereinafter, embodiments will be described with reference to the drawings. A liquid crystal polymer having a thickness of 50 μm was used as the
[0032]
【The invention's effect】
As described above, the resistive layer laminate of the present invention is obtained by interposing a resistive layer or a resistive layer and a conductive layer between a conductive plate and a polymer plate. It uses the body. Therefore, the number of components forming a circuit can be reduced by forming a resistance portion in the resistance layer of the resistance layer stack, and the application to a printed wiring board or the like is also suitable.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing one embodiment of a resistance layer laminate according to the present invention.
FIG. 2 is a schematic sectional view showing another embodiment of the resistance layer laminate of the present invention.
FIG. 3 is a schematic sectional view showing an embodiment of the component of the present invention.
FIG. 4 is a schematic cross-sectional view showing one embodiment of an apparatus used for manufacturing a resistance layer laminate according to the present invention.
FIG. 5 is a schematic cross-sectional view showing another embodiment of an apparatus used for manufacturing a resistance layer laminate according to the present invention.
FIG. 6 is a schematic cross-sectional view showing still another embodiment of the apparatus used for manufacturing the resistance layer laminate of the present invention.
FIG. 7 is a schematic cross-sectional view showing one embodiment of a film forming unit used for manufacturing a resistance layer laminate according to the present invention.
[Explanation of symbols]
REFERENCE SIGNS
B electrode B
C electrode C
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003173861A JP2004128458A (en) | 2002-08-07 | 2003-06-18 | Resistance-layer laminate and component using the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002229869 | 2002-08-07 | ||
JP2003173861A JP2004128458A (en) | 2002-08-07 | 2003-06-18 | Resistance-layer laminate and component using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004128458A true JP2004128458A (en) | 2004-04-22 |
Family
ID=32300881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003173861A Pending JP2004128458A (en) | 2002-08-07 | 2003-06-18 | Resistance-layer laminate and component using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004128458A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012064762A (en) * | 2010-09-16 | 2012-03-29 | Sumitomo Metal Mining Co Ltd | Resistance thin film element with copper conductor layer and method of manufacturing the same |
-
2003
- 2003-06-18 JP JP2003173861A patent/JP2004128458A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012064762A (en) * | 2010-09-16 | 2012-03-29 | Sumitomo Metal Mining Co Ltd | Resistance thin film element with copper conductor layer and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004071865A (en) | Resistive layer laminated material and component using the same | |
JP2004128460A (en) | Method of manufacturing resistance-layer laminate and method of manufacturing component using the same | |
KR100583666B1 (en) | High polymer plate and conductive plate connecting body, and part using the connecting body | |
JP2004128458A (en) | Resistance-layer laminate and component using the same | |
JP4276015B2 (en) | Sinking wiring board and manufacturing method thereof | |
JP3979647B2 (en) | Method for producing alloy layer laminate and method for producing component using alloy layer laminate | |
JP2004071866A (en) | Method of manufacturing resistive layer laminated material and method of manufacturing component using resistive layer laminated material | |
JP4117829B2 (en) | Method for producing conductive layer laminate and method for producing component using conductive layer laminate | |
JP4050943B2 (en) | Method for manufacturing resistance layer bonding material and method for manufacturing component using resistance layer bonding material | |
JP2004174901A (en) | Substrate layer-including laminated material and part using the same | |
JP2004243701A (en) | Alloy layer laminate and part using the same | |
JP2004090620A (en) | Manufacturing process for resistive layer joint and manufacturing process for component using the same | |
JP2004096081A (en) | Resistance layer joint body and component using resistance layer joint body | |
JP2003243794A (en) | Resistance plate laminated material and component using the same | |
JP3801929B2 (en) | Method for manufacturing resistance layer laminate and method for manufacturing component using resistance layer laminate | |
JP2004322614A (en) | Smooth laminate and component using it | |
JP2005324466A (en) | Low thermal expansion laminated material and part using it | |
JP2004322615A (en) | Smooth laminate manufacturing method and method for manufacturing component using it | |
JP2004042331A (en) | Resisting layer jointing material and component using the jointing material | |
JP2004174896A (en) | Mixed layer laminate and part using the same | |
JP2004174904A (en) | Method for manufacturing substrate layer-including laminated material and method for manufacturing part using the same | |
JP2004174899A (en) | Method for manufacturing mixed layer laminate and method for manufacturing part using the laminate | |
JP4059485B2 (en) | Conductive layer laminate and parts using conductive layer laminate | |
JP3857273B2 (en) | Resistance film laminate, resistance film laminate manufacturing method, component using resistance film laminate, and component manufacturing method using resistance film laminate | |
JP2003136626A (en) | Conductive layer-laminated material and part using the material |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060105 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070606 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071121 |