JP2004125596A - Abnormality detection device of battery pack - Google Patents

Abnormality detection device of battery pack Download PDF

Info

Publication number
JP2004125596A
JP2004125596A JP2002289734A JP2002289734A JP2004125596A JP 2004125596 A JP2004125596 A JP 2004125596A JP 2002289734 A JP2002289734 A JP 2002289734A JP 2002289734 A JP2002289734 A JP 2002289734A JP 2004125596 A JP2004125596 A JP 2004125596A
Authority
JP
Japan
Prior art keywords
cells
abnormality
abnormality detection
cell
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002289734A
Other languages
Japanese (ja)
Other versions
JP4147884B2 (en
Inventor
Makoto Iwashima
岩島　誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2002289734A priority Critical patent/JP4147884B2/en
Publication of JP2004125596A publication Critical patent/JP2004125596A/en
Application granted granted Critical
Publication of JP4147884B2 publication Critical patent/JP4147884B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Tests Of Electric Status Of Batteries (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress terminal voltage dispersion between each cell when an abnormality detection signal of a cell is outputted. <P>SOLUTION: When a signal for showing abnormality of cells s1-s4 is outputted from a battery protection IC 11 for four cells, a transistor Q1 is switched to the ON state, and thereby a current flows from a positive terminal of the cell s4 to a negative terminal of the cell s1. In this case, a transistor Q11 is switched to the ON state, and thereby a transistor Q12 is switched to the ON state. Hereby, a current can be made to flow also from the cells s5-s12. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、複数のセルを直列に接続して構成される組電池の異常を検出する装置に関する。
【０００２】
【従来の技術】
複数のセルを直列に接続して構成される組電池の過充電状態や過放電状態などの異常を検出する装置が知られている（例えば、特開平１１−３３２１１６号公報）。セルの過充電状態や過放電状態を検出するために、３〜４セル用の電池保護ＩＣを用いる場合には、組電池を構成するセル数が多ければ、複数の電池保護ＩＣが用いられる。複数の電池保護ＩＣから出力される異常検出信号は、電圧レベルが異なるために、電圧レベル変換回路にて電圧のレベル合わせが行われる。
【０００３】
【特許文献１】
特開平１１−３３２１１６号公報
【特許文献２】
特開平１１−１３６８７３号公報
【特許文献３】
特開平８−２９４２３８号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、電圧レベル変換回路に用いられる電源は、組電池を構成する一部のセルから供給されるので、異常検出信号が出力される時には、各セルに流れる電流が一様でなくなり、各セル間の端子電圧（容量）バラツキが増大するという問題があった。
【０００５】
本発明の目的は、セルの異常検出信号が出力された場合に、各セル間の端子電圧バラツキを抑える組電池の異常検出装置を提供することにある。
【０００６】
【課題を解決するための手段】
本発明による組電池の異常検出装置は、複数のセルを直列に接続して構成される組電池の異常を検出する装置であって、所定数のセルの異常を検出する複数の異常検出回路と、複数の異常検出回路ごとに設けられ、組電池を構成する複数のセルのうちの一部のセル（以下、電源構成セルと呼ぶ）を電源として、対応する異常検出回路から出力される信号の電圧レベルを変換する複数の電圧レベル変換回路と、異常検出回路から異常を示す信号が出力された時に、電源構成セル以外のセルからも電流が流れるように制御する制御回路とを備えることにより、上記目的を達成する。
【０００７】
【発明の効果】
本発明による組電池の異常検出装置によれば、組電池を構成する複数のセルのうちの所定数のセルの異常を検出する異常検出回路からセルの異常を示す信号が出力されたときに、電圧レベル変換回路の電源を構成しないセルからも電流が流れるようにすることにより、電圧レベル変換回路の電源を構成する一部のセルの電圧と、電源を構成しない他のセルの電圧との差が生じるのを抑制することができる。
【０００８】
【発明の実施の形態】
図１は、本発明による組電池の異常検出装置の一実施の形態の構成を示す図である。組電池１は、複数のセルｓ１〜ｓ１２を直列に接続して構成される。電池保護ＩＣ１１〜１３は、セルｓ１〜ｓ１２の過充電状態および過放電状態を検出する４セル用の回路である。電池保護ＩＣ１１〜１３の詳細な構成および動作について、電池保護ＩＣ１１を代表して、図２を用いて説明する。
【０００９】
図２は、電池保護ＩＣ１１の詳細な構成を示す図である。電池保護ＩＣ１１は、過充電検出回路ａ１〜ａ４と、過放電検出回路ｂ１〜ｂ４と、オア回路２１，２２，２３と、インバータＩＮＶとを備える。過充電検出回路ａ１〜ａ４は、各セルｓ１〜ｓ４ごとに設けられて、対応するセルの過充電状態を検出する。例えば、過充電検出回路ａ１は、セルｓ１の端子電圧と所定の過充電判定電圧とを比較することにより、セルｓ１の過充電状態を検出する。セルｓ１の端子電圧が所定の過充電判定電圧よりも高い場合には、過充電検出回路ａ１は、セルｓ１が過充電状態であることを示すＨレベルの信号を出力する。各過充電検出回路ａ１〜ａ４から出力される異常検出信号は、オア回路２１に入力される。
【００１０】
過放電検出回路ｂ１〜ｂ４は、各セルｓ１〜ｓ４ごとに設けられて、対応するセルの過放電状態を検出する。例えば、過放電検出回路ｂ１は、セルｓ１の端子電圧と所定の過放電判定電圧とを比較することにより、セルｓ１の過放電状態を検出する。セルｓ１の端子電圧が所定の過放電判定電圧よりも低い場合には、過放電検出回路ｂ１は、セルｓ１が過放電状態であることを示すＨレベルの信号を出力する。各過放電検出回路ｂ１〜ｂ４から出力される異常検出信号は、オア回路２２に出力される。
【００１１】
オア回路２１は、過充電検出回路ａ１〜ａ４から出力される信号の論理和を算出して、オア回路２３に出力する。従って、少なくとも１つの過充電検出回路ａ１〜ａ４から異常検出信号（Ｈレベル）が出力されると、オア回路２１からは、Ｈレベルの信号が出力される。オア回路２２は、過放電検出回路ｂ１〜ｂ４から出力される信号の論理和を算出して、オア回路２３に出力する。従って、少なくとも１つの過放電検出回路ｂ１〜ｂ４から異常検出信号（Ｈレベル）が出力されると、オア回路２２からは、Ｈレベルの信号が出力される。
【００１２】
オア回路２３は、オア回路２１とオア回路２２から出力される信号の論理和を算出する。オア回路２３で算出された論理和は、インバータＩＮＶを介して出力される。従って、少なくとも１つの過充電検出回路ａ１〜ａ４または過放電検出回路ｂ１〜ｂ４から、セルｓ１〜ｓ４の異常（過充電状態または過放電状態）を示すＨレベルの信号が出力されると、電池保護ＩＣ１１からは、インバータＩＮＶで反転されたＬレベルの信号が出力される。
【００１３】
図２では、電池保護ＩＣ１１の詳細な構成および動作について説明したが、他の電池保護ＩＣ１２，１３についても同様である。すなわち、セルｓ５〜ｓ８のうち、少なくとも１つのセルが過充電状態または過放電状態になると、電池保護ＩＣ１２からはＬレベルの信号が出力され、セルｓ９〜ｓ１２のうち、少なくとも１つのセルが過充電状態または過放電状態になると、電池保護ＩＣ１３からはＬレベルの信号が出力される。
【００１４】
電池保護ＩＣ１１から出力される異常検出信号は、ＰＮＰトランジスタＱ１を介して、オア回路３に入力される。ＰＮＰトランジスタＱ１のベース端子は、電池保護ＩＣ１１の出力端子と接続され、エミッタ端子はセルｓ４の正極端子と、コレクタ端子は、抵抗Ｒ１を介してセルｓ１の負極端子と接続されている。電池保護ＩＣ１１にてセルｓ１〜ｓ４のいずれかの過充電状態または過放電状態が検出されたときは、Ｌレベルの信号が出力されるので、エミッタ電圧がベース電圧より高くなり、ＰＮＰトランジスタＱ１はオンする。これにより、セルｓ４の正極端子から、ＰＮＰトランジスタＱ１と抵抗Ｒ１を介して、セルｓ１の負極端子に電流が流れるようになり、オア回路３には、セルの異常を示すＨレベルの信号が入力される。
【００１５】
同様に、電池保護ＩＣ１２にてセルｓ５〜ｓ８のいずれかの過充電状態または過放電状態が検出された時に、ＰＮＰトランジスタＱ２はオンする。これにより、セルｓ８の正極端子から、ＰＮＰトランジスタＱ２と抵抗Ｒ２を介して、セルｓ１の負極端子に電流が流れるようになり、オア回路３には、セルの異常を示すＨレベルの信号が入力される。また、電池保護ＩＣ１３にてセルｓ９〜ｓ１２のいずれかの過充電状態または過放電状態が検出された時に、ＰＮＰトランジスタＱ３はオンする。これにより、セルｓ１２の正極端子から、ＰＮＰトランジスタＱ３と抵抗Ｒ３を介して、セルｓ１の負極端子に電流が流れるようになり、オア回路３には、セルの異常を示すＨレベルの信号が入力される。
【００１６】
オア回路３は、入力された信号の論理和を算出して、充放電制御回路４に出力する。従って、いずれか１つの電池保護ＩＣ１１〜１３により、セルの過充電状態または過放電状態が検出されると、オア回路３から充放電制御回路にセルの異常を示すＨレベルの信号が入力される。充放電制御回路は、オア回路３からの信号に基づいて、組電池１の充放電を制御する。
【００１７】
上述したＰＮＰトランジスタＱ１と抵抗Ｒ１、ＰＮＰトランジスタＱ２と抵抗Ｒ２、および、ＰＮＰトランジスタＱ３と抵抗Ｒ３は、それぞれ電圧レベル変換回路として機能している。すなわち、電池保護ＩＣ１１〜１３から出力される異常検出信号の電圧レベルが異なるので、オア回路３に入力する異常検出信号の電圧レベルのレベル合わせを行っている。
【００１８】
ＮＰＮトランジスタＱ１１は、抵抗Ｒ１とともに、カレントミラー回路を構成している。ＮＰＮトランジスタＱ１１のエミッタ端子はセルｓ１の負極端子と接続されており、コレクタ端子は抵抗Ｒ１１を介して、セルｓ１２の正極端子と接続されている。また、ＮＰＮトランジスタＱ１１のベース端子は、ＰＮＰトランジスタＱ１のコレクタ端子と抵抗Ｒ１との間に接続されているので、トランジスタＱ１がオンすると、抵抗Ｒ１に電流が流れるため、ＮＰＮトランジスタＱ１１のベース電圧はエミッタ電圧より高くなり、トランジスタＱ１１もオンする。これにより、セルｓ１２の正極端子から抵抗Ｒ１１とトランジスタＱ１１とを介して、セルｓ１の負極端子に電流が流れる。
【００１９】
ＰＮＰトランジスタＱ１２は、抵抗Ｒ１１とともにカレントミラー回路を構成している。ＰＮＰトランジスタＱ１２のエミッタ端子はセルｓ１２の正極端子と接続され、コレクタ端子はトランジスタＱ１のエミッタ端子と接続されている。また、ベース端子は、トランジスタＱ１１のコレクタ端子と抵抗Ｒ１１との間に接続されている。トランジスタＱ１１がオフしているときは、トランジスタＱ１２もオフしているが、トランジスタＱ１１がオンすると、抵抗Ｒ１１に電流が流れるため、ＰＮＰトランジスタＱ１２のベース電圧は、エミッタ電圧より低くなる。これにより、ＰＮＰトランジスタＱ１２もオンする。
【００２０】
すなわち、トランジスタＱ１がオンすることにより、トランジスタＱ１１がオンし、トランジスタＱ１２がオンする。これにより、セルｓ４の正極端子からトランジスタＱ１と抵抗Ｒ１を介してセルｓ１の負極端子に電流が流れる回路と、セルｓ１２の正極端子からトランジスタＱ１２を介してセルｓ５の負極端子に電流が流れる回路とが生じる。ここで、上述した２つのカレントミラー回路のミラー比を共に１：１に設定することにより、２つの回路で流れる電流の大きさが同一となる。従って、図１に示す端子Ｃ１と端子Ｃ２との間で流れる電流が相殺されるので、セルｓ４の正極端子からセルｓ１の負極端子に流れていた電流と同一の大きさの電流が、セルｓ１２の正極端子から、トランジスタＱ１２，Ｑ１および抵抗Ｒ１を介して、セルｓ１の負極端子に流れることになる。
【００２１】
上述した一連の動作により、電池保護ＩＣ１１から異常検出信号が出力される際に、トランジスタＱ１と抵抗Ｒ１とから構成される電圧レベル変換回路の電源として用いられるセルｓ１〜ｓ４（電源構成セル）の電圧と、セルｓ５〜ｓ１２の電圧との電圧差を抑制することができる。
【００２２】
電圧レベル変換回路として機能するＰＮＰトランジスタＱ２と抵抗Ｒ２についても同じである。すなわち、ＮＰＮトランジスタＱ２１は、抵抗Ｒ２とともにカレントミラー回路を構成する。従って、トランジスタＱ２がオンすると、抵抗Ｒ２に電流が流れるため、ＮＰＮトランジスタＱ２１のベース電圧は、エミッタ電圧より高くなり、トランジスタＱ２１もオンし、セルｓ１２の正極端子から抵抗Ｒ２１とトランジスタＱ２１とを介して、セルｓ１の負極端子に電流が流れる。これにより、ＰＮＰトランジスタＱ２２のベース電圧は、エミッタ電圧より低くなるので、ＰＮＰトランジスタＱ２２もオンする。
【００２３】
すなわち、トランジスタＱ２がオンすることにより、トランジスタＱ２１がオンし、トランジスタＱ２２がオンする。これにより、セルｓ８の正極端子からトランジスタＱ２と抵抗Ｒ２を介してセルｓ１の負極端子に電流が流れる回路と、セルｓ１２の正極端子からトランジスタＱ２２を介してセルｓ９の負極端子に電流が流れる回路とが生じる。上述したように、抵抗Ｒ２とトランジスタＱ２１、および、抵抗Ｒ２１とトランジスタＱ２２に流れる電流の比、すなわち、カレントミラーのミラー比を共に１：１に設定しておけば、２つの回路で流れる電流の大きさが同一となるので、図１に示す端子Ｃ３と端子Ｃ４との間で流れる電流が相殺される。これにより、セルｓ８の正極端子からセルｓ１の負極端子に流れていた電流と同一の大きさの電流が、セルｓ１２の正極端子から、トランジスタＱ２２，Ｑ２および抵抗Ｒ２を介して、セルｓ１の負極端子に流れることになる。
【００２４】
上述した一連の動作により、電池保護ＩＣ１２から異常検出信号が出力される際に、トランジスタＱ２と抵抗Ｒ２とから構成される電圧レベル変換回路の電源として用いられるセルｓ１〜ｓ８（電源構成セル）の電圧と、電圧レベル変換回路の電源として機能していないセルｓ９〜ｓ１２の電圧との電圧差を抑制することができる。
【００２５】
ＰＮＰトランジスタＱ３と抵抗Ｒ３も電圧レベル変換回路として機能するが、抵抗Ｒ１に対応するトランジスタＱ１１の様なカレントミラー回路は設けられていない。ＰＮＰトランジスタＱ３と抵抗Ｒ３とから構成される電圧レベル変換回路の電源は、セルｓ１〜ｓ１２で構成されるため、電池保護ＩＣ１３から異常検出信号が出力された場合には、トランジスタＱ３がオンすることにより、セルｓ１２の正極端子からセルｓ１の負極端子に電流が流れる回路が形成される。すなわち、電池保護ＩＣ１３から異常検出信号が出力された場合に、各セルｓ１〜ｓ１２の間で電圧差が生じることはない。
【００２６】
図３は、本実施の形態における組電池の異常検出装置が備えているようなカレントミラートランジスタＱ１１，Ｑ２１，Ｑ１２，Ｑ２２等を備えていない組電池の異常検出装置の構成を示す図である。図１に示す組電池の異常検出装置を構成する要素と同一の構成要素については、同一の符合を付して詳細な説明は省略する。
【００２７】
４セル用の電池保護ＩＣ１１により、少なくとも１つのセルｓ１〜ｓ４の過充電状態または過放電状態が検出されると、Ｌレベルの信号が出力されるので、ＰＮＰトランジスタＱ１がオンする。同様に、電池保護ＩＣ１２により、少なくとも１つのセルｓ５〜ｓ８の過充電状態または過放電状態が検出されると、Ｌレベルの信号が出力されて、ＰＮＰトランジスタＱ２がオンし、電池保護ＩＣ１３により、少なくとも１つのセルｓ９〜ｓ１２の過充電状態または過放電状態が検出されると、Ｌレベルの信号が出力されて、ＰＮＰトランジスタＱ３がオンする。
【００２８】
図１に示す組電池の異常検出装置と同様に、ＰＮＰトランジスタＱ１と抵抗Ｒ１、ＰＮＰトランジスタＱ２と抵抗Ｒ２、および、ＰＮＰトランジスタＱ３と抵抗Ｒ３は、それぞれ電圧レベル変換回路として機能している。すなわち、オア回路３に入力する異常検出信号の電圧レベルのレベル合わせを行っている。従って、例えば、電池保護ＩＣ１１から異常検出信号が出力されると、セルｓ４の正極端子からトランジスタＱ１および抵抗Ｒ１を介して、セルｓ１の負極端子に電流が流れるので、セルｓ１〜ｓ４の電圧と、電流が流れないセルｓ５〜ｓ１２の電圧との間で差が生じることになる。
【００２９】
同様に、電池保護ＩＣ１２から異常検出信号が出力されると、トランジスタＱ２がオンすることにより、セルｓ８の正極端子からトランジスタＱ２および抵抗Ｒ２を介して、セルｓ１の負極端子に電流が流れるので、セルｓ１〜ｓ８の電圧と、電流が流れないセルｓ９〜ｓ１２の電圧との間で差が生じることになる。
【００３０】
これに対して、本実施の形態における組電池の異常検出装置によれば、例えば、トランジスタＱ１１，Ｑ１２および抵抗Ｒ１１を設けることにより、電池保護ＩＣ１１から異常検出信号が出力された場合でも、電圧レベル変換回路の電源として機能していないセルｓ５〜ｓ１２からも、セルｓ１〜ｓ４から供給される電流と同一の電流を引き出している。これにより、各セルｓ１〜ｓ１２間の電圧に差が生じることを抑制している。
【００３１】
また、電池保護ＩＣ１１〜１３から異常検出信号が出力された時に、電圧レベル変換回路の電源として機能していないセルからも電流を流すための手段として、抵抗Ｒ１に対するトランジスタＱ１１，Ｑ１２および抵抗Ｒ１１を備えるカレントミラー回路、抵抗Ｒ２に対するトランジスタＱ２１，Ｑ２２および抵抗Ｒ２１を備えるカレントミラー回路を設けた。これにより、簡易な方法により、電圧レベル変換回路の電源として機能していないセルからも電流を引き出すことができる。
【００３２】
本発明は、上述した一実施の形態に限定されることはない。例えば、電池保護ＩＣ１１から異常検出信号が出力された場合に、電圧レベル変換回路の電源として機能していないセルｓ５〜ｓ１２からも、セルｓ１〜ｓ４から供給される電流と同一の電流を引き出すために、抵抗Ｒ１とトランジスタＱ１１、および、抵抗Ｒ１１とトランジスタＱ１２に流れる電流の比を共に１：１とした。しかし、この電流比を例えば、１：０．１と０．１：１としても、同一の電流を引き出すことができる。
【００３３】
また、図３に示す回路における問題点、すなわち、電池保護ＩＣ１１，１２から異常検出信号が出力された時に、電流が流れるセルの電圧と、電流が全く流れないセルの電圧との間に差が生じることを鑑みると、電流が流れないセルから少しでも電流を引き出すことができれば、図３に示す回路の問題点は多少なりとも改善される。しかし、上述した一実施の形態のように、電圧レベル変換回路の電源として機能するセルから流れる電流と同一の電流を、電圧レベル変換回路の電源として機能していないセルから引き出す方法が最も効果を上げることができる。
【００３４】
さらに、電池保護ＩＣ１１〜１３から異常検出信号が出力された時に電圧レベル変換回路の電源として機能していないセルから電流を引き出す手段として、カレントミラー回路を用いたが、他の手段を用いるようにしてもよい。すなわち、本発明は、所定数のセルの異常を検出する電池保護ＩＣ１１〜１３からセルの異常を示す信号が出力された時に、異常検出信号の電圧レベルを変換する電圧レベル変換回路の電源を構成しないセルからも電流が流れるように制御するものである。すなわち、異常検出信号が出力されたときに、電圧レベル変換回路の電源として用いられるセルの電圧と、電圧レベル変換回路の電源として用いられないセルの電圧との電圧差が生じるのを抑制する装置であれば、本発明の技術的範囲に属する。
【００３５】
特許請求の範囲の構成要素と一実施の形態の構成要素との対応関係は次の通りである。すなわち、電池保護ＩＣ１１〜１３が異常検出回路を、トランジスタＱ１と抵抗Ｒ１、トランジスタＱ２と抵抗Ｒ２、および、トランジスタＱ３と抵抗Ｒ３が電圧レベル変換回路を、トランジスタＱ１１，Ｑ１２，Ｑ２１，Ｑ２２，抵抗Ｒ１１，Ｒ２１が制御回路を、トランジスタＱ１２，Ｑ２２がスイッチ回路をそれぞれ構成する。また、請求項５に記載されるトランジスタは、一実施の形態におけるトランジスタＱ１，Ｑ２，Ｑ３に対応する。なお、本発明の特徴的な機能を損なわない限り、各構成要素は上記構成に限定されるものではない。
【図面の簡単な説明】
【図１】本発明による組電池の異常検出装置の一実施の形態の構成を示す図
【図２】電池保護ＩＣの詳細な構成を示す図
【図３】一実施の形態における組電池の異常検出装置の効果を説明するための図
【符号の説明】
１…組電池、３，２１〜２３…オア回路、４…充放電制御回路、１１〜１３…電池保護ＩＣ、ｓ１〜ｓ１２…セル、ａ１〜ａ４…過充電検出回路、ｂ１〜ｂ４…過放電検出回路、Ｑ１，Ｑ２，Ｑ３，Ｑ１２，Ｑ２２…ＰＮＰトランジスタ、Ｑ１１，Ｑ２１…ＮＰＮトランジスタ、Ｒ１，Ｒ２，Ｒ３，Ｒ１１，Ｒ２１…抵抗、ＩＮＶ…インバータ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an apparatus for detecting an abnormality in a battery pack formed by connecting a plurality of cells in series.
[0002]
[Prior art]
2. Description of the Related Art There has been known an apparatus for detecting an abnormality such as an overcharged state or an overdischarged state of an assembled battery formed by connecting a plurality of cells in series (for example, JP-A-11-332116). When a battery protection IC for 3 to 4 cells is used to detect an overcharged state or an overdischarged state of a cell, a plurality of battery protection ICs are used if the number of cells constituting the assembled battery is large. Since the abnormality detection signals output from the plurality of battery protection ICs have different voltage levels, the voltage level conversion circuit adjusts the voltage levels.
[0003]
[Patent Document 1]
JP-A-11-332116 [Patent Document 2]
JP-A-11-136873 [Patent Document 3]
JP-A-8-294238
[Problems to be solved by the invention]
However, since the power used for the voltage level conversion circuit is supplied from some of the cells constituting the battery pack, when the abnormality detection signal is output, the current flowing through each cell becomes uneven, and the However, there is a problem that the terminal voltage (capacitance) variation increases.
[0005]
An object of the present invention is to provide a battery pack abnormality detection device that suppresses terminal voltage variation between cells when a cell abnormality detection signal is output.
[0006]
[Means for Solving the Problems]
An abnormality detection device for a battery pack according to the present invention is a device that detects abnormality of a battery assembly configured by connecting a plurality of cells in series, and includes a plurality of abnormality detection circuits that detect abnormality of a predetermined number of cells. , A plurality of cells (hereinafter, referred to as power supply constituent cells) of a plurality of cells constituting a battery pack provided as a power source for a signal output from a corresponding abnormality detection circuit. By providing a plurality of voltage level conversion circuits for converting voltage levels, and a control circuit for controlling a current to flow from cells other than the power supply configuration cells when a signal indicating an abnormality is output from the abnormality detection circuit, Achieve the above objectives.
[0007]
【The invention's effect】
According to the battery pack abnormality detection device of the present invention, when a signal indicating a cell abnormality is output from an abnormality detection circuit that detects abnormality of a predetermined number of cells among a plurality of cells constituting the battery assembly, By allowing current to flow from cells that do not form the power supply of the voltage level conversion circuit, the difference between the voltage of some cells that form the power supply of the voltage level conversion circuit and the voltage of other cells that do not form the power supply is obtained. Can be suppressed.
[0008]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 is a diagram showing a configuration of an embodiment of a battery pack abnormality detecting device according to the present invention. The assembled battery 1 is configured by connecting a plurality of cells s1 to s12 in series. The battery protection ICs 11 to 13 are four-cell circuits for detecting overcharged and overdischarged states of the cells s1 to s12. The detailed configuration and operation of the battery protection ICs 11 to 13 will be described with reference to FIG.
[0009]
FIG. 2 is a diagram illustrating a detailed configuration of the battery protection IC 11. The battery protection IC 11 includes overcharge detection circuits a1 to a4, overdischarge detection circuits b1 to b4, OR circuits 21, 22, 23, and an inverter INV. Overcharge detection circuits a1 to a4 are provided for each of the cells s1 to s4, and detect overcharge states of the corresponding cells. For example, the overcharge detection circuit a1 detects the overcharge state of the cell s1 by comparing the terminal voltage of the cell s1 with a predetermined overcharge determination voltage. When the terminal voltage of the cell s1 is higher than a predetermined overcharge determination voltage, the overcharge detection circuit a1 outputs an H-level signal indicating that the cell s1 is in an overcharged state. The abnormality detection signals output from the overcharge detection circuits a1 to a4 are input to the OR circuit 21.
[0010]
Overdischarge detection circuits b1 to b4 are provided for each of the cells s1 to s4, and detect overdischarge states of the corresponding cells. For example, the overdischarge detection circuit b1 detects the overdischarge state of the cell s1 by comparing the terminal voltage of the cell s1 with a predetermined overdischarge determination voltage. When the terminal voltage of the cell s1 is lower than the predetermined overdischarge determination voltage, the overdischarge detection circuit b1 outputs an H level signal indicating that the cell s1 is in an overdischarge state. The abnormality detection signals output from the overdischarge detection circuits b1 to b4 are output to the OR circuit 22.
[0011]
The OR circuit 21 calculates the logical sum of the signals output from the overcharge detection circuits a1 to a4, and outputs the result to the OR circuit 23. Therefore, when an abnormality detection signal (H level) is output from at least one of the overcharge detection circuits a1 to a4, an H level signal is output from the OR circuit 21. The OR circuit 22 calculates the logical sum of the signals output from the overdischarge detection circuits b1 to b4 and outputs the result to the OR circuit 23. Therefore, when an abnormality detection signal (H level) is output from at least one of the overdischarge detection circuits b1 to b4, an H level signal is output from the OR circuit 22.
[0012]
The OR circuit 23 calculates the logical sum of the signals output from the OR circuits 21 and 22. The logical sum calculated by the OR circuit 23 is output via the inverter INV. Therefore, when at least one of the overcharge detection circuits a1 to a4 or the overdischarge detection circuits b1 to b4 outputs an H-level signal indicating an abnormality (overcharge state or overdischarge state) of the cells s1 to s4, the battery The protection IC 11 outputs an L-level signal inverted by the inverter INV.
[0013]
Although the detailed configuration and operation of the battery protection IC 11 have been described with reference to FIG. 2, the same applies to the other battery protection ICs 12 and 13. That is, when at least one of the cells s5 to s8 is in an overcharged state or an overdischarged state, an L level signal is output from the battery protection IC 12, and at least one of the cells s9 to s12 is overcharged. When the battery enters the charged state or the overdischarged state, an L-level signal is output from the battery protection IC 13.
[0014]
The abnormality detection signal output from the battery protection IC 11 is input to the OR circuit 3 via the PNP transistor Q1. The base terminal of the PNP transistor Q1 is connected to the output terminal of the battery protection IC 11, the emitter terminal is connected to the positive terminal of the cell s4, and the collector terminal is connected to the negative terminal of the cell s1 via the resistor R1. When the battery protection IC 11 detects an overcharge state or an overdischarge state of any of the cells s1 to s4, an L level signal is output, so that the emitter voltage becomes higher than the base voltage, and the PNP transistor Q1 Turn on. As a result, current flows from the positive terminal of the cell s4 to the negative terminal of the cell s1 via the PNP transistor Q1 and the resistor R1, and an H-level signal indicating a cell abnormality is input to the OR circuit 3. Is done.
[0015]
Similarly, when the battery protection IC 12 detects an overcharge state or an overdischarge state of any of the cells s5 to s8, the PNP transistor Q2 turns on. As a result, a current flows from the positive terminal of the cell s8 to the negative terminal of the cell s1 via the PNP transistor Q2 and the resistor R2, and an H-level signal indicating a cell abnormality is input to the OR circuit 3. Is done. Further, when the battery protection IC 13 detects any overcharge state or overdischarge state of any of the cells s9 to s12, the PNP transistor Q3 turns on. As a result, current flows from the positive terminal of the cell s12 to the negative terminal of the cell s1 via the PNP transistor Q3 and the resistor R3, and an H-level signal indicating a cell abnormality is input to the OR circuit 3. Is done.
[0016]
The OR circuit 3 calculates the logical sum of the input signals and outputs the result to the charge / discharge control circuit 4. Therefore, when an overcharge state or an overdischarge state of a cell is detected by any one of the battery protection ICs 11 to 13, an H-level signal indicating an abnormality of the cell is input from the OR circuit 3 to the charge / discharge control circuit. . The charge / discharge control circuit controls the charge / discharge of the battery pack 1 based on the signal from the OR circuit 3.
[0017]
The PNP transistor Q1 and the resistor R1, the PNP transistor Q2 and the resistor R2, and the PNP transistor Q3 and the resistor R3 each function as a voltage level conversion circuit. That is, since the voltage levels of the abnormality detection signals output from the battery protection ICs 11 to 13 are different, the voltage levels of the abnormality detection signals input to the OR circuit 3 are adjusted.
[0018]
The NPN transistor Q11 forms a current mirror circuit together with the resistor R1. The emitter terminal of the NPN transistor Q11 is connected to the negative terminal of the cell s1, and the collector terminal is connected to the positive terminal of the cell s12 via the resistor R11. Further, since the base terminal of the NPN transistor Q11 is connected between the collector terminal of the PNP transistor Q1 and the resistor R1, when the transistor Q1 is turned on, a current flows through the resistor R1, so that the base voltage of the NPN transistor Q11 is The voltage becomes higher than the emitter voltage, and the transistor Q11 is also turned on. As a result, a current flows from the positive terminal of the cell s12 to the negative terminal of the cell s1 via the resistor R11 and the transistor Q11.
[0019]
The PNP transistor Q12 forms a current mirror circuit together with the resistor R11. The emitter terminal of the PNP transistor Q12 is connected to the positive terminal of the cell s12, and the collector terminal is connected to the emitter terminal of the transistor Q1. The base terminal is connected between the collector terminal of the transistor Q11 and the resistor R11. When the transistor Q11 is turned off, the transistor Q12 is also turned off. However, when the transistor Q11 is turned on, a current flows through the resistor R11, so that the base voltage of the PNP transistor Q12 becomes lower than the emitter voltage. As a result, the PNP transistor Q12 also turns on.
[0020]
That is, when the transistor Q1 turns on, the transistor Q11 turns on and the transistor Q12 turns on. Thus, a circuit in which a current flows from the positive terminal of the cell s4 to the negative terminal of the cell s1 via the transistor Q1 and the resistor R1, and a circuit in which a current flows from the positive terminal of the cell s12 to the negative terminal of the cell s5 via the transistor Q12. Occurs. Here, by setting the mirror ratios of the two current mirror circuits to 1: 1, the magnitudes of the currents flowing in the two circuits become the same. Therefore, the current flowing between the terminal C1 and the terminal C2 shown in FIG. 1 is cancelled, and the current having the same magnitude as the current flowing from the positive terminal of the cell s4 to the negative terminal of the cell s1 is reduced to the cell s12. From the positive terminal of the cell s1 to the negative terminal of the cell s1 via the transistors Q12 and Q1 and the resistor R1.
[0021]
By the above-described series of operations, when an abnormality detection signal is output from the battery protection IC 11, the cells s1 to s4 (power supply constituent cells) used as a power supply of the voltage level conversion circuit including the transistor Q1 and the resistor R1. The voltage difference between the voltage and the voltages of the cells s5 to s12 can be suppressed.
[0022]
The same applies to the PNP transistor Q2 functioning as a voltage level conversion circuit and the resistor R2. That is, the NPN transistor Q21 forms a current mirror circuit together with the resistor R2. Therefore, when the transistor Q2 turns on, a current flows through the resistor R2, so that the base voltage of the NPN transistor Q21 becomes higher than the emitter voltage, the transistor Q21 also turns on, and the positive electrode terminal of the cell s12 passes through the resistor R21 and the transistor Q21. Thus, a current flows through the negative electrode terminal of the cell s1. As a result, the base voltage of the PNP transistor Q22 becomes lower than the emitter voltage, so that the PNP transistor Q22 is also turned on.
[0023]
That is, when the transistor Q2 is turned on, the transistor Q21 is turned on, and the transistor Q22 is turned on. Thereby, a circuit in which a current flows from the positive terminal of the cell s8 to the negative terminal of the cell s1 via the transistor Q2 and the resistor R2, and a circuit in which a current flows from the positive terminal of the cell s12 to the negative terminal of the cell s9 via the transistor Q22. Occurs. As described above, if the ratio between the currents flowing through the resistor R2 and the transistor Q21 and the current flowing through the resistor R21 and the transistor Q22, that is, the mirror ratio of the current mirror is set to 1: 1, the current flowing through the two circuits is reduced. Since the magnitudes are the same, the current flowing between the terminals C3 and C4 shown in FIG. 1 is canceled. As a result, a current having the same magnitude as the current flowing from the positive terminal of the cell s8 to the negative terminal of the cell s1 flows from the positive terminal of the cell s12 via the transistors Q22 and Q2 and the resistor R2. It will flow to the terminal.
[0024]
By the above-described series of operations, when an abnormality detection signal is output from the battery protection IC 12, the cells s1 to s8 (power supply constituent cells) used as the power supply of the voltage level conversion circuit including the transistor Q2 and the resistor R2. The voltage difference between the voltage and the voltage of the cells s9 to s12 not functioning as the power supply of the voltage level conversion circuit can be suppressed.
[0025]
Although the PNP transistor Q3 and the resistor R3 also function as a voltage level conversion circuit, a current mirror circuit such as the transistor Q11 corresponding to the resistor R1 is not provided. Since the power supply of the voltage level conversion circuit composed of the PNP transistor Q3 and the resistor R3 is composed of the cells s1 to s12, when the battery protection IC 13 outputs an abnormality detection signal, the transistor Q3 is turned on. Thereby, a circuit in which a current flows from the positive terminal of the cell s12 to the negative terminal of the cell s1 is formed. That is, when an abnormality detection signal is output from the battery protection IC 13, a voltage difference does not occur between the cells s1 to s12.
[0026]
FIG. 3 is a diagram showing a configuration of a battery pack abnormality detecting device that does not include the current mirror transistors Q11, Q21, Q12, Q22, etc., as provided in the battery pack abnormality detecting device of the present embodiment. The same components as those constituting the abnormality detecting device for a battery pack shown in FIG. 1 are denoted by the same reference numerals, and detailed description is omitted.
[0027]
When the four-cell battery protection IC 11 detects an overcharge state or an overdischarge state of at least one of the cells s1 to s4, an L-level signal is output, and the PNP transistor Q1 turns on. Similarly, when the battery protection IC 12 detects an overcharge state or an overdischarge state of at least one of the cells s5 to s8, an L level signal is output, the PNP transistor Q2 is turned on, and the battery protection IC 13 When an overcharge state or an overdischarge state of at least one of the cells s9 to s12 is detected, an L-level signal is output and the PNP transistor Q3 turns on.
[0028]
Similarly to the abnormality detection device for a battery pack shown in FIG. 1, the PNP transistor Q1 and the resistor R1, the PNP transistor Q2 and the resistor R2, and the PNP transistor Q3 and the resistor R3 each function as a voltage level conversion circuit. That is, the voltage level of the abnormality detection signal input to the OR circuit 3 is adjusted. Therefore, for example, when an abnormality detection signal is output from the battery protection IC 11, a current flows from the positive terminal of the cell s4 to the negative terminal of the cell s1 via the transistor Q1 and the resistor R1, and the voltage of the cells s1 to s4 is reduced. Therefore, a difference occurs between the voltages of the cells s5 to s12 where no current flows.
[0029]
Similarly, when an abnormality detection signal is output from the battery protection IC 12, when the transistor Q2 is turned on, current flows from the positive terminal of the cell s8 to the negative terminal of the cell s1 via the transistor Q2 and the resistor R2. A difference occurs between the voltage of the cells s1 to s8 and the voltage of the cells s9 to s12 through which no current flows.
[0030]
On the other hand, according to the battery pack abnormality detection device of the present embodiment, for example, by providing the transistors Q11 and Q12 and the resistor R11, even when an abnormality detection signal is output from the battery protection IC 11, The same current as that supplied from the cells s1 to s4 is also drawn from the cells s5 to s12 that do not function as the power supply of the conversion circuit. This suppresses a difference in voltage between the cells s1 to s12.
[0031]
Further, when the abnormality detection signal is output from the battery protection ICs 11 to 13, the transistors Q11 and Q12 and the resistor R11 with respect to the resistor R1 are used as means for flowing current from a cell which does not function as a power supply of the voltage level conversion circuit. And a current mirror circuit including transistors Q21 and Q22 for the resistor R2 and a resistor R21. Thus, a current can be drawn from a cell that does not function as a power supply of the voltage level conversion circuit by a simple method.
[0032]
The present invention is not limited to the above embodiment. For example, when an abnormality detection signal is output from the battery protection IC 11, the same current as the current supplied from the cells s1 to s4 is drawn from the cells s5 to s12 that do not function as the power supply of the voltage level conversion circuit. In addition, the ratio of the current flowing through the resistor R1 to the transistor Q11 and the ratio of the current flowing through the resistor R11 to the transistor Q12 are both 1: 1. However, even if this current ratio is set to, for example, 1: 0.1 and 0.1: 1, the same current can be drawn.
[0033]
In addition, a problem in the circuit shown in FIG. 3, that is, when an abnormality detection signal is output from the battery protection ICs 11 and 12, the difference between the voltage of a cell through which current flows and the voltage of a cell through which no current flows at all is shown. In view of this, the problem of the circuit shown in FIG. 3 is somewhat alleviated if a small amount of current can be drawn from a cell through which no current flows. However, the most effective method is to extract the same current as the current flowing from the cell functioning as the power supply of the voltage level conversion circuit from the cell not functioning as the power supply of the voltage level conversion circuit as in the above-described embodiment. Can be raised.
[0034]
Furthermore, a current mirror circuit is used as a means for extracting a current from a cell that does not function as a power supply of the voltage level conversion circuit when an abnormality detection signal is output from the battery protection ICs 11 to 13, but other means may be used. You may. That is, the present invention configures a power supply of a voltage level conversion circuit that converts a voltage level of an abnormality detection signal when a signal indicating an abnormality of a cell is output from the battery protection ICs 11 to 13 that detect an abnormality of a predetermined number of cells. The control is performed so that the current also flows from the cells that do not. That is, a device that suppresses the occurrence of a voltage difference between a voltage of a cell used as a power supply of a voltage level conversion circuit and a voltage of a cell not used as a power supply of a voltage level conversion circuit when an abnormality detection signal is output. If so, it belongs to the technical scope of the present invention.
[0035]
The correspondence between the components of the claims and the components of the embodiment is as follows. That is, the battery protection ICs 11 to 13 function as an abnormality detection circuit, the transistor Q1 and the resistor R1, the transistor Q2 and the resistor R2, and the transistor Q3 and the resistor R3 as a voltage level conversion circuit, and the transistors Q11, Q12, Q21, Q22, and the resistor R11. , R21 constitute a control circuit, and transistors Q12, Q22 constitute a switch circuit. The transistor described in claim 5 corresponds to the transistors Q1, Q2, and Q3 in one embodiment. Note that each component is not limited to the above configuration as long as the characteristic functions of the present invention are not impaired.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of an embodiment of a battery pack abnormality detection device according to the present invention; FIG. 2 is a diagram showing a detailed configuration of a battery protection IC; FIG. Diagram for explaining the effect of the detection device [Description of reference numerals]
DESCRIPTION OF SYMBOLS 1 ... assembled battery, 3, 21-23 ... OR circuit, 4 ... charge / discharge control circuit, 11-13 ... battery protection IC, s1-s12 ... cell, a1-a4 ... overcharge detection circuit, b1-b4 ... overdischarge Detector circuit, Q1, Q2, Q3, Q12, Q22: PNP transistor, Q11, Q21: NPN transistor, R1, R2, R3, R11, R21: resistor, INV: inverter

Claims (6)

複数のセルを直列に接続して構成される組電池の異常を検出する装置において、
所定数のセルの異常を検出する複数の異常検出回路と、
前記複数の異常検出回路ごとに設けられ、前記組電池を構成する複数のセルのうちの一部のセル（以下、電源構成セルと呼ぶ）を電源として、対応する前記異常検出回路から出力される信号の電圧レベルを変換する複数の電圧レベル変換回路と、
前記異常検出回路から異常を示す信号が出力された時に、前記電源構成セル以外のセルからも電流が流れるように制御する制御回路とを備えることを特徴とする組電池の異常検出装置。In an apparatus for detecting an abnormality of a battery pack configured by connecting a plurality of cells in series,
A plurality of abnormality detection circuits for detecting an abnormality of a predetermined number of cells;
It is provided for each of the plurality of abnormality detection circuits, and is output from a corresponding one of the plurality of cells constituting the assembled battery (hereinafter, referred to as a power supply configuration cell) as a power supply from the corresponding abnormality detection circuit. A plurality of voltage level conversion circuits for converting a voltage level of a signal;
An abnormality detection device for an assembled battery, comprising: a control circuit that controls a current to flow from cells other than the power supply constituent cells when a signal indicating an abnormality is output from the abnormality detection circuit. 請求項１に記載の組電池の異常検出装置において、
前記電源構成セルは、前記組電池を構成する複数のセルのうちの最下位のセルから、前記異常検出回路に対応する所定数のセルのうちの最上位のセルまでで構成されることを特徴とする組電池の異常検出装置。The abnormality detection device for an assembled battery according to claim 1,
The power supply constituent cells are configured from a lowest order cell of a plurality of cells constituting the battery pack to an highest order cell of a predetermined number of cells corresponding to the abnormality detection circuit. An abnormality detection device for a battery pack. 請求項１または２に記載の組電池の異常検出装置において、
前記制御回路は、前記電源構成セルから流れる電流と同一の大きさの電流を前記電源構成セル以外のセルから流すように制御することを特徴とする組電池の異常検出装置。The abnormality detecting device for a battery pack according to claim 1 or 2,
The abnormality detecting device for a battery pack, wherein the control circuit controls so that a current having the same magnitude as a current flowing from the power supply constituent cells flows from cells other than the power supply constituent cells. 請求項２または３のいずれかに記載の組電池の異常検出装置において、
前記制御回路は、前記電源構成セル以外のセルのうちの最上位のセルと最下位のセルとの間に接続されるスイッチ回路を備え、前記異常検出回路から前記異常信号が出力されたときに、前記スイッチ回路をオンさせることを特徴とする組電池の異常検出装置。The abnormality detecting device for an assembled battery according to claim 2 or 3,
The control circuit includes a switch circuit connected between an uppermost cell and a lowermost cell of the cells other than the power supply configuration cell, and when the abnormality signal is output from the abnormality detection circuit. An abnormality detection device for an assembled battery, wherein the switching circuit is turned on. 請求項１〜４のいずれかに記載の組電池の異常検出装置において、
前記電圧レベル変換回路は、対応する前記異常検出回路から前記異常信号が出力された時にオンするトランジスタを少なくとも備え、
前記制御回路は、前記トランジスタに流れる電流に比例した電流が流れるカレントミラー回路を備えることにより、前記電源構成セル以外のセルからも電流を流すことを特徴とする組電池の異常検出装置。The apparatus for detecting abnormality of a battery pack according to any one of claims 1 to 4,
The voltage level conversion circuit includes at least a transistor that is turned on when the abnormality signal is output from the corresponding abnormality detection circuit,
The abnormality detecting device for an assembled battery, wherein the control circuit includes a current mirror circuit in which a current proportional to a current flowing in the transistor flows, so that current flows from cells other than the power supply configuration cell. 請求項１〜５のいずれかに記載の組電池の異常検出装置において、
前記異常検出回路は、前記所定数のセルの過充電状態および過放電状態のうちの少なくとも一方を検出することを特徴とする組電池の異常検出装置。The battery pack abnormality detection device according to any one of claims 1 to 5,
The abnormality detection device for an assembled battery, wherein the abnormality detection circuit detects at least one of an overcharged state and an overdischarged state of the predetermined number of cells.
JP2002289734A 2002-10-02 2002-10-02 Abnormality detection device for battery pack Expired - Fee Related JP4147884B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002289734A JP4147884B2 (en) 2002-10-02 2002-10-02 Abnormality detection device for battery pack

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002289734A JP4147884B2 (en) 2002-10-02 2002-10-02 Abnormality detection device for battery pack

Publications (2)

Publication Number Publication Date
JP2004125596A true JP2004125596A (en) 2004-04-22
JP4147884B2 JP4147884B2 (en) 2008-09-10

Family

ID=32281809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002289734A Expired - Fee Related JP4147884B2 (en) 2002-10-02 2002-10-02 Abnormality detection device for battery pack

Country Status (1)

Country Link
JP (1) JP4147884B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283918A (en) * 2009-06-02 2010-12-16 Mitsubishi Motors Corp Battery module of electric automobile
JP2011259520A (en) * 2010-06-04 2011-12-22 Seiko Instruments Inc Battery state monitoring circuit and battery device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283918A (en) * 2009-06-02 2010-12-16 Mitsubishi Motors Corp Battery module of electric automobile
JP2011259520A (en) * 2010-06-04 2011-12-22 Seiko Instruments Inc Battery state monitoring circuit and battery device

Also Published As

Publication number Publication date
JP4147884B2 (en) 2008-09-10

Similar Documents

Publication Publication Date Title
JP4598815B2 (en) Secondary battery charging circuit
US7893656B2 (en) Semiconductor integrated circuit device for monitoring cell voltages
JP5219486B2 (en) Pack battery
TWI448041B (en) Circuit and method for balancing battery cells
JPH07336905A (en) Charger for battery set
JP3270327B2 (en) Overcharge / discharge detection circuit
JP2011101449A (en) Protection circuit for secondary battery, and battery pack
KR20180072353A (en) Battery pack
JP5823098B2 (en) Cell balance system
JP3581428B2 (en) Rechargeable power supply
JP3939071B2 (en) Inspection method and connection circuit for circuits connected to multiple batteries
JP2004129439A (en) Voltage equalization device for backup power supply device
JP3780993B2 (en) Abnormality detection device for battery pack
JP4147884B2 (en) Abnormality detection device for battery pack
TWI431884B (en) Battery protection circuit and battery device
JP3838708B2 (en) Lithium ion power supply
JP3451768B2 (en) Rechargeable battery charge current bypass circuit
JP3278487B2 (en) Rechargeable power supply
JPH11258280A (en) Voltage detector for secondary battery and secondary battery device
JP2004304994A (en) Controller of battery pack
JP2004282960A (en) Capacity variation suppressing circuit
JP7237236B2 (en) Battery pack with multiple current paths
US11159028B2 (en) Battery control circuit, battery control device, and battery pack
JP3760764B2 (en) Voltage detection circuit
JP2000236631A (en) Battery charge control circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080616

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees