JP2004120468A

JP2004120468A - Input equalizer

Info

Publication number: JP2004120468A
Application number: JP2002282433A
Authority: JP
Inventors: Koichi Abe; 阿部　康一
Original assignee: Kawasaki Microelectronics Inc
Current assignee: Kawasaki Microelectronics Inc
Priority date: 2002-09-27
Filing date: 2002-09-27
Publication date: 2004-04-15

Abstract

<P>PROBLEM TO BE SOLVED: To provide an input equalizer which restoring a serially received signal through a transmission path having a lowpass filter characteristic into a signal that is almost equal to a signal transmitted from a transmitter even when the data rate of the signal is very high. <P>SOLUTION: This input equalizer is provided with: a highpass filter for making a signal of a high frequency component attenuated by the lowpass filter characteristic of the transmission path pass through; an amplifier for amplifying and outputting the signal of a high frequency component outputted from the highpass filter; an adder for adding a signal received by a receiver and the amplified and outputted signal of a high frequency component from an amplifier; and a comparator for comparing a signal outputted from the adder with a reference signal and restoring the signal into the signal that is almost equal to the signal transmitted from the transmitter. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、トランスミッタからシリアルに送信され、伝送路を介してレシーバでシリアルに受信された信号を、トランスミッタから伝送された信号とほぼ等しい信号に復元するインプットイコライザに関するものである。
【０００２】
【従来の技術】
図３は、従来のシリアル伝送装置の一例の構成概略図である。同図に示すシリアル伝送装置３０は、トランスミッタ１２と、伝送路１４と、レシーバ１６とを備えている。
【０００３】
トランスミッタ１２からは、例えば図４（ａ）の波形図に示す信号（デジタルデータ）がシリアルに送信される。
【０００４】
なお、図４（ａ）〜（ｄ）の信号波形図において、縦軸は信号の電圧を表し、横軸は信号の時間経過を表す。また、縦軸の中央部分は、信号の電圧が０Ｖであるゼロポイントである。信号波形が、このゼロポイントよりも上側にある場合はプラスの電圧であり、下側にある場合はマイナスの電圧である。また、図３には、図４（ａ）〜（ｄ）の波形図に対応する信号線に符号（ａ）〜（ｄ）を付してある。
【０００５】
伝送路１４は、一般的に所定のローパスフィルタ特性を持っている。従って、トランスミッタ１２から伝送路１４を介して送信される信号は、所定周波数（カットオフ周波数）以上の高周波成分の信号が減衰され、時間的に前後する信号間で干渉（ＩＳＩ：ＩｎｔｅｒＳｙｍｂｏｌ　Ｉｎｔｅｒｆａｃｅ　）を起こす。従って、レシーバ１６で受信された信号は、例えば図４（ｂ）に示すように、ゼロポイントをクロスしない信号を含む。
【０００６】
レシーバ１６は、伝送路１４を介してシリアルに受信された信号（図４（ｂ））を、トランスミッタ１２から送信された信号とほぼ等しい信号に復元するインプットイコライザ３２を備えている。このインプットイコライザ３２は、図３に示すように、３個のサンプルホールド回路３４と、３個のアンプ３６と、加算器３８と、コンパレータ４０とを備えている。レシーバ１６で受信された信号は加算器３８に入力される。
【０００７】
３個のサンプルホールド回路（Ｚ−１）３４は直列に接続されており、初段のサンプルホールド回路３４にはコンパレータ４０からの出力信号、すなわち既に復元済みの信号が入力される。このインプットイコライザ３２の場合、３個のサンプルホールド回路３４には、既に復元済みの３個前までの信号が保持される。なお、図示例では３個のサンプルホールド回路３４を用いているが、その個数は何ら限定されない。
【０００８】
また、各々のサンプルホールド回路３４からの出力信号、すなわち既に復元済みの３個前までの信号が各々対応するアンプ３６に入力され、各々のアンプ３６によって、所定の増幅率ａ１，ａ２，ａ３で重み付けが行われて増幅出力された信号が加算器３８に入力される。
【０００９】
加算器３８では、レシーバ１６で受信された現在の信号（図４（ｂ））から、各々のアンプ３６から増幅出力された復元済みの３個前までの信号が減算され、図４（ｃ）に示す信号波形が生成される。これにより、前述のＩＳＩが補償される。加算器３８からの出力信号（図４（ｃ））は、コンパレータ４０によって基準信号（ゼロポイント）と比較され、トランスミッタ１２から送信された信号（図４（ａ））とほぼ等しい信号（図４（ｄ））に復元される。
【００１０】
ここで、図３に示すシリアル伝送装置３０のレシーバ１６で用いられているインプットイコライザ３２において、サンプルホールド回路３４は、信号のデータレートと同じ周波数で動作させる必要がある。しかしながら、従来のインプットイコライザ３２では、信号のデータレートが高くなるにしたがって、高速動作するサンプルホールド回路３４を構成するのが非常に困難になるという問題があった。
【００１１】
【発明が解決しようとする課題】
本発明の目的は、前記従来技術に基づく問題点を解消し、信号のデータレートが非常に高い場合であっても、ローパスフィルタ特性を持つ伝送路を介してシリアルに受信された信号を、トランスミッタから送信された信号とほぼ等しい信号に復元することができるインプットイコライザを提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明は、トランスミッタからシリアルに送信され、ローパスフィルタ特性を持つ伝送路を介してレシーバでシリアルに受信された信号を、前記トランスミッタから送信された信号と概略等しい信号に復元するインプットイコライザであって、
前記レシーバで受信された信号のうち、前記伝送路のローパスフィルタ特性によって減衰された高周波成分の信号を通過させるハイパスフィルタと、このハイパスフィルタから出力される高周波成分の信号を増幅出力するアンプと、前記レシーバで受信された信号と前記アンプから増幅出力された高周波成分の信号とを加算する加算器と、この加算器から出力される信号と基準信号とを比較して、前記トランスミッタから送信された信号と概略等しい信号に復元するコンパレータとを備えていることを特徴とするインプットイコライザを提供するものである。
【００１３】
【発明の実施の形態】
以下に、添付の図面に示す好適実施形態に基づいて、本発明のインプットイコライザを詳細に説明する。
【００１４】
図１は、本発明のインプットイコライザを適用するシリアル伝送装置の一実施形態の構成概略図である。同図に示すシリアル伝送装置１０は、トランスミッタ１２と、伝送路１４と、レシーバ１６とを備えている。トランスミッタ１２とレシーバ１６とは伝送路１４を介してシリアルに接続されている。シリアル伝送装置１０では、トランスミッタ１２から伝送路１４を介してシリアルに送信されてくる信号がレシーバ１６でシリアルに受信される。
【００１５】
なお、図１に示すシリアル伝送装置１０は、図３に示すシリアル伝送装置３０と比べて、レシーバ１６の構造が異なるだけであるから、以下、レシーバ１６について説明する。
【００１６】
レシーバ１６は、伝送路１４を介してシリアルに受信された信号を、トランスミッタ１２から送信された信号とほぼ等しい信号に復元するインプットイコライザ１８を備えている。このインプットイコライザ１８は、加算器２０と、ハイパスフィルタ２２と、アンプ２４と、コンパレータ２６とを備えている。レシーバ１６で受信された信号は、加算器２０およびハイパスフィルタ２２の両方に入力される。
【００１７】
ハイパスフィルタ２２は、レシーバ１６で受信された信号のうち、伝送路１４のローパスフィルタ特性によって減衰された高周波成分の信号（伝送路１４のローパスフィルタ特性に依存したカットオフ周波数以上の高周波成分の信号）を通過させる。ハイパスフィルタ２２から出力された高周波成分の信号はアンプ２４に入力される。
【００１８】
アンプ２４は、ハイパスフィルタ２２から出力された高周波成分の信号を所定の増幅率ａ１で増幅出力する。アンプ２４によって増幅出力された高周波成分の信号は加算器２０に入力される。
【００１９】
加算器２０は、レシーバ１６で受信された信号とアンプ２４から増幅出力された高周波成分の信号とを加算する。加算器２０からの出力信号はコンパレータ２６に入力される。
【００２０】
コンパレータ２６は、加算器２０から出力された信号と基準信号（ゼロポイント）とを比較して、トランスミッタ１２から送信された信号とほぼ等しい信号に復元する。
【００２１】
なお、ハイパスフィルタ２２のカットオフ周波数は、伝送路１４のカットオフ周波数に応じて適宜調整するのが好ましい。また、アンプ２４の増幅率ａ１も伝送路１４による信号の減衰率に応じて適宜調整するのが好ましい。
【００２２】
次に、図２に示す信号波形図を参照しながら、図１に示すシリアル伝送装置１０の動作を説明する。
【００２３】
トランスミッタ１２からは、例えば図２（ａ）の波形図に示す信号（デジタルデータ）がシリアルに送信される。
【００２４】
なお、図４（ａ）〜（ｄ）の場合と同様に、図２（ａ）〜（ｅ）の信号波形図において、縦軸は信号の電圧を表し、横軸は信号の時間経過を表す。また、縦軸の中央部分は、信号の電圧が０Ｖであるゼロポイントである。信号波形が、このゼロポイントよりも上側にある場合はプラスの電圧であり、下側にある場合はマイナスの電圧である。また、図１には、図２（ａ）〜（ｅ）の波形図に対応する信号線に符号（ａ）〜（ｅ）を付してある。
【００２５】
従来技術の説明の欄で述べたように、伝送路１４は、所定のローパスフィルタ特性を持っている。従って、トランスミッタ１２から伝送路１４を介して送信されてくる信号は、所定周波数（カットオフ周波数）以上の高周波成分の信号が減衰され、時間的に前後する信号間で干渉（ＩＳＩ）を起こす。このため、レシーバ１６で受信された信号は、図２（ｂ）に示すように、ゼロポイントをクロスをしない信号を含む。
【００２６】
インプットイコライザ１８では、ハイパスフィルタ２２により、レシーバ１６で受信された信号（図２（ｂ））のうち、伝送路１４のローパスフィルタ特性によって減衰された高周波成分の信号が取り出され、アンプ２４によって、例えば図２（ｃ）に示すような高周波成分の信号波形が増幅出力される。
【００２７】
続いて、加算器２０により、レシーバ１６で受信された信号（図２（ｂ））とアンプ２４から増幅出力された信号（図２（ｃ））とが加算されて、図２（ｄ）に示す信号が生成される。図２（ｄ）に示すように、加算器２０から出力される信号は、全ての信号波形がゼロポイントを所定の一定時間以上クロスする信号であり、コンパレータ２６によって‘１’であるのか‘０’であるのかを識別可能である。
【００２８】
そして、コンパレータ２６により、加算器２０からの出力信号（図２（ｄ））が基準信号（ゼロポイント）と比較されて、トランスミッタ１２から送信された信号とほぼ等しい信号に復元され、図２（ｅ）に示す信号波形が得られる。コンパレータ２６では、信号が所定の一定時間以上ゼロポイントよりもプラス側である場合には‘１’であると識別し、マイナス側である場合には‘０’であると識別する。
【００２９】
このようにして、インプットイコライザ１８では、信号のデータレートが非常に高い場合であっても、ローパスフィルタ特性を持つ伝送路１４を介してレシーバ１６でシリアルに受信された信号を、トランスミッタ１２から送信された信号とほぼ等しい信号に復元することができる。また、インプットイコライザ１８は、サンプルホールド回路を使用していないので、信号のデータレートが非常に高くなった場合であっても高速動作が可能である。
【００３０】
本発明は、基本的に以上のようなものである。
以上、本発明のインプットイコライザについて詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【００３１】
【発明の効果】
以上詳細に説明した様に、本発明のインプットイコライザは、ハイパスフィルタにより、レシーバで受信された信号のうち、伝送路のローパスフィルタ特性によって減衰された高周波成分の信号を取り出し、取り出された高周波成分の信号をアンプによって増幅出力し、加算器により、レシーバで受信された信号とアンプから増幅出力された高周波成分の信号とを加算し、コンパレータにより、加算器から出力される信号と基準信号とを比較して、トランスミッタから送信された信号と概略等しい信号に復元するものである。
これにより、本発明のインプットイコライザによれば、信号のデータレートが非常に高い場合であっても、ローパスフィルタ特性を持つ伝送路を介してシリアルに受信された信号を、トランスミッタから送信された信号とほぼ等しい信号に復元することができる。
【図面の簡単な説明】
【図１】本発明のインプットイコライザを適用するシリアル伝送装置の一実施形態の構成概略図である。
【図２】（ａ）〜（ｅ）は、それぞれ図１に示すシリアル伝送装置の各信号線（ａ）〜（ｅ）における一実施形態の信号波形図である。
【図３】従来のシリアル伝送装置の一例の構成概略図である。
【図４】（ａ）〜（ｄ）は、それぞれ図３に示すシリアル伝送装置の各信号線（ａ）〜（ｄ）における一例の信号波形図である。
【符号の説明】
１０，３０　シリアル伝送装置
１２　トランスミッタ
１４　伝送路
１６　レシーバ
１８，３２　インプットイコライザ
２０，３８　加算器
２２　ハイパスフィルタ
２４，３６　アンプ
２６　コンパレータ
３４　サンプルホールド回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an input equalizer for restoring a signal transmitted serially from a transmitter and serially received by a receiver via a transmission path to a signal substantially equal to a signal transmitted from the transmitter.
[0002]
[Prior art]
FIG. 3 is a schematic configuration diagram of an example of a conventional serial transmission device. The serial transmission device 30 shown in FIG. 1 includes a transmitter 12, a transmission path 14, and a receiver 16.
[0003]
From the transmitter 12, for example, a signal (digital data) shown in the waveform diagram of FIG.
[0004]
In the signal waveform diagrams of FIGS. 4A to 4D, the vertical axis represents the voltage of the signal, and the horizontal axis represents the passage of time of the signal. The center of the vertical axis is the zero point where the voltage of the signal is 0V. When the signal waveform is above the zero point, the voltage is a positive voltage, and when the signal waveform is below the zero point, the voltage is a negative voltage. In FIG. 3, reference numerals (a) to (d) are assigned to signal lines corresponding to the waveform diagrams of FIGS. 4 (a) to 4 (d).
[0005]
The transmission path 14 generally has a predetermined low-pass filter characteristic. Therefore, in the signal transmitted from the transmitter 12 via the transmission line 14, a signal of a high-frequency component equal to or higher than a predetermined frequency (cutoff frequency) is attenuated, and interference (ISI: InterSymbol Interface) between signals that are temporally adjacent to each other is generated. Wake up. Therefore, the signal received by the receiver 16 includes a signal that does not cross the zero point, for example, as shown in FIG.
[0006]
The receiver 16 includes an input equalizer 32 that restores a signal (FIG. 4B) serially received via the transmission path 14 to a signal substantially equal to the signal transmitted from the transmitter 12. As shown in FIG. 3, the input equalizer 32 includes three sample and hold circuits 34, three amplifiers 36, an adder 38, and a comparator 40. The signal received by the receiver 16 is input to the adder 38.
[0007]
The three sample-and-hold circuits (Z-1) 34 are connected in series, and the output signal from the comparator 40, that is, the already restored signal is input to the first-stage sample-and-hold circuit 34. In the case of the input equalizer 32, the three sample-and-hold circuits 34 hold up to three previously restored signals. Although three sample and hold circuits 34 are used in the illustrated example, the number is not limited at all.
[0008]
Further, output signals from the respective sample-and-hold circuits 34, that is, three signals which have already been restored, are input to the corresponding amplifiers 36, respectively, and are output from the respective amplifiers 36 at predetermined amplification factors a1, a2, a3. The weighted and amplified output signal is input to the adder 38.
[0009]
The adder 38 subtracts up to three restored signals that have been amplified and output from the respective amplifiers 36 from the current signal (FIG. 4B) received by the receiver 16, and FIG. Is generated. Thereby, the above-mentioned ISI is compensated. The output signal from the adder 38 (FIG. 4C) is compared with a reference signal (zero point) by a comparator 40 and a signal (FIG. 4A) substantially equal to the signal transmitted from the transmitter 12 (FIG. 4A). (D)) is restored.
[0010]
Here, in the input equalizer 32 used in the receiver 16 of the serial transmission device 30 shown in FIG. 3, the sample and hold circuit 34 needs to operate at the same frequency as the signal data rate. However, the conventional input equalizer 32 has a problem that it becomes very difficult to configure the sample-and-hold circuit 34 that operates at high speed as the data rate of the signal increases.
[0011]
[Problems to be solved by the invention]
SUMMARY OF THE INVENTION An object of the present invention is to solve the problems based on the prior art, and to transmit a signal serially received via a transmission path having a low-pass filter characteristic to a transmitter even when the data rate of the signal is very high. It is an object of the present invention to provide an input equalizer that can restore a signal almost equal to the signal transmitted from the input equalizer.
[0012]
[Means for Solving the Problems]
In order to achieve the above object, the present invention relates to a signal transmitted serially from a transmitter and serially received by a receiver via a transmission path having a low-pass filter characteristic to a signal substantially equal to a signal transmitted from the transmitter. Input equalizer that restores the
Among the signals received by the receiver, a high-pass filter that passes a high-frequency component signal attenuated by the low-pass filter characteristic of the transmission path, and an amplifier that amplifies and outputs a high-frequency component signal output from the high-pass filter. An adder that adds the signal received by the receiver and the high-frequency component signal amplified and output from the amplifier, compares the signal output from the adder with a reference signal, and transmits the signal from the transmitter. An input equalizer characterized by comprising a comparator for restoring a signal to a signal substantially equal to the signal.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an input equalizer of the present invention will be described in detail based on a preferred embodiment shown in the accompanying drawings.
[0014]
FIG. 1 is a schematic configuration diagram of an embodiment of a serial transmission device to which an input equalizer of the present invention is applied. The serial transmission device 10 shown in FIG. 1 includes a transmitter 12, a transmission path 14, and a receiver 16. The transmitter 12 and the receiver 16 are serially connected via a transmission line 14. In the serial transmission device 10, a signal serially transmitted from the transmitter 12 via the transmission line 14 is serially received by the receiver 16.
[0015]
The serial transmission device 10 shown in FIG. 1 differs from the serial transmission device 30 shown in FIG. 3 only in the structure of the receiver 16, and therefore, the receiver 16 will be described below.
[0016]
The receiver 16 includes an input equalizer 18 for restoring a signal received serially via the transmission path 14 to a signal substantially equal to a signal transmitted from the transmitter 12. The input equalizer 18 includes an adder 20, a high-pass filter 22, an amplifier 24, and a comparator 26. The signal received by the receiver 16 is input to both the adder 20 and the high-pass filter 22.
[0017]
The high-pass filter 22 is a signal of a high-frequency component attenuated by the low-pass filter characteristic of the transmission path 14 (a signal of a high-frequency component equal to or higher than a cut-off frequency dependent on the low-pass filter characteristic of the transmission path 14) among the signals received by the receiver 16. ). The high-frequency component signal output from the high-pass filter 22 is input to the amplifier 24.
[0018]
The amplifier 24 amplifies and outputs the high-frequency component signal output from the high-pass filter 22 at a predetermined amplification factor a1. The high-frequency component signal amplified and output by the amplifier 24 is input to the adder 20.
[0019]
The adder 20 adds the signal received by the receiver 16 and the signal of the high-frequency component amplified and output from the amplifier 24. The output signal from the adder 20 is input to the comparator 26.
[0020]
Comparator 26 compares the signal output from adder 20 with a reference signal (zero point) to restore the signal to a signal substantially equal to the signal transmitted from transmitter 12.
[0021]
It is preferable that the cutoff frequency of the high-pass filter 22 is appropriately adjusted according to the cutoff frequency of the transmission path 14. Also, it is preferable that the amplification factor a1 of the amplifier 24 is appropriately adjusted according to the signal attenuation factor due to the transmission path 14.
[0022]
Next, the operation of the serial transmission device 10 shown in FIG. 1 will be described with reference to a signal waveform diagram shown in FIG.
[0023]
From the transmitter 12, for example, a signal (digital data) shown in the waveform diagram of FIG.
[0024]
4A to 4D, in the signal waveform diagrams of FIGS. 2A to 2E, the vertical axis represents the voltage of the signal, and the horizontal axis represents the time lapse of the signal. . The center of the vertical axis is the zero point where the voltage of the signal is 0V. When the signal waveform is above the zero point, the voltage is a positive voltage, and when the signal waveform is below the zero point, the voltage is a negative voltage. In FIG. 1, reference numerals (a) to (e) are assigned to signal lines corresponding to the waveform diagrams of FIGS. 2 (a) to 2 (e).
[0025]
As described in the description of the related art, the transmission path 14 has a predetermined low-pass filter characteristic. Therefore, in a signal transmitted from the transmitter 12 via the transmission line 14, a signal of a high frequency component equal to or higher than a predetermined frequency (cutoff frequency) is attenuated, and interference (ISI) occurs between signals that are temporally adjacent to each other. For this reason, the signal received by the receiver 16 includes a signal that does not cross the zero point, as shown in FIG.
[0026]
In the input equalizer 18, the high-pass filter 22 extracts a high-frequency component signal attenuated by the low-pass filter characteristic of the transmission path 14 from the signal received by the receiver 16 (FIG. 2B). For example, a signal waveform of a high-frequency component as shown in FIG. 2C is amplified and output.
[0027]
Subsequently, the signal received by the receiver 16 (FIG. 2B) and the signal amplified and output from the amplifier 24 (FIG. 2C) are added by the adder 20, and the result is added to FIG. The signal shown is generated. As shown in FIG. 2D, the signal output from the adder 20 is a signal in which all the signal waveforms cross the zero point for a predetermined time or more, and the comparator 26 outputs “1” or “0”. '.
[0028]
Then, the output signal (FIG. 2D) from the adder 20 is compared with the reference signal (zero point) by the comparator 26 and restored to a signal substantially equal to the signal transmitted from the transmitter 12, and FIG. The signal waveform shown in e) is obtained. The comparator 26 determines that the signal is “1” when the signal is on the plus side of the zero point for a predetermined time or more, and that it is “0” when the signal is on the minus side.
[0029]
In this manner, the input equalizer 18 transmits the signal serially received by the receiver 16 via the transmission path 14 having the low-pass filter characteristic from the transmitter 12 even if the data rate of the signal is extremely high. It can be restored to a signal substantially equal to the signal obtained. Further, since the input equalizer 18 does not use a sample-and-hold circuit, high-speed operation is possible even when the signal data rate becomes extremely high.
[0030]
The present invention is basically as described above.
As described above, the input equalizer of the present invention has been described in detail. However, the present invention is not limited to the above-described embodiment, and various improvements and modifications may be made without departing from the gist of the present invention. .
[0031]
【The invention's effect】
As described in detail above, the input equalizer of the present invention uses the high-pass filter to extract the high-frequency component signal attenuated by the low-pass filter characteristic of the transmission path from the signal received by the receiver, and extracts the extracted high-frequency component. The amplified signal is amplified by an amplifier, the adder adds the signal received by the receiver to the signal of the high-frequency component amplified and output from the amplifier, and the comparator outputs the signal output from the adder and the reference signal. In comparison, the signal is restored to a signal substantially equal to the signal transmitted from the transmitter.
Thereby, according to the input equalizer of the present invention, even when the data rate of the signal is very high, the signal received serially through the transmission path having the low-pass filter characteristic can be transmitted to the signal transmitted from the transmitter. Can be restored to a signal substantially equal to.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram of an embodiment of a serial transmission device to which an input equalizer of the present invention is applied.
2 (a) to 2 (e) are signal waveform diagrams of an embodiment on each signal line (a) to (e) of the serial transmission device shown in FIG. 1, respectively.
FIG. 3 is a schematic configuration diagram of an example of a conventional serial transmission device.
4 (a) to 4 (d) are signal waveform diagrams of one example on each signal line (a) to (d) of the serial transmission device shown in FIG. 3, respectively.
[Explanation of symbols]
10, 30 Serial transmission device 12 Transmitter 14 Transmission line 16 Receiver 18, 32 Input equalizer 20, 38 Adder 22 High-pass filter 24, 36 Amplifier 26 Comparator 34 Sample-hold circuit

Claims

An input equalizer that is serially transmitted from the transmitter and restores a signal serially received by the receiver via a transmission path having a low-pass filter characteristic to a signal substantially equal to the signal transmitted from the transmitter,
Among the signals received by the receiver, a high-pass filter that passes a high-frequency component signal attenuated by the low-pass filter characteristic of the transmission path, and an amplifier that amplifies and outputs a high-frequency component signal output from the high-pass filter. An adder that adds the signal received by the receiver and the high-frequency component signal amplified and output from the amplifier, compares the signal output from the adder with a reference signal, and transmits the signal from the transmitter. An input equalizer, comprising: a comparator for restoring the signal to a signal substantially equal to the signal.