KR100667180B1 - Signal forwarding apparatus of removing noise in signal - Google Patents

Signal forwarding apparatus of removing noise in signal Download PDF

Info

Publication number
KR100667180B1
KR100667180B1 KR1020040104460A KR20040104460A KR100667180B1 KR 100667180 B1 KR100667180 B1 KR 100667180B1 KR 1020040104460 A KR1020040104460 A KR 1020040104460A KR 20040104460 A KR20040104460 A KR 20040104460A KR 100667180 B1 KR100667180 B1 KR 100667180B1
Authority
KR
South Korea
Prior art keywords
signal
output
voltage
noise
resistor
Prior art date
Application number
KR1020040104460A
Other languages
Korean (ko)
Other versions
KR20060065352A (en
Inventor
이석진
조승권
문영진
박철
오정훈
서민식
김영일
Original Assignee
한국전자통신연구원
에스케이 텔레콤주식회사
주식회사 케이티프리텔
삼성전자주식회사
하나로텔레콤 주식회사
주식회사 케이티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원, 에스케이 텔레콤주식회사, 주식회사 케이티프리텔, 삼성전자주식회사, 하나로텔레콤 주식회사, 주식회사 케이티 filed Critical 한국전자통신연구원
Priority to KR1020040104460A priority Critical patent/KR100667180B1/en
Publication of KR20060065352A publication Critical patent/KR20060065352A/en
Application granted granted Critical
Publication of KR100667180B1 publication Critical patent/KR100667180B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 전달 신호의 잡음 제거가 용이한 신호 전달 장치에 관한 것이다. The present invention relates to a signal transmission device that facilitates noise cancellation of a transmission signal.

본 발명은 고속 전자 회로에서 디지털신호가 전자 부품 실장 보드 내부의 부품간에 또는 전자부품 실장 보드간에 전달될 때 잡음의 영향으로 인한 지터의 발생이 커지지 않도록 하기 위한 것이다. 이를 위하여, 신호를 수신하여 증폭하는 차동 증폭 비교부와, 잡음의 영향을 줄이기 위해 히스테리시스 특성을 만들어주는 정궤환부를 포함한다. 또한 신호의 전달 방법으로 차동신호 방식을 사용치 않기 때문에 차동신호 방식보다 신호선이 적어서 취급이 간단하면서도 용이하게 잡음을 제거할 수 있다.The present invention is intended to prevent the occurrence of jitter due to the influence of noise when a digital signal is transmitted between components within an electronic component mounting board or between electronic component mounting boards in a high speed electronic circuit. To this end, it includes a differential amplification comparison unit for receiving and amplifying a signal, and a positive feedback unit for creating a hysteresis characteristic to reduce the influence of noise. In addition, since the signal transmission method does not use a differential signal method, the signal line is smaller than that of the differential signal method, thereby simplifying handling and removing noise.

잡음제거, 신호전달, 히스테리시스, PLLNoise Rejection, Signal Transmitting, Hysteresis, PLL

Description

전달 신호의 잡음 제거가 용이한 신호 전달 장치{signal forwarding apparatus of removing noise in signal}Signal forwarding apparatus of removing noise in signal

도 1은 일반적인 차동 신호의 파형도이다. 1 is a waveform diagram of a general differential signal.

도 2는 일반적인 고속 클락 신호 전송에서 사용되는 송수신기의 구조를 나타낸 예시도이다.2 is an exemplary view showing the structure of a transceiver used in a general fast clock signal transmission.

도 3은 송신 신호가 왜곡되는 과정을 나타낸 도이다. 3 is a diagram illustrating a process in which a transmission signal is distorted.

도 4a 및 도 4b는 송신 신호의 왜곡 상태를 예시한 파형도이다.4A and 4B are waveform diagrams illustrating a distortion state of a transmission signal.

도 5는 디지털 신호의 잡음 신호의 개념을 나타낸 도이다. 5 is a diagram illustrating a concept of a noise signal of a digital signal.

도 6은 신호의 지터 발생 범위를 나타낸 도이다. 6 is a diagram illustrating jitter generation range of a signal.

도 7은 본 발명의 실시 예에 따른 신호 전달 장치의 구조도이다. 7 is a structural diagram of a signal transmission device according to an embodiment of the present invention.

도 8은 도 7에 도시된 차동 증폭 비교부의 회로도이다.FIG. 8 is a circuit diagram of the differential amplifying comparison unit shown in FIG. 7.

본 발명은 신호 전달 장치에 관한 것으로, 더욱 상세하게 말하자면, 각종 전자회로 또는 기판에서 각 부품간의 고속 신호 전달시 양호한 신호 수신 및 배분이 가능하도록 하는 신호 전달 장치에 관한 것이다. The present invention relates to a signal transmission device, and more particularly, to a signal transmission device that enables a good signal reception and distribution in high-speed signal transmission between each component in various electronic circuits or substrates.

최근 컴퓨터나 정보 처리 기기를 구성하는 부품의 성능이 향상되고 있다. 이런 부품 사이의 신호 전송 속도를 향상시키지 않으면 시스템의 성능을 향상시키기 곤란한 양상으로 전개되고 있다. 칩 사이나 전자 회로기판간의 신호 전송뿐만 아니라, 주변 장치와 칩 사이의 신호 전송 속도의 한계는 시스템 전체의 성능을 제한하는 요소가 되고 있다. In recent years, the performance of components constituting computers and information processing devices has been improved. Without improving the signal transmission speed between these components, it is difficult to improve the performance of the system. In addition to signal transmission between chips and electronic circuit boards, the limitation of the signal transmission speed between peripheral devices and chips is limiting the performance of the entire system.

일반적으로, 메모리 소자와 메모리 컨트롤러간의 데이터 전송과 같이 클락 주파수와 동기하여 데이터를 전송하는 I/O 인터페이스 방식에서는, 버스의 부하가 커지고 전송 주파수가 빨라짐에 따라 클락과 데이터가 정확한 시간적 동기를 이루는 것이 매우 중요하다. In general, in an I / O interface method in which data is transmitted in synchronization with a clock frequency, such as data transfer between a memory device and a memory controller, as the load on the bus increases and the transmission frequency increases, the clock and the data are in accurate time synchronization. very important.

즉, 데이터가 클락의 에지 혹은 센터에 정확히 위치되도록 하기 위해, 데이터를 전송하는 각 구성요소의 클락은 데이터가 버스에 실리는데 걸리는 시간으로 역보상되어야 한다. 이 기능은 PLL(Phase Locked Loop)이나 DLL(Delay Locked Loop)을 통해서 이루어져왔다. In other words, to ensure that the data is correctly located at the edge or center of the clock, the clock of each component that transmits the data must be back compensated with the time it takes for the data to be loaded on the bus. This function has been achieved through PLL (Phase Locked Loop) or DLL (Delay Locked Loop).

전자 회로 기판에서 부품간에 신호가 전달될 때 안정성이 보장되어야 한다. 이때의 안정성은 전원 잡음으로부터의 부품 동작의 안정성과 신호의 전달 과정에서 선로 상의 왜곡 또는 유입 잡음으로부터의 안정성을 의미한다. Stability must be ensured when signals are passed between components in an electronic circuit board. In this case, the stability refers to the stability of component operation from power supply noise and to the distortion or inflow noise on the line during signal transmission.

그러나 부품간에 신호가 전달될 때 잡음 등에 의하여 신호 왜곡이 발생하며, 특히 고속으로 신호를 멀리 전달하는 경우에는 왜곡의 정도가 더욱 심하게 발생한다. However, when a signal is transmitted between components, signal distortion occurs due to noise. In particular, when a signal is transmitted far away at a high speed, the degree of distortion occurs more severely.

종래에는 이러한 왜곡 발생을 방지하기 위하여, 고속으로 신호를 멀리 전달 할 경우, 송신기와 수신기 사이에 동축 케이블이나 쉴딩 케이블을 사용하였으며, 이 경우 쉴딩 부분을 신호선의 영전위로 활용할 수 있다. 이렇게 할 경우 신호선의 안정성은 향상되지만, 전자 회로 기판 내부와 같이 근거리에서는 케이블을 사용하지 않으므로, 근거리 전달시에 발생되는 신호의 왜곡을 제거할 수 없다.Conventionally, in order to prevent such distortion, a coaxial cable or a shielding cable is used between the transmitter and the receiver when the signal is transmitted away at a high speed. In this case, the shielding part may be used as the zero potential of the signal line. In this case, the stability of the signal line is improved. However, since the cable is not used at a short distance as in the electronic circuit board, it is not possible to eliminate the distortion of the signal generated at the short distance transmission.

그래서 동축케이블 없이 이러한 잡음을 제거하기 위해서, 종래에는 차동 신호 방식을 사용하여 신호를 송신하였다. 차동 신호 방식(LVDS: low voltage diffierntial voltage)은 두 개의 신호선에 서로 반전된 신호를 전송하여 전원의 커먼 모드 잡음과 전송 선로 상에서 잡음 유입을 감쇠시키는 방법이다. 도 1은 일반적인 차동 신호를 나타낸 파형도이다. Therefore, in order to remove such noise without a coaxial cable, a signal is conventionally transmitted using a differential signaling method. Low voltage diffierntial voltage (LVDS) is a method of attenuating the common mode noise of a power supply and the noise inflow on a transmission line by transmitting inverted signals to two signal lines. 1 is a waveform diagram illustrating a general differential signal.

그러나 이 방법은 차동 신호 송신기에서 정확한 반전 신호 발생을 보장해야 하며, 또한 전달 과정에서 두개의 신호가 동일 환경속의 전달 경로를 거치도록 해야 한다. 이를 만족하지 못하는 경우에는 오히려 잡음의 발생이 커지는 문제가 있다. 또한 차동 신호 한쌍이 수신단에 도착했을 때 차동신호간의 위상 불일치가 발생한다면 신호가 손실되는 문제가 있다. 실험 사례를 보면 차동 신호의 위상이 2% 정도 불일치하는 경우 신호의 이득이 2dB 정도 손실되고, 클락의 지터를 발생시킨다. However, this method must ensure accurate inversion signal generation in the differential signal transmitter, and also ensure that two signals pass through the same path in the same environment during the transfer. If this is not satisfied, there is a problem that the generation of noise rather large. In addition, when a pair of differential signals arrive at the receiver, if a phase mismatch occurs between the differential signals, there is a problem in that the signals are lost. Experimental examples show that a 2% mismatch in the phase of a differential signal causes a 2dB loss in signal gain and jitter in the clock.

이와 같이 전달되는 신호의 왜곡을 방지하기 위하여 차동 신호 방식을사용하는 경우에는, 차동 신호 선로에 포함된 부품 쌍의 특성이 동일하도록 처리되어야 하지만, 이를 정확히 구현하기가 쉽지 않다. 즉, 차동신호선을 사용할 경우 두 개의 반전신호로 송수신하기 위해서, 원래의 신호와 반전 신호를 쌍으로 취급하여 신 호의 발생, 전달, 수신하는 기능들을 밸런스에 맞게 처리해야 하는 번거로움을 갖고 있다. In the case of using the differential signaling method to prevent the distortion of the signal transmitted as described above, the characteristics of the pair of components included in the differential signal line should be processed to be the same, but it is not easy to accurately implement this. That is, when using differential signal lines, in order to transmit / receive two inverted signals, the original signal and the inverted signal are treated as pairs, and thus, the function of generating, transmitting, and receiving signals in a balanced manner is required.

그러므로 본 발명이 이루고자 하는 기술적 과제는 신호를 전달할 때 신호가 안정적으로 송수신되도록 하는데 있다. Therefore, the technical problem to be achieved by the present invention is to ensure that the signal is transmitted and received stably when transmitting the signal.

또한 본 발명이 이루고자 하는 기술적 과제는 차동 신호 전달 방법을 사용하지 않고 단일 신호선을 통하여 신호를 전달하면서도 안정적으로 전달하는데 있다. In addition, the technical problem to be achieved by the present invention is to provide a stable transmission while transmitting a signal through a single signal line without using a differential signal transmission method.

이러한 기술적 과제를 달성하기 위한, 본 발명의 특징에 따른 신호 전달 장치는 인가되는 신호를 전기 회로 기판 상의 소정 부품으로 전달하는 신호 전달 장치에서, 단일 신호선을 통하여 인가되는 상기 수신 신호를 입력으로 하고, 입력되는 신호의 전압과 기준 전압을 비교하여 그 차이에 따라 레벨이 가변되는 신호를 출력하며, 상기 출력 신호에서 설정된 히스테리스 전압 이하의 잡음을 제거하여 출력하는 차동 증폭 비교부; 상기 차동 증폭 비교부에 직렬로 연결되어, 상기 차동 증폭 비교부에서 출력되는 신호의 위상을 동기시켜 출력하는 PLL(Phase Locked Loop); 및 상기 차동 증폭 비교부에서 출력되는 신호와 PLL에서 출력되는 신호를 선택하여 전기 회로 기판 상의 소정 부품으로 전달하는 멀티플렉서를 포함한다.In order to achieve the above technical problem, a signal transmission device according to a feature of the present invention is a signal transmission device for transmitting an applied signal to a predetermined component on an electric circuit board, the input signal is applied via a single signal line, A differential amplifying comparison unit for comparing a voltage of the input signal with a reference voltage and outputting a signal whose level is changed according to the difference, and removing and outputting noise below a hysteresis voltage set from the output signal; A PLL (Phase Locked Loop) connected in series with the differential amplifying comparator, for synchronizing and outputting a phase of a signal output from the differential amplifying comparator; And a multiplexer that selects a signal output from the differential amplifying comparison unit and a signal output from the PLL and transfers the signal to a predetermined component on the electric circuit board.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

본 발명은 전자 회로 기판에서 신호를 안정적으로 전달하고자 하며, 특히, 복수개의 LSI(large scale integrated circuit)칩 사이, 회로 블록 사이, 전자 회로 기판 사이 등에서의 신호 전송을 고속으로 행하는 경우, 신호 전송을 고비트 전송률로 행하기 위해서 이용하는 클록과 같은 고속 신호를 안정적으로 전달하기 위한 것이다. The present invention seeks to stably transmit signals in an electronic circuit board. In particular, the present invention provides signal transmission between a plurality of large scale integrated circuit (LSI) chips, circuit blocks, and electronic circuit boards at high speed. This is for stably delivering a high speed signal such as a clock used to perform at a high bit rate.

일반적으로 송신 장치에서 송신된 신호는 전달 과정에서 왜곡되어 수신 장치에서 수신된 신호는 왜곡 성분을 포함하게 된다. 도 2는 일반적인 고속 클락 신호 전송에서 사용되는 송수신기의 구조를 나타낸 예시도이다. 도 2에 도시된 바와 같은 송신기에서 송신된 신호는 전달 경로에서 유입된 잡음이나 왜곡(distortion)에 의하여, 도 3에 도시된 바와 같이 수신기측에서는 왜곡된 파형을 가지는 신호를 수신하게 된다. 도 3은 송신 신호가 왜곡되는 과정을 나타낸 도이며, 도 4a 및 도 4b는 송신 신호의 왜곡 상태를 예시한 파형도이다. 도 4a 보다 도 4b가 왜곡이 더 심해진 경우를 나타낸다. In general, a signal transmitted from a transmitting device is distorted during a transmission process, so that a signal received from a receiving device includes a distortion component. 2 is an exemplary view showing the structure of a transceiver used in a general fast clock signal transmission. As shown in FIG. 3, a signal transmitted from a transmitter as shown in FIG. 2 receives a signal having a distorted waveform at the receiver side due to noise or distortion introduced from a transmission path. 3 is a diagram illustrating a process of distorting a transmission signal, and FIGS. 4A and 4B are waveform diagrams illustrating a distortion state of a transmission signal. 4B illustrates a case in which distortion becomes more severe than in FIG. 4A.

왜곡된 신호의 파형을 확대해 보면 도 5와 같은 파형을 생각해 볼 수 있다. 도 5는 디지털 신호의 잡음 신호의 개념을 나타낸 도이다. 도 5에 도시된 바와 같은 파형을 가지는 신호를 수신기에서 인지할 때, 잡음의 영향으로 인해서 샘플링 지점이 매우 유동적이게 된다. 이러한 이유로 인해서 도 6과 같이 클락의 흔들림이 발생하며, 이것을 지터(jitter)라고 한다. 또한 도 5에서와 같이, 이상적 신호(ideal)에 유입된 잡음으로 인해서 신호의 과도기 기간에는 고레벨 신호(high)와 저레벨 신호(low)가 여러 번 나타나는 글리치(glitch)가 발생할 수도 있다. When the waveform of the distorted signal is enlarged, a waveform as shown in FIG. 5 can be considered. 5 is a diagram illustrating a concept of a noise signal of a digital signal. When the receiver recognizes a signal having a waveform as shown in Fig. 5, the sampling point becomes very flexible due to the influence of noise. For this reason, the shaking of the clock occurs as shown in FIG. 6, which is called jitter. In addition, as shown in FIG. 5, a glitch in which a high level signal and a low level signal appear several times may occur in a transition period of the signal due to noise introduced into an ideal signal.

이와 같이 잡음으로 인한 글리치와 지터의 발생을 줄이기 위해서, 종래에는 위에 기술된 바와 같이 저전압 차동신호 방식을 사용하였으나, 본 발명의 실시 예에서는 단일 신호선을 사용하면서도 차동신호 방식으로 전달하는 것과 같은 효과를 얻을 수 있도록 한다. In order to reduce the occurrence of glitches and jitter due to noise as described above, the conventional low voltage differential signaling method has been used as described above. To get it.

다음에는 이러한 본 발명의 실시 예에 따른 신호 전달 장치의 구조 및 동작에 대하여 보다 구체적으로 설명한다. Next, the structure and operation of the signal transmission apparatus according to the embodiment of the present invention will be described in more detail.

도 7은 본 발명의 실시 예에 따른 신호 전달 장치의 구조도이다. 본 발명의 실시 예에 따른 신호 전달 장치는 각종 전자회로 또는 기판에 탑재되어 고속 클락 전달시 양호한 신호 수신 및 배분 기능을 제공한다. 7 is a structural diagram of a signal transmission device according to an embodiment of the present invention. The signal transmission device according to an embodiment of the present invention is mounted on various electronic circuits or substrates to provide a good signal reception and distribution function at high speed clock transmission.

이를 위하여, 본 발명의 실시 예에 따른 신호 전달 장치는 첨부한 도 7에 도시되어 있듯이, 단일 신호선을 통하여 인가되는 신호를 입력으로 하는 차동 증폭 비교부(10), 차동 증폭 비교부에 직렬로 연결되어 지터의 발생을 감소시키는 PLL(20), 차동 증폭 비교부에서 출력되는 신호와 PLL에서 출력되는 신호를 선택적으로 출력하는 멀티플렉서(30)(이하, MUX라고 명명함), MUX의 출력단에 병렬로 연결되어 신호를 출력하는 다수의 인버터(40)를 포함한다. 여기서는 전달되는 신호를 클락 신호로 하였으나, 본 발명은 이에 한정되지 않는다. To this end, the signal transmission device according to an embodiment of the present invention is connected to the differential amplification comparison unit 10, the differential amplification comparison unit in series as a signal applied through a single signal line as shown in FIG. PLL 20 to reduce the occurrence of jitter, multiplexer 30 (hereinafter referred to as MUX) for selectively outputting the signal output from the differential amplification comparison unit and the signal output from the PLL, in parallel to the output terminal of the MUX It includes a plurality of inverters 40 connected to output a signal. In this case, the transmitted signal is a clock signal, but the present invention is not limited thereto.

도 8은 차동 증폭 비교부(10)의 구체적인 회로 구조가 도시되어 있다. 8 shows a specific circuit structure of the differential amplification comparison unit 10.

차동 증폭 비교부(10)는 히스테리시스 특성을 이용해서 글리치로 인한 영향으로부터 신호를 안정화시킨다. 이를 위하여, 본 발명의 실시 예에 따른 차동 증폭 비교부(10)는 입력되는 신호의 잡음을 제거하고 DC 바이어스시켜서 출력하는 입력부(11), 기준 전압을 발생하는 기준 전압 발생부(12), 상기 입력부(11)를 통하여 출력되는 신호와 기준 전압 발생부(12)를 통하여 출력되는 기준 전압의 차이를 증폭하여 출력하는 연산 증폭기(13), 상기 연산 증폭기(13)에서 출력되는 출력 신호를 정궤환시키는 정궤환부(14)를 포함한다. The differential amplification comparison unit 10 stabilizes the signal from the effect of the glitch by using hysteresis characteristics. To this end, the differential amplification comparison unit 10 according to an embodiment of the present invention is the input unit 11 for removing and DC-biasing the noise of the input signal, the reference voltage generator 12 for generating a reference voltage, The operational amplifier 13 amplifies and outputs the difference between the signal output through the input unit 11 and the reference voltage output through the reference voltage generator 12, and positively feedback the output signal output from the operational amplifier 13. It includes a positive feedback portion 14 to.

여기서 입력부(11)는 입력 신호 즉, 입력 전압(Vin)에 연결된 커패시터(C1), 커패시터(C1)의 일측에 서로 직렬로 연결되어 커패시터(C1)로부터 출력되는 전압을 DC 바이어스시키는 저항(R1) 및 저항(R2), 상기 분압된 전압을 연산 증폭기(13)의 반전 단자로 입력시키는 저항(R3)을 포함한다. Here, the input unit 11 is a resistor R1 for DC biasing the voltage output from the capacitor C1 connected to the input signal, that is, the capacitor C1 connected to the input voltage Vin and one side of the capacitor C1 in series. And a resistor R2 for inputting the divided voltage to the inverting terminal of the operational amplifier 13.

기준 전압 발생부(12)는 서로 직렬로 연결되어 인가되는 전압을 분압시켜 연산 증폭기(13)의 비반전 단자로 출력하는 저항(R4) 및 저항(R5)을 포함한다. The reference voltage generator 12 includes a resistor R4 and a resistor R5 that divide the applied voltage in series with each other and divide the applied voltage to the non-inverting terminal of the operational amplifier 13.

정궤환부(14)는 서로 병렬 연결되어 연산 증폭기(13)에서 출력되는 전압을 궤환시켜 기준 전압 발생부(12)로 출력하는 저항(R6) 및 커패시터(C2)를 포함한다. The positive feedback unit 14 includes a resistor R6 and a capacitor C2 connected in parallel to each other and outputting the voltage output from the operational amplifier 13 to the reference voltage generator 12.

다음에는 이러한 구조로 이루어지는 신호 전달 장치의 동작에 대하여 설명한다. Next, the operation of the signal transmission device having such a structure will be described.

먼저, 본 발명의 실시 예에 따른 신호 전달 장치는 도시하지 않은 송신 장치로부터 전송되는 신호를 수신한 다음에, 히스테리시스 특성을 이용해서 글리치로 인한 영향으로부터 신호를 안정화시킨다. First, the signal transmission device according to an embodiment of the present invention receives a signal transmitted from a transmission device (not shown), and then stabilizes the signal from the effect of the glitch by using hysteresis characteristics.

즉, 수신 신호는 차동 증폭 비교부(10)로 입력되며, 차동 증폭 비교부(10)는 상기 수신 신호를 기준 전압과의 차이에 따라 증폭 출력하면서, 증폭 출력된 값을 정궤환시켜서 히스테리시스 특성을 만들어 준다. That is, the received signal is input to the differential amplification comparison unit 10, and the differential amplification comparison unit 10 amplifies and outputs the received signal according to the difference from the reference voltage, while positively feedback the amplified output value to improve hysteresis characteristics. Make it.

히스테리시스 값(VH)은 다음 수학식 1과 같이 계산될 수 있다. The hysteresis value V H may be calculated as in Equation 1 below.

Figure 112004058409789-pat00001
Figure 112004058409789-pat00001

도 8에서, 연산 증폭기(13)로 입력되는 전압값이 커지면서 결정되는 연산 증폭기(13)의 출력전압값과, 입력 전압값이 작아지면서 결정되는 출력 전압값이 다를 때, 히스테리시스 특성이 발생된다. 히스테리시스 특성은 입력 전압값에 대한 어떤 임계값에 대하여 출력전압이 고레벨 또는 저레벨로 결정될 때, 임계값 근처의 입력값에 대하여 출력전압값이 흔들리는 것을 막을 수 있다. 즉, 임계값 근처의 작은 변화에 의해 출력 전압값이 변하는 것을 막을 수 있다. In Fig. 8, the hysteresis characteristic is generated when the output voltage value of the operational amplifier 13 determined as the voltage value input to the operational amplifier 13 increases and the output voltage value determined as the input voltage value decreases. The hysteresis characteristic can prevent the output voltage value from shaking with respect to the input value near the threshold value when the output voltage is determined to be high level or low level with respect to a certain threshold value with respect to the input voltage value. That is, it is possible to prevent the output voltage value from changing due to a small change near the threshold.

본 발명의 실시 예에서는 이러한 임계값인 히스테리시스 값을 위에 기술된 바와 같이 결정하고, 정궤환부(14)의 저항(R6) 대비 기준 전압 발생부(12)의 저항(R4,R5)의 비율을 변화시켜서 상기 히스테리시스 값을 조절한다. 따라서, 히스테리시스 값(VH) 보다 작은 크기의 유입 잡음은 글리치를 발생시키지 못하게 된다. 또한 신호선 주변에서 발생하는 잡음의 정도에 따라서 상기 정궤환부(14)의 저항(R6) 대비 기준 전압 발생부(13)의 저항(R4,R5)의 비율을 조절할 수 있으므로, 잡 음에 선택적으로 대처할 수 있다.In the embodiment of the present invention, the hysteresis value, which is such a threshold value, is determined as described above, and the ratio of the resistances R4 and R5 of the reference voltage generator 12 to the resistance R6 of the positive feedback unit 14 is changed. The hysteresis value is adjusted. Therefore, inflow noise of a magnitude smaller than the hysteresis value V H does not cause glitches. In addition, since the ratio of the resistance (R4, R5) of the reference voltage generator 13 to the resistance (R6) of the positive feedback unit 14 according to the degree of noise generated around the signal line can be selectively coped with the noise. Can be.

따라서, 차동 증폭 비교부(10)로 입력된 신호는 입력부(11)의 저항(R1)과 저항(R2)을 이용한 바이어스 회로를 통과하여 연산 증폭기(13)의 반전 단자로 입력되며, 이 때, 상기 바이어스 회로에 의한 부트스트랩(bootstrap) 효과로 인하여 연산 증폭기(13)에 인가되는 전원(Vs)에 혼재되어 있는 잡음의 영향이 감소된다. Therefore, the signal input to the differential amplification comparison unit 10 is input to the inverting terminal of the operational amplifier 13 through the bias circuit using the resistor (R1) and the resistor (R2) of the input unit 11, at this time, Due to the bootstrap effect by the bias circuit, the influence of noise mixed in the power supply Vs applied to the operational amplifier 13 is reduced.

연산 증폭기(13)는 정궤환부(14) 및 기준 전압 발생부(12)를 통하여 위의 설정된 히스테리시스 값보다 작은 크기의 잡음들이 제거된 기준 신호와 반전 단자로 입력되는 상기 신호의 차이를 증폭하여 출력한다. 이러한 출력 신호(Vout)는 정궤환부(14)를 통하여 다시 궤환되면서 히스테리시스 값보다 작은 크기의 잡음들이 제거된다. The operational amplifier 13 amplifies and outputs a difference between the reference signal from which noises smaller than the set hysteresis value are removed and the signal input to the inverting terminal through the positive feedback unit 14 and the reference voltage generator 12. do. The output signal Vout is fed back through the positive feedback unit 14 to remove noises having a magnitude smaller than the hysteresis value.

이와 같이 동작하는 차동 증폭 비교부(10)에서 출력된 신호(Vout)는 도 7에 도시된 저주파 전달 특성을 가지는 PLL(20)로 입력되어, 신호의 위상이 소정 점으로 고정됨에 따라 2차적으로 지터 발생이 감소된다. 즉, 차동 증폭 비교부(10)에서 출력된 신호(Vout)는 상기 PLL(20)에 의하여 여러 개의 신호로 버퍼링 되어져서 부하 효과(load effect)에 영향을 받지 않으면서도 지연 없는 동일 신호로 출력된다. 이렇게 공급된 신호선들은 신호간의 스큐(skew)발생 위험을 줄여 줄 수 있어 회로간 동기동작에 정확성을 높여준다. The signal Vout output from the differential amplifying comparison unit 10 operating as described above is input to the PLL 20 having the low frequency transmission characteristic shown in FIG. 7, and the signal Vout is secondarily fixed as the phase of the signal is fixed to a predetermined point. Jitter generation is reduced. That is, the signal Vout output from the differential amplification comparison unit 10 is buffered into a plurality of signals by the PLL 20 and is output as the same signal without delay without being affected by the load effect. . These supplied signal lines can reduce the risk of skew between signals, which improves the accuracy in synchronizing operation between circuits.

MUX(30)는 이와 같이 출력되는 신호를 각각의 인버터(40)로 제공하여, 처리된 수신 신호가 여러 곳으로 포인트 투 포인트(point-to-point) 공급되게 한다. 이에 따라 특성 임피던스 정합에 대한 부담이 감소된다. 그러므로 전자 회로 기판이 넓을 때에도 여러 곳으로 클락 신호를 전달하기 위한 회로 구성이 용이하게 이루어진다. 이와 아울러 무지연버퍼(zero delay buffer)를 같이 사용하여, 스큐 없는 안정화된 단일 클락 신호를 전자 회로 기판의 여러 곳에 두루 공급할 수도 있다. The MUX 30 provides the output signal to each inverter 40 so that the processed received signal is supplied point-to-point to several places. This reduces the burden on characteristic impedance matching. Therefore, even when the electronic circuit board is wide, it is easy to configure the circuit for transmitting the clock signal to many places. In addition, a zero delay buffer can be used together to provide a single, skew-free, stabilized clock signal to multiple locations on the electronic circuit board.

이상에서 본 발명의 바람직한 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이상에서 살펴본 바와 같이, 본 발명은 전자 회로를 구성할 때 또는 전자 회로 기판에서 고속 신호의 전달시에 수신단으로 유입되는 잡음의 영향을 효과적으로 차단시킬 수 있다. As described above, the present invention can effectively block the influence of noise flowing into the receiving end when constructing the electronic circuit or when the high-speed signal is transmitted from the electronic circuit board.

또한 차동 신호 전달 방식을 굳이 사용하지 않고도, 단일 신호선을 사용하는 경우에도 차동 신호를 사용한 것과 같이 효과적으로 잡음을 제거할 수 있다. 따라서 신호선 구성을 간단하게 함으로써, 전자 회로 설계 비용의 절감을 이룰 수 있다. In addition, even when using a single signal line, noise can be removed as effectively as using a differential signal, without using a differential signal transmission method. Therefore, by simplifying the signal line configuration, the electronic circuit design cost can be reduced.

또한 전자 회로 기판의 설계자가 제거하려는 잡음 레벨을 선택적으로 대처할 수 있는 유연성을 제공함으로서, 고속 클락 신호를 전자 회로 기판 전체에 지연 없이 공급할 수 있다. In addition, the designers of electronic circuit boards have the flexibility to selectively cope with the noise levels they want to eliminate, enabling fast clock signals to be supplied to the entire electronic circuit board without delay.

Claims (6)

인가되는 신호를 전기 회로 기판 상의 소정 부품으로 전달하는 신호 전달 장치에서,In a signal transmission device for transmitting an applied signal to a predetermined component on the electrical circuit board, 단일 신호선을 통하여 인가되는 신호의 잡음을 제거하고 DC 바이어스시켜 출력하는 입력부, An input unit for removing noise of a signal applied through a single signal line and outputting the result by DC biasing, 상기 입력부를 통하여 출력되는 신호의 전압과 인가되는 기준 전압의 차이를 증폭하여 출력하는 연산 증폭기, An operational amplifier for amplifying and outputting a difference between a voltage of a signal output through the input unit and a reference voltage applied; 서로 직렬로 연결되어 인가되는 전압을 DC 바이어스시켜 기준 전압으로서 상기 연산 증폭기로 출력하는 제1 저항 및 제2 저항을 포함하는 기준 전압 발생부, 그리고 A reference voltage generator including a first resistor and a second resistor that DC-bias voltages connected in series with each other and output the DC voltage as a reference voltage; and 상기 연산 증폭기에서 출력되는 출력 신호를 궤환시켜 상기 기준 전압 발생부로 출력하는 제3 저항 및 커패시터를 포함하는 정궤환부A positive feedback unit including a third resistor and a capacitor for feedbacking the output signal output from the operational amplifier and outputting the output signal to the reference voltage generator; 를 포함하여, 상기 인가되는 신호의 전압과 기준 전압을 비교하여 그 차이에 따라 레벨이 가변되는 신호를 출력하여 상기 출력 신호에서 설정된 히스테리스 전압 이하의 잡음을 제거하여 출력하는 차동 증폭 비교부;A differential amplification comparison unit for comparing a voltage of the applied signal with a reference voltage, outputting a signal whose level varies according to the difference, and removing and outputting noise below a hysteresis voltage set from the output signal; 상기 차동 증폭 비교부에 직렬로 연결되어, 상기 차동 증폭 비교부에서 출력되는 신호의 위상을 동기시켜 출력하는 PLL(Phase Locked Loop); 및A PLL (Phase Locked Loop) connected in series with the differential amplifying comparator, for synchronizing and outputting a phase of a signal output from the differential amplifying comparator; And 상기 차동 증폭 비교부에서 출력되는 신호와 PLL에서 출력되는 신호를 선택하여 전기 회로 기판 상의 소정 부품으로 전달하는 멀티플렉서A multiplexer which selects a signal output from the differential amplification comparison unit and a signal output from the PLL and transfers the signal to a predetermined component on an electric circuit board. 를 포함하는 신호 전달 장치.Signal transmission device comprising a. 삭제delete 삭제delete 제1항에 있어서The method of claim 1 상기 히스테리시스 전압은 상기 연산 증폭기의 비반전 단자로 입력되는 전압(V+)과 반전 단자로 입력되는 전압(V-)의 차이에 따라 가변되며, 다음의 조건에 따라 산출되는 신호 전달 장치.The hysteresis voltage is varied according to a difference between the voltage (V +) input to the non-inverting terminal of the operational amplifier and the voltage (V−) input to the inverting terminal, and is calculated according to the following conditions.
Figure 112006053351221-pat00002
Figure 112006053351221-pat00002
 R4, R5, R6 : 제1 저항, 제2 저항, 제3 저항 R 4, R 5 , R 6 : first resistor, second resistor, third resistor 제1항 또는 제4항에 있어서The method according to claim 1 or 4 상기 멀티플렉서로부터 출력되는 신호를 상기 전자 회로 기판의 각 부품으로 전달하는 다수의 인버터를 더 포함하는 신호 전달 장치.And a plurality of inverters for transmitting signals output from the multiplexer to each component of the electronic circuit board. 제1항 또는 제4항에 있어서The method according to claim 1 or 4 상기 신호 전달 장치는 인가되는 클락 신호를 소정 부품으로 전달하는 신호 전달 장치.The signal transmission device is a signal transmission device for transmitting an applied clock signal to a predetermined component.
KR1020040104460A 2004-12-10 2004-12-10 Signal forwarding apparatus of removing noise in signal KR100667180B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040104460A KR100667180B1 (en) 2004-12-10 2004-12-10 Signal forwarding apparatus of removing noise in signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040104460A KR100667180B1 (en) 2004-12-10 2004-12-10 Signal forwarding apparatus of removing noise in signal

Publications (2)

Publication Number Publication Date
KR20060065352A KR20060065352A (en) 2006-06-14
KR100667180B1 true KR100667180B1 (en) 2007-01-12

Family

ID=37160638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040104460A KR100667180B1 (en) 2004-12-10 2004-12-10 Signal forwarding apparatus of removing noise in signal

Country Status (1)

Country Link
KR (1) KR100667180B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080089867A (en) 2007-04-02 2008-10-08 삼성에스디아이 주식회사 Differential signaling system and flat panel display using thereof
KR100846967B1 (en) * 2007-04-02 2008-07-17 삼성에스디아이 주식회사 Differential signaling system and flat panel display using thereof
CN106330181B (en) 2015-07-02 2019-05-21 无锡华润上华科技有限公司 The detection method and system of delay lock loop

Also Published As

Publication number Publication date
KR20060065352A (en) 2006-06-14

Similar Documents

Publication Publication Date Title
US6542015B2 (en) Duty cycle correction circuit and apparatus and method employing same
US7724079B1 (en) Programmable logic enabled dynamic offset cancellation
US6898724B2 (en) System for latching an output signal generated by comparing complimentary strobe signals and a data signal in response to a comparison of the complimentary strobe signals
US8497711B2 (en) Envelope detector and associated method
US20090302888A1 (en) Increased sensitivity and reduced offset variation in high data rate hssi receiver
JP4924715B2 (en) Data transmission system and method, and electronic device equipped with the data transmission system
KR20000009099A (en) Duty cycle correction circuit and method to correct data duty cycle
US6570931B1 (en) Switched voltage adaptive slew rate control and spectrum shaping transmitter for high speed digital transmission
JP5076391B2 (en) Differential signal transmission system and signal line skew adjustment method
US7737736B2 (en) Interface circuit and signal output adjusting method
US7525358B1 (en) Duty-cycle correction for clock receiver
KR100705502B1 (en) Clock generating apparatus and clock receiving apparatus for eliminating the difference of generated clocks
US8022728B2 (en) Common-mode voltage controller
US7663442B2 (en) Data receiver including a transconductance amplifier
WO2020068240A1 (en) Dual power i/o receiver
KR100667180B1 (en) Signal forwarding apparatus of removing noise in signal
WO2010076086A1 (en) High speed clock signal duty cycle adjustment
EP4078809A1 (en) Duty cycle correction circuit and applications thereof
US6462589B2 (en) Bus capture circuit for single-ended and differential signals
WO2019001369A1 (en) Driver for serialization/deserialization link transmitter
CN115333556A (en) High-speed receiving module based on MIPI protocol and vehicle-mounted video transmission chip
US11063567B2 (en) Input circuit with wide range input voltage compatibility
US9203352B1 (en) Techniques for noise reduction during calibration
US6556074B2 (en) Differential amplifying circuit and multi-stage differential amplifying circuit using the same
US6741657B1 (en) Circuit arrangement for transmitting pulses via a transmission path

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141215

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161219

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181213

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 14