KR100667180B1 - Signal forwarding apparatus of removing noise in signal - Google Patents

Signal forwarding apparatus of removing noise in signal Download PDF

Info

Publication number
KR100667180B1
KR100667180B1 KR20040104460A KR20040104460A KR100667180B1 KR 100667180 B1 KR100667180 B1 KR 100667180B1 KR 20040104460 A KR20040104460 A KR 20040104460A KR 20040104460 A KR20040104460 A KR 20040104460A KR 100667180 B1 KR100667180 B1 KR 100667180B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
signal
output
voltage
noise
differential
Prior art date
Application number
KR20040104460A
Other languages
Korean (ko)
Other versions
KR20060065352A (en )
Inventor
김영일
문영진
박철
서민식
오정훈
이석진
조승권
Original Assignee
삼성전자주식회사
에스케이 텔레콤주식회사
주식회사 케이티
주식회사 케이티프리텔
하나로텔레콤 주식회사
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Abstract

본 발명은 전달 신호의 잡음 제거가 용이한 신호 전달 장치에 관한 것이다. The present invention relates to a signaling device for the noise removal of the transmission signal easy.
본 발명은 고속 전자 회로에서 디지털신호가 전자 부품 실장 보드 내부의 부품간에 또는 전자부품 실장 보드간에 전달될 때 잡음의 영향으로 인한 지터의 발생이 커지지 않도록 하기 위한 것이다. The present invention is directed to pass between the time the high-speed electronic circuit is a digital signal or an electronic component mounting board inside the electronic part mounting board between the parts so that in the occurrence of jitter due to the effect of noise increased. 이를 위하여, 신호를 수신하여 증폭하는 차동 증폭 비교부와, 잡음의 영향을 줄이기 위해 히스테리시스 특성을 만들어주는 정궤환부를 포함한다. To this end, a signal and receives a differential amplifier for amplifying the comparison unit, jeonggwe switching to make the hysteresis characteristics to reduce the effects of noise. 또한 신호의 전달 방법으로 차동신호 방식을 사용치 않기 때문에 차동신호 방식보다 신호선이 적어서 취급이 간단하면서도 용이하게 잡음을 제거할 수 있다. Further yet, because in use the differential signaling to the delivery method, the signal is a signal line write down than the differential signaling handling is easy it is possible to easily remove the noise.
잡음제거, 신호전달, 히스테리시스, PLL Noise removal, signal transduction, hysteresis, PLL

Description

전달 신호의 잡음 제거가 용이한 신호 전달 장치{signal forwarding apparatus of removing noise in signal} Noise removal is easy signaling of the transmission signal device {signal forwarding apparatus of removing noise in signal}

도 1은 일반적인 차동 신호의 파형도이다. Figure 1 is a waveform of a general differential signal.

도 2는 일반적인 고속 클락 신호 전송에서 사용되는 송수신기의 구조를 나타낸 예시도이다. Figure 2 is an exemplary view showing a structure of a transceiver used in a general high-speed clock signal is transmitted.

도 3은 송신 신호가 왜곡되는 과정을 나타낸 도이다. 3 is a diagram illustrating a process in which the transmission signal distortion.

도 4a 및 도 4b는 송신 신호의 왜곡 상태를 예시한 파형도이다. Figures 4a and 4b is a waveform illustrating a distortion of a transmission signal.

도 5는 디지털 신호의 잡음 신호의 개념을 나타낸 도이다. 5 is a diagram showing the concept of the noise signal of the digital signal.

도 6은 신호의 지터 발생 범위를 나타낸 도이다. 6 is a diagram showing a jitter range of the signal.

도 7은 본 발명의 실시 예에 따른 신호 전달 장치의 구조도이다. 7 is a structural diagram of a signal transmission system according to an embodiment of the invention.

도 8은 도 7에 도시된 차동 증폭 비교부의 회로도이다. 8 is a circuit diagram of a differential amplifier comparing unit shown in FIG.

본 발명은 신호 전달 장치에 관한 것으로, 더욱 상세하게 말하자면, 각종 전자회로 또는 기판에서 각 부품간의 고속 신호 전달시 양호한 신호 수신 및 배분이 가능하도록 하는 신호 전달 장치에 관한 것이다. The present invention relates to a signaling device, that is to say in more detail, relates to a signal transmission system in which a variety of electronic circuits or the substrate to allow good signal reception and distribution during high-speed signal transmission between the respective components.

최근 컴퓨터나 정보 처리 기기를 구성하는 부품의 성능이 향상되고 있다. Recently, the performance of the components that make up the computer or the information processing device is improved. 이런 부품 사이의 신호 전송 속도를 향상시키지 않으면 시스템의 성능을 향상시키기 곤란한 양상으로 전개되고 있다. Do not improve the signal transfer rate between these parts has been deployed in a difficult aspect to improve the performance of the system. 칩 사이나 전자 회로기판간의 신호 전송뿐만 아니라, 주변 장치와 칩 사이의 신호 전송 속도의 한계는 시스템 전체의 성능을 제한하는 요소가 되고 있다. Not only signal transmission between chips or between electronic circuit boards, the limit of the signal transmission speed between the peripheral equipment and the chip is becoming a factor limiting the overall system performance.

일반적으로, 메모리 소자와 메모리 컨트롤러간의 데이터 전송과 같이 클락 주파수와 동기하여 데이터를 전송하는 I/O 인터페이스 방식에서는, 버스의 부하가 커지고 전송 주파수가 빨라짐에 따라 클락과 데이터가 정확한 시간적 동기를 이루는 것이 매우 중요하다. In general, it is the I / O interface way that in synchronism with the clock frequency, such as data transfer between the memory device and the memory controller transmits the data, the bus load increases constituting the clock and data are accurate time synchronization in accordance with the transmission frequency is faster very important.

즉, 데이터가 클락의 에지 혹은 센터에 정확히 위치되도록 하기 위해, 데이터를 전송하는 각 구성요소의 클락은 데이터가 버스에 실리는데 걸리는 시간으로 역보상되어야 한다. That is, in order to allow data to be accurately located at the edge or center of the clock, the clock of the components for transmitting data is to be compensated in inverse time it takes for the data carried on the bus. 이 기능은 PLL(Phase Locked Loop)이나 DLL(Delay Locked Loop)을 통해서 이루어져왔다. This feature has been made through a PLL (Phase Locked Loop) or a DLL (Delay Locked Loop).

전자 회로 기판에서 부품간에 신호가 전달될 때 안정성이 보장되어야 한다. Reliability must be ensured when the signals passed between the parts on the electronic circuit board. 이때의 안정성은 전원 잡음으로부터의 부품 동작의 안정성과 신호의 전달 과정에서 선로 상의 왜곡 또는 유입 잡음으로부터의 안정성을 의미한다. The stability means the stability of the components from the operating stability and distortion or noise on the inlet line in communication of signals from the power supply noise.

그러나 부품간에 신호가 전달될 때 잡음 등에 의하여 신호 왜곡이 발생하며, 특히 고속으로 신호를 멀리 전달하는 경우에는 왜곡의 정도가 더욱 심하게 발생한다. However, when the signal transmission between the components, and the signal distortion caused by noise or the like, in particular, is generated, the degree of distortion more severe if the high speed transfer signals away.

종래에는 이러한 왜곡 발생을 방지하기 위하여, 고속으로 신호를 멀리 전달 할 경우, 송신기와 수신기 사이에 동축 케이블이나 쉴딩 케이블을 사용하였으며, 이 경우 쉴딩 부분을 신호선의 영전위로 활용할 수 있다. Conventionally, in order to prevent such distortion, when the carry signals away from a high speed, was used as a coaxial cable or a shielded cable between the transmitter and the receiver, in which case it can take advantage of the shielding part to the top of the zero signal. 이렇게 할 경우 신호선의 안정성은 향상되지만, 전자 회로 기판 내부와 같이 근거리에서는 케이블을 사용하지 않으므로, 근거리 전달시에 발생되는 신호의 왜곡을 제거할 수 없다. Thus improving the reliability of the signal lines if, but does not use the cable in a local area such as an internal electronic circuit board, it is not possible to eliminate the distortion of the signal to be generated at the time of short-range transmission.

그래서 동축케이블 없이 이러한 잡음을 제거하기 위해서, 종래에는 차동 신호 방식을 사용하여 신호를 송신하였다. So in order to eliminate such noise without a coaxial cable, it is conventional to transmit signals using differential signaling. 차동 신호 방식(LVDS: low voltage diffierntial voltage)은 두 개의 신호선에 서로 반전된 신호를 전송하여 전원의 커먼 모드 잡음과 전송 선로 상에서 잡음 유입을 감쇠시키는 방법이다. Differential signaling (LVDS: low voltage diffierntial voltage) is a method for attenuating the noise introduced on the common mode noise and the transmission line of the power source to transmit the inversion signal to each other in two lines. 도 1은 일반적인 차동 신호를 나타낸 파형도이다. 1 is a waveform diagram showing a typical differential signal.

그러나 이 방법은 차동 신호 송신기에서 정확한 반전 신호 발생을 보장해야 하며, 또한 전달 과정에서 두개의 신호가 동일 환경속의 전달 경로를 거치도록 해야 한다. This method, however, must ensure correct inversion signal generated by the differential signal transmitter, it should be mounted also to the two signal transmission paths in the same environment in the transfer process. 이를 만족하지 못하는 경우에는 오히려 잡음의 발생이 커지는 문제가 있다. If it does not meet are rather a problem of enlarging the generation of noise. 또한 차동 신호 한쌍이 수신단에 도착했을 때 차동신호간의 위상 불일치가 발생한다면 신호가 손실되는 문제가 있다. Also, if the phase mismatch between the differential signal is generated when one pairs of differential signal arrives at the receiving end there is a problem in the signal is lost. 실험 사례를 보면 차동 신호의 위상이 2% 정도 불일치하는 경우 신호의 이득이 2dB 정도 손실되고, 클락의 지터를 발생시킨다. In the experimental examples the gain of the signal if the phase of the differential signal mismatch about 2% is lost about 2dB, and generates a jitter of the clock.

이와 같이 전달되는 신호의 왜곡을 방지하기 위하여 차동 신호 방식을사용하는 경우에는, 차동 신호 선로에 포함된 부품 쌍의 특성이 동일하도록 처리되어야 하지만, 이를 정확히 구현하기가 쉽지 않다. In order to prevent the distortion of the signal transmitted in this manner when using a differential signaling system, the characteristics of the components included in the differential pair of the signal line must be processed to be equal, but it is not easy to accurately achieve this. 즉, 차동신호선을 사용할 경우 두 개의 반전신호로 송수신하기 위해서, 원래의 신호와 반전 신호를 쌍으로 취급하여 신 호의 발생, 전달, 수신하는 기능들을 밸런스에 맞게 처리해야 하는 번거로움을 갖고 있다. That is, in order to transmit and receive with two inverted signal when using the differential signal line, and to treat the original signal and the inverted signal as a pair have the trouble of having to process to fit the functions to the arc generating sour transmission, receiving the balance.

그러므로 본 발명이 이루고자 하는 기술적 과제는 신호를 전달할 때 신호가 안정적으로 송수신되도록 하는데 있다. Therefore, object of the present invention is to ensure that a signal is stably transmitted and received for passing signal.

또한 본 발명이 이루고자 하는 기술적 과제는 차동 신호 전달 방법을 사용하지 않고 단일 신호선을 통하여 신호를 전달하면서도 안정적으로 전달하는데 있다. Further object of the present invention is to yet reliable delivery transmit signals through a single signal line without the use of differential signal transmission method.

이러한 기술적 과제를 달성하기 위한, 본 발명의 특징에 따른 신호 전달 장치는 인가되는 신호를 전기 회로 기판 상의 소정 부품으로 전달하는 신호 전달 장치에서, 단일 신호선을 통하여 인가되는 상기 수신 신호를 입력으로 하고, 입력되는 신호의 전압과 기준 전압을 비교하여 그 차이에 따라 레벨이 가변되는 신호를 출력하며, 상기 출력 신호에서 설정된 히스테리스 전압 이하의 잡음을 제거하여 출력하는 차동 증폭 비교부; In order to achieve such a technical problem, and a signal the signal transmission system is applied in accordance with aspects of the present invention in a signal transmission system for transmitting in a predetermined part on the electrical circuit substrate, by inputting the received signal to be applied through a single signal line, for comparing the voltage with a reference voltage of the signal input, and outputs a signal whose level is variable according to the difference, output by removing the noise of the hysteresis switch voltage or less is set by the output signal differential amplifier comparing unit; 상기 차동 증폭 비교부에 직렬로 연결되어, 상기 차동 증폭 비교부에서 출력되는 신호의 위상을 동기시켜 출력하는 PLL(Phase Locked Loop); It is connected in series to the differential amplifier comparing unit, PLL (Phase Locked Loop) for synchronizing to a phase of an output signal from the differential amplifier comparing unit; 및 상기 차동 증폭 비교부에서 출력되는 신호와 PLL에서 출력되는 신호를 선택하여 전기 회로 기판 상의 소정 부품으로 전달하는 멀티플렉서를 포함한다. And by selecting the signal output from the signal and the PLL output from the differential amplifier comparing unit it includes a multiplexer for transmitting a predetermined electrical components on the circuit board.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. It will now be described in detail so that the invention can be easily implemented by those of ordinary skill, in which with respect to the embodiment of the present invention with reference to the accompanying drawings. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. However, the invention is not to be implemented in many different forms and limited to the embodiments set forth herein.

본 발명은 전자 회로 기판에서 신호를 안정적으로 전달하고자 하며, 특히, 복수개의 LSI(large scale integrated circuit)칩 사이, 회로 블록 사이, 전자 회로 기판 사이 등에서의 신호 전송을 고속으로 행하는 경우, 신호 전송을 고비트 전송률로 행하기 위해서 이용하는 클록과 같은 고속 신호를 안정적으로 전달하기 위한 것이다. If the invention is performed at a high speed of signal transmission etc. between and to stably convey the signal from the electronic circuit board, in particular, between a plurality of LSI (large scale integrated circuit) chips, the circuit blocks between the electronic circuit board, the signal transmission a high-speed signal such as a clock used in order to perform at a high bit rate is to reliable delivery.

일반적으로 송신 장치에서 송신된 신호는 전달 과정에서 왜곡되어 수신 장치에서 수신된 신호는 왜곡 성분을 포함하게 된다. In general, the transmission from the transmitting apparatus to the signal is distorted in the delivery process a signal received in the receiving apparatus will contain a distortion component. 도 2는 일반적인 고속 클락 신호 전송에서 사용되는 송수신기의 구조를 나타낸 예시도이다. Figure 2 is an exemplary view showing a structure of a transceiver used in a general high-speed clock signal is transmitted. 도 2에 도시된 바와 같은 송신기에서 송신된 신호는 전달 경로에서 유입된 잡음이나 왜곡(distortion)에 의하여, 도 3에 도시된 바와 같이 수신기측에서는 왜곡된 파형을 가지는 신호를 수신하게 된다. The receiver side, as shown in Fig signals transmitted from the transmitter as shown in Fig. 2 is a noise or distortion by 3 (distortion), flowing in the delivery path and receives a signal having a distorted waveform. 도 3은 송신 신호가 왜곡되는 과정을 나타낸 도이며, 도 4a 및 도 4b는 송신 신호의 왜곡 상태를 예시한 파형도이다. 3 is a diagram illustrating a process in which the transmission signal distortion, and FIGS. 4a and 4b is a waveform illustrating a distortion of a transmission signal. 도 4a 보다 도 4b가 왜곡이 더 심해진 경우를 나타낸다. Figure 4b is also more 4a shows a case where no distortion simhaejin.

왜곡된 신호의 파형을 확대해 보면 도 5와 같은 파형을 생각해 볼 수 있다. In expanding the waveform of a distorted signal can be considered a waveform like FIG. 도 5는 디지털 신호의 잡음 신호의 개념을 나타낸 도이다. 5 is a diagram showing the concept of the noise signal of the digital signal. 도 5에 도시된 바와 같은 파형을 가지는 신호를 수신기에서 인지할 때, 잡음의 영향으로 인해서 샘플링 지점이 매우 유동적이게 된다. Even when whether a signal having a waveform as shown in Figure 5 in the receiver, and is due to effects of noise this is a very fluid sampling point. 이러한 이유로 인해서 도 6과 같이 클락의 흔들림이 발생하며, 이것을 지터(jitter)라고 한다. For this reason, and because of the shaking of the clock generated as Figure 6, this is called jitter (jitter). 또한 도 5에서와 같이, 이상적 신호(ideal)에 유입된 잡음으로 인해서 신호의 과도기 기간에는 고레벨 신호(high)와 저레벨 신호(low)가 여러 번 나타나는 글리치(glitch)가 발생할 수도 있다. It can also cause glitches (glitch) as shown in FIG. 5, the transition period of the signal due to the noise introduced in the ideal signal (ideal) there appear several times a high level signal (high) and the low level signal (low).

이와 같이 잡음으로 인한 글리치와 지터의 발생을 줄이기 위해서, 종래에는 위에 기술된 바와 같이 저전압 차동신호 방식을 사용하였으나, 본 발명의 실시 예에서는 단일 신호선을 사용하면서도 차동신호 방식으로 전달하는 것과 같은 효과를 얻을 수 있도록 한다. Thus, in order to reduce the occurrence of glitches and jitter due to noise, but the prior art using a low-voltage differential signaling as described above, the embodiment of the present invention, the same effect as, but uses a single signal transmitted to the differential signaling so that you can get.

다음에는 이러한 본 발명의 실시 예에 따른 신호 전달 장치의 구조 및 동작에 대하여 보다 구체적으로 설명한다. It will now be more particularly described with respect to the structure and operation of the signal transmission system according to an embodiment of the present invention.

도 7은 본 발명의 실시 예에 따른 신호 전달 장치의 구조도이다. 7 is a structural diagram of a signal transmission system according to an embodiment of the invention. 본 발명의 실시 예에 따른 신호 전달 장치는 각종 전자회로 또는 기판에 탑재되어 고속 클락 전달시 양호한 신호 수신 및 배분 기능을 제공한다. Signaling in accordance with an embodiment of the invention the device is mounted on various electronic circuits or the substrate provides good signal reception and distribution function during high-speed transfer clock.

이를 위하여, 본 발명의 실시 예에 따른 신호 전달 장치는 첨부한 도 7에 도시되어 있듯이, 단일 신호선을 통하여 인가되는 신호를 입력으로 하는 차동 증폭 비교부(10), 차동 증폭 비교부에 직렬로 연결되어 지터의 발생을 감소시키는 PLL(20), 차동 증폭 비교부에서 출력되는 신호와 PLL에서 출력되는 신호를 선택적으로 출력하는 멀티플렉서(30)(이하, MUX라고 명명함), MUX의 출력단에 병렬로 연결되어 신호를 출력하는 다수의 인버터(40)를 포함한다. To this end, the signal transmission apparatus according to an embodiment of the present invention is attached is also, as is shown in Fig. 7, differential amplifier comparing unit 10 that the input signal applied through the single signal line, in series with the differential amplifier comparing unit the PLL (20), a multiplexer 30 for selectively outputting the signal output from the signal and the PLL output from the differential amplifier comparing unit (hereinafter referred to as commanded MUX card) to reduce the occurrence of a jitter, in parallel to the output terminals of MUX It includes a plurality of inverter 40 is connected to the output signal. 여기서는 전달되는 신호를 클락 신호로 하였으나, 본 발명은 이에 한정되지 않는다. Here, although the signal delivered to the clock signal, the invention is not limited to this.

도 8은 차동 증폭 비교부(10)의 구체적인 회로 구조가 도시되어 있다. 8 is a concrete circuit configuration of the differential amplifier comparing unit 10 is shown.

차동 증폭 비교부(10)는 히스테리시스 특성을 이용해서 글리치로 인한 영향으로부터 신호를 안정화시킨다. Differential amplifier comparing section 10 stabilizes the signal from the impact by using the hysteresis characteristics due to a glitch. 이를 위하여, 본 발명의 실시 예에 따른 차동 증폭 비교부(10)는 입력되는 신호의 잡음을 제거하고 DC 바이어스시켜서 출력하는 입력부(11), 기준 전압을 발생하는 기준 전압 발생부(12), 상기 입력부(11)를 통하여 출력되는 신호와 기준 전압 발생부(12)를 통하여 출력되는 기준 전압의 차이를 증폭하여 출력하는 연산 증폭기(13), 상기 연산 증폭기(13)에서 출력되는 출력 신호를 정궤환시키는 정궤환부(14)를 포함한다. To this end, a differential amplifier comparing unit 10 in accordance with an embodiment of the present invention is to remove the noise of the input signal and the DC bias by the output input unit 11, a reference voltage generating unit 12 for generating a reference voltage for the It feeds back the output signal to be outputted from the operational amplifier 13, the operational amplifier 13, which amplifies and outputs the difference between the reference voltage output by the signal and the reference voltage generation section 12 to be output through the input unit 11 information and a switching jeonggwe 14 which.

여기서 입력부(11)는 입력 신호 즉, 입력 전압(Vin)에 연결된 커패시터(C1), 커패시터(C1)의 일측에 서로 직렬로 연결되어 커패시터(C1)로부터 출력되는 전압을 DC 바이어스시키는 저항(R1) 및 저항(R2), 상기 분압된 전압을 연산 증폭기(13)의 반전 단자로 입력시키는 저항(R3)을 포함한다. The input unit 11 is a resistor that is series-connected to each other at one side of the input signal, i.e., a capacitor (C1), the capacitor (C1) coupled to an input voltage (Vin), the bias voltage output from the capacitor (C1) DC (R1) and a resistor (R2), comprises a resistance (R3) to the input of the voltage-dividing the voltage to the inverting terminal of the operational amplifier 13.

기준 전압 발생부(12)는 서로 직렬로 연결되어 인가되는 전압을 분압시켜 연산 증폭기(13)의 비반전 단자로 출력하는 저항(R4) 및 저항(R5)을 포함한다. The reference voltage generating section 12 includes a resistor (R4) and a resistor (R5) that by dividing the voltage applied to each other is connected in series to the non-inverting output terminal of the operational amplifier 13.

정궤환부(14)는 서로 병렬 연결되어 연산 증폭기(13)에서 출력되는 전압을 궤환시켜 기준 전압 발생부(12)로 출력하는 저항(R6) 및 커패시터(C2)를 포함한다. Jeonggwe to the affected part 14 comprises a resistance (R6) and a capacitor (C2) for outputting a reference voltage generating section 12 to be parallel to each other a feedback voltage output from the operational amplifier 13.

다음에는 이러한 구조로 이루어지는 신호 전달 장치의 동작에 대하여 설명한다. Next, the operation of the signal transmission system formed of these structures.

먼저, 본 발명의 실시 예에 따른 신호 전달 장치는 도시하지 않은 송신 장치로부터 전송되는 신호를 수신한 다음에, 히스테리시스 특성을 이용해서 글리치로 인한 영향으로부터 신호를 안정화시킨다. First, the signal transmission apparatus according to an embodiment of the present invention is to stabilize the signal from the impact of the glitches using a receiving signal transmitted from the transmitting apparatus (not shown), and then, the hysteresis characteristic.

즉, 수신 신호는 차동 증폭 비교부(10)로 입력되며, 차동 증폭 비교부(10)는 상기 수신 신호를 기준 전압과의 차이에 따라 증폭 출력하면서, 증폭 출력된 값을 정궤환시켜서 히스테리시스 특성을 만들어 준다. That is, the received signal is input to a differential amplifier comparing unit 10, by the differential amplifier comparing section 10 is positive feedback the value while the amplification output depending on the difference between the reference voltage of the received signal, the amplifier output a hysteresis characteristic It makes.

히스테리시스 값(V H )은 다음 수학식 1과 같이 계산될 수 있다. Hysteresis value (V H) may be computed as shown in Equation 1.

Figure 112004058409789-pat00001

도 8에서, 연산 증폭기(13)로 입력되는 전압값이 커지면서 결정되는 연산 증폭기(13)의 출력전압값과, 입력 전압값이 작아지면서 결정되는 출력 전압값이 다를 때, 히스테리시스 특성이 발생된다. In Figure 8, when the output voltage values ​​and input voltage values ​​of the operational amplifier 13, which voltage value grows determining input to the operational amplifier 13 is small, As the output voltage value is determined different from, the hysteresis characteristic is generated. 히스테리시스 특성은 입력 전압값에 대한 어떤 임계값에 대하여 출력전압이 고레벨 또는 저레벨로 결정될 때, 임계값 근처의 입력값에 대하여 출력전압값이 흔들리는 것을 막을 수 있다. Hysteresis characteristic can prevent the output voltage value with respect to when it is determined by the output voltage is high level or low level for certain threshold value, the input value near the threshold value for the input voltage value shaking. 즉, 임계값 근처의 작은 변화에 의해 출력 전압값이 변하는 것을 막을 수 있다. In other words, it is by a small change in the near threshold value is prevented from changing the output voltage value.

본 발명의 실시 예에서는 이러한 임계값인 히스테리시스 값을 위에 기술된 바와 같이 결정하고, 정궤환부(14)의 저항(R6) 대비 기준 전압 발생부(12)의 저항(R4,R5)의 비율을 변화시켜서 상기 히스테리시스 값을 조절한다. Changing the ratio of the resistance (R4, R5) of the resistance (R6) compared to the reference voltage generation section 12 of the embodiment, these threshold values ​​of the determination, and jeonggwe affected area 14 as it described the hysteresis value over the present invention and by adjusting the hysteresis value. 따라서, 히스테리시스 값(V H ) 보다 작은 크기의 유입 잡음은 글리치를 발생시키지 못하게 된다. Accordingly, the inflow of noise smaller than the hysteresis value (V H) is able not cause a glitch. 또한 신호선 주변에서 발생하는 잡음의 정도에 따라서 상기 정궤환부(14)의 저항(R6) 대비 기준 전압 발생부(13)의 저항(R4,R5)의 비율을 조절할 수 있으므로, 잡 음에 선택적으로 대처할 수 있다. In addition, the level of noise generated near the signal line thus can adjust the ratio of the resistance (R4, R5) of the resistance (R6) compared to the reference voltage generating portion 13 of the jeonggwe affected part 14, the noise selectively respond to can.

따라서, 차동 증폭 비교부(10)로 입력된 신호는 입력부(11)의 저항(R1)과 저항(R2)을 이용한 바이어스 회로를 통과하여 연산 증폭기(13)의 반전 단자로 입력되며, 이 때, 상기 바이어스 회로에 의한 부트스트랩(bootstrap) 효과로 인하여 연산 증폭기(13)에 인가되는 전원(Vs)에 혼재되어 있는 잡음의 영향이 감소된다. Thus, the signal input to the differential amplifier comparing section 10 through the bias circuit of a resistor (R1) and the resistor (R2) of the input unit 11 is input to the inverting terminal of the operational amplifier 13 at this time, the noise due to the impact that the bootstrap (bootstrap) effect due to the bias circuit are mixed in power (Vs) applied to the operational amplifier 13 is reduced.

연산 증폭기(13)는 정궤환부(14) 및 기준 전압 발생부(12)를 통하여 위의 설정된 히스테리시스 값보다 작은 크기의 잡음들이 제거된 기준 신호와 반전 단자로 입력되는 상기 신호의 차이를 증폭하여 출력한다. Operational amplifier 13 is jeonggwe affected part 14 and a reference voltage generation section 12 in the through amplifying the difference between the signal input to the hysteresis value smaller noise reference signal and the inverting terminal are removed than set above the output do. 이러한 출력 신호(Vout)는 정궤환부(14)를 통하여 다시 궤환되면서 히스테리시스 값보다 작은 크기의 잡음들이 제거된다. This output signal (Vout) while being again fed back through the switching jeonggwe 14 is removed to noise it is smaller than the hysteresis value.

이와 같이 동작하는 차동 증폭 비교부(10)에서 출력된 신호(Vout)는 도 7에 도시된 저주파 전달 특성을 가지는 PLL(20)로 입력되어, 신호의 위상이 소정 점으로 고정됨에 따라 2차적으로 지터 발생이 감소된다. In a like operation output from the differential amplifier comparing unit 10 that the signal (Vout) is input to a PLL (20) having a low frequency transfer characteristics shown in Figure 7, the derivative according to the fixed to the phase of a signal a predetermined point this jitter is reduced. 즉, 차동 증폭 비교부(10)에서 출력된 신호(Vout)는 상기 PLL(20)에 의하여 여러 개의 신호로 버퍼링 되어져서 부하 효과(load effect)에 영향을 받지 않으면서도 지연 없는 동일 신호로 출력된다. That is, the signal (Vout) output from the differential amplifier comparing unit 10 is output to the same signal without delay, without being affected by the so buffered into multiple signals by the PLL (20) load effect (load effect) . 이렇게 공급된 신호선들은 신호간의 스큐(skew)발생 위험을 줄여 줄 수 있어 회로간 동기동작에 정확성을 높여준다. So the supply lines are can reduce the skew (skew) between the risk of the signal increases the accuracy in the synchronization operation between a circuit.

MUX(30)는 이와 같이 출력되는 신호를 각각의 인버터(40)로 제공하여, 처리된 수신 신호가 여러 곳으로 포인트 투 포인트(point-to-point) 공급되게 한다. MUX (30) provides a signal output in this manner to each of the inverter 40 and, allows the processed received signal point to point (point-to-point) supplied to the various locations. 이에 따라 특성 임피던스 정합에 대한 부담이 감소된다. The load on the characteristic impedance matching decreases with. 그러므로 전자 회로 기판이 넓을 때에도 여러 곳으로 클락 신호를 전달하기 위한 회로 구성이 용이하게 이루어진다. Therefore, even when the electronic circuit board is made wider to facilitate the circuit configuration for transmitting a clock signal in many places. 이와 아울러 무지연버퍼(zero delay buffer)를 같이 사용하여, 스큐 없는 안정화된 단일 클락 신호를 전자 회로 기판의 여러 곳에 두루 공급할 수도 있다. In addition, non-delay buffer using (zero delay buffer) manner, a single clock signal stabilized without skew also offer throughout the electronic circuit, where several of the substrate.

이상에서 본 발명의 바람직한 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. A preferred embodiment but will be described in detail for example the scope of the present invention of the present invention in the above is not rather various changes and modifications in the form of one of ordinary skill in the art using the basic concept of the invention as defined in the following claims is not limited thereto Furthermore, the present invention It belongs to the scope.

이상에서 살펴본 바와 같이, 본 발명은 전자 회로를 구성할 때 또는 전자 회로 기판에서 고속 신호의 전달시에 수신단으로 유입되는 잡음의 영향을 효과적으로 차단시킬 수 있다. As described above, the present invention can block the effects of noise introduced by the receiver during the transmission of high speed signals in the electronic circuit board or when configuring an electronic circuit effectively.

또한 차동 신호 전달 방식을 굳이 사용하지 않고도, 단일 신호선을 사용하는 경우에도 차동 신호를 사용한 것과 같이 효과적으로 잡음을 제거할 수 있다. Can also effectively remove the noise, as used in the differential signal when using a single signal line without actually using a differential signaling method. 따라서 신호선 구성을 간단하게 함으로써, 전자 회로 설계 비용의 절감을 이룰 수 있다. Thus, by simply configuring the signal line, it is possible to achieve a reduction of the electronic circuit design cost.

또한 전자 회로 기판의 설계자가 제거하려는 잡음 레벨을 선택적으로 대처할 수 있는 유연성을 제공함으로서, 고속 클락 신호를 전자 회로 기판 전체에 지연 없이 공급할 수 있다. Also it can be supplied without delay to a high speed clock signal, by providing the flexibility to selectively deal with a noise level to be removed by the designer of the electronic circuit board to the whole electronic circuit board.

Claims (6)

  1. 인가되는 신호를 전기 회로 기판 상의 소정 부품으로 전달하는 신호 전달 장치에서, A signal applied from the signal transmission device for transmitting a predetermined electrical components on the circuit board,
    단일 신호선을 통하여 인가되는 신호의 잡음을 제거하고 DC 바이어스시켜 출력하는 입력부, An input unit for removing noise of a signal to be applied through a single signal line and a DC bias to the output,
    상기 입력부를 통하여 출력되는 신호의 전압과 인가되는 기준 전압의 차이를 증폭하여 출력하는 연산 증폭기, An operational amplifier for amplifying and outputting the difference between the reference voltage applied to the voltage of the signal outputted through the input unit and,
    서로 직렬로 연결되어 인가되는 전압을 DC 바이어스시켜 기준 전압으로서 상기 연산 증폭기로 출력하는 제1 저항 및 제2 저항을 포함하는 기준 전압 발생부, 그리고 Part reference voltage comprising a first resistance and the second resistance is generated to each other by the DC bias voltage is applied are connected in series to output to the operational amplifier as a reference voltage, and
    상기 연산 증폭기에서 출력되는 출력 신호를 궤환시켜 상기 기준 전압 발생부로 출력하는 제3 저항 및 커패시터를 포함하는 정궤환부 Feedback to the output signal from the operational amplifier jeonggwe affected part including a third resistor and a capacitor for output to the reference voltage generator
    를 포함하여, 상기 인가되는 신호의 전압과 기준 전압을 비교하여 그 차이에 따라 레벨이 가변되는 신호를 출력하여 상기 출력 신호에서 설정된 히스테리스 전압 이하의 잡음을 제거하여 출력하는 차동 증폭 비교부; And the comparison by applying a voltage with a reference voltage of the signal to be compared and outputting a signal whose level is variable according to the difference between hysteresis differential switch for outputting by eliminating the noise of the voltage amplifier is set at less than the output signal portion including;
    상기 차동 증폭 비교부에 직렬로 연결되어, 상기 차동 증폭 비교부에서 출력되는 신호의 위상을 동기시켜 출력하는 PLL(Phase Locked Loop); It is connected in series to the differential amplifier comparing unit, PLL (Phase Locked Loop) for synchronizing to a phase of an output signal from the differential amplifier comparing unit; And
    상기 차동 증폭 비교부에서 출력되는 신호와 PLL에서 출력되는 신호를 선택하여 전기 회로 기판 상의 소정 부품으로 전달하는 멀티플렉서 A multiplexer for selecting a signal output from the differential amplifier and a PLL signal output from the comparison section passes in a predetermined part on the electrical circuit board
    를 포함하는 신호 전달 장치. Signaling device comprising a.
  2. 삭제 delete
  3. 삭제 delete
  4. 제1항에 있어서 The method of claim 1, wherein
    상기 히스테리시스 전압은 상기 연산 증폭기의 비반전 단자로 입력되는 전압(V+)과 반전 단자로 입력되는 전압(V-)의 차이에 따라 가변되며, 다음의 조건에 따라 산출되는 신호 전달 장치. The hysteresis voltage signal transmission system which is variable according to a difference between the voltage (V-) input to the voltage (V +) and an inverting terminal that is input to the non-inverting terminal of the operational amplifier, calculated according to the following conditions.
    Figure 112006053351221-pat00002
    R 4, R 5 , R 6 : 제1 저항, 제2 저항, 제3 저항 R 4, R 5, R 6 : a first resistor, a second resistor, a third resistor
  5. 제1항 또는 제4항에 있어서 According to claim 1 or 4, wherein
    상기 멀티플렉서로부터 출력되는 신호를 상기 전자 회로 기판의 각 부품으로 전달하는 다수의 인버터를 더 포함하는 신호 전달 장치. Signal transmission device further comprises a plurality of inverters to pass a signal output from the multiplexer as each part of the electronic circuit board.
  6. 제1항 또는 제4항에 있어서 According to claim 1 or 4, wherein
    상기 신호 전달 장치는 인가되는 클락 신호를 소정 부품으로 전달하는 신호 전달 장치. Signal transmission device for transmitting a clock signal, the signal transmission device is applied to the predetermined part.
KR20040104460A 2004-12-10 2004-12-10 Signal forwarding apparatus of removing noise in signal KR100667180B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20040104460A KR100667180B1 (en) 2004-12-10 2004-12-10 Signal forwarding apparatus of removing noise in signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20040104460A KR100667180B1 (en) 2004-12-10 2004-12-10 Signal forwarding apparatus of removing noise in signal

Publications (2)

Publication Number Publication Date
KR20060065352A true KR20060065352A (en) 2006-06-14
KR100667180B1 true KR100667180B1 (en) 2007-01-12

Family

ID=37160638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20040104460A KR100667180B1 (en) 2004-12-10 2004-12-10 Signal forwarding apparatus of removing noise in signal

Country Status (1)

Country Link
KR (1) KR100667180B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080089867A (en) 2007-04-02 2008-10-08 삼성에스디아이 주식회사 Differential signaling system and flat panel display using thereof
KR100846967B1 (en) * 2007-04-02 2008-07-17 삼성에스디아이 주식회사 Differential signaling system and flat panel display using thereof
CN106330181A (en) * 2015-07-02 2017-01-11 无锡华润上华半导体有限公司 Delay locked loop detection method and system

Also Published As

Publication number Publication date Type
KR20060065352A (en) 2006-06-14 application

Similar Documents

Publication Publication Date Title
US5504782A (en) Current mode transmitter and receiver for reduced RFI
US5164619A (en) Low skew clocking system for VLSI integrated circuits
US6294937B1 (en) Method and apparatus for self correcting parallel I/O circuitry
US6211714B1 (en) System for Distributing Clocks
US20030002607A1 (en) Clock recovery using clock phase interpolator
US5712882A (en) Signal distribution system
US20050046458A1 (en) Digital delay elements constructed in a programmable logic device
US20040052323A1 (en) Phase interpolater and applications thereof
US7248635B1 (en) Method and apparatus for communicating computer data from one point to another over a communications medium
US5712583A (en) Clock phase alignment using frequency comparison
US6313622B1 (en) Power source voltage controller
US7259606B2 (en) Data sampling clock edge placement training for high speed GPU-memory interface
US6208621B1 (en) Apparatus and method for testing the ability of a pair of serial data transceivers to transmit serial data at one frequency and to receive serial data at another frequency
US5757872A (en) Clock recovery circuit
US6670838B1 (en) Digital clock adaptive duty cycle circuit
US6335647B1 (en) Skew adjusting circuit
US8222919B2 (en) Multichannel interfacing device having a termination circuit
US20040088594A1 (en) Receiver tracking mechanism for an I/O circuit
Sidiropoulos et al. A 700-Mb/s/pin CMOS signaling interface using current integrating receivers
US9059816B1 (en) Control loop management and differential delay correction for vector signaling code communications links
US20060244505A1 (en) Intra-pair differential skew compensation method and apparatus for high-speed cable data transmission systems
Wei et al. A variable-frequency parallel I/O interface with adaptive power-supply regulation
US6795931B1 (en) Method and apparatus for an adjustable delay circuit having arranged serially coarse stages received by a fine delay stage
US20040202027A1 (en) Buffer amplifier architecture for semiconductor memory circuits
US20020140487A1 (en) Clock distribution phase alignment technique

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141215

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161219

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 12