JP2004120353A

JP2004120353A - Voltage controlled oscillator, clock converter using the voltage controlled oscillator and electronic appliance using the clock converter

Info

Publication number: JP2004120353A
Application number: JP2002280922A
Authority: JP
Inventors: Shinji Nishio; 西尾　真次
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-09-26
Filing date: 2002-09-26
Publication date: 2004-04-15

Abstract

<P>PROBLEM TO BE SOLVED: To provide a voltage controlled oscillator in which temperature characteristics are corrected and a frequency variable range is reduced, a clock converter provided with the voltage controlled oscillator and an electronic appliance using the clock converter. <P>SOLUTION: By providing a tank circuit 16 composed of an LC resonance circuit on the output part of a SAW resonator 15 constituting a voltage controlled SAW oscillator 4 and canceling the phase change of the resonance signals of the SAW resonator 15 by utilizing the temperature characteristics of the tank circuit element, the frequency deviation / temperature characteristics of the SAW resonator 15 are corrected. Thus, without increasing the circuit scale of the voltage controlled SAW oscillator 4, the frequency deviation / temperature characteristics of the almost same level as a conventional AT crystal vibrator is obtained. Also, the clock signals with less jitters compared to the AT crystal vibrator are generated. Further, a frequency variable range is easily compensated even when a power supply voltage is turned to a low voltage and the frequency deviation of the clock signals is highly accurately maintained. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、電圧制御型発振器、この電圧制御型発振器を備えたクロック変換器およびこのクロック変換器を用いた電子機器に関するものであり、より詳細には、ＳＡＷ共振子を用いて自己に起因する周波数変動の少ない電圧制御型発振器を備えた、数ｋＨｚ（例えば、８ｋＨｚ）台の基本クロック信号を数百ＭＨｚ（例えば、６２２．０８ＭＨｚ）以上の高周波のクロック信号に変換するためのクロック変換器およびこのクロック変換器を用いた電子機器に関するものである。
【０００２】
【従来の技術】
従来より、固定電話機、携帯電話機、ＦＡＸ、およびパソコンなどの通信機器は、クロック変換器によってクロック信号が高速化されて通信データの送受信が行われている。また、近年、通信ネットワークのブロードバンド化が進み、市場の要求が４００ＭＨｚを超えた高周波帯域におけるデータの送受信が行われるようになってきている。このような通信速度の高速化に対応するためのクロック変換器に用いられる電圧制御型発振器は、高周波帯域において周波数安定度が高いこと、通信機器の使用温度範囲において発振周波数が温度補正されていること、発振器から出力されるクロック信号のジッタが少ないこと、などが要求されている。
【０００３】
また、クロック信号を高速に変換するためのクロック変換器の特性条件としては、入力側のクロック信号と出力側のクロック信号が同期していることが必要である。そのため、入力側のクロック信号と出力側のクロック信号の変換比は整数倍であり、且つ入力側のクロック信号と出力側のクロック信号の立ち上がり、立ち下りは一致していることが必要である。このような特性条件を実現させるために、一般的にＰＬＬ回路を用いたクロック変換器による位相同期および周波数変換が行われている。近年では、通信速度が高速化されるにつれて、数ｋＨｚ（例えば、８ｋＨｚ）台の基本クロック信号を数百ＭＨｚ（例えば、６２２．０８ＭＨｚ）以上の高周波クロック信号に変換するための高速通信用のクロック変換器も実現している。
【０００４】
クロック変換器は電圧制御型発振器（ＶＣＯ：Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌｌｅｄ　Ｏｓｃｉｌｌａｔｏｒ）によって発振周波数が決定される。また、ＶＣＯの発振デバイスとしては、例えば、数１０ＭＨｚで発振するＡＴカット型の水晶振動子（以下、ＡＴ水晶振動子という）が使用されるので、このようなＶＣＯは電圧制御型水晶発振器（ＶＣＸＯ：Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌ　Ｘ’ｔａｌ　Ｏｓｃｉｌｌａｔｏｒ）と云われている。
【０００５】
図１７は一般的なＶＣＸＯの概念構成図である。図１７に示すＶＣＸＯ５０において、発振部５２がＡＴ水晶振動子５１を共振させて所定周波数（たとえば、１５５．５２ＭＨｚ）のクロック信号を生成する。このとき、数１００ＭＨｚ以上の高周波のクロック信号を出力するためには、逓倍部５３を設けて、発振部５２で生成された発振信号の周波数をｎ倍して所望の高周波のクロック信号を出力する。たとえば、図１７に示すように、発振部５２が１５５．５２ＭＨｚのクロック信号を生成して６２２．０８ＭＨｚの高周波のクロック信号を出力するためには、逓倍部５３は、周波数を４倍に逓倍する必要がある。なお、ＡＴ水晶振動子としては、上記の１５５ＭＨｚが限界であり、数１００ＭＨｚ以上の高周波信号を出力するためには逓倍部５３を設ける必要がある。さらに、図１７のＶＣＸＯは、負荷回路との相互の影響を考慮して、複数の出力が取り出せる差動変換部５４を設けて、差動出力信号が取り出せるようになっている。
【０００６】
図１８は、ＶＣＸＯを用いた従来のクロック変換器の構成を示すブロック図である。クロック変換器６０は、入力分周回路６１、位相比較器６２、ローパスフィルタ６３、ＶＣＸＯ５０、帰還分周回路６５、およびバッファ６６によって構成されている。このクロック変換器６０の構成は一般的なＰＬＬ回路の構成と同じであるので詳細な動作説明は省略する。このようなクロック変換器６０は、たとえば、入力分周回路６１にジッタを含んだ１５５．５２ＭＨｚのクロック信号Ｆ１が入力されると、バッファ６６からジッタが低減された６２２．０８ＭＨｚのクロック信号Ｆ２が出力される。
【０００７】
また、近年、上記のようなＡＴ水晶振動子に代えて、ＳＡＷ（Ｓｕｒｆａｃｅ　Ａｃｏｕｓｔｉｃ　Ｗａｖｅ：弾性表面波）共振子を用いた電圧制御型ＳＡＷ発振器（ＶＣＳＯ：Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌｌｅｄ　ＳＡＷ　Ｏｓｃｉｌｌａｔｏｒ）も使用されるようになっている。ＳＡＷ共振子は、圧電基板上にすだれ状の励振電極と梯子状の反射器を配置し、励振電極で励振された表面波を反射器で反射させることで定在波を発生させ、共振子として機能するものである。このＳＡＷ共振子は、振動エネルギがＳＡＷ共振子表面に局在して主振動以外の副振動と結合しにくいため、ＡＴ水晶振動子と比較すると、所定の周波数以外には共振点は存在しないという利点がある。また、ＳＡＷ共振子を用いたＶＣＳＯは、高周波の発振信号が直接に得られるために逓倍部が不要となるので、ＡＴ水晶振動子を用いたＶＣＸＯに比べてジッタの少ない出力信号が得られるという利点もある。なお、ＳＡＷ共振子の共振周波数は数１００ＭＨｚ〜数ＧＨｚであり、高周波発振回路に用いられている。
【０００８】
本願発明に関連する先行技術文献としては、特許文献１、２が挙げられる。
【０００９】
【特許文献１】
特開平６−６１８４６号公報
【特許文献２】
特開昭６１−８４９０７号公報
【００１０】
【発明が解決しようとする課題】
図１８に示すような従来のＶＣＸＯを用いたクロック変換器には幾つかの問題点がある。第１の問題点は、ＡＴカット型のＡＴ水晶振動子は、副振動が近接すると温度条件によっては主振動と重なり合って複雑な振動が発生したり、不要なスプリアス（つまり、不要な振動）が発生したりする。また、逓倍部は、主振動に基づいて高調波信号を発生させ、必要な高調波を高周波信号として選択し、周波数の変換を図っているが、このとき、他の高調波（つまり、不要な高調波）は、その周波数帯とレベルによって雑音として残ることがある。したがって、ＡＴ水晶振動子に起因する不要な振動の結合、不要なスプリアス、および逓倍部で生成される不要な高調波などがジッタの発生要因となり、出力されるクロック信号のジッタを増大させる。第２の問題点として、従来のＶＣＸＯにおいては逓倍部やバッファを必要とするためにクロック変換器が大きくなり、近年の超小型化、低コスト化という要請に応えられないなどの問題がある。
【００１１】
次に、ＳＡＷ共振子を搭載したＶＣＳＯを用いたクロック変換器においても以下に述べるような問題点がある。図１９は、ＡＴ水晶振動子とＳＡＷ共振子の温度変化と周波数偏差の関係を示す周波数偏差−温度特性の比較を示す図である。
つまり、図１９の周波数偏差−温度の特性図に示すように、ＳＡＷ共振子はＡＴ水晶振動子に比べて温度変化に対する周波数偏差の変動が大きいため、ＶＣＳＯの周波数可変範囲をＶＣＸＯの周波数可変範囲に比べて広くとらなければならない。
【００１２】
クロック変換器は、外部からジッタを多く含んだクロック信号Ｆ１を入力した場合でも、ジッタの低減された出力側のクロック信号Ｆ２と同期がとれるようにするために、広範囲な周波数可変範囲に亘って周波数制御ができるようにすることが必要である。たとえば、米国のＳＯＮＥＴ方式においては、そのシステムにおける周波数精度は±２０ｐｐｍであり、その精度以内で補償することが義務づけられている。この周波数精度は、一般に、クロック変換器内のＶＣＳＯ（またはＶＣＸＯ）がその責務を負っている。
【００１３】
例えば、ＶＣＳＯがその周波数精度を補償するために必要とする周波数可変範囲は、米国におけるＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ　Ｏｐｔｉｃａｌ　ＮＥＴｗｏｒｋ）方式のシステム精度（以下、システム精度という）と、ＶＣＳＯ自身の周波数偏差（以下、自己の偏差という）と、ＶＣＳＯの経年変化による周波数変動（以下、経年変化という）とを考慮した範囲となる。なお、ＶＣＳＯ自身の周波数偏差（自己の偏差）としては、製造上の周波数偏差（いわゆる製造ばらつき）と図１９に示すようなＶＣＳＯの温度変動による周波数偏差とが含まれている。もちろん、ＶＣＸＯを用いた場合の周波数精度を補償するために必要とする周波数可変範囲についても同様である。なお、自己の偏差のうち、温度変化による周波数偏差は、図１９に示すように、温度変化が使用温度範囲において、ＡＴ水晶振動子は２０ｐｐｍ程度、ＳＡＷ共振子は６０ｐｐｍ程度である。
【００１４】
ＶＣＸＯやＶＣＳＯの周波数精度について具体的に説明すると、ＡＴ水晶振動子を用いたＶＣＸＯの場合の周波数可変範囲は、システム精度＋自己の偏差＋経年変化＝±２０ｐｐｍ＋±５０ｐｐｍ＋±１０ｐｐｍ＝±８０ｐｐｍである。一方、ＳＡＷ共振子を用いたＶＣＳＯの周波数可変範囲は、システム精度＋自己の偏差＋経年変化＝±２０ｐｐｍ＋±１５０ｐｐｍ＋±１０ｐｐｍ＝±１８０ｐｐｍとなる。両者の周波数可変範囲の数値から判るように、ＳＡＷ共振子を用いたＶＣＳＯの周波数可変範囲は、ＡＴ水晶振動子を用いたＶＣＸＯの周波数可変範囲と比較して、１００ｐｐｍ程度変動幅が大きい。このため、ＳＡＷ共振子を用いたＶＣＳＯは、ＡＴ水晶振動子を用いたＶＣＸＯに比べて、周波数精度を補償するために必要とする周波数可変範囲を広くとらなければならない。
【００１５】
さらに、近年の低消費電力化に呼応して、クロック変換器の発振回路に供給される電源電圧の低電圧化が進んでいる。具体的には、現在の電源電圧は３．３Ｖが主流であるが、今後、さらに低い電源電圧（たとえば、２．５Ｖ）への動きが強まっている。このように電源電圧が低電圧化すると、クロック信号の周波数を可変させるための制御電圧を広く変化させることができないため、周波数精度を補償するために必要な周波数可変範囲を広くとることができない。このような問題は、ＳＡＷ共振子を用いたＶＣＳＯとＡＴ水晶振動子を用いたＶＣＸＯとに共通して云えることであるが、特に、ＳＡＷ共振子を用いたＶＣＳＯは、上述のように周波数可変範囲が大きいので周波数精度を補償するための周波数可変範囲を確保することが難しくなる。
【００１６】
本発明は、上述の課題に鑑みてなされたもので、その目的とするところは、クロック信号のジッタを低減させると共に、温度特性を補正して自己に起因する周波数変動の少ない電圧制御型発振器、この電圧制御型発振器を備えたクロック変換器およびこのクロック変換器を用いた電子機器を提供することにある。
【００１７】
【課題を解決するための手段】
上記の目的を達成するため、第１の発明に係る電圧制御型発振器は、ＳＡＷ（Ｓｕｒｆａｃｅ　Ａｃｏｕｓｔｉｃ　Ｗａｖｅ）共振子と、前記ＳＡＷ共振子で生成された高周波信号を波形整形して所望の周波数のクロック信号を出力すると共に正帰還信号およびＰＬＬ帰還信号を出力するバッファと、外部からの制御電圧に応じて発振信号の位相をシフトする電圧制御移相回路とを備えた電圧制御型発振器であって、前記電圧制御発振器を構成する受動素子の温度特性が持つ特性を利用して、前記ＳＡＷ共振子の周波数温度特性を補正することを特徴とする。
【００１８】
上記の第１の発明に係る電圧制御型発振器によれば、電圧制御発振器を構成する受動素子の温度特性が持つ特性を利用して、前記ＳＡＷ共振子の周波数温度特性を補正することによって、ＳＡＷ共振子の共振信号の位相変化をキャンセルすることにより、ＳＡＷ共振子の周波数偏差−温度特性の補正を図っている。
【００１９】
また、第２の発明に係る電圧制御型発振器は、バッファに高周波信号を供給するＳＡＷ共振子の出力端にＬＣ並列共振回路を設け、前記ＬＣ並列共振回路を構成する受動素子であるコンデンサの負の温度特性を利用し、前記ＳＡＷ共振子の周波数温度特性を所定量回転させて前記ＳＡＷ共振子の周波数温度特性を補正することを特徴とする
【００２０】
上記の第２の発明に係る電圧制御型発振器によれば、ＳＡＷ共振子の出力部にＬＣ共振回路からなるタンク回路を設け、このタンク回路素子であるコンデンサの負の温度特性を利用してＳＡＷ共振子の共振信号の位相変化をキャンセルすることにより、ＳＡＷ共振子の周波数偏差−温度特性の補正を図っている。
これによって、ＶＣＳＯ（電圧制御型ＳＡＷ発振回路）の回路規模を大きくすることなく、従来のＡＴ水晶振動子とほぼ同程度まで周波数偏差−温度特性を補正することができる。また、ＡＴ水晶振動子に比べてジッタの少ないクロック信号を生成して出力することができる。さらに、ＡＴ水晶振動子を使用した場合とほぼ同程度の周波数可変範囲を確保することができるので、電源電圧が低電圧化されても容易に周波数可変範囲を補正してクロック信号の周波数偏差を高精度に維持することができる。
【００２１】
また、第３の発明に係る電圧制御型発振器におけるバッファは、前記ＳＡＷ共振子の出力端および前記ＬＣ並列共振回路にその入力端が接続された第１の差動増幅器と、第１の差動増幅器から供給された高周波信号を波形整形して所望の周波数のクロック信号を出力する第２の差動増幅器と、第１の差動増幅器から高周波信号を入力し、一方の出力端子より正帰還信号を出力し、他方の出力端子よりＰＬＬ帰還信号を出力する第３の差動増幅器とを備えることを特徴とする。
【００２２】
上記の第３の発明に係る電圧制御型発振器によれば、前記第３の差動増幅器の一方の出力端子から正帰還ループを取り出し、他方の出力端子からからＰＬＬ帰還ループを取り出しているので、ＶＣＳＯの出力側の負荷変動に伴って生じるクロック信号の振幅の不安定や波形の変形などに影響されないＰＬＬ帰還信号を出力することができる。また、バッファに対して差動増幅器をさらに付加する必要がないので、小型かつ経済的な電圧制御型発振器を実現することができる。
【００２３】
また、第４の発明に係る電圧制御型発振器における前記差動変換器として、ＥＣＬ（Ｅｍｉｔｔｅｒ−ｃｏｕｐｌｅｄ　Ｌｏｇｉｃ）ラインレシーバを用いたことを特徴とする。
【００２４】
上記の第４の発明に係る電圧制御型発振器によれば、バッファにＥＣＬラインレシーバを用いることによってバッファを簡素化することができる。これにより、差動増幅器相互間の高周波信号の相互干渉がなくなり、ジッタの少ない安定したクロック信号を出力することができる。
【００２５】
また、第５の発明に係る電圧制御型発振器におけるバッファは、前記ＳＡＷ共振子の出力端および前記ＬＣ並列共振回路にその入力端が接続された第１の増幅器と、第１の増幅器から供給された高周波信号を波形整形して所望の周波数のクロック信号を出力する第２の増幅器と、第１の増幅器から高周波信号を入力してＰＬＬ帰還信号を出力する第３の増幅器と、前記第１の増幅器の出力から高周波信号を分岐して正帰還信号として前記電圧制御移相回路に供給するラインとを備えることを特徴とする。
【００２６】
上記の第５の発明に係る電圧制御型発振器によれば、バッファ内において、発振用の第１の増幅器の出力が分岐され２つの出力用増幅器に供給される。そして、一方の第２の増幅器の出力からクロック信号を出力し、他方の第３の増幅器の出力からＰＬＬ帰還ループの出力信号を出力している。これにより、バッファの外部に余分なバッファ用増幅器を追加する必要がなくなるので、ＶＣＳＯ電圧制御型発振器の部品点数を削減することができ、電圧制御型発振器の小型化を図ることができる。しかも、発振用の第１の増幅器の出力信号をバッファの内部に設けた第２の増幅器と第３の増幅器に分配することができるので、第２の増幅器から出力されるクロック信号と第３の増幅器から出力されるＰＬＬ帰還ループの信号との間に位相差が生じることがなくなる。もちろん、このようなバッファを用いても、前記の各発明と同様にＳＡＷ共振子の周波数偏差−温度特性を補正できることは云うまでもない。
【００２７】
また、第６の発明に係る電圧制御型発振器における前記ＳＡＷ共振子は、オイラー角が（０，１１３°〜１３５°、＋４０°〜４９°）にある面内回転ＳＴカット水晶板を用いることを特徴とする。
【００２８】
上述の第６の発明に係る電圧制御型発振器における前記ＳＡＷ共振子によれば、上記のようにオイラー角を考慮したＳＴカット水晶板を用いたＳＡＷ共振子を採用することにより、従来のＳＡＷ共振子における温度特性を改善することができる。しかし、このようなＳＡＷ共振子においても、従来のＡＴ水晶振動子と比較すると周波数偏差−温度特性が劣るので、本発明では、上述のように、電圧制御型発振器中にＬＣ並列共振回路を設け、このＬＣ並列共振回路中の回路素子（たとえば、コンデンサ）の温度特性を利用して、ＳＡＷ共振子の共振信号の位相変化をキャンセルすることにより、ＳＡＷ共振子における周波数偏差−温度特性のさらなる補正を図っている。
【００２９】
また、第７の発明のクロック変換器は、前記の各電圧制御型発振器を備えるように構成される。
【００３０】
上記の第７の発明に係るクロック変換器によれば、周波数偏差−温度特性の良好なクロック変換器を提供できる。これによって、広範囲な周波数可変範囲に亘って周波数制御ができる。たとえば、米国のＳＯＮＥＴ方式における周波数精度±２０ｐｐｍの精度を満たすクロック変換器を提供できる。
【００３１】
また、第８の電子機器は、前記のクロック変換器を備えるように構成される。
【００３２】
上記の第８の発明に係る電子機器によれば、上記の各発明のクロック変換器を光トランシーバ用モジュールに用いることによって、クロック変換器の周波数可変範囲を広くとることができる。また、ジッタが多く含まれたクロック信号が入力されても、ジッタの非常に少ない高周波のクロック信号を光トランシーバ用モジュールの多重化部へ供給することができる。
【００３３】
【発明の実施の形態】
以下、図面を用いて、本発明の一実施の形態における電圧制御型発振器を詳細に説明する。現在では、従来のＡＴ水晶振動子を使ったＶＣＸＯの高周波化に対応するために従来のＳＡＷ共振子を使ったＶＣＳＯが普及している。しかし、上述のように、ＳＡＷ共振子であるがゆえに温度変化に対する周波数可変範囲が大きくなり、周波数精度を補償するための周波数可変範囲のマージンを狭くしている。そこで、これに代えて温度特性の補正を図った改善型のＳＡＷ共振子（以下、単にＳＡＷ共振子という）が検討されている。しかし、このＳＡＷ共振子においても、従来のＡＴ振動子と比較して周波数の温度特性が劣るので、本発明では、これを補正するために、発振回路中にＬＣ共振回路から成るタンク回路を設け、このタンク回路中で使われているコンデンサの温度特性を用いることによってＳＡＷ振動子の温度特性の補正を図っている。なお、本発明では、タンク回路のコンデンサによって温度補正を行っているが、タンク回路のコンデンサに限ることなく電圧制御移相回路を構成するコンデンサの温度特性を利用してＳＡＷ共振子における周波数の温度特性補正を図ることもできる。
【００３４】
本発明に用いられるＳＡＷ共振子は、従来のＳＡＷ共振子に比べて温度特性が良くなるようなカット角度でカットした水晶片を用いている。このＳＡＷ共振子は、２次温度係数βが−１．６×１０^−８程度となり、従来のＳＡＷ共振子に比べて周波数偏差−温度特性が２分の１程度まで改善されている。なお、このＳＡＷ共振子のデバイス技術については特許第３２１６１３７号公報に報告されている。以下、本発明に用いられるＳＡＷ共振子について簡単に説明する。
【００３５】
図１は、本発明のＳＡＷ共振子に使用される水晶片の結晶軸に対するカット角度を示す図である。図１に示すように、水晶の結晶軸は、電気軸（Ｘ軸）、機械軸（Ｙ軸）、光軸（Ｚ軸）によって定義される。先ず、オイラー角（φ、θ、ψ）が（０，０，０）の水晶Ｚ板２が、電気軸（Ｘ軸）まわりにθ＝１１３〜１３５度回転させた水晶板１からその結晶軸（Ｘ，Ｙ’，Ｚ’）に沿って切り出される。なお、このようなカット方法をＳＴカットという。このようにＳＴカットされた水晶板１のＺ’軸まわりに、さらにψ＝±（４０〜４９）度回転させ、弾性表面波の伝播方向がこの方向となるように作製された圧電振動子が、Ｚ’軸まわりに面内回転させたＳＴカット型のＳＡＷ共振子３である。
【００３６】
この面内回転によるＳＴカット型のＳＡＷ共振子３は、周波数変化率が小さくて温度特性が極めてよいことが知られており、その温度特性は、変曲点が１１０℃近辺にある３次関数温度特性である。ＳＡＷ共振子３は、この３次関数温度特性において、常温範囲に位置する極大値もしくは極小値温度を頂点温度とし、一次係数項の調整により常温範囲外に位置する変曲点まわりに温度特性を回転させて、頂点温度を常温範囲の最適値に調整するように構成したものである。
【００３７】
すなわち、水晶板を電気軸（Ｘ軸）まわりにθ＝１１３〜１３５度回転させて得られるＳＴカット型の水晶板１を、さらに、Ｚ’軸まわりにψ＝±（４０〜４９）度だけ面内回転させたＳＴカット型の水晶板（水晶片）を設定する。その範囲内で、さらに温度特性が極値を持つ範囲を選定し、この範囲内で面内回転角を調整し、温度特性の極大値もしくは極小値温度を常温範囲の最適値に調整して温度特性を調整する。それを説明したものが図２である。
【００３８】
図２は、本発明のＳＡＷ共振子における周波数偏差−温度特性を示す図である。図２に示すように、Ｚ’軸まわりに面内回転させたＳＴカット型のＳＡＷ共振子の温度特性は変曲点温度が約１１０℃であり、常用温度範囲は、それより低い温度領域−４０〜＋８５℃であるので、変曲点より低い温度領域に位置する極大値を有する特性領域を使用する（図２において四角で囲んだ部分）。３次関数温度特性の場合には変曲点を移動することが困難であるので、一次係数項を調整し、特性線を変曲点まわりに回転させる。
【００３９】
図２に示す実線が基本特性線である場合、その極大値Ｐ１を使用温度範囲Ｔｚの中央に位置するように、特性線を変曲点まわりに回転させて新たに破線で示しているような特性線を得る。これにより、あたかも、使用温度範囲で頂点温度を平行移動したかの如く、極大値温度がＰ１からＰ２に移動し、使用温度範囲において周波数変化率を最小にすることができる。
【００４０】
図３は、ＡＴ水晶振動子、従来のＳＡＷ共振子、および本発明のＳＡＷ共振子の周波数偏差−温度特性を比較した図である。それぞれの周波数は、ＡＴ水晶振動子が８０ＭＨｚ、従来のＳＡＷ共振子が１２５ＭＨｚ、本発明のＳＡＷ共振子が６２５ＭＨｚのものを使用しているが、基本的な周波数偏差−温度特性は使用する周波数には依存されない。図３から分かるように、本発明のＳＡＷ共振子はＡＴ水晶振動子に比べて周波数偏差−温度特性は劣るが、従来のＳＡＷ共振子に比べて温度領域全体で周波数偏差−温度特性は補正されている。たとえば、−５℃において、本発明のＳＡＷ共振子における周波数偏差−温度特性は、従来のＳＡＷ共振子の周波数偏差−温度特性に比べて１／２程度にまで改善されていることが分かる。
【００４１】
上記で説明したように、本発明のＳＡＷ共振子は、従来のＡＴ水晶振動子に比べて周波数の温度特性が劣っている。このため、本発明では、ＶＣＳＯ４を構成するタンク回路１６のＬＣ受動素子の温度特性を利用してＳＡＷ共振子における周波数の温度特性を補正する。補正されたＳＡＷ共振子を用いて周波数可変範囲をさらに改善するための本発明の実施の形態を説明する。
【００４２】
＜第１の実施の形態＞
図４は、本発明の第１の実施の形態におけるクロック変換器の構成を示すブロック図である。図４に示すクロック変換器１は、位相比較部２、ローパスフィルタ（ＬＰＦ）３、電圧制御型ＳＡＷ発振器（ＶＣＳＯ）４によって構成されている。また、位相比較部２は、位相比較器（ＰＤ）６、帰還分周回路（１／Ｎ）７、および入力分周回路（１／Ｐ）８によって構成されている。位相比較部２は、通常、全体がＩＣ化されている。このような構成において、たとえば、クロック変換器１に１５５．５２ＭＨｚで入力されたクロック信号（ＣＫ＋，ＣＫ−）は、６２２．０８ＭＨｚのクロック信号（ＯＵＴ＋，ＯＵＴ−）に周波数逓倍されて出力される。
【００４３】
ＶＣＳＯ４は、改善型のＳＡＷ共振子を用いた発振器であり、発振信号の周波数に応じて外部からの制御電圧ＶｃによりＳＡＷ共振子に供給される正帰還信号の位相をシフトし、所定の周波数のクロック信号を生成する。出力端子Ｔ４はＶＣＳＯ４のＰＬＬ帰還信号を供給する出力端子である。この出力端子Ｔ４から位相比較部２にＰＬＬ帰還信号が供給される。
【００４４】
ローパスフィルタ３は、位相比較器６の差動動作によって発生したノイズを除去して、制御電圧ＶｃをＶＣＳＯ４の電圧制御移相回路１４（図５参照）に供給する。なお、帰還分周回路７は、ＰＬＬ帰還ループからのＰＬＬ帰還信号を分周して位相比較器６に供給するための分周器である。また、入力分周回路８は、入力側のクロック信号を分周して位相比較器６へ入力するための分周器である。
【００４５】
図５は、図４に示すクロック変換器内のＶＣＳＯ４の構成を示すブロック図である。ＶＣＳＯ４は、３つの差動増幅器１１，１２，１３を内蔵するバッファ４ａと、所定の共振周波数を有するＳＡＷ共振子１５と、外部からの制御電圧Ｖｃに基づいて発振信号の位相を所定量シフトし、ＳＡＷ共振子１５の共振周波数を変化させる電圧制御移相回路１４と、ＬＣ並列共振回路であるタンク回路（Ｚｄ）１６とによって構成されている。このような構成によって、発振用の差動増幅器（第１の差動増幅器）１１、帰還用の差動増幅器（第３の差動増幅器）１３、電圧制御移相回路１４、ＳＡＷ共振子１５、およびタンク回路１６によって正帰還ループが形成される。また、帰還用の差動増幅器１３の他の出力端子Ｑ１から、図４に示すように、ＶＣＳＯ４の出力端子Ｔ４を介して、ＰＬＬ帰還ループ用出力信号を出力する。
【００４６】
図５において、ＳＡＷ共振子１５で共振した所定の共振周波数の高周波信号は、発振用の差動増幅器１１の非反転入力端子Ｄｌに入力される。そして、相互の位相差が１８０度異なる出力信号が、差動増幅器１１の出力端子から非反転出力信号Ｐ＋と反転出力信号Ｐ−として送出される。また、出力用の差動増幅器（第２の差動増幅器）１２は、発振用の差動増幅器１１からの出力信号Ｐ＋，Ｐ−を波形整形して所定の周波数、例えば６２２．０８ＭＨｚのクロック信号として外部へ供給する。さらに、帰還用の差動増幅器１３は、負荷回路に対してバッファ機能を有する差動増幅器であり、一方の出力端子Ｔ４’からの出力信号Ｑ２を正帰還ループへ、他方の出力端子Ｔ５’からの出力信号Ｑ１をＰＬＬ帰還ループへ供給している。
【００４７】
図６は、図５に示す差動増幅器１１，１２，１３の具体的な回路構成を示す差動増幅器を示す図である。上記の差動増幅器１１，１２，１３は、何れも同じエミッタ開放型のＥＣＬ（Ｅｍｉｔｔｅｒ−ｃｏｕｐｌｅｄ　Ｌｏｇｉｃ：エミッタ結合論理）ラインレシーバで構成される差動増幅器である。なお、図６の差動増幅器は、図５のバッファ４ａにおける出力段の差動増幅器１２の差動増幅器を示しており、エミッタ終端抵抗Ｒ１，Ｒ２は外付け用として出力端子Ｔ２’，Ｔ３’に接続される。また、ＥＣＬラインレシーバは、低消費電力であり、かつ高速動作が可能であるので高周波発振回路に用いられている。
【００４８】
図６に示すＥＣＬラインレシーバ増幅器は、一般的な回路であるので詳細な動作説明は省略するが、１８０度位相の異なる入力信号（ＩＮ＋、ＩＮ−）によってトランジスタＴｒ１、Ｔｒ２が差動反転動作を繰り返し、トランジスタＴｒ３のＯＵＴ−およびＴｒ４のＯＵＴ＋から増幅および波形整形された差動信号を取り出すことができる。なお、トランジスタＴｒ５は発振信号のバイアスレベルを可変設定するための手段である。
【００４９】
図７は、図５に示す電圧制御移相回路の具体的な回路図である。この電圧制御移相回路１４は、図４に示すローパスフィルタ３から入力された制御電圧Ｖｃによって可変容量ダイオード（バリキャップ）Ｃｖのキャパシタンスを可変させ、伸長コイルＬｖとバリキャップＣｖおよびコンデンサＣ１からなるＬＣ共振回路の共振周波数を制御してＳＡＷ共振子１５に供給される信号の位相をシフトさせている。この正帰還ループで生成された発振信号は、図５の差動増幅器１１，１２を介して出力端子Ｔ２，Ｔ３からクロック信号ＯＵＴ＋，ＯＵＴ−として送出される。
【００５０】
また、図８は、図５に示すタンク回路１６の具体的な回路図である。図８に示すように、タンク回路（Ｚｄ）１６は、コイルＬ１とコンデンサＣ２からなるＬＣ受動素子によって構成されている。このタンク回路１６は、共振周波数Ｆ０（＝１／２π（Ｌ１×Ｃ２）^１／２）で共振し、インピーダンスが無限大になり、ＳＡＷ共振子１５から差動増幅器１１に伝送される高周波信号の効率を最大にするためのＬＣ並列共振回路である。
【００５１】
本発明では、タンク回路１６中のコンデンサＣ２の温度特性を利用してＳＡＷ共振子の周波数偏差−温度特性の補正を図っているので、このタンク回路１６についてさらに詳しく説明する。図９は、コンデンサ容量の温度特性を示す図である。図９に示すように、コンデンサ容量の温度特性は、温度ｔが高くなるとコンデンサの容量は小さくなるという負の温度特性を示している。
【００５２】
図１０は、タンク回路の位相−周波数特性を示す図である。すなわち、高い温度（Ｔａ）から低い温度（Ｔｂ）に推移したときの位相−周波数の特性を示している。
この場合、ＳＡＷ共振子の発振条件における位相の回転量は３６０度であるから、温度変化による位相の変動分はＳＡＷ共振子によって補正される。すなわち、温度が高温（Ｔａ）から低温（Ｔｂ）に推移したとき、当初の共振周波数Ｆａにおける位相はａ点からｃ点の方向に、すなわち、遅れ位相を大きくする方向へシフトする。この場合、電圧制御移相回路１４が、負の方向に変動した位相をもとに戻すように、ＳＡＷ共振子の位相を正の方向に変化させる制御を行う。
【００５３】
図１１は、ＳＡＷ共振子の位相一周波数特性を示す図である。電圧制御移相回路１４は、図１０におけるａ点の位相がｃ点にシフトすると、その分だけ、図１１に示すように、ＳＡＷ共振子の位相を位相−周波数曲線上をａ’点からｂ’点の方向に遅れ位相が小さくなるように制御する。この時、ＳＡＷ共振子の共振周波数Ｆａは、図１１に示すように、高い共振周波数Ｆｂへ変化することになる。この結果、タンク回路の共振周波数Ｆａも、図１０に示すように、ｃ点の共振周波数Ｆａからｂ点の共振周波数Ｆｂへ推移することになる。言い換えれば、温度が低下することによってタンク回路１６の共振周波数が低下した分を補正するように、ＳＡＷ共振子の共振周波数を上昇させる。このようにして、ＳＡＷ共振子の共振周波数が変動した分を、タンク回路１６におけるコンデンサ容量の温度特性によって補正する。
【００５４】
図１２は、タンク回路で補正されたＳＡＷ共振子の周波数偏差−温度特性を示す図である。すなわち、図１２は、図３に示した従来のＳＡＷ共振子の周波数偏差−温度特性（ａ）と、上記で説明したタンク回路のコンデンサの温度特性を利用して補正されたＳＡＷ共振子の周波数偏差−温度特性（ｂ）との関係を示している。つまり、タンク回路１６におけるコンデンサＣ２の温度特性を利用することにより、従来のＳＡＷ共振子の特性（ａ）を、矢印で図示した方向に一定量回転させることによって補正されたＳＡＷ共振子の特性（ｂ）が得られる。
【００５５】
また、このようなタンク回路１６におけるコンデンサＣ２の温度特性を利用したＳＡＷ共振子の周波数偏差−温度特性の補正は、上述のようなＳＡＷ共振子だけでなく、従来のＳＡＷ共振子にも適用することができる。さらに、タンク回路１６におけるコンデンサＣ２だけでなく、図７の電圧制御移相回路１４に用いられる可変容量ダイオードＣｖやコンデンサＣ１の温度特性を利用しても、ＳＡＷ共振子の周波数偏差−温度特性と同様の周波数偏差−温度特性の補正が得られることは云うまでもない。
【００５６】
図１３は、従来のＡＴ水晶振動子、並びにコンデンサの温度特性を利用して周波数偏差−温度特性を補正したＳＡＷ共振子および従来のＳＡＷ共振子の周波数偏差−温度特性を示す図である。図１３において、実線が本発明のＳＡＷ共振子（ａ）の周波数偏差−温度の特性、破線が従来のＳＡＷ共振子（ｂ）の周波数偏差−温度の特性、一点鎖線がＡＴ水晶振動子の周波数偏差−温度特性である。なお、周波数偏差−温度特性の回転量は、ＳＡＷ共振子（ａ）および従来のＳＡＷ共振子（ｂ）において同一量である。図１３から明らかなように、使用温度範囲においては、ＳＡＷ共振子（ａ）の周波数偏差−温度特性は、ＡＴ水晶振動子（ｃ）の周波数偏差−温度特性と同程度まで補正されている。また、従来のＳＡＷ共振子（ｂ）においても使用温度範囲における周波数偏差−温度特性はやや改善されている。
【００５７】
以上説明したように、本発明のクロック変換器によれば、周波数温度特性が改善されたＳＡＷ共振子を利用し、さらに、ＶＣＳＯのタンク回路や電圧制御移相回路に構成されているコンデンサの温度特性を利用することにより、従来のＡＴ水晶振動子とほぼ同程度の周波数偏差−温度特性を得ることができる。これにより、ＡＴ水晶振動子を使用した場合とほぼ同程度の周波数偏差の変動範囲（つまり、±８０ｐｐｍ）を確保することができるので、ＡＴ水晶振動子と同程度の周波数可変範囲で、市場において要求される周波数精度をクリアすることができる。
【００５８】
また、ＳＡＷ共振子はＡＴカット型のＡＴ水晶振動子のような副振動がないので主振動と結合することがなく、また、不要なスプリアスも存在しない。さらに、周波数を変換するための逓倍回路を必要としないので、高調波が発生することもなくなる。その結果、これらに起因するジッタが発生することがなくなるのでジッタの少ないクロック変換器を実現することができる。
【００５９】
さらに、ＡＴ水晶振動子を使用した場合とほぼ同程度の周波数可変範囲（±８０ｐｐｍ）を確保することができるので、電圧制御移相回路の電圧制御幅を小さくすることができる。この結果、電源電圧が低電圧化されても容易に周波数可変範囲を補償してクロック信号の周波数偏差を高精度に維持することができる。また、ＳＡＷ共振子は逓倍回路を不要とし、かつ、専用の温度補償回路を設けることなくＶＣＳＯを構成する受動素子のコンデンサを温度補償用として用いて簡易な回路構成とすることで、クロック変換器を小型化することができると共に、クロック変換器のコストダウンを図ることができる。
【００６０】
＜第２の実施の形態＞
図１４は、本発明の第２の実施の形態におけるのＶＣＳＯの構成を示すブロック図である。図１４に示す第２の実施の形態のＶＣＳＯ４’は、バッファ４ａ’内において、図５に示す差動増幅器の代わりに入出力が単一型の増幅器３１，３２，３３を用い、発振用の増幅器（第１の増幅器）３１の出力段に２つの増幅器３２，３３を並列に接続している。そして、発振用の増幅器３１は電圧制御移相回路１４及びＳＡＷ共振子１５とによって正帰還ループを構成し、増幅器（第３の増幅器）３３はＰＬＬ帰還ループを構成し、さらに、増幅器（第２の増幅器）３２は外部へクロック信号を出力するための出力用増幅器を構成する。その他の回路構成については図５に示す第１の実施の形態のＶＣＳＯ４と同様であるので説明を省略する。
【００６１】
従来のＶＣＳＯにおいては、クロック信号の出力とＰＬＬ帰還ループの出力とを兼用させる場合、相互の影響を回避するために、クロック信号の出力側に出力バッファ回路を設けていた。しかし、本発明の第２の実施の形態では、図１４のような構成の単一型の増幅器を用いることにより、発振用の増幅器３１の出力が、バッファ４ａ’の内部に設けた２つの出力用の増幅器３２，３３によって分岐され、一方の増幅器３２よりクロック信号を出力し、他方の増幅器３３よりＰＬＬ帰還ループのＰＬＬ信号を出力している。したがって、バッファ４ａ’の外部に余分なバッファを追加する必要がなくなるので、クロック変換器の部品点数の削減および小型化を図ることができる。
【００６２】
また、従来のＶＣＳＯのようにバッファの外部に出力バッファ回路を設けると、クロック信号を出力するための増幅器と外部に設けた出力バッファ回路との間を接続するための配線によって、それぞれの信号が相互に干渉したり信号間に位相差が生じてしまうことがある。しかし、図１４のような構成の単一型の増幅器を用いることにより、発振用の増幅器３１の出力信号をバッファ４ａ’の内部に設けた２つの出力用の増幅器３２，３３へ分配することができるので、増幅器３２から出力されるクロック信号と増幅器３３から出力されるＰＬＬ帰還ループのＰＬＬ信号との間に位相差が生じることはなくなる。なお、図１４のような単一型の増幅器を用いた場合も、図５に示す第１の実施の形態の場合と同様に、ＳＡＷ共振子１５における周波数の温度補正効果が得られることは云うまでもない。
【００６３】
図１５は、本発明の温度補正機能を有するＶＣＳＯ４’を内蔵した本発明のクロック変換器の構成図である。つまり、図１５に示すクロック変換器は、図４に示すクロック変換器において、クロック入力を単一入力とし、および電圧制御型ＳＡＷ発振器として図１４に示す単一型ＶＣＳＯ４’を用いたものである。
【００６４】
＜第３の実施の形態＞
次に、本発明におけるクロック変換器の電子機器ヘの応用例について述べる。
本発明のクロック変換器は、たとえば、１０ギガビットの光インタフェースにおける光トランシーバ用モジュールなどの電子機器にも応用することができる。
図１６は、本発明のクロック変換器を用いた１０ギガビットの光インタフェースにおける光トランシーバ用モジュールの概略構成図である。光ネットワーク向けの光トランシーバ用モジュール１００は、例えば、サーバ用コンピュータと光ネットワークとの間で、光／電気変換及び電気／光変換と多重化及び分離化のためのインタフェース機能を実現するモジュールである。この光トランシーバ用モジュール１００は、クロック変換器１０３で生成された高周波のクロック信号を多重化部（ＭＵＸ）１０１の基準クロック信号として供給する。
【００６５】
各ブロックはそれぞれ次のような機能を備えている。多重化部（ＭＵＸ）１０１は、下位のシステムから受信した複数の送信低速データ（ＴｘＤＡＴＡ×Ｎ）を多重化する。ここで、Ｎは整数であって、例えば、Ｎ＝１６である。電気／光変換部（ＴｘＥ−Ｏ）１０２は電気信号を光信号（ＯＰＯＵＴ）に変換して光伝送路に送出し、光／電気変換部（ＲｘＯ−Ｅ）１０５は光伝送路から受信した光信号（ＯＰＩＮ）を電気信号に変換する。分離化部（ＤｅＭＵＸ／ＣＤＲ）１０４は、光／電気変換部（ＲｘＯ−Ｅ）１０５によって電気信号に変換された受信データを複数の受信低速データ（ＲｘＤＡＴＡ×Ｎ）に分離する。クロック変換器１０３は低周波のクロック信号を、高周波数の基準クロック信号に変換して多重化部（ＭＵＸ）１０１へ供給する。選択部１０６は、低周波数の外部クロック信号（ＴｘＲＥＦ）または分離化部（ＤｅＭＵＸ／ＣＤＲ）１０４からのクロック信号ＲｘＣＬＫから所望のクロック信号を選択してクロック変換器１０３へ供給する。
【００６６】
次に、光トランシーバ用モジュール１００の動作について説明する。クロック変換器１０３は、選択部１０６によって選択された低周波数の外部クロック信号（ＴｘＲＥＦ）を高周波数のクロック信号に変換する。例えば、選択部１０６が６４ＫＨｚ〜１５５．５２ＭＨｚの低周波数の外部クロック信号（ＴｘＲＥＦ）を選択してクロック変換器１０３へ供給すると、クロック変換器１０３は、６００ＭＨｚ帯の６２２．０８ＭＨｚの高周波数のクロック信号に変換して多重化部（ＭＵＸ）１０１へ供給する。これによって、電気／光変換部（ＴｘＥ−Ｏ）１０２において６２２．０８ＭＨｚの電気信号が光信号（ＯＰＯＵＴ）に変換されて光伝送路へ送出される。
【００６７】
また、分離化部（ＤｅＭＵＸ／ＣＤＲ）１０４は、ＣＤＲ（Ｃｌｏｃｋ　ａｎｄ　Ｄａｔａ　Ｒｅｃｏｖｅｒｙ）機能により、光／電気変換部（ＲｘＯ−Ｅ）１０５から受信した光信号（ＯＰＩＮ）のデータから高周波数のクロック信号を抽出する。選択部１０６が、この抽出したクロック信号（ＲＣＬＫ）を選択した場合は、クロック変換器１０３でジッタが多く含まれたクロック信号（ＲＣＬＫ）のジッタが低減され、ジッタの少ない高周波数のクロック信号が多重化部（ＭＵＸ）１０１へ供給される。
【００６８】
つまり、ＡＴ水晶振動子の場合と同程度の周波数可変範囲が取れる電圧制御型ＳＡＷ発振器（ＶＣＳＯ）を適用したクロック変換器１０３を光トランシーバ用モジュール１００に用いて、ジッタの多く含んだクロック信号を入力しても、クロック変換器１０３は非常にジッタの少ない高周波数のクロック信号を生成して多重化部（ＭＵＸ）１０１へ供給することができる。このようなジッタの少ないクロック信号が多重化部（ＭＵＸ）１０１へ供給されることにより、多重化部（ＭＵＸ）１０１において多重化する送信データ（ＴｘＤＡＴＡ×Ｎ）とクロック信号との間におけるタイミングマージンが確保されるので、多重化部（ＭＵＸ）１０１の送信データの誤動作を防止することができる。また、動画像のような大量のデータが伝送できる１０ギガビットに代表される高速なネットワークシステムにおいても、安定した動作を容易に確保することができる。
【００６９】
以上述べた実施の形態は本発明を説明するための一例であり、本発明は、上記の実施の形態に限定されるものではなく、発明の要旨の範囲で種々の変形が可能である。
（変形例１）
上記の実施の形態では、タンク回路を構成するＬＣ並列共振回路のコンデンサの負の静電容量温度特性を利用することによって、従来のＳＡＷ共振子やＳＡＷ共振子の周波数偏差−温度特性を補正する場合について説明した。しかし、これに限ることはなく、ＶＣＳＯ内に構成されている回路素子のうち、負の温度特性を有する回路素子の温度特性を利用すれば、従来のＳＡＷ共振子やＳＡＷ共振子の共振信号の位相変化をキャンセルして周波数偏差−温度特性の改善を図ることができるのは云うまでもない。たとえば、電圧制御移相回路に構成されている可変容量ダイオードやコンデンサなどの温度特性も負の温度特性を有しているので、これらの回路素子の温度特性を利用して従来のＳＡＷ共振子やＳＡＷ共振子の周波数偏差−温度特性を補正することもできる。
（第２変形例）
上記した実施形態の増幅器は、バイポーラトランジスタを使用して構成した実施例を示し説明したが、トランジスタの種類が異なるＭＯＳトランジスタにより構成してもよい。
（第３変形例）
又、発振回路をネットワーク用の光インターフェースモジュールに用いる場合について説明したが、発振回路、特に高周波発振回路を必要とする携帯電話などの無線通信機器など各種電子機器に適用することが可能である。
（第４変形例）
水晶振動子、セラミック振動子やＳＡＷ共振子等の圧電振動子を構成する圧電材料について、水晶の他、他の圧電材料としてランガサイトや四ほう酸リチウムを用いた構成としてもよい。
【００７０】
【発明の効果】
以上説明したように、本発明の電圧制御型発振器によれば、ＶＣＳＯの回路に用いられているコンデンサの温度特性を利用することによってＳＡＷ共振子における周波数偏差−温度特性を補正している。これにより、ＶＣＳＯの回路規模を大ききすることなく、従来のＡＴ水晶振動子とほぼ同程度まで周波数偏差−温度特性を補正することができる。また、ＡＴ水晶振動子に比べてジッタの少ないクロック信号を生成して出力することができる。さらに、ＡＴ水晶振動子を使用した場合とほぼ同程度の周波数可変範囲を確保することができるので、電圧制御移相回路の電圧制御幅を小さくすることができる。この結果、電源電圧が低電圧化されても容易に周波数可変範囲を補償してクロック信号の周波数偏差を高精度に維持することができる。
【図面の簡単な説明】
【図１】本発明のＳＡＷ共振子に使用される水晶片の結晶軸に対するカット角度を示す図である。
【図２】本発明のＳＡＷ共振子の周波数偏差−温度特性を示す図である。
【図３】ＡＴ水晶振動子、従来のＳＡＷ共振子、および本発明のＳＡＷ共振子の周波数偏差−温度特性を比較した図である。
【図４】本発明の第１の実施の形態におけるクロック変換器の構成を示すブロック図である。
【図５】図４に示すクロック変換器内のＶＣＳＯの構成を示すブロック図である。
【図６】図５に示す差動増幅器１１，１２，１３の具体的な回路構成を示す図である。
【図７】図５に示す電圧制御移相回路の具体的な回路図である。
【図８】図５に示すタンク回路の具体的な回路図である。
【図９】コンデンサ容量の温度特性を示す特性図である。
【図１０】タンク回路の位相−周波数特性を示す図である。
【図１１】ＳＡＷ共振子の位相−周波数特性を示す図である。
【図１２】タンク回路で補正されたＳＡＷ共振子の周波数偏差−温度特性を示す図である。
【図１３】従来のＡＴ水晶振動子の周波数−温度特性、並びにコンデンサの温度特性を利用して特性を補正した本発明のＳＡＷ共振子および従来のＳＡＷ共振子の周波数−温度特性を示す図である。
【図１４】本発明の第２の実施の形態におけるＶＣＳＯの構成を示すブロック図である。
【図１５】図１４のＶＣＳＯを内蔵した本発明のクロック変換器の構成図である。
【図１６】本発明のクロック変換器を用いた１０ギガビットの光トランシーバ用モジュールの概略構成図である。
【図１７】従来の一般的なＶＣＸＯの構成を示す概念図である。
【図１８】従来のＶＣＸＯを用いた従来のクロック変換器の構成を示すブロック図である。
【図１９】ＡＴ水晶振動子と従来のＳＡＷ共振子の周波数偏差−温度特性を示す図である。
【符号の説明】
１…クロック変換器、２…位相比較部、３…ローパスフィルタ（ＬＰＦ）、４，４’…電圧制御型ＳＡＷ発振回路（ＶＣＳＯ）、４ａ，４ａ’…バッファ、６…位相比較器（ＰＤ）、７…帰還分周回路（１／Ｎ）、８…入力分周回路（１／Ｐ）、１１，１２，１３…差動増幅器、１４…電圧制御移相回路、１５…ＳＡＷ共振子、１６…タンク回路（Ｚｄ）、３１，３２，３３…増幅器、１００…光トランシーバ用モジュール、１０１…多重化部（ＭＵＸ）、１０２…電気／光変換部（ＴｘＥ−Ｏ）、１０３…クロック変換器、１０４…分離化部（ＤｅＭＵＸ／ＣＤＲ）、１０５…光／電気変換部（ＲｘＯ−Ｅ）、１０６…選択部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a voltage-controlled oscillator, a clock converter provided with the voltage-controlled oscillator, and an electronic device using the clock converter. More specifically, the present invention relates to a self-generated device using a SAW resonator. A clock converter for converting a basic clock signal on the order of several kHz (for example, 8 kHz) into a high-frequency clock signal of several hundred MHz (for example, 622.08 MHz) or more, comprising a voltage-controlled oscillator with little frequency fluctuation; The present invention relates to an electronic device using the clock converter.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, in a communication device such as a fixed telephone, a mobile phone, a facsimile, and a personal computer, a clock converter speeds up a clock signal to transmit and receive communication data. In recent years, the use of broadband communication networks has been progressing, and data has been transmitted and received in a high-frequency band exceeding 400 MHz in the market. A voltage-controlled oscillator used in a clock converter to cope with such an increase in communication speed has high frequency stability in a high-frequency band, and the oscillation frequency is temperature-corrected in the operating temperature range of communication equipment. It is required that the jitter of the clock signal output from the oscillator be small.
[0003]
As a characteristic condition of the clock converter for converting the clock signal at high speed, it is necessary that the clock signal on the input side and the clock signal on the output side are synchronized. Therefore, the conversion ratio between the clock signal on the input side and the clock signal on the output side must be an integral multiple, and the rising and falling of the clock signal on the input side and the clock signal on the output side must match. In order to realize such a characteristic condition, phase synchronization and frequency conversion are generally performed by a clock converter using a PLL circuit. In recent years, as the communication speed is increased, a clock for high-speed communication for converting a basic clock signal of several kHz (for example, 8 kHz) to a high-frequency clock signal of several hundred MHz (for example, 622.08 MHz) or more is used. A converter has also been realized.
[0004]
The oscillation frequency of the clock converter is determined by a voltage controlled oscillator (VCO). Further, as an oscillation device of the VCO, for example, an AT-cut crystal oscillator (hereinafter, referred to as an AT crystal oscillator) that oscillates at several tens of MHz is used, and such a VCO is a voltage-controlled crystal oscillator (VCXO). : Voltage Control X'tal Oscillator).
[0005]
FIG. 17 is a conceptual configuration diagram of a general VCXO. In the VCXO 50 shown in FIG. 17, the oscillating section 52 resonates the AT crystal oscillator 51 to generate a clock signal of a predetermined frequency (for example, 155.52 MHz). At this time, in order to output a high frequency clock signal of several hundred MHz or more, a multiplying unit 53 is provided, and the frequency of the oscillation signal generated by the oscillation unit 52 is multiplied by n to output a desired high frequency clock signal. . For example, as shown in FIG. 17, in order for the oscillation unit 52 to generate a clock signal of 155.52 MHz and output a high-frequency clock signal of 622.08 MHz, the multiplication unit 53 multiplies the frequency by four times. There is a need. Note that the above-mentioned 155 MHz is the limit for the AT crystal resonator, and it is necessary to provide the multiplier 53 to output a high-frequency signal of several hundred MHz or more. Further, the VCXO of FIG. 17 is provided with a differential converter 54 capable of extracting a plurality of outputs in consideration of mutual influence with a load circuit, so that a differential output signal can be extracted.
[0006]
FIG. 18 is a block diagram showing a configuration of a conventional clock converter using a VCXO. The clock converter 60 includes an input frequency divider 61, a phase comparator 62, a low-pass filter 63, a VCXO 50, a feedback frequency divider 65, and a buffer 66. The configuration of this clock converter 60 is the same as the configuration of a general PLL circuit, and therefore detailed description of the operation is omitted. For example, when a clock signal F1 of 155.52 MHz including jitter is input to the input frequency dividing circuit 61, the clock converter 60 converts the clock signal F2 of 622.08 MHz with reduced jitter from the buffer 66. Is output.
[0007]
In recent years, a voltage-controlled SAW oscillator (VCSO: Voltage Controlled SAW Oscillator) using a SAW (Surface Acoustic Wave) resonator has been used in place of the above-described AT crystal resonator. Has become. The SAW resonator has an interdigital transducer and a ladder-like reflector arranged on a piezoelectric substrate, and generates a standing wave by reflecting the surface wave excited by the excitation electrode with the reflector. It works. In this SAW resonator, since the vibration energy is localized on the surface of the SAW resonator and is hardly coupled to the sub-vibration other than the main vibration, there is no resonance point other than the predetermined frequency compared to the AT crystal resonator. There are advantages. In addition, since a VCSO using a SAW resonator directly obtains a high-frequency oscillation signal, a multiplying unit is not required, so that an output signal with less jitter can be obtained as compared with a VCXO using an AT crystal resonator. There are benefits too. Note that the resonance frequency of the SAW resonator is several hundred MHz to several GHz, and is used for a high-frequency oscillation circuit.
[0008]
Prior art documents related to the present invention include Patent Documents 1 and 2.
[0009]
[Patent Document 1]
JP-A-6-61846
[Patent Document 2]
JP-A-61-84907
[0010]
[Problems to be solved by the invention]
The conventional clock converter using VCXO as shown in FIG. 18 has several problems. The first problem is that the AT-cut type AT crystal resonator, when the sub-vibration approaches, overlaps with the main vibration depending on the temperature condition to generate complicated vibration or unnecessary spurious (that is, unnecessary vibration). Or occur. Further, the multiplying unit generates a harmonic signal based on the main vibration, selects a necessary harmonic as a high-frequency signal, and converts the frequency. At this time, other harmonics (that is, unnecessary harmonics) are used. Harmonics) may remain as noise depending on the frequency band and level. Therefore, unnecessary vibration coupling, unnecessary spurious, and unnecessary harmonics generated by the multiplying unit caused by the AT crystal resonator cause jitter, and increase the jitter of the output clock signal. A second problem is that the conventional VCXO requires a multiplying unit and a buffer, so that the clock converter becomes large, and it cannot meet the recent demand for ultra-small size and low cost.
[0011]
Next, a clock converter using a VCSO equipped with a SAW resonator also has the following problems. FIG. 19 is a diagram illustrating a comparison of a frequency deviation-temperature characteristic showing a relationship between a temperature change and a frequency deviation between the AT crystal resonator and the SAW resonator.
That is, as shown in the frequency deviation-temperature characteristic diagram of FIG. 19, the SAW resonator has a greater variation in the frequency deviation with respect to the temperature change than the AT crystal resonator, so that the frequency variable range of the VCSO is changed to the frequency variable range of the VCXO. Must be taken wider than.
[0012]
Even if a clock signal F1 containing a large amount of jitter is input from the outside, the clock converter is synchronized over a wide frequency variable range in order to synchronize with the clock signal F2 on the output side with reduced jitter. It is necessary to be able to control the frequency. For example, in the US SONET system, the frequency accuracy of the system is ± 20 ppm, and it is required to compensate within the accuracy. This frequency accuracy is generally the responsibility of the VCSO (or VCXO) in the clock converter.
[0013]
For example, the frequency variable range required by the VCSO to compensate for its frequency accuracy is the system accuracy of the SONET (Synchronous Optical NETwork) system in the United States (hereinafter, referred to as system accuracy) and the frequency deviation of the VCSO itself (hereinafter, self- ) And the frequency variation due to aging of the VCSO (hereinafter referred to as aging). The frequency deviation of the VCSO itself (its own deviation) includes a frequency deviation in manufacturing (so-called manufacturing variation) and a frequency deviation due to a temperature fluctuation of the VCSO as shown in FIG. Of course, the same applies to the frequency variable range required for compensating the frequency accuracy when the VCXO is used. As shown in FIG. 19, the frequency deviation due to the temperature change among the self-deviations is about 20 ppm for the AT crystal resonator and about 60 ppm for the SAW resonator when the temperature change is in the operating temperature range.
[0014]
Explaining the frequency accuracy of the VCXO or the VCSO in detail, the frequency variable range of the VCXO using the AT crystal oscillator is: system accuracy + self-deviation + age change = ± 20 ppm + ± 50 ppm + ± 10 ppm = ± 80 ppm. . On the other hand, the frequency variable range of the VCSO using the SAW resonator is as follows: system accuracy + self deviation + age change = ± 20 ppm + ± 150 ppm + ± 10 ppm = ± 180 ppm. As can be seen from the numerical values of both frequency variable ranges, the frequency variable range of the VCSO using the SAW resonator has a fluctuation range of about 100 ppm larger than the frequency variable range of the VCXO using the AT crystal resonator. Therefore, a VCSO using a SAW resonator must have a wider frequency variable range required to compensate for frequency accuracy than a VCXO using an AT crystal resonator.
[0015]
Further, in response to the recent reduction in power consumption, the power supply voltage supplied to the oscillation circuit of the clock converter has been reduced. Specifically, the current power supply voltage is mainly 3.3 V, but the trend toward a lower power supply voltage (for example, 2.5 V) is increasing in the future. When the power supply voltage is reduced as described above, the control voltage for changing the frequency of the clock signal cannot be changed widely, so that the frequency variable range necessary for compensating the frequency accuracy cannot be widened. Such a problem is common to the VCSO using the SAW resonator and the VCXO using the AT crystal resonator. In particular, the VCSO using the SAW resonator has a frequency Since the variable range is large, it is difficult to secure a frequency variable range for compensating frequency accuracy.
[0016]
The present invention has been made in view of the above-described problems, and has as its object to reduce a jitter of a clock signal, correct a temperature characteristic, and reduce a frequency variation caused by the voltage-controlled oscillator, An object of the present invention is to provide a clock converter provided with the voltage-controlled oscillator and an electronic device using the clock converter.
[0017]
[Means for Solving the Problems]
In order to achieve the above object, a voltage controlled oscillator according to a first aspect of the present invention includes a SAW (Surface Acoustic Wave) resonator, and a high-frequency signal generated by the SAW resonator. A voltage controlled oscillator comprising: a buffer that outputs a signal and outputs a positive feedback signal and a PLL feedback signal; and a voltage controlled phase shift circuit that shifts a phase of an oscillation signal in accordance with an external control voltage, The frequency-temperature characteristic of the SAW resonator is corrected by using the characteristic of the temperature characteristic of the passive element constituting the voltage-controlled oscillator.
[0018]
According to the voltage-controlled oscillator according to the first aspect of the present invention, the frequency-temperature characteristics of the SAW resonator are corrected by using the characteristics of the temperature characteristics of the passive element included in the voltage-controlled oscillator, whereby the SAW resonator is corrected. By canceling the phase change of the resonance signal of the resonator, the frequency deviation-temperature characteristic of the SAW resonator is corrected.
[0019]
Further, in the voltage controlled oscillator according to the second invention, an LC parallel resonance circuit is provided at an output end of a SAW resonator that supplies a high-frequency signal to a buffer, and a negative capacitor of a passive element constituting the LC parallel resonance circuit is provided. The frequency temperature characteristic of the SAW resonator is corrected by rotating the frequency temperature characteristic of the SAW resonator by a predetermined amount using the temperature characteristic of (1).
[0020]
According to the voltage-controlled oscillator according to the second aspect of the present invention, a tank circuit including an LC resonance circuit is provided at the output of the SAW resonator, and the SAW is utilized by utilizing a negative temperature characteristic of a capacitor serving as the tank circuit element. By canceling the phase change of the resonance signal of the resonator, the frequency deviation-temperature characteristic of the SAW resonator is corrected.
As a result, the frequency deviation-temperature characteristic can be corrected to approximately the same level as that of a conventional AT crystal resonator without increasing the circuit scale of a VCSO (voltage controlled SAW oscillation circuit). Further, it is possible to generate and output a clock signal having less jitter as compared with the AT crystal resonator. Furthermore, since a frequency variable range substantially the same as when an AT crystal oscillator is used can be secured, even if the power supply voltage is reduced, the frequency variable range can be easily corrected to reduce the frequency deviation of the clock signal. High accuracy can be maintained.
[0021]
The buffer in the voltage-controlled oscillator according to the third aspect of the present invention includes a first differential amplifier having an output terminal of the SAW resonator and an input terminal connected to the LC parallel resonance circuit, and a first differential amplifier. A second differential amplifier for waveform-shaping the high-frequency signal supplied from the amplifier and outputting a clock signal of a desired frequency; and a high-frequency signal input from the first differential amplifier, and a positive feedback signal from one output terminal. And a third differential amplifier that outputs a PLL feedback signal from the other output terminal.
[0022]
According to the voltage controlled oscillator of the third aspect, the positive feedback loop is extracted from one output terminal of the third differential amplifier, and the PLL feedback loop is extracted from the other output terminal. It is possible to output a PLL feedback signal which is not affected by the instability of the amplitude of the clock signal and the waveform deformation caused by the load fluctuation on the output side of the VCSO. Further, since it is not necessary to add a differential amplifier to the buffer, a compact and economical voltage-controlled oscillator can be realized.
[0023]
Further, in the voltage controlled oscillator according to the fourth invention, an ECL (Emitter-coupled Logic) line receiver is used as the differential converter.
[0024]
According to the voltage-controlled oscillator according to the fourth aspect, the buffer can be simplified by using the ECL line receiver as the buffer. As a result, mutual interference of high-frequency signals between the differential amplifiers is eliminated, and a stable clock signal with less jitter can be output.
[0025]
The buffer in the voltage-controlled oscillator according to the fifth invention is supplied from a first amplifier whose input terminal is connected to the output terminal of the SAW resonator and the LC parallel resonance circuit, and from the first amplifier. A second amplifier for shaping the waveform of the generated high-frequency signal to output a clock signal of a desired frequency, a third amplifier for inputting a high-frequency signal from the first amplifier and outputting a PLL feedback signal, And a line for branching a high-frequency signal from an output of the amplifier and supplying it as a positive feedback signal to the voltage-controlled phase shift circuit.
[0026]
According to the voltage-controlled oscillator according to the fifth aspect, the output of the oscillation first amplifier is branched and supplied to the two output amplifiers in the buffer. The clock signal is output from the output of one second amplifier, and the output signal of the PLL feedback loop is output from the output of the other third amplifier. This eliminates the need to add an extra buffer amplifier outside the buffer, so that the number of components of the VCSO voltage controlled oscillator can be reduced, and the voltage controlled oscillator can be downsized. In addition, since the output signal of the first amplifier for oscillation can be distributed to the second amplifier and the third amplifier provided inside the buffer, the clock signal output from the second amplifier and the third amplifier can be distributed. No phase difference occurs between the signal of the PLL feedback loop output from the amplifier. Needless to say, even if such a buffer is used, the frequency deviation-temperature characteristic of the SAW resonator can be corrected in the same manner as in each of the above-described inventions.
[0027]
Further, in the voltage controlled oscillator according to the sixth invention, the SAW resonator uses an in-plane rotating ST-cut quartz plate having an Euler angle of (0,113 ° to 135 °, + 40 ° to 49 °). Features.
[0028]
According to the SAW resonator in the voltage-controlled oscillator according to the sixth aspect, the SAW resonator using the ST-cut quartz plate considering the Euler angle as described above employs the SAW resonator according to the related art. The temperature characteristics in the element can be improved. However, even in such a SAW resonator, the frequency deviation-temperature characteristic is inferior to that of a conventional AT crystal resonator. Therefore, in the present invention, as described above, the LC parallel resonance circuit is provided in the voltage controlled oscillator. By using the temperature characteristic of a circuit element (for example, a capacitor) in the LC parallel resonance circuit to cancel the phase change of the resonance signal of the SAW resonator, the frequency deviation-temperature characteristic of the SAW resonator is further corrected. I am planning.
[0029]
A clock converter according to a seventh aspect of the invention is configured to include each of the voltage-controlled oscillators described above.
[0030]
According to the clock converter according to the seventh aspect, a clock converter having good frequency deviation-temperature characteristics can be provided. Thus, frequency control can be performed over a wide frequency variable range. For example, a clock converter that satisfies the frequency accuracy of ± 20 ppm in the US SONET system can be provided.
[0031]
An eighth electronic device is configured to include the clock converter.
[0032]
According to the electronic apparatus of the eighth aspect, by using the clock converter of each of the above-mentioned inventions for an optical transceiver module, the frequency variable range of the clock converter can be widened. Further, even if a clock signal containing a large amount of jitter is input, a high-frequency clock signal with very little jitter can be supplied to the multiplexing unit of the optical transceiver module.
[0033]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a voltage-controlled oscillator according to an embodiment of the present invention will be described in detail with reference to the drawings. At present, a VCSO using a conventional SAW resonator is widely used in order to cope with a higher frequency of a VCXO using a conventional AT crystal resonator. However, as described above, because of the SAW resonator, the frequency variable range with respect to the temperature change becomes large, and the margin of the frequency variable range for compensating the frequency accuracy is narrowed. Therefore, instead of this, an improved SAW resonator (hereinafter, simply referred to as a SAW resonator) in which temperature characteristics are corrected has been studied. However, even in this SAW resonator, the temperature characteristic of frequency is inferior to that of the conventional AT resonator, so in the present invention, in order to correct this, a tank circuit including an LC resonance circuit is provided in the oscillation circuit. The temperature characteristics of the SAW resonator are corrected by using the temperature characteristics of the capacitor used in the tank circuit. In the present invention, the temperature of the SAW resonator is corrected by using the temperature characteristics of the capacitor constituting the voltage control phase shift circuit without being limited to the capacitor of the tank circuit. Characteristic correction can also be achieved.
[0034]
The SAW resonator used in the present invention uses a crystal blank cut at a cut angle such that the temperature characteristics are improved as compared with a conventional SAW resonator. This SAW resonator has a secondary temperature coefficient β of −1.6 × 10 ^-8 The frequency deviation-temperature characteristic is improved to about one half compared with the conventional SAW resonator. The device technology of the SAW resonator is reported in Japanese Patent No. 3216137. Hereinafter, the SAW resonator used in the present invention will be briefly described.
[0035]
FIG. 1 is a diagram showing a cut angle with respect to a crystal axis of a crystal blank used in a SAW resonator according to the present invention. As shown in FIG. 1, the crystal axis of the crystal is defined by an electric axis (X axis), a mechanical axis (Y axis), and an optical axis (Z axis). First, a crystal Z plate 2 having Euler angles (φ, θ, ψ) of (0, 0, 0) is obtained by rotating a crystal plate 1 rotated from θ = 113 to 135 degrees around an electric axis (X axis). It is cut out along (X, Y ', Z'). In addition, such a cutting method is called ST cut. A piezoelectric vibrator manufactured by further rotating the ST-cut quartz plate 1 around the Z ′ axis by ψ = ± (40 to 49) degrees so that the propagation direction of the surface acoustic wave is in this direction is obtained. , An ST-cut SAW resonator 3 rotated in-plane around the Z ′ axis.
[0036]
It is known that the ST-cut SAW resonator 3 due to this in-plane rotation has a small frequency change rate and an extremely good temperature characteristic. The temperature characteristic is a cubic function having an inflection point near 110 ° C. It is a temperature characteristic. In the cubic function temperature characteristic, the SAW resonator 3 sets the maximum value or the minimum value temperature located in the normal temperature range as the peak temperature, and adjusts the temperature characteristic around the inflection point located outside the normal temperature range by adjusting the first-order coefficient term. By rotating, the peak temperature is adjusted to an optimum value in a normal temperature range.
[0037]
That is, the ST cut type quartz plate 1 obtained by rotating the quartz plate around θ = 113 to 135 degrees around the electric axis (X axis) is further rotated by ψ = ± (40 to 49) degrees around the Z ′ axis. An in-plane rotated ST-cut type quartz plate (crystal blank) is set. Within that range, further select a range where the temperature characteristic has an extreme value, adjust the in-plane rotation angle within this range, and adjust the maximum or minimum temperature of the temperature characteristic to the optimal value in the normal temperature range. Adjust the characteristics. FIG. 2 illustrates this.
[0038]
FIG. 2 is a diagram showing a frequency deviation-temperature characteristic in the SAW resonator of the present invention. As shown in FIG. 2, the temperature characteristic of the ST-cut SAW resonator rotated in-plane around the Z ′ axis is such that the inflection point temperature is about 110 ° C., and the normal temperature range is a lower temperature range. Since the temperature is 40 to + 85 ° C., a characteristic region having a maximum value located in a temperature region lower than the inflection point is used (a portion surrounded by a square in FIG. 2). Since it is difficult to move the inflection point in the case of the cubic function temperature characteristic, the first-order coefficient term is adjusted, and the characteristic line is rotated around the inflection point.
[0039]
When the solid line shown in FIG. 2 is the basic characteristic line, the characteristic line is rotated around the inflection point so that the local maximum value P1 is located at the center of the operating temperature range Tz, and is newly indicated by a broken line. Obtain the characteristic line. As a result, the maximum value temperature moves from P1 to P2 as if the peak temperature was moved in parallel in the operating temperature range, and the frequency change rate can be minimized in the operating temperature range.
[0040]
FIG. 3 is a diagram comparing frequency deviation-temperature characteristics of an AT crystal resonator, a conventional SAW resonator, and a SAW resonator of the present invention. The respective frequencies are 80 MHz for the AT crystal resonator, 125 MHz for the conventional SAW resonator, and 625 MHz for the SAW resonator of the present invention. The basic frequency deviation-temperature characteristic is based on the frequency used. Is not dependent. As can be seen from FIG. 3, the SAW resonator according to the present invention is inferior in frequency deviation-temperature characteristic as compared with the AT crystal resonator, but the frequency deviation-temperature characteristic is corrected over the entire temperature range as compared with the conventional SAW resonator. ing. For example, at −5 ° C., it can be seen that the frequency deviation-temperature characteristic of the SAW resonator according to the present invention is improved to about １／ compared to the frequency deviation-temperature characteristic of the conventional SAW resonator.
[0041]
As described above, the SAW resonator of the present invention has inferior frequency temperature characteristics as compared with a conventional AT crystal resonator. Therefore, in the present invention, the temperature characteristic of the frequency in the SAW resonator is corrected by using the temperature characteristic of the LC passive element of the tank circuit 16 constituting the VCSO 4. An embodiment of the present invention for further improving the frequency variable range by using the corrected SAW resonator will be described.
[0042]
<First embodiment>
FIG. 4 is a block diagram showing a configuration of the clock converter according to the first embodiment of the present invention. The clock converter 1 shown in FIG. 4 includes a phase comparison unit 2, a low-pass filter (LPF) 3, and a voltage-controlled SAW oscillator (VCSO) 4. Further, the phase comparator 2 includes a phase comparator (PD) 6, a feedback frequency divider (1 / N) 7, and an input frequency divider (1 / P) 8. Normally, the phase comparator 2 is entirely integrated into an IC. In such a configuration, for example, a clock signal (CK +, CK−) input to the clock converter 1 at 155.52 MHz is frequency-multiplied to a 622.08 MHz clock signal (OUT +, OUT−) and output. .
[0043]
VCSO4 is an oscillator using an improved SAW resonator, shifts the phase of a positive feedback signal supplied to the SAW resonator by an external control voltage Vc according to the frequency of the oscillation signal, and outputs a signal having a predetermined frequency. Generate a clock signal. The output terminal T4 is an output terminal for supplying a PLL feedback signal of VCSO4. A PLL feedback signal is supplied from the output terminal T4 to the phase comparator 2.
[0044]
The low-pass filter 3 removes noise generated by the differential operation of the phase comparator 6 and supplies the control voltage Vc to the voltage-controlled phase shift circuit 14 of the VCSO 4 (see FIG. 5). The feedback frequency divider 7 is a frequency divider for dividing the frequency of the PLL feedback signal from the PLL feedback loop and supplying it to the phase comparator 6. The input frequency dividing circuit 8 is a frequency divider for dividing the frequency of the clock signal on the input side and inputting it to the phase comparator 6.
[0045]
FIG. 5 is a block diagram showing a configuration of VCSO 4 in the clock converter shown in FIG. The VCSO 4 shifts the phase of the oscillation signal by a predetermined amount based on a buffer 4a containing three differential amplifiers 11, 12, and 13, a SAW resonator 15 having a predetermined resonance frequency, and a control voltage Vc from the outside. , A voltage-controlled phase shift circuit 14 that changes the resonance frequency of the SAW resonator 15, and a tank circuit (Zd) 16 that is an LC parallel resonance circuit. With such a configuration, a differential amplifier for oscillation (first differential amplifier) 11, a differential amplifier for feedback (third differential amplifier) 13, a voltage-controlled phase shift circuit 14, a SAW resonator 15, And the tank circuit 16 form a positive feedback loop. Further, as shown in FIG. 4, a PLL feedback loop output signal is output from another output terminal Q1 of the feedback differential amplifier 13 via an output terminal T4 of the VCSO4.
[0046]
In FIG. 5, a high-frequency signal having a predetermined resonance frequency resonated by the SAW resonator 15 is input to the non-inverting input terminal Dl of the oscillation differential amplifier 11. Then, output signals having a phase difference of 180 degrees from each other are transmitted from the output terminal of the differential amplifier 11 as a non-inverted output signal P + and an inverted output signal P-. The output differential amplifier (second differential amplifier) 12 shapes the waveforms of the output signals P + and P− from the oscillation differential amplifier 11 to generate a clock signal of a predetermined frequency, for example, 622.08 MHz. To the outside. Further, the feedback differential amplifier 13 is a differential amplifier having a buffer function for a load circuit, and outputs an output signal Q2 from one output terminal T4 ′ to a positive feedback loop and from the other output terminal T5 ′. Is supplied to the PLL feedback loop.
[0047]
FIG. 6 is a diagram showing a differential amplifier showing a specific circuit configuration of the differential amplifiers 11, 12, and 13 shown in FIG. Each of the differential amplifiers 11, 12, and 13 is a differential amplifier composed of the same open-emitter type ECL (Emitter-coupled Logic) line receiver. The differential amplifier of FIG. 6 shows the differential amplifier of the differential amplifier 12 at the output stage in the buffer 4a of FIG. 5, and the emitter terminating resistors R1 and R2 are output terminals T2 'and T3' for external use. Connected to. ECL line receivers are used in high-frequency oscillation circuits because they consume low power and can operate at high speed.
[0048]
Since the ECL line receiver amplifier shown in FIG. 6 is a general circuit, a detailed description of the operation is omitted, but the transistors Tr1 and Tr2 perform a differential inversion operation by input signals (IN +, IN−) having phases different by 180 degrees. Repeatedly, the amplified and waveform-shaped differential signal can be extracted from OUT− of the transistor Tr3 and OUT + of the Tr4. The transistor Tr5 is a means for variably setting the bias level of the oscillation signal.
[0049]
FIG. 7 is a specific circuit diagram of the voltage control phase shift circuit shown in FIG. The voltage-controlled phase shift circuit 14 varies the capacitance of the variable capacitance diode (varicap) Cv by the control voltage Vc input from the low-pass filter 3 shown in FIG. 4, and includes an extension coil Lv, a varicap Cv, and a capacitor C1. The phase of the signal supplied to the SAW resonator 15 is shifted by controlling the resonance frequency of the LC resonance circuit. The oscillation signal generated by this positive feedback loop is transmitted as clock signals OUT + and OUT− from output terminals T2 and T3 via differential amplifiers 11 and 12 in FIG.
[0050]
FIG. 8 is a specific circuit diagram of the tank circuit 16 shown in FIG. As shown in FIG. 8, the tank circuit (Zd) 16 is configured by an LC passive element including a coil L1 and a capacitor C2. The tank circuit 16 has a resonance frequency F0 (= １／ π (L1 × C2) ^1/2 ), The impedance becomes infinite, and the LC parallel resonance circuit maximizes the efficiency of the high-frequency signal transmitted from the SAW resonator 15 to the differential amplifier 11.
[0051]
In the present invention, since the frequency deviation-temperature characteristic of the SAW resonator is corrected by using the temperature characteristic of the capacitor C2 in the tank circuit 16, the tank circuit 16 will be described in more detail. FIG. 9 is a diagram showing the temperature characteristics of the capacitor capacitance. As shown in FIG. 9, the temperature characteristic of the capacitor capacitance indicates a negative temperature characteristic that the capacitance of the capacitor decreases as the temperature t increases.
[0052]
FIG. 10 is a diagram illustrating phase-frequency characteristics of the tank circuit. That is, it shows the phase-frequency characteristic when the temperature changes from a high temperature (Ta) to a low temperature (Tb).
In this case, since the amount of phase rotation under the oscillation condition of the SAW resonator is 360 degrees, the amount of phase change due to temperature change is corrected by the SAW resonator. That is, when the temperature changes from the high temperature (Ta) to the low temperature (Tb), the phase at the initial resonance frequency Fa shifts from the point a to the point c, that is, the direction to increase the delay phase. In this case, the voltage control phase shift circuit 14 performs control to change the phase of the SAW resonator in the positive direction so that the phase that has changed in the negative direction is restored.
[0053]
FIG. 11 is a diagram illustrating a phase-frequency characteristic of the SAW resonator. When the phase at point a in FIG. 10 shifts to point c in FIG. 10, the voltage control phase shift circuit 14 changes the phase of the SAW resonator from point a ′ to point b on the phase-frequency curve as shown in FIG. 'Control so that the lag phase decreases in the direction of the point. At this time, the resonance frequency Fa of the SAW resonator changes to a higher resonance frequency Fb as shown in FIG. As a result, the resonance frequency Fa of the tank circuit also changes from the resonance frequency Fa at the point c to the resonance frequency Fb at the point b, as shown in FIG. In other words, the resonance frequency of the SAW resonator is increased so as to compensate for the decrease in the resonance frequency of the tank circuit 16 due to the decrease in temperature. In this manner, the variation in the resonance frequency of the SAW resonator is corrected based on the temperature characteristics of the capacitor in the tank circuit 16.
[0054]
FIG. 12 is a diagram illustrating a frequency deviation-temperature characteristic of the SAW resonator corrected by the tank circuit. That is, FIG. 12 shows the frequency deviation-temperature characteristic (a) of the conventional SAW resonator shown in FIG. 3 and the frequency of the SAW resonator corrected using the temperature characteristic of the capacitor of the tank circuit described above. The relationship between the deviation and the temperature characteristic (b) is shown. That is, by utilizing the temperature characteristic of the capacitor C2 in the tank circuit 16, the characteristic (a) of the conventional SAW resonator is corrected by rotating the characteristic (a) of the conventional SAW resonator by a fixed amount in the direction shown by the arrow ( b) is obtained.
[0055]
Further, such correction of the frequency deviation-temperature characteristic of the SAW resonator using the temperature characteristic of the capacitor C2 in the tank circuit 16 is applied not only to the above-described SAW resonator but also to a conventional SAW resonator. be able to. Further, not only the capacitor C2 in the tank circuit 16 but also the temperature characteristics of the variable capacitance diode Cv and the capacitor C1 used in the voltage control phase shift circuit 14 of FIG. It goes without saying that a similar correction of the frequency deviation-temperature characteristic can be obtained.
[0056]
FIG. 13 is a diagram illustrating a frequency deviation-temperature characteristic of a conventional SAW resonator and a frequency deviation-temperature characteristic of a conventional SAW resonator in which a frequency deviation-temperature characteristic is corrected using temperature characteristics of a conventional AT crystal resonator and a capacitor. In FIG. 13, the solid line indicates the frequency deviation-temperature characteristic of the SAW resonator (a) of the present invention, the broken line indicates the frequency deviation-temperature characteristic of the conventional SAW resonator (b), and the dashed line indicates the frequency of the AT crystal resonator. It is a deviation-temperature characteristic. The rotation amount of the frequency deviation-temperature characteristic is the same in the SAW resonator (a) and the conventional SAW resonator (b). As is clear from FIG. 13, in the operating temperature range, the frequency deviation-temperature characteristic of the SAW resonator (a) is corrected to the same degree as the frequency deviation-temperature characteristic of the AT crystal resonator (c). In the conventional SAW resonator (b), the frequency deviation-temperature characteristic in the operating temperature range is slightly improved.
[0057]
As described above, according to the clock converter of the present invention, the SAW resonator having the improved frequency-temperature characteristic is used, and the temperature of the capacitor included in the tank circuit or the voltage-controlled phase shift circuit of the VCSO is used. By utilizing the characteristics, it is possible to obtain a frequency deviation-temperature characteristic substantially equal to that of the conventional AT crystal resonator. As a result, it is possible to secure a variation range of the frequency deviation (ie, ± 80 ppm) substantially equal to the case where the AT crystal unit is used. The required frequency accuracy can be cleared.
[0058]
Further, since the SAW resonator does not have the sub-vibration like the AT-cut type AT crystal resonator, it does not couple with the main vibration, and there is no unnecessary spurious. Further, since a frequency multiplier for converting the frequency is not required, no harmonic is generated. As a result, jitter due to these is not generated, so that a clock converter with less jitter can be realized.
[0059]
Further, since a frequency variable range (± 80 ppm) substantially the same as that when the AT crystal resonator is used can be secured, the voltage control width of the voltage control phase shift circuit can be reduced. As a result, even if the power supply voltage is lowered, the frequency variable range can be easily compensated and the frequency deviation of the clock signal can be maintained with high accuracy. In addition, the SAW resonator does not require a multiplication circuit, and has a simple circuit configuration using a capacitor of a passive element constituting the VCSO for temperature compensation without providing a dedicated temperature compensation circuit. Can be reduced in size, and the cost of the clock converter can be reduced.
[0060]
<Second embodiment>
FIG. 14 is a block diagram showing a configuration of a VCSO according to the second embodiment of the present invention. The VCSO 4 'of the second embodiment shown in FIG. 14 uses single-input / output amplifiers 31, 32, and 33 in the buffer 4a' instead of the differential amplifier shown in FIG. Two amplifiers 32 and 33 are connected in parallel to an output stage of an amplifier (first amplifier) 31. The oscillation amplifier 31 forms a positive feedback loop by the voltage control phase shift circuit 14 and the SAW resonator 15, the amplifier (third amplifier) 33 forms a PLL feedback loop, and furthermore, the amplifier (second amplifier). ) 32 constitute an output amplifier for outputting a clock signal to the outside. The other circuit configuration is the same as that of the VCSO 4 according to the first embodiment shown in FIG.
[0061]
In the conventional VCSO, when the output of the clock signal and the output of the PLL feedback loop are shared, an output buffer circuit is provided on the output side of the clock signal in order to avoid mutual influence. However, in the second embodiment of the present invention, by using a single-type amplifier having a configuration as shown in FIG. 14, the output of the oscillation amplifier 31 becomes equal to the two outputs provided inside the buffer 4a '. The clock signal is output from one of the amplifiers 32, and the PLL signal of the PLL feedback loop is output from the other amplifier 33. Therefore, it is not necessary to add an extra buffer outside the buffer 4a ', so that it is possible to reduce the number of components and the size of the clock converter.
[0062]
Further, when an output buffer circuit is provided outside the buffer as in a conventional VCSO, each signal is connected by a wiring for connecting between an amplifier for outputting a clock signal and an output buffer circuit provided outside. The signals may interfere with each other or a phase difference may occur between the signals. However, by using a single-type amplifier having the configuration shown in FIG. 14, the output signal of the oscillation amplifier 31 can be distributed to the two output amplifiers 32 and 33 provided inside the buffer 4a '. Therefore, no phase difference occurs between the clock signal output from the amplifier 32 and the PLL signal of the PLL feedback loop output from the amplifier 33. It should be noted that, even when a single-type amplifier as shown in FIG. 14 is used, the effect of temperature correction of the frequency in the SAW resonator 15 can be obtained as in the first embodiment shown in FIG. Not even.
[0063]
FIG. 15 is a configuration diagram of the clock converter of the present invention incorporating the VCSO 4 ′ having the temperature correction function of the present invention. That is, the clock converter shown in FIG. 15 uses the single clock input as the clock converter shown in FIG. 4 and uses the single type VCSO 4 ′ shown in FIG. 14 as the voltage controlled SAW oscillator. .
[0064]
<Third embodiment>
Next, an application example of the clock converter according to the present invention to an electronic device will be described.
The clock converter of the present invention can be applied to electronic equipment such as an optical transceiver module in a 10 gigabit optical interface, for example.
FIG. 16 is a schematic configuration diagram of an optical transceiver module in a 10 gigabit optical interface using the clock converter of the present invention. The optical transceiver module 100 for an optical network is, for example, a module that realizes an interface function for optical / electrical conversion and electrical / optical conversion and multiplexing and demultiplexing between a server computer and an optical network. . The optical transceiver module 100 supplies the high-frequency clock signal generated by the clock converter 103 as a reference clock signal of the multiplexing unit (MUX) 101.
[0065]
Each block has the following functions. A multiplexing unit (MUX) 101 multiplexes a plurality of transmission low-speed data (TxDATA × N) received from a lower system. Here, N is an integer, for example, N = 16. The electrical / optical converter (TxE-O) 102 converts the electrical signal into an optical signal (OPOUT) and sends it out to the optical transmission line, and the optical / electrical converter (RxO-E) 105 converts the optical signal received from the optical transmission line. The signal (OPIN) is converted into an electric signal. The demultiplexing unit (DeMUX / CDR) 104 separates the reception data converted into an electric signal by the optical / electric conversion unit (RxO-E) 105 into a plurality of reception low-speed data (RxDATA × N). The clock converter 103 converts the low-frequency clock signal into a high-frequency reference clock signal and supplies the same to the multiplexing unit (MUX) 101. The selection unit 106 selects a desired clock signal from the low frequency external clock signal (TxREF) or the clock signal RxCLK from the separation unit (DeMUX / CDR) 104 and supplies the selected clock signal to the clock converter 103.
[0066]
Next, the operation of the optical transceiver module 100 will be described. The clock converter 103 converts the low frequency external clock signal (TxREF) selected by the selection unit 106 into a high frequency clock signal. For example, when the selecting unit 106 selects an external clock signal (TxREF) having a low frequency of 64 KHz to 155.52 MHz and supplies it to the clock converter 103, the clock converter 103 generates a high-frequency clock of 622.08 MHz in a 600 MHz band. The signal is converted into a signal and supplied to the multiplexing unit (MUX) 101. Thus, the electrical signal of 622.08 MHz is converted into an optical signal (OPOUT) in the electrical / optical converter (TxE-O) 102 and transmitted to the optical transmission line.
[0067]
The demultiplexing unit (DeMUX / CDR) 104 uses a CDR (Clock and Data Recovery) function to convert a high-frequency clock signal from the data of the optical signal (OPIN) received from the optical / electrical conversion unit (RxO-E) 105. Is extracted. When the selecting unit 106 selects the extracted clock signal (RCLK), the clock converter 103 reduces the jitter of the clock signal (RCLK) containing a large amount of jitter, and generates a high-frequency clock signal with little jitter. It is supplied to a multiplexing unit (MUX) 101.
[0068]
In other words, a clock converter 103 to which a voltage-controlled SAW oscillator (VCSO) capable of obtaining a frequency variable range equivalent to that of the AT crystal resonator is used is used for the optical transceiver module 100, and a clock signal containing much jitter is converted. Even if input, the clock converter 103 can generate a high-frequency clock signal with very little jitter and supply it to the multiplexing unit (MUX) 101. By supplying such a clock signal with little jitter to the multiplexing unit (MUX) 101, a timing margin between the transmission data (TxDATA × N) multiplexed in the multiplexing unit (MUX) 101 and the clock signal is provided. Is secured, it is possible to prevent a malfunction of the transmission data of the multiplexing unit (MUX) 101. Further, even in a high-speed network system represented by 10 gigabits capable of transmitting a large amount of data such as a moving image, stable operation can be easily ensured.
[0069]
The embodiment described above is an example for describing the present invention, and the present invention is not limited to the above embodiment, and various modifications are possible within the scope of the invention.
(Modification 1)
In the above embodiment, the conventional SAW resonator and the frequency deviation-temperature characteristic of the SAW resonator are corrected by utilizing the negative capacitance temperature characteristic of the capacitor of the LC parallel resonance circuit forming the tank circuit. The case has been described. However, the present invention is not limited to this. If the temperature characteristics of the circuit element having a negative temperature characteristic among the circuit elements configured in the VCSO are used, the conventional SAW resonator and the resonance signal of the SAW resonator can be used. It goes without saying that the phase change can be canceled to improve the frequency deviation-temperature characteristics. For example, the temperature characteristics of a variable capacitance diode and a capacitor included in a voltage control phase shift circuit also have negative temperature characteristics. The frequency deviation-temperature characteristics of the SAW resonator can be corrected.
(Second Modification)
Although the amplifier according to the above-described embodiment has been described by way of the example in which the transistor is configured using the bipolar transistor, the amplifier may be configured with a MOS transistor having a different transistor type.
(Third Modification)
Also, the case where the oscillation circuit is used for an optical interface module for a network has been described, but the invention can be applied to various electronic devices such as a wireless communication device such as a mobile phone that requires an oscillation circuit, particularly a high-frequency oscillation circuit.
(Fourth modification)
As for the piezoelectric material constituting the piezoelectric vibrator such as a quartz oscillator, a ceramic oscillator, or a SAW resonator, a configuration using langasite or lithium tetraborate as another piezoelectric material in addition to quartz crystal may be used.
[0070]
【The invention's effect】
As described above, according to the voltage controlled oscillator of the present invention, the frequency deviation-temperature characteristic of the SAW resonator is corrected by using the temperature characteristic of the capacitor used in the VCSO circuit. As a result, the frequency deviation-temperature characteristic can be corrected to approximately the same level as the conventional AT crystal resonator without increasing the circuit scale of the VCSO. Further, it is possible to generate and output a clock signal having less jitter as compared with the AT crystal resonator. Further, since a frequency variable range substantially equal to that in the case of using the AT crystal resonator can be secured, the voltage control width of the voltage control phase shift circuit can be reduced. As a result, even if the power supply voltage is lowered, the frequency variable range can be easily compensated and the frequency deviation of the clock signal can be maintained with high accuracy.
[Brief description of the drawings]
FIG. 1 is a view showing a cut angle with respect to a crystal axis of a crystal piece used in a SAW resonator according to the present invention.
FIG. 2 is a diagram showing a frequency deviation-temperature characteristic of a SAW resonator according to the present invention.
FIG. 3 is a diagram comparing frequency deviation-temperature characteristics of an AT crystal resonator, a conventional SAW resonator, and a SAW resonator of the present invention.
FIG. 4 is a block diagram illustrating a configuration of a clock converter according to the first embodiment of the present invention.
FIG. 5 is a block diagram showing a configuration of a VCSO in the clock converter shown in FIG. 4;
6 is a diagram showing a specific circuit configuration of the differential amplifiers 11, 12, and 13 shown in FIG.
FIG. 7 is a specific circuit diagram of the voltage control phase shift circuit shown in FIG.
8 is a specific circuit diagram of the tank circuit shown in FIG.
FIG. 9 is a characteristic diagram showing a temperature characteristic of a capacitor capacitance.
FIG. 10 is a diagram showing phase-frequency characteristics of a tank circuit.
FIG. 11 is a diagram illustrating phase-frequency characteristics of a SAW resonator.
FIG. 12 is a diagram showing a frequency deviation-temperature characteristic of a SAW resonator corrected by a tank circuit.
FIG. 13 is a diagram showing the frequency-temperature characteristics of the conventional AT crystal resonator and the frequency-temperature characteristics of the SAW resonator of the present invention and the conventional SAW resonator whose characteristics are corrected by using the temperature characteristics of the capacitor. is there.
FIG. 14 is a block diagram illustrating a configuration of a VCSO according to a second embodiment of the present invention.
FIG. 15 is a configuration diagram of a clock converter of the present invention incorporating the VCSO of FIG. 14;
FIG. 16 is a schematic configuration diagram of a 10 gigabit optical transceiver module using the clock converter of the present invention.
FIG. 17 is a conceptual diagram showing a configuration of a conventional general VCXO.
FIG. 18 is a block diagram showing a configuration of a conventional clock converter using a conventional VCXO.
FIG. 19 is a graph showing frequency deviation-temperature characteristics of an AT crystal resonator and a conventional SAW resonator.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Clock converter, 2 ... Phase comparison part, 3 ... Low pass filter (LPF), 4, 4 '... Voltage control type SAW oscillation circuit (VCSO), 4a, 4a' ... Buffer, 6 ... Phase comparator (PD) , 7: feedback frequency divider (1 / N), 8: input frequency divider (1 / P), 11, 12, 13: differential amplifier, 14: voltage controlled phase shifter, 15: SAW resonator, 16 ... Tank circuit (Zd), 31, 32, 33 ... Amplifier, 100 ... Optical transceiver module, 101 ... Multiplexer (MUX), 102 ... Electrical / optical converter (TxE-O), 103 ... Clock converter 104: separation unit (DeMUX / CDR), 105: optical / electrical conversion unit (RxO-E), 106: selection unit

Claims

A SAW (Surface Acoustic Wave) resonator, a buffer for shaping the waveform of a high-frequency signal generated by the SAW resonator, outputting a clock signal of a desired frequency, and outputting a positive feedback signal and a PLL feedback signal; A voltage controlled phase shift circuit that shifts the phase of the oscillation signal according to the control voltage of the voltage controlled oscillator,
A voltage controlled oscillator, wherein the temperature controlled characteristic of the SAW resonator is corrected by using the characteristic of the temperature characteristic of a passive element included in the voltage controlled oscillator.

The voltage controlled oscillator,
An LC parallel resonance circuit is provided at an output end of the SAW resonator that supplies a high-frequency signal to the buffer,
The frequency temperature characteristic of the SAW resonator is corrected by rotating the frequency temperature characteristic of the SAW resonator by a predetermined amount by using a negative temperature characteristic of a capacitor which is a passive element constituting the LC parallel resonance circuit. The voltage controlled oscillator according to claim 1, wherein

The buffer is
A first differential amplifier having an input terminal connected to the output terminal of the SAW resonator and the LC parallel resonance circuit;
A second differential amplifier that shapes a waveform of a high-frequency signal supplied from the first differential amplifier and outputs a clock signal having a desired frequency;
A third differential amplifier that inputs a high-frequency signal from the first differential amplifier, outputs a positive feedback signal from one output terminal, and outputs a PLL feedback signal from the other output terminal. The voltage controlled oscillator according to claim 1, wherein

4. The voltage controlled oscillator according to claim 3, wherein an ECL (Emitter-coupled Logic) line receiver is used as the differential amplifier.

The buffer is
A first amplifier having an input terminal connected to the output terminal of the SAW resonator and the LC parallel resonance circuit;
A second amplifier that shapes a waveform of a high-frequency signal supplied from the first amplifier and outputs a clock signal having a desired frequency;
A third amplifier that inputs a high-frequency signal from the first amplifier and outputs a PLL feedback signal;
The voltage controlled oscillator according to claim 1, further comprising: a line that branches a high frequency signal from an output of the first amplifier and supplies the signal as a positive feedback signal to the voltage controlled phase shift circuit.

6. The SAW resonator uses an in-plane rotation ST-cut quartz plate having an Euler angle of (0,113 ° to 135 °, + 40 ° to 49 °). 2. The voltage controlled oscillator according to 1.

A clock converter comprising the voltage-controlled oscillator according to any one of claims 1 to 6.

An electronic apparatus comprising the clock converter according to claim 7.