JP2004096449A - Oscillation circuit and electronic equipment using the same - Google Patents

Oscillation circuit and electronic equipment using the same Download PDF

Info

Publication number
JP2004096449A
JP2004096449A JP2002255265A JP2002255265A JP2004096449A JP 2004096449 A JP2004096449 A JP 2004096449A JP 2002255265 A JP2002255265 A JP 2002255265A JP 2002255265 A JP2002255265 A JP 2002255265A JP 2004096449 A JP2004096449 A JP 2004096449A
Authority
JP
Japan
Prior art keywords
circuit
frequency
oscillation
saw resonator
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002255265A
Other languages
Japanese (ja)
Inventor
Shinji Nishio
西尾 真次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002255265A priority Critical patent/JP2004096449A/en
Publication of JP2004096449A publication Critical patent/JP2004096449A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain an oscillation circuit, which is adaptive to clock frequencies over a wide range by varying a voltage within a fixed rangeand which has small jitters and is made small-sized and low-cost, comprising electronic equipment using the same. <P>SOLUTION: Provided are a SAW resonator which resonates at a specified resonance frequency, a voltage-controlled phase shifting circuit which outputs an output signal by shifting the phase of an input signal by a specified quantity with an external control voltage and is composed of a circuit element, an inductance element which adjusts a variation range of a specified phase shift quantity, and an amplifier which inputs the resonance frequency from the SAW resonator and amplifies and outputs it. A positive feedback oscillation loop is formed of the SAW resonator, voltage-controlled phase shifting circuit, inductance element, and amplifier and the SAW resonator is connected in series with the inductance element through the circuit element constituting the voltage-controlled phase shifting circuit. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、発振回路及びこれを用いた電子機器に関し、更に詳しくは、周波数精度のあまりよくないクロック信号にも対応できるよう、発振回路の周波数可変範囲を広範囲に取ることのできる発振回路及びこれを用いた電子機器に関する。
【0002】
【従来の技術】
携帯電話などの通信機器では、発振器からのクロック信号に基づいて通信データの送受信が行われる。通信ネットワークのブロードバンド化が進み、その通信機器に要求されるクロック信号の周波数帯は、400MHzを超える高周波帯に移り、この高周波帯において高速でデータの送受信が行われるようになっている。近年の通信機器に代表される電子機器においては、通信速度の高速化の要請から高周波発振回路に対して、次のような点が望まれている。
【0003】
即ち、▲1▼高周波帯域で安定して発振すること(周波数安定度が高いこと)、▲2▼通信機器の実用温度範囲において安定して発振すること(温度補償されていること)、▲3▼発振回路から出力されるクロック信号のジッタが十分小さいことが望まれている。
【0004】
図12は、ATカット型水晶振動子を用いた従来の高周波発振回路の構成を示すブロック図である。この高周波発振回路1Cは、数10MHzで振動するATカット型水晶振動子を用いた発振部100と、この発振出力を数100MHzの高周波信号として生成するための逓倍部101と、さらに、1つの入力信号から出力信号として差動信号が取り出せる差動変換部102から構成されている。発振部100は外部からの制御電圧Vcを入力し、一定の範囲で発振周波数を可変できるようになっている。
【0005】
【発明が解決しようとする課題】
このような高周波発振回路1Cは、図13に示すように、クロック変換回路の一構成要素、即ち、電圧制御型発振回路(Voltage Controlled Crystal Oscillator)113として用いられる。
【0006】
このクロック変換回路110は、PLL回路を応用した構成を採用し、位相比較部111、ループフィルタ112、電圧制御型発振回路(VCXO)113、分周回路114,115、バッファ回路116から構成され、クロック周波数の変換やジッタ低減のために用いられる。その電圧制御型発振回路(VCXO)113に前述の高周波発振回路1Cを使用し、PLL回路の一構成として適用した例である。
【0007】
位相比較部111の一方の入力端子に外部からジッタのあるクロック信号F1を分周回路114によりM分周して入力し、又、他方の入力端子に電圧制御型発振回路(VCXO)113で生成されたクロック信号F2を分周回路115でN分周して入力し、位相比較を行う。そして、ループフィルタ112において、この位相比較結果に応じた所定の制御電圧Vcを生成し、電圧制御型発振回路(VCXO)113に出力する。電圧制御型発振回路(VCXO)113では、所定の制御電圧Vcに応じた、所望の高周波数のクロック信号F2が得られる。
【0008】
クロック変換回路110において、外部から入力されるジッタを多く含んだクロック信号F1に対しても同期がとれるようにするため、近年、周波数可変範囲に対しその仕様範囲が広く要求されるようになっている。その仕様は、特に電圧制御型発振回路(VCXO)113が満たさなければならない。例えば、低速のネットワークシステムと10ギガビットの光ネットワークシステムとを接続するような場合を考える。この場合、低速のネットワークシステムの周波数精度が当初、規定(仕様)の±20ppm以内であって、その後、伝送路における損失等の要因で50ppm程度に劣化したとする。米国のSONET(Synchronous Optical NETwork)方式においては、当初の周波数精度±20ppm以内であっても、その後の劣化した入力信号の周波数変動50ppmに対して規定された±20ppm以内に抑え、同期がとれることが要求されている。
【0009】
尚、ここで使用した精度は説明上概念的に示したものであり、実際に使用される精度はジッタを基本にして表わされるため、時間で定義されることが多い。
【0010】
電圧制御型発振回路(VCXO)113の周波数可変範囲を設計する場合、自己の周波数偏差、周波数温度特性、経年変化を考慮する必要がある。例えば、米国のSONET方式を適用する光ネットワークシステムにおいては、この±20ppmの仕様に、周波数偏差、周波数温度特性、経年変化のそれぞれの変動値を上乗せさせると、少なくとも、±100ppm範囲で周波数制御が必要となる。
【0011】
又、上記した低速のネットワークシステムの場合、その規格はSONET方式の±20ppmより広い周波数精度が規定されている。従って、この低速のネットワークシステムと接続する場合は、前述の±100ppmよりもさらに広い周波数可変範囲が必要となる。
【0012】
以上説明した理由から、電圧制御型発振回路(VCXO)には、一定の制御電圧可変範囲で広範囲に渡り周波数制御を行わなければならないという課題があった。
【0013】
又、上記課題への一般的な対応策に反し、近年の低消費電力化に呼応して、発振回路に供給される電源電圧の低電圧化が進んでいる。具体的には、現在3.3Vが主流であるが、今後、さらに低い電源電圧(2.5V)への動きが強まっており、制御電圧を広く取れなくなるという課題もあった。
【0014】
上記したATカット型水晶振動子は、主振動以外に副振動が近接して存在した場合に、温度条件が変わったときにさらに近接して主振動と結合しやすく、又、必要な振動以外にも不要なスプリアスが存在している。又、逓倍回路はATカット型水晶振動子のもつ主振動を基にして逓倍化を図る、即ち、高調波を発生させ必要な高調波のみを高周波信号として得る方式を採用している。そして、ATカット型水晶振動子の主振動と副振動の結合やその振動に起因する不要なスプリアス、又、逓倍回路において、ATカット型水晶振動子の主振動を基に発生させた高周波信号以外の不要な高調波が、ジッタの発生要因となり、ジッタを増大させるという課題があった。
【0015】
さらに、従来の高周波発振回路は、発振回路、逓倍回路、差動型変換回路から構成され部品を多く必要とするため大型化され、近年の超小型化、低コスト化という要請に反するという課題もあった。
【0016】
本発明は、上記のような課題を解決するためになされたもので、ネットワーク内で伝送路の損失等の要因で劣化したジッタの多いクロック信号に対して、一定の制御電圧の範囲で広範囲に渡り周波数制御を行うことのできる発振回路を得ることを目的とする。併せて、近年の電源電圧の低電圧化による制御電圧の範囲が広く取れない場合においても、周波数可変範囲を拡張するための専用回路を追加することなく、簡易に周波数の制御範囲を維持・拡大できる発振回路を得ることを目的とする。又、ATカット型水晶振動子や逓倍回路、差動型変換回路を使用することなく、ジッタの少ない小型化、低コスト化が図られた発振回路を得ることを目的とする。
【0017】
さらに、本発明は、一定の制御電圧の範囲で広範囲に渡り周波数制御を行うことができる、ジッタの少ない小型化、低コスト化が図られた発振回路を用いた電子機器、例えば、光ネットワーク通信機器を得ることも目的とする。
【0018】
【課題を解決するための手段】
請求項1に記載の発振回路は、発振回路において、所定の共振周波数で共振するSAW共振子と、外部からの制御電圧により入力信号の位相を所定の移相量だけずらした出力信号として出力し、回路素子から成る電圧制御移相回路と、前記所定の移相量の可変範囲を設定するインダクタンス素子と、前記SAW共振子からの共振信号を入力し、増幅して出力する増幅器とを備え、前記SAW共振子と、前記電圧制御移相回路と、前記インダクタンス素子と、前記増幅器とにより正帰還発振ループを形成し、前記SAW共振子は前記電圧制御移相回路を構成する前記回路素子を介して前記インダクタンス素子と直列に接続されたことを特徴とする。
【0019】
上記構成によれば、SAW共振子と、電圧制御移相回路と、インダクタンス素子と、増幅器とにより正帰還発振ループを形成し、前記電圧制御移相回路を構成する回路素子を介してインダクタンス素子とSAW共振子が直列に接続される。
このように接続すれば、インダクタンス素子とSAW共振子を等価回路で表わしたときの並列容量とによる直列共振回路が形成されるのを防止できる。このため、この直列共振回路による影響が軽減され、インダクタンス素子の値を大きくして所定の制御電圧可変範囲で広範囲に渡り周波数を容易に制御できるという効果を有する。
【0020】
請求項2に記載の発振回路は請求項1の構成において、前記増幅器は、反転出力端子及び非反転出力端子を有し、前記反転出力端子及び前記非反転出力端子のうちいずれか一方が前記正帰還発振ループの出力端として機能する差動増幅器であることを特徴とする。
【0021】
上記構成によれば、ここに使用される差動増幅器は反転出力端子及び非反転出力端子を有しているので、いずれかの出力端子を選択して正帰還ループの出力端として機能させることができるという効果を有する。
【0022】
請求項3に記載の発振回路は請求項2の構成において、前記差動増幅器は、ECLラインレシーバを用いた差動増幅回路であることを特徴とする。
【0023】
上記ECLラインレシーバを使用した差動増幅回路は低消費電力かつ高速動作が可能であるので、高周波発振回路のような高速で動作する必要がある回路に用いることが好ましい。又、このECLラインレシーバの外付用エミッタ終端抵抗の抵抗値を変えて、その電流値により駆動する必要のある負荷回路を接続するような場合に使用することが好ましい。
【0024】
請求項4に記載の発振回路は請求項1の構成において、前記回路素子は、受動素子であることを特徴とする。
【0025】
電圧制御移相回路を構成する回路素子は、実装するためのスペースをとらず、1個の電子部品として、単独で簡易に使用できる受動素子であることが好ましい。
【0026】
請求項5に記載の電子機器は、請求項1乃至請求項4のいずれか1項に記載の発振回路を備えたことを特徴とする。
【0027】
上記構成によれば、SAW共振子を用いて、主振動と副振動の結合やスプリアスがなく、又、周波数逓倍回路を必要としないので、これらに起因するジッタのない発振回路が得られる。そして、ジッタの発生がなく、周波数可変範囲の広いこの発振回路を適用したクロック変換回路において、ジッタが軽減された高周波のクロック信号に変換される。これにより、複数の送信データとこのクロック信号間におけるタイミングマージンが確保され多重化されたデータの送受信が行われるので、電子機器、例えば、光トランシーバ用モジュールにおける誤動作を防止できるという効果が得られる。
【0028】
【発明の実施の形態】
以下、この発明の実施の一形態について説明する。
(1)第1の実施形態
(1−1) 第1の実施形態の構成
A.発振回路の構成
図1は、本発明の第1の実施形態による発振回路の構成を示すブロック図である。
【0029】
図1において、発振回路1Aは、発振用増幅器10、出力用増幅器11a,b、帰還バッファ用増幅器12を内蔵するICチップ2aと、所定の共振周波数で共振するSAW共振子Xと、正帰還発振ループ内における移相量を制御する電圧制御移相回路13と、伸長コイルLv(インダクタンス素子)と、インピーダンス回路14とから構成される。そして、少なくとも、発振用増幅器10,帰還バッファ用増幅器12、電圧制御移相回路13、SAW共振子X、及び伸長コイルLvとにより正帰還発振ループが形成されている。
【0030】
尚、この発振回路1Aにおいて、SAW共振子X,電圧制御移相回路13,
伸長コイルLvはこの順序で直列に接続されるものとする。このように構成する理由については、(1−2)第1の実施形態の原理で詳述する。
【0031】
発振用増幅器10には、SAW共振子Xによる所望の周波数f0の共振信号がICチップ2aの入力端子Dを介して入力される。そして、所望の周波数f0を有する入力信号は、発振用増幅器10で増幅されてその出力端子に出力される。
【0032】
出力用増幅器11aは、出力端子OUTを介して接続される図示しない負荷回路からの影響を防止し、発振用増幅器10の出力端子から出力された発振信号を波形整形するための出力回路である。尚、出力用増幅器11bは、例えば、後述するクロック変換回路に用いられた発振回路1AのPLL帰還ループ用出力信号を出力するための出力回路として利用できる。
【0033】
帰還バッファ用増幅器12は、バッファ機能を有する帰還用増幅回路である。
電圧制御移相回路13は、発振回路1Aの位相条件を満足させるための位相調整を行うものである。そして、この電圧制御移相回路13で、帰還バッファ用増幅器12からICチップ2aの出力端子Qを介して出力される出力信号SQの位相に応じて、移相量が制御される。
【0034】
インピーダンス回路(Zd)14は、発振用増幅器10の入力端子Dに所定の電圧を供給するための受動回路である。
【0035】
B.SAW共振子
SAW共振子Xは、圧電基板上にすだれ状の励振電極と梯子状の反射器を配置し、励振電極で励振された表面波を反射器で反射させることで定在波を発生させ、共振子として機能するものである。そして、SAW共振子Xは、振動エネルギーがSAW共振子表面に局在し主振動以外の副振動と結合しにくいため、ATカット型水晶振動子と比較すると、所定の周波数以外には共振点は存在しないという大きな利点を有する。SAW共振子の共振周波数は数100MHz〜数GHzであり、高周波発振回路に用いられる。
【0036】
C.電圧制御移相回路と伸長コイル
図2は、電圧制御移相回路13の構成を示す回路図である。
【0037】
図2において、電圧制御移相回路13は、可変容量ダイオード(回路素子:受動素子)Cvのカソードが入力抵抗Rvを介して電圧制御端子Tvに接続され、また、そのアノードがバイアス用の抵抗R1を介してグランドに接地される。そして、可変容量ダイオードCvのカソードとSAW共振子Xとの間には、DCカット用のコンデンサ(回路素子:受動素子)C1が接続され、そのアノードには伸長コイルLvが接続されている。
【0038】
このような構成において、制御電圧Vcの大きさにより可変容量ダイオードCvの容量値を変化させて、SAW共振子を用いた電圧制御型の発振回路1Aの位相を制御するものである。制御電圧Vcにより可変容量ダイオードCvの容量値を変化させて位相を変化させると、発振回路の発振条件からSAW共振子の位相も変化し、その結果、共振周波数が変化することになる。つまり、発振回路1Aの発振周波数が変化することになる。
【0039】
伸長コイルLvは、電圧制御移相回路13でSAW共振子の共振信号の位相をシフトさせる所定の移相量の可変範囲、即ち、周波数の可変範囲を設定するためのインダクタンス素子である。この伸長コイルLvの値を大きくすることにより周波数の可変範囲が広くとれる。
【0040】
尚、電圧制御移相回路13は上記した回路構成には限定されず、いろいろな構成を採ることができる。
【0041】
(1−2) 第1の実施形態の原理
次に、図3乃至図5に基づいて、第1の実施形態の原理について説明する。
【0042】
第1の実施形態の原理とは、図1に示した発振回路1Aで形成される正帰還発振ループにおいて、電圧制御位相回路13を介してSAW共振子Xと伸長コイルLvが直列に接続されるという点である。即ち、このような構成を採用する発振回路1Aにより、狭い制御電圧可変範囲であっても、周波数可変範囲が一定範囲確保されるという知見によるものである。
【0043】
A.SAW共振子、伸長コイル、電圧制御位相回路による周波数可変範囲
上記の知見を説明する前に、図3,図4を参照して、SAW共振子X、伸長コイルLv、電圧制御位相回路13と、この順序で接続された場合の周波数可変範囲について説明する。
【0044】
図3は、SAW共振子X、伸長コイルLv、電圧制御位相回路13を構成する可変容量ダイオードCvとが直列に接続された場合の等価回路図である。図3において、向かって左側から、SAW共振子Xの等価回路、伸長コイルLv、そして、可変容量ダイオードCvを表わしている。SAW共振子Xの等価回路は、2つの直列回路を組み合わせた並列回路から成り、その一つは直列に接続される直列抵抗R、直列容量C及び直列インダクタンスLとで構成される。もう一つは、SAW共振子Xが2枚の電極の間に置かれることから、振動とは無関係なその素子と並列に接続される並列容量(主に、電極間の静電容量)C0である。
【0045】
図4は、図3に示したSAW共振子Xの等価回路、伸長コイルLv,可変容量ダイオードCvを直列に接続したときの回路のリアクタンス特性を示す図である。
【0046】
尚、図3に示した可変容量ダイオードCvは、図示しないが外部から制御電圧Vcによりその容量値が可変されるものとする。
【0047】
まず、伸長コイルLvを接続しない場合における周波数の可変範囲について説明する。図4に示すように、可変容量ダイオードCv,直列容量C、直列インダクタンスLとによる直列共振周波数fsが存在し、この直列共振周波数fsより高い周波数ではその特性は誘導性を示す。一方、並列容量C0が存在することから、この並列容量C0と直列インダクタンスLによる並列共振周波数fpが存在し、この並列共振周波数fpより高い周波数ではその特性は容量性を示すことになる。
【0048】
伸長コイルLvがない発振回路の場合は、図4に示す直列共振周波数fsと並列共振周波数fpの間の範囲(a)で動作点が決められる。即ち、可変容量ダイオードCvを外部からの制御電圧Vcの可変により、図4の(b)で示す範囲のリアクタンス(誘導性)が変化し、図4の(c)で示す領域が周波数可変できる範囲となる。
【0049】
次に、図3に示すように伸長コイルLvを、SAW共振子Xと可変容量ダイオードCvの直列回路に、さらに直列に接続すると、図4に示すように、直列共振周波数fsより低い周波数領域(d)に動作点が移る。即ち、可変容量ダイオードCvを外部からの制御電圧Vcの可変により、図4の(e)で示すリアクタンス分(容量性)が変化し、図4の(f)で示す領域が周波数可変できる範囲となる。この場合、外部からの制御電圧Vcの制御範囲は、伸長コイルLvがない場合と同じ範囲としている。そして、直列に接続した伸長コイルLvの値を大きくとることにより、この周波数可変範囲(f)を、さらに、広くとることができることになる。
【0050】
ところで、SAW共振子X、伸長コイルLv、可変容量ダイオードCvからなる電圧制御移相回路13がこの順番で直列に接続された場合、図3に示すように、伸長コイルLvと並列容量C0とで直列共振回路が形成されるのが判る。
【0051】
B.伸長コイルと並列容量による直列共振回路の影響
次に、図5に基づいて、この伸長コイルLvと並列容量C0とで形成される直列共振回路による影響について説明する。
【0052】
図5は、伸長コイルLvと電極容量C0を除くSAW共振子Xの等価回路で形成される直列共振回路、及び、伸長コイルLvと電極容量C0で形成される直列共振回路のそれぞれにおける共振特性を示した図である。
【0053】
図5において、(a)で示した特性は、伸長コイルLvと電極容量C0を除くSAW共振子Xの等価回路で形成される直列共振回路による共振特性である。又、図5(b)の特性は、伸長コイルLvと電極容量C0で形成される直列共振回路による共振特性である。
【0054】
発振回路1Aにおいて、共振周波数の可変範囲を広範囲に取るための第1の条件は、この発振回路のQを下げること、即ち伸長コイルLvの値を大きくすることである。そして、第2の条件は、直列インダクタンスLと直列容量Cとで構成される直列共振回路の共振周波数fs0、図5(a)で示す特性が、伸長コイルLvと並列容量C0とで構成される直列共振回路の共振周波数fs1、図5(b)で示す特性と、離れていることである。
【0055】
SAW共振子X、伸長コイルLv、可変容量ダイオードCvがこの順番で直列に接続された場合の回路構成では、SAW共振子Xと伸長コイルLvとにより直列共振回路が形成される。この場合、共振周波数の可変範囲を広範囲に確保しようとすると、上記したように、伸長コイルLvのインダクタンスを上げてQを下げることが必要になる。しかしながら、伸長コイルLvのインダクタンスを上げると、図5の矢印で示したように2つの共振周波数fs0,fs1の差を縮小させることになり、2つの共振が重なり合って異常発振を起こし易くなる。この為、伸長コイルLvのインダクタンスを上げることは容易でない。
【0056】
そこで、伸長コイルLvと並列容量C0とで形成される直列共振回路の影響を軽減するように構成する必要がある。その構成が、図2で示すような構成である。
【0057】
C.伸長コイルをSAW共振子から離すことによる効果
次に、図2で示したSAW共振子Xが電圧制御移相回路13を介して伸長コイルLvと直列に接続される構成を採ることで、上述の伸長コイルLvと並列容量C0とで形成される共振回路の影響が軽減されることについて説明する。
【0058】
図6は、電圧制御移相回路13を介してSAW共振子Xと伸長コイルLvとを直列に接続する構成を採用した場合の共振特性を示す図である。
【0059】
図6によれば、伸長コイルLvと電極容量C0を除くSAW共振子Xの等価回路で形成される直列共振回路による共振周波数fs0に対して、図の矢印で示すように共振周波数fs1が移動する。即ち、伸長コイルLvと電極容量C0で形成される直列共振回路による共振周波数fs1が、共振周波数fs2まで移動し、それらの共振周波数fs0とfs2の差が大きくなることが判る。
【0060】
図7に示す特性(a)は、可変できる制御電圧可変範囲における、SAW共振子Xと伸長コイルLvを直接接続した場合に得られる周波数特性を示す。又、図7に示す特性(b)は、電圧制御移相回路13を介してSAW共振子Xと伸長コイルLvとを接続したときに得られる周波数特性である。
【0061】
図7によれば、特性(a)の場合、周波数可変範囲は、特性(b)との交点(c)、例えば、310MHzとしてこの共振周波数を中心に±50ppmである。これに対し、可変できる同一の制御電圧可変範囲で、図7の特性(b)、即ち、電圧制御移相回路13を介してSAW共振子Xと伸長コイルLvとを接続した場合の周波数可変範囲は、ほぼ150ppmである。この結果、その範囲は50ppm以上拡大されることが判る。
【0062】
(1−3) 第1の実施形態から得られる効果
次に、本発明の第1の実施形態から得られる効果について説明する。
【0063】
上記したように、電圧制御移相回路を介してSAW共振子と伸長コイルを接続することにより、伸長コイルLvと並列容量C0とで形成される直列共振回路の影響を軽減できるので、容易に伸長コイルの値を大きくして、周波数可変範囲を拡大できるという効果が得られる。
【0064】
又、同様に、近年の電源電圧の低電圧化に伴う制御電圧可変範囲が低下しても、周波数可変範囲を拡張するための専用回路を追加することなく、簡易に周波数可変範囲を維持・拡大できるという効果を得ることができる。
【0065】
又、本発明に係る第1の実施形態について、発振用増幅器10の出力部に帰還バッファ用増幅器12を接続した実施例で説明したが、帰還バッファ用増幅器12を省略し構成しても、上記したと同様の効果を得ることができる。
【0066】
尚、帰還バッファ用増幅器12を省略する場合(但し、発振回路1Aをすべてディスクリート部品で構成した場合)は部品点数の削減ができるが、正帰還発振ループの出力側に影響を与えることになる。一方、帰還バッファ用増幅器12を設ける場合は部品点数の削減にはならないが、正帰還発振ループの出力側に与える影響を軽減することができる。
【0067】
又、数100MHz以上の高周波で共振し、副振動が存在することのないSAW共振子Xを用いることで、従来の逓倍回路を省略することができるという効果が得られる。
【0068】
又、SAW共振子Xは、「発明が解決しようとする課題」で説明したような、ATカット型水晶振動子が有する主振動と副振動の結合や不要なスプリアスが存在しないこと、又、逓倍回路を必要としないので不要な高調波を生成することがなくなる。この結果、主振動と副振動の結合、不要なスプリアスや高調波に起因して発生するジッタのない発振回路を得ることができるという効果が得られる。
【0069】
さらに、上記したように、従来の逓倍回路を必要としなくなること、又、周波数可変範囲を拡張するための専用回路を追加することなく小型化や低コスト化が図られた発振回路を得ることができるという効果が得られる。
【0070】
(2)第2の実施形態
(2−1) 第2の実施形態の構成
図8は、本発明の第2の実施形態による発振回路の構成を示すブロック図である。尚、図1に示す第1の実施形態と同一のブロックには同一の番号を付し、その詳細な説明は省略する。
【0071】
発振回路1Bは、発振用差動増幅器21,出力用差動増幅器22、帰還バッファ用差動増幅器23をそれぞれ内蔵するICチップ2bと、所定の共振周波数を有するSAW共振子Xと、外部からの制御電圧Vcに基づいて所定の移相量に調整する電圧制御移相回路13と、伸長コイルLvと、インピーダンス回路(Zd)14とから構成される。又、ICチップ2bから出力され、これの外部から基準バイアス電圧VBBが、発振用差動増幅器21の反転入力端子D2に供給される。そして、少なくとも、発振用差動増幅器21,帰還バッファ用差動増幅器23,SAW共振子X,電圧制御移相回路13,伸長コイルLvとにより正帰還発振ループが形成される。尚、SAW共振子Xと伸長コイルLvは電圧制御移相回路13を介して直列に接続されることは、第1の実施形態と同様である。
【0072】
又、前述した3つの差動増幅器21〜23は、図9に示すECLラインレシーバ(Emitter−Coupled Logic:エミッタ結合論理)を用いた差動増幅回路である。
【0073】
発振用差動増幅器21では、SAW共振子Xを通過する所定の共振周波数f0の信号が発振用差動増幅器21の非反転入力端子D1に入力される。そして、相互の位相差が180度の出力信号が、非反転出力端子Q+と反転出力端子Q−から出力される。
【0074】
出力用差動増幅器22は、発振用差動増幅器21からの出力信号を波形整形し所定の発振周波数、例えば622.08MHzのクロック信号Fとして出力する。
【0075】
帰還バッファ用差動増幅器23はバッファ機能を有する差動増幅器であり、その出力は出力端子Q1,Q2に出力される。そして、ECLラインレシーバを用いた帰還バッファ用差動増幅器23のそれぞれの出力端子Q1,Q2に、図示しないエミッタ終端抵抗がICチップ2bの外付け用としてそれぞれ接続される。
【0076】
尚、図9には、エミッタ終端抵抗R7,R8をOUT−,OUT+のそれぞれの出力端子に接続した状態が示されている。
【0077】
電圧制御移相回路13は、外部からの制御電圧Vcに基づいて発振回路1Bの位相条件を満足させるため、帰還バッファ用差動増幅器23からの出力信号SQ1又はSQ2のいずれかを所定の位相量に調整する。
【0078】
電圧制御型移相回路13を用いることによって、異なる所定の共振周波数を有する複数のSAW共振子Xについてほぼ同一の回路パターンが使用でき、設計上の簡略化を図ることができる。
【0079】
インピーダンス回路(Zd)14は、発振用差動増幅器21の反転及び非反転入力端子間に電位差が生じるように、発振用差動増幅器21の非反転及び反転のそれぞれの入力端子間に接続される。
【0080】
(2−2) 第2の実施形態の原理
第2の実施形態の原理については、第1の実施形態の原理と同様であるのでその詳細な説明は省略する。図1に示すような帰還バッファ用増幅器12の代わりに帰還バッファ用差動増幅器23を用いた場合は、この差動増幅器23の非反転出力端子Q1又は反転出力端子Q2のいずれかに、SAW共振子X,電圧制御移相回路13、伸長コイルLvをこの順に接続する。この実施例においては、反転出力端子Q2に接続される。又、他の非反転出力端子Q1は、後述するクロック変換回路で使用する発振回路1BのPLL帰還ループ用出力信号の出力端子として利用することができる。
【0081】
(2−3) 第2の実施形態から得られる効果
以上、この第2の実施形態によれば、第1の実施形態と同様の効果が得られるとともに、次のような効果を奏する。
【0082】
上記した増幅器はECLラインレシーバを用いた差動増幅回路であるので、低消費電力で、高速動作させる必要のある発振回路を構成することができ、かつ、この差動増幅回路におけるレベル変換回路を容易に構築できるという効果が得られる。
【0083】
(3)第3の実施形態
次に、本発明の第3の実施形態について説明する。
【0084】
図10は、以上説明した第1の実施形態に係る発振回路1Aを適用したクロック変換回路93を用いた、10.3125ギガビットにおける光ネットワーク向けの光トランシーバ用モジュール90の概略構成を示す図である。
【0085】
この光トランシーバ用モジュール90は、例えば、サーバ用コンピュータと光ネットワークとの間で、光/電気変換及び電気/光変換と多重化及び多重分離のためのインターフェース機能を実現するものである。
【0086】
図10に示すように、例えば、多重分離化部94で抽出されたジッタの多い低周波クロック信号RLCKが、外部からの制御信号CONTにより選択部96で選択される。選択されたこのジッタの多い低周波クロック信号RLCKは、本発明の電圧制御型SAW発振回路(VCSO)93−1を適用したクロック変換回路93において、ジッタが低減された高周波のクロック信号RHCKに変換される。そして、このクロック信号RHCKは、多重化部MUX91において、N個の送信データTxDATAを1つの送信データとして多重化するための基準クロック信号として用いられる。
【0087】
ここで、光トランシーバ用モジュール90の動作について、図10を参照して説明する。
【0088】
本発明に係る可変範囲の広い電圧制御型SAW発振回路(VCSO)93−1を適用したクロック変換回路93は、選択部96により選択された低周波数の外部クロック信号(TxREF)を高周波数のクロック信号に変換する。例えば、選択部96が64KHz〜155.52MHzの低周波数の外部クロック信号(TxREF)を選択して、クロック変換回路93へ供給する。そして、クロック変換回路93は、600MHz帯の622.08MHzの高周波数のクロック信号に変換して多重化部91へ供給する。これにより、電気/光変換部92では10GHz帯(OC−192)の光信号が光伝送路へ送出される。
【0089】
また、多重分離化部94は、CDR(Clock and Data Recovery)機能により、光/電気変換部95において受信した光信号(OPIN)のデータから高周波数のクロック信号を抽出する。選択部96が、クロック信号(RCLK)を選択した場合は、クロック変換回路93からジッタの少ない高周波数のクロック信号が多重化部91へ供給される。
【0090】
つまり、本発明に係る可変範囲の広い電圧制御型SAW発振回路(VCSO)93−1を適用したクロック変換回路93を光トランシーバ用モジュール90に用いて、ジッタの多く含んだクロック信号を入力しても、クロック変換回路93は非常にジッタの少ない高周波数のクロック信号を生成して多重化部91へ供給することができる。これにより、多重化部91において多重化する送信データ(TxDATA×N)とクロック信号との間におけるタイミングマージンが確保されるので、多重化部91の送信データの誤動作を防止することができるという効果が得られる。
【0091】
又、動画像のような大量のデータが伝送できる10ギガビットに代表される高速なネットワークシステムにおいて、安定した動作を容易に確保することができるという効果が得られる。
【0092】
この第3の実施形態では、上記した第1の実施形態に係る発振回路1Aを用いた実施例について説明したが、これに係わらず、第2の実施形態に係る発振回路1Bを用いても同様の効果を得ることができる。
【0093】
(4)変形例
本願発明は、上述した実施形態に限らず種々の態様にて実施することができる。例えば、以下のような変形実施が可能である。
【0094】
(第1変形例)
上記においては、SAW共振子Xと電圧制御移相回路13を介して伸長コイルLvを接続した構成について説明したが、図11に示した構成においても上記と同様の効果が得られる。
【0095】
図11のそれぞれの特徴は、伸長コイルLvを電圧制御移相回路13内に配置し、電圧制移相回路13を構成する受動部品(素子)を介して、SAW共振子Xと伸長コイルLvと接続させて直列共振回路となることを防止した点にある。
【0096】
例えば、図11(1)は、DCカット用のコンデンサC1を介して、SAW共振子Xと伸長コイルLvを接続したものである。そして、図11(2)は、可変容量ダイオードCvを介して、SAW共振子Xと伸長コイルLvを接続したものである。又、図11(3)は、DCカット用のコンデンサC1を2つに分割、即ち、コンデンサC11とC12のうち、コンデンサC12を介してSAW共振子Xと伸長コイルLvを接続したものである。尚、図11(3)に示すコンデンサのC11,C12の容量は分割された関係から、それぞれの容量は基のコンデンサC1の2倍の容量が必要となる。
【0097】
(第2変形例)
上記した実施形態の増幅器は、バイポーラトランジスタを使用して構成した実施例を示し説明したが、トランジスタの種類が異なるMOSトランジスタにより構成してもよい。
【0098】
(第3変形例)
又、発振回路をネットワーク用の光インターフェースモジュールに用いる場合について説明したが、発振回路、特に高周波発振回路を必要とする携帯電話などの無線通信機器など各種電子機器に適用することが可能である。
【0099】
(第4変形例)
水晶振動子、セラミック振動子やSAW共振子等の圧電振動子を構成する圧電材料について、水晶の他、他の圧電材料としてランガサイトや四ほう酸リチウムを用いた構成としてもよい。
【0100】
【発明の効果】
以上の説明により、電圧制御移相回路を介してSAW共振子と伸長コイルを接続することにより、伸長コイルと並列容量とで形成される直列共振回路の影響を軽減できるので、容易に伸長コイルの値を大きくして、周波数可変範囲を拡大できるという効果がある。同様に、近年の電源電圧の低電圧化に伴う制御電圧可変範囲が低下しても、周波数可変範囲を拡張するための専用回路を追加することなく、簡易に周波数可変範囲を維持・拡大できるという効果がある。
【0101】
又、SAW共振子Xを用いることで逓倍回路を必要としない構成を採れるので、周波数可変範囲を拡張するための専用回路を必要としないジッタの少ない小型化・低コスト化が図られた発振回路が得られるという効果がある。
【0102】
さらに、ジッタの多い受信クロック信号は、本発明に係る周波数可変範囲の広い発振回路を適用したクロック変換回路でジッタが低減された高周波のクロック信号に変換される。これにより、複数の送信データとこのクロック信号間におけるタイミングマージンが確保され多重化されたデータの送受信が行われるので、電子機器、例えば、光トランシーバ用モジュールにおける誤動作を防止できるという効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施形態による発振回路の構成を示すブロック図である。
【図2】電圧制御移相回路の構成を示す回路図である。
【図3】SAW共振子の等価回路、伸長コイル、電圧制御位相回路を構成する可変容量ダイオードとが直列に接続された場合の回路図である。
【図4】図3に示したSAW共振子の等価回路、伸長コイル,可変容量ダイオードを直列に接続したときの回路のリアクタンス特性を示す図である。
【図5】伸長コイルと電極容量を除くSAW共振子の等価回路で形成される直列共振回路、及び、伸長コイルと電極容量で形成される直列共振回路のそれぞれにおける共振特性を示す図である。
【図6】伸長コイルとSAW共振子とが、電圧制御移相回路を介して直列に接続する構成を採用した場合の直列共振回路の共振特性を示す図である。
【図7】第1実施形態における発振回路の制御電圧−周波数特性を表すグラフである。
【図8】本発明の第2の実施形態による発振回路の構成を示すブロック図である。
【図9】ECLラインレシーバの回路構成を示す回路図である。
【図10】第1又は第2の実施形態に係る発振回路を適用したクロック変換回路を用いた、10.3125ギガビットにおける光ネットワーク向けの光トランシーバ用モジュールの概略構成を示す図である。
【図11】第1の実施形態におけるSAW共振子と電圧制御移相回路と伸長コイルの変形例の構成を示す回路図である。
【図12】ATカット型水晶振動子を用いた従来の高周波発振回路の構成を示すブロック図である。
【図13】従来の高周波発振回路を、クロック変換回路の一構成要素として用いたときのクロック変換回路の構成を示すブロック図である。
【符号の説明】
1A,1B・・・電圧制御型SAW発振回路
2a・・・ICチップ
10・・・発振用増幅器
11a,11b・・・出力用増幅器
12・・・帰還バッファ用増幅器
2b・・・ICチップ
21・・・発振用差動増幅器
22・・・出力用差動増幅器
23・・・帰還バッファ用差動増幅器
13・・・電圧制御移相回路
Cv・・・可変容量ダイオード
C1,C11,C12・・・DCカット用コンデンサ
Rv,R1・・・抵抗
Lv・・・伸長コイル
14・・・インピーダンス回路
X・・・SAW共振子
R・・・直列抵抗
C・・・直列容量
L・・・直列インダクタンス
C0・・・並列容量
90・・・光ネットワーク向けの光トランシーバ用モジュール
91・・・多重化部
92・・・電気/光変換部
93・・・クロック変換回路
94・・・多重分離化部
95・・・光/電気変換部
96・・・選択部
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an oscillation circuit and an electronic device using the same. The present invention relates to an electronic device using the same.
[0002]
[Prior art]
In a communication device such as a mobile phone, transmission and reception of communication data are performed based on a clock signal from an oscillator. Broadband communication networks have advanced, and the frequency band of clock signals required for the communication equipment has shifted to a high-frequency band exceeding 400 MHz, and data is transmitted and received at high speed in this high-frequency band. 2. Description of the Related Art In electronic devices typified by communication devices in recent years, the following points have been desired for a high-frequency oscillation circuit due to a demand for higher communication speed.
[0003]
That is, (1) stable oscillation in a high frequency band (high frequency stability), (2) stable oscillation in a practical temperature range of communication equipment (temperature compensation), (3) It is desired that the jitter of the clock signal output from the oscillation circuit is sufficiently small.
[0004]
FIG. 12 is a block diagram showing a configuration of a conventional high-frequency oscillation circuit using an AT-cut type crystal resonator. This high-frequency oscillation circuit 1C includes an oscillation unit 100 using an AT-cut type crystal oscillator vibrating at several tens of MHz, a multiplying unit 101 for generating this oscillation output as a high-frequency signal of several hundreds of MHz, and one input. It comprises a differential converter 102 that can extract a differential signal as an output signal from a signal. The oscillating unit 100 receives an external control voltage Vc and can vary the oscillating frequency within a certain range.
[0005]
[Problems to be solved by the invention]
As shown in FIG. 13, such a high-frequency oscillation circuit 1C is used as one component of a clock conversion circuit, that is, a voltage-controlled oscillation circuit (Voltage Controlled Crystal Oscillator) 113.
[0006]
The clock conversion circuit 110 employs a configuration applying a PLL circuit, and includes a phase comparison unit 111, a loop filter 112, a voltage control type oscillation circuit (VCXO) 113, frequency division circuits 114 and 115, and a buffer circuit 116. Used for clock frequency conversion and jitter reduction. This is an example in which the above-described high-frequency oscillation circuit 1C is used as the voltage-controlled oscillation circuit (VCXO) 113 and applied as one configuration of a PLL circuit.
[0007]
A clock signal F1 having jitter is externally divided by M by a frequency divider 114 and input to one input terminal of the phase comparator 111, and is generated by a voltage controlled oscillator (VCXO) 113 to the other input terminal. The divided clock signal F2 is frequency-divided by N by the frequency dividing circuit 115 and input, and phase comparison is performed. Then, the loop filter 112 generates a predetermined control voltage Vc according to the result of the phase comparison, and outputs the control voltage Vc to the voltage-controlled oscillation circuit (VCXO) 113. In the voltage-controlled oscillation circuit (VCXO) 113, a desired high-frequency clock signal F2 corresponding to a predetermined control voltage Vc is obtained.
[0008]
In the clock conversion circuit 110, in order to be able to synchronize with the clock signal F1 containing a lot of jitter inputted from the outside, in recent years, a wide specification range is required for a frequency variable range. I have. The specification must be satisfied especially by the voltage controlled oscillator (VCXO) 113. For example, consider a case where a low-speed network system is connected to a 10 gigabit optical network system. In this case, it is assumed that the frequency accuracy of the low-speed network system is initially within ± 20 ppm of the specification (specification), and thereafter, the frequency accuracy is reduced to about 50 ppm due to a loss or the like in the transmission path. In the US SONET (Synchronous Optical NETwork) system, even if the initial frequency accuracy is within ± 20 ppm, the frequency fluctuation of the deteriorated input signal is suppressed to within ± 20 ppm specified for the 50 ppm frequency fluctuation of the degraded input signal. Is required.
[0009]
Note that the precision used here is conceptually shown for the sake of explanation, and the precision actually used is expressed on the basis of jitter, so that it is often defined by time.
[0010]
When designing the frequency variable range of the voltage controlled oscillator (VCXO) 113, it is necessary to consider its own frequency deviation, frequency temperature characteristics, and aging. For example, in an optical network system to which the US SONET system is applied, if the respective fluctuation values of the frequency deviation, the frequency temperature characteristic, and the aging are added to the specification of ± 20 ppm, the frequency control can be performed at least within a range of ± 100 ppm. Required.
[0011]
In the case of the low-speed network system described above, the standard specifies a frequency accuracy wider than ± 20 ppm of the SONET system. Therefore, when connecting to this low-speed network system, a frequency variable range wider than ± 100 ppm is required.
[0012]
For the reasons described above, the voltage controlled oscillation circuit (VCXO) has a problem that frequency control must be performed over a wide range within a fixed control voltage variable range.
[0013]
Contrary to the general countermeasures against the above-mentioned problem, the power supply voltage supplied to the oscillation circuit has been reduced in response to the recent reduction in power consumption. Specifically, 3.3V is currently the mainstream, but there is a problem that the control voltage cannot be widened in the future because the movement to a lower power supply voltage (2.5V) is increasing in the future.
[0014]
The above-mentioned AT-cut type crystal resonator is easy to be coupled to the main vibration more closely when the temperature condition changes, when the sub-vibration other than the main vibration exists close to the main vibration. There are also unwanted spurs. Further, the frequency multiplier employs a method of multiplying the frequency based on the main vibration of the AT-cut crystal resonator, that is, a method of generating harmonics and obtaining only necessary harmonics as high-frequency signals. Unnecessary spurious due to the coupling of the main vibration and sub-vibration of the AT-cut crystal unit, and unnecessary spurious due to the vibration, and other than the high-frequency signal generated by the multiplication circuit based on the main vibration of the AT-cut crystal unit Unnecessary harmonics cause jitter and increase the jitter.
[0015]
Furthermore, the conventional high-frequency oscillation circuit is composed of an oscillation circuit, a multiplication circuit, and a differential conversion circuit, and requires a large number of components, so that it is large-sized, which is contrary to recent demands for ultra-small size and low cost. there were.
[0016]
The present invention has been made in order to solve the above-described problems, and has been widely applied to a clock signal having much jitter that has been deteriorated due to factors such as transmission line loss in a network within a certain control voltage range. It is an object of the present invention to obtain an oscillation circuit capable of performing crossover frequency control. At the same time, even when the range of control voltage cannot be widened due to the recent reduction in power supply voltage, the frequency control range can be easily maintained and expanded without adding a dedicated circuit for expanding the frequency variable range. An object of the present invention is to obtain an oscillation circuit that can be used. It is another object of the present invention to provide an oscillation circuit with reduced jitter and reduced size and cost without using an AT-cut type crystal resonator, a frequency multiplier, or a differential converter.
[0017]
Furthermore, the present invention provides an electronic device using an oscillation circuit capable of performing frequency control over a wide range within a certain control voltage range and having a small size and low cost with little jitter, for example, optical network communication. The purpose is to obtain equipment.
[0018]
[Means for Solving the Problems]
The oscillation circuit according to claim 1, wherein in the oscillation circuit, a SAW resonator that resonates at a predetermined resonance frequency and an output signal in which the phase of an input signal is shifted by a predetermined phase shift amount by an external control voltage. A voltage-controlled phase shift circuit composed of circuit elements, an inductance element that sets a variable range of the predetermined phase shift amount, and an amplifier that receives, amplifies, and outputs a resonance signal from the SAW resonator, The SAW resonator, the voltage controlled phase shift circuit, the inductance element, and the amplifier form a positive feedback oscillation loop, and the SAW resonator is connected to the SAW resonator via the circuit element forming the voltage controlled phase shift circuit. And connected in series with the inductance element.
[0019]
According to the above configuration, a positive feedback oscillation loop is formed by the SAW resonator, the voltage control phase shift circuit, the inductance element, and the amplifier, and the inductance element is connected to the inductance element through the circuit element that configures the voltage control phase shift circuit. SAW resonators are connected in series.
With such a connection, it is possible to prevent a series resonance circuit from being formed by the inductance element and the parallel capacitance when the SAW resonator is represented by an equivalent circuit. For this reason, the effect of the series resonance circuit is reduced, and there is an effect that the frequency can be easily controlled over a wide range within a predetermined control voltage variable range by increasing the value of the inductance element.
[0020]
In the oscillation circuit according to claim 2, in the configuration according to claim 1, the amplifier has an inverted output terminal and a non-inverted output terminal, and one of the inverted output terminal and the non-inverted output terminal is the positive output terminal. It is a differential amplifier that functions as an output terminal of a feedback oscillation loop.
[0021]
According to the above configuration, since the differential amplifier used here has an inverting output terminal and a non-inverting output terminal, any one of the output terminals can be selected to function as the output terminal of the positive feedback loop. It has the effect of being able to.
[0022]
According to a third aspect of the present invention, in the oscillator circuit according to the second aspect, the differential amplifier is a differential amplifier circuit using an ECL line receiver.
[0023]
Since a differential amplifier circuit using the ECL line receiver can operate at low power and operate at high speed, it is preferably used for a circuit that needs to operate at high speed, such as a high-frequency oscillator circuit. Further, it is preferable to use the ECL line receiver in a case where the resistance value of the external emitter terminating resistor of the ECL line receiver is changed and a load circuit that needs to be driven by the current value is connected.
[0024]
According to a fourth aspect of the present invention, in the oscillation circuit according to the first aspect, the circuit element is a passive element.
[0025]
It is preferable that the circuit element constituting the voltage control phase shift circuit is a passive element which does not take up a space for mounting and can be easily used alone as one electronic component.
[0026]
According to a fifth aspect of the invention, there is provided an electronic apparatus including the oscillation circuit according to any one of the first to fourth aspects.
[0027]
According to the above configuration, using the SAW resonator, there is no coupling or spurious of main vibration and sub-vibration, and no frequency multiplying circuit is required, so that an oscillation circuit free of jitter due to these is obtained. Then, in a clock conversion circuit to which this oscillation circuit which has no jitter and has a wide frequency variable range is applied, the clock signal is converted into a high-frequency clock signal with reduced jitter. Thereby, a timing margin between a plurality of transmission data and the clock signal is secured, and multiplexed data is transmitted and received, so that an effect of preventing a malfunction in an electronic device, for example, an optical transceiver module can be obtained.
[0028]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described.
(1) First embodiment
(1-1) Configuration of First Embodiment
A. Oscillation circuit configuration
FIG. 1 is a block diagram showing the configuration of the oscillation circuit according to the first embodiment of the present invention.
[0029]
In FIG. 1, an oscillation circuit 1A includes an IC chip 2a containing an oscillation amplifier 10, output amplifiers 11a and 11b, and a feedback buffer amplifier 12, a SAW resonator X that resonates at a predetermined resonance frequency, and a positive feedback oscillation. It is composed of a voltage control phase shift circuit 13 for controlling the amount of phase shift in the loop, an extension coil Lv (inductance element), and an impedance circuit 14. A positive feedback oscillation loop is formed by at least the oscillation amplifier 10, the feedback buffer amplifier 12, the voltage control phase shift circuit 13, the SAW resonator X, and the extension coil Lv.
[0030]
In the oscillation circuit 1A, the SAW resonator X, the voltage control phase shift circuit 13,
The extension coils Lv are connected in series in this order. The reason for this configuration will be described in detail in (1-2) Principle of the First Embodiment.
[0031]
A resonance signal of a desired frequency f0 from the SAW resonator X is input to the oscillation amplifier 10 via the input terminal D of the IC chip 2a. Then, the input signal having the desired frequency f0 is amplified by the oscillation amplifier 10 and output to its output terminal.
[0032]
The output amplifier 11a is an output circuit for preventing the influence from a load circuit (not shown) connected via the output terminal OUT and shaping the waveform of the oscillation signal output from the output terminal of the oscillation amplifier 10. The output amplifier 11b can be used, for example, as an output circuit for outputting an output signal for a PLL feedback loop of an oscillation circuit 1A used for a clock conversion circuit described later.
[0033]
The feedback buffer amplifier 12 is a feedback amplifier circuit having a buffer function.
The voltage control phase shift circuit 13 performs phase adjustment for satisfying the phase condition of the oscillation circuit 1A. The voltage control phase shift circuit 13 controls the amount of phase shift according to the phase of the output signal SQ output from the feedback buffer amplifier 12 via the output terminal Q of the IC chip 2a.
[0034]
The impedance circuit (Zd) 14 is a passive circuit for supplying a predetermined voltage to the input terminal D of the oscillation amplifier 10.
[0035]
B. SAW resonator
The SAW resonator X has an interdigitated excitation electrode and a ladder-shaped reflector arranged on a piezoelectric substrate, and generates a standing wave by reflecting a surface wave excited by the excitation electrode with a reflector. It functions as. Since the SAW resonator X has vibration energy localized on the surface of the SAW resonator and is hardly coupled to sub-vibrations other than the main vibration, the resonance point of the SAW resonator X at a frequency other than a predetermined frequency is lower than that of the AT-cut crystal resonator. It has the great advantage of not being present. The resonance frequency of the SAW resonator is several hundred MHz to several GHz, and is used for a high-frequency oscillation circuit.
[0036]
C. Voltage control phase shift circuit and extension coil
FIG. 2 is a circuit diagram showing a configuration of the voltage control phase shift circuit 13.
[0037]
2, a voltage control phase shift circuit 13 includes a variable capacitance diode (circuit element: passive element) Cv having a cathode connected to a voltage control terminal Tv via an input resistor Rv, and an anode connected to a bias resistor R1. Is grounded through the ground. A DC cut capacitor (circuit element: passive element) C1 is connected between the cathode of the variable capacitance diode Cv and the SAW resonator X, and an elongation coil Lv is connected to its anode.
[0038]
In such a configuration, the phase of the voltage-controlled oscillation circuit 1A using the SAW resonator is controlled by changing the capacitance value of the variable capacitance diode Cv according to the magnitude of the control voltage Vc. When the phase is changed by changing the capacitance value of the variable capacitance diode Cv by the control voltage Vc, the phase of the SAW resonator also changes due to the oscillation condition of the oscillation circuit, and as a result, the resonance frequency changes. That is, the oscillation frequency of the oscillation circuit 1A changes.
[0039]
The extension coil Lv is an inductance element for setting a variable range of a predetermined phase shift amount for shifting the phase of the resonance signal of the SAW resonator by the voltage control phase shift circuit 13, that is, a variable range of the frequency. The variable range of the frequency can be widened by increasing the value of the extension coil Lv.
[0040]
Note that the voltage control phase shift circuit 13 is not limited to the above-described circuit configuration, and can adopt various configurations.
[0041]
(1-2) Principle of the first embodiment
Next, the principle of the first embodiment will be described with reference to FIGS.
[0042]
The principle of the first embodiment is that the SAW resonator X and the extension coil Lv are connected in series via the voltage control phase circuit 13 in the positive feedback oscillation loop formed by the oscillation circuit 1A shown in FIG. That is the point. That is, it is based on the finding that the oscillation circuit 1A employing such a configuration secures a constant frequency variable range even in a narrow control voltage variable range.
[0043]
A. Frequency variable range by SAW resonator, extension coil and voltage control phase circuit
Before describing the above findings, a description will be given of the SAW resonator X, the extension coil Lv, the voltage control phase circuit 13, and the frequency variable range when connected in this order with reference to FIGS.
[0044]
FIG. 3 is an equivalent circuit diagram when the SAW resonator X, the extension coil Lv, and the variable capacitance diode Cv forming the voltage control phase circuit 13 are connected in series. 3, an equivalent circuit of the SAW resonator X, the extension coil Lv, and the variable capacitance diode Cv are shown from the left side. The equivalent circuit of the SAW resonator X is composed of a parallel circuit combining two series circuits, one of which is composed of a series resistor R, a series capacitance C and a series inductance L connected in series. The other is that since the SAW resonator X is placed between the two electrodes, the parallel capacitance (mainly the capacitance between the electrodes) C0 connected in parallel with the element, which is unrelated to vibration, is there.
[0045]
FIG. 4 is a diagram showing the equivalent circuit of the SAW resonator X shown in FIG. 3, and the reactance characteristics of the circuit when the extension coil Lv and the variable capacitance diode Cv are connected in series.
[0046]
Although not shown, the capacitance value of the variable capacitance diode Cv shown in FIG. 3 is varied by a control voltage Vc from outside.
[0047]
First, the variable range of the frequency when the extension coil Lv is not connected will be described. As shown in FIG. 4, there is a series resonance frequency fs due to the variable capacitance diode Cv, the series capacitance C, and the series inductance L. At a frequency higher than the series resonance frequency fs, the characteristic shows inductive. On the other hand, since the parallel capacitance C0 exists, there is a parallel resonance frequency fp due to the parallel capacitance C0 and the series inductance L. At a frequency higher than the parallel resonance frequency fp, the characteristic shows capacitive.
[0048]
In the case of an oscillation circuit without the extension coil Lv, the operating point is determined in the range (a) between the series resonance frequency fs and the parallel resonance frequency fp shown in FIG. That is, the variable capacitance diode Cv changes the reactance (inductivity) in the range shown in FIG. 4B by varying the control voltage Vc from the outside, and the range shown in FIG. It becomes.
[0049]
Next, as shown in FIG. 3, when the extension coil Lv is further connected in series to a series circuit of the SAW resonator X and the variable capacitance diode Cv, as shown in FIG. 4, a frequency region lower than the series resonance frequency fs ( The operating point moves to d). That is, the variable capacitance diode Cv changes the reactance (capacitance) shown in FIG. 4E by changing the control voltage Vc from the outside, and the range shown in FIG. Become. In this case, the control range of the control voltage Vc from the outside is the same range as when there is no extension coil Lv. The frequency variable range (f) can be further increased by increasing the value of the extension coil Lv connected in series.
[0050]
By the way, when the voltage controlled phase shift circuit 13 composed of the SAW resonator X, the extension coil Lv, and the variable capacitance diode Cv is connected in series in this order, as shown in FIG. It can be seen that a series resonance circuit is formed.
[0051]
B. Influence of series resonance circuit by extension coil and parallel capacitance
Next, the effect of the series resonance circuit formed by the extension coil Lv and the parallel capacitance C0 will be described with reference to FIG.
[0052]
FIG. 5 shows resonance characteristics of a series resonance circuit formed by an equivalent circuit of the SAW resonator X excluding the extension coil Lv and the electrode capacitance C0, and a series resonance circuit formed by the extension coil Lv and the electrode capacitance C0. FIG.
[0053]
In FIG. 5, the characteristic indicated by (a) is a resonance characteristic of a series resonance circuit formed by an equivalent circuit of the SAW resonator X excluding the extension coil Lv and the electrode capacitance C0. The characteristic shown in FIG. 5B is a resonance characteristic of a series resonance circuit formed by the extension coil Lv and the electrode capacitance C0.
[0054]
The first condition for obtaining a variable range of the resonance frequency in the oscillation circuit 1A is to lower the Q of the oscillation circuit, that is, to increase the value of the extension coil Lv. The second condition is that the resonance frequency fs0 of the series resonance circuit composed of the series inductance L and the series capacitance C, and the characteristic shown in FIG. 5A is composed of the extension coil Lv and the parallel capacitance C0. The resonance frequency fs1 of the series resonance circuit is different from the characteristic shown in FIG.
[0055]
In a circuit configuration in which the SAW resonator X, the extension coil Lv, and the variable capacitance diode Cv are connected in series in this order, the SAW resonator X and the extension coil Lv form a series resonance circuit. In this case, to secure a variable range of the resonance frequency over a wide range, it is necessary to increase the inductance of the extension coil Lv and decrease Q as described above. However, when the inductance of the extension coil Lv is increased, the difference between the two resonance frequencies fs0 and fs1 is reduced as shown by the arrow in FIG. 5, and the two resonances are overlapped with each other, so that abnormal oscillation is likely to occur. Therefore, it is not easy to increase the inductance of the extension coil Lv.
[0056]
Therefore, it is necessary to reduce the influence of the series resonance circuit formed by the extension coil Lv and the parallel capacitance C0. The configuration is as shown in FIG.
[0057]
C. Effect of moving the extension coil away from the SAW resonator
Next, by employing a configuration in which the SAW resonator X shown in FIG. 2 is connected in series with the extension coil Lv via the voltage control phase shift circuit 13, the SAW resonator X is formed by the extension coil Lv and the parallel capacitance C0. The effect of reducing the influence of the resonance circuit will be described.
[0058]
FIG. 6 is a diagram illustrating resonance characteristics when a configuration in which the SAW resonator X and the extension coil Lv are connected in series via the voltage control phase shift circuit 13 is employed.
[0059]
According to FIG. 6, the resonance frequency fs1 moves as shown by the arrow in the figure with respect to the resonance frequency fs0 of the series resonance circuit formed by the equivalent circuit of the SAW resonator X excluding the extension coil Lv and the electrode capacitance C0. . That is, it can be seen that the resonance frequency fs1 of the series resonance circuit formed by the extension coil Lv and the electrode capacitance C0 moves to the resonance frequency fs2, and the difference between the resonance frequencies fs0 and fs2 increases.
[0060]
A characteristic (a) shown in FIG. 7 shows a frequency characteristic obtained when the SAW resonator X and the extension coil Lv are directly connected in a variable control voltage range. The characteristic (b) shown in FIG. 7 is a frequency characteristic obtained when the SAW resonator X and the extension coil Lv are connected via the voltage control phase shift circuit 13.
[0061]
According to FIG. 7, in the case of the characteristic (a), the frequency variable range is ± 50 ppm around the resonance frequency at the intersection (c) with the characteristic (b), for example, 310 MHz. On the other hand, within the same variable control voltage range, the frequency range in the case where the SAW resonator X and the extension coil Lv are connected via the voltage-controlled phase shift circuit 13 in the characteristic (b) of FIG. Is approximately 150 ppm. As a result, it is understood that the range is expanded by 50 ppm or more.
[0062]
(1-3) Effects obtained from the first embodiment
Next, effects obtained from the first embodiment of the present invention will be described.
[0063]
As described above, by connecting the SAW resonator and the extension coil via the voltage control phase shift circuit, the influence of the series resonance circuit formed by the extension coil Lv and the parallel capacitance C0 can be reduced, so that the extension is easily performed. The effect of increasing the value of the coil and expanding the frequency variable range is obtained.
[0064]
Similarly, even if the control voltage variable range is reduced due to the recent decrease in the power supply voltage, the frequency variable range can be easily maintained and expanded without adding a dedicated circuit for expanding the frequency variable range. The effect that it can be obtained can be obtained.
[0065]
Although the first embodiment according to the present invention has been described in the example in which the feedback buffer amplifier 12 is connected to the output section of the oscillation amplifier 10, even if the feedback buffer amplifier 12 is omitted, the above-described configuration is applied. The same effect as described above can be obtained.
[0066]
When the feedback buffer amplifier 12 is omitted (however, when the oscillation circuit 1A is entirely composed of discrete components), the number of components can be reduced, but this affects the output side of the positive feedback oscillation loop. On the other hand, when the feedback buffer amplifier 12 is provided, the number of components is not reduced, but the influence on the output side of the positive feedback oscillation loop can be reduced.
[0067]
In addition, by using the SAW resonator X that resonates at a high frequency of several hundred MHz or more and has no sub-vibration, an effect that a conventional multiplying circuit can be omitted can be obtained.
[0068]
Further, the SAW resonator X has no coupling between the main vibration and the sub-vibration of the AT-cut type crystal resonator and no unnecessary spurious as described in "Problems to be Solved by the Invention". Since no circuit is required, unnecessary harmonics are not generated. As a result, it is possible to obtain an effect that an oscillation circuit having no jitter generated due to coupling of the main vibration and the sub-vibration and unnecessary spurious and harmonics can be obtained.
[0069]
Further, as described above, it is possible to eliminate the need for the conventional frequency multiplier circuit and to obtain an oscillator circuit that is reduced in size and cost without adding a dedicated circuit for extending the frequency variable range. The effect that can be obtained is obtained.
[0070]
(2) Second embodiment
(2-1) Configuration of Second Embodiment
FIG. 8 is a block diagram showing the configuration of the oscillation circuit according to the second embodiment of the present invention. Note that the same blocks as those in the first embodiment shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted.
[0071]
The oscillation circuit 1B includes an IC chip 2b having a built-in oscillation differential amplifier 21, an output differential amplifier 22, and a feedback buffer differential amplifier 23, a SAW resonator X having a predetermined resonance frequency, and an external circuit. The control circuit includes a voltage control phase shift circuit 13 for adjusting the phase shift amount to a predetermined amount based on the control voltage Vc, an extension coil Lv, and an impedance circuit (Zd) 14. Further, the reference bias voltage VBB output from the IC chip 2b is supplied to the inverting input terminal D2 of the oscillation differential amplifier 21 from outside. A positive feedback oscillation loop is formed by at least the oscillation differential amplifier 21, the feedback buffer differential amplifier 23, the SAW resonator X, the voltage control phase shift circuit 13, and the extension coil Lv. It is to be noted that the SAW resonator X and the extension coil Lv are connected in series via the voltage control phase shift circuit 13 as in the first embodiment.
[0072]
The above-mentioned three differential amplifiers 21 to 23 are differential amplifier circuits using an ECL line receiver (Emitter-Coupled Logic) shown in FIG.
[0073]
In the oscillation differential amplifier 21, a signal having a predetermined resonance frequency f0 passing through the SAW resonator X is input to the non-inverting input terminal D1 of the oscillation differential amplifier 21. Then, an output signal having a mutual phase difference of 180 degrees is output from the non-inverted output terminal Q + and the inverted output terminal Q-.
[0074]
The output differential amplifier 22 shapes the waveform of the output signal from the oscillation differential amplifier 21 and outputs it as a clock signal F having a predetermined oscillation frequency, for example, 622.08 MHz.
[0075]
The feedback buffer differential amplifier 23 is a differential amplifier having a buffer function, and its output is output to output terminals Q1 and Q2. An emitter termination resistor (not shown) is connected to each output terminal Q1 and Q2 of the feedback buffer differential amplifier 23 using the ECL line receiver for external connection of the IC chip 2b.
[0076]
FIG. 9 shows a state in which the emitter terminating resistors R7 and R8 are connected to the respective output terminals of OUT− and OUT +.
[0077]
The voltage-controlled phase shift circuit 13 converts one of the output signals SQ1 and SQ2 from the feedback buffer differential amplifier 23 into a predetermined phase amount in order to satisfy the phase condition of the oscillation circuit 1B based on the external control voltage Vc. Adjust to
[0078]
By using the voltage control type phase shift circuit 13, the same circuit pattern can be used for a plurality of SAW resonators X having different predetermined resonance frequencies, and the design can be simplified.
[0079]
The impedance circuit (Zd) 14 is connected between the non-inverted and inverted input terminals of the oscillation differential amplifier 21 so that a potential difference occurs between the inverted and non-inverted input terminals of the oscillation differential amplifier 21. .
[0080]
(2-2) Principle of the second embodiment
Since the principle of the second embodiment is the same as that of the first embodiment, a detailed description thereof will be omitted. When a feedback buffer differential amplifier 23 is used instead of the feedback buffer amplifier 12 as shown in FIG. 1, the SAW resonance is applied to either the non-inverted output terminal Q1 or the inverted output terminal Q2 of the differential amplifier 23. The slave X, the voltage control phase shift circuit 13, and the extension coil Lv are connected in this order. In this embodiment, it is connected to the inverted output terminal Q2. The other non-inverting output terminal Q1 can be used as an output terminal of an output signal for a PLL feedback loop of the oscillation circuit 1B used in a clock conversion circuit described later.
[0081]
(2-3) Effects obtained from the second embodiment
As described above, according to the second embodiment, the same effects as those of the first embodiment can be obtained, and the following effects can be obtained.
[0082]
Since the above-mentioned amplifier is a differential amplifier circuit using an ECL line receiver, it is possible to configure an oscillation circuit that needs to operate at high speed with low power consumption, and to use a level conversion circuit in this differential amplifier circuit. The effect that it can be easily constructed is obtained.
[0083]
(3) Third embodiment
Next, a third embodiment of the present invention will be described.
[0084]
FIG. 10 is a diagram showing a schematic configuration of an optical transceiver module 90 for a 10.3125 Gigabit optical network using the clock conversion circuit 93 to which the oscillation circuit 1A according to the first embodiment described above is applied. .
[0085]
The optical transceiver module 90 realizes an interface function for optical / electrical conversion and electric / optical conversion, and multiplexing and demultiplexing, for example, between a server computer and an optical network.
[0086]
As shown in FIG. 10, for example, the low frequency clock signal RLCK having a large amount of jitter extracted by the demultiplexing unit 94 is selected by the selection unit 96 by an external control signal CONT. The selected low-frequency clock signal RLCK having a large amount of jitter is converted into a high-frequency clock signal RHCK with reduced jitter in a clock conversion circuit 93 to which the voltage-controlled SAW oscillation circuit (VCSO) 93-1 of the present invention is applied. Is done. The clock signal RHCK is used as a reference clock signal for multiplexing the N pieces of transmission data TxDATA as one piece of transmission data in the multiplexing unit MUX91.
[0087]
Here, the operation of the optical transceiver module 90 will be described with reference to FIG.
[0088]
The clock conversion circuit 93 to which the voltage control type SAW oscillation circuit (VCSO) 93-1 having a wide variable range according to the present invention is applied converts the low frequency external clock signal (TxREF) selected by the selection unit 96 into a high frequency clock. Convert to a signal. For example, the selection unit 96 selects an external clock signal (TxREF) having a low frequency of 64 KHz to 155.52 MHz and supplies it to the clock conversion circuit 93. The clock conversion circuit 93 converts the clock signal into a high frequency clock signal of 622.08 MHz in the 600 MHz band and supplies the clock signal to the multiplexing unit 91. As a result, the optical signal in the 10 GHz band (OC-192) is sent out to the optical transmission line in the electrical / optical converter 92.
[0089]
Further, the demultiplexing unit 94 extracts a high-frequency clock signal from the data of the optical signal (OPIN) received by the optical / electrical conversion unit 95 by a CDR (Clock and Data Recovery) function. When the selection unit 96 selects the clock signal (RCLK), a high-frequency clock signal with little jitter is supplied from the clock conversion circuit 93 to the multiplexing unit 91.
[0090]
That is, the clock conversion circuit 93 to which the voltage control type SAW oscillation circuit (VCSO) 93-1 having a wide variable range according to the present invention is applied is used for the optical transceiver module 90 to input a clock signal containing much jitter. Also, the clock conversion circuit 93 can generate a high-frequency clock signal with very little jitter and supply it to the multiplexing unit 91. As a result, a timing margin between the transmission data (TxDATA × N) to be multiplexed in the multiplexing section 91 and the clock signal is secured, so that malfunction of the transmission data of the multiplexing section 91 can be prevented. Is obtained.
[0091]
Further, in a high-speed network system represented by 10 gigabits capable of transmitting a large amount of data such as a moving image, a stable operation can be easily secured.
[0092]
In the third embodiment, the example using the oscillation circuit 1A according to the above-described first embodiment has been described. However, regardless of this, the same applies to the case where the oscillation circuit 1B according to the second embodiment is used. The effect of can be obtained.
[0093]
(4) Modified example
The present invention is not limited to the embodiments described above, and can be implemented in various modes. For example, the following modified embodiments are possible.
[0094]
(First Modification)
In the above, the configuration in which the SAW resonator X and the extension coil Lv are connected via the voltage control phase shift circuit 13 has been described. However, the same effect as described above can be obtained with the configuration shown in FIG.
[0095]
11 is that the extension coil Lv is arranged in the voltage control phase shift circuit 13, and the SAW resonator X and the extension coil Lv are connected via the passive components (elements) constituting the voltage control phase shift circuit 13. This is to prevent the connection from forming a series resonance circuit.
[0096]
For example, FIG. 11A shows a configuration in which the SAW resonator X and the extension coil Lv are connected via the DC cut capacitor C1. FIG. 11B shows a configuration in which the SAW resonator X and the extension coil Lv are connected via the variable capacitance diode Cv. FIG. 11 (3) shows a configuration in which the DC cut capacitor C1 is divided into two, that is, the SAW resonator X and the extension coil Lv are connected via the capacitor C12 among the capacitors C11 and C12. Since the capacitances of C11 and C12 of the capacitor shown in FIG. 11 (3) are divided, each capacitance needs to be twice as large as the original capacitor C1.
[0097]
(Second Modification)
Although the amplifier according to the above-described embodiment has been described by way of the example in which the transistor is configured using the bipolar transistor, the amplifier may be configured with a MOS transistor having a different transistor type.
[0098]
(Third Modification)
Also, the case where the oscillation circuit is used for an optical interface module for a network has been described, but the invention can be applied to various electronic devices such as a wireless communication device such as a mobile phone that requires an oscillation circuit, particularly a high-frequency oscillation circuit.
[0099]
(Fourth modification)
As for the piezoelectric material constituting the piezoelectric vibrator such as a quartz oscillator, a ceramic oscillator, or a SAW resonator, a configuration using langasite or lithium tetraborate as another piezoelectric material in addition to quartz crystal may be used.
[0100]
【The invention's effect】
As described above, by connecting the SAW resonator and the extension coil via the voltage control phase shift circuit, the influence of the series resonance circuit formed by the extension coil and the parallel capacitance can be reduced, so that the extension coil can be easily connected. There is an effect that the frequency variable range can be expanded by increasing the value. Similarly, even if the control voltage variable range is reduced due to the recent decrease in the power supply voltage, the frequency variable range can be easily maintained and expanded without adding a dedicated circuit for expanding the frequency variable range. effective.
[0101]
In addition, since a configuration that does not require a frequency multiplier circuit can be adopted by using the SAW resonator X, an oscillation circuit that does not require a dedicated circuit for extending the frequency variable range and that is reduced in size and cost with less jitter is provided. Is obtained.
[0102]
Further, the received clock signal with much jitter is converted into a high-frequency clock signal with reduced jitter by a clock conversion circuit to which the oscillation circuit having a wide frequency variable range according to the present invention is applied. Accordingly, a timing margin between a plurality of transmission data and the clock signal is secured, and multiplexed data is transmitted and received. This has an effect of preventing a malfunction in an electronic device, for example, an optical transceiver module.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of an oscillation circuit according to a first embodiment of the present invention.
FIG. 2 is a circuit diagram showing a configuration of a voltage control phase shift circuit.
FIG. 3 is a circuit diagram in a case where an equivalent circuit of a SAW resonator, an extension coil, and a variable capacitance diode constituting a voltage control phase circuit are connected in series.
4 is a diagram showing a reactance characteristic of a circuit when an equivalent circuit of the SAW resonator shown in FIG. 3, an extension coil, and a variable capacitance diode are connected in series.
FIG. 5 is a diagram showing resonance characteristics of a series resonance circuit formed by an equivalent circuit of the SAW resonator excluding the extension coil and the electrode capacitance, and a series resonance circuit formed by the extension coil and the electrode capacitance.
FIG. 6 is a diagram illustrating resonance characteristics of a series resonance circuit in a case where a configuration in which an extension coil and a SAW resonator are connected in series via a voltage-controlled phase shift circuit is employed.
FIG. 7 is a graph showing a control voltage-frequency characteristic of the oscillation circuit according to the first embodiment.
FIG. 8 is a block diagram illustrating a configuration of an oscillation circuit according to a second embodiment of the present invention.
FIG. 9 is a circuit diagram showing a circuit configuration of an ECL line receiver.
FIG. 10 is a diagram illustrating a schematic configuration of an optical transceiver module for an optical network of 10.3125 Gigabits using a clock conversion circuit to which the oscillation circuit according to the first or second embodiment is applied;
FIG. 11 is a circuit diagram showing a configuration of a modified example of the SAW resonator, the voltage control phase shift circuit, and the extension coil in the first embodiment.
FIG. 12 is a block diagram showing a configuration of a conventional high-frequency oscillation circuit using an AT-cut type crystal resonator.
FIG. 13 is a block diagram illustrating a configuration of a clock conversion circuit when a conventional high-frequency oscillation circuit is used as a component of the clock conversion circuit.
[Explanation of symbols]
1A, 1B ... voltage control type SAW oscillation circuit
2a ... IC chip
10 ... Amplifier for oscillation
11a, 11b ... output amplifier
12 ... Amplifier for feedback buffer
2b ... IC chip
21 ・ ・ ・ Oscillation differential amplifier
22 ... Output differential amplifier
23 ... Differential amplifier for feedback buffer
13 ... Voltage control phase shift circuit
Cv: Variable capacitance diode
C1, C11, C12 ... DC cut capacitor
Rv, R1 ... resistance
Lv: Extension coil
14 ... Impedance circuit
X: SAW resonator
R: Series resistance
C: Series capacity
L: Series inductance
C0: Parallel capacity
90 ・ ・ ・ Optical transceiver module for optical network
91: Multiplexer
92 ··· Electric / optical conversion unit
93 clock conversion circuit
94 ··· Demultiplexing unit
95 ・ ・ ・ Optical / electrical converter
96 ・ ・ ・ Selector

Claims (5)

発振回路において、
所定の共振周波数で共振するSAW共振子と、
外部からの制御電圧により入力信号の位相を所定の移相量だけずらした出力信号として出力し、回路素子から成る電圧制御移相回路と、
前記所定の移相量の可変範囲を設定するインダクタンス素子と、
前記SAW共振子からの共振信号を入力し、増幅して出力する増幅器とを備え、
前記SAW共振子と、前記電圧制御移相回路と、前記インダクタンス素子と、前記増幅器とにより正帰還発振ループを形成し、
前記SAW共振子は前記電圧制御移相回路を構成する前記回路素子を介して前記インダクタンス素子と直列に接続された
ことを特徴とする発振回路。
In the oscillation circuit,
A SAW resonator that resonates at a predetermined resonance frequency;
A voltage control phase shift circuit comprising circuit elements, which outputs an output signal in which the phase of the input signal is shifted by a predetermined phase shift amount by an external control voltage,
An inductance element for setting a variable range of the predetermined phase shift amount;
An amplifier for receiving, amplifying and outputting a resonance signal from the SAW resonator,
A positive feedback oscillation loop is formed by the SAW resonator, the voltage control phase shift circuit, the inductance element, and the amplifier;
The oscillation circuit, wherein the SAW resonator is connected in series with the inductance element via the circuit element constituting the voltage control phase shift circuit.
前記増幅器は、
反転出力端子及び非反転出力端子を有し、前記反転出力端子及び前記非反転出力端子のうちいずれか一方が前記正帰還発振ループの出力端として機能する差動増幅器である
ことを特徴とする請求項1に記載の発振回路。
The amplifier is
10. A differential amplifier having an inverting output terminal and a non-inverting output terminal, wherein one of the inverting output terminal and the non-inverting output terminal is a differential amplifier functioning as an output terminal of the positive feedback oscillation loop. Item 2. The oscillation circuit according to item 1.
前記差動増幅器は、
ECLラインレシーバを用いた差動増幅回路である
ことを特徴とする請求項2に記載の発振回路。
The differential amplifier,
3. The oscillation circuit according to claim 2, wherein the oscillation circuit is a differential amplifier circuit using an ECL line receiver.
前記回路素子は、
受動素子である
ことを特徴とする請求項1に記載の発振回路。
The circuit element includes:
The oscillation circuit according to claim 1, wherein the oscillation circuit is a passive element.
請求項1乃至請求項4のいずれか1項に記載の発振回路を備えたことを特徴とする電子機器。An electronic apparatus comprising the oscillation circuit according to claim 1.
JP2002255265A 2002-08-30 2002-08-30 Oscillation circuit and electronic equipment using the same Withdrawn JP2004096449A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002255265A JP2004096449A (en) 2002-08-30 2002-08-30 Oscillation circuit and electronic equipment using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002255265A JP2004096449A (en) 2002-08-30 2002-08-30 Oscillation circuit and electronic equipment using the same

Publications (1)

Publication Number Publication Date
JP2004096449A true JP2004096449A (en) 2004-03-25

Family

ID=32060823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002255265A Withdrawn JP2004096449A (en) 2002-08-30 2002-08-30 Oscillation circuit and electronic equipment using the same

Country Status (1)

Country Link
JP (1) JP2004096449A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056756A (en) * 2013-09-11 2015-03-23 富士通セミコンダクター株式会社 Phase shifter, pre-distorter and phased array antenna

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056756A (en) * 2013-09-11 2015-03-23 富士通セミコンダクター株式会社 Phase shifter, pre-distorter and phased array antenna

Similar Documents

Publication Publication Date Title
US7012476B2 (en) Voltage-controlled oscillator, clock converter, and electronic device
RU2404505C2 (en) Adjustable generator with serial and parallel adjusted resonant circuits
TWI528706B (en) Method and apparatus for tuning frequency of lc-oscillators based on phase-tuning technique
US8044736B2 (en) Timing oscillators and related methods
US6794948B2 (en) Oscillation circuit and electronics using the same
US6897796B2 (en) Sigma-delta converter arrangement
JP2003347936A (en) Clock shaping circuit and electronic equipment
JP4228660B2 (en) Voltage controlled oscillator and electronic equipment using the same
US7157980B2 (en) Clock converter and electronic apparatus with the same
JP4920421B2 (en) Integrated low noise microwave broadband push-push voltage controlled oscillator
US20050275480A1 (en) Frequency selective oscillator, electronic instrument implementing the same, and method of adjusting frequency control characteristics
US6778028B2 (en) Temperature-compensated radio-frequency oscillator and communication device
CN115051650B (en) S-band frequency-doubling low-phase-noise voltage-controlled oscillator and signal generating device
US6806779B1 (en) Frequency synthesizer with on-chip inductor
JP2005026829A (en) Voltage-controlled oscillator, clock converter, and electronic apparatus
JP2004096449A (en) Oscillation circuit and electronic equipment using the same
JP4561029B2 (en) OSCILLATOR CIRCUIT AND ELECTRONIC DEVICE USING THE SAME
JP2004120353A (en) Voltage controlled oscillator, clock converter using the voltage controlled oscillator and electronic appliance using the clock converter
JP2004040509A (en) Oscillation circuit and electronic apparatus using the oscillation circuit
CN102739162B (en) Ultralow phase noise constant-temperature crystal oscillating circuit
US7271671B2 (en) Arranging a crystal to generate an oscillating signal
JP2004120352A (en) Clock conversion circuit and electronic appliance using it
JP2004119598A (en) Mounting structure of multilayer substrate, clock converter using the mounting structure, and electronic apparatus provided with the clock converter
JP2004023568A (en) Oscillation circuit and electronic apparatus employing the same
JP2004040510A (en) Oscillation circuit and electronic equipment using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050830

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20070914

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A761 Written withdrawal of application

Effective date: 20071130

Free format text: JAPANESE INTERMEDIATE CODE: A761