JP2004119506A - ハイブリッド集積モジュール - Google Patents
ハイブリッド集積モジュール Download PDFInfo
- Publication number
- JP2004119506A JP2004119506A JP2002277988A JP2002277988A JP2004119506A JP 2004119506 A JP2004119506 A JP 2004119506A JP 2002277988 A JP2002277988 A JP 2002277988A JP 2002277988 A JP2002277988 A JP 2002277988A JP 2004119506 A JP2004119506 A JP 2004119506A
- Authority
- JP
- Japan
- Prior art keywords
- housing
- wiring
- integrated substrate
- integrated
- electric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Waveguides (AREA)
Abstract
【課題】ギガｂｉｔ／ｓ級の高速動作を簡易な構成で実現し、製造工程を短縮し製造コストを低減できるハイブリッド集積モジュールを提供する。
【解決手段】筐体蓋１ｂに複数ある凸部１０は電気的に共通化されている。集積基板４上の分割されたグランド配線５ｃと、凸部１０がそれぞれ接続される。筐体蓋１ｂ側で、集積基板４上の電気信号配線（ここでは、コプレーナ線路）５ａと接する凸部１０にはコプレーナ線路１１ａを形成している。この凸部１０により、集積基板４上に形成された信号配線（ここでは、コプレーナ線路）５ａと筐体１ａ側に形成された信号配線（ここでは、コプレーナ線路）８ａとの間を、インピーダンスを整合させた状態で電気的に接続が可能となる。凸部表面にインピーダンス整合した高周波線路（ここでは、コプレーナ線路１１ａ）で結合することにより電気的な特性改善が望める。
【選択図】 図７
【解決手段】筐体蓋１ｂに複数ある凸部１０は電気的に共通化されている。集積基板４上の分割されたグランド配線５ｃと、凸部１０がそれぞれ接続される。筐体蓋１ｂ側で、集積基板４上の電気信号配線（ここでは、コプレーナ線路）５ａと接する凸部１０にはコプレーナ線路１１ａを形成している。この凸部１０により、集積基板４上に形成された信号配線（ここでは、コプレーナ線路）５ａと筐体１ａ側に形成された信号配線（ここでは、コプレーナ線路）８ａとの間を、インピーダンスを整合させた状態で電気的に接続が可能となる。凸部表面にインピーダンス整合した高周波線路（ここでは、コプレーナ線路１１ａ）で結合することにより電気的な特性改善が望める。
【選択図】 図７
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を用いた集積化部品であって、特に電気的な特性改善を図り、その製造を容易にする構造を有するハイブリッド集積モジュールに関する。
【０００２】
【従来の技術】
図１に示すように、ＬＳＩ（ｌａｒｇｅ−ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ）やＩＣ（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔｓ）をはじめとする半導体素子３は、電気入出力を取るための電気配線５ａ〜５ｃを有した集積基板４上に実装され、これを外部との入出力端子２を有する筐体１ａに固定し、さらに筐体蓋１ｂで封止して保護している。通常ＬＳＩなどの半導体素子３を駆動するためには、複数の信号配線５ａ、電源配線５ｂやグランド配線５ｃを必要とする。そのため、これら電気配線５ａ〜５ｃを同一の集積基板４上で展開しているため、普通信号配線５ａを挟んで電源配線５ｂやグランド配線５ｃが分割された電気配線レイアウトとなっている。
【０００３】
尚、本明細書の各図においては、筐体の側面に切り欠きがあるように表されているが、これは電極の取り出しを理解しやすくするために図上便宜的に表したものであり、実際にはこのような切り欠きはなく、蓋をすれば筐体は密封されている。
【０００４】
さらに近年においては、図２に示すように同一集積基板上に複数個の半導体素子３を実装することで、多チャンネル化を図りかつ小型化高機能化を目指したハイブリッド集積モジュールの開発が活発に進められている。しかしこの図が示すように、複数個の半導体素子３を、同一の集積基板上４に実装すると、より集積基板上のグランド配線５ｃが細かく分割された電気配線レイアウトとなってくる。このようにグランドが細分割されて電源が供給される電源配線５ｂでは、グランド電位が揺らぎやすくなるため電気的な特性劣化を引き起こす原因となる。特に、ギガｂｉｔ／ｓ級の高速動作を達成するためには、この影響を受けやすい。
【０００５】
そこで、実装した半導体素子３を安定に動作させるために、電源またはグランドを共通化して電位の安定化を図る必要がある。そのために通常は、図１または図２に示すように、電気配線を有する基板上において分割された電極間を複数のボンディングワイヤ６により相互接続したり、あるいは集積基板自体を多層化することによりグランドの共通化を図っている。さらに、集積基板４と外部との入出力端子２を有する筐体１との電気的接続もボンディングワイヤ６により接続している。
【０００６】
さらに図３は、近年開発が進められている光モジュールの一例を挙げたものである。本ハイブリッド光モジュールでは、集積基板４として機能する石英系光導波路（Ｐｌａｎａｒ ｌｉｇｈｔｗａｖｅ ｃｉｒｃｕｉｔ：ＰＬＣ）７と電気配線５ａ、５ｃを有するＰＬＣプラットフォーム４ａ上に、半導体素子３として半導体レーザ３ａを複数個フリップチップ実装した多チャンネル光送信モジュールの形態を示している。ＰＬＣ部分には、光合波器（ＡＷＧ；ａｒｒａｙｅｄ ｗａｖｅｇｕｉｄｅ ｇｒａｔｉｎｇ）を形成しており、合波された光信号は光ファイバ１２により取り出される（例えば、非特許文献１参照）。
【０００７】
本モジュールでは、同一ＰＬＣプラットフォーム４ａ上に複数個実装した半導体レーザ３ａを駆動するための電気信号配線によって、ＰＬＣプラットフォーム上のグランド電極５ｃは分割されたレイアウトになっている。分割されたグランド配線５ｃは、前述したように電位の揺らぎを誘起しやすく、このことは搭載した半導体レーザ３ａの動作特性を劣化させる要因となる。
【０００８】
そこで本光モジュールでは、分割されたグランド電極５ｃ相互を信号配線５ａを跨いでボンディングワイヤ６により接続することで、分割されたグランド５ｃを電気的に共通化して、モジュール動作の安定化を図っている。最後に、これら複数個の半導体レーザ３ａを実装したＰＬＣプラットフォーム４ａは、外部との入出力端子２を有する筐体１ａに入れられ、筐体蓋１ｂを被せて封止される。この時、ＰＬＣプラットフォーム４ａ側のグランド電極５ｃと信号配線５ａは、それぞれに対応する筐体１ａ側のグランド電極８ｃと信号配線８ａとの間でボンディングワイヤ６によって、電気的に接続される。
【０００９】
【非特許文献１】
大山貴晴、山田貴、赤堀裕二、笠原亮一、亀井新、石井元速、中村誠、大橋弘美、山越公洋、”ＰＬＣハイブリッド集積技術を用いた８ｃｈ×２．５Ｇｂｉｔ／ｓ多波長送信・受信ボード”、２００２年電子情報通信学会総合大会Ｃ−３−４３
【００１０】
【発明が解決しようとする課題】
上述したように、従来のハイブリッド集積モジュールでは、半導体素子を高速で安定に動作させるために、いかに電気回路的な安定性を確保すべきかといった課題があった。
【００１１】
そのためには、集積基板上に回路レイアウト上どうしても分割されて形成されてしまうグランド配線や電源配線については、いったん集積基板上で、共通にするグランド電極間あるいは電源配線間をワイヤボンディングにより結線しなければならないという、煩雑な工程を必要としていた。もしくは、集積基板を多層化して、これらグランド配線や電源配線を共通化するといった方法も取られているが、集積基板の多層化は、作製工程をより複雑にし強いては製造コストを上げる要因となっていた。
【００１２】
さらに、近年の要求されるモジュールの高速化に伴い、実装基板上の電気配線においてもギガｂｉｔ／ｓ級の高周波電気信号の伝送が要求されるようになってきている。そのための信号配線として、特性インピーダンスを整合させたコプレーナ線路やマイクロストリップ線路といった高周波伝送線路が通常用いられている。しかし、集積基板端まで引き出された高周波伝送線路と筐体上に形成された高周波伝送線路間の電気接続には、ワイヤボンディングによる接続を用いるため、インピーダンス不整合や、ボンディングワイヤによる不要な寄生インダクタンスを生じ、ギガｂｉｔ／ｓ級の高周波電気信号の伝送を困難にするといった問題が顕在化するようになってきた。
【００１３】
またギガｂｉｔ／ｓ級高速動作を安定に行なうためには、高周波信号が筐体の中で共振現象を起こさない大きさ以下で、パッケージングすることが重要である。しかし、ギガｂｉｔ／ｓ級の高速動作になると、その共振長は１ｃｍ以下のオーダーとなってくるため、できるだけ半導体素子そのものの大きさで遮蔽できることが望ましい。しかし、ギガｂｉｔ／ｓ級の高周波電気信号を取り出すために通常使用されている電気コネクタの大きさに制限があるため、筐体自身の大きさが共振長よりも大きくなるといった問題があった。
【００１４】
さらに、このようなギガｂｉｔ／ｓ級の高周波帯域を確保しながら、同一集積基板上で多チャンネル化を実現するためには、集積基板上に配置した複数の信号配線間で生じる電気クロストークを抑制しなければならないといった問題も顕在化してきた。
【００１５】
以上述べていたように、ハイブリッド集積モジュールのギガｂｉｔ／ｓ級の高速動作を実現するためには、いかに電気回路的に安定なグランドまたは電源を確保し、共振や電気クロストークを抑制するかということが解決しようとする課題である。
【００１６】
本発明は、このような課題に鑑みてなされたもので、その目的とするところは、ギガｂｉｔ／ｓ級の高速動作を簡易な構成で実現し、かつ製造工程を短縮し、製造コストを低減できるハイブリッド集積モジュールを提供することにある。
【００１７】
【課題を解決するための手段】
このような目的を達成するために、本発明のハイブリッド集積モジュールは、電気配線を有する集積基板と、該集積基板を保護する筐体とを備え、前記集積基板上の電気配線と対向する側の前記筐体の内側に凸部が形成されおり、該凸部は、前記集積基板上の電気配線と電気的に接続されていることを特徴とする。
【００１８】
ここで、前記凸部に、電気配線としてコプレーナ線路もしくはマイクロストリップ線路を用いたことを特徴とすることができる。
【００１９】
また、分割された電気配線を有する前記集積基板上と、前記筐体の内側で電気的に共通化している凸部とを、電気的に接続することで、前記集積基板上の分割された電気配線を電気的に共通化したことを特徴とすることができる。
【００２０】
また、前記集積基板上に形成した第１の電気配線と、前記集積基板を固定した側の筐体に形成した第２の電気配線とを、前記筐体の内側の凸部上に形成した第３の電気配線により電気的に接続したことを特徴とすることができる。
【００２１】
また、前記集積基板が電気信号配線を有し、該電気信号配線を前記筐体の内側の凸部により遮蔽したことを特徴とすることができる。
【００２２】
また、前記集積基板は平面光波回路であることを特徴とすることができる。
【００２３】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を詳細に説明する。なお、各図面において同様の機能を有する箇所には同一の符号を付し、説明の重複は省略する。
［第１の実施形態］
図４に、本発明の第１の実施形態を示す。筐体１は、中に収められた集積基板４と半導体素子３を保護するものであり、集積基板４を固定した筐体１ａと、その筐体蓋１ｂからなる。集積基板４上には半導体素子３が実装され、その表面には半導体素子３と接続された電気配線５ａ〜ｃが形成されている。電気配線５ａ〜ｃには、実装された半導体素子３を駆動するための多数の電源配線５ｂ、グランド配線５ｃや信号配線５ａがある。
【００２４】
本実施形態では、半導体素子３としてモニタ電極を有したＬＳＩ３を使用した場合を示している。モニタ電極の類は、半導体素子本来の動作に影響を及ぼさないよう使用するものであるから、集積基板４上に引き出されるモニタ用配線９を展開することで電位揺らぎの原因となるグランド配線等の分割は避けたい。そこで、モニタ用配線９を、筐体蓋１ｂの凸部１０に沿って形成し、筐体蓋１ｂ内壁に形成した電気配線１１により筐体外部に電極を取り出すことで、集積基板４上におけるグランド配線の細分割を回避することができる。凸部１０の高さは、集積基板４と接するように設計しているので、筐体蓋１ｂを筐体１ａに被せて密閉するだけで電気的接続の確保が可能である。さらに凸部１０と集積基板４との電気的接続をより確実なものとするために、例えば、半田や導電性接着剤等により、これらの間を接続してもよい。
【００２５】
このように、凸部１０を介して上部に電気配線１１を取り出すことで、従来集積基板４上の高周波動作に配慮した電気回路の設計レイアウトを簡易にすることが可能となる。さらに、配線の途中から、凸部に形成した電気配線を介して筐体外部に電気配線を取り出すことができるようになるため、電気配線設計の自由度を増すことができるようになった。
【００２６】
また、凸部１０に形成する配線は、必要となれば高周波用信号線路（たとえばコプレーナ線路やマイクロストリップ線路）であってもよいし、電源配線であってもよく、配線構成は本実施形態で取り上げた配線だけに制限されるものではない。
【００２７】
［第２の実施形態］
図５に、本発明の第２の実施形態を示す。筐体蓋１ｂに複数ある凸部１０は電気的に共通化されている。集積基板４上に配されたグランド配線５ｃは、電源配線５ｂや信号配線５ａの引き回しにより、グランドが分割されている。グランド電極５ｃの分割は、前述しているとおり、電源電圧やグランド電位の揺らぎの原因となり、実装されている半導体素子３の安定動作を妨げる原因となる。そこで、集積基板４上の分割されたグランド配線５ｃと、凸部１０がそれぞれ接続されることで、グランド配線の共通化を図ることが可能となり、実装された半導体素子の安定な動作を確保することができるようになる。
【００２８】
また、複数ある凸部１０において共通化され、集積基板４上で接続されるのは分割されたグランド電極に限るものではない。例えば、同電位の電源供給が集積基板４上で分割された電源配線５ｂで必要な場合、これら電源配線を共通化する場合にも同構造の応用が可能である。さらに、分割されたグランド電極と、分割された電源が集積基板４上に混在していても、複数ある凸部１０のなかで、それぞれグランド用と電源用とに共通化することは可能である。
【００２９】
本実施形態により、集積基板４上の分断された電気配線の共通化を、凸部１０を有する筐体蓋１ｂを筐体１ａに被せて密閉するだけで達成できるようになる。そのため、第１の実施形態の図４で示したように、従来集積基板４上で必要とされる、分断されたグランド５ｃ間のボンディングワイヤ６による複数の結線を無くすことができる。すなわち、ボンディング工程を省略することができるようになるため、製造コストを大幅に削減することができるようになる。さらに凸部１０と集積基板４との電気的接続をより確実なものとするために、例えば、半田や導電性接着剤等により、これらの間を接続してもよい。
【００３０】
さらに、図６に示すように、集積基板４上に実装される半導体素子３が複数個になり、そのため集積基板４上のグランド５ｃがいっそう細分割された場合でも、本実施形態によりグランド電極の共通化は可能である。よって、複数の半導体素子実装による小型化高機能化または多チャンネル化にも対応することが可能である。
【００３１】
［第３の実施形態］
図７に、本発明の第３の実施形態を示す。主要な構成は、第２の実施形態に同じであるが、筐体蓋１ｂ側で、集積基板４上の電気信号配線（ここでは、コプレーナ線路）５ａと接する凸部１０にはコプレーナ線路１１ａを形成している。この凸部１０により、集積基板４上に形成された信号配線（ここでは、コプレーナ線路）５ａと筐体１ａ側に形成された信号配線（ここでは、コプレーナ線路）８ａとの間を、インピーダンスを整合させた状態で電気的に接続が可能となる。すなわち、従来では集積基板４と筐体１ａ間の信号配線の接続には、例えば従来技術の図１に示すように、ボンディングワイヤ６により接続していたために、寄生インダクタンスを生じやすく、結果インピーダンス不整合を引き起こすため、ギガｂｉｔ／ｓ級高速動作を困難にしていた。しかし本実施形態で示すように、凸部表面にインピーダンス整合した高周波線路（ここでは、コプレーナ線路１１ａ）で結合することにより電気的な特性改善が望める。
【００３２】
同様に、凸部１０に形成するには、高周波用信号配線に限るものではない。同じ図７に示すように、集積基板４上の電源配線５ｂあるいはグランド配線５ｃと、それに対応する筐体１ａ側電気配線８ａ〜８ｃとそれぞれが接するように筐体蓋１ｂに凸部１０を形成することで、集積基板４と筐体１ａ間の電気的接続は、筐体蓋１ｂを筐体１ａに単に被せて密閉するだけで、凸部１０上の電気配線１１ａ〜１１ｃを介して電気的接続が達成できる。よって、従来必要であった集積基板と筐体間のボンディングワイヤ６による接続工程をなくすことができるようになる。すなわち、第２の実施形態の図５と比して、ボンディングワイヤ６をなくすことができるので、製造コストを大幅に削減することができるようになる。さらに凸部１０と集積基板４との電気的接続をより確実なものとするために、例えば、半田や導電性接着剤等により、これらの間を接続してもよい。
【００３３】
［第４の実施形態］
図８は、本発明の第４の実施形態を示す。主要な構成は、第３の実施形態に同じであるが、筐体凸部１０によって、半導体素子３と集積基板４上のそれぞれの電気信号配線５ａが遮蔽された構成を有している。筐体１ａおよび筐体蓋１ｂおよび集積基板４上の電気信号配線として、コプレーナ線路を採用した例を示している。このように、半導体素子３を、凸部１０によって遮蔽することにより、筐体１よりも狭い空間、すなわち共振長以下の遮蔽を容易に実現することが可能となり安定な動作が可能となる。
【００３４】
また、各チャンネルのコプレーナ配線の信号線５ａを集積基板のグランド５ｃと凸部１０で遮蔽することで、他のチャンネルからの電気クロストークを抑圧することが可能となる。さらに、集積基板端部に引き出されたコプレーナ線路５ａと筐体１ａ上のコプレーナ線路８ａとの間の電気接続については、第３の実施形態に示した接続形態を採用することにより、信号線路を筐体１ａまで遮蔽することが可能となり、一層チャンネル間電気クロストークを低減することが可能となる。この構成は、特に多チャンネル化したときに有効である。
【００３５】
さらに、通常発熱が激しい半導体素子ＬＳＩ３において、その周辺において凸部１０により接続を有していることから、筐体１ｂ側にも放熱することが可能になるという特徴も有することができるようになる。
【００３６】
本実施形態により、半導体素子３の筐体１への集積を、凸部１０を有する筐体蓋１ｂを筐体１ａに被せて密閉するだけで達成できるようになる。そのため、従来ギガｂｉｔ／ｓ級高速動作を困難にしていた共振の問題や多数の信号配線間もしくは多チャンネル化で問題となっていたチャンネル間の電気クロストークをより低減することが可能となると共に、放熱特性も改善することが可能となる。さらに、ボンディング工程を一切省略することができるようになるため、ギガｂｉｔ／ｓ級高速モジュールの製造コストを大幅に削減することができるようになる。さらに凸部１０と集積基板４との電気的接続をより確実なものとするために、例えば、半田や導電性接着剤等により、これらの間を接続してもよい。
【００３７】
［第５の実施形態］
図９は、本発明の第５の実施形態を示す光モジュールを構成する一例である。本実施形態では、集積基板に石英系平面光波回路（ＰＬＣ）７を用いており、光合波器（ＡＷＧ）を有するＰＬＣプラットフォーム４ａ上には、半導体レーザ３ａが複数個、個別に実装してある。ＡＷＧで合波された光信号は、光ファイバ１２により取り出される。半導体レーザ３ａからは、コプレーナ線路により信号配線５ａを取り出している。筐体蓋１ｂの凸部１０に形成した凹部によって、半導体レーザ３ａとそれぞれのコプレーナ線路５ａを遮蔽した構成をしている。このように第４の実施形態と同様に、半導体レーザ３ａごとに遮蔽することで共振を抑え、またＰＬＣ上のコプレーナ線路による信号配線５ａをＰＬＣプラットフォーム４ａのグランド５ｃと凸部１０で遮蔽することで、他のチャンネルからの電気クロストークを抑圧することが光モジュールでも可能となる。さらに、本光モジュールにおいても、ＰＬＣプラットフォーム４ａ端部に引き出されたコプレーナ線路５ａと筐体１ａ上のコプレーナ線路８ａとの間の電気接続については、第３の実施形態に示した接続形態のように、凸部１０にコプレーナ線路１１ａを形成することにより、ボンディングワイヤをなくすことが可能である。さらに、通常発熱が激しい半導体レーザ３ａにおいて、その周辺において凸部１０で接続部を有していることから、筐体１ｂ側にも放熱することが可能になるという特徴も有することができるようになる。本実施形態において、使用される集積基板４は、石英系ＰＬＣに限定されるものではなく、たとえばポリマー系ＰＬＣであってもよいし、光ファイバを実装したＶ溝付基板でもよい。また光半導体素子３ａについても半導体レーザに限定されるものではなく、たとえばフォトダイオードでもよいし半導体光増幅器でもよい。すなわち、実施の形態に限定されるものではない。
【００３８】
本実施形態により、光半導体素子３ａの筐体１への集積を、凸部を有する筐体蓋１ｂを筐体１ａに被せて密閉するだけで達成できるようになる。そのため、従来ギガｂｉｔ／ｓ級高速動作を困難にしていた共振の問題や、光素子の多チャンネル化で問題となっていたチャンネル間電気クロストークを極力低減でき、且つ、放熱特性も改善できる光モジュールを提供することが可能となった。さらに凸部１０と集積基板４との電気的接続をより確実なものとするために、例えば、半田や導電性接着剤等により、これらの間を接続してもよい。
【００３９】
さらに、完全にボンディング工程を省略することができるようになるため、多チャンネル半導体素子のギガｂｉｔ／ｓ級高速モジュールの製造コストを大幅に削減することができるようになる。
【００４０】
以上本発明の実施の形態に基づいて具体的に説明してきたが、本発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることはもちろんである。
【００４１】
【発明の効果】
以上説明したように、本発明によれば、ハイブリッド集積モジュールのギガｂｉｔ／ｓ級高速動作を安定にするためのパッケージを簡易な構成で、容易に提供することができる。特に筐体内側に電気的接続を取るための凸部を設けることで、パッケージ化するだけで自動的に電気回路的に安定な構造を実現することが可能となる。さらにボンディングワイヤをなくすことができるため、ハイブリッド集積モジュールの製造工程の大幅な短縮と製造コストの低減を図ることができる。
【図面の簡単な説明】
【図１】半導体素子を集積した従来のハイブリッド集積モジュールの例の図である。
【図２】複数の半導体素子を集積した従来のハイブリッド集積モジュールの例の図である。
【図３】光素子を集積した従来のハイブリッド集積光モジュールの図である。
【図４】第１の実施形態を示すハイブリッド集積モジュールの図である。
【図５】第２の実施形態を示すハイブリッド集積モジュールの図である。
【図６】第２の実施形態を示すハイブリッド集積モジュールの図である。
【図７】第３の実施形態を示すハイブリッド集積モジュールの図である。
【図８】第４の実施形態を示すハイブリッド集積モジュールの図である。
【図９】第５の実施形態を示すハイブリッド集積光モジュールの図である。
【符号の説明】
１ 筐体
１ａ 筐体
１ｂ 筐体蓋
２ 電気入出力端子
３ 半導体素子
３ａ 光半導体素子（半導体レーザ等）
４ 集積基板
４ａ ＰＬＣプラットフォーム
５ （集積基板４上の）電気配線
５ａ （集積基板４上の）信号配線
５ｂ （集積基板４上の）電源配線
５ｃ （集積基板４上の）グランド配線
６ ボンディングワイヤ
７ 平面光波回路（ＰＬＣ）
８ （筐体１ａ側の）電気配線
８ａ （筐体１ａ側の）信号配線
８ｂ （筐体１ａ側の）電源配線
８ｃ （筐体１ａ側の）グランド配線
９ （モニタ用）配線
１０ （筐体蓋１ｂの）凸部
１１ （筐体蓋１ｂの）電気配線
１１ａ （筐体蓋１ｂの）信号配線
１１ｂ （筐体蓋１ｂの）電源配線
１１ｃ （筐体蓋１ｂの）グランド配線
１２ 光ファイバ
【発明の属する技術分野】
本発明は、半導体素子を用いた集積化部品であって、特に電気的な特性改善を図り、その製造を容易にする構造を有するハイブリッド集積モジュールに関する。
【０００２】
【従来の技術】
図１に示すように、ＬＳＩ（ｌａｒｇｅ−ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ）やＩＣ（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔｓ）をはじめとする半導体素子３は、電気入出力を取るための電気配線５ａ〜５ｃを有した集積基板４上に実装され、これを外部との入出力端子２を有する筐体１ａに固定し、さらに筐体蓋１ｂで封止して保護している。通常ＬＳＩなどの半導体素子３を駆動するためには、複数の信号配線５ａ、電源配線５ｂやグランド配線５ｃを必要とする。そのため、これら電気配線５ａ〜５ｃを同一の集積基板４上で展開しているため、普通信号配線５ａを挟んで電源配線５ｂやグランド配線５ｃが分割された電気配線レイアウトとなっている。
【０００３】
尚、本明細書の各図においては、筐体の側面に切り欠きがあるように表されているが、これは電極の取り出しを理解しやすくするために図上便宜的に表したものであり、実際にはこのような切り欠きはなく、蓋をすれば筐体は密封されている。
【０００４】
さらに近年においては、図２に示すように同一集積基板上に複数個の半導体素子３を実装することで、多チャンネル化を図りかつ小型化高機能化を目指したハイブリッド集積モジュールの開発が活発に進められている。しかしこの図が示すように、複数個の半導体素子３を、同一の集積基板上４に実装すると、より集積基板上のグランド配線５ｃが細かく分割された電気配線レイアウトとなってくる。このようにグランドが細分割されて電源が供給される電源配線５ｂでは、グランド電位が揺らぎやすくなるため電気的な特性劣化を引き起こす原因となる。特に、ギガｂｉｔ／ｓ級の高速動作を達成するためには、この影響を受けやすい。
【０００５】
そこで、実装した半導体素子３を安定に動作させるために、電源またはグランドを共通化して電位の安定化を図る必要がある。そのために通常は、図１または図２に示すように、電気配線を有する基板上において分割された電極間を複数のボンディングワイヤ６により相互接続したり、あるいは集積基板自体を多層化することによりグランドの共通化を図っている。さらに、集積基板４と外部との入出力端子２を有する筐体１との電気的接続もボンディングワイヤ６により接続している。
【０００６】
さらに図３は、近年開発が進められている光モジュールの一例を挙げたものである。本ハイブリッド光モジュールでは、集積基板４として機能する石英系光導波路（Ｐｌａｎａｒ ｌｉｇｈｔｗａｖｅ ｃｉｒｃｕｉｔ：ＰＬＣ）７と電気配線５ａ、５ｃを有するＰＬＣプラットフォーム４ａ上に、半導体素子３として半導体レーザ３ａを複数個フリップチップ実装した多チャンネル光送信モジュールの形態を示している。ＰＬＣ部分には、光合波器（ＡＷＧ；ａｒｒａｙｅｄ ｗａｖｅｇｕｉｄｅ ｇｒａｔｉｎｇ）を形成しており、合波された光信号は光ファイバ１２により取り出される（例えば、非特許文献１参照）。
【０００７】
本モジュールでは、同一ＰＬＣプラットフォーム４ａ上に複数個実装した半導体レーザ３ａを駆動するための電気信号配線によって、ＰＬＣプラットフォーム上のグランド電極５ｃは分割されたレイアウトになっている。分割されたグランド配線５ｃは、前述したように電位の揺らぎを誘起しやすく、このことは搭載した半導体レーザ３ａの動作特性を劣化させる要因となる。
【０００８】
そこで本光モジュールでは、分割されたグランド電極５ｃ相互を信号配線５ａを跨いでボンディングワイヤ６により接続することで、分割されたグランド５ｃを電気的に共通化して、モジュール動作の安定化を図っている。最後に、これら複数個の半導体レーザ３ａを実装したＰＬＣプラットフォーム４ａは、外部との入出力端子２を有する筐体１ａに入れられ、筐体蓋１ｂを被せて封止される。この時、ＰＬＣプラットフォーム４ａ側のグランド電極５ｃと信号配線５ａは、それぞれに対応する筐体１ａ側のグランド電極８ｃと信号配線８ａとの間でボンディングワイヤ６によって、電気的に接続される。
【０００９】
【非特許文献１】
大山貴晴、山田貴、赤堀裕二、笠原亮一、亀井新、石井元速、中村誠、大橋弘美、山越公洋、”ＰＬＣハイブリッド集積技術を用いた８ｃｈ×２．５Ｇｂｉｔ／ｓ多波長送信・受信ボード”、２００２年電子情報通信学会総合大会Ｃ−３−４３
【００１０】
【発明が解決しようとする課題】
上述したように、従来のハイブリッド集積モジュールでは、半導体素子を高速で安定に動作させるために、いかに電気回路的な安定性を確保すべきかといった課題があった。
【００１１】
そのためには、集積基板上に回路レイアウト上どうしても分割されて形成されてしまうグランド配線や電源配線については、いったん集積基板上で、共通にするグランド電極間あるいは電源配線間をワイヤボンディングにより結線しなければならないという、煩雑な工程を必要としていた。もしくは、集積基板を多層化して、これらグランド配線や電源配線を共通化するといった方法も取られているが、集積基板の多層化は、作製工程をより複雑にし強いては製造コストを上げる要因となっていた。
【００１２】
さらに、近年の要求されるモジュールの高速化に伴い、実装基板上の電気配線においてもギガｂｉｔ／ｓ級の高周波電気信号の伝送が要求されるようになってきている。そのための信号配線として、特性インピーダンスを整合させたコプレーナ線路やマイクロストリップ線路といった高周波伝送線路が通常用いられている。しかし、集積基板端まで引き出された高周波伝送線路と筐体上に形成された高周波伝送線路間の電気接続には、ワイヤボンディングによる接続を用いるため、インピーダンス不整合や、ボンディングワイヤによる不要な寄生インダクタンスを生じ、ギガｂｉｔ／ｓ級の高周波電気信号の伝送を困難にするといった問題が顕在化するようになってきた。
【００１３】
またギガｂｉｔ／ｓ級高速動作を安定に行なうためには、高周波信号が筐体の中で共振現象を起こさない大きさ以下で、パッケージングすることが重要である。しかし、ギガｂｉｔ／ｓ級の高速動作になると、その共振長は１ｃｍ以下のオーダーとなってくるため、できるだけ半導体素子そのものの大きさで遮蔽できることが望ましい。しかし、ギガｂｉｔ／ｓ級の高周波電気信号を取り出すために通常使用されている電気コネクタの大きさに制限があるため、筐体自身の大きさが共振長よりも大きくなるといった問題があった。
【００１４】
さらに、このようなギガｂｉｔ／ｓ級の高周波帯域を確保しながら、同一集積基板上で多チャンネル化を実現するためには、集積基板上に配置した複数の信号配線間で生じる電気クロストークを抑制しなければならないといった問題も顕在化してきた。
【００１５】
以上述べていたように、ハイブリッド集積モジュールのギガｂｉｔ／ｓ級の高速動作を実現するためには、いかに電気回路的に安定なグランドまたは電源を確保し、共振や電気クロストークを抑制するかということが解決しようとする課題である。
【００１６】
本発明は、このような課題に鑑みてなされたもので、その目的とするところは、ギガｂｉｔ／ｓ級の高速動作を簡易な構成で実現し、かつ製造工程を短縮し、製造コストを低減できるハイブリッド集積モジュールを提供することにある。
【００１７】
【課題を解決するための手段】
このような目的を達成するために、本発明のハイブリッド集積モジュールは、電気配線を有する集積基板と、該集積基板を保護する筐体とを備え、前記集積基板上の電気配線と対向する側の前記筐体の内側に凸部が形成されおり、該凸部は、前記集積基板上の電気配線と電気的に接続されていることを特徴とする。
【００１８】
ここで、前記凸部に、電気配線としてコプレーナ線路もしくはマイクロストリップ線路を用いたことを特徴とすることができる。
【００１９】
また、分割された電気配線を有する前記集積基板上と、前記筐体の内側で電気的に共通化している凸部とを、電気的に接続することで、前記集積基板上の分割された電気配線を電気的に共通化したことを特徴とすることができる。
【００２０】
また、前記集積基板上に形成した第１の電気配線と、前記集積基板を固定した側の筐体に形成した第２の電気配線とを、前記筐体の内側の凸部上に形成した第３の電気配線により電気的に接続したことを特徴とすることができる。
【００２１】
また、前記集積基板が電気信号配線を有し、該電気信号配線を前記筐体の内側の凸部により遮蔽したことを特徴とすることができる。
【００２２】
また、前記集積基板は平面光波回路であることを特徴とすることができる。
【００２３】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を詳細に説明する。なお、各図面において同様の機能を有する箇所には同一の符号を付し、説明の重複は省略する。
［第１の実施形態］
図４に、本発明の第１の実施形態を示す。筐体１は、中に収められた集積基板４と半導体素子３を保護するものであり、集積基板４を固定した筐体１ａと、その筐体蓋１ｂからなる。集積基板４上には半導体素子３が実装され、その表面には半導体素子３と接続された電気配線５ａ〜ｃが形成されている。電気配線５ａ〜ｃには、実装された半導体素子３を駆動するための多数の電源配線５ｂ、グランド配線５ｃや信号配線５ａがある。
【００２４】
本実施形態では、半導体素子３としてモニタ電極を有したＬＳＩ３を使用した場合を示している。モニタ電極の類は、半導体素子本来の動作に影響を及ぼさないよう使用するものであるから、集積基板４上に引き出されるモニタ用配線９を展開することで電位揺らぎの原因となるグランド配線等の分割は避けたい。そこで、モニタ用配線９を、筐体蓋１ｂの凸部１０に沿って形成し、筐体蓋１ｂ内壁に形成した電気配線１１により筐体外部に電極を取り出すことで、集積基板４上におけるグランド配線の細分割を回避することができる。凸部１０の高さは、集積基板４と接するように設計しているので、筐体蓋１ｂを筐体１ａに被せて密閉するだけで電気的接続の確保が可能である。さらに凸部１０と集積基板４との電気的接続をより確実なものとするために、例えば、半田や導電性接着剤等により、これらの間を接続してもよい。
【００２５】
このように、凸部１０を介して上部に電気配線１１を取り出すことで、従来集積基板４上の高周波動作に配慮した電気回路の設計レイアウトを簡易にすることが可能となる。さらに、配線の途中から、凸部に形成した電気配線を介して筐体外部に電気配線を取り出すことができるようになるため、電気配線設計の自由度を増すことができるようになった。
【００２６】
また、凸部１０に形成する配線は、必要となれば高周波用信号線路（たとえばコプレーナ線路やマイクロストリップ線路）であってもよいし、電源配線であってもよく、配線構成は本実施形態で取り上げた配線だけに制限されるものではない。
【００２７】
［第２の実施形態］
図５に、本発明の第２の実施形態を示す。筐体蓋１ｂに複数ある凸部１０は電気的に共通化されている。集積基板４上に配されたグランド配線５ｃは、電源配線５ｂや信号配線５ａの引き回しにより、グランドが分割されている。グランド電極５ｃの分割は、前述しているとおり、電源電圧やグランド電位の揺らぎの原因となり、実装されている半導体素子３の安定動作を妨げる原因となる。そこで、集積基板４上の分割されたグランド配線５ｃと、凸部１０がそれぞれ接続されることで、グランド配線の共通化を図ることが可能となり、実装された半導体素子の安定な動作を確保することができるようになる。
【００２８】
また、複数ある凸部１０において共通化され、集積基板４上で接続されるのは分割されたグランド電極に限るものではない。例えば、同電位の電源供給が集積基板４上で分割された電源配線５ｂで必要な場合、これら電源配線を共通化する場合にも同構造の応用が可能である。さらに、分割されたグランド電極と、分割された電源が集積基板４上に混在していても、複数ある凸部１０のなかで、それぞれグランド用と電源用とに共通化することは可能である。
【００２９】
本実施形態により、集積基板４上の分断された電気配線の共通化を、凸部１０を有する筐体蓋１ｂを筐体１ａに被せて密閉するだけで達成できるようになる。そのため、第１の実施形態の図４で示したように、従来集積基板４上で必要とされる、分断されたグランド５ｃ間のボンディングワイヤ６による複数の結線を無くすことができる。すなわち、ボンディング工程を省略することができるようになるため、製造コストを大幅に削減することができるようになる。さらに凸部１０と集積基板４との電気的接続をより確実なものとするために、例えば、半田や導電性接着剤等により、これらの間を接続してもよい。
【００３０】
さらに、図６に示すように、集積基板４上に実装される半導体素子３が複数個になり、そのため集積基板４上のグランド５ｃがいっそう細分割された場合でも、本実施形態によりグランド電極の共通化は可能である。よって、複数の半導体素子実装による小型化高機能化または多チャンネル化にも対応することが可能である。
【００３１】
［第３の実施形態］
図７に、本発明の第３の実施形態を示す。主要な構成は、第２の実施形態に同じであるが、筐体蓋１ｂ側で、集積基板４上の電気信号配線（ここでは、コプレーナ線路）５ａと接する凸部１０にはコプレーナ線路１１ａを形成している。この凸部１０により、集積基板４上に形成された信号配線（ここでは、コプレーナ線路）５ａと筐体１ａ側に形成された信号配線（ここでは、コプレーナ線路）８ａとの間を、インピーダンスを整合させた状態で電気的に接続が可能となる。すなわち、従来では集積基板４と筐体１ａ間の信号配線の接続には、例えば従来技術の図１に示すように、ボンディングワイヤ６により接続していたために、寄生インダクタンスを生じやすく、結果インピーダンス不整合を引き起こすため、ギガｂｉｔ／ｓ級高速動作を困難にしていた。しかし本実施形態で示すように、凸部表面にインピーダンス整合した高周波線路（ここでは、コプレーナ線路１１ａ）で結合することにより電気的な特性改善が望める。
【００３２】
同様に、凸部１０に形成するには、高周波用信号配線に限るものではない。同じ図７に示すように、集積基板４上の電源配線５ｂあるいはグランド配線５ｃと、それに対応する筐体１ａ側電気配線８ａ〜８ｃとそれぞれが接するように筐体蓋１ｂに凸部１０を形成することで、集積基板４と筐体１ａ間の電気的接続は、筐体蓋１ｂを筐体１ａに単に被せて密閉するだけで、凸部１０上の電気配線１１ａ〜１１ｃを介して電気的接続が達成できる。よって、従来必要であった集積基板と筐体間のボンディングワイヤ６による接続工程をなくすことができるようになる。すなわち、第２の実施形態の図５と比して、ボンディングワイヤ６をなくすことができるので、製造コストを大幅に削減することができるようになる。さらに凸部１０と集積基板４との電気的接続をより確実なものとするために、例えば、半田や導電性接着剤等により、これらの間を接続してもよい。
【００３３】
［第４の実施形態］
図８は、本発明の第４の実施形態を示す。主要な構成は、第３の実施形態に同じであるが、筐体凸部１０によって、半導体素子３と集積基板４上のそれぞれの電気信号配線５ａが遮蔽された構成を有している。筐体１ａおよび筐体蓋１ｂおよび集積基板４上の電気信号配線として、コプレーナ線路を採用した例を示している。このように、半導体素子３を、凸部１０によって遮蔽することにより、筐体１よりも狭い空間、すなわち共振長以下の遮蔽を容易に実現することが可能となり安定な動作が可能となる。
【００３４】
また、各チャンネルのコプレーナ配線の信号線５ａを集積基板のグランド５ｃと凸部１０で遮蔽することで、他のチャンネルからの電気クロストークを抑圧することが可能となる。さらに、集積基板端部に引き出されたコプレーナ線路５ａと筐体１ａ上のコプレーナ線路８ａとの間の電気接続については、第３の実施形態に示した接続形態を採用することにより、信号線路を筐体１ａまで遮蔽することが可能となり、一層チャンネル間電気クロストークを低減することが可能となる。この構成は、特に多チャンネル化したときに有効である。
【００３５】
さらに、通常発熱が激しい半導体素子ＬＳＩ３において、その周辺において凸部１０により接続を有していることから、筐体１ｂ側にも放熱することが可能になるという特徴も有することができるようになる。
【００３６】
本実施形態により、半導体素子３の筐体１への集積を、凸部１０を有する筐体蓋１ｂを筐体１ａに被せて密閉するだけで達成できるようになる。そのため、従来ギガｂｉｔ／ｓ級高速動作を困難にしていた共振の問題や多数の信号配線間もしくは多チャンネル化で問題となっていたチャンネル間の電気クロストークをより低減することが可能となると共に、放熱特性も改善することが可能となる。さらに、ボンディング工程を一切省略することができるようになるため、ギガｂｉｔ／ｓ級高速モジュールの製造コストを大幅に削減することができるようになる。さらに凸部１０と集積基板４との電気的接続をより確実なものとするために、例えば、半田や導電性接着剤等により、これらの間を接続してもよい。
【００３７】
［第５の実施形態］
図９は、本発明の第５の実施形態を示す光モジュールを構成する一例である。本実施形態では、集積基板に石英系平面光波回路（ＰＬＣ）７を用いており、光合波器（ＡＷＧ）を有するＰＬＣプラットフォーム４ａ上には、半導体レーザ３ａが複数個、個別に実装してある。ＡＷＧで合波された光信号は、光ファイバ１２により取り出される。半導体レーザ３ａからは、コプレーナ線路により信号配線５ａを取り出している。筐体蓋１ｂの凸部１０に形成した凹部によって、半導体レーザ３ａとそれぞれのコプレーナ線路５ａを遮蔽した構成をしている。このように第４の実施形態と同様に、半導体レーザ３ａごとに遮蔽することで共振を抑え、またＰＬＣ上のコプレーナ線路による信号配線５ａをＰＬＣプラットフォーム４ａのグランド５ｃと凸部１０で遮蔽することで、他のチャンネルからの電気クロストークを抑圧することが光モジュールでも可能となる。さらに、本光モジュールにおいても、ＰＬＣプラットフォーム４ａ端部に引き出されたコプレーナ線路５ａと筐体１ａ上のコプレーナ線路８ａとの間の電気接続については、第３の実施形態に示した接続形態のように、凸部１０にコプレーナ線路１１ａを形成することにより、ボンディングワイヤをなくすことが可能である。さらに、通常発熱が激しい半導体レーザ３ａにおいて、その周辺において凸部１０で接続部を有していることから、筐体１ｂ側にも放熱することが可能になるという特徴も有することができるようになる。本実施形態において、使用される集積基板４は、石英系ＰＬＣに限定されるものではなく、たとえばポリマー系ＰＬＣであってもよいし、光ファイバを実装したＶ溝付基板でもよい。また光半導体素子３ａについても半導体レーザに限定されるものではなく、たとえばフォトダイオードでもよいし半導体光増幅器でもよい。すなわち、実施の形態に限定されるものではない。
【００３８】
本実施形態により、光半導体素子３ａの筐体１への集積を、凸部を有する筐体蓋１ｂを筐体１ａに被せて密閉するだけで達成できるようになる。そのため、従来ギガｂｉｔ／ｓ級高速動作を困難にしていた共振の問題や、光素子の多チャンネル化で問題となっていたチャンネル間電気クロストークを極力低減でき、且つ、放熱特性も改善できる光モジュールを提供することが可能となった。さらに凸部１０と集積基板４との電気的接続をより確実なものとするために、例えば、半田や導電性接着剤等により、これらの間を接続してもよい。
【００３９】
さらに、完全にボンディング工程を省略することができるようになるため、多チャンネル半導体素子のギガｂｉｔ／ｓ級高速モジュールの製造コストを大幅に削減することができるようになる。
【００４０】
以上本発明の実施の形態に基づいて具体的に説明してきたが、本発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることはもちろんである。
【００４１】
【発明の効果】
以上説明したように、本発明によれば、ハイブリッド集積モジュールのギガｂｉｔ／ｓ級高速動作を安定にするためのパッケージを簡易な構成で、容易に提供することができる。特に筐体内側に電気的接続を取るための凸部を設けることで、パッケージ化するだけで自動的に電気回路的に安定な構造を実現することが可能となる。さらにボンディングワイヤをなくすことができるため、ハイブリッド集積モジュールの製造工程の大幅な短縮と製造コストの低減を図ることができる。
【図面の簡単な説明】
【図１】半導体素子を集積した従来のハイブリッド集積モジュールの例の図である。
【図２】複数の半導体素子を集積した従来のハイブリッド集積モジュールの例の図である。
【図３】光素子を集積した従来のハイブリッド集積光モジュールの図である。
【図４】第１の実施形態を示すハイブリッド集積モジュールの図である。
【図５】第２の実施形態を示すハイブリッド集積モジュールの図である。
【図６】第２の実施形態を示すハイブリッド集積モジュールの図である。
【図７】第３の実施形態を示すハイブリッド集積モジュールの図である。
【図８】第４の実施形態を示すハイブリッド集積モジュールの図である。
【図９】第５の実施形態を示すハイブリッド集積光モジュールの図である。
【符号の説明】
１ 筐体
１ａ 筐体
１ｂ 筐体蓋
２ 電気入出力端子
３ 半導体素子
３ａ 光半導体素子（半導体レーザ等）
４ 集積基板
４ａ ＰＬＣプラットフォーム
５ （集積基板４上の）電気配線
５ａ （集積基板４上の）信号配線
５ｂ （集積基板４上の）電源配線
５ｃ （集積基板４上の）グランド配線
６ ボンディングワイヤ
７ 平面光波回路（ＰＬＣ）
８ （筐体１ａ側の）電気配線
８ａ （筐体１ａ側の）信号配線
８ｂ （筐体１ａ側の）電源配線
８ｃ （筐体１ａ側の）グランド配線
９ （モニタ用）配線
１０ （筐体蓋１ｂの）凸部
１１ （筐体蓋１ｂの）電気配線
１１ａ （筐体蓋１ｂの）信号配線
１１ｂ （筐体蓋１ｂの）電源配線
１１ｃ （筐体蓋１ｂの）グランド配線
１２ 光ファイバ
Claims (6)
- 電気配線を有する集積基板と、
該集積基板を保護する筐体とを備え、
前記集積基板上の電気配線と対向する側の前記筐体の内側に凸部が形成されおり、該凸部は、前記集積基板上の電気配線と電気的に接続されている
ことを特徴とするハイブリッド集積モジュール。 - 請求項１に記載のハイブリッド集積モジュールにおいて、
前記凸部に、電気配線としてコプレーナ線路もしくはマイクロストリップ線路を用いた
ことを特徴とするハイブリッド集積モジュール。 - 請求項１又は２に記載のハイブリッド集積モジュールにおいて、
分割された電気配線を有する前記集積基板上と、前記筐体の内側で電気的に共通化している凸部とを、電気的に接続することで、前記集積基板上の分割された電気配線を電気的に共通化した
ことを特徴とするハイブリッド集積モジュール。 - 請求項１乃至３のいずれかに記載のハイブリッド集積モジュールにおいて、
前記集積基板上に形成した第１の電気配線と、前記集積基板を固定した側の筐体に形成した第２の電気配線とを、前記筐体の内側の凸部上に形成した第３の電気配線により電気的に接続した
ことを特徴とするハイブリッド集積モジュール。 - 請求項１乃至４のいずれかに記載のハイブリッド集積モジュールにおいて、
前記集積基板が電気信号配線を有し、該電気信号配線を前記筐体の内側の凸部により遮蔽した
ことを特徴とするハイブリッド集積モジュール。 - 請求項１乃至５のいずれかに記載のハイブリッド集積モジュールにおいて、
前記集積基板は平面光波回路である
ことを特徴とするハイブリッド集積モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002277988A JP2004119506A (ja) | 2002-09-24 | 2002-09-24 | ハイブリッド集積モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002277988A JP2004119506A (ja) | 2002-09-24 | 2002-09-24 | ハイブリッド集積モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004119506A true JP2004119506A (ja) | 2004-04-15 |
Family
ID=32273427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002277988A Pending JP2004119506A (ja) | 2002-09-24 | 2002-09-24 | ハイブリッド集積モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004119506A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10659169B2 (en) | 2018-08-10 | 2020-05-19 | Fujitsu Limited | Optical transmitter |
-
2002
- 2002-09-24 JP JP2002277988A patent/JP2004119506A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10659169B2 (en) | 2018-08-10 | 2020-05-19 | Fujitsu Limited | Optical transmitter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7362576B2 (en) | Radio frequency module | |
| US10361533B2 (en) | Optical module implementing laser diodes | |
| JP6988322B2 (ja) | 光受信モジュール用パッケージ | |
| US20130101251A1 (en) | Optical Module and Multilayer Substrate | |
| US10727953B2 (en) | Package for optical receiver module | |
| CN112993055B (zh) | 光模块 | |
| US9473245B2 (en) | Optical module including semiconductor optical modulator | |
| US20030197257A1 (en) | IC package, optical transmitter, and optical receiver | |
| JP3950694B2 (ja) | 光送信モジュール | |
| JP6183479B2 (ja) | 光変調器及びそれを用いた光送信装置 | |
| JP5029193B2 (ja) | 光送受信サブアセンブリ、及び光送受信モジュール | |
| JP2004063861A (ja) | 光通信器、光送信器、光送受信器および光伝送システム | |
| US7994637B2 (en) | High-frequency semiconductor device | |
| JP2004093606A (ja) | 光モジュール及び光伝送装置 | |
| JP4828103B2 (ja) | 光送受信モジュール | |
| JP2004119506A (ja) | ハイブリッド集積モジュール | |
| JP2001339077A (ja) | 半導体素子実装装置および光通信装置 | |
| JP7187790B2 (ja) | 光モジュールパッケージおよび光モジュールパッケージ実装方法 | |
| JP2009075465A (ja) | 光送受信モジュール | |
| US20230244045A1 (en) | OPTO-Electronic Integrated Module | |
| US11722221B2 (en) | Optical module | |
| US10585251B2 (en) | Optical modulator and optical transmission device using the same | |
| JP7495359B2 (ja) | 光モジュール | |
| US20240160051A1 (en) | Optical modulator | |
| WO2011129183A1 (ja) | 光伝送モジュールおよびこれを用いた光通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040623 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051227 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060502 |