JP2004112322A

JP2004112322A - Packet transmission method and apparatus, and computer program

Info

Publication number: JP2004112322A
Application number: JP2002271989A
Authority: JP
Inventors: Tadashi Mihara; 見原　忠司
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-09-18
Filing date: 2002-09-18
Publication date: 2004-04-08

Abstract

<P>PROBLEM TO BE SOLVED: To prevent reduction in a transmission throughput caused by the increase in the number of transmission / reception ports, increase in a packet transmission rate, and a complicated transmission protocol or the like. <P>SOLUTION: A packet analysis means 1 analyzes the header of a received packet and outputs packet information onto a receiver side bus 10a, and a packet information control means 6 controls transfer of the packet information on the receiver side bus, stores the packet information to a main storage means 7, and stores a copy of the stored information to a sub storage means 8 provided in common to a plurality of header generating means 4. After acquiring the right of use of a transmitter side bus 10b from an arbitration means 9, each header generating means receives the header information via the transmitter side bus from the sub storage means provided in common to each header generating means to build up a packet header of a transmission packet. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、パケット情報をバスを介して転送してパケット処理を行うパケット伝送方法及び装置並びにコンピュータプログラムに関する。
【０００２】
【従来の技術】
図３に特許公報（特許文献１）などに開示されている従来のパケット伝送装置を示す。図３に示すパケット伝送装置は、複数のパケット解析手段１０１と、パケット転送制御手段１０２と、パケット蓄積手段１０３と、複数のヘッダ生成手段１０４と、ソフトウェア処理手段１０５と、パケット情報制御手段１０６と主記憶手段１０７と、ソフトウェア通信路１２０を有する。共通バス１０８に対してパケット解析手段１０１と、パケット情報制御手段１０６と、ソフトウェア処理手段１０５とヘッダ生成手段１０４が接続され、これらが主記憶手段１０７の読み書きのための競合制御を行う。
【０００３】
【特許文献１】
特公平７−２８３０８号公報　第６４条の規定による補正後の請求項１
【０００４】
パケット解析手段１０１は受信パケットの情報を解析して分類し、受信パケットと解析結果をパケット転送制御手段１０２に転送するとともに、パケット情報を共通バス１０８を介してパケット情報制御手段１０６に転送する。パケット情報制御手段１０６はパケット解析手段１０１から共通バス１０８を介してパケット情報を受け取って、専用バス１０９（又は共通バス１０８）を介して主記憶手段１０７に対して読み書きを行う。
【０００５】
パケット転送制御手段１０２は、上記の解析結果に応じて転送先や送出順番を決定し、受信パケットをパケット蓄積手段１０３に蓄積する。ＣＰＵソフトウェアによる処理が必要なパケットは、ソフトウェア通信路１２０を介してソフトウェア処理手段１０５に送出し、またソフトウェア処理手段１０５は必要に応じてパケット情報の操作を行う。パケット蓄積手段１０３は受信パケットを送信するまで蓄積し、送出順番に達したパケットを読み出してヘッダ生成手段１０４に送出する。ヘッダ生成手段１０４は、パケット情報制御手段１０６から共通バス１０８を介してパケット情報を得て、送出先ネットワークに応じて新しいヘッダを生成してパケットの送信を行う。
【０００６】
上記構成において、受信したパケットはパケット解析手段１０１で解析されアドレスなどの情報を抽出する。制御パケットなどの一部は、ソフトウェア処理手段１０５で解析され、情報の抽出を行う。その後パケット情報制御手段１０６に対して共通バス１０８の使用要求を行って許可された後、パケット情報制御手段１０６へ情報を送出する。パケット情報制御手段１０６は主記憶手段１０７に情報を蓄積する。ソフトウェア処理手段１０５及びヘッダ生成手段１０４は、パケット情報を新たに生成するためにパケット情報制御手段１０６に対して共通バス１０８の使用要求を行い、許可された後、共通バス１０８を介してパケット情報制御手段１０６へ情報を要求する。パケット情報制御手段１０６は主記憶手段１０７から情報を読み出した後、共通バス１０８を介してヘッダ生成手段１０４に転送する。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の装置では、パケットの受信処理と送信処理においてパケット情報を転送する際に共通のバス１０８を使用するので、送受信ポートの増加、パケット伝送速度の増加、伝送プロトコルの複雑化などによって共通バスの使用率が上昇し、共通バスの使用権を得るまでの待ち時間が増大し、その結果、装置全体での伝送スループットの低下が発生するという問題点がある。
【０００８】
本発明は上記従来例の問題点に鑑み、送受信ポートの増加、パケット伝送速度の増加、伝送プロトコルの複雑化などによる伝送スループットの低下を防止することができるパケット伝送方法及び装置並びにコンピュータプログラムを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するためになされた請求項１に記載の発明のパケット伝送方法及び請求項１３に記載の発明のコンピュータプログラムは、
受信パケットのヘッダを解析してパケット情報を第１のバス上に出力する複数のパケット解析ステップと、
前記複数のパケット解析ステップにより解析された受信パケットに対して送信パケットヘッダを生成する複数の送信ヘッダ生成ステップと、
前記第１のバス上のパケット情報の転送を制御して前記パケット情報を主記憶手段に記憶するとともに、その記憶情報の複製を、前記複数の送信ヘッダ生成手段に共通に設けられた副記憶手段に記憶するパケット情報制御ステップと、
前記複数の送信ヘッダ生成ステップが第２のバスを介して前記共通の副記憶手段にアクセスする際の調停処理を行う調停ステップとを具備し、
前記複数のヘッダ生成ステップは、前記調停ステップから前記第２のバスの使用権を獲得した後、前記共通の副記憶手段から前記第２のバスを介してヘッダ情報を受け取り、送信パケットのヘッダを構築するよう構成されている。
【００１０】
また、請求項２に記載の発明のパケット伝送方法及び請求項１４に記載の発明のコンピュータプログラムは、
受信パケットのヘッダを解析してパケット情報を第１のバス上に出力する複数のパケット解析ステップと、
前記複数のパケット解析ステップにより解析された受信パケットに対して送信パケットヘッダを生成する複数の送信ヘッダ生成ステップと、
前記第１のバス上のパケット情報の転送を制御して前記パケット情報を主記憶手段に記憶するとともに、その記憶情報の複製を第２のバスを介して、前記複数の送信ヘッダ生成ステップのそれぞれに対応して設けられた複数の副記憶手段に記憶するパケット情報制御ステップとを具備し、
前記複数のヘッダ生成ステップの各々は、自己に対して設けられた当該副記憶手段のみからヘッダ情報を受け取り、送信パケットのヘッダを構築するよう構成されている。
【００１１】
また、請求項３に記載の発明のパケット伝送装置は、
受信パケットのヘッダを解析してパケット情報を第１のバス上に出力する複数のパケット解析手段と、
前記複数のパケット解析手段により解析された受信パケットに対して送信パケットヘッダを生成する複数の送信ヘッダ生成手段と、
前記第１のバス上のパケット情報の転送を制御して前記パケット情報を主記憶手段に記憶するとともに、その記憶情報の複製を、前記複数の送信ヘッダ生成手段に共通に設けられた副記憶手段に記憶するパケット情報制御手段と、
前記複数の送信ヘッダ生成ステップが第２のバスを介して前記共通の副記憶手段にアクセスする際の調停処理を行う調停手段とを具備し、
前記複数のヘッダ生成手段は、前記調停手段から前記第２のバスの使用権を獲得した後、前記副記憶手段から前記第２のバスを介してヘッダ情報を受け取り、送信パケットのヘッダを構築するよう構成されている。
【００１２】
また、請求項４に記載の発明のパケット伝送装置は、
受信パケットのヘッダを解析してパケット情報を第１のバス上に出力する複数のパケット解析手段と、
前記複数のパケット解析手段により解析された受信パケットに対して送信パケットヘッダを生成する複数の送信ヘッダ生成手段と、
前記第１のバス上のパケット情報の転送を制御して前記パケット情報を主記憶手段に記憶するとともに、その記憶情報の複製を第２のバスを介して、前記複数の送信ヘッダ生成手段のそれぞれに対応して設けられた複数の副記憶手段に記憶するパケット情報制御手段とを具備し、
前記複数のヘッダ生成手段の各々は、自己に対して設けられた当該副記憶手段のみからヘッダ情報を受け取り、送信パケットのヘッダを構築するよう構成されている。
【００１３】
請求項１から４、１３、１４に記載の発明によれば、パケットの受信処理と送信処理においてパケット情報を転送する際にそれぞれ第１、第２のバスを使用するので、送受信ポートの増加、パケット伝送速度の増加、伝送プロトコルの複雑化などによる伝送スループットの低下を防止することができる。
【００１４】
また、請求項５に記載の発明は、請求項４に記載のパケット伝送装置において、
前記パケット情報制御手段が、前記複数の副記憶手段の各々に対して、当該ヘッダ生成手段に属する出力ポートとその出力先に関係する情報のみを前記第２のバスを介して蓄積するよう構成されている。
請求項５に記載の構成によれば、パケット情報制御手段は特定の副記憶手段のみヘッダ情報を更新するため、第２のバスの使用率を下げることができる。
【００１５】
請求項６に記載の発明は、請求項４に記載のパケット伝送装置において、
前記パケット情報制御手段が、前記主記憶手段に蓄積されている情報を更新する際に、前記複数の副記憶手段の全てが蓄積する全ての情報を前記第２のバスを介して更新するよう構成されている。
請求項６に記載の構成によれば、パケット情報の変更が発生した場合、すべての副記憶手段を更新するため装置の構成を簡単にすることができる。
【００１６】
請求項７に記載の発明は、請求項４に記載のパケット伝送装置において、
前記パケット情報制御手段が、前記主記憶手段に蓄積されている情報を更新する際に、該当するパケット情報を蓄積する副記憶手段のみの全ての情報を前記第２のバスを介して更新するよう構成されている。
請求項７に記載の構成によれば、情報更新を要するパケットに関係する副記憶手段のみを更新するので、更新に要する第２のバスの占有時間を短くすることができる。
【００１７】
請求項８に記載の発明は、請求項４に記載のパケット伝送装置において、
前記パケット情報制御手段が、前記主記憶手段に蓄積されている情報を更新する際に、該当するパケット情報を蓄積する副記憶手段のみの該当情報のみを更新するよう構成されている。
請求項８に記載の構成によれば、情報更新を要するパケットに関係する蓄積情報のみを更新するので、第２のバスの占有時間を短くすることができる。
【００１８】
請求項９に記載の発明は、請求項３に記載のパケット伝送装置において、
前記パケット情報制御手段が、前記共通の副記憶手段に対して、前記複数のヘッダ生成手段のそれぞれが生成するパケットヘッダ情報の並び順に合わせて情報を保持するよう構成されている。
請求項９に記載の構成によれば、ヘッダ生成手段がパケットヘッダを生成する場合に副記憶手段から読み出した情報の加工を最小限にでき、生成処理に要する時間を短くすることができる。
【００１９】
請求項１０に記載の発明は、請求項４から８のいずれか１つに記載のパケット伝送装置において、
前記パケット情報制御手段が、前記複数の副記憶手段の各々に対して、当該ヘッダ生成手段が構築する送信パケットにおけるヘッダ情報の配置順序に沿う順序で情報を蓄積するよう構成されている。
請求項１０に記載の構成によれば、ヘッダ生成手段が送信パケットのヘッダを構築する場合、副記憶手段から受けた新ヘッダ情報の操作を少なくすることができ、送信パケットの構築に必要な時間を短くすることができる。
【００２０】
請求項１１に記載の発明は、請求項３から１０のいずれか１つに記載のパケット伝送装置において、
前記パケット情報制御手段が、前記主記憶手段に蓄積されているパケット情報の一部を削除する際に前記副記憶手段から該当情報を削除して削除領域を未使用領域とし、新たなパケット情報を前記主記憶手段に蓄積する際に前記削除前の未使用領域のほかに前記削除領域も未使用領域として使用するよう構成されている。
請求項１１に記載の構成によれば、情報削除の対象となるパケットに関連したすべての蓄積情報を削除することで主記憶手段及び副記憶手段の情報の一致が図られ、装置の構成を簡単にすることができる。
【００２１】
請求項１２に記載の発明は、請求項３から１０のいずれか１つに記載のパケット伝送装置において、
前記パケット情報制御手段が、前記主記憶手段に蓄積されているパケット情報の一部を削除する際に前記副記憶手段から該当情報を削除せず、新たなパケット情報を前記主記憶手段に蓄積する際に該当情報を前記副記憶手段の前記削除されなかった領域に上書きするよう構成されている。
請求項１２に記載の構成によれば、副記憶手段に対する情報更新の頻度を少なくすることができるため、第２のバスの使用率を下げることができる。
【００２２】
【発明の実施の形態】
＜実施の形態１＞
以下、図面を参照して本発明の実施の形態について説明する。図１は本発明に係るパケット装置の一実施の形態を示すブロック図である。実施の形態１では、受信側バス１０ａに対して複数のパケット解析手段１と、パケット情報制御手段６とソフトウェア処理手段５が接続され、送信側バス１０ｂに対して複数のヘッダ生成手段４と、副記憶手段８と調停手段９が接続されている。パケット情報制御手段６と主記憶手段７は専用バス１１（又は受信側バス１０ａ）を介して接続され、パケット情報制御手段６と副記憶手段８は専用バス１２（又は送信側バス１０ｂ）を介して接続され、パケット転送手段２とソフトウェア処理手段５はソフト通信路１３を介して接続されている。
【００２３】
図１に示す装置は、例えばＩＰパケットを重畳したイーサネット（Ｒ）パケットをスイッチングする。ここで、図１において、複数のパケット解析手段１の処理をまとめて第１ステージと称し、パケット転送制御手段２とパケット蓄積手段３の処理をまとめて第２ステージと称し、複数のヘッダ生成手段４の処理をまとめて第３ステージと称することにする。また、パケット情報制御手段６と主記憶手段７は一致検索機能を持つＣＡＭ（Ｃｏｎｔｅｎｔ　Ａｄｄｒｅｓｓａｂｌｅ　Ｍｅｍｏｒｙ）により構成されることもある。ＣＡＭは一般に、入力データと同じデータを記憶している場合にそのアドレス又は関連するデータを出力する。また、ソフトウェア処理手段５はマイクロプロセッサとその周辺デバイスで構成する。
【００２４】
受信パケットは第１ステージにて宛先ＭＡＣアドレス、送信元ＭＡＣアドレス、ＶＬＡＮタグ、宛先ＩＰアドレス、送信元ＩＰアドレスなどのイーサネット（Ｒ）ヘッダ及びＩＰヘッダ、さらにその上位層のヘッダを解析して、解析結果を受信側バス１０ａを介してＣＡＭに登録する。一方でパケットに個別情報を重畳して第２ステージへ送る。個別情報は転送先情報などであって、これ以降、装置内ヘッダと称することにする。ＣＡＭはパケット情報を専用バス１１（又は受信側バス１０ａ）を介して自身の記憶領域である主記憶手段７へ保存するとともに、専用バス１２（又は送信側バス１０ｂ）を介して副記憶手段８へ転送する。副記憶手段８はＲＡＭと論理回路で構成される。
【００２５】
調停手段９はバス調停機能と主記憶手段情報の検索機能を持つ論理回路で構成され、送信側バス１０ｂを介して副記憶手段８とその読み書きの競合を制御し、また、送信側バス１０ｂを介してヘッダ生成手段４から検索キーを受け取り、それを基にメモリテーブルを検索し、検索結果を送信側バス１０ｂを介してヘッダ生成手段４へ送り返す機能を持つ。
【００２６】
第２ステージでは、装置内ヘッダを基に出力先を選択して、パケットを第３ステージ内の該当するヘッダ生成手段４へ送る。ヘッダ生成手段４は装置内ヘッダの情報を基に、調停手段９内のメモリテーブルから送信側バス１０ｂを介して出力先情報を受け取り、新ヘッダを構築して、出力ポートからパケットを送信する。以上からわかるように本発明の実施の形態１によれば、第１ステージと第３ステージでＣＡＭ情報を送受するバスを分離する構成（受信側バス１０ａ、送信側バス１０ｂ）となる。
【００２７】
＜実施の形態２＞
次に実施の形態２を図２を参照して説明する。実施の形態２では、受信側バス１０ａに対する接続は実施の形態１と同じであるが、送信側バス１０ｂに対してパケット情報制御手段６と複数の副記憶手段８が接続され、複数の副記憶手段８のそれぞれは各専用線を介して各ヘッダ生成手段４に接続されている。すなわち、複数のヘッダ生成手段４とそれらにそれぞれ接続する複数の副記憶手段８をまとめて第３ステージを構成している。パケット情報制御手段６はパケット情報をバス１１（又は受信側バス１０ａ）を介して主記憶手段７に蓄積する一方、そのすべての複製を送信側バス１０ｂを介して全ての副記憶手段８に蓄積する。本実施の形態２では、ヘッダ生成手段４は直属の副記憶手段８を占有するため、ヘッダ生成処理に係るヘッダ情報の取得において送信側バス１０ｂの競合は発生しない構成となる。
【００２８】
＜実施の形態３＞
実施の形態３では、図２においてＣＡＭの主記憶手段７へ蓄積した情報を、該当パケットの出力ポートが属するヘッダ生成手段４に接続する副記憶手段８にのみ、情報の複製を蓄積する。実施の形態３では、実施の形態２と同様にヘッダ生成処理に係るヘッダ情報の取得において送信側バス１０ｂの競合が発生しない一方、副記憶手段８の更新が短時間に行われるので、副記憶手段８に書き込む情報の総量が減少し、パケット情報制御手段６と副記憶手段８との間の送信側バス１０ｂの使用率を下げることができる。
【００２９】
＜実施の形態４＞
実施の形態４では、図２において主記憶手段７及び副記憶手段８に蓄積している任意のパケットのＩＰアドレスなどの情報を更新する場合、主記憶手段７の該当情報を更新する一方で、全ての副記憶手段８に蓄積している該当情報及びこれに関連しないすべての情報を一括して全て更新する。実施の形態４では、実施の形態２と同様にヘッダ生成処理に係るヘッダ情報の取得において送信側バス１０ｂの競合が発生しない一方、全ての副記憶手段８上の情報の内容を容易に保つことができるので、装置の構成を簡単にすることができる。
【００３０】
＜実施の形態５＞
実施の形態５では、図２において主記憶手段７及び副記憶手段８に蓄積している任意のパケットのＩＰアドレスなどの情報を更新する場合、主記憶手段７の該当情報を更新する一方で、該当するパケット情報を保持する副記憶手段８のみ、該当情報及びこれに関連しないすべての情報を一括して全て更新する。実施の形態５では、実施の形態２と同様にヘッダ生成処理に係るヘッダ情報の取得において送信側バス１０ｂの競合が発生しない一方、特定の副記憶手段８のみを更新するので、更新に要する送信側バス１０ｂの占有時間を短くすることができる。
【００３１】
＜実施の形態６＞
実施の形態６では、図２において主記憶手段７及び副記憶手段８に蓄積している任意のパケットのＩＰアドレスなどの情報を更新する場合、主記憶手段７の該当情報を更新する一方で、該当するパケット情報を保持する副記憶手段８の、該当する情報のみを更新する。本実施の形態６では、実施の形態２と同様にヘッダ生成処理に係るヘッダ情報の取得において送信側バス１０ｂの競合が発生しない一方、特定の副記憶手段８の特定の情報領域のみを更新するので、更新に要する送信側バス１０ｂの占有時間をさらに短くすることができる。
【００３２】
＜実施の形態７＞
実施の形態７では、図１において共通の副記憶手段８に蓄積する情報を、ヘッダ生成手段４において生成する出力パケットのパケットヘッダフォーマットに合わせた並び順で蓄積する。本実施の形態７では、実施の形態１と同様にヘッダ生成処理に係るヘッダ情報の取得において受信側バス１０ａ、送信側バス１０ｂの競合が発生しない一方、パケットヘッダを構築する場合における副記憶手段８から読み出した情報の加工を最小限にすることができ、ヘッダ構築に要する処理時間の短縮とヘッダ生成手段４の構成を簡単にすることができる。
【００３３】
＜実施の形態８＞
実施の形態８では、図２において複数の副記憶手段８に蓄積する情報を、その接続するヘッダ生成手段４において生成する送信パケットのヘッダ情報の配列に沿った順序で保存する構成となる。本実施の形態８では、実施の形態２と同様にヘッダ生成処理に係るヘッダ情報の取得において送信側バス１０ｂの競合が発生しない一方、ヘッダ生成手段４にてヘッダ生成処理を簡素化することができ、ヘッダ構築に必要な処理時間の短縮とヘッダ生成手段４の構成を簡単にすることができる。
【００３４】
＜実施の形態９＞
実施の形態９では、図１において主記憶手段７に蓄積しているパケット情報を削除する場合、主記憶手段７から該当情報を削除する一方で、共通の副記憶手段８上の該当情報を削除して削除領域を未登録領域とし、以降の新たな情報の記憶領域として再利用する。本実施の形態９では、実施の形態１と同様にヘッダ生成処理に係るヘッダ情報の取得において受信側バス１０ａ、送信側バス１０ｂの競合が発生しない一方、削除パケット情報に関して主記憶手段７及び共通の副記憶手段８で統一的な扱いを行うことができ、装置の構成を簡単にすることができる。
【００３５】
＜実施の形態１０＞
実施の形態１０では、図１において主記憶手段７に蓄積しているパケット情報を削除する場合、主記憶手段７から該当情報を削除する一方で、共通の副記憶手段８上の該当情報は削除しない。その後パケットを受信してＣＡＭへ新たなパケット情報として登録する場合、ＣＡＭへ登録する一方、共通の副記憶手段８において、主記憶手段７から削除して副記憶手段８から削除していない情報領域に上書きして蓄積する。
【００３６】
本実施の形態１０では、実施の形態１と同様にヘッダ生成処理に係るヘッダ情報の取得において受信側バス１０ａ、送信側バス１０ｂの競合が発生しない一方、共通の副記憶手段８に対する情報更新の頻度を小さくすることができるため、更新に要する時間及び更新に使用する受信側バス１０ａ、送信側バス１０ｂの占有時間を短くすることができる。
【００３７】
＜実施の形態１１＞
実施の形態１１では、図２において主記憶手段７に蓄積しているパケット情報を削除する場合、主記憶手段７から該当情報を削除する一方で、各副記憶手段８上の該当情報を削除して削除領域を未登録領域とし、以降の新たな情報の記憶領域として再利用する。本実施の形態１１では、実施の形態２と同様にヘッダ生成処理に係るヘッダ情報の取得において送信側バス１０ｂの競合が発生しない一方、削除パケット情報に関して主記憶手段７及び各副記憶手段８で統一的な扱いを行うことができ、装置の構成を簡単にすることができる。
【００３８】
＜実施の形態１２＞
実施の形態１２では、図２において主記憶手段７に蓄積しているパケット情報を削除する場合、主記憶手段７から該当情報を削除する一方で、各副記憶手段上の該当情報は削除しない。その後パケットを受信してＣＡＭへ新たなパケット情報として登録する場合、ＣＡＭへ登録する一方、各副記憶手段８において主記憶手段７から削除して副記憶手段８から削除していない情報領域に上書きして蓄積する。本実施の形態１２では、実施の形態２と同様にヘッダ生成処理に係るヘッダ情報の取得において送信側バス１０ｂの競合が発生しない一方、副記憶手段８に対する情報更新の頻度を小さくすることができるため、更新に要する時間及び更新に使用する送信側バス１０ｂの占有時間を短くすることができる。
【００３９】
なお、実施の形態１〜１２では、イーサネット（Ｒ）フレームにＩＰパケットを重畳する例で説明したが、ＩＰに限らず、ＰＰＰｏＥ、ＰＰＰ、ＭＰＬＳなどの他の通信プロトコルの場合も同様の効果がある。
【００４０】
【発明の効果】
以上説明したように請求項１から４、１３、１４に記載の発明によれば、パケットの受信処理と送信処理においてパケット情報を転送する際にそれぞれ第１、第２のバスを使用するので、送受信ポートの増加、パケット伝送速度の増加、伝送プロトコルの複雑化などしても伝送スループットの低下を防止することができる。
請求項５に記載の構成によれば、パケット情報制御手段は特定の副記憶手段のみヘッダ情報を更新するため、第２のバスの使用率を下げることができる。
請求項６に記載の構成によれば、パケット情報の変更が発生した場合、すべての副記憶手段を更新するため装置の構成を簡単にすることができる。
請求項７、８に記載の構成によれば、情報更新を要するパケットに関係する副記憶手段のみを更新するので、更新に要する第２のバスの占有時間を短くすることができる。
請求項９に記載の構成によれば、ヘッダ生成手段がパケットヘッダを生成する場合に副記憶手段から読み出した情報の加工を最小限にでき、生成処理に要する時間を短くすることができる。
請求項１０に記載の構成によれば、ヘッダ生成手段が送信パケットのヘッダを構築する場合、副記憶手段から受けた新ヘッダ情報の操作を少なくすることができ、送信パケットの構築に必要な時間を短くすることができる。
請求項１１に記載の構成によれば、情報削除の対象となるパケットに関連したすべての蓄積情報を削除することで主記憶手段及び副記憶手段の情報の一致がはかられ、装置の構成を簡単にすることができる。
請求項１２に記載の構成によれば、副記憶手段に対する情報更新の頻度を少なくすることができるため、第２のバスの使用率を下げることができる。
【図面の簡単な説明】
【図１】本発明における第１の実施の形態のパケット伝送装置の基本構成を示すブロック図
【図２】本発明における第２の実施の形態のパケット伝送装置の基本構成を示すブロック図
【図３】従来の装置を示すブロック図
【符号の説明】
１　　パケット解析手段
２　　パケット転送制御手段
３　　パケット蓄積手段
４　　ヘッダ生成手段
５　　ソフトウェア処理手段
６　　パケット情報制御手段
７　　主記憶手段
８　　副記憶手段
９　　調停手段
１０ａ　受信側バス
１０ｂ　送信側バス[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a packet transmission method and apparatus for performing packet processing by transferring packet information via a bus, and a computer program.
[0002]
[Prior art]
FIG. 3 shows a conventional packet transmission device disclosed in a patent publication (Patent Document 1) and the like. The packet transmission device shown in FIG. 3 includes a plurality of packet analysis units 101, a packet transfer control unit 102, a packet storage unit 103, a plurality of header generation units 104, a software processing unit 105, a packet information control unit 106, It has a main storage unit 107 and a software communication path 120. The packet analysis unit 101, the packet information control unit 106, the software processing unit 105, and the header generation unit 104 are connected to the common bus 108, and these perform contention control for reading and writing of the main storage unit 107.
[0003]
[Patent Document 1]
Japanese Patent Publication No. Hei 7-28308 Claim 1 after amendment under Article 64
[0004]
The packet analyzer 101 analyzes and classifies the information of the received packet, transfers the received packet and the analysis result to the packet transfer controller 102, and transfers the packet information to the packet information controller 106 via the common bus 108. The packet information control means 106 receives the packet information from the packet analysis means 101 via the common bus 108 and reads / writes from / to the main storage means 107 via the dedicated bus 109 (or the common bus 108).
[0005]
The packet transfer control means 102 determines the transfer destination and the transmission order according to the above analysis result, and stores the received packet in the packet storage means 103. Packets that require processing by the CPU software are sent to the software processing means 105 via the software communication path 120, and the software processing means 105 operates packet information as needed. The packet accumulating means 103 accumulates the received packets until they are transmitted, reads out the packets whose transmission order has been reached, and sends them to the header generating means 104. The header generation unit 104 obtains packet information from the packet information control unit 106 via the common bus 108, generates a new header according to the destination network, and transmits the packet.
[0006]
In the above configuration, the received packet is analyzed by the packet analysis means 101 to extract information such as an address. A part of the control packet and the like is analyzed by the software processing unit 105 to extract information. After that, a request for use of the common bus 108 is made to the packet information control means 106 to be permitted, and then the information is transmitted to the packet information control means 106. The packet information control means 106 stores information in the main storage means 107. The software processing unit 105 and the header generation unit 104 make a request to use the common bus 108 to the packet information control unit 106 to newly generate packet information. It requests information from the control means 106. After reading the information from the main storage unit 107, the packet information control unit 106 transfers the information to the header generation unit 104 via the common bus 108.
[0007]
[Problems to be solved by the invention]
However, conventional devices use a common bus 108 when transferring packet information in packet reception processing and packet transmission processing. Therefore, common devices are used due to an increase in transmission / reception ports, an increase in packet transmission speed, and a complicated transmission protocol. There is a problem that the bus usage rate increases, the waiting time until obtaining the right to use the common bus increases, and as a result, the transmission throughput of the entire apparatus decreases.
[0008]
The present invention has been made in view of the above-described problems of the conventional example, and provides a packet transmission method and apparatus, and a computer program which can prevent a decrease in transmission throughput due to an increase in transmission / reception ports, an increase in packet transmission speed, and a complicated transmission protocol. The purpose is to do.
[0009]
[Means for Solving the Problems]
The packet transmission method according to the first aspect of the present invention and a computer program according to the thirteenth aspect of the present invention have been made to solve the above problems.
A plurality of packet analysis steps for analyzing a header of the received packet and outputting packet information on the first bus;
A plurality of transmission header generation steps for generating a transmission packet header for the reception packet analyzed by the plurality of packet analysis steps;
A transfer control unit controls transfer of packet information on the first bus and stores the packet information in a main storage unit, and copies a copy of the stored information to a secondary storage unit commonly provided to the plurality of transmission header generation units. Packet information control step to be stored in the
An arbitration step in which the plurality of transmission header generation steps perform arbitration processing when accessing the common secondary storage means via a second bus,
The plurality of header generation steps include, after obtaining the right to use the second bus from the arbitration step, receiving header information from the common sub-storage means via the second bus, and It is configured to build.
[0010]
Further, the packet transmission method according to the second aspect and the computer program according to the fourteenth aspect of the present invention
A plurality of packet analysis steps for analyzing a header of the received packet and outputting packet information on the first bus;
A plurality of transmission header generation steps for generating a transmission packet header for the reception packet analyzed by the plurality of packet analysis steps;
The transfer of the packet information on the first bus is controlled to store the packet information in the main storage unit, and a copy of the stored information is copied via the second bus to each of the plurality of transmission header generation steps. Packet information control step of storing in a plurality of sub-storage means provided corresponding to the
Each of the plurality of header generation steps is configured to receive header information only from the sub-storage means provided for itself and construct a header of a transmission packet.
[0011]
Further, the packet transmission device of the invention according to claim 3 is
A plurality of packet analyzing means for analyzing a header of a received packet and outputting packet information on a first bus;
A plurality of transmission header generation means for generating a transmission packet header for the reception packet analyzed by the plurality of packet analysis means,
A transfer control unit controls transfer of packet information on the first bus and stores the packet information in a main storage unit, and copies a copy of the stored information to a secondary storage unit commonly provided to the plurality of transmission header generation units. Packet information control means for storing the
Arbitration means for performing arbitration processing when the plurality of transmission header generation steps access the common secondary storage means via a second bus,
The plurality of header generation units, after acquiring the right to use the second bus from the arbitration unit, receive header information from the secondary storage unit via the second bus, and construct a header of a transmission packet. It is configured as follows.
[0012]
Further, the packet transmission device of the invention according to claim 4 is:
A plurality of packet analyzing means for analyzing a header of a received packet and outputting packet information on a first bus;
A plurality of transmission header generation means for generating a transmission packet header for the reception packet analyzed by the plurality of packet analysis means,
The transfer of the packet information on the first bus is controlled to store the packet information in the main storage unit, and a copy of the stored information is copied to each of the plurality of transmission header generation units via the second bus. Comprising packet information control means for storing in a plurality of sub-storage means provided corresponding to,
Each of the plurality of header generation units is configured to receive the header information only from the sub-storage unit provided for itself and construct a header of the transmission packet.
[0013]
According to the first to fourth, thirteenth, and fourteenth aspects of the present invention, the first and second buses are used when transferring packet information in packet reception processing and packet transmission processing. It is possible to prevent a decrease in transmission throughput due to an increase in packet transmission speed, a complicated transmission protocol, and the like.
[0014]
According to a fifth aspect of the present invention, in the packet transmission device according to the fourth aspect,
The packet information control means is configured to store, for each of the plurality of sub-storage means, only information relating to an output port belonging to the header generation means and its output destination via the second bus. ing.
According to the configuration described in claim 5, the packet information control unit updates the header information only in the specific sub-storage unit, so that the usage rate of the second bus can be reduced.
[0015]
The invention according to claim 6 is the packet transmission device according to claim 4,
The packet information control means, when updating the information stored in the main storage means, updates all information stored in all of the plurality of sub-storage means via the second bus. Have been.
According to the configuration described in claim 6, when the packet information is changed, the configuration of the device can be simplified because all the secondary storage units are updated.
[0016]
The invention according to claim 7 is the packet transmission device according to claim 4,
When updating the information stored in the main storage means, the packet information control means updates all information in only the secondary storage means for storing the corresponding packet information via the second bus. It is configured.
According to the configuration of the seventh aspect, since only the secondary storage unit related to the packet requiring the information update is updated, the occupation time of the second bus required for the update can be shortened.
[0017]
The invention according to claim 8 is the packet transmission device according to claim 4, wherein
When the packet information control means updates the information stored in the main storage means, the packet information control means updates only the corresponding information of only the sub storage means for storing the corresponding packet information.
According to the configuration of the eighth aspect, only the accumulated information related to the packet requiring the information update is updated, so that the occupation time of the second bus can be shortened.
[0018]
The invention according to claim 9 is the packet transmission device according to claim 3, wherein
The packet information control means is configured to hold information in the common sub-storage means according to the arrangement order of the packet header information generated by each of the plurality of header generation means.
According to the configuration of the ninth aspect, when the header generation unit generates the packet header, the processing of the information read from the secondary storage unit can be minimized, and the time required for the generation processing can be shortened.
[0019]
According to a tenth aspect of the present invention, in the packet transmission device according to any one of the fourth to eighth aspects,
The packet information control means is configured to accumulate information in each of the plurality of sub-storage means in the order along the arrangement order of the header information in the transmission packet constructed by the header generation means.
According to the configuration of claim 10, when the header generation unit constructs the header of the transmission packet, the operation of the new header information received from the secondary storage unit can be reduced, and the time required for constructing the transmission packet can be reduced. Can be shortened.
[0020]
According to an eleventh aspect of the present invention, in the packet transmission apparatus according to any one of the third to tenth aspects,
When the packet information control unit deletes part of the packet information stored in the main storage unit, the packet information control unit deletes the corresponding information from the sub-storage unit, sets the deleted area as an unused area, and stores new packet information. When the data is stored in the main storage unit, the deleted area is used as an unused area in addition to the unused area before the deletion.
According to the configuration of the eleventh aspect, the information in the main storage unit and the information in the sub storage unit are matched by deleting all the stored information related to the packet to be deleted, thereby simplifying the configuration of the device. Can be
[0021]
According to a twelfth aspect of the present invention, in the packet transmission device according to any one of the third to tenth aspects,
When the packet information control unit deletes a part of the packet information stored in the main storage unit, the packet information control unit stores new packet information in the main storage unit without deleting the corresponding information from the sub storage unit. In such a case, the corresponding information is overwritten on the undeleted area of the secondary storage means.
According to the configuration of the twelfth aspect, it is possible to reduce the frequency of updating information to the sub-storage means, so that the usage rate of the second bus can be reduced.
[0022]
BEST MODE FOR CARRYING OUT THE INVENTION
<Embodiment 1>
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing one embodiment of a packet device according to the present invention. In the first embodiment, a plurality of packet analysis means 1, a plurality of packet information control means 6 and a software processing means 5 are connected to the reception side bus 10a, and a plurality of header generation means 4 are connected to the transmission side bus 10b. The sub storage means 8 and the arbitration means 9 are connected. The packet information control means 6 and the main storage means 7 are connected via a dedicated bus 11 (or a receiving bus 10a), and the packet information control means 6 and the sub storage means 8 are connected via a dedicated bus 12 (or a transmitting bus 10b). The packet transfer means 2 and the software processing means 5 are connected via a software communication path 13.
[0023]
The device shown in FIG. 1 switches, for example, Ethernet (R) packets on which IP packets are superimposed. Here, in FIG. 1, the processes of the plurality of packet analysis units 1 are collectively referred to as a first stage, and the processes of the packet transfer control unit 2 and the packet storage unit 3 are collectively referred to as a second stage. The processing of No. 4 is collectively referred to as a third stage. Also, the packet information control means 6 and the main storage means 7 may be constituted by a CAM (Content Addressable Memory) having a matching search function. A CAM generally outputs its address or related data when it stores the same data as the input data. The software processing means 5 is composed of a microprocessor and its peripheral devices.
[0024]
The received packet analyzes the Ethernet (R) header and the IP header such as the destination MAC address, the source MAC address, the VLAN tag, the destination IP address, the source IP address and the like in the first stage, and further the upper layer header, The analysis result is registered in the CAM via the receiving bus 10a. On the other hand, the individual information is superimposed on the packet and sent to the second stage. The individual information is transfer destination information and the like, and is hereinafter referred to as an in-apparatus header. The CAM stores the packet information in the main storage unit 7 which is its own storage area via the dedicated bus 11 (or the receiving bus 10a), and stores the packet information via the dedicated bus 12 (or the transmitting bus 10b). Transfer to The sub storage means 8 is composed of a RAM and a logic circuit.
[0025]
The arbitration unit 9 is composed of a logic circuit having a bus arbitration function and a main storage unit information retrieval function. The arbitration unit 9 controls competition between the secondary storage unit 8 and its read / write via the transmission side bus 10b. It has a function of receiving a search key from the header generation means 4 via the interface, searching the memory table based on the search key, and sending the search result back to the header generation means 4 via the transmission side bus 10b.
[0026]
In the second stage, an output destination is selected based on the in-device header, and the packet is sent to the corresponding header generating means 4 in the third stage. The header generation means 4 receives output destination information from the memory table in the arbitration means 9 via the transmission side bus 10b based on the information of the in-device header, constructs a new header, and transmits the packet from the output port. As can be seen from the above, according to the first embodiment of the present invention, the configuration is such that the buses for transmitting and receiving CAM information in the first stage and the third stage are separated (the receiving bus 10a and the transmitting bus 10b).
[0027]
<Embodiment 2>
Next, a second embodiment will be described with reference to FIG. In the second embodiment, the connection to the reception-side bus 10a is the same as that in the first embodiment, but the packet information control unit 6 and the plurality of sub-storage units 8 are connected to the transmission-side bus 10b. Each of the means 8 is connected to each header generating means 4 via each dedicated line. That is, a plurality of header generating means 4 and a plurality of sub-storage means 8 respectively connected thereto constitute a third stage. The packet information control means 6 stores the packet information in the main storage means 7 via the bus 11 (or the reception side bus 10a), and stores all the copies in all the sub storage means 8 via the transmission side bus 10b. I do. In the second embodiment, since the header generation unit 4 occupies the direct sub-storage unit 8, the configuration of the transmission side bus 10b does not occur in the acquisition of the header information related to the header generation processing.
[0028]
<Embodiment 3>
In the third embodiment, a copy of the information stored in the main storage unit 7 of the CAM in FIG. 2 is stored only in the sub storage unit 8 connected to the header generation unit 4 to which the output port of the packet belongs. In the third embodiment, the contention of the transmission-side bus 10b does not occur in the acquisition of the header information related to the header generation processing as in the second embodiment, but the update of the secondary storage unit 8 is performed in a short time. The total amount of information to be written in the means 8 is reduced, and the usage rate of the transmission side bus 10b between the packet information control means 6 and the secondary storage means 8 can be reduced.
[0029]
<Embodiment 4>
In the fourth embodiment, when updating information such as the IP address of an arbitrary packet stored in the main storage unit 7 and the sub storage unit 8 in FIG. 2, while updating the corresponding information in the main storage unit 7, The corresponding information stored in all the sub-storage means 8 and all the information not related thereto are collectively updated. In the fourth embodiment, the contention of the information on all the sub-storage means 8 is easily maintained while the contention of the transmission-side bus 10b does not occur in the acquisition of the header information related to the header generation processing as in the second embodiment. Therefore, the configuration of the device can be simplified.
[0030]
<Embodiment 5>
In the fifth embodiment, when updating information such as the IP address of an arbitrary packet stored in the main storage unit 7 and the sub storage unit 8 in FIG. 2, while updating the corresponding information in the main storage unit 7, Only the sub-storage unit 8 that holds the corresponding packet information collectively updates the relevant information and all the information not related thereto. In the fifth embodiment, as in the second embodiment, the contention of the transmission side bus 10b does not occur in the acquisition of the header information related to the header generation processing, and only the specific sub-storage unit 8 is updated. The occupation time of the side bus 10b can be shortened.
[0031]
<Embodiment 6>
In the sixth embodiment, when information such as the IP address of an arbitrary packet stored in the main storage unit 7 and the sub storage unit 8 in FIG. 2 is updated, the corresponding information in the main storage unit 7 is updated. Only the pertinent information in the sub-storage unit 8 that holds the pertinent packet information is updated. In the sixth embodiment, as in the second embodiment, the contention of the transmission-side bus 10b does not occur in the acquisition of the header information related to the header generation processing, and only the specific information area of the specific sub-storage unit 8 is updated. Therefore, the occupation time of the transmission-side bus 10b required for updating can be further reduced.
[0032]
<Embodiment 7>
In the seventh embodiment, the information to be stored in the common sub-storage unit 8 in FIG. 1 is stored in an arrangement order according to the packet header format of the output packet generated by the header generation unit 4. In the seventh embodiment, the contention of the receiving bus 10a and the transmitting bus 10b does not occur in the acquisition of the header information related to the header generation processing as in the first embodiment, while the secondary storage means in the case of constructing the packet header. The processing of the information read out from the header 8 can be minimized, the processing time required for header construction can be shortened, and the configuration of the header generation means 4 can be simplified.
[0033]
<Embodiment 8>
In the eighth embodiment, the information stored in the plurality of sub-storage units 8 in FIG. 2 is stored in the order along the header information array of the transmission packet generated by the connected header generation unit 4. In the eighth embodiment, the contention of the transmission-side bus 10b does not occur in the acquisition of the header information related to the header generation processing as in the second embodiment, while the header generation unit 4 simplifies the header generation processing. Thus, the processing time required for header construction can be reduced, and the configuration of the header generation means 4 can be simplified.
[0034]
<Embodiment 9>
In the ninth embodiment, when the packet information stored in the main storage unit 7 in FIG. 1 is deleted, the corresponding information is deleted from the main storage unit 7 while the corresponding information on the common sub-storage unit 8 is deleted. Then, the deleted area is set as an unregistered area, and is reused as a storage area for new information thereafter. In the ninth embodiment, the contention of the receiving bus 10a and the transmitting bus 10b does not occur in the acquisition of the header information related to the header generation processing as in the first embodiment, while the main storage unit 7 and the common Unified handling can be performed by the sub-storage means 8, and the configuration of the apparatus can be simplified.
[0035]
<Embodiment 10>
In the tenth embodiment, when the packet information stored in the main storage unit 7 in FIG. 1 is deleted, the corresponding information is deleted from the main storage unit 7 while the corresponding information on the common sub-storage unit 8 is deleted. do not do. Thereafter, when a packet is received and registered in the CAM as new packet information, the information is registered in the CAM while being deleted from the main storage unit 7 and not deleted from the sub storage unit 8 in the common sub storage unit 8. Overwrite and accumulate.
[0036]
In the tenth embodiment, contention of the receiving bus 10a and the transmitting bus 10b does not occur in the acquisition of the header information related to the header generation processing as in the first embodiment, while the information update for the common sub-storage unit 8 is not performed. Since the frequency can be reduced, the time required for updating and the occupation time of the receiving bus 10a and the transmitting bus 10b used for updating can be shortened.
[0037]
<Embodiment 11>
In the eleventh embodiment, when the packet information stored in the main storage unit 7 in FIG. 2 is deleted, the corresponding information in each sub-storage unit 8 is deleted while the corresponding information is deleted from the main storage unit 7. To make the deleted area an unregistered area and reuse it as a storage area for new information thereafter. In the eleventh embodiment, the contention of the transmission-side bus 10b does not occur in the acquisition of the header information related to the header generation processing as in the second embodiment, while the main storage unit 7 and the sub-storage units 8 perform the deletion packet information. Uniform handling can be performed, and the configuration of the device can be simplified.
[0038]
<Embodiment 12>
In the twelfth embodiment, when the packet information stored in the main storage unit 7 in FIG. 2 is deleted, the corresponding information is deleted from the main storage unit 7 while the corresponding information in each sub-storage unit is not deleted. Thereafter, when a packet is received and registered in the CAM as new packet information, the packet is registered in the CAM while being deleted from the main storage unit 7 in each sub-storage unit 8 and overwritten on an information area not deleted from the sub-storage unit 8. And accumulate. In the twelfth embodiment, as in the second embodiment, the contention of the transmission-side bus 10b does not occur in the acquisition of the header information related to the header generation processing, and the frequency of updating the information to the secondary storage unit 8 can be reduced. Therefore, the time required for updating and the occupation time of the transmitting bus 10b used for updating can be shortened.
[0039]
In the first to twelfth embodiments, an example has been described in which an IP packet is superimposed on an Ethernet (R) frame. However, the same effect can be obtained not only for IP but also for other communication protocols such as PPPoE, PPP, and MPLS. is there.
[0040]
【The invention's effect】
As described above, according to the first to fourth, thirteenth, and fourteenth aspects, the first and second buses are used when transferring packet information in packet reception processing and transmission processing, respectively. Even if the number of transmission / reception ports is increased, the packet transmission speed is increased, and the transmission protocol is complicated, a decrease in transmission throughput can be prevented.
According to the configuration described in claim 5, the packet information control unit updates the header information only in the specific sub-storage unit, so that the usage rate of the second bus can be reduced.
According to the configuration described in claim 6, when the packet information is changed, the configuration of the device can be simplified because all the secondary storage units are updated.
According to the configuration of the seventh and eighth aspects, only the secondary storage means related to the packet requiring the information update is updated, so that the occupation time of the second bus required for the update can be shortened.
According to the configuration of the ninth aspect, when the header generation unit generates the packet header, the processing of the information read from the secondary storage unit can be minimized, and the time required for the generation processing can be shortened.
According to the configuration of claim 10, when the header generation unit constructs the header of the transmission packet, the operation of the new header information received from the secondary storage unit can be reduced, and the time required for constructing the transmission packet can be reduced. Can be shortened.
According to the configuration of the eleventh aspect, by deleting all the stored information related to the packet to be deleted, the information in the main storage unit and the sub storage unit can be matched, and the configuration of the device can be reduced. Can be easy.
According to the configuration of the twelfth aspect, it is possible to reduce the frequency of updating information to the sub-storage means, so that the usage rate of the second bus can be reduced.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a basic configuration of a packet transmission device according to a first embodiment of the present invention. FIG. 2 is a block diagram illustrating a basic configuration of a packet transmission device according to a second embodiment of the present invention. 3 is a block diagram showing a conventional apparatus.
DESCRIPTION OF SYMBOLS 1 Packet analysis means 2 Packet transfer control means 3 Packet accumulation means 4 Header generation means 5 Software processing means 6 Packet information control means 7 Main storage means 8 Sub storage means 9 Arbitration means 10a Reception bus 10b Transmission bus

Claims

A plurality of packet analysis steps for analyzing a header of the received packet and outputting packet information on the first bus;
A plurality of transmission header generation steps for generating a transmission packet header for the reception packet analyzed by the plurality of packet analysis steps;
A transfer control unit controls transfer of packet information on the first bus and stores the packet information in a main storage unit, and copies a copy of the stored information to a secondary storage unit commonly provided to the plurality of transmission header generation units. Packet information control step to be stored in the
An arbitration step in which the plurality of transmission header generation steps perform arbitration processing when accessing the common secondary storage means via a second bus,
The plurality of header generating steps include, after acquiring the right to use the second bus from the arbitration step, receiving header information from the common sub-storage means via the second bus, and A packet transmission method configured to build.

A plurality of packet analysis steps for analyzing a header of the received packet and outputting packet information on the first bus;
A plurality of transmission header generation steps for generating a transmission packet header for the reception packet analyzed by the plurality of packet analysis steps;
The transfer of the packet information on the first bus is controlled to store the packet information in the main storage unit, and a copy of the stored information is copied via the second bus to each of the plurality of transmission header generation steps. Packet information control step of storing in a plurality of sub-storage means provided corresponding to the
A packet transmission method, wherein each of the plurality of header generation steps is configured to receive header information only from the sub-storage means provided for itself and construct a header of a transmission packet.

A plurality of packet analyzing means for analyzing a header of a received packet and outputting packet information on a first bus;
A plurality of transmission header generation means for generating a transmission packet header for the reception packet analyzed by the plurality of packet analysis means,
A transfer control unit controls transfer of packet information on the first bus and stores the packet information in a main storage unit, and copies a copy of the stored information to a secondary storage unit commonly provided to the plurality of transmission header generation units. Packet information control means for storing the
Arbitration means for performing arbitration processing when the plurality of transmission header generation steps access the common secondary storage means via a second bus,
The plurality of header generation units, after acquiring the right to use the second bus from the arbitration unit, receive header information from the common sub storage unit via the second bus, and A packet transmission device configured to be built.

A plurality of packet analyzing means for analyzing a header of a received packet and outputting packet information on a first bus;
A plurality of transmission header generation means for generating a transmission packet header for the reception packet analyzed by the plurality of packet analysis means,
The transfer of the packet information on the first bus is controlled to store the packet information in the main storage unit, and a copy of the stored information is copied to each of the plurality of transmission header generation units via the second bus. Comprising packet information control means for storing in a plurality of sub-storage means provided corresponding to,
A packet transmission device, wherein each of the plurality of header generation units is configured to receive header information only from the sub-storage unit provided for itself and construct a header of a transmission packet.

The packet information control unit is configured to store, for each of the plurality of sub-storage units, only information relating to an output port belonging to the header generation unit and its output destination via the second bus. The packet transmission device according to claim 4, wherein

The packet information control means, when updating the information stored in the main storage means, updates all information stored in all of the plurality of sub-storage means via the second bus. The packet transmission device according to claim 4, wherein

When updating the information stored in the main storage means, the packet information control means updates all information in only the secondary storage means for storing the corresponding packet information via the second bus. The packet transmission device according to claim 4, which is configured.

5. The apparatus according to claim 4, wherein the packet information control means is configured to update only the corresponding information of only the secondary storage means for storing the corresponding packet information when updating the information stored in the main storage means. A packet transmission device according to claim 1.

4. The packet information control unit according to claim 3, wherein the packet information control unit is configured to hold information in the common sub-storage unit in accordance with an arrangement order of packet header information generated by each of the plurality of header generation units. Packet transmission equipment.

The packet information control means is configured to store information in each of the plurality of sub-storage means in an order in accordance with an arrangement order of header information in a transmission packet constructed by the header generation means. 9. The packet transmission device according to any one of items 1 to 8.

The packet information control means, when deleting a part of the packet information stored in the main storage means, deletes the corresponding information from the sub-storage means to make the deleted area an unused area, and stores new packet information. The packet transmission device according to any one of claims 3 to 10, wherein when storing the packet in the main storage unit, the deleted area is used as an unused area in addition to the unused area before the deletion. .

The packet information control means, when deleting part of the packet information stored in the main storage means, does not delete the corresponding information from the sub-storage means, but stores new packet information in the main storage means. The packet transmission device according to any one of claims 3 to 10, wherein said packet transmission device is configured to overwrite said information in said non-deleted area of said secondary storage means.

A plurality of packet analysis steps for analyzing a header of the received packet and outputting packet information on the first bus;
A plurality of transmission header generation steps for generating a transmission packet header for the reception packet analyzed by the plurality of packet analysis steps;
A transfer control unit controls transfer of packet information on the first bus and stores the packet information in a main storage unit, and copies a copy of the stored information to a secondary storage unit commonly provided to the plurality of transmission header generation units. Packet information control step to be stored in the
An arbitration step in which the plurality of transmission header generation steps perform arbitration processing when accessing the common secondary storage means via a second bus,
The plurality of header generating steps include, after acquiring the right to use the second bus from the arbitration step, receiving header information from the common sub-storage means via the second bus, and A computer program that is configured to build.

A plurality of packet analysis steps for analyzing a header of the received packet and outputting packet information on the first bus;
A plurality of transmission header generation steps for generating a transmission packet header for the reception packet analyzed by the plurality of packet analysis steps;
The transfer of the packet information on the first bus is controlled to store the packet information in the main storage unit, and a copy of the stored information is copied via the second bus to each of the plurality of transmission header generation steps. Packet information control step of storing in a plurality of sub-storage means provided corresponding to,
A computer program, wherein each of the plurality of header generation steps is configured to receive header information only from the sub-storage means provided for itself and construct a header of a transmission packet.