JP2004112092A - データ処理装置及び方法 - Google Patents
データ処理装置及び方法 Download PDFInfo
- Publication number
- JP2004112092A JP2004112092A JP2002268935A JP2002268935A JP2004112092A JP 2004112092 A JP2004112092 A JP 2004112092A JP 2002268935 A JP2002268935 A JP 2002268935A JP 2002268935 A JP2002268935 A JP 2002268935A JP 2004112092 A JP2004112092 A JP 2004112092A
- Authority
- JP
- Japan
- Prior art keywords
- data
- temporary storage
- processing
- error correction
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
【課題】インタリーブ処理に要する一時記憶手段の記憶容量を大幅に削減することができ、かつ、必要な回路規模及びデータの処理量を削減することができるデータ処理装置及び方法を提供すること。
【解決手段】本発明のデータ処理装置は、データを誤り訂正符号化する誤り訂正符号化装置１０１と、誤り訂正符号化装置１０１からのデータの単位長分を一時的に格納し格納したデータを出力した後にデータをクリアする一時記憶装置１０２と、一時記憶装置１０２から出力されるデータを格納するデータ記憶装置１０３と、制御装置１０４と、を具備する。制御装置１０４は、一時記憶装置１０２にデータ格納する時にデータのインタリーブ処理とフレーム分割処理とフレーム長等化処理とを実施する。
【選択図】 図１
【解決手段】本発明のデータ処理装置は、データを誤り訂正符号化する誤り訂正符号化装置１０１と、誤り訂正符号化装置１０１からのデータの単位長分を一時的に格納し格納したデータを出力した後にデータをクリアする一時記憶装置１０２と、一時記憶装置１０２から出力されるデータを格納するデータ記憶装置１０３と、制御装置１０４と、を具備する。制御装置１０４は、一時記憶装置１０２にデータ格納する時にデータのインタリーブ処理とフレーム分割処理とフレーム長等化処理とを実施する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、データのインタリーブ処理、フレーム分割処理及びフレーム長等化処理等のを実施するデータ処理装置及び方法に関する。
【０００２】
【従来の技術】
従来、無線通信システムのデータ処理装置においては、雑音対策のため、誤り訂正符号化インタリーブを行うのが一般的であり、特に３ＧＰＰでは誤り訂正符号化処理、インタリーブ処理、フレーム分割処理及びフレーム長等化処理が順次に実施されている（例えば、特許文献１参照）。
【０００３】
図４は、従来のデータ処理装置の構成を示すブロック図である。図５は、従来のデータ処理装置の動作を説明するための図である。
【０００４】
図４に示すように、従来のデータ処理装置４００は、誤り訂正符号化装置４０１、一時記憶装置４０２、フレーム分割及びフレーム長等化装置４０３、データ記憶装置４０４及び制御装置４０５を具備している。
【０００５】
誤り訂正符号化装置４０１は、入力されるデータに対し誤り訂正符号化処理を行ってデータを一時記憶装置４０２に与える。一時記憶装置４０２は、誤り訂正符号化装置４０１からのデータを一時的に記憶するものである。制御装置４０５は、誤り訂正符号化装置４０１からのデータを一時記憶装置４０２に格納する時にデータのインタリーブ処理を行う。
【０００６】
フレーム分割及びフレーム長等化装置４０３は、インタリーブ処理を行ったデータに対してフレームを分割するフレーム分割処理及びフレームの長さを均等にするフレーム長等化処理を実施する。データ記憶装置４０４は、フレーム分割及びフレーム長等化装置４０３からのデータを記憶する。制御装置４０５は、一時記憶装置４０２、フレーム分割及びフレーム長等化装置４０３及びデータ記憶装置４０４の動作も制御する。
【０００７】
次に、従来のデータ処理装置の動作の具体的例について、図５を参照して説明する。
【０００８】
図５に示すように、誤り訂正符号化装置４０１によって誤り訂正符号化されたデータが４フレーム分であり、誤り訂正符号化後のデータ数が３９個であり、データ処理を８ビット単位で行う場合の誤り訂正符号化装置４０１からの出力が０、１、２、３、…、３８とする。この例の場合に、データが４フレームであるから、データにインタリーブ処理を行うために、横方向の４ビットの記憶素子を有し縦方向の１０ビットの記憶素子を有する一時記憶装置４０２に制御装置４０５により図の▲１▼、▲２▼、▲３▼、▲４▼・・・の順に書き込む。この時、一時記憶装置４０２に格納されるデータの４０個目にはこの一連の処理と関係のない値“Ｘ”が格納される。
【０００９】
次に、制御装置４０５は、一時記憶装置４０２からデータを読み出す時に、３ＧＰＰ特有のインタリーブ方式によりブロックインタリーブ処理を行った後に、列の入れ替えを行う処理を行うためフレーム毎に図５のように縦方向から▲１▼’、▲２▼’、▲３▼’、▲４▼’の順番に読み出す。フレーム分割及びフレーム長等化装置４０３は、一時記憶装置１０２から読み出されたデータのフレーム分割処理及びフレーム長等化処理を行う。この時に、制御装置４０５は、フレーム分割及びフレーム長等化装置４０３から出力されるデータ３８の以降にフレーム長等化処理により０を加える。また、この時に、制御装置４０５は、一時記憶装置４０２に格納されたこの一連の処理と関係のない値“Ｘ”をも０とする。次に、制御装置４０５は、フレーム分割及びフレーム長等化装置４０３からのデータをデータ記憶装置４０４に８ビットずつフレーム毎に格納する。
【００１０】
【特許文献１】
特開２０００−３５３９６５号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、従来のデータ処理装置においては、インタリーブ処理、フレーム分割処理及びフレーム長等化処理を行うには、インタリーブ処理のための複数フレーム分のデータを記憶するための一時記憶装置４０２の記憶容量を確保する必要があるから、必要とされる一時記憶装置４０２の記憶容量（回路規模）が大きくなり、また、インタリーブ処理と、フレーム分割処理及びフレーム長等化処理とを個別に実施しているから、回路規模が大きくなると共にデータの処理量が多くなるという問題がある。
【００１２】
本発明は、かかる点に鑑みてなされたものであり、インタリーブ処理に要する一時記憶手段の記憶容量を大幅に削減することができ、かつ、インタリーブ処理、フレーム分割処理及びフレーム長等化処理に必要な回路規模及びデータの処理量を削減することができるデータ処理装置及び方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明のデータ処理装置は、入力されるデータを誤り訂正符号化する誤り訂正符号化手段と、前記誤り訂正符号化された前記データの単位長分を一時的に格納し格納した前記データを出力した後に前記データをクリアする一時記憶手段と、前記一時記憶手段から出力される前記データを格納するデータ記憶手段と、前記一時記憶手段及び前記データ記憶手段に前記データを格納するための制御を行う制御手段と、を具備し、前記制御手段が、前記一時記憶手段に前記データを格納する時に前記データのインタリーブ処理とフレーム分割処理とフレーム長等化処理とを実施する構成を採る。
【００１４】
この構成によれば、誤り訂正符号化処理を行ったデータのインタリーブ処理、フレーム分割処理及びフレーム長等化処理を実施しながら一時記憶手段にデータを格納するため、インタリーブのための一時記憶手段の記憶容量を大幅に削減することができ、かつ、インタリーブ処理、フレーム分割処理及びフレーム長等化処理に必要な回路規模及びデータの処理量を削減することができる。
【００１５】
本発明のデータ処理装置は、前記構成において、前記一時記憶手段が、前記データの単位長分を一時的に格納する複数の一時記憶部を具備し、前記制御手段が、前記データを所定順序で前記複数の一時記憶部に格納することにより前記データのインタリーブ処理とフレーム分割処理とフレーム長等化処理とを実施する構成を採る。
【００１６】
この構成によれば、前記効果に加えて、簡単な構成によりデータのインタリーブ処理とフレーム分割処理とフレーム長等化処理とを実施することができる。
【００１７】
本発明の通信端末装置は、前記データ処理装置を有する構成を採る。
【００１８】
この構成によれば、前記効果を有する通信端末装置を得ることができる。
【００１９】
本発明のデータ処理方法は、入力されるデータを誤り訂正符号化する誤り訂正符号化手段と、前記誤り訂正符号化された前記データの単位長分を一時的に格納し格納した前記データを出力した後に前記データをクリアする一時記憶手段と、前記一時記憶手段から出力される前記データを格納するデータ記憶手段と、前記一時記憶手段及び前記データ記憶手段に前記データを格納するための制御を行う制御手段と、を具備するデータ処理装置におけるデータ処理方法であって、前記制御手段が前記一時記憶手段に前記データを格納する時に前記データのインタリーブ処理とフレーム分割処理とフレーム長等化処理とを実施するステップを具備するようにした。
【００２０】
この方法によれば、誤り訂正符号化処理を行ったデータのインタリーブ処理、フレーム分割処理及びフレーム長等化処理を実施しながら一時記憶手段にデータを格納するため、インタリーブのための一時記憶手段の記憶容量を大幅に削減することができ、かつ、インタリーブ処理、フレーム分割処理及びフレーム長等化処理に必要な回路規模及びデータの処理量を削減することができる。
【００２１】
【発明の実施の形態】
本発明の骨子は、一時記憶手段にデータを格納する時に前記データのインタリーブ処理とフレーム分割処理とフレーム長等化処理とを実施することである。
【００２２】
以下、本発明の一実施の形態について、図面を参照して詳細に説明する。
【００２３】
（実施の形態）
図１は、本発明の一実施の形態に係るデータ処理装置の構成を示すブロック図である。
【００２４】
図１に示すように、データ処理装置１００は、誤り訂正符号化装置１０１、一時記憶装置１０２、データ記憶装置１０３及び制御装置１０４を具備している。一時記憶装置１０２は、複数の一時記憶部１０２−１〜１０２−Ｎを具備している。
【００２５】
一時記憶装置１０２の入力端子は、誤り訂正符号化装置１０１に出力端子に接続されている。データ記憶装置１０３の入力端子は、一時記憶装置１０２の出力端子に接続されている。制御装置１０４の出力端子は、一時記憶装置１０２及びデータ記憶装置１０３の制御端子に接続されている。
【００２６】
誤り訂正符号化装置１０１は、入力されるデータを誤り訂正符号化して一時記憶装置１０２に与える。一時記憶装置１０２は、誤り訂正符号化装置１０１からの誤り訂正符号化されたデータの単位長分を一時的に格納し格納したデータを出力した後に前記データをクリアする。一時記憶装置１０２の一時記憶部１０２−１〜１０２−Ｎの各々は、誤り訂正符号化装置１０１からの誤り訂正符号化されたデータの単位長分を記憶するための一列状の複数の記憶素子からなる。制御装置１０４は、一時記憶装置１０２にデータを格納する時にデータのインタリーブ処理とフレーム分割処理とフレーム長等化処理とを実施する。データ記憶装置１０３は、一時記憶装置１０２から出力されるデータを格納する。制御１０４は、データ記憶装置１０３にデータを格納するための制御を行う。
【００２７】
次に、本発明の一実施の形態に係るデータ処理装置１００の動作の具体的例について、図２及び図３を参照して詳細に説明する。この例では、誤り訂正符号化装置１０１に入力されるデータが４フレームであり、誤り訂正符号化後のデータ数が３９個であり、データの処理単位が８ビットの場合について説明する。
【００２８】
図２に示すように、誤り訂正符号化装置１０１は、入力されるデータの誤り訂正符号化を行う。制御装置１０４は、誤り訂正符号化装置１０１で誤り訂正符号化された３９個のデータ０〜３８を３ＧＰＰ特有のインタリーブ方式によりブロックインタリーブ処理を行った後に、図２の▲１▼、▲２▼、▲３▼、▲４▼の順に一時記憶部１０２−１、一時記憶部１０２−２、一時記憶部１０２−３及び一時記憶部１０２−４に格納することにより、インタリーブ処理、フレーム分割処理及びフレーム長等化処理を実施する。
【００２９】
一時記憶部１０２−１、一時記憶部１０２−２、一時記憶部１０２−３及び一時記憶部１０２−４に０〜３１までのデータでそれぞれ８個のデータが格納されると、制御装置１０４は図２の▲１▼’、▲２▼’、▲３▼’、▲４▼’の順にデータ記憶装置１０３にデータを転送して格納する。
【００３０】
図３は、一時記憶部１０２−１、一時記憶部１０２−２、一時記憶部１０２−３及び一時記憶部１０２−４に格納された０〜３１までの３２個のデータをデータ記憶装置１０３に格納する処理（図２参照）の後の処理を示している。
【００３１】
一時記憶部１０２−１、一時記憶部１０２−２、一時記憶部１０２−３及び一時記憶部１０２−４は、データを転送した後に常にすべての記憶素子のデータを０にクリアする。その後に、制御装置１０４は、誤り訂正符号化装置１０１で誤り訂正符号化された残り７個のデータ３２〜３８に対し３ＧＰＰ特有のインタリーブ方式によりブロックインタリーブ処理を行った後にデータを▲１▼、▲２▼、▲３▼、▲４▼の順に一時記憶部１０２−１、一時記憶部１０２−２、一時記憶部１０２−３及び一時記憶部１０２−４に格納する。
【００３２】
この時に、制御装置１０４は、予め一時記憶部１０２−１、一時記憶部１０２−２、一時記憶部１０２−３及び一時記憶部１０２−４のデータを０にクリアする処理を行っているので、データの格納されていない２５個のデータが０となっており、データ長の調整を行うフレーム長等化処理を行ったことになる。
【００３３】
このように、本発明の一実施の形態によれば、誤り訂正符号化処理を行ったデータを所定順序で一時記憶部１０２−１〜１０２−４に格納することにより、結果的にインタリーブ処理、フレーム分割処理及びフレーム長等化処理を実施して一時記憶装置１０２にデータを格納することができるため、インタリーブのための一時記憶装置１０２の記憶容量（回路規模）を大幅に削減することができ、かつ、インタリーブ処理、フレーム分割処理及びフレーム長等化処理に必要な回路規模及びデータの処理量を削減することができる。
【００３４】
なお、本発明の一実施の形態は、４フレーム以外の複数のフレームのデータに適用することができる。また、本発明の一実施の形態においては、データを転送した後の一時記憶部１０２−１〜１０２−Ｎの記憶素子をクリアした状態は１でもよい。
【００３５】
なお、本発明は、無線通信システムにおける通信端末装置又は基地局等に適用することができる。また、本発明は、有線伝送に用いられる各種のデータ処理装置に適用することができる。
【００３６】
【発明の効果】
以上説明したように、本発明によれば、誤り訂正符号化処理を行ったデータをインタリーブ処理、フレーム分割処理及びフレーム長等化処理を実施しながら一時記憶手段にデータを格納するため、インタリーブ処理のための一時記憶手段の記憶容量を大幅に削減することができ、かつ、インタリーブ処理、フレーム分割処理及びフレーム長等化処理に必要な回路規模及びデータの処理量を削減することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るデータ処理装置の構成を示すブロック図
【図２】本発明の一実施の形態に係るデータ処理装置の動作の１例を説明するための図
【図３】本発明の一実施の形態に係るデータ処理装置の動作の他の例を説明するための図
【図４】従来のデータ処理装置の構成を示すブロック図
【図５】従来のデータ処理装置の動作を説明するための図
【符号の説明】
１００ データ処理装置
１０１ 誤り訂正符号化装置
１０２ 一時記憶装置
１０３ データ記憶装置
１０４ 制御装置
１０２−１〜１０２−Ｎ 一時記憶部
【発明の属する技術分野】
本発明は、データのインタリーブ処理、フレーム分割処理及びフレーム長等化処理等のを実施するデータ処理装置及び方法に関する。
【０００２】
【従来の技術】
従来、無線通信システムのデータ処理装置においては、雑音対策のため、誤り訂正符号化インタリーブを行うのが一般的であり、特に３ＧＰＰでは誤り訂正符号化処理、インタリーブ処理、フレーム分割処理及びフレーム長等化処理が順次に実施されている（例えば、特許文献１参照）。
【０００３】
図４は、従来のデータ処理装置の構成を示すブロック図である。図５は、従来のデータ処理装置の動作を説明するための図である。
【０００４】
図４に示すように、従来のデータ処理装置４００は、誤り訂正符号化装置４０１、一時記憶装置４０２、フレーム分割及びフレーム長等化装置４０３、データ記憶装置４０４及び制御装置４０５を具備している。
【０００５】
誤り訂正符号化装置４０１は、入力されるデータに対し誤り訂正符号化処理を行ってデータを一時記憶装置４０２に与える。一時記憶装置４０２は、誤り訂正符号化装置４０１からのデータを一時的に記憶するものである。制御装置４０５は、誤り訂正符号化装置４０１からのデータを一時記憶装置４０２に格納する時にデータのインタリーブ処理を行う。
【０００６】
フレーム分割及びフレーム長等化装置４０３は、インタリーブ処理を行ったデータに対してフレームを分割するフレーム分割処理及びフレームの長さを均等にするフレーム長等化処理を実施する。データ記憶装置４０４は、フレーム分割及びフレーム長等化装置４０３からのデータを記憶する。制御装置４０５は、一時記憶装置４０２、フレーム分割及びフレーム長等化装置４０３及びデータ記憶装置４０４の動作も制御する。
【０００７】
次に、従来のデータ処理装置の動作の具体的例について、図５を参照して説明する。
【０００８】
図５に示すように、誤り訂正符号化装置４０１によって誤り訂正符号化されたデータが４フレーム分であり、誤り訂正符号化後のデータ数が３９個であり、データ処理を８ビット単位で行う場合の誤り訂正符号化装置４０１からの出力が０、１、２、３、…、３８とする。この例の場合に、データが４フレームであるから、データにインタリーブ処理を行うために、横方向の４ビットの記憶素子を有し縦方向の１０ビットの記憶素子を有する一時記憶装置４０２に制御装置４０５により図の▲１▼、▲２▼、▲３▼、▲４▼・・・の順に書き込む。この時、一時記憶装置４０２に格納されるデータの４０個目にはこの一連の処理と関係のない値“Ｘ”が格納される。
【０００９】
次に、制御装置４０５は、一時記憶装置４０２からデータを読み出す時に、３ＧＰＰ特有のインタリーブ方式によりブロックインタリーブ処理を行った後に、列の入れ替えを行う処理を行うためフレーム毎に図５のように縦方向から▲１▼’、▲２▼’、▲３▼’、▲４▼’の順番に読み出す。フレーム分割及びフレーム長等化装置４０３は、一時記憶装置１０２から読み出されたデータのフレーム分割処理及びフレーム長等化処理を行う。この時に、制御装置４０５は、フレーム分割及びフレーム長等化装置４０３から出力されるデータ３８の以降にフレーム長等化処理により０を加える。また、この時に、制御装置４０５は、一時記憶装置４０２に格納されたこの一連の処理と関係のない値“Ｘ”をも０とする。次に、制御装置４０５は、フレーム分割及びフレーム長等化装置４０３からのデータをデータ記憶装置４０４に８ビットずつフレーム毎に格納する。
【００１０】
【特許文献１】
特開２０００−３５３９６５号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、従来のデータ処理装置においては、インタリーブ処理、フレーム分割処理及びフレーム長等化処理を行うには、インタリーブ処理のための複数フレーム分のデータを記憶するための一時記憶装置４０２の記憶容量を確保する必要があるから、必要とされる一時記憶装置４０２の記憶容量（回路規模）が大きくなり、また、インタリーブ処理と、フレーム分割処理及びフレーム長等化処理とを個別に実施しているから、回路規模が大きくなると共にデータの処理量が多くなるという問題がある。
【００１２】
本発明は、かかる点に鑑みてなされたものであり、インタリーブ処理に要する一時記憶手段の記憶容量を大幅に削減することができ、かつ、インタリーブ処理、フレーム分割処理及びフレーム長等化処理に必要な回路規模及びデータの処理量を削減することができるデータ処理装置及び方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明のデータ処理装置は、入力されるデータを誤り訂正符号化する誤り訂正符号化手段と、前記誤り訂正符号化された前記データの単位長分を一時的に格納し格納した前記データを出力した後に前記データをクリアする一時記憶手段と、前記一時記憶手段から出力される前記データを格納するデータ記憶手段と、前記一時記憶手段及び前記データ記憶手段に前記データを格納するための制御を行う制御手段と、を具備し、前記制御手段が、前記一時記憶手段に前記データを格納する時に前記データのインタリーブ処理とフレーム分割処理とフレーム長等化処理とを実施する構成を採る。
【００１４】
この構成によれば、誤り訂正符号化処理を行ったデータのインタリーブ処理、フレーム分割処理及びフレーム長等化処理を実施しながら一時記憶手段にデータを格納するため、インタリーブのための一時記憶手段の記憶容量を大幅に削減することができ、かつ、インタリーブ処理、フレーム分割処理及びフレーム長等化処理に必要な回路規模及びデータの処理量を削減することができる。
【００１５】
本発明のデータ処理装置は、前記構成において、前記一時記憶手段が、前記データの単位長分を一時的に格納する複数の一時記憶部を具備し、前記制御手段が、前記データを所定順序で前記複数の一時記憶部に格納することにより前記データのインタリーブ処理とフレーム分割処理とフレーム長等化処理とを実施する構成を採る。
【００１６】
この構成によれば、前記効果に加えて、簡単な構成によりデータのインタリーブ処理とフレーム分割処理とフレーム長等化処理とを実施することができる。
【００１７】
本発明の通信端末装置は、前記データ処理装置を有する構成を採る。
【００１８】
この構成によれば、前記効果を有する通信端末装置を得ることができる。
【００１９】
本発明のデータ処理方法は、入力されるデータを誤り訂正符号化する誤り訂正符号化手段と、前記誤り訂正符号化された前記データの単位長分を一時的に格納し格納した前記データを出力した後に前記データをクリアする一時記憶手段と、前記一時記憶手段から出力される前記データを格納するデータ記憶手段と、前記一時記憶手段及び前記データ記憶手段に前記データを格納するための制御を行う制御手段と、を具備するデータ処理装置におけるデータ処理方法であって、前記制御手段が前記一時記憶手段に前記データを格納する時に前記データのインタリーブ処理とフレーム分割処理とフレーム長等化処理とを実施するステップを具備するようにした。
【００２０】
この方法によれば、誤り訂正符号化処理を行ったデータのインタリーブ処理、フレーム分割処理及びフレーム長等化処理を実施しながら一時記憶手段にデータを格納するため、インタリーブのための一時記憶手段の記憶容量を大幅に削減することができ、かつ、インタリーブ処理、フレーム分割処理及びフレーム長等化処理に必要な回路規模及びデータの処理量を削減することができる。
【００２１】
【発明の実施の形態】
本発明の骨子は、一時記憶手段にデータを格納する時に前記データのインタリーブ処理とフレーム分割処理とフレーム長等化処理とを実施することである。
【００２２】
以下、本発明の一実施の形態について、図面を参照して詳細に説明する。
【００２３】
（実施の形態）
図１は、本発明の一実施の形態に係るデータ処理装置の構成を示すブロック図である。
【００２４】
図１に示すように、データ処理装置１００は、誤り訂正符号化装置１０１、一時記憶装置１０２、データ記憶装置１０３及び制御装置１０４を具備している。一時記憶装置１０２は、複数の一時記憶部１０２−１〜１０２−Ｎを具備している。
【００２５】
一時記憶装置１０２の入力端子は、誤り訂正符号化装置１０１に出力端子に接続されている。データ記憶装置１０３の入力端子は、一時記憶装置１０２の出力端子に接続されている。制御装置１０４の出力端子は、一時記憶装置１０２及びデータ記憶装置１０３の制御端子に接続されている。
【００２６】
誤り訂正符号化装置１０１は、入力されるデータを誤り訂正符号化して一時記憶装置１０２に与える。一時記憶装置１０２は、誤り訂正符号化装置１０１からの誤り訂正符号化されたデータの単位長分を一時的に格納し格納したデータを出力した後に前記データをクリアする。一時記憶装置１０２の一時記憶部１０２−１〜１０２−Ｎの各々は、誤り訂正符号化装置１０１からの誤り訂正符号化されたデータの単位長分を記憶するための一列状の複数の記憶素子からなる。制御装置１０４は、一時記憶装置１０２にデータを格納する時にデータのインタリーブ処理とフレーム分割処理とフレーム長等化処理とを実施する。データ記憶装置１０３は、一時記憶装置１０２から出力されるデータを格納する。制御１０４は、データ記憶装置１０３にデータを格納するための制御を行う。
【００２７】
次に、本発明の一実施の形態に係るデータ処理装置１００の動作の具体的例について、図２及び図３を参照して詳細に説明する。この例では、誤り訂正符号化装置１０１に入力されるデータが４フレームであり、誤り訂正符号化後のデータ数が３９個であり、データの処理単位が８ビットの場合について説明する。
【００２８】
図２に示すように、誤り訂正符号化装置１０１は、入力されるデータの誤り訂正符号化を行う。制御装置１０４は、誤り訂正符号化装置１０１で誤り訂正符号化された３９個のデータ０〜３８を３ＧＰＰ特有のインタリーブ方式によりブロックインタリーブ処理を行った後に、図２の▲１▼、▲２▼、▲３▼、▲４▼の順に一時記憶部１０２−１、一時記憶部１０２−２、一時記憶部１０２−３及び一時記憶部１０２−４に格納することにより、インタリーブ処理、フレーム分割処理及びフレーム長等化処理を実施する。
【００２９】
一時記憶部１０２−１、一時記憶部１０２−２、一時記憶部１０２−３及び一時記憶部１０２−４に０〜３１までのデータでそれぞれ８個のデータが格納されると、制御装置１０４は図２の▲１▼’、▲２▼’、▲３▼’、▲４▼’の順にデータ記憶装置１０３にデータを転送して格納する。
【００３０】
図３は、一時記憶部１０２−１、一時記憶部１０２−２、一時記憶部１０２−３及び一時記憶部１０２−４に格納された０〜３１までの３２個のデータをデータ記憶装置１０３に格納する処理（図２参照）の後の処理を示している。
【００３１】
一時記憶部１０２−１、一時記憶部１０２−２、一時記憶部１０２−３及び一時記憶部１０２−４は、データを転送した後に常にすべての記憶素子のデータを０にクリアする。その後に、制御装置１０４は、誤り訂正符号化装置１０１で誤り訂正符号化された残り７個のデータ３２〜３８に対し３ＧＰＰ特有のインタリーブ方式によりブロックインタリーブ処理を行った後にデータを▲１▼、▲２▼、▲３▼、▲４▼の順に一時記憶部１０２−１、一時記憶部１０２−２、一時記憶部１０２−３及び一時記憶部１０２−４に格納する。
【００３２】
この時に、制御装置１０４は、予め一時記憶部１０２−１、一時記憶部１０２−２、一時記憶部１０２−３及び一時記憶部１０２−４のデータを０にクリアする処理を行っているので、データの格納されていない２５個のデータが０となっており、データ長の調整を行うフレーム長等化処理を行ったことになる。
【００３３】
このように、本発明の一実施の形態によれば、誤り訂正符号化処理を行ったデータを所定順序で一時記憶部１０２−１〜１０２−４に格納することにより、結果的にインタリーブ処理、フレーム分割処理及びフレーム長等化処理を実施して一時記憶装置１０２にデータを格納することができるため、インタリーブのための一時記憶装置１０２の記憶容量（回路規模）を大幅に削減することができ、かつ、インタリーブ処理、フレーム分割処理及びフレーム長等化処理に必要な回路規模及びデータの処理量を削減することができる。
【００３４】
なお、本発明の一実施の形態は、４フレーム以外の複数のフレームのデータに適用することができる。また、本発明の一実施の形態においては、データを転送した後の一時記憶部１０２−１〜１０２−Ｎの記憶素子をクリアした状態は１でもよい。
【００３５】
なお、本発明は、無線通信システムにおける通信端末装置又は基地局等に適用することができる。また、本発明は、有線伝送に用いられる各種のデータ処理装置に適用することができる。
【００３６】
【発明の効果】
以上説明したように、本発明によれば、誤り訂正符号化処理を行ったデータをインタリーブ処理、フレーム分割処理及びフレーム長等化処理を実施しながら一時記憶手段にデータを格納するため、インタリーブ処理のための一時記憶手段の記憶容量を大幅に削減することができ、かつ、インタリーブ処理、フレーム分割処理及びフレーム長等化処理に必要な回路規模及びデータの処理量を削減することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るデータ処理装置の構成を示すブロック図
【図２】本発明の一実施の形態に係るデータ処理装置の動作の１例を説明するための図
【図３】本発明の一実施の形態に係るデータ処理装置の動作の他の例を説明するための図
【図４】従来のデータ処理装置の構成を示すブロック図
【図５】従来のデータ処理装置の動作を説明するための図
【符号の説明】
１００ データ処理装置
１０１ 誤り訂正符号化装置
１０２ 一時記憶装置
１０３ データ記憶装置
１０４ 制御装置
１０２−１〜１０２−Ｎ 一時記憶部
Claims (4)
- 入力されるデータを誤り訂正符号化する誤り訂正符号化手段と、前記誤り訂正符号化された前記データの単位長分を一時的に格納し格納した前記データを出力した後に前記データをクリアする一時記憶手段と、前記一時記憶手段から出力される前記データを格納するデータ記憶手段と、前記一時記憶手段及び前記データ記憶手段に前記データを格納するための制御を行う制御手段と、を具備し、前記制御手段は、前記一時記憶手段に前記データを格納する時に前記データのインタリーブ処理とフレーム分割処理とフレーム長等化処理とを実施することを特徴とするデータ処理装置。
- 前記一時記憶手段は、前記データの単位長分を一時的に格納する複数の一時記憶部を具備し、前記制御手段は、前記データを所定順序で前記複数の一時記憶部に格納することにより前記データのインタリーブ処理とフレーム分割処理とフレーム長等化処理とを実施することを特徴とする請求項１記載のデータ処理装置。
- 請求項１又は請求項２に記載のデータ処理装置を有することを特徴とする通信端末装置。
- 入力されるデータを誤り訂正符号化する誤り訂正符号化手段と、前記誤り訂正符号化された前記データの単位長分を一時的に格納し格納した前記データを出力した後に前記データをクリアする一時記憶手段と、前記一時記憶手段から出力される前記データを格納するデータ記憶手段と、前記一時記憶手段及び前記データ記憶手段に前記データを格納するための制御を行う制御手段と、を具備するデータ処理装置におけるデータ処理方法であって、前記制御手段が前記一時記憶手段に前記データを格納する時に前記データのインタリーブ処理とフレーム分割処理とフレーム長等化処理とを実施するステップを具備することを特徴とするデータ処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002268935A JP2004112092A (ja) | 2002-09-13 | 2002-09-13 | データ処理装置及び方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002268935A JP2004112092A (ja) | 2002-09-13 | 2002-09-13 | データ処理装置及び方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004112092A true JP2004112092A (ja) | 2004-04-08 |
Family
ID=32267018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002268935A Pending JP2004112092A (ja) | 2002-09-13 | 2002-09-13 | データ処理装置及び方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004112092A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021079892A1 (ja) | 2019-10-21 | 2021-04-29 | Ｐｈｃホールディングス株式会社 | センサユニットおよびこれを備えた細胞培養分析装置 |
| WO2021193029A1 (ja) | 2020-03-25 | 2021-09-30 | Ｐｈｃホールディングス株式会社 | 細胞培養分析装置およびこれを用いた細胞培養分析方法、添加剤供給部材およびこれを備えた細胞培養分析装置、センサユニットおよびこれを備えた細胞培養分析装置 |
-
2002
- 2002-09-13 JP JP2002268935A patent/JP2004112092A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021079892A1 (ja) | 2019-10-21 | 2021-04-29 | Ｐｈｃホールディングス株式会社 | センサユニットおよびこれを備えた細胞培養分析装置 |
| WO2021193029A1 (ja) | 2020-03-25 | 2021-09-30 | Ｐｈｃホールディングス株式会社 | 細胞培養分析装置およびこれを用いた細胞培養分析方法、添加剤供給部材およびこれを備えた細胞培養分析装置、センサユニットおよびこれを備えた細胞培養分析装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5141910B2 (ja) | Ｓｍｓ４暗号アルゴリズムを実現する暗号化および復号化処理方法とそのシステム | |
| CN109120276B (zh) | 信息处理的方法、通信装置 | |
| CN105637767A (zh) | 编码的速率匹配处理方法和装置 | |
| CN101667887A (zh) | 编码方法及其装置、解码方法及其装置 | |
| JP2005535190A5 (ja) | ||
| EP2426822A1 (en) | Method and device for fast cyclic redundancy check coding | |
| IL172449A0 (en) | Method and apparatus for encoding and decoding data | |
| KR100883654B1 (ko) | 저밀도 패러티 검사 부호의 복호장치 및 방법 | |
| US20120069915A1 (en) | Rate matching apparatus and rate matching method thereof | |
| WO2014153966A1 (zh) | 一种对上行控制信息进行编码的方法和装置 | |
| US20110179337A1 (en) | Memory utilization method for low density parity check code, low density parity check code decoding method and decoding apparatus thereof | |
| US7817707B2 (en) | Apparatus and method for generating ranging pseudo noise code | |
| US20080092009A1 (en) | Error Correction Coding Apparatus and Error Correction Decoding Apparatus | |
| EP3367575B1 (en) | Removal of dummy bits prior to bit collection for 3gpp lte circular buffer rate matching | |
| JP2005354310A (ja) | データ送信装置、データ受信装置、データ送信方法およびデータ受信方法 | |
| EP1056236A3 (en) | Apparatus and method for correcting data errors | |
| CN110192349B (zh) | 用于基于向量的ldpc基础矩阵的使用和生成的方法和装置 | |
| US7870458B2 (en) | Parallel arrangement of serial concatenated convolutional code decoders with optimized organization of data for efficient use of memory resources | |
| JP2004112092A (ja) | データ処理装置及び方法 | |
| CN102377516A (zh) | 数据处理方法及其装置 | |
| CN100438345C (zh) | 一种交织装置 | |
| CN103873070A (zh) | 一种针对ccsds规范7/8码率ldpc的高速编码装置及编码方法 | |
| EP2541778A1 (en) | Interleaving device and interleaving method | |
| EP1083663A3 (en) | Code error correcting circuit, code error correcting method, communicating apparatus and communicating method | |
| KR100686013B1 (ko) | 이동통신 시스템에서의 전송 채널 다중화 방법 및 그 장치 |