JP2004111566A - Multilayer printed board - Google Patents

Multilayer printed board Download PDF

Info

Publication number
JP2004111566A
JP2004111566A JP2002270551A JP2002270551A JP2004111566A JP 2004111566 A JP2004111566 A JP 2004111566A JP 2002270551 A JP2002270551 A JP 2002270551A JP 2002270551 A JP2002270551 A JP 2002270551A JP 2004111566 A JP2004111566 A JP 2004111566A
Authority
JP
Japan
Prior art keywords
multilayer printed
noise
circuit board
printed circuit
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002270551A
Other languages
Japanese (ja)
Other versions
JP3960178B2 (en
Inventor
Toshiya Shimodaira
下平 俊也
Isao Ioka
井岡 功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2002270551A priority Critical patent/JP3960178B2/en
Publication of JP2004111566A publication Critical patent/JP2004111566A/en
Application granted granted Critical
Publication of JP3960178B2 publication Critical patent/JP3960178B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a multilayer printed board by which the reducing effect of noise influence is improved without mounting a noise-countermeasure component. <P>SOLUTION: By laminating a plurality of resin films 23 and 21 including a conductor pattern film 21 consisting of a thermoplastic resin and pressurizing them while heating, the films 23 and 21 are pasted to each other and multilayered. The multilayer printed board obtained like this is provided with an element layer 41 functioning as a noise absorber on the side of the inner layer of the plurally laminated resin film, a ground layer 22g formed in the laminating direction of the element layer 41 and consisting of a conductor pattern 22, a noise conductor part 46 connected electrically with the element layer 41 for guiding noise, and a shielding part 70 consisting of the plurally laminated resin films forming a board area in the neighborhood of the noise conductor part 46. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、多層プリント基板に関する。
【0002】
【従来の技術】
電子機器におけるノイズ対策として、一般にプリント基板を収容する金属ケース、あるいはプリント基板の一部を覆うシールドカバー等のシールド構造がある(特開平9−18181号公報、特開2001−144388号公報)。この種のシールド構造は、いずれもプリント基板上もしくは素子上に、ノイズ対策専用の別部材を実装している。主にコネクタ開口部から電子機器内部へ侵入する電気ノイズや、電子機器内部から外部へ放射される電気ノイズを吸収もしくは遮蔽していた。
【0003】
【発明が解決しようとする課題】
上記従来技術では、製品本来の機能を実現するための素子等の電子部品以外に、上記ノイズ対策専用部品を別途製品につまりプリント基板に組み込まざるを得なかったため、高密度実装化等の観点から、実装面積、コスト等に不利であった。
【0004】
また、配置上の制約から、ノイズ対策素子を比較的離散させて配置せざるを得ないので、配線インピーダンスの影響により、効果が不十分であった。
【0005】
本発明は、このような事情を考慮してなされたものであり、その目的は、ノイズ対策部品を別途実装することなく、ノイズの影響低減効果の向上が図れる多層プリント基板を提供することにある。
【0006】
【課題を解決するための手段】
本発明の請求項1によると、熱可塑性樹脂からなるフィルムの少なくとも片面上に導体パターンが形成された導体パターンフィルム、およびその導体パターンフィルムを含む樹脂フィルムを複数枚積層し、加熱しつつ加圧することで、それら樹脂フィルムを相互に接着して多層化成形される多層プリント基板において、複数枚積層された樹脂フィルムの内層側にノイズ吸収体として機能する素子層と、その素子層の積層方向に形成され、導体パターンからなるグランド層と、その素子層と電気的に接続されてノイズを導くノイズ導体部と、そのノイズ導体部の近傍の基板領域を形成する複数積層された樹脂フィルムからなるシールド遮蔽部を備えている。
【0007】
これにより、積層された樹脂フィルムを相互に接着して多層化成形する多層プリント基板において、誘電体あるいはバリスタ材等のノイズ吸収体を、素子層として内層側に配置することが可能である。その結果、ノイズ対策部品を別途実装するのではなく、プリント基板の成形時に同時成形され、内蔵される素子層によって、ノイズ低減効果の向上が図れる。例えば、コネクタ部等から外来ノイズが侵入した場合、ノイズ吸収体として、上記多層プリント基板の絶縁基材を形成する樹脂フィルムに比べて、誘電率(ε)もしくは絶縁体力率(tanδ)が比較的大きい材料からなる誘電体等を用いて、そのノイズを吸収し、そのノイズの影響を緩和することが可能である。
【0008】
さらに、多層成形する際、比較的広く配置されたグランド層を配置することが可能である。比較的広く配置されたグランド層に起因して、例えば可撓性を有する樹脂フィルムを屈曲させることで、別部材を実装することなく、ノイズの侵入、放射を遮蔽するシールド遮蔽部を形成することが可能である。
【0009】
本発明の請求項2によると、シールド遮蔽部は、複数積層された樹脂フィルムを折り曲げもしくは丸めるためのスリットが設けられている。
【0010】
これにより、別部材を実装することなく、シールド遮蔽部を容易に形成することが可能である。
【0011】
本発明の請求項3および請求項4によると、シールド遮蔽部には、プリント基板を収容する筐体としての金属ケースに、接触可能な導通用端子を有することが可能である。その結果、その金属ケースに、導通用端子を介して、安定的にアース接続することが可能である。
【0012】
本発明の請求項5によれば、ノイズ導体部は、素子層とグランド層の外側に積層された導体パターンと、導体パターンと素子層とに電気的に接続するスルーホールを備えている。
【0013】
これによると、ノイズ吸収体としての素子層にノイズを導くノズル導体部としては、多層プリント基板を貫通するスルーホールによって、その多層プリント基板の両外側に形成された導体パターンと、素子層を電気的に接続することが可能である。その結果、ノイズを素子層へ導く経路として、最短の経路化、つまり低インピーダンス化が図れる。
【0014】
本発明の請求項6によると、請求項1から請求項5のいずれか一項に記載の多層プリント基板の表面は、電子部品の実装面であり、素子層は、その素子層を接続すべき電子部品の下層かつ近傍に設けられている。
【0015】
ノイズ吸収体として機能する素子層は、素子層に接続すべき電子部品、例えばコネクタ部の下層かつ近傍に設けることが可能である。その結果、理想的配置位置であるコネクタ部の配線端子の略直近に、素子層を配置することができるため、ノイズ低減効果の向上がさらに図れる。
【0016】
【発明の実施の形態】
以下、本発明の多層プリント基板を、具体化した実施の形態を図に従って説明する。
【0017】
(第1の実施形態)
図1は、本実施形態の多層プリント基板の概略構成を示す斜視図である。図2は、図1中のシールド遮蔽部を屈曲させる前の多層プリント基板を示す平面図である。図3は、図1中のノイズ吸収体としての素子層周りの構成を示す断面図である。図4は、本実施形態に係わる多層プリント基板の製造方法を概略の製造工程で示す工程別断面図であって、図4(a)から図4(g)は製造工程での多層プリント基板の状態を示す断面図である。
【0018】
図1、図2および図3に示すように、本発明の多層プリント基板1は、熱可塑性樹脂からなるフィルム23の少なくとも片面上に導体パターン22が形成された導体パターンフィルム21(図4参照)、およびその導体パターンフィルム21を含む樹脂フィルム23を複数枚積層し、加熱しつつ加圧することで、それら樹脂フィルム23を相互に接着して多層化成形されている。なお、多層プリント基板1を積層方向に複数の基板部分に分割されたものを予め加熱しつつ加圧して成形した後、基板部分を束ねて、熱プレス板等によって一括して加熱および加圧することで、多層化された多層プリント基板1を形成することが可能である。また、後述の多層プリント基板1の製造方法で説明するように、複数枚積層された樹脂フィルム23の内層側に、例えばノイズ対策のための電気素子41(図4参照)を、多層化成形するときに、基板領域と一体的に同時成形することが可能である。なお、多層プリント基板1の製造方法については後述する。
【0019】
なお、多層化成形する際に、電気素子41を同時成形する場合、電気素子41とその電気素子41の積層方向に形成される導体パターン22を電気的に接続する層間組成物51を内部に形成するスルーホールあるいはビア(以下、ビアホールと呼ぶ)24において、絶縁基材としての樹脂フィルム23に対する電気素子41の位置決めが容易に行なえる波及効果を得ることが可能である。また、基板部分を積層方向に分割して成形する場合、および基板を一括して成形する場合において、その内層側に内層する電子素子41を、結果として多層化成形する工程にて同時成形することが可能である。
【0020】
なお、本実施形態では、電気素子41を多層プリント基板1と一括成形するものとして、以下説明する。なお、この多層プリント基板1は、片面導体パターンフィルム21を含む樹脂フィルム23、21が複数枚(本実施例の図3では4枚積層)積層されている。さらになお、多層プリント基板1において、積層される導体パターン22間、もしくは導体パターン22と電気素子41の間は、電気回路を構成するため、必要に応じて、樹脂フィルム23に設けられたビアホール24中の一体化した導電性組成物51によって相互を電気的に接続されていてもよい。
【0021】
さらに、本実施形態では、図1および図3に示すように、多層プリント基板1の内層側に配置され、ノイズ吸収体として機能する電気素子(以下、素子層と呼ぶ)41と、その素子層41の積層方向に形成され、導体パターン22からなるグランド層22gと、その素子層41と電気的に接続されてノイズを導くノイズ導体部46を含んで構成されている。これにより、積層された樹脂フィルム23、21を相互に接着して多層化成形する多層プリント基板1において、例えば誘電体あるいはバリスタ材等のノイズ吸収体を構成する材料層を、素子層41として内層側に配置することが可能である。その結果、従来技術のようにノイズ対策部品を別途実装するのではなく、多層プリント基板1の成形時に同時成形され、内蔵された電気素子41によって、ノイズの低減効果の向上が図れる。
【0022】
なお、誘電体としては、誘電率(ε)が、多層プリント基板1の絶縁基材を構成する樹脂フィルム23、21(詳しくは、熱可塑性樹脂からなるフィルム23)の誘電率に比べて比較的大きい方が望ましい。これにより、比較的大きな誘電率を有する材料等からなる素子層41によって、ノイズを吸収し、そのノイズの影響を緩和することが可能である。なお、素子層41と、その素子層41の積層方向に形成される導体パターン22からなるコンデンサ(第3実施形態の図6(e)参照)によって、ノイズ導体部46を介して導かれた電気信号のうち、高周波のノイズ成分を除去してもよい。
【0023】
なお、ノイズ吸収体として利用する素子層41は、基板領域における同一層の全部に配置されていても、一部に配置される場合であってもよい。なお、本実施形態では、図3に示すように、同一層の一部に形成されるものとして以下説明する。なお、この場合、素子層41を形成する材料としては、誘電率が高いことに加えて、多層プリント基板1に構成される導体パターン22もしくは層間組成物51によって形成される電気回路に問題となる影響を与えない範囲で、絶縁体力率(tanδ)が、樹脂フィルム23、21(詳しくは、熱可塑性樹脂からなるフィルム23)に比べて比較的大きい材料としてもよい。これにより電気エネルギであるノイズ成分を、絶縁体力率の大きさを利用して、熱エネルギ等に変換することで、ノイズの除去、または低減が図れる。
【0024】
また、本実施形態の多層プリント基板1は、上記の導体パターン22からなるグランド層として、多層化成形する際、比較的広く配置されたグランド層22gを配置することが可能である。
【0025】
さらに、本実施形態では、多層プリント基板1は、ノイズ導体部46の近傍の基板領域を形成する樹脂フィルム23、21を利用して形成されたシールド遮蔽部70を備えている。また、多層プリント基板1は、絶縁基材として熱可塑性樹脂からなるフィルム23を使用するので、その基板自体に可撓性を持たせることが可能であり、屈曲性を有する多層プリント基板1を提供することが可能である。
【0026】
それにより、可撓性を有する樹脂フィルム23、21を屈曲させることで、比較的広く配置されたグランド層22gに起因して、従来の多層プリント基板1とは別部材のシールドカバーを実装することなく、ノイズの侵入、放射を遮蔽するシールド遮蔽部70を形成することが可能である。
【0027】
さらになお、本実施形態では、多層プリント基板1において、上記素子層41へノイズを導く経路となるノイズ導体部46の近傍の基板領域におけるシールド遮蔽部70の形成予定領域には、図2に示すように、樹脂フィルム23、21に、折り曲げもしくは丸めるためのスリット70aが設けられている。これにより、多層プリント基板1とは別部材のシールドカバー等のシールド部品を実装することなく、多層プリント基板1自身の屈曲性を利用してシールド遮蔽部70を形成することが容易となる。
【0028】
なおここで、シールド遮蔽部70を近傍に配置させるノイズ導体部46としては、図3に示すように、ノイズ吸収体として機能する素子層41とグランド層22gの外側に積層された導体パターン22と、それら導体パターン22と素子層41とに電気的に接続するスルーホール47を備えていることが望ましい。ノイズ吸収体としての素子層41にノイズを導くノイズ導体部46が、多層プリント基板1を貫通するスルーホール47によって、多層プリント基板1の両外側に形成された導体パターン22と素子層41を、最短の導電経路で、接続することが可能である。その結果、ノイズを素子層41へ導く経路として、その経路の低インピーダンス化が図れる。
【0029】
さらに、本実施形態では、ノイズ導体部46に不要な電気ノイズもしくは輻射ノイズを伝導させる電子部品として、図1および図3に示すように、外部の電子機器等から多層プリント基板1へ電気信号または高周波信号を入出力するコネクタ部80が配置されている。これにより、ノイズ吸収体として機能する素子層41を、素子層に接続すべき電子部品であるコネクタ部80(詳しくは、そのコネクタ部の配線端子80a)の下層かつ近傍に設けることが可能である。その結果、理想的配置となるコネクタ部80の配線端子80aの略直近に、素子層41を配置することができるため、ノイズ低減効果の向上がさらに図れる。
【0030】
なお、シールド遮蔽部70には、図1および図2に示すように、グランド層22gに接続する導通用端子70bが延出していることが望ましい。これにより、グランド層22gを比較的広く配置するシールド遮蔽部70は、その導通用端子70bを介して、例えば多層プリント基板1を収容する筐体としての金属ケースに、安定的にアース接続することが可能である。
【0031】
したがって、図1および図3に示すように、不要なノイズが放出あるいは侵入する可能性があるコネクタ部80を、シールド遮蔽部70によって覆うことで、多層プリント基板1つまり電子機器内部から外部へ放射される電気ノイズを、シールド遮蔽部70によって、吸収もしくは遮蔽することが可能であり、ノイズ低減効果の向上が効率的に図れる。
【0032】
次に、本発明の多層プリント基板1の製造方法、特に複数枚積層された樹脂フィルム23、21の内層側に素子層41を有する多層プリント基板1の製造方法について、以下図4に従って説明する。なお、図3で示した4枚層の多層プリント基板1に対して、図4では、便宜上、5枚層の多層プリント基板で説明する。なお、素子層41の厚みが、図4に示すように、樹脂フィルム23の厚みに対して略2倍ある場合を示すもので、素子層41と樹脂フィルム23の厚みに応じてその積層する枚数を適宜決定すればよい。
【0033】
なお、製品としての多層プリント基板に対して、その製品を製造する製造工程中のワークを区別して、製造中は多様な形態を有する多層基板100として説明する。
【0034】
図4(a)において、21は絶縁基材である樹脂フィルム23の片面に貼着された導体箔(本実施例では厚さ18μmの銅箔)をエッチングによりパターン形成した導体パターン22を有する片面導体パターンフィルムである。本実施例では、樹脂フィルム23としてポリエーテルエーテルケトン樹脂65〜35重量%とポリエーテルイミド樹脂35〜65重量%とからなる厚さ75μmの熱可塑性樹脂フィルムを用いている。
【0035】
図4(a)に示すように、導体パターン22の形成が完了すると、次に、図4(b)に示すように、樹脂フィルム23側から炭酸ガスレーザを照射して、導体パターン22を底面とする有底ビアホールであるビアホール24を形成する。ビアホールの形成は、炭酸ガスレーザの出力と照射時間等を調整することで、導体パターン22に穴を開けないようにしている。
【0036】
ビアホール24の形成には、炭酸ガスレーザ以外にエキシマレーザ等が使用可能である。レーザ以外のドリル加工等のビアホール形成方法も可能であるが、レーザビームで穴あけ加工すると、微細な径で穴あけでき、導体パターン22にダメージを与えることが少ないため好ましい。
【0037】
図4(b)に示すように、ビアホール24の形成が完了すると、次に、図4(c)に示すように、ビアホール24内に電気的な接続材料である導電ペースト50を充填する。導電ペースト50は、平均粒径5μm、比表面積0.5m/gの錫粒子300gと、平均粒径1μm、比表面積1.2m/gの銀粒子300gとに、有機溶剤であるテルピネオール60gにエチルセルロース樹脂6gを溶解したものを加え、これをミキサーによって混練しペースト化したものである。
【0038】
ここで、エチルセルロース樹脂は、導電ペースト50に保形性を付与するために添加されており、保形性付与剤としてはアクリル樹脂等を採用することもできる。
【0039】
導電ペースト50は、メタルマスクを用いたスクリーン印刷機により、片面導体パターンフィルム21のビアホール24内に印刷充填された後、140〜160℃で約30分間テルピネオールを乾燥させる。ビアホール24内への導電ペースト50の充填は、本実施例ではスクリーン印刷機を用いたが、確実に充填ができるのであれば、ディスペンサ等を用いる他の方法も可能である。
【0040】
ここで、ペースト化のために添加する有機溶剤として、テルピネオール以外を用いることも可能であるが、沸点が150〜300℃の有機溶剤を用いることが好ましい。沸点が150℃未満の有機溶剤では、導電ペースト50の粘度の経時変化が大きくなるという不具合を発生し易い。一方、沸点が300℃を超える有機溶剤では、乾燥に要する時間が長くなり好ましくない。
【0041】
また、本実施例では、導電ペースト50を構成する金属粒子として、平均粒径5μm、比表面積0.5m/gの錫粒子と、平均粒径1μm、比表面積1.2m/gの銀粒子とを用いたが、これらの金属粒子は、平均粒径が0.5〜20μmであるとともに、比表面積が0.1〜1.5m/gであることが好ましい。
【0042】
金属粒子の平均粒径が0.5μm未満であったり、比表面積が1.5m/gを超える場合には、ビアホール充填に適した粘度にペースト化するために多量の有機溶剤を必要とする。多量の有機溶剤を含んだ導電ペーストは乾燥に時間を要し、乾燥が不充分であると、層間接続時の加熱により多量のガスを発生するため、ビアホール24内にボイドが発生し易く、層間接続信頼性を低下させる。
【0043】
一方、金属粒子の平均粒径が20μmを超えたり、比表面積が0.1m/g未満の場合には、ビアホール24内に充填し難くなるとともに、金属粒子が偏在し易くなり、加熱しても均一な合金からなる後述する導電性組成物51を形成し難く、層間接続信頼性を確保し難いという問題があり好ましくない。
【0044】
また、ビアホール24内へ導電ペースト50を充填する前に、導体パターン22のビアホール24に面する部位を薄くエッチング処理したり還元処理してもよい。これによると、後述するビア接続が一層良好に行なわれる。
【0045】
一方、図4(d)において、31は、片面導体パターンフィルム21と同様に、図4(a)〜(c)に示した工程により、絶縁基材である樹脂フィルム23に導体パターン22の形成、ビアホール24の形成および導電ペースト50の充填を行なった片面導体パターンフィルムである。
【0046】
なお、片面導体パターンフィルム31には、図4(b)に示すビアホール24の形成時に、後述する内蔵される素子層41の配置位置に対応した位置に、レーザ加工により素子層41の外形と略同一寸法の貫通孔35を形成している。貫通孔35の寸法は、貫通孔35内に素子層41を挿設したときに、素子層41と樹脂フィルム23とのクリアランスが、素子層41の全周に渡って20μm以上でかつ樹脂フィルム23の厚さ(本例では75μm)以下となる寸法であることが好ましい。
【0047】
貫通孔35の形成は、ビアホール24形成時にレーザ加工により行なったが、ビアホール24の形成時とは別に、パンチ加工やルータ加工等により形成することも可能である。
【0048】
ここで、片面導体パターンフィルム31の樹脂フィルム23として、本実施例では、片面導体パターンフィルム21の樹脂フィルム23と同様に、ポリエーテルエーテルケトン樹脂65〜35重量%とポリエーテルイミド樹脂35〜65重量%とからなる厚さ75μmの熱可塑性樹脂フィルムを用いている。
【0049】
片面導体パターンフィルム31への貫通孔35の形成、片面導体パターンフィルム21、31のビアホール24内への導電ペースト50の充填および乾燥が完了すると、図4(e)に示すように、片面導体パターンフィルム21、31を複数枚(本実施例では5枚)積層する。
【0050】
このとき、片面導体パターンフィルム21、31は導体パターン22が設けられた側を上側として積層する。すなわち、片面導体パターンフィルム21、31は、導体パターン22が形成された面と導体パターン22が形成されていない面とが向かい合うように積層する。
【0051】
ここで、貫通孔35により形成された空間部36の厚さが後述する電気素子41の厚さに対し略同等以下となるように、同じ位置に貫通孔35を設けた片面導体パターンフィルム31を複数枚(本実施例では2枚)隣接して積層している。本実施例では、素子層41の厚さが160μmであるため、空間部36の厚さがこれに対し略同等以下となるように、厚さ方向の寸法が75μmの貫通孔35が2つ隣接するように(すなわち空間部36の厚さが150μmとなるように)片面導体パターンフィルム31を積層した。
【0052】
また、片面導体パターンフィルム21、31を積層するときに、貫通孔35により形成される空間部36内には、素子層41として、例えば、抵抗体、コンデンサ、フィルタ、IC等の機能を有する部材または材料が挿設される。素子層41には、片面導体パターンフィルム21、31の積層方向の面を含む両端部に電極42が形成されていることが望ましい。
【0053】
そして、素子層41が挿設される空間部36の上側に積層配置される片面導体パターンフィルム21には、導体パターン22と電極42とを電気的に接続できる位置に、導電ペースト50が充填されたビアホール24が配置されている。
【0054】
図4(e)に示すように片面導体パターンフィルム21、31を積層したら、これらの上下両面から真空加熱プレス機により加熱しながら加圧する。本実施例では、250〜350℃の温度に加熱し1〜10MPaの圧力で10〜20分間加圧した。
【0055】
これにより、図4(f)に示すように、各片面導体フィルムパターン21、31およびヒートシンク46相互が接着される。樹脂フィルム23は全て同じ熱可塑性樹脂材料によって形成されているので、容易に熱融着して一体化した絶縁基材39となる。
【0056】
さらに、ビアホール24内の導電ペースト50が焼結して一体化した導電性組成物51により隣接する導体パターン22の層間接続が行なわれるとともに、素子層41の電極42と導体パターン22との接続が行なわれ、素子層41を内蔵した多層基板100が得られる。ここで、導電性組成物51は電気的な接続材料であり、ビアホール24と導電性組成物51とで、本実施形態のビアを構成している。
【0057】
ここで、導体パターン22の層間接続のメカニズムを簡単に説明する。ビアホール24内に充填され乾燥された導電ペースト50は、錫粒子と銀粒子とが混合された状態にある。そして、このペースト50が250〜350℃に加熱されると、錫粒子の融点は232℃であり、銀粒子の融点は961℃であるため、錫粒子は融解し、銀粒子の外周を覆うように付着する。
【0058】
この状態で加熱が継続すると、融解した錫は、銀粒子の表面から拡散を始め、錫と銀との合金(融点480℃)を形成する。このとき、導電ペースト50には1〜10MPaの圧力が加えられているため、錫と銀との合金形成に伴い、ビアホール24内には、焼結により一体化した合金からなる導電性組成物51が形成される。
【0059】
ビアホール24内で導電性組成物51が形成されているときには、この導電性組成物51は加圧されているため、導体パターン22のビアホール24の底部を構成している面に圧接される。これにより、導電性組成物51中の錫成分と、導体パターン22を構成する銅箔の銅成分とが相互に固相拡散し、導電性組成物51と導体パターン22との界面に固相拡散層を形成して電気的に接続する。
【0060】
また、電気素子41の電極42は、銅やニッケル等の金属部材の表面に錫めっき層等を形成したものであり、上述の導体パターン22の層間接続とほぼ同様のメカニズムにより、ビアホール24内で形成された導電性組成物51と、導電性組成物51と導体パターン22との界面および導電性組成物51と電極42との界面に形成された固相拡散層とを介して導体パターン22と電気的に接続する。
【0061】
真空加熱プレス機により加圧しつつ加熱されているとき、樹脂フィルム23の弾性率は約5〜40MPaに低下している。従って、貫通孔35の周囲の樹脂フィルム23は貫通孔35内に押し出されるように変形しようとする。また、貫通孔35のフィルム積層方向に位置する樹脂フィルム23も貫通孔35内に押し出されるように変形しようとする。すなわち、空間部36の周囲の樹脂フィルム23は空間部36方向に押し出される。
【0062】
これにより、素子層41は、樹脂フィルム23が変形しながら一体化した絶縁基材39により封止される。なお、加熱プレス時の樹脂フィルム23の弾性率は1〜1000MPaであることが好ましい。弾性率が1000MPaより大きいと樹脂フィルム23間が熱融着し難いとともに、樹脂フィルム23を変形させ難い。また、弾性率が1MPaより小さいと加圧により樹脂フィルムが流れ易く多層基板100を形成し難い。
【0063】
また、前述したように、樹脂フィルム23に形成した貫通孔35は、素子層41と樹脂フィルム23とのクリアランスが、素子層41の全周に渡って20μm以上でかつ樹脂フィルム23の厚さ(本例では75μm)以下となる寸法とした。これは、クリアランスが20μm未満では貫通孔35内へ素子層41を挿設し難く、クリアランスが樹脂フィルム23の厚さより大きいと加熱プレスにより樹脂フィルム23が変形しても電気素子41を完全に封止することが難しいためである。
【0064】
また、前述したように、片面導体パターンフィルム21、31積層時に、空間部36の厚さ(すなわち、貫通孔35を形成した樹脂フィルム23の厚さの総和)が素子層41の厚さに対し略同等以下となるように、貫通孔35を有する片面導体パターンフィルム31の積層枚数を決定した。
【0065】
なお、上述の製造工程において、図4(d)に示す貫通孔35を形成する工程が本実施形態における孔形成工程であり、図4(e)に示す工程が本実施形態における積層工程、配置工程およびベース部材形成工程である。また、図4(e)に示す積層体を加熱プレスして図4(f)に示す多層基板100を形成する工程が本実施形態における接着工程である。
【0066】
上述の製造方法およびその製造方法により得られる構成によれば、内蔵された素子層41が、各樹脂フィルム23相互が確実に接着された絶縁基材39に対し位置決めされ、導体パターン22と確実に電気的接続されるとともに、絶縁基材39中に確実に封止された多層基板100が得られる。
【0067】
(第2の実施形態)
以下、本発明を適用した他の実施形態を説明する。なお、以下の実施形態においては、第1の実施形態と同じもいくは均等の構成には同一の符号を付し、説明を繰り返さない。
【0068】
第2の実施形態では、図5に示すように、第1の実施形態で説明したシールド遮蔽部70内のグランド層22gに接続する導出用端子70aにおいて、シールド遮蔽部70から延出する導出用端子70aに代えて、シールド遮蔽部70内のグランド層22gを剥き出しにして、直接露出するものとしてもよい。図5は、実施形態の多層プリント基板の概略構成を示す斜視図であって、多層プリント基板を収容する筐体としての金属ケースとの組付関係を示す斜視分解図である。
【0069】
図5に示す金属ケース300を構成する上蓋300a、下ケース300bのうち、例えば下ケース300bには多層プリント基板1をねじ等によりねじ止めをする。上蓋300aは、シールド遮蔽部70に形成されたグランド層22gのパターンで接地させ、第1の実施形態と同様な効果を得ることが可能である。
【0070】
(第3の実施形態)
第3の実施形態としては、ノイズ吸収体として機能する、誘電体としての素子層41において、第1の実施形態で説明した積層する樹脂フィルム23と異なる材料層を樹脂フィルム23に挿設する構成に代えて、図6(e)に示すように、積層される樹脂フィルム23を誘電体として利用する構成とする。図6は、実施形態に係わる多層プリント基板の製造方法を概略の製造工程で示す工程別断面図であって、図6(a)から図6(e)は製造工程での多層プリント基板の状態を示す模式的断面図である。
【0071】
図6(e)に示すように、一対の導体パターン22a、22bを樹脂フィルム23を介して対向する位置に形成するのみでも、ノイズ吸収体として機能するコンデンサを形成することが可能である。
【0072】
以下、第3の実施形態の多層プリント基板1(製造工程中のワークとしては、多層基板100)に係わる製造方法の特徴について、以下図6(a)から図6(e)に従って説明する。
【0073】
図6(a)から図6(c)に示す各工程は、第1の実施形態で説明した図4(a)から図4(c)のそれぞれに対応する工程であるので、説明は省略する。
次に、図6(d)に示すように、片面導体パターンフィルム21,21a,21bを複数枚(本実施例では5枚)積層する。
【0074】
このとき、積層される片面導体パターンフィルム21,21a,21bは導体パターン22が設けられた側を上側として積層する。すなわち、片面導体パターンフィルム21,21a,21bは、導体パターン22が形成された面と導体パターン22が形成されていない面とが向かい合うように積層される。
【0075】
ここで、本実施形態においては、積層される片面導体パターンフィルム21のうち、1層の片面導体パターンフィルム21aの両側において、一対の導体パターン22a、22bが対向して配置されるように、片面導体パターンフィルム21a、21b上の導体箔がそれぞれパターン形成される。
【0076】
上述したように、本実施形態においては、樹脂フィルム23がポリエーテルエーテルケトン樹脂とポリエーテルイミド樹脂とから構成されている。この樹脂フィルム23の誘電率は3.3である。従って、樹脂フィルム23の両側に一対の導体パターン22a、22bを対向して配置することにより、樹脂フィルム23を誘電体とし、かつ一対の導体パターン22a、22bを電極とするコンデンサを形成することができる。
【0077】
このコンデンサの容量は、対向して配置される一対の導体パターン22a、22bの面積およびその一対の導体パターン22a、22bによって挟まれる樹脂フィルム23の厚さによって調節することが可能である。すなわち、一対の導体パターン22a、22bの面積を大きくするほど、あるいは挟まれる樹脂フィルム23の厚さを薄くするほど、コンデンサの容量は増加する。従って、一対の導体パターン22a、22bと樹脂フィルム23とによって、所望の容量のコンデンサを形成することができる。
【0078】
ここで、一対の導体パターン22a、22bによって挟まれる樹脂フィルム23の厚さは、多層基板100を構成する他の樹脂フィルム23の厚さよりも薄く形成することが好ましい。上述した通り、一対の導体パターン22a、22bによって挟まれる樹脂フィルム23の厚さを薄くするほど、同一面積の導体パターン22a、22bに対するコンデンサの容量は増加する。従って、多層基板100を構成する他の樹脂フィルム23よりも薄い樹脂フィルム23を用いてコンデンサを構成することにより、その容量の調整幅を大きくすることができる。
【0079】
なお、多層基板100を構成するための他の樹脂フィルム23を、コンデンサを構成するための樹脂フィルム23の厚さよりも厚く形成すべき理由は、次の通りである。つまり、本実施形態における多層基板100では、複数の樹脂フィルム23上に導体パターン22、22a、22bを形成した状態で積層し、樹脂フィルム23の塑性変形により隣接する樹脂フィルム23と相互に接着する。このため、樹脂フィルム23の厚さが薄いと、樹脂フィルムの変形が不十分となり、十分な接着強度を得ることができなくなってしまう。
【0080】
図6(d)に示すように片面導体パターンフィルム21、21a,21bを積層したら、これらの上下両面から図示しない真空加熱プレス機により加熱しながら加圧する。本実施例では、250〜350℃の温度に加熱しつつ、1〜10MPaの圧力で10〜20分間加圧した。
【0081】
これにより、図6(e)に示すように、各片面導体フィルムパターン21、21a,21bの樹脂フィルム23が塑性変形し、相互に接着される。樹脂フィルム23は全て同じ熱可塑性樹脂材料によって形成されているので、容易に熱融着して一体化した絶縁基材39となる。
【0082】
さらに、ビアホール24内の導電ペースト50が焼結して一体化した導電性組成物51となるとともに、さらに隣接する導体パターン22と拡散接合する。これにより、隣接する導体パターン21同士の層間接続が行なわれる。このような工程を経て、一対の導電パターン22a、22bと樹脂フィルム23とによって構成されるコンデンサ43を内蔵した多層基板100が得られる。
【0083】
上記の製造工程によれば、導体箔から導体パターン22をパターン加工する際に、同時にコンデンサ43を形成するための導体パターン22a,22bも形成することができる。従って、第1の実施形態の素子層41に対応するコンデンサ43の電極となるべき導体パターン22a,22bを形成する際、何ら追加的な工程を行う必要がない。さらに、コンデンサ43の誘電体も多層基板100を形成するための絶縁基材である樹脂フィルム23を利用しているので、誘電体を得るに際しても、何ら追加的な構成や工法は必要とならない。
【0084】
そして、加熱・加圧工程によって、積層された片面導体パターンフィルム21、21a,21bが一体化されることにより、コンデンサ43の形成も完了する。このように、本実施形態によれば、単に、樹脂フィルム23の両側に一対の導体パターン22a,22bを位置合わせして配置するのみで、コンデンサ43を内蔵した多層基板100を形成することができる。
【0085】
また、本実施形態においては、電子部品90の実装面60から1層の樹脂フィルム23を隔てた位置に、コンデンサ43の一方の電極となる導体パターン22aを形成し、他方の導体パターン22bは、一方の導体パターン22aと1層の樹脂フィルム23のみを介して対向する位置に設けられている。このようにして、コンデンサ43は、第1の実施形態で説明した素子層41と同様に、コンデンサ43を接続すべき電子部品90の下層かつ近傍に設けている。
【0086】
特に、本実施形態においては、多層基板100の内部において、実質的に導電性組成物51のみを介して、電子部品90とコンデンサ43とを接続している。上述したように、導電性組成物51は、錫と銀の合金であり、50〜100μmの径を持つビアホール24に充填されている。このため、導電性組成物51の導電率は、導体パターン22のそれよりも高い。このため、電子部品90とコンデンサ43とを実質的に導電性組成物51のみを介して接続することにより、電子部品90とコンデンサ30との配線経路における抵抗値の上昇を防止することができ、これによっても、伝送される信号の特性を向上することができる。
【0087】
また、上述した第1の実施形態においては、一対の導体パターン22a、22bとともにコンデンサを構成する樹脂フィルム23の厚さを、他の樹脂フィルム23の厚さよりも薄くすることにより、コンデンサ容量の調整幅を大きくした。しかしながら、コンデンサを構成するための樹脂フィルムの誘電率を、他の樹脂フィルムの誘電率よりも大きくすることによっても、同様の効果を得ることができる。
【0088】
コンデンサを構成する樹脂フィルムの誘電率を大きくするには、例えば、コンデンサを構成する樹脂フィルムのみに、チタン酸バリウム、チタン酸鉛、タングステン酸バリウム等の粉末(フィラー)を混入させれば良い。このようにして、樹脂フィルムの誘電率を4以上に高めると、多層基板に内蔵されるコンデンサとして、大容量のコンデンサを形成することができる。
【0089】
このように、誘電率を高める樹脂フィルムは、コンデンサの誘電体として機能する樹脂フィルムのみである。そして、高誘電率の樹脂フィルムの片面もしくは両面に、銅もしくは銅よりも抵抗値の高い鉄、タングステン、ニッケル、コバルト、亜鉛、鉛からなる金属箔を接着することにより、コンデンサを内蔵する多層基板を形成するための素板を構成できる。この樹脂フィルムに接着した金属箔は、銅のように抵抗値の低い金属箔である場合は、コンデンサの電極となる領域及び配線となる領域を残して、例えばエッチング等の手法で除去される。一方、抵抗値の高い金属箔を用いる場合には、コンデンサの電極や、層間接続のランドとして利用される領域のみを残して除去される。
【0090】
また、樹脂フィルムの種類自体を変更し、コンデンサを構成する樹脂フィルムのみ他の樹脂フィルムよりも大きな誘電率を有する熱可塑性樹脂によって構成しても良い。
【図面の簡単な説明】
【図1】本発明の第1の実施形態の多層プリント基板の概略構成を示す斜視図である。
【図2】図1中のシールド遮蔽部を屈曲させる前の多層プリント基板を示す平面図である。
【図3】図1中のノイズ吸収体としての素子層周りの構成を示す断面図である。
【図4】第1の実施形態に係わる多層プリント基板の製造方法を概略の製造工程で示す工程別断面図であって、図4(a)から図4(g)は製造工程での多層プリント基板の状態を示す断面図である。
【図5】第2の実施形態の多層プリント基板の概略構成を示す斜視図であって、多層プリント基板を収容する筐体としての金属ケースとの組付関係を示す斜視分解図である。
【図6】第3の実施形態に係わる多層プリント基板の製造方法を概略の製造工程で示す工程別断面図であって、図6(a)から図6(e)は製造工程での多層プリント基板の状態を示す模式的断面図である。
【符号の説明】
1 多層プリント基板
21、31 片面導体パターンフィルム
22 導体パターン
22g グランド層
23 フィルム(樹脂フィルム)
24 ビアホール(有底ビアホール、ビアの一部)
35 貫通孔
36 空間部
39 絶縁基材
41 素子層(電気素子)
42 電極
46 ノイズ導体部
47 スルーホール
50 導電ペースト(層間接続材料)
51 層間組成物(導電性組成物)
70 シールド遮蔽部
70a スリット
70b 導通用端子
80 コネクタ部
80a 配線端子
100 (製造工程中の)多層基板
300 金属ケース
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a multilayer printed circuit board.
[0002]
[Prior art]
As a countermeasure against noise in electronic devices, there is generally a shield structure such as a metal case for accommodating a printed circuit board or a shield cover covering a part of the printed circuit board (Japanese Patent Application Laid-Open Nos. 9-18181 and 2001-144388). In each of these types of shield structures, a separate member dedicated to noise suppression is mounted on a printed circuit board or an element. It mainly absorbs or shields electric noise that enters the inside of the electronic device from the connector opening and electric noise that radiates from the inside of the electronic device to the outside.
[0003]
[Problems to be solved by the invention]
In the above prior art, in addition to electronic components such as elements for realizing the original function of the product, the noise suppression dedicated component had to be separately incorporated in the product, that is, on the printed circuit board, so from the viewpoint of high density mounting and the like. Disadvantage in mounting area, cost, and the like.
[0004]
In addition, since noise suppression elements must be relatively discretely arranged due to restrictions on arrangement, the effect is insufficient due to the influence of wiring impedance.
[0005]
The present invention has been made in view of such circumstances, and an object of the present invention is to provide a multilayer printed circuit board that can improve the effect of reducing the influence of noise without separately mounting noise suppression components. .
[0006]
[Means for Solving the Problems]
According to claim 1 of the present invention, a conductor pattern film in which a conductor pattern is formed on at least one surface of a film made of a thermoplastic resin, and a plurality of resin films including the conductor pattern film are laminated and heated and pressed. By bonding the resin films to each other and forming a multilayer printed circuit board, an element layer functioning as a noise absorber on the inner layer side of a plurality of laminated resin films, and a stacking direction of the element layers. A ground layer formed of a conductor pattern, a noise conductor portion electrically connected to the element layer and guiding noise, and a shield formed of a plurality of laminated resin films forming a substrate region near the noise conductor portion It has a shielding part.
[0007]
This makes it possible to dispose a noise absorber such as a dielectric or a varistor material on the inner layer side as an element layer in a multilayer printed circuit board in which laminated resin films are bonded to each other to form a multilayer. As a result, instead of separately mounting noise suppression components, they are formed simultaneously with the formation of the printed circuit board, and the noise reduction effect can be improved by the built-in element layer. For example, when external noise enters from a connector or the like, the dielectric constant (ε) or the power factor (tan δ) of the insulator is relatively large as the noise absorber as compared with the resin film forming the insulating base material of the multilayer printed circuit board. It is possible to absorb the noise and reduce the influence of the noise by using a dielectric material or the like made of a large material.
[0008]
Further, when forming a multilayer, it is possible to arrange a relatively wide ground layer. Due to the relatively wide ground layer, for example, by bending a flexible resin film, forming a shield shielding portion for shielding noise intrusion and radiation without mounting a separate member. Is possible.
[0009]
According to the second aspect of the present invention, the shield shielding portion is provided with a slit for bending or rolling a plurality of laminated resin films.
[0010]
Thus, the shield shielding portion can be easily formed without mounting a separate member.
[0011]
According to the third and fourth aspects of the present invention, it is possible to provide a conductive terminal capable of making contact with a metal case as a housing for housing the printed circuit board in the shield shielding portion. As a result, it is possible to stably connect to the metal case via the conduction terminal.
[0012]
According to claim 5 of the present invention, the noise conductor portion includes a conductor pattern laminated outside the element layer and the ground layer, and a through hole electrically connected to the conductor pattern and the element layer.
[0013]
According to this, as a nozzle conductor for guiding noise to an element layer as a noise absorber, a through hole penetrating a multilayer printed board is used to electrically connect a conductor pattern formed on both outer sides of the multilayer printed board and an element layer. Connection is possible. As a result, the shortest path, that is, low impedance, can be achieved as a path for guiding noise to the element layer.
[0014]
According to claim 6 of the present invention, the surface of the multilayer printed circuit board according to any one of claims 1 to 5 is a mounting surface of an electronic component, and the element layer should connect the element layer. It is provided below and near the electronic component.
[0015]
The element layer functioning as a noise absorber can be provided below and near an electronic component to be connected to the element layer, for example, a connector portion. As a result, the element layer can be arranged almost immediately near the wiring terminal of the connector portion, which is the ideal arrangement position, so that the noise reduction effect can be further improved.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of a multilayer printed board according to the present invention will be described with reference to the drawings.
[0017]
(1st Embodiment)
FIG. 1 is a perspective view illustrating a schematic configuration of a multilayer printed circuit board according to the present embodiment. FIG. 2 is a plan view showing the multilayer printed circuit board before bending the shield shield in FIG. FIG. 3 is a cross-sectional view showing a configuration around an element layer as a noise absorber in FIG. FIGS. 4A to 4G are cross-sectional views illustrating a method of manufacturing a multilayer printed circuit board according to the present embodiment in a schematic manufacturing process. FIGS. It is sectional drawing which shows a state.
[0018]
As shown in FIGS. 1, 2 and 3, the multilayer printed board 1 of the present invention has a conductor pattern film 21 in which a conductor pattern 22 is formed on at least one surface of a film 23 made of a thermoplastic resin (see FIG. 4). , And a plurality of resin films 23 including the conductor pattern film 21 are laminated and pressed while heating, whereby the resin films 23 are bonded to each other to form a multilayer. After the multilayer printed board 1 is divided into a plurality of board portions in the laminating direction and molded by heating and pressurizing in advance, the board portions are bundled and heated and pressed collectively by a hot press plate or the like. Thus, it is possible to form the multilayer printed circuit board 1 having a multilayer structure. Further, as will be described in a method of manufacturing the multilayer printed board 1 described later, for example, an electric element 41 (see FIG. 4) for noise suppression is formed on the inner layer side of the laminated resin films 23 in a multilayered manner. Sometimes it is possible to mold simultaneously with the substrate area. The method for manufacturing the multilayer printed circuit board 1 will be described later.
[0019]
In the case where the electric element 41 is formed simultaneously with the multi-layer molding, an interlayer composition 51 for electrically connecting the electric element 41 and the conductor pattern 22 formed in the laminating direction of the electric element 41 is formed inside. In the through holes or vias (hereinafter, referred to as via holes) 24, it is possible to obtain a ripple effect in which the positioning of the electric element 41 with respect to the resin film 23 as the insulating base material can be easily performed. Further, when the substrate portion is divided in the laminating direction and molded, and when the substrate is molded in a lump, the electronic element 41 which is an inner layer on the inner layer side is simultaneously molded in a multi-layer molding step as a result. Is possible.
[0020]
In the present embodiment, an explanation will be given below assuming that the electric element 41 is formed integrally with the multilayer printed circuit board 1. In the multilayer printed board 1, a plurality of resin films 23 and 21 including the single-sided conductor pattern film 21 (four in FIG. 3 of the present embodiment) are laminated. Furthermore, in the multilayer printed board 1, between the conductor patterns 22 to be laminated, or between the conductor pattern 22 and the electric element 41, an electric circuit is formed. The components may be electrically connected to each other by the integrated conductive composition 51 therein.
[0021]
Further, in the present embodiment, as shown in FIGS. 1 and 3, an electric element (hereinafter, referred to as an element layer) 41 disposed on the inner layer side of the multilayer printed board 1 and functioning as a noise absorber, and the element layer 41, a ground layer 22g composed of the conductor pattern 22 and a noise conductor portion 46 electrically connected to the element layer 41 and guiding noise. Thereby, in the multilayer printed circuit board 1 in which the laminated resin films 23 and 21 are bonded to each other to form a multilayer, the material layer constituting the noise absorber such as a dielectric or a varistor material is used as the element layer 41 as the inner layer. It is possible to arrange on the side. As a result, instead of separately mounting noise suppression components as in the prior art, the noise reduction effect can be improved by the electric element 41 which is formed at the same time as the multi-layer printed circuit board 1 is formed and is incorporated.
[0022]
As a dielectric, the dielectric constant (ε) is relatively compared to the dielectric constant of the resin films 23 and 21 (specifically, the film 23 made of a thermoplastic resin) constituting the insulating base material of the multilayer printed circuit board 1. Larger is desirable. Thus, the element layer 41 made of a material having a relatively large dielectric constant or the like can absorb noise and reduce the influence of the noise. In addition, the capacitor (see FIG. 6E of the third embodiment) formed of the element layer 41 and the conductor pattern 22 formed in the direction in which the element layer 41 is laminated has electric power guided through the noise conductor portion 46. High-frequency noise components may be removed from the signal.
[0023]
In addition, the element layer 41 used as a noise absorber may be disposed in the same layer in the substrate region, or may be disposed partially. Note that, in the present embodiment, as shown in FIG. In this case, as a material for forming the element layer 41, in addition to having a high dielectric constant, there is a problem in an electric circuit formed by the conductor pattern 22 or the interlayer composition 51 formed on the multilayer printed circuit board 1. As long as there is no influence, a material having an insulator power factor (tan δ) that is relatively larger than the resin films 23 and 21 (specifically, the film 23 made of a thermoplastic resin) may be used. Thus, the noise component, which is electrical energy, is converted into thermal energy or the like by utilizing the magnitude of the insulator power factor, thereby removing or reducing noise.
[0024]
Further, in the multilayer printed board 1 of the present embodiment, a relatively wide ground layer 22g can be arranged as a ground layer made of the above-described conductor pattern 22 when performing multilayer molding.
[0025]
Further, in the present embodiment, the multilayer printed board 1 includes a shield shielding section 70 formed by using the resin films 23 and 21 that form a board area near the noise conductor section 46. Further, since the multilayer printed board 1 uses the film 23 made of a thermoplastic resin as an insulating base material, the board itself can have flexibility, and the multilayer printed board 1 having flexibility can be provided. It is possible to do.
[0026]
Thereby, by bending the resin films 23 and 21 having flexibility, a shield cover of a member different from the conventional multilayer printed circuit board 1 can be mounted due to the relatively wide ground layer 22g. In addition, it is possible to form the shield shielding part 70 that shields noise intrusion and radiation.
[0027]
Furthermore, in the present embodiment, in the multilayer printed circuit board 1, the area where the shield shielding section 70 is to be formed in the substrate area near the noise conductor section 46 which is a path for guiding noise to the element layer 41 is shown in FIG. As described above, the resin films 23 and 21 are provided with the slits 70a for bending or rounding. This makes it easy to form the shield shield portion 70 by utilizing the flexibility of the multilayer printed board 1 without mounting a shield component such as a shield cover, which is a member separate from the multilayer printed board 1.
[0028]
Here, as shown in FIG. 3, the noise conductor portion 46 in which the shield portion 70 is disposed in the vicinity includes the element layer 41 functioning as a noise absorber and the conductor pattern 22 laminated outside the ground layer 22 g. It is desirable to provide a through hole 47 for electrically connecting the conductor pattern 22 and the element layer 41. A noise conductor part 46 for guiding noise to the element layer 41 as a noise absorber is connected to the conductor pattern 22 and the element layer 41 formed on both outer sides of the multilayer printed board 1 by through holes 47 penetrating the multilayer printed board 1. The connection can be made with the shortest conductive path. As a result, as a path for guiding noise to the element layer 41, the impedance of the path can be reduced.
[0029]
Further, in the present embodiment, as shown in FIGS. 1 and 3, as an electronic component that transmits unnecessary electric noise or radiated noise to the noise conductor portion 46, an electric signal or the like is transmitted from an external electronic device or the like to the multilayer printed circuit board 1. A connector section 80 for inputting / outputting a high-frequency signal is provided. Thus, the element layer 41 functioning as a noise absorber can be provided below and near the connector section 80 (specifically, the wiring terminal 80a of the connector section) which is an electronic component to be connected to the element layer. . As a result, since the element layer 41 can be arranged almost immediately near the wiring terminal 80a of the connector section 80 that is ideally arranged, the noise reduction effect can be further improved.
[0030]
In addition, as shown in FIGS. 1 and 2, it is desirable that a conduction terminal 70 b connected to the ground layer 22 g extends from the shield shielding portion 70. Thus, the shield shielding portion 70 in which the ground layer 22g is disposed relatively widely can be stably connected to the ground via the conduction terminal 70b, for example, to a metal case as a housing for housing the multilayer printed circuit board 1. Is possible.
[0031]
Therefore, as shown in FIGS. 1 and 3, the connector section 80 where unnecessary noise may be emitted or penetrated is covered with the shield shield section 70, so that the multilayer printed circuit board 1, that is, the electronic device radiates from the inside to the outside. It is possible to absorb or shield the generated electrical noise by the shield shielding unit 70, and the noise reduction effect can be efficiently improved.
[0032]
Next, a method for manufacturing the multilayer printed board 1 of the present invention, particularly a method for manufacturing the multilayer printed board 1 having the element layer 41 on the inner layer side of the plurality of laminated resin films 23 and 21 will be described with reference to FIG. Note that, in FIG. 4, a description will be given of a five-layered multilayer printed circuit board for convenience, in contrast to the four-layer printed circuit board 1 shown in FIG. Note that, as shown in FIG. 4, the thickness of the element layer 41 is substantially twice the thickness of the resin film 23, and the number of layers to be laminated according to the thickness of the element layer 41 and the resin film 23 is shown. May be appropriately determined.
[0033]
Note that a multi-layer printed circuit board as a product will be described as a multi-layer substrate 100 having various forms during the manufacturing process by distinguishing a work in a manufacturing process for manufacturing the product.
[0034]
In FIG. 4A, reference numeral 21 denotes a single side having a conductive pattern 22 formed by etching a conductive foil (copper foil having a thickness of 18 μm in this embodiment) adhered to one side of a resin film 23 as an insulating base material. It is a conductor pattern film. In this embodiment, a 75 μm thick thermoplastic resin film composed of 65 to 35% by weight of a polyetheretherketone resin and 35 to 65% by weight of a polyetherimide resin is used as the resin film 23.
[0035]
As shown in FIG. 4A, when the formation of the conductor pattern 22 is completed, next, as shown in FIG. 4B, a carbon dioxide laser is irradiated from the resin film 23 side to bring the conductor pattern 22 into contact with the bottom surface. A via hole 24 as a bottomed via hole is formed. The via hole is formed by adjusting the output of the carbon dioxide gas laser, the irradiation time, and the like so that a hole is not formed in the conductor pattern 22.
[0036]
An excimer laser or the like can be used for forming the via hole 24 in addition to the carbon dioxide gas laser. A via hole forming method such as drilling other than laser is also possible, but it is preferable to perform drilling with a laser beam because a hole with a fine diameter can be formed and the conductor pattern 22 is hardly damaged.
[0037]
When the formation of the via hole 24 is completed as shown in FIG. 4B, the conductive paste 50 as an electrical connection material is filled in the via hole 24 as shown in FIG. 4C. The conductive paste 50 has an average particle size of 5 μm and a specific surface area of 0.5 m. 2 / G of tin particles having an average particle size of 1 μm and a specific surface area of 1.2 m 2 / G of silver particles and 300 g of terpineol, an organic solvent, obtained by dissolving 6 g of ethylcellulose resin, and kneaded by a mixer to form a paste.
[0038]
Here, the ethyl cellulose resin is added to impart shape retention to the conductive paste 50, and an acrylic resin or the like may be employed as the shape retention imparting agent.
[0039]
The conductive paste 50 is printed and filled in the via hole 24 of the one-sided conductive pattern film 21 by a screen printing machine using a metal mask, and then terpineol is dried at 140 to 160 ° C. for about 30 minutes. In this embodiment, a screen printer is used to fill the conductive paste 50 into the via hole 24. However, another method using a dispenser or the like is also possible as long as the filling can be surely performed.
[0040]
Here, it is possible to use other than terpineol as the organic solvent added for forming the paste, but it is preferable to use an organic solvent having a boiling point of 150 to 300 ° C. In the case of an organic solvent having a boiling point of less than 150 ° C., a problem that the change of the viscosity of the conductive paste 50 with the passage of time becomes large easily occurs. On the other hand, an organic solvent having a boiling point exceeding 300 ° C. is not preferable because the time required for drying is long.
[0041]
In the present embodiment, the metal particles constituting the conductive paste 50 have an average particle size of 5 μm and a specific surface area of 0.5 m. 2 / G tin particles, average particle size 1 μm, specific surface area 1.2 m 2 / G of silver particles, these metal particles have an average particle size of 0.5 to 20 μm and a specific surface area of 0.1 to 1.5 m. 2 / G.
[0042]
The average particle size of the metal particles is less than 0.5 μm or the specific surface area is 1.5 m 2 / G, a large amount of an organic solvent is required to form a paste having a viscosity suitable for filling via holes. A conductive paste containing a large amount of an organic solvent requires a long time for drying. If drying is insufficient, a large amount of gas is generated by heating during interlayer connection. Decreases connection reliability.
[0043]
On the other hand, the average particle size of the metal particles exceeds 20 μm or the specific surface area is 0.1 m. 2 If the ratio is less than / g, it becomes difficult to fill the via holes 24, the metal particles are likely to be unevenly distributed, and it is difficult to form a conductive composition 51 made of a uniform alloy, which will be described later, even if heated. There is a problem that it is difficult to secure the property, which is not preferable.
[0044]
Before the conductive paste 50 is filled into the via hole 24, a portion of the conductive pattern 22 facing the via hole 24 may be thinly etched or reduced. According to this, via connection described later is performed more favorably.
[0045]
On the other hand, in FIG. 4 (d), reference numeral 31 denotes the formation of the conductor pattern 22 on the resin film 23 which is an insulating base material by the steps shown in FIGS. , A single-sided conductive pattern film in which via holes 24 are formed and conductive paste 50 is filled.
[0046]
When the via hole 24 shown in FIG. 4B is formed, the single-sided conductor pattern film 31 is formed with a laser processing to substantially match the outer shape of the element layer 41 at a position corresponding to the arrangement position of the incorporated element layer 41 described later. The through holes 35 having the same dimensions are formed. The dimensions of the through hole 35 are such that when the element layer 41 is inserted into the through hole 35, the clearance between the element layer 41 and the resin film 23 is 20 μm or more over the entire circumference of the element layer 41 and the resin film 23 Is preferably smaller than the thickness (75 μm in this example).
[0047]
The formation of the through hole 35 was performed by laser processing when forming the via hole 24. However, the through hole 35 may be formed by punching, router processing, or the like separately from the formation of the via hole 24.
[0048]
Here, as the resin film 23 of the single-sided conductor pattern film 31, in this embodiment, similarly to the resin film 23 of the single-sided conductor pattern film 21, 65 to 35% by weight of a polyetheretherketone resin and 35 to 65% of a polyetherimide resin are used. A 75-μm-thick thermoplastic resin film composed of% by weight is used.
[0049]
When the formation of the through-hole 35 in the single-sided conductor pattern film 31 and the filling and drying of the conductive paste 50 into the via holes 24 of the single-sided conductor pattern films 21 and 31 are completed, as shown in FIG. A plurality of films 21 and 31 (five in this embodiment) are laminated.
[0050]
At this time, the single-sided conductor pattern films 21 and 31 are laminated with the side on which the conductor pattern 22 is provided facing upward. That is, the single-sided conductor pattern films 21 and 31 are laminated such that the surface on which the conductor pattern 22 is formed and the surface on which the conductor pattern 22 is not formed face each other.
[0051]
Here, the single-sided conductive pattern film 31 provided with the through-hole 35 at the same position is formed so that the thickness of the space 36 formed by the through-hole 35 is substantially equal to or less than the thickness of an electric element 41 described later. A plurality of sheets (two sheets in this embodiment) are stacked adjacent to each other. In the present embodiment, since the thickness of the element layer 41 is 160 μm, two through holes 35 each having a size of 75 μm in the thickness direction are adjacent to each other so that the thickness of the space 36 is substantially equal to or less than this. (That is, so that the thickness of the space 36 becomes 150 μm).
[0052]
When the single-sided conductor pattern films 21 and 31 are laminated, a member having a function such as a resistor, a capacitor, a filter, or an IC is provided as an element layer 41 in a space 36 formed by the through hole 35. Or a material is inserted. It is preferable that the electrodes 42 are formed on both ends of the element layer 41 including the surfaces in the stacking direction of the single-sided conductor pattern films 21 and 31.
[0053]
Then, the conductive paste 50 is filled in the single-sided conductive pattern film 21 stacked above the space 36 in which the element layer 41 is inserted, at a position where the conductive pattern 22 and the electrode 42 can be electrically connected. Via holes 24 are arranged.
[0054]
After the single-sided conductor pattern films 21 and 31 are laminated as shown in FIG. 4 (e), pressure is applied from both upper and lower surfaces while heating with a vacuum heating press. In the present example, heating was performed at a temperature of 250 to 350 ° C. and pressure was applied at a pressure of 1 to 10 MPa for 10 to 20 minutes.
[0055]
As a result, as shown in FIG. 4F, the single-sided conductor film patterns 21, 31 and the heat sink 46 are bonded to each other. Since the resin films 23 are all formed of the same thermoplastic resin material, the insulating base material 39 is easily heat-sealed and integrated.
[0056]
Further, the conductive composition 51 integrated by sintering the conductive paste 50 in the via hole 24 makes the interlayer connection between the adjacent conductor patterns 22 and the connection between the electrode 42 of the element layer 41 and the conductor pattern 22. Then, a multilayer substrate 100 incorporating the element layer 41 is obtained. Here, the conductive composition 51 is an electrical connection material, and the via hole 24 and the conductive composition 51 constitute a via of the present embodiment.
[0057]
Here, the mechanism of interlayer connection of the conductor pattern 22 will be briefly described. The conductive paste 50 filled and dried in the via hole 24 is in a state where tin particles and silver particles are mixed. When the paste 50 is heated to 250 to 350 ° C., the melting point of the tin particles is 232 ° C., and the melting point of the silver particles is 961 ° C., so that the tin particles are melted and cover the outer periphery of the silver particles. Adheres to
[0058]
When heating is continued in this state, the molten tin starts to diffuse from the surface of the silver particles, forming an alloy of tin and silver (melting point: 480 ° C.). At this time, since a pressure of 1 to 10 MPa is applied to the conductive paste 50, the conductive composition 51 made of an alloy integrated by sintering is formed in the via hole 24 with the formation of the alloy of tin and silver. Is formed.
[0059]
When the conductive composition 51 is formed in the via hole 24, since the conductive composition 51 is pressurized, the conductive composition 51 is pressed against the surface of the conductive pattern 22 that forms the bottom of the via hole 24. As a result, the tin component in the conductive composition 51 and the copper component of the copper foil forming the conductor pattern 22 undergo solid phase diffusion to each other, and solid phase diffusion occurs at the interface between the conductive composition 51 and the conductor pattern 22. The layers are formed and electrically connected.
[0060]
The electrode 42 of the electric element 41 is formed by forming a tin plating layer or the like on the surface of a metal member such as copper or nickel, and is formed in the via hole 24 by a mechanism substantially similar to the above-described interlayer connection of the conductor pattern 22. The formed conductive composition 51 and the conductive pattern 22 via the solid phase diffusion layer formed at the interface between the conductive composition 51 and the conductive pattern 22 and at the interface between the conductive composition 51 and the electrode 42. Make an electrical connection.
[0061]
When the resin film 23 is heated while being pressed by the vacuum heating press, the elastic modulus of the resin film 23 is reduced to about 5 to 40 MPa. Therefore, the resin film 23 around the through hole 35 tends to be deformed so as to be pushed into the through hole 35. Further, the resin film 23 located in the film stacking direction of the through hole 35 also tends to be deformed so as to be extruded into the through hole 35. That is, the resin film 23 around the space 36 is extruded toward the space 36.
[0062]
Thereby, the element layer 41 is sealed by the insulating base material 39 integrated while the resin film 23 is deformed. In addition, it is preferable that the elastic modulus of the resin film 23 at the time of hot pressing is 1 to 1000 MPa. When the elastic modulus is larger than 1000 MPa, heat fusion between the resin films 23 is difficult, and the resin film 23 is hard to deform. On the other hand, if the elastic modulus is less than 1 MPa, the resin film easily flows under pressure, and it is difficult to form the multilayer substrate 100.
[0063]
Further, as described above, the through hole 35 formed in the resin film 23 has a clearance between the element layer 41 and the resin film 23 of 20 μm or more over the entire circumference of the element layer 41 and the thickness of the resin film 23 ( In this example, the size was set to be 75 μm or less. This is because when the clearance is less than 20 μm, it is difficult to insert the element layer 41 into the through hole 35, and when the clearance is larger than the thickness of the resin film 23, the electric element 41 is completely sealed even if the resin film 23 is deformed by hot pressing. This is because it is difficult to stop.
[0064]
Further, as described above, when the single-sided conductor pattern films 21 and 31 are laminated, the thickness of the space portion 36 (that is, the total thickness of the resin film 23 in which the through holes 35 are formed) is larger than the thickness of the element layer 41. The number of laminated single-sided conductor pattern films 31 having the through holes 35 was determined so as to be substantially equal to or less than the number.
[0065]
In the above-described manufacturing process, the step of forming the through hole 35 shown in FIG. 4D is the hole forming step in the present embodiment, and the step shown in FIG. The process and the base member forming process. The step of hot-pressing the laminate shown in FIG. 4E to form the multilayer substrate 100 shown in FIG. 4F is the bonding step in the present embodiment.
[0066]
According to the above-described manufacturing method and the configuration obtained by the manufacturing method, the built-in element layer 41 is positioned with respect to the insulating base material 39 to which the respective resin films 23 are securely bonded to each other, so that the conductive pattern 22 and the conductive pattern 22 are surely fixed. A multilayer substrate 100 that is electrically connected and securely sealed in the insulating base material 39 is obtained.
[0067]
(Second embodiment)
Hereinafter, other embodiments to which the present invention is applied will be described. In the following embodiments, the same or equivalent components as those of the first embodiment are denoted by the same reference numerals, and description thereof will not be repeated.
[0068]
In the second embodiment, as shown in FIG. 5, at the lead-out terminal 70a connected to the ground layer 22g in the shield shield 70 described in the first embodiment, the lead-out terminal 70a extending from the shield shield 70 is provided. Instead of the terminal 70a, the ground layer 22g in the shield shielding part 70 may be exposed and directly exposed. FIG. 5 is a perspective view showing a schematic configuration of the multilayer printed board according to the embodiment, and is an exploded perspective view showing an assembling relationship with a metal case as a housing for housing the multilayer printed board.
[0069]
Of the upper lid 300a and the lower case 300b constituting the metal case 300 shown in FIG. 5, for example, the lower case 300b is screwed to the multilayer printed circuit board 1 with screws or the like. The upper lid 300a can be grounded by the pattern of the ground layer 22g formed in the shield shielding part 70, and the same effect as in the first embodiment can be obtained.
[0070]
(Third embodiment)
In the third embodiment, a configuration in which a material layer different from the laminated resin film 23 described in the first embodiment is inserted into the resin film 23 in the element layer 41 as a dielectric, which functions as a noise absorber. Instead, as shown in FIG. 6E, the laminated resin film 23 is used as a dielectric. 6A to 6E are cross-sectional views illustrating a method of manufacturing a multilayer printed circuit board according to the embodiment in a schematic manufacturing process. FIGS. 6A to 6E illustrate states of the multilayer printed circuit board in the manufacturing process. FIG.
[0071]
As shown in FIG. 6E, a capacitor that functions as a noise absorber can be formed only by forming the pair of conductor patterns 22a and 22b at positions facing each other with the resin film 23 interposed therebetween.
[0072]
Hereinafter, features of a manufacturing method relating to the multilayer printed board 1 (the work in the manufacturing process, the multilayer board 100) according to the third embodiment will be described with reference to FIGS. 6A to 6E.
[0073]
6A to 6C correspond to FIGS. 4A to 4C described in the first embodiment, respectively, and thus description thereof is omitted. .
Next, as shown in FIG. 6D, a plurality of single-sided conductor pattern films 21, 21a and 21b (five in this embodiment) are laminated.
[0074]
At this time, the single-sided conductor pattern films 21, 21a, and 21b to be laminated are laminated with the side on which the conductor pattern 22 is provided on the upper side. That is, the single-sided conductor pattern films 21, 21a, and 21b are laminated such that the surface on which the conductor pattern 22 is formed and the surface on which the conductor pattern 22 is not formed face each other.
[0075]
Here, in the present embodiment, the single-sided conductor pattern film 21 is laminated on one side so that a pair of conductor patterns 22a and 22b are arranged to face each other on both sides of the single-layered single-sided conductor pattern film 21a. The conductor foils on the conductor pattern films 21a and 21b are respectively patterned.
[0076]
As described above, in the present embodiment, the resin film 23 is composed of the polyetheretherketone resin and the polyetherimide resin. The dielectric constant of the resin film 23 is 3.3. Therefore, by arranging the pair of conductor patterns 22a and 22b on both sides of the resin film 23 so as to face each other, it is possible to form a capacitor using the resin film 23 as a dielectric and using the pair of conductor patterns 22a and 22b as electrodes. it can.
[0077]
The capacitance of the capacitor can be adjusted by the area of the pair of conductor patterns 22a and 22b arranged opposite to each other and the thickness of the resin film 23 sandwiched between the pair of conductor patterns 22a and 22b. That is, as the area of the pair of conductor patterns 22a and 22b is increased, or as the thickness of the sandwiched resin film 23 is reduced, the capacitance of the capacitor is increased. Therefore, a capacitor having a desired capacitance can be formed by the pair of conductor patterns 22a and 22b and the resin film 23.
[0078]
Here, it is preferable that the thickness of the resin film 23 sandwiched between the pair of conductor patterns 22a and 22b is formed smaller than the thickness of the other resin films 23 forming the multilayer substrate 100. As described above, as the thickness of the resin film 23 sandwiched between the pair of conductor patterns 22a and 22b decreases, the capacitance of the capacitor with respect to the conductor patterns 22a and 22b having the same area increases. Therefore, by forming the capacitor using the resin film 23 which is thinner than the other resin films 23 forming the multilayer substrate 100, the adjustment width of the capacitance can be increased.
[0079]
The reason why the other resin film 23 for forming the multilayer substrate 100 should be formed thicker than the resin film 23 for forming the capacitor is as follows. That is, in the multilayer substrate 100 of the present embodiment, the conductor patterns 22, 22a, and 22b are formed and laminated on the plurality of resin films 23, and are adhered to the adjacent resin films 23 by plastic deformation of the resin films 23. . Therefore, when the thickness of the resin film 23 is small, the deformation of the resin film becomes insufficient, and it becomes impossible to obtain a sufficient adhesive strength.
[0080]
After the single-sided conductor pattern films 21, 21a, 21b are laminated as shown in FIG. 6 (d), pressure is applied while heating from above and below both sides using a vacuum heating press (not shown). In this embodiment, the pressure was increased to 1 to 10 MPa for 10 to 20 minutes while heating to a temperature of 250 to 350 ° C.
[0081]
As a result, as shown in FIG. 6E, the resin films 23 of the single-sided conductor film patterns 21, 21a, 21b are plastically deformed and adhered to each other. Since the resin films 23 are all formed of the same thermoplastic resin material, the insulating base material 39 is easily heat-sealed and integrated.
[0082]
Further, the conductive paste 50 in the via hole 24 is sintered to form the integrated conductive composition 51, and is further diffusion bonded to the adjacent conductive pattern 22. Thereby, interlayer connection between adjacent conductor patterns 21 is performed. Through these steps, a multilayer substrate 100 having a built-in capacitor 43 constituted by the pair of conductive patterns 22a and 22b and the resin film 23 is obtained.
[0083]
According to the above manufacturing process, when patterning the conductor pattern 22 from the conductor foil, the conductor patterns 22a and 22b for forming the capacitor 43 can be formed at the same time. Therefore, when forming the conductor patterns 22a and 22b to be the electrodes of the capacitor 43 corresponding to the element layer 41 of the first embodiment, no additional process is required. Furthermore, since the dielectric of the capacitor 43 uses the resin film 23 which is an insulating base material for forming the multilayer substrate 100, no additional configuration or method is required for obtaining the dielectric.
[0084]
Then, the stacked single-sided conductor pattern films 21, 21a, 21b are integrated by the heating / pressing process, thereby completing the formation of the capacitor 43. As described above, according to the present embodiment, the multilayer substrate 100 with the built-in capacitor 43 can be formed simply by aligning and disposing the pair of conductor patterns 22a and 22b on both sides of the resin film 23. .
[0085]
In the present embodiment, a conductor pattern 22a to be one electrode of the capacitor 43 is formed at a position separated from the mounting surface 60 of the electronic component 90 by one layer of the resin film 23, and the other conductor pattern 22b is It is provided at a position facing one conductive pattern 22a with only one layer of resin film 23 interposed therebetween. Thus, the capacitor 43 is provided below and near the electronic component 90 to which the capacitor 43 is to be connected, similarly to the element layer 41 described in the first embodiment.
[0086]
In particular, in the present embodiment, the electronic component 90 and the capacitor 43 are connected to the inside of the multilayer substrate 100 substantially only through the conductive composition 51. As described above, the conductive composition 51 is an alloy of tin and silver, and is filled in the via hole 24 having a diameter of 50 to 100 μm. For this reason, the conductivity of the conductive composition 51 is higher than that of the conductive pattern 22. For this reason, by connecting the electronic component 90 and the capacitor 43 substantially only through the conductive composition 51, it is possible to prevent an increase in the resistance value in a wiring path between the electronic component 90 and the capacitor 30. This can also improve the characteristics of the transmitted signal.
[0087]
In the first embodiment described above, the thickness of the resin film 23 forming the capacitor together with the pair of conductor patterns 22a and 22b is made smaller than the thickness of the other resin films 23, thereby adjusting the capacitance of the capacitor. Increased width. However, the same effect can be obtained by making the dielectric constant of a resin film for forming a capacitor higher than that of another resin film.
[0088]
In order to increase the dielectric constant of the resin film forming the capacitor, for example, a powder (filler) such as barium titanate, lead titanate, barium tungstate may be mixed only into the resin film forming the capacitor. When the dielectric constant of the resin film is increased to 4 or more in this way, a large-capacity capacitor can be formed as a capacitor built in the multilayer substrate.
[0089]
Thus, the only resin film that increases the dielectric constant is the resin film that functions as a dielectric of the capacitor. Then, by bonding a metal foil made of copper, iron, tungsten, nickel, cobalt, zinc, or lead on one or both sides of a resin film having a high dielectric constant, which has a higher resistance value than copper, a multilayer substrate having a built-in capacitor. Can be formed. When the metal foil adhered to the resin film is a metal foil having a low resistance value, such as copper, the metal foil is removed by, for example, an etching method or the like except for a region serving as a capacitor electrode and a region serving as a wiring. On the other hand, when a metal foil having a high resistance value is used, the metal foil is removed leaving only a region used as a capacitor electrode or a land for interlayer connection.
[0090]
Further, the type of the resin film itself may be changed, and only the resin film forming the capacitor may be formed of a thermoplastic resin having a higher dielectric constant than other resin films.
[Brief description of the drawings]
FIG. 1 is a perspective view showing a schematic configuration of a multilayer printed circuit board according to a first embodiment of the present invention.
FIG. 2 is a plan view showing a multilayer printed circuit board before bending a shield shielding part in FIG. 1;
FIG. 3 is a cross-sectional view showing a configuration around an element layer as a noise absorber in FIG. 1;
FIGS. 4A to 4G are cross-sectional views illustrating a method for manufacturing a multilayer printed circuit board according to the first embodiment in a schematic manufacturing process, wherein FIGS. It is sectional drawing which shows the state of a board | substrate.
FIG. 5 is a perspective view showing a schematic configuration of a multilayer printed board according to a second embodiment, and is an exploded perspective view showing an assembling relationship with a metal case as a housing for housing the multilayer printed board.
FIGS. 6A to 6E are cross-sectional views showing a method of manufacturing a multilayer printed circuit board according to the third embodiment in a schematic manufacturing process, and FIGS. 6A to 6E are multilayer printing in the manufacturing process. FIG. 3 is a schematic cross-sectional view showing a state of a substrate.
[Explanation of symbols]
1 multilayer printed circuit board
21, 31 Single-sided conductor pattern film
22 Conductor pattern
22g Ground layer
23 Film (resin film)
24 Via holes (bottomed via holes, part of vias)
35 Through hole
36 space
39 Insulating base material
41 Element layer (electric element)
42 electrodes
46 Noise conductor
47 Through Hole
50 Conductive paste (interlayer connection material)
51 Interlayer composition (conductive composition)
70 Shield shield
70a slit
70b Terminal for conduction
80 Connector
80a Wiring terminal
100 Multilayer substrate (during manufacturing)
300 metal case

Claims (6)

熱可塑性樹脂からなるフィルムの少なくとも片面上に導体パターンが形成された導体パターンフィルム、および前記導体パターンフィルムを含む樹脂フィルムを複数枚積層し、加熱しつつ加圧することで、前記樹脂フィルムを相互に接着して多層化成形される多層プリント基板において、
前記複数枚積層された樹脂フィルムの内層側に配置され、ノイズ吸収体として機能する素子層と、前記素子層の積層方向に形成され、前記導体パターンからなるグランド層と、前記素子層と電気的に接続されてノイズを導くノイズ導体部と、前記ノイズ導体部の近傍の基板領域を形成する前記複数積層された樹脂フィルムからなるシールド遮蔽部を備えていることを特徴とする多層プリント基板。
A conductor pattern film in which a conductor pattern is formed on at least one surface of a film made of a thermoplastic resin, and a plurality of resin films including the conductor pattern film are laminated and pressed while heating, so that the resin films are mutually bonded. In a multilayer printed circuit board that is bonded and multilayered,
An element layer disposed on the inner layer side of the plurality of laminated resin films and functioning as a noise absorber; a ground layer formed in the direction in which the element layers are laminated, and formed of the conductor pattern; A multi-layer printed circuit board, comprising: a noise conductor portion connected to the substrate for guiding noise; and a shield shielding portion made of the plurality of laminated resin films forming a substrate region near the noise conductor portion.
前記シールド遮蔽部は、前記複数積層された樹脂フィルムを折り曲げもしくは丸めるためのスリットが設けられていることを特徴とする請求項1に記載の多層プリント基板。2. The multilayer printed circuit board according to claim 1, wherein the shield shielding portion is provided with a slit for bending or rolling the plurality of laminated resin films. 3. 前記シールド遮蔽部には、前記グランド層に接続する導通用端子が延出していることを特徴とする請求項1または請求項2に記載の多層プリント基板。The multilayer printed circuit board according to claim 1, wherein a conduction terminal connected to the ground layer extends from the shield shielding portion. 請求項3に記載の多層プリント基板は、当該多層プリント基板を収容する筐体を構成する金属ケースを備え、
前記金属ケースは、前記多層プリント基板を挟み込むことで収容するとともに、前記導通用端子に電気的に接続することを特徴とする多層プリント基板。
The multilayer printed circuit board according to claim 3, further comprising a metal case forming a housing that houses the multilayer printed circuit board,
The multilayer printed circuit board, wherein the metal case is accommodated by sandwiching the multilayer printed circuit board, and is electrically connected to the conduction terminal.
前記ノイズ導体部は、前記素子層と前記グランド層の外側に積層された前記導体パターンと、前記導体パターンと前記素子層とに電気的に接続するスルーホールを備えていることを特徴とする請求項1から請求項4のいずれか一項に記載の多層プリント基板。The said noise conductor part is provided with the said conductor pattern laminated | stacked on the outer side of the said element layer and the said ground layer, and the through-hole electrically connected to the said conductor pattern and the said element layer, The claim The multilayer printed board according to any one of claims 1 to 4. 請求項1から請求項5のいずれか一項に記載の多層プリント基板の表面は、電子部品の実装面であり、
前記素子層は、前記素子層を接続すべき電子部品の下層かつ近傍に設けられていることを特徴とする多層プリント基板。
The surface of the multilayer printed circuit board according to any one of claims 1 to 5, wherein the surface is a mounting surface of an electronic component,
The multilayer printed circuit board, wherein the element layer is provided below and near an electronic component to which the element layer is to be connected.
JP2002270551A 2002-09-17 2002-09-17 Multilayer printed circuit board Expired - Fee Related JP3960178B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002270551A JP3960178B2 (en) 2002-09-17 2002-09-17 Multilayer printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002270551A JP3960178B2 (en) 2002-09-17 2002-09-17 Multilayer printed circuit board

Publications (2)

Publication Number Publication Date
JP2004111566A true JP2004111566A (en) 2004-04-08
JP3960178B2 JP3960178B2 (en) 2007-08-15

Family

ID=32268145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002270551A Expired - Fee Related JP3960178B2 (en) 2002-09-17 2002-09-17 Multilayer printed circuit board

Country Status (1)

Country Link
JP (1) JP3960178B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008527726A (en) * 2005-01-10 2008-07-24 リッテルフューズ,インコーポレイティド Electrostatic discharge protection for embedded components
JP2019009322A (en) * 2017-06-26 2019-01-17 株式会社リコー Circuit board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008527726A (en) * 2005-01-10 2008-07-24 リッテルフューズ,インコーポレイティド Electrostatic discharge protection for embedded components
JP2019009322A (en) * 2017-06-26 2019-01-17 株式会社リコー Circuit board

Also Published As

Publication number Publication date
JP3960178B2 (en) 2007-08-15

Similar Documents

Publication Publication Date Title
JP3969192B2 (en) Manufacturing method of multilayer wiring board
KR100688768B1 (en) Embedded chip print circuit board and method for fabricating the same
KR100488412B1 (en) Printed wiring board with embedded electric device and method for manufacturing printed wiring board with embedded electric device
US20080017409A1 (en) Multilayer board
KR100688769B1 (en) Embedded chip print circuit board and method for fabricating the same by means of plating
TWI305119B (en) Circuit board structure having capacitance array and embedded electronic component and method for fabricating the same
US7479013B2 (en) Printed board and manufacturing method thereof
JP3867593B2 (en) Printed circuit board manufacturing method and printed circuit board formed by the manufacturing method
JP6626697B2 (en) Wiring board and method of manufacturing the same
JP2003332749A (en) Passive device built-in substrate, its fabrication method, and material for building passive device built-in substrate
JPH1145955A (en) Device built-in multilayered printed circuit board and its manufacture
JP2003068923A (en) Semiconductor package, its manufacturing method and semiconductor device
JP3882540B2 (en) Printed circuit board manufacturing method and printed circuit board formed by the manufacturing method
US8139372B2 (en) Printed circuit board, method for manufacturing printed circuit board and electronic apparatus
CN101438634B (en) Electrical assembly
JP4051989B2 (en) Manufacturing method of multilayer wiring board
JP4069712B2 (en) Multilayer printed circuit board
JP5202878B2 (en) Wiring board
JP3960178B2 (en) Multilayer printed circuit board
JP2017157793A (en) Electronic component built-in substrate
WO2012140964A1 (en) Flexible multilayer substrate with built-in electronic components
JP2003347738A (en) Multilayer wiring board and method for its manufacture
JP2004172533A (en) Printed-board manufacturing method, and printed board formed by same method
JP4003587B2 (en) Multilayer printed circuit board and connection method thereof
JP4795860B2 (en) Capacitor, wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070507

R150 Certificate of patent or registration of utility model

Ref document number: 3960178

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130525

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140525

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees