JP2004110250A - 逐次データ処理装置、画像読取装置、画像形成装置、プログラム及び記憶媒体 - Google Patents
逐次データ処理装置、画像読取装置、画像形成装置、プログラム及び記憶媒体 Download PDFInfo
- Publication number
- JP2004110250A JP2004110250A JP2002269789A JP2002269789A JP2004110250A JP 2004110250 A JP2004110250 A JP 2004110250A JP 2002269789 A JP2002269789 A JP 2002269789A JP 2002269789 A JP2002269789 A JP 2002269789A JP 2004110250 A JP2004110250 A JP 2004110250A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- data
- sequential
- processor
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
【解決手段】所定の回数だけ並列演算を繰り返すとともに、この各並列演算では、参照可能な所定の方向(図4の右方向又は左方向)の隣接するPE51における少なくとも1つの演算結果を用いる。この並列演算を所定の回数だけ繰り返した結果、各PE51に並んだ1次元列データを所定の方向の最初(所定の方向が図4の右方向なら右端、左方向なら左端)のPE51から順次所定の回数だけ逐次処理した結果が、その最初のPE51から順次各PE51に得られるようにする。
【選択図】 図4
Description
【発明の属する技術分野】
本発明は、逐次データ処理装置、画像読取装置、画像形成装置、プログラム及び記憶媒体に関する。
【0002】
【従来の技術】
デジタル複写機などにおいて、大量の画像処理をリアルタイムに行なう場合には、ASIC(Application Specific Integrated Circuit)が用いられてきたが、近年は、SIMD(Single Instruction−stream Multiple Data−stream)型並列処理プロセッサによる処理によっても実現可能となってきた。画像処理の中でも、2値化処理、フィルタリング処理、階調処理などについては、SIMD型並列処理プロセッサを用いた並列処理が可能である。
【0003】
しかしながら、誤差拡散処理など、画素ごとに順番に処理を行って、処理済みの過去の結果が次の画素の処理に影響を与えるようなヒステリシスを持った逐次処理については、通常の並列演算による実行ができない不具合があった。
【0004】
そこで、SIMD型並列処理プロセッサとは別に、逐次処理用のASICを搭載して、並列処理可能な処理をSIMD型並列処理プロセッサで実行し、逐次処理は逐次処理専用のASICで実行するように分担する技術が提案されている(特許文献1〜4参照)。
【0005】
【特許文献1】
特開平9−282305号公報
【特許文献2】
特開2001−274993公報
【特許文献3】
特開平9−282305号公報
【特許文献4】
特開2002−108604公報
【0006】
【発明が解決しようとする課題】
しかしながら、特許文献1〜4に開示の技術では、逐次処理ごとに専用のASICを組み合わせる必要があり、全体の画像処理中に逐次処理の必要な割合が低い場合に、専用のASICを組み合わせることは装置のコスト増大を招く問題点があった。
【0007】
本発明の目的は、SIMD型並列処理プロセッサを用い、処理済みの過去の結果が次の画素の処理に影響を与えるようなヒステリシスを持った逐次処理についても、通常の並列演算による実行を可能とすることである。
【0008】
【課題を解決するための手段】
請求項1に記載の発明は、左右に複数並ぶ各PE(プロセッサ・エレメント)が、その隣接する少なくとも左右どちらか一方のPEのレジスタ値を参照できるSIMD型並列処理プロセッサと、前記参照可能な左右一方の隣接する前記PEにおける少なくとも1つの演算結果を用いて所定の回数だけ前記SIMD型並列処理プロセッサで並列演算を繰り返すことにより、前記各PEに並んだ1次元列データを、前記演算結果を用いたのが右側なら右側の端、左側なら左側の端の前記PEから順次所定の回数だけ逐次処理した結果が、その端のPEから順次前記各PEに得られるように処理する逐次処理手段と、を備えている逐次データ処理装置である。
【0009】
したがって、特別のハードウエアを併用しなくても、SIMD型並列処理プロセッサにより並列演算のほか逐次処理も実行することができる。
【0010】
請求項2に記載の発明は、請求項1に記載の逐次データ処理装置において、前記逐次処理手段は、2値画像データの黒を示す値のランレングスを前記逐次処理として求める。
【0011】
これは、例えば、前記逐次処理手段は、前記各PEで各画素の前記2値画像データの値が0であるときは、当該PEの所定のレジスタに0の値をセットし、前記2値画像データの値が0でないときは、当該PEの前記レジスタに右隣又は左隣の前記PEの所定のレジスタの値に1を加えた値をセットする演算を前記並列処理で実行する、請求項2に記載の逐次データ処理装置とすることができる(請求項4)。
【0012】
したがって、特別のハードウエアを併用しなくても、SIMD型並列処理プロセッサにより、ヒステリシスを持った逐次処理を伴なう、2値画像データの黒を示す値のランレングスを求める演算を行なうことができる。
【0013】
請求項3に記載の発明は、請求項1に記載の逐次データ処理装置において、前記逐次処理手段は、階調データの誤差拡散処理結果を前記逐次処理として求める。
【0014】
これは、例えば、前記逐次処理手段は、各画素の入力階調データをnビットとしたときに、前記各PEで前記入力階調データから右又は左2画素の2値化後の誤差を重みづけした値を引いた値が所定の閾値以上であるときは、当該PEの所定のレジスタに“2n−1”をセットし、そうでないときは、前記レジスタに0をセットする演算を前記並列処理で実行する、請求項2に記載の逐次データ処理装置とすることができる(請求項5)。
【0015】
したがって、特別のハードウエアを併用しなくても、SIMD型並列処理プロセッサにより、ヒステリシスを持った逐次処理を伴なう、階調データの誤差拡散処理の演算を行なうことができる。
【0016】
請求項6に記載の発明は、原稿の画像を読取るスキャナと、この読取った画像データに対して前記逐次処理を行なう請求項2〜5の何れかの一に記載の逐次データ処理装置と、を備えている画像読取装置である。
【0017】
したがって、画像データに様々な処理を行なう場合に、並列処理のほかにヒステリシスを持った逐次処理を含んでいるような場合にも、特別のハードウエアを併用しなくても、SIMD型並列処理プロセッサにより実行することができる。
【0018】
請求項7に記載の発明は、請求項6に記載の画像読取装置と、前記逐次データ処理装置で処理後のデータを用い、用紙上に画像の形成を行なうプリンタエンジンと、を備えている画像形成装置である。
【0019】
したがって、画像データに様々な処理を行なう場合に、並列処理のほかにヒステリシスを持った逐次処理を含んでいるような場合にも、特別のハードウエアを併用しなくても、SIMD型並列処理プロセッサにより実行することができる。
【0020】
請求項8に記載の発明は、左右に複数並ぶ各PE(プロセッサ・エレメント)が、その隣接する少なくとも左右どちらか一方のPEのレジスタ値を参照できるSIMD(Single Instruction−stream Multiple Data−stream)型並列処理プロセッサに対して、前記参照可能な左右一方の隣接する前記PEにおける少なくとも1つの演算結果を用いて所定の回数だけ前記SIMD型並列処理プロセッサで並列演算を繰り返すことにより、前記各PEに並んだ1次元列データを、前記演算結果を用いたのが右側なら右側の端、左側なら左側の端の前記PEから順次所定の回数だけ逐次処理した結果が、その端のPEから順次前記各PEに得られるように処理する逐次処理を実行させる、前記SIMD型並列処理プロセッサに読み取り可能なプログラムである。
【0021】
したがって、特別のハードウエアを併用しなくても、SIMD型並列処理プロセッサにより並列演算のほか逐次処理も実行することができる。
【0022】
請求項9に記載の発明は、請求項8に記載のプログラムを記憶している、記憶媒体である。
【0023】
したがって、記憶しているプログラムにより、特別のハードウエアを併用しなくても、SIMD型並列処理プロセッサにより並列演算のほか逐次処理も実行することができる。
【0024】
【発明の実施の形態】
本発明の一実施の形態について説明する。
【0025】
図1は、本発明の一実施の形態であるデジタル複写機1の概略構成を示すブロック図である。このデジタル複写機1は、原稿の画像を読取るスキャナ2と、この読取った画像データに様々な処理を施す画像処理装置3と、この処理後の画像データで用紙上に画像の形成を行なうプリンタエンジン4と、デジタル複写機1の全体を制御するマイクロコンピュータを備えた制御部5とを備えている。プリンタエンジン4の印刷方式は、電子写真方式のほか、インクジェット方式、昇華型熱転写方式、銀塩写真方式、直接感熱記録方式、溶融型熱転写方式など、様々な方式を適用することができる。
【0026】
画像処理装置3は、スキャナ2で読取った画像データに対して、2値化処理、フィルタリング処理、階調処理、誤差拡散処理など、様々な処理を行なうが、その処理の全部又は一部は、所定の制御プログラムに基づいて、SIMD(SingleInstruction−stream Multiple Data−stream)型並列処理プロセッサが実行する。
【0027】
図2は、このSIMD型並列処理プロセッサを用いた処理系のハードウエア構成を示すブロック図である。図2に示すように、この処理系は、各種演算を行い、各部を集中的に制御するSIMD型並列処理プロセッサ41と、本発明のプログラムを実施するSIMD型並列処理プロセッサ41で読取り可能な各種の制御プログラムや、各種の固定データを記憶していて、本発明の記憶媒体を実施するROM45(フラッシュメモリも含む)と、各種データを書き換え可能に記憶し、SIMD型並列処理プロセッサ41の作業エリアとなるRAM46と、I/Oポート47とが、バス48で接続されている。ROM45は、そのフラッシュメモリに記憶されている制御プログラムなどを、I/Oポート47を介し、図示しない外部装置からダウンロードして書き換えることが可能である。
【0028】
図3、図4は、SIMD型並列処理プロセッサ41の構成を示すブロック図である。図3に示すように、SIMD型並列処理プロセッサ41は、グローバルプロセッサ42を備えている。グローバルプロセッサ42は、図示しないプログラムRAMとデータRAMとを内蔵し、ROM45に格納されている制御プログラムを解読して、各種制御信号を生成する。この制御信号は内蔵する各種ブロックの制御以外にもレジスタファイル43、演算アレイ44に供給される。また、GP(グローバルプロセッサ)命令実行時は、SIMD型並列処理プロセッサ41が内蔵する後述の汎用レジスタ53、ALU(算術論理演算器)55等を使用して、各種演算処理、プログラム制御処理を行なう。
【0029】
レジスタファイル43は、PE(プロセッサ・エレメント)命令で処理されるデータを保持している。PE命令は、SIMDタイプの命令であり、レジスタファイル43に保持されている複数のデータに対して同時に同じ処理を行なう。このレジスタファイル43からのデータの読み出し、書き込みの制御は、グローバルプロセッサ42からの制御によって行なわれる。読み出されたデータは演算アレイ44に送られ、演算アレイ44での演算処理後にレジスタファイル43に書き込まれる。
【0030】
演算アレイ44は、PE命令の演算処理を行なう。処理の制御はすべてグローバルプロセッサ42から行なわれる。
【0031】
SIMD型並列処理プロセッサ41は1次元SIMD型並列処理プロセッサであり、複数のデータに対し、単一の命令を並列に実行させることができる。図4に示すように、レジスタファイル43は複数のPE(プロセッサ・エレメント)51からなる1次元PEアレイ52を備えている。
【0032】
グローバルプロセッサ42には、前述のように本プロセッサ41のプログラム格納用のプログラムRAMと、演算データ格納用のデータRAMに内蔵されている他、プログラムのアドレスを保持するプログラムカウンタ(PC)、演算処理のデータ格納のための汎用レジスタ、レジスタ退避、復帰時に退避先データRAMアドレスを保持するスタックポインタ(SP)、サブルーチンコール時にコール元のアドレスを保持するリンクレジスタ(LS)、同じくIRQ時とNMI時の分岐元アドレスを保持するLIレジスタ、LNレジスタ、プロセッサの状態を保持するプロセッサステータスレジスタ(P)が内蔵されている(いずれも図示せず)。
【0033】
グローバルプロセッサ42は、これらのレジスタと図示しない命令デコーダ、ALU(論理演算器)、メモリ制御回路、割り込み制御回路、外部I/O制御回路、GP演算制御回路を使用して、GP命令の実行を行なう。また、PE命令実行時は命令デコーダ、図示しないレジスタファイル制御回路、PE演算制御回路を使用して、レジスタファイル43の制御と演算アレイ44の制御を行なう。
【0034】
レジスタファイル43は256個のPE(プロセッサ・エレメント)51からなる1次元PEアレイ52を備えている。各PE51には、8ビットのレジスタ53が32本内蔵されている。各レジスタ53は、PE51ごとにR0,R1,R2,…,R31と呼ばれている。それぞれのレジスタ53は演算アレイ44に対して1つの読み出しポートと1つの書き込みポートを備えており、8ビットのリード/ライト兼用のバスで演算アレイ44からアクセスされる。32本のレジスタ53の内、24本(R0〜R23)はプロセッサ41の外部からアクセス可能であり、外部からクロックとアドレス、リード/ライト制御を入力することで、任意のレジスタ53に読み書きすることできる。残りの8本(R24〜R31)のレジスタ53はPE演算の一時的な演算データ保存用として使用されるが、グローバルプロセッサ42のデータRAMのデータを書き込むこともできる。グローバルプロセッサ42からのライト制御と演算アレイ44の条件レジスタ(Tレジスタ)58の条件により、レジスタファイル43に内蔵される8本(R24〜R31)のレジスタ53にグローバルプロセッサ42のデータRAMのデータを、条件が成立している複数のPE51に同時に書き込みが可能である。また、データRAMは64ビットの出力ポートを持つため、1つのPE51に対しても8本のレジスタ(R24〜R31)に同時に64ビットの書き込みが可能である。
【0035】
演算アレイ44は16ビットALU55と、16ビットAレジスタ56、Fレジスタ57を内蔵している。さらに、条件選択59を内蔵している。PE命令による演算はレジスタファイル43から読み出されたデータもしくはグローバルプロセッサ42から与えられたデータをALU55の片側の入力として、もう片側にはAレジスタ56の内容を入力として結果をAレジスタ56に格納する。したがって、AレジスタとR0〜R31レジスタ53又はグローバルプロセッサ42から与えられたデ一タとの演算がおこなわれることとなる。レジスタファイル43の8ビットのデータは演算アレイ44との接続部に配置されている図示しないシフト&拡張回路により任意ビットを左シフトしてALU55に入力する。
【0036】
各レジスタ53は図示しないアドレスバス及びデータバスで接続されており、処理を規定する命令コード、処理の対象となるデータを格納する。レジスタ53の内容はALU55に入力され、演算処理結果はAレジスタ56に格納される。結果をPE51の外部に取出すために、Fレジスタ57に一旦退避させる。Fレジスタ57の内容を取出すことにより、対象データに対する処理結果が得られる。命令コードは各PE51に同一内容で与え、処理の対象データをPE51ごとに異なる状態で与え、各PE51は隣接するPE51のレジスタ53の保持しているデータの内容をマルチプレクサ54において参照することで、演算結果は並列処理され、各Aレジスタ56に出力される。
【0037】
このようなSIMD型並列処理プロセッサ41がROM45に格納されている制御プログラムに従い、RAM46を作業エリアとして動作することにより、以下のような処理を実行する。
【0038】
すなわち、この制御制御プログラムは、SIMD型並列処理プロセッサ41上で、逐次処理を、並列処理を複数回繰り返すことで実現する。
【0039】
具体的には、SIMD型並列処理プロセッサ41は、各PE51は隣接するPE51のレジスタ53の保持しているデータの内容をマルチプレクサ54において参照することができるので、このSIMD型並列処理プロセッサ41が、各PE51が隣接する右側のPE51、左側のPE51又は左右両側のPE51を参照できる構成であれば、以下のような逐次処理により逐次処理手段を実行可能である。
【0040】
すなわち、所定の回数だけ並列演算を繰り返すとともに、この各並列演算では、参照可能な所定の方向(図4の右方向又は左方向)の隣接するPE51における少なくとも1つの演算結果を用いる。この並列演算を所定の回数だけ繰り返した結果、各PE51に並んだ1次元列データを所定の方向の最初(所定の方向が図4の右方向なら右端、左方向なら左端)のPE51から順次所定の回数だけ逐次処理した結果が、その最初のPE51から順次各PE51に得られるようにする。
【0041】
このように、各PE51での処理では、所定の方向の参照可能な隣接PE51のレジスタ53にある1回前の並列演算の処理結果を参照するので、各並列演算の度に、所定の方向の最初のPE51から順次逐次処理結果が確定していく。一度逐次処理結果が確定したものは、その後の並列演算においても、その処理結果は変わらない。
【0042】
以下では、かかる処理を用いた画像処理装置2における処理の例として、黒ラン長の算出と、誤差拡散処理について説明する。
【0043】
[黒ラン長の算出について]
SIMD型並列処理プロセッサ41上で、スキャナ2で読取った画像データを対象に、グレー画像を2値化して(並列演算)黒ラン長を計数する。黒ラン長とは、2値画像データの黒を示す値のランレングスである。
【0044】
入力グレー画像(たとえば256階調濃度値)の画素値をXijとする。i,jは画素の2次元座標値とする。
【0045】
そして、所定の閾値thrとの比較により単純な2値化処理を行なう。すなわち、その2値化結果をYijとすると、
である。
【0046】
この2値化処理部分は、画素ごとに、すなわち、PE51ごとに並列に演算可能であり、通常のSIMD型並列処理プロセッサの並列演算命令を用いてプログラムすることができる。
【0047】
次に、上記2値化結果のYijに対して、ライン順次に各ラインにおいて1次元方向に1の連続する長さ(以下1を黒、0を白とし、黒を示す1の連続を黒ランと呼ぶ)、すなわち黒ランの長さ(ランレングス)を求める。この部分は並列演算で一度に求めることができず、逐次処理が必要な部分である。
【0048】
この処理は、以下のように特定の方向(図4における右側又は左側)のPE51の演算結果を参照しつつ、並列演算を繰り返すことで実行される。
【0049】
図5に、この処理における各並列演算の後のレジスタ53の値を示す。
【0050】
入力2値化データYijの1ライン分の値が、図5(a)のレジスタ53(R1)にセットされる。図5(b)のレジスタ53(R2)には、黒ラン長(1の値のランレングス)のカウント値が出力される。図5(b)には、並列演算の繰返しごとの値の変化を上から下へ並べて示している。図5(a),(b)では、並列する9個のPE51の横一列のレジスタ53がそれぞれ示されている。レジスタR2の初期値はすべて0とする。この例では、各PE51は左側のPE51の値を参照するものとし、一番左のPE51から参照される左隣(存在しない)のレジスタ値は0になるものとする。並列演算の繰り返しの所定の回数はPE51の数と同じ9回とする。図5において、“*”は逐次処理結果の確定したPE51を示す。
【0051】
9回の並列演算の後におけるレジスタR2の各値は、図5(b)に上から順に示すとおりである。1回の並列演算ごとに図5の左端のPE51から順に逐次処理結果が確定する。そして、図5(b)の最下段に示すように、2つの黒ランの長さが、レジスタR2で0に囲まれた数字列の最後の値として求まる(この例では、黒ラン長3,2のものが1つずつである)。
【0052】
図6は、各PE51における演算を説明するフローチャートである。すなわち、各PE51において、レジスタR1の値が0であるときは(ステップS1のY)、当該PE51のレジスタR2に0の値をセットする(ステップS2)。レジスタR1の値が0でないときは(ステップS1のN)、当該PE51のレジスタR2に左隣のPE51のレジスタR2の値に1を加えた値をセットする(ステップS3)。図5の例では、以上の演算を各PE51で実行する並列処理を繰り返している。
【0053】
[誤差拡散処理について]
誤差拡散処理とは、階調データを2値化し、2値で擬似的に中間調を表現する処理であり、2値化済みの注目画素の複数の近傍画素の2値化後の誤差に重みづけを行い、注目画素の値からこの誤差を減算して注目画素の2値化を行なう。
【0054】
たとえば図4に示すように、注目画素の左隣およびその左隣の2値化済みの2つの近傍画素の2値化後の誤差に重みづけを行い、注目画素の値からこの誤差を引き注目画素の2値化を行なう。
【0055】
すなわち、
入力階調データ(nビット)をf(I)、誤差拡散処理結果2値出力データ(0又は“2n−1”)をg(I)とすると、
ここで、
thresh:2値化のしきい値
2値化時の誤差:E(I)=g(I)−f(I)
誤差伝播後の入力階調データ:f’(I)
=f(I)−E(I−1)*(5/8)−E(I−2)*(3/8)
である。
【0056】
図7は、この場合の誤差拡散マトリックス61、すなわち、注目画素の2値化時に過去の2値化済みの画素での2値化時の誤差を伝播させる際の重み係数である。
【0057】
図8は、かかる場合の処理をSIMD型並列処理プロセッサ41で行なうときの、前述のレジスタR1の値(a)、レジスタR2の変化(b)を黒ラン長の算出の場合と同様に示している。
【0058】
入力階調データ(ここでは3bit階調データとする)がレジスタR1にセットされ、レジスタR2には誤差拡散2値化処理結果が出力される。なお、レジスタR2の初期値はすべて0とする。また、一番左のPE51から参照される左隣(存在しない)のレジスタ値は0になるものとする。誤差拡散は、本例では、図7に示すように、注目画素62の左隣及びその左隣の2値化済みの2つの近傍画素63,64の2値化後の誤差に重みづけを行い、注目画素62の値からこの誤差を引いた後、注目画素62の2値化を行なう。かかる処理を左端の画素から順次行なっていく。2値化の閾値threshは、この例では4とする。ここでも、PE51の数を9、並列演算の繰り返しの所定の回数はPE51の数と同じ9回とする。“*”は逐次処理結果の確定したPE51を示す。
【0059】
9回の並列演算の後、全PEの入力階調データに対する誤差拡散2値化処理結果が、図8(b)の最下欄のレジスタR2に示すように求まる。
【0060】
図9は、各PE51における演算を説明するフローチャートである。すなわち、各PE51において、レジスタR1にある入力階調データから左2画素の2値化後の誤差を重みづけした値を引いた値が閾値thresh以上であるときは(ステップS11のY)、レジスタR2に“2n−1”をセットし(ステップS12)、そうでないときは(ステップS11のN)、レジスタR2に0をセットする(ステップS13)。
【0061】
【発明の効果】
請求項1,8,9に記載の発明は、特別のハードウエアを併用しなくても、SIMD型並列処理プロセッサにより並列演算のほか逐次処理も実行することができる。
【0062】
請求項2,4に記載の発明は、請求項1に記載の発明において、特別のハードウエアを併用しなくても、SIMD型並列処理プロセッサにより、ヒステリシスを持った逐次処理を伴なう、2値画像データの黒を示す値のランレングスを求める演算を行なうことができる。
【0063】
請求項3,5に記載の発明は、請求項1に記載の発明において、特別のハードウエアを併用しなくても、SIMD型並列処理プロセッサにより、ヒステリシスを持った逐次処理を伴なう、階調データの誤差拡散処理の演算を行なうことができる。
【0064】
請求項6,7に記載の発明は、画像データに様々な処理を行なう場合に、並列処理のほかにヒステリシスを持った逐次処理を含んでいるような場合にも、特別のハードウエアを併用しなくても、SIMD型並列処理プロセッサにより実行することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態であるデジタル複写機の概略構成を示すブロック図である。
【図2】SIMD型並列処理プロセッサを用いた処理系のハードウエア構成を示すブロック図である。
【図3】SIMD型並列処理プロセッサの概略構成を示すブロック図である。
【図4】SIMD型並列処理プロセッサの詳細な構成を示すブロック図である。
【図5】SIMD型並列処理プロセッサを用いた黒ラン長の演算の説明図である。
【図6】黒ラン長の演算における各PEの演算を説明するフローチャートである。
【図7】誤差拡散マトリックスの説明図である。
【図8】SIMD型並列処理プロセッサを用いた誤差拡散処理の演算の説明図である。
【図9】誤差拡散処理の演算における各PEの演算を説明するフローチャートである。
【符号の説明】
1 画像形成装置、画像読取装置
2 スキャナ
4 プリンタエンジン
41 SIMD型並列処理プロセッサ
51 PE(プロセッサ・エレメント)
Claims (9)
- 左右に複数並ぶ各PE(プロセッサ・エレメント)が、その隣接する少なくとも左右どちらか一方のPEのレジスタ値を参照できるSIMD(Single Instruction−stream Multiple Data−stream)型並列処理プロセッサと、
前記参照可能な左右一方の隣接する前記PEにおける少なくとも1つの演算結果を用いて所定の回数だけ前記SIMD型並列処理プロセッサで並列演算を繰り返すことにより、前記各PEに並んだ1次元列データを、前記演算結果を用いたのが右側なら右側の端、左側なら左側の端の前記PEから順次所定の回数だけ逐次処理した結果が、その端のPEから順次前記各PEに得られるように処理する逐次処理手段と、
を備えている逐次データ処理装置。 - 前記逐次処理手段は、2値画像データの黒を示す値のランレングスを前記逐次処理として求める、請求項1に記載の逐次データ処理装置。
- 前記逐次処理手段は、階調データの誤差拡散処理結果を前記逐次処理として求める、請求項1に記載の逐次データ処理装置。
- 前記逐次処理手段は、前記各PEで各画素の前記2値画像データの値が0であるときは、当該PEの所定のレジスタに0の値をセットし、前記2値画像データの値が0でないときは、当該PEの前記レジスタに右隣又は左隣の前記PEの所定のレジスタの値に1を加えた値をセットする演算を前記並列処理で実行する、請求項2に記載の逐次データ処理装置。
- 前記逐次処理手段は、各画素の入力階調データをnビットとしたときに、前記各PEで前記入力階調データから右又は左2画素の2値化後の誤差を重みづけした値を引いた値が所定の閾値以上であるときは、当該PEの所定のレジスタに“2n−1”をセットし、そうでないときは、前記レジスタに0をセットする演算を前記並列処理で実行する、請求項2に記載の逐次データ処理装置。
- 原稿の画像を読取るスキャナと、
この読取った画像データに対して前記逐次処理を行なう請求項2〜5の何れかの一に記載の逐次データ処理装置と、
を備えている画像読取装置。 - 請求項6に記載の画像読取装置と、
前記逐次データ処理装置で処理後のデータを用い、用紙上に画像の形成を行なうプリンタエンジンと、
を備えている画像形成装置。 - 左右に複数並ぶ各PE(プロセッサ・エレメント)が、その隣接する少なくとも左右どちらか一方のPEのレジスタ値を参照できるSIMD(Single Instruction−stream Multiple Data−stream)型並列処理プロセッサに対して、前記参照可能な左右一方の隣接する前記PEにおける少なくとも1つの演算結果を用いて所定の回数だけ前記SIMD型並列処理プロセッサで並列演算を繰り返すことにより、前記各PEに並んだ1次元列データを、前記演算結果を用いたのが右側なら右側の端、左側なら左側の端の前記PEから順次所定の回数だけ逐次処理した結果が、その端のPEから順次前記各PEに得られるように処理する逐次処理を実行させる、前記SIMD型並列処理プロセッサに読み取り可能なプログラム。
- 請求項8に記載のプログラムを記憶している、記憶媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002269789A JP2004110250A (ja) | 2002-09-17 | 2002-09-17 | 逐次データ処理装置、画像読取装置、画像形成装置、プログラム及び記憶媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002269789A JP2004110250A (ja) | 2002-09-17 | 2002-09-17 | 逐次データ処理装置、画像読取装置、画像形成装置、プログラム及び記憶媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004110250A true JP2004110250A (ja) | 2004-04-08 |
JP2004110250A5 JP2004110250A5 (ja) | 2006-03-09 |
Family
ID=32267614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002269789A Pending JP2004110250A (ja) | 2002-09-17 | 2002-09-17 | 逐次データ処理装置、画像読取装置、画像形成装置、プログラム及び記憶媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004110250A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7599081B2 (en) | 2004-12-13 | 2009-10-06 | Ricoh Company, Ltd. | Detecting and protecting a copy guarded document |
US8145000B2 (en) | 2007-10-29 | 2012-03-27 | Kabushiki Kaisha Toshiba | Image data compressing method and image data compressing apparatus |
-
2002
- 2002-09-17 JP JP2002269789A patent/JP2004110250A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7599081B2 (en) | 2004-12-13 | 2009-10-06 | Ricoh Company, Ltd. | Detecting and protecting a copy guarded document |
US8145000B2 (en) | 2007-10-29 | 2012-03-27 | Kabushiki Kaisha Toshiba | Image data compressing method and image data compressing apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7191310B2 (en) | Parallel processor and image processing apparatus adapted for nonlinear processing through selection via processor element numbers | |
JP2008071130A (ja) | Simd型マイクロプロセッサ | |
JP2018022339A (ja) | 演算処理装置及び演算処理装置の制御方法 | |
EP1143696B1 (en) | Image processing apparatus, image processing circuit, and image processing method | |
JP3955741B2 (ja) | ソート機能を有するsimd型マイクロプロセッサ | |
US11586442B2 (en) | System and method for convolving image with sparse kernels | |
JP2004056266A (ja) | 像域分離装置、画像処理装置、画像形成装置、プログラム及び記憶媒体 | |
US8135229B1 (en) | Image processing method and device | |
JPH0366873B2 (ja) | ||
JP2017027314A (ja) | 並列演算装置、画像処理装置及び並列演算方法 | |
JP2004110250A (ja) | 逐次データ処理装置、画像読取装置、画像形成装置、プログラム及び記憶媒体 | |
US7647368B2 (en) | Data processing apparatus and method for performing data processing operations on floating point data elements | |
JPH05242238A (ja) | 所与の拡大率によって画像を拡大する方法及び装置 | |
JP3969580B2 (ja) | データ処理装置、画像処理装置、画像形成装置、プログラム及び記憶媒体 | |
US6940619B1 (en) | Polynomial based multi-level screening | |
JP4346039B2 (ja) | データ処理装置 | |
US6781717B1 (en) | Threshold screening using range reduction | |
JP4482356B2 (ja) | Simdプロセッサを用いた画像処理方法及び画像処理装置 | |
JP4442905B2 (ja) | 画像データの処理方法 | |
JP3971543B2 (ja) | Simd型プロセッサ | |
JP3742745B2 (ja) | 演算処理装置 | |
JP4238529B2 (ja) | 画像処理装置 | |
JP2008017044A (ja) | 画像処理装置、画像形成装置およびプログラム | |
JP4294190B2 (ja) | 並列プロセッサ及びそれを用いた画像処理装置 | |
JP2004165766A (ja) | 画像処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041007 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050209 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050609 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070522 |