JP2004104032A - Laminated structure for metal wiring and method of forming the same - Google Patents

Laminated structure for metal wiring and method of forming the same Download PDF

Info

Publication number
JP2004104032A
JP2004104032A JP2002267268A JP2002267268A JP2004104032A JP 2004104032 A JP2004104032 A JP 2004104032A JP 2002267268 A JP2002267268 A JP 2002267268A JP 2002267268 A JP2002267268 A JP 2002267268A JP 2004104032 A JP2004104032 A JP 2004104032A
Authority
JP
Japan
Prior art keywords
copper layer
layer
copper
forming
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002267268A
Other languages
Japanese (ja)
Other versions
JP4626795B2 (en
Inventor
Toru Hara
原 徹
Masateru Kado
門 昌輝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced LCD Technologies Development Center Co Ltd
Original Assignee
Advanced LCD Technologies Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced LCD Technologies Development Center Co Ltd filed Critical Advanced LCD Technologies Development Center Co Ltd
Priority to JP2002267268A priority Critical patent/JP4626795B2/en
Publication of JP2004104032A publication Critical patent/JP2004104032A/en
Application granted granted Critical
Publication of JP4626795B2 publication Critical patent/JP4626795B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a laminated structure for metal wiring including a copper layer which is formed on a barrier layer and has relaxed internal stress, and a method of forming the same. <P>SOLUTION: The laminated structure for metal wiring includes a substrate, the barrier layer formed directly or indirectly on the substrate for preventing copper from being diffused over the substrate, and the copper layer mainly composed of copper as a base layer of a copper layer for wiring, and the barrier layer contains at least either TaSiN or WSiN. The method of forming the laminated structure for metal wiring includes a barrier layer formation step for forming the barrier layer containing at least either TaSiN or WSiN for preventing copper from being diffused over the substrate directly or indirectly on the substrate, and a copper layer formation step for forming the copper layer mainly composed of copper as the base layer of the copper layer for wiring. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、金属配線のための積層構造及びその形成方法に関し、さらに詳しくは、大規模集積回路装置(以下「LSI」という。)、液晶表示装置(以下「LCD」という。)等の配線用銅層の下地層として用いられる銅層を含む積層構造及びその形成方法に関する。
【0002】
【従来の技術】
現在、LSI、LCD等に広く用いられている金属配線のための積層構造として、電解メッキ技術により形成された配線用銅層のための下地層と、素子又は回路の基板への銅の拡散を防止するためのTa又はTaN等を含むバリア層とを含む積層構造がある。
【0003】
このような積層構造を含む典型的な銅配線構造(例えば、特許文献1を参照。)について、図5を参照して説明する。
【0004】
【特許文献1】
特開2002−105687号公報(第3〜4頁、図8)
【0005】
図5を参照するに、シリコン基板28上に、SiO層30と、バリア層32と、銅層34と、配線用銅層36とが形成されている。
【0006】
SiO層30は絶縁層として用いられている。バリア層32は、TaNを含み、シリコン基板28への銅の拡散を防止するために用いられている。銅層34は、配線用銅層36の下地層(以下「銅シード層」という。)をなす。配線用銅層36は銅層34上に電解メッキされている。SiO層30の一部を除去して形成されたコンタクトホール38は、シリコン基板28と配線用銅層36との電気的接続のためにある。
【0007】
【発明が解決しようとする課題】
ところで、バリア層32上に形成された銅層34は内部応力を有する。この内部応力は、銅層34の厚さの増大に伴って大きくなり、銅層34の亀裂発生、付着力低下、剥離発生等の機械的損傷を誘発する。
【0008】
このような内部応力を有する銅層34上に形成された配線用銅層36に、銅層34の亀裂発生等により、亀裂発生、付着力低下、剥離発生等の機械的損傷が生じる。
【0009】
また、銅層34及び配線用銅層36についての内部応力及び機械的損傷は、配線用銅層36の電気的特性、特に、比抵抗を増加させる。
【0010】
本発明の目的は、バリア層上に形成された銅層であって内部応力が緩和された銅層を含む、金属配線のための積層構造及びその形成方法を提供することにある。
【0011】
【課題を解決する解決手段、作用及び効果】
本発明に係る、金属配線のための積層構造は、基板と、該基板上に直接又は間接的に形成された、前記基板への銅の拡散を防止するためのバリア層と、該バリア層上に形成された、配線用銅層の下地層としての銅層であって銅を主成分とする銅層とを含み、前記バリア層はTaSiN及びWSiNの少なくとも一方を含む。
【0012】
本発明によれば、バリア層の組成について、TaSiN及びWSiNの少なくとも一方を含むものとした結果、バリア層上に形成された銅層の内部応力を比較的小さなものとすることができる。
【0013】
これにより、バリア層上に形成された下地銅層の亀裂発生、付着力低下、剥離発生等の機械的損傷を防止することができる。下地銅層上に形成された配線用銅層の亀裂発生、付着力低下、剥離発生等の機械的損傷も、また、防止することができる。さらに、配線用銅層の電気的特性、特に、比抵抗の増加を防止することができる。
【0014】
好ましくは、前記TaSiNは0.01〜0.1の範囲内にある組成割合のSiを含む。あるいは、前記WSiNは0.03〜0.25の範囲内にある組成割合のSiを含み、または、0.15〜0.25の範囲内にある組成割合のNを含む。これにより、内部応力の緩和の効果をより増大させることができる。
【0015】
本発明に係る、金属配線のための積層構造の形成方法は、基板上に直接又は間接的に、該基板への銅の拡散を防止するためのTaSiN及びWSiNの少なくとも一方を含むバリア層を形成するバリア層形成ステップと、前記バリア層上に、配線用銅層の下地層としての銅層であって銅を主成分とする銅層を形成する銅層形成ステップとを含む。
【0016】
本発明に係る方法に従って、前記積層構造を形成することができる。
【0017】
金属配線のための積層構造の形成方法は、さらに、前記銅層の形成後、該銅層に凝集が生じるように前記銅層を加熱する熱処理ステップ、例えば前記銅層を250℃以上で加熱することを含むものとすることができる。これにより、内部応力をより一層緩和することができる。
【0018】
金属配線のための積層構造の形成方法は、さらに、前記銅層上に、銅を主成分とする他の銅層を形成する第2の銅層形成ステップと、前記他の銅層の形成後、該他の銅層に凝集が生じるように前記他の銅層を加熱する第2の熱処理ステップとを含ものとすることができる。また、前記第2の銅層形成ステップと前記第2の熱処理ステップとを繰り返してもよい。
【0019】
前記第2の銅層形成ステップは、20nm以下の厚さ寸法を有する銅層を物理的堆積法によって形成することを含み、前記第2の熱処理ステップは、前記銅層を250℃以上で加熱することを含むものとすることができる。
【0020】
金属配線のための積層構造の形成方法は、さらに、前記銅層上に、銅を主成分とする他の銅層を形成する第2の銅層形成ステップを繰り返すことを含み、前記第2の銅層形成ステップは、化学的堆積法又は物理的堆積法によって銅層の一部を形成し、250℃以上で加熱した後、前記銅層の残りを形成することを含むものとすることができる。
【0021】
前記バリア層形成ステップは、Ta及びSiを含む合金材であって該合金材が0.02〜0.15の範囲内にある組成割合のSiを含む合金材を用いて、反応性スパッタリング法により、TaSiNからなるバリア層であって該TaSiNが0.02〜0.1の範囲内にある組成割合のSiを含むバリア層を形成することを含むものとすることができる。
【0022】
あるいは、前記バリア層形成ステップは、W及びSiを含む合金材であって該合金材が0.05〜0.4の範囲内にある組成割合のSiを含む合金材を用いて、反応性スパッタリング法により、WSiNからなるバリア層であって該WSiNが0.03〜0.25の範囲内にある組成割合のSiを含むバリア層を形成することを含むものとすることができる。
【0023】
前記銅層形成ステップは、前記銅層を無電解メッキ、または、化学的堆積法によって形成することを含むものとすることができる。
【0024】
金属配線のための積層構造の形成方法は、さらに、前記銅層に配線用銅層を形成するステップを含むものとすることができる。
【0025】
本発明に係る、金属配線のための他の積層構造は、基板と、該基板上に直接又は間接的に形成された、前記基板への銅の拡散を防止するためのバリア層と、該バリア層上に形成された、配線用銅層の下地層としての、銅を主成分とする銅層であって凝集された領域を有する銅層とを含む。
【0026】
本発明によれば、銅層中の凝集された領域は、銅層の内部応力を緩和する作用をなす。
【0027】
このことから、凝集された領域を有する銅層の亀裂発生、付着力低下、剥離発生等の機械的損傷を防止することができる。下地銅層上に形成された配線用銅層の亀裂発生、付着力低下、剥離発生等の機械的損傷も、また、防止することができる。さらに、配線用銅層の電気的特性、特に、比抵抗の増加を防止することができる。
【0028】
前記凝集領域は、前記銅層と前記バリア層との境界に沿って形成されていてもよいし、あるいは前記銅層のほぼ全部を占めていてもよい。
【0029】
本発明に係る、金属配線のための積層構造の他の形成方法は、基板上に直接又は間接的に、該基板への銅の拡散を防止するためのバリア層を形成するバリア層形成ステップと、前記バリア層上に、配線用銅層の下地層としての銅層であって銅を主成分とする銅層を形成する銅層形成ステップと、前記銅層に凝集が生じるように前記銅層を加熱する熱処理ステップとを含む。
【0030】
本発明によれば、銅層に凝集領域を生じさせることにより、内部応力の比較的小さい銅層を有する、金属配線のための積層構造を形成することができる。
【0031】
前記熱処理ステップは、前記銅層と前記バリア層との境界に沿って凝集が生じるように、または、前記銅層のほぼ全部に凝集が生じるように前記銅層を加熱すること、例えば前記銅層を250℃以上で加熱することを含むものとすることができる。これにより、内部応力をより一層緩和することができる。
【0032】
前記金属配線のための積層構造の他の形成方法は、さらに、前記銅層上に、銅を主成分とする他の銅層を形成する第2の銅層形成ステップと、前記他の銅層の形成後、該他の銅層に凝集が生じるように前記他の銅層を加熱する第2の熱処理ステップとを含むものとすることができる。また、前記第2の銅層形成ステップと前記第2の熱処理ステップとを繰り返してもよい。
【0033】
前記第2の銅層形成ステップは、20nm以下の厚さ寸法を有する銅層を物理的堆積法によって形成することを含み、前記第2の熱処理ステップは、前記銅層を250℃以上で加熱することを含むものとすることができる。
【0034】
前記金属配線のための積層構造の他の形成方法は、さらに、前記銅層上に、銅を主成分とする他の銅層を形成する第2の銅層形成ステップを繰り返すことを含み、前記第2の銅層形成ステップは、化学的堆積法又は物理的堆積法によって銅層の一部を形成し、250℃以上で加熱した後、前記銅層の残りを形成することを含むものとすることができる。
【0035】
前記銅層形成ステップは、前記銅層を無電解メッキ、または、化学的堆積法によって形成することを含むものとすることができる。
【0036】
金属配線のための積層構造の形成方法は、さらに、前記銅層に配線用銅層を形成するステップを含むものとすることができる。
【0037】
【発明の実施の形態】
図1を参照するに、金属配線のための積層構造は、基板10と、バリア層14と、銅を主成分とする銅層16と、必要に応じて配置される絶縁層12とを含む。
【0038】
基板10として、シリコン又は他の半導体を含む半導体基板、ガラスのような非半導体基材とこの上に直接又は間接的に形成されたシリコン又は他の半導体を含む半導体層とからなる複合基板を用いることができる。図示の例では、基板10はシリコン基板からなる。
【0039】
絶縁層12として、酸化物を用いることができる。図示の例では、絶縁層12は、二酸化ケイ素(以下「SiO」という。」)からなり、また、基板10上に形成されている。絶縁層12は、例えばトランジスタにおいては、ゲート絶縁層として用いられる。
【0040】
バリア層14は、Ta、Si及びNを含む合金(以下「TaSiN」という。)及びW、Si及びNを含む合金(以下「WSiN」という。)の少なくとも一方を含む。図示の例では、バリア層14はTaSiNからなり、また、その厚さ寸法は30nmである。
【0041】
バリア層14は、基板10への銅の拡散を防止するために用いられ、銅層16の直接の下層をなす。バリア層14は、基板10上に間接的に、図示の例では、絶縁層12上に形成されている。バリア層14は、図示の例に代えて、絶縁層12を介在させることなく基板10上に直接に形成してもよい。
【0042】
銅層16は、バリア層14上に形成され、配線用銅層(図示せず)の下地層(以下「銅シード層」という。)をなす。図示の例では、銅層16の厚さ寸法は20nmである。前記配線用銅線は、銅層16上に形成され、外部電極(図示せず)との接続のために用いられる。
【0043】
次に、前記金属配線のための積層構造における銅層16の内部応力について説明する。
【0044】
X線スペクトロスコピーを応用したX線回折法を用いて、TaSiN中のSiの組成割合(重量比)を異にするバリア層14上の銅層16の内部応力を調べた。図2に示すように、バリア層14のTaSiN中のSiの組成割合に対する、銅層16の銅の(111)結晶面に関するX線回折スペクトルの角度を実測し、この実測角度と基準角度との差である角度シフト量Δ2θを求めた。
【0045】
銅層16にける前記角度シフト量Δ2θと銅層16の内部応力とは比例関係にあるので、角度シフト量Δ2θの変化を測定することにより、内部応力の変化を求めることができる。
【0046】
図2に示すグラフにおいて、横軸は、バリア層14のTaSiN中のSiの組成割合を示し、縦軸は、銅層16の銅の(111)結晶面に関するX線回折スペクトルの角度シフト量Δ2θを示す。
【0047】
角度シフト量Δ2θは、ASTM(アメリカン・ソサイエティ・フォア・テスティング・マテリアルズ(American Society for Testing Materials))規格で定められている基準角度43.295°を用いて、以下の式(1)により求めた。ただし、A°は実測角度である。
【0048】
【数1】
Δ2θ=43.295°−A° …(1)
【0049】
図2に示すグラフにおいて、白丸印(○)を結んで得られた折線に着目するに、TaSiNのSiの組成割合の増加に伴い、Δ2θが減少することが理解される。
【0050】
さらに、詳しく説明する。比較対照のために、TaSiN中のSiの組成割合が0であるとき、すなわち、バリア層がTaNからなるとき(したがって、従来のバリア層であるとき)の銅層16についてのΔ2θの値を測定した。得られたΔ2θの値は0.25であった。これは、TaNからなる従来のバリア層上の銅層の内部応力に対応した値を示す。すなわち、内部応力が大きいことを示す。
【0051】
バリア層14のTaSiN中のSiの組成割合をほぼ0.01としたときの銅層16についてのΔ2θの値はほぼ0.15であり、Siの組成割合を0としたときのΔ2θの値0.25より減少している。したがって、銅層16の内部応力が減少していることが理解される。
【0052】
さらに、Siの組成割合を、ほぼ0.045、ほぼ0.07、ほぼ0.08としたときのΔ2θを測定した。得られたΔ2θの値は、それぞれ、ほぼ0.13、ほぼ0.11、ほぼ0.11であった。これらのΔ2θの値は、Siの組成割合をほぼ0.01としたときのΔ2θの値0.25よりさらに減少している。したがって、銅層16の内部応力がより一層減少していることが理解される。
【0053】
このような内部応力の減少すなわち緩和は、バリア層14のTaSiN中のSiの組成割合をほぼ0.1としたときまで確認された。したがって、バリア層14のTaSiN中のSiの組成割合をほぼ0.01〜ほぼ0.1としたとき、銅層16の内部応力は、緩和される。
【0054】
上記の例においては、バリア層14はTaSiNからなるものとして説明したが、次に、バリア層14がWSiNからなる場合について説明する。バリア層14の厚さ寸法は前記のTaSiNからなるバリア層14と同じく30nmであり、基板10、絶縁層12及び銅層16は前記したと同じものを用いた。
【0055】
この場合についても、バリア層14のWSiN中のSiの組成割合に対する、銅層16の銅の(111)結晶面に関するX線回折スペクトルの角度を実測し、この実測角度と基準角度との差である角度シフト量Δ2θを求めることにより、銅層16の内部応力の変化を調べた。
【0056】
この結果、バリア層14のWSiN中のSiの組成割合をほぼ0.03〜ほぼ0.25としたとき、銅層16の内部応力は、好ましいものに緩和されることが確認された。
【0057】
また、WSiNからなるバリア層14については、バリア層14のWSiN中のNの組成割合に対する、銅層16の銅の(111)結晶面に関するX線回折スペクトルの角度を実測し、銅層16の内部応力の変化を調べた。
【0058】
この結果、バリア層14のWSiN中のNの組成割合をほぼ0.15〜ほぼ0.25としたとき、銅層16の内部応力は、好ましいものに緩和されることが確認された。
【0059】
このように、TaSiN及びWSiNの少なくとも一方を含むバリア層14上に形成された銅層16の内部応力は緩和されている。このことは、また、銅層16が銅の(111)結晶面に関して高い配向の特性を有することをも示す。
【0060】
さらに、内部応力が緩和された銅層16上に形成された配線用銅層(図示せず)も、また、内部応力が緩和されている。
【0061】
前記配線用銅層の内部応力と配線用銅層の銅粒径とが逆比例の関係にあることから、内部応力が緩和された配線用銅層の銅粒径は、内部応力が緩和されていない配線用銅層の銅粒径と比べて大きい。さらに、配線用銅層の銅粒径と配線用銅層の比抵抗とが逆比例の関係にあることから、大きな銅粒径を有する銅配線層の比抵抗は、小さな銅粒径を有する銅配線層の比抵抗と比べて小さい。
【0062】
したがって、内部応力が緩和された銅層16上に形成された配線用銅層は、内部応力が緩和されていない銅層16上に形成された配線用銅層と比べて小さな比抵抗を有し、配線用銅層の電気特性が向上する。
【0063】
次に、図1を参照して説明した前記金属配線のための積層構造の形成方法について説明する。
【0064】
まず、基板10上に絶縁層12を形成する。基板10として例えばp型シリコン(100)ウェハを用い、該シリコンウェハの一部を熱酸化させることにより、絶縁層12としての酸化シリコン層(具体的には、SiO層)を形成する。
【0065】
次に、絶縁層12上に、TaSiNからなるバリア層であって例えば30nmの厚さ寸法を有するバリア層14と、20nmの厚さ寸法を有する銅層16とを、この順に同一のスパッタリング室内で形成する。銅層16は、銅ターゲット材を用い、スパッタリング法により形成し、バリア層14は、TaとSiとを含む合金ターゲット材を用い、窒素雰囲気中で反応性スパッタリング法により形成することができる。
【0066】
このようにして、金属配線のための積層構造を形成することができる。WSiNからなるバリア層14、TaSiN及びWSiNを含むバリア層14を有する積層構造も、同様にして形成することができる。
【0067】
好ましくは、銅層16の形成後に銅層16を加熱する(以下「アニールする」という。)。これにより、銅層16の内部応力は、より一層緩和される。
【0068】
図2を参照して、詳しく説明する。図2に示すグラフにおいて、黒丸印(●)を結んで得られた折線に着目するに、銅層16の形成後に銅層16を400℃で加熱したときの、TaSiN中のSiの組成割合に対するΔ2θの値を示す。白丸印(○)を結んで得られた折線が示す、銅層16を加熱しない場合と比べて、Δ2θの値が、ほぼ0.1だけ小さいことが理解される。すなわち、銅層16の内部応力が、より一層緩和されていることが理解される。
【0069】
銅層16の内部応力の緩和のための加熱の効果を、加熱温度を種々に変えて調べた結果、銅層16の形成後に銅層16を250℃以上で加熱すればよいことがわかった。これによれば、銅層16に凝集が生じる。この凝集により、銅層16の内部応力が緩和される。
【0070】
このような銅層16を加熱することの効果をさらに利用することができる。例えば、バリア層14上の加熱後の銅層16上にさらに他の銅層を形成し(第2の銅層形成ステップ)、この銅層をこれに凝集が生じるように加熱(第2の熱処理ステップ)すれば、この銅層の内部応力が緩和される。このような第2の銅層形成ステップと第2の熱処理ステップとを繰り返せば、さらに、銅層の内部応力緩和が促進される。
【0071】
また、前記第2の銅層形成ステップにおいては、20nm以下の厚さ寸法を有する銅層を物理的堆積法によって形成し、前記第2の熱処理ステップにおいては、銅層を250℃以上で加熱すれば、銅層の内部応力緩和がより効果的に実現される。
【0072】
バリア層14上の銅層16上にさらに他の銅層の一部を化学的堆積法又は物理的堆積法により形成すること及びこれを、250℃以上で加熱した後、この銅層の残りを形成することを繰り返せば、銅層の内部応力緩和に対する加熱効果がさらに発揮される。
【0073】
Siの組成割合を0.02〜0.15の範囲としたTa及びSiを含む合金ターゲット材を用いて、窒素雰囲気中で反応性スパッタリング法によりバリア層14を形成することができる。これによれば、0.02〜0.1の範囲内にある組成割合のSiを含むTaSiNバリア層が形成される。
【0074】
また、Siの組成割合を0.05〜0.4の範囲としたW及びSiを含む合金ターゲット材を用いて、窒素雰囲気中で反応性スパッタリング法によりバリア層14を形成することができる。これによれば、0.03〜0.25の範囲内にある組成割合のSiを含むWSiNバリア層が形成される。
【0075】
銅層16を、無電解メッキ又は化学的堆積法によって形成すれば、例えばコンタクトホール内でのバリア層上への銅層の被覆性が向上し、コンタクトホール内のバリア層上に銅層が均一な厚さ寸法で被覆される。
【0076】
図3に、金属配線のための他の積層構造が示されている。この積層構造は、基板18と、バリア層22と、銅層24とを含み、必要に応じて絶縁層20を含む。
【0077】
この積層構造は、銅層24を除き、図1に示す積層構造と実質的に同一である。ただし、バリア層22の成分は、前記した例の他、現在広く用いられている元素含む種々の元素、例えば、Ta、Si、W、Nを含むものとすることができる。図示の例では、バリア層22はTaNからなり、また、厚さ寸法は30nmである。
【0078】
銅層24は、凝集領域26を有する。凝集領域26は、銅層24内の他の領域に比べて少なくとも主成分の銅が凝集化された領域、すなわち、大きな体積密度を有する領域又は結晶粒界の少ない領域である。
【0079】
次に、金属配線のための積層構造における銅層24の内部応力について説明する。内部応力は、前記したと同様の手法により、すなわち、X線スペクトロスコピーを応用したX線回折法を用いて調べた。
【0080】
上記の測定を、大きさの異なる凝集領域26を有する銅層24について行った。その結果によれば、凝集領域26の増大に伴って、銅層24についての角度シフト量Δ2θは減少する。したがって、凝集領域26を有する銅層24の内部応力が緩和され、より大きな凝集領域26を有する銅層24は、さらに緩和されることがわかった。
【0081】
銅層24は、銅層24とバリア層22との境界に沿って形成された凝集領域26を有するとき、その内部応力は均一に緩和される。また、銅層24は、銅層24のほぼ全部を占める凝集領域26を有するとき、より一層緩和される。
【0082】
これらのことは、また、銅層24が銅の(111)結晶面に関して高い配向の特性を有することをも示す。
【0083】
さらにに、内部応力が緩和された銅層24上に形成された配線用銅層(図示せず)も、また、内部応力が緩和される。
【0084】
次に、図3を参照して説明した前記金属配線のための積層構造の形成方法について説明する。
【0085】
まず、基板18上に絶縁層20を形成する。基板18として例えばp型シリコン(100)ウェハを用い、該シリコンウェハの一部を熱酸化させることにより、絶縁層20としての酸化シリコン層(具体的には、SiO層)を形成する。
【0086】
次に、絶縁層12上に、TaSiNからなるバリア層であって例えば30nmの厚さ寸法を有するバリア層14と、20nmの厚さ寸法を有する銅層16とを、この順に同一のスパッタリング室内で形成する。銅層16は、銅ターゲット材を用い、スパッタリング法により形成し、バリア層14は、TaとSiとを含む合金ターゲット材を用い、窒素雰囲気中で反応性スパッタリング法により形成することができる。
【0087】
次に、絶縁層20上に、TaNからなるバリア層であって例えば30nmの厚さ寸法を有するバリア層22と、20nmの厚さ寸法を有する銅層24とを、この順に同一のスパッタリング室内で形成する。銅層24は、銅ターゲット材を用い、スパッタリング法により形成し、バリア層22は、Taを含む合金ターゲット材を用い、窒素雰囲気中で反応性スパッタリング法により形成することができる。銅層24の形成後に銅層24を400℃で加熱する。
【0088】
図4を参照する。図4に示すグラフにおいて、黒丸印(●)を結んで得られた折線に着目するに、銅層24の形成後に銅層24を種々の温度で加熱したときの、銅層24の内部応力を示す。温度がゼロすなわち加熱しないときの銅層24の内部応力と比べて、ほぼ250℃で銅層24を加熱したとき、内部応力は減少している。加熱温度をほぼ300℃、ほぼ400℃とすることにより、銅層24の内部応力はより一層緩和される。加熱温度をほぼ300℃、ほぼ400℃とするに従い、銅層24の内部応力の減少の度合いは小さくなっている。
【0089】
図4に示すグラフにおいて、黒四角印(■)を結んで得られた折線に着目するに、Taからなるバリア層22を用いた場合を示している。この場合においても、温度がゼロすなわち加熱しないときの銅層24の内部応力と比べて、ほぼ400℃で銅層24を加熱したとき、内部応力は減少している。
【0090】
前記凝集は、銅層24の形成後に銅層24を250℃以上で加熱することにより生じる。
【0091】
このような銅層24を凝集が生じるように加熱することの効果をさらに利用することができる。例えば、バリア層22上の加熱後の銅層24上にさらに他の銅層を形成し、この銅層を加熱すれば、この銅層の内部応力が緩和される。このような銅層形成及び加熱処理を繰り返せば、さらに、銅層の内部応力緩和が促進される。
【0092】
また、20nm以下の厚さ寸法を有する銅層を物理的堆積法によって形成し、銅層を250℃以上で加熱すれば、銅層の内部応力緩和が効果的に実現される。
【0093】
バリア層22上の加熱後の銅層24上にさらに他の銅層の一部を形成し、250℃以上で加熱した後、この銅層の残りを形成することを繰り返せば、銅層の内部応力緩和に対する加熱効果がさらに発揮される。
【0094】
銅層24を、無電解メッキ又は化学的堆積法によって形成すれば、例えばコンタクトホール内でのバリア層上への銅層の被覆性が向上し、コンタクトホール内のバリア層上に銅層が均一な厚さ寸法で被覆される。
【図面の簡単な説明】
【図1】本発明に係る、金属配線のための積層構造の実施例を示す断面図。
【図2】図1に示す積層構造に係る銅層の角度シフト量を示すグラフ、及び本発明に係る、金属配線のための積層構造の形成方法に係るグラフ。
【図3】本発明に係る、金属配線のための積層構造の実施例を示す断面図。
【図4】本発明に係る、金属配線のための積層構造の形成方法に係るグラフ。
【図5】従来の配線構造を示す断面図。
【符号の説明】
【符号の説明】
10、18 基板
12、20 絶縁層
14、22 バリア層
16、24 銅層
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a laminated structure for metal wiring and a method for forming the same, and more particularly, to a wiring for a large-scale integrated circuit device (hereinafter referred to as “LSI”), a liquid crystal display device (hereinafter referred to as “LCD”), and the like. The present invention relates to a laminated structure including a copper layer used as an underlayer of a copper layer, and a method for forming the same.
[0002]
[Prior art]
At present, as a laminated structure for metal wiring widely used in LSIs, LCDs, etc., a base layer for a wiring copper layer formed by an electrolytic plating technique and diffusion of copper into a substrate of an element or a circuit are considered. There is a laminated structure including a barrier layer containing Ta, TaN, or the like for prevention.
[0003]
A typical copper wiring structure including such a laminated structure (for example, see Patent Document 1) will be described with reference to FIG.
[0004]
[Patent Document 1]
JP-A-2002-105687 (pages 3 and 4, FIG. 8)
[0005]
Referring to FIG. 5, SiO 2 is formed on a silicon substrate 28. 2 The layer 30, the barrier layer 32, the copper layer 34, and the wiring copper layer 36 are formed.
[0006]
SiO 2 Layer 30 is used as an insulating layer. The barrier layer 32 contains TaN and is used to prevent copper from diffusing into the silicon substrate 28. The copper layer 34 forms a base layer (hereinafter, referred to as a “copper seed layer”) of the wiring copper layer 36. The wiring copper layer 36 is electrolytically plated on the copper layer 34. SiO 2 The contact hole 38 formed by removing a part of the layer 30 is for electrical connection between the silicon substrate 28 and the wiring copper layer 36.
[0007]
[Problems to be solved by the invention]
Incidentally, the copper layer 34 formed on the barrier layer 32 has an internal stress. This internal stress increases as the thickness of the copper layer 34 increases, and induces mechanical damage such as cracking, lowering of adhesive strength, and peeling of the copper layer 34.
[0008]
The copper layer for wiring 36 formed on the copper layer 34 having such an internal stress causes mechanical damage such as crack generation, decrease in adhesion, and peeling due to the crack generation of the copper layer 34.
[0009]
In addition, the internal stress and mechanical damage of the copper layer 34 and the wiring copper layer 36 increase the electrical characteristics of the wiring copper layer 36, particularly the specific resistance.
[0010]
An object of the present invention is to provide a laminated structure for metal wiring including a copper layer formed on a barrier layer and having a reduced internal stress, and a method for forming the same.
[0011]
[Means for Solving the Problems, Functions and Effects]
The laminated structure for metal wiring according to the present invention includes a substrate, a barrier layer formed directly or indirectly on the substrate, for preventing diffusion of copper into the substrate, and And a copper layer as a base layer of the wiring copper layer, the copper layer having copper as a main component, and the barrier layer includes at least one of TaSiN and WSiN.
[0012]
According to the present invention, the composition of the barrier layer includes at least one of TaSiN and WSiN, so that the internal stress of the copper layer formed on the barrier layer can be made relatively small.
[0013]
Thereby, it is possible to prevent mechanical damage such as generation of cracks, reduction in adhesive strength, and occurrence of peeling of the underlying copper layer formed on the barrier layer. It is also possible to prevent mechanical damage such as crack generation, decrease in adhesive strength, and peeling of the wiring copper layer formed on the base copper layer. Further, it is possible to prevent an increase in the electrical characteristics of the wiring copper layer, in particular, an increase in specific resistance.
[0014]
Preferably, the TaSiN contains Si at a composition ratio in the range of 0.01 to 0.1. Alternatively, the WSiN includes a composition ratio of Si in a range of 0.03 to 0.25, or includes a composition ratio of N in a range of 0.15 to 0.25. Thereby, the effect of relaxing the internal stress can be further increased.
[0015]
According to the method of forming a laminated structure for metal wiring according to the present invention, a barrier layer containing at least one of TaSiN and WSiN for preventing diffusion of copper to the substrate is formed directly or indirectly on the substrate. Forming a copper layer as a base layer of the copper layer for wiring, which is a copper layer containing copper as a main component, on the barrier layer.
[0016]
According to the method of the present invention, the laminated structure can be formed.
[0017]
The method for forming a laminated structure for metal wiring further includes a heat treatment step of heating the copper layer so that aggregation occurs in the copper layer after the formation of the copper layer, for example, heating the copper layer at 250 ° C. or more. Can be included. Thereby, the internal stress can be further reduced.
[0018]
The method for forming a laminated structure for metal wiring further includes a second copper layer forming step of forming another copper layer containing copper as a main component on the copper layer, and after forming the other copper layer. And a second heat treatment step of heating the other copper layer so that the other copper layer is aggregated. Further, the second copper layer forming step and the second heat treatment step may be repeated.
[0019]
The second copper layer forming step includes forming a copper layer having a thickness dimension of 20 nm or less by a physical deposition method, and the second heat treatment step heats the copper layer at 250 ° C. or more. Can be included.
[0020]
The method of forming a laminated structure for metal wiring further includes repeating a second copper layer forming step of forming another copper layer containing copper as a main component on the copper layer, The copper layer forming step may include forming a part of the copper layer by a chemical deposition method or a physical deposition method, heating at 250 ° C. or more, and then forming the rest of the copper layer.
[0021]
The barrier layer forming step is performed by a reactive sputtering method using an alloy material containing Ta and Si, wherein the alloy material contains Si in a composition ratio in a range of 0.02 to 0.15. , A barrier layer made of TaSiN, wherein the barrier layer contains Si having a composition ratio of TaSiN in the range of 0.02 to 0.1.
[0022]
Alternatively, the barrier layer forming step includes the step of reactive sputtering using an alloy material containing W and Si, wherein the alloy material contains Si in a composition ratio in the range of 0.05 to 0.4. The method can include forming a barrier layer made of WSiN, the barrier layer containing Si having a composition ratio of WSiN in the range of 0.03 to 0.25.
[0023]
The copper layer forming step may include forming the copper layer by electroless plating or a chemical deposition method.
[0024]
The method for forming a laminated structure for metal wiring may further include a step of forming a wiring copper layer on the copper layer.
[0025]
Another laminated structure for metal wiring according to the present invention includes a substrate, a barrier layer formed directly or indirectly on the substrate to prevent diffusion of copper into the substrate, and the barrier layer. And a copper layer containing copper as a main component and having an agglomerated region, as a base layer of the wiring copper layer formed on the layer.
[0026]
According to the present invention, the agglomerated region in the copper layer acts to relieve the internal stress of the copper layer.
[0027]
From this, it is possible to prevent the copper layer having the aggregated region from being mechanically damaged such as generation of cracks, decrease in adhesion, and generation of peeling. It is also possible to prevent mechanical damage such as crack generation, decrease in adhesive strength, and peeling of the wiring copper layer formed on the base copper layer. Further, it is possible to prevent an increase in the electrical characteristics of the wiring copper layer, in particular, an increase in specific resistance.
[0028]
The aggregation region may be formed along a boundary between the copper layer and the barrier layer, or may occupy substantially the entire copper layer.
[0029]
Another method for forming a laminated structure for metal wiring according to the present invention includes, directly or indirectly on a substrate, a barrier layer forming step of forming a barrier layer for preventing diffusion of copper to the substrate. Forming a copper layer as a base layer of a wiring copper layer on the barrier layer, the copper layer being a copper-based copper layer; and forming the copper layer so that aggregation occurs in the copper layer. And a heat treatment step of heating.
[0030]
ADVANTAGE OF THE INVENTION According to this invention, the laminated structure for metal wiring which has a copper layer with a comparatively small internal stress can be formed by producing an aggregation area | region in a copper layer.
[0031]
The heat treatment step includes heating the copper layer so that agglomeration occurs along a boundary between the copper layer and the barrier layer, or agglomeration occurs in substantially all of the copper layer, for example, the copper layer Is heated at 250 ° C. or higher. Thereby, the internal stress can be further reduced.
[0032]
Another forming method of the laminated structure for the metal wiring further includes a second copper layer forming step of forming another copper layer containing copper as a main component on the copper layer; After the formation of the second copper layer, a second heat treatment step of heating the other copper layer so that the another copper layer is aggregated. Further, the second copper layer forming step and the second heat treatment step may be repeated.
[0033]
The second copper layer forming step includes forming a copper layer having a thickness dimension of 20 nm or less by a physical deposition method, and the second heat treatment step heats the copper layer at 250 ° C. or more. Can be included.
[0034]
Another method of forming a stacked structure for the metal wiring further includes repeating a second copper layer forming step of forming another copper layer containing copper as a main component on the copper layer, The second copper layer forming step may include forming a part of the copper layer by a chemical deposition method or a physical deposition method, heating at 250 ° C. or more, and then forming the rest of the copper layer. it can.
[0035]
The copper layer forming step may include forming the copper layer by electroless plating or a chemical deposition method.
[0036]
The method for forming a laminated structure for metal wiring may further include a step of forming a wiring copper layer on the copper layer.
[0037]
BEST MODE FOR CARRYING OUT THE INVENTION
Referring to FIG. 1, the laminated structure for metal wiring includes a substrate 10, a barrier layer 14, a copper layer 16 containing copper as a main component, and an insulating layer 12 disposed as necessary.
[0038]
As the substrate 10, a semiconductor substrate including silicon or another semiconductor, a composite substrate including a non-semiconductor substrate such as glass and a semiconductor layer including silicon or another semiconductor directly or indirectly formed thereon is used. be able to. In the illustrated example, the substrate 10 is made of a silicon substrate.
[0039]
As the insulating layer 12, an oxide can be used. In the illustrated example, the insulating layer 12 is made of silicon dioxide (hereinafter referred to as “SiO 2”). 2 " )) And are formed on the substrate 10. The insulating layer 12 is used as a gate insulating layer in a transistor, for example.
[0040]
The barrier layer 14 includes at least one of an alloy containing Ta, Si, and N (hereinafter, “TaSiN”) and an alloy containing W, Si, and N (hereinafter, “WSiN”). In the illustrated example, the barrier layer 14 is made of TaSiN, and has a thickness of 30 nm.
[0041]
The barrier layer 14 is used to prevent copper from diffusing into the substrate 10 and forms a direct lower layer of the copper layer 16. The barrier layer 14 is formed indirectly on the substrate 10, in the illustrated example, on the insulating layer 12. The barrier layer 14 may be formed directly on the substrate 10 without the interposition of the insulating layer 12, instead of the illustrated example.
[0042]
The copper layer 16 is formed on the barrier layer 14 and forms a base layer (hereinafter, referred to as a “copper seed layer”) of a copper layer for wiring (not shown). In the illustrated example, the thickness dimension of the copper layer 16 is 20 nm. The wiring copper wire is formed on the copper layer 16 and is used for connection with an external electrode (not shown).
[0043]
Next, the internal stress of the copper layer 16 in the laminated structure for the metal wiring will be described.
[0044]
The internal stress of the copper layer 16 on the barrier layer 14 having different composition ratios (weight ratios) of Si in TaSiN was examined by using an X-ray diffraction method applying X-ray spectroscopy. As shown in FIG. 2, the angle of the X-ray diffraction spectrum with respect to the (111) crystal plane of copper of the copper layer 16 with respect to the composition ratio of Si in TaSiN of the barrier layer 14 was measured, and the angle between the measured angle and the reference angle was measured. An angle shift amount Δ2θ as a difference was obtained.
[0045]
Since the angle shift amount Δ2θ in the copper layer 16 is proportional to the internal stress of the copper layer 16, the change in the internal stress can be obtained by measuring the change in the angle shift amount Δ2θ.
[0046]
In the graph shown in FIG. 2, the horizontal axis represents the composition ratio of Si in TaSiN of the barrier layer 14, and the vertical axis represents the angle shift Δ2θ of the X-ray diffraction spectrum with respect to the (111) crystal plane of copper of the copper layer 16. Is shown.
[0047]
The angle shift amount Δ2θ is calculated by the following equation (1) using a reference angle 43.295 ° defined by the ASTM (American Society for Testing Materials) standard. I asked. Here, A ° is an actually measured angle.
[0048]
(Equation 1)
Δ2θ = 43.295 ° −A ° (1)
[0049]
In the graph shown in FIG. 2, paying attention to the broken line obtained by connecting the white circles (丸), it is understood that Δ2θ decreases with an increase in the Si composition ratio of TaSiN.
[0050]
Further details will be described. For comparison, the value of Δ2θ was measured for the copper layer 16 when the composition ratio of Si in TaSiN was 0, that is, when the barrier layer was made of TaN (therefore, when the barrier layer was a conventional barrier layer). did. The obtained value of Δ2θ was 0.25. This shows a value corresponding to the internal stress of the copper layer on the conventional barrier layer made of TaN. That is, it indicates that the internal stress is large.
[0051]
The value of Δ2θ for the copper layer 16 when the composition ratio of Si in TaSiN of the barrier layer 14 is approximately 0.01 is approximately 0.15, and the value of Δ2θ when the composition ratio of Si is 0 is 0. .25. Therefore, it is understood that the internal stress of the copper layer 16 has been reduced.
[0052]
Further, Δ2θ was measured when the composition ratio of Si was approximately 0.045, approximately 0.07, and approximately 0.08. The obtained values of Δ2θ were approximately 0.13, approximately 0.11, and approximately 0.11, respectively. These values of Δ2θ are further reduced from the value of Δ2θ of 0.25 when the Si composition ratio is approximately 0.01. Therefore, it is understood that the internal stress of the copper layer 16 is further reduced.
[0053]
Such reduction or relaxation of the internal stress was confirmed until the composition ratio of Si in TaSiN of the barrier layer 14 was set to approximately 0.1. Therefore, when the composition ratio of Si in TaSiN of the barrier layer 14 is approximately 0.01 to approximately 0.1, the internal stress of the copper layer 16 is relaxed.
[0054]
In the above example, the barrier layer 14 has been described as being made of TaSiN. Next, a case where the barrier layer 14 is made of WSiN will be described. The thickness dimension of the barrier layer 14 was 30 nm, similarly to the barrier layer 14 made of TaSiN, and the same substrate 10, insulating layer 12, and copper layer 16 as described above were used.
[0055]
Also in this case, the angle of the X-ray diffraction spectrum with respect to the (111) crystal plane of copper of the copper layer 16 with respect to the composition ratio of Si in WSiN of the barrier layer 14 is measured, and the difference between the measured angle and the reference angle is obtained. By calculating a certain angle shift amount Δ2θ, a change in the internal stress of the copper layer 16 was examined.
[0056]
As a result, it was confirmed that when the composition ratio of Si in WSiN of the barrier layer 14 was approximately 0.03 to approximately 0.25, the internal stress of the copper layer 16 was reduced to a preferable value.
[0057]
For the barrier layer 14 made of WSiN, the angle of the X-ray diffraction spectrum with respect to the (111) crystal plane of copper of the copper layer 16 with respect to the composition ratio of N in the WSiN of the barrier layer 14 was measured. The change in internal stress was investigated.
[0058]
As a result, it was confirmed that when the composition ratio of N in WSiN of the barrier layer 14 was approximately 0.15 to approximately 0.25, the internal stress of the copper layer 16 was reduced to a preferable value.
[0059]
Thus, the internal stress of the copper layer 16 formed on the barrier layer 14 containing at least one of TaSiN and WSiN is reduced. This also indicates that the copper layer 16 has high orientation properties with respect to the (111) crystal plane of copper.
[0060]
Further, the copper layer for wiring (not shown) formed on the copper layer 16 whose internal stress has been alleviated also has its internal stress alleviated.
[0061]
Since the internal stress of the wiring copper layer and the copper particle size of the wiring copper layer are in inverse proportion, the copper particle size of the wiring copper layer in which the internal stress has been reduced has the internal stress reduced. It is larger than the copper grain size of the non-wiring copper layer. Further, since the copper particle size of the wiring copper layer and the specific resistance of the wiring copper layer are in inverse proportion, the specific resistance of the copper wiring layer having a large copper particle size is smaller than that of the copper having a small copper particle size. It is smaller than the specific resistance of the wiring layer.
[0062]
Therefore, the wiring copper layer formed on the copper layer 16 in which the internal stress is relaxed has a lower specific resistance than the wiring copper layer formed on the copper layer 16 in which the internal stress is not relaxed. In addition, the electrical characteristics of the wiring copper layer are improved.
[0063]
Next, a method of forming a laminated structure for the metal wiring described with reference to FIG. 1 will be described.
[0064]
First, the insulating layer 12 is formed on the substrate 10. By using, for example, a p-type silicon (100) wafer as the substrate 10 and thermally oxidizing a part of the silicon wafer, a silicon oxide layer (specifically, SiO 2) as the insulating layer 12 is formed. 2 Layer).
[0065]
Next, a barrier layer 14 made of TaSiN and having a thickness of, for example, 30 nm, and a copper layer 16 having a thickness of 20 nm are formed on the insulating layer 12 in the same sputtering chamber in this order. Form. The copper layer 16 can be formed by a sputtering method using a copper target material, and the barrier layer 14 can be formed by a reactive sputtering method in a nitrogen atmosphere using an alloy target material containing Ta and Si.
[0066]
Thus, a laminated structure for metal wiring can be formed. A stacked structure including the barrier layer 14 made of WSiN and the barrier layer 14 containing TaSiN and WSiN can be formed in the same manner.
[0067]
Preferably, the copper layer 16 is heated after the formation of the copper layer 16 (hereinafter, referred to as “annealing”). Thereby, the internal stress of the copper layer 16 is further reduced.
[0068]
This will be described in detail with reference to FIG. In the graph shown in FIG. 2, paying attention to the broken line obtained by connecting the black circles (●), the percentage of the composition ratio of Si in TaSiN when the copper layer 16 was heated at 400 ° C. after the copper layer 16 was formed. Indicates the value of Δ2θ. It is understood that the value of Δ2θ is smaller by approximately 0.1 as compared with the case where the copper layer 16 is not heated, as indicated by the broken line obtained by connecting the white circles ()). That is, it is understood that the internal stress of the copper layer 16 is further reduced.
[0069]
As a result of examining the effect of heating for relaxing the internal stress of the copper layer 16 at various heating temperatures, it was found that the copper layer 16 should be heated at 250 ° C. or higher after the formation of the copper layer 16. According to this, aggregation occurs in the copper layer 16. Due to this aggregation, the internal stress of the copper layer 16 is reduced.
[0070]
The effect of heating the copper layer 16 can be further utilized. For example, another copper layer is formed on the heated copper layer 16 on the barrier layer 14 (second copper layer forming step), and the copper layer is heated (second heat treatment) so as to cause aggregation. Step) alleviates the internal stress of the copper layer. By repeating the second copper layer forming step and the second heat treatment step, relaxation of the internal stress of the copper layer is further promoted.
[0071]
Further, in the second copper layer forming step, a copper layer having a thickness dimension of 20 nm or less is formed by a physical deposition method, and in the second heat treatment step, the copper layer is heated at 250 ° C. or more. If this is the case, the internal stress relaxation of the copper layer is more effectively realized.
[0072]
A part of another copper layer is formed on the copper layer 16 on the barrier layer 14 by a chemical deposition method or a physical deposition method, and after heating this at 250 ° C. or more, the remaining copper layer is removed. By repeating the formation, a heating effect on the internal stress relaxation of the copper layer is further exhibited.
[0073]
The barrier layer 14 can be formed by a reactive sputtering method in a nitrogen atmosphere using an alloy target material containing Ta and Si having a Si composition ratio in the range of 0.02 to 0.15. According to this, a TaSiN barrier layer containing Si at a composition ratio in the range of 0.02 to 0.1 is formed.
[0074]
Further, the barrier layer 14 can be formed by a reactive sputtering method in a nitrogen atmosphere using an alloy target material containing W and Si in which the composition ratio of Si is in the range of 0.05 to 0.4. According to this, a WSiN barrier layer containing Si having a composition ratio in the range of 0.03 to 0.25 is formed.
[0075]
If the copper layer 16 is formed by electroless plating or chemical deposition, for example, the coverage of the copper layer on the barrier layer in the contact hole is improved, and the copper layer is uniformly formed on the barrier layer in the contact hole. It is coated with an appropriate thickness dimension.
[0076]
FIG. 3 shows another laminated structure for metal wiring. This laminated structure includes a substrate 18, a barrier layer 22, and a copper layer 24, and optionally includes an insulating layer 20.
[0077]
This laminated structure is substantially the same as the laminated structure shown in FIG. However, the components of the barrier layer 22 may include various elements including elements widely used at present, for example, Ta, Si, W, and N, in addition to the examples described above. In the illustrated example, the barrier layer 22 is made of TaN, and has a thickness of 30 nm.
[0078]
The copper layer 24 has an aggregation region 26. The agglomerated region 26 is a region in which at least copper as a main component is agglomerated as compared with other regions in the copper layer 24, that is, a region having a large volume density or a region having few crystal grain boundaries.
[0079]
Next, the internal stress of the copper layer 24 in the laminated structure for metal wiring will be described. The internal stress was examined by the same method as described above, that is, by using an X-ray diffraction method applying X-ray spectroscopy.
[0080]
The above measurement was performed on the copper layer 24 having the aggregation regions 26 having different sizes. According to the result, as the aggregation region 26 increases, the angle shift amount Δ2θ of the copper layer 24 decreases. Therefore, it was found that the internal stress of the copper layer 24 having the aggregated region 26 was relaxed, and the copper layer 24 having the larger aggregated region 26 was further relaxed.
[0081]
When the copper layer 24 has the aggregation region 26 formed along the boundary between the copper layer 24 and the barrier layer 22, the internal stress is uniformly reduced. In addition, when the copper layer 24 has the aggregation region 26 occupying almost all of the copper layer 24, it is further relaxed.
[0082]
These also indicate that the copper layer 24 has high orientation properties with respect to the (111) crystal plane of copper.
[0083]
Furthermore, the internal stress is also reduced in the wiring copper layer (not shown) formed on the copper layer 24 in which the internal stress has been reduced.
[0084]
Next, a method of forming a laminated structure for the metal wiring described with reference to FIG. 3 will be described.
[0085]
First, the insulating layer 20 is formed on the substrate 18. For example, a p-type silicon (100) wafer is used as the substrate 18 and a part of the silicon wafer is thermally oxidized to form a silicon oxide layer (specifically, SiO 2) as the insulating layer 20. 2 Layer).
[0086]
Next, a barrier layer 14 made of TaSiN and having a thickness of, for example, 30 nm, and a copper layer 16 having a thickness of 20 nm are formed on the insulating layer 12 in the same sputtering chamber in this order. Form. The copper layer 16 can be formed by a sputtering method using a copper target material, and the barrier layer 14 can be formed by a reactive sputtering method in a nitrogen atmosphere using an alloy target material containing Ta and Si.
[0087]
Next, a barrier layer 22 made of TaN and having a thickness of, for example, 30 nm, and a copper layer 24 having a thickness of 20 nm are formed on the insulating layer 20 in the same sputtering chamber in this order. Form. The copper layer 24 can be formed by a sputtering method using a copper target material, and the barrier layer 22 can be formed by a reactive sputtering method in a nitrogen atmosphere using an alloy target material containing Ta. After the formation of the copper layer 24, the copper layer 24 is heated at 400 ° C.
[0088]
Please refer to FIG. In the graph shown in FIG. 4, paying attention to the broken line obtained by connecting the black circles (●), the internal stress of the copper layer 24 when the copper layer 24 is heated at various temperatures after the formation of the copper layer 24 is shown. Show. When the copper layer 24 is heated at approximately 250 ° C., the internal stress decreases as compared to the internal stress of the copper layer 24 when the temperature is zero, that is, when no heating is performed. By setting the heating temperature to approximately 300 ° C. and approximately 400 ° C., the internal stress of the copper layer 24 is further reduced. As the heating temperature is set to approximately 300 ° C. and approximately 400 ° C., the degree of decrease in the internal stress of the copper layer 24 decreases.
[0089]
In the graph shown in FIG. 4, attention is paid to the broken line obtained by connecting the black squares (■), and the case where the barrier layer 22 made of Ta is used is shown. Also in this case, when the copper layer 24 is heated at approximately 400 ° C., the internal stress decreases compared to the internal stress of the copper layer 24 when the temperature is zero, that is, when the copper layer 24 is not heated.
[0090]
The aggregation is caused by heating the copper layer 24 at 250 ° C. or higher after the formation of the copper layer 24.
[0091]
The effect of heating such a copper layer 24 so as to cause aggregation can be further utilized. For example, if another copper layer is formed on the heated copper layer 24 on the barrier layer 22 and the copper layer is heated, the internal stress of the copper layer is reduced. By repeating such a copper layer formation and heat treatment, the internal stress relaxation of the copper layer is further promoted.
[0092]
If a copper layer having a thickness of 20 nm or less is formed by a physical deposition method and the copper layer is heated at 250 ° C. or more, the internal stress of the copper layer can be effectively reduced.
[0093]
If a part of another copper layer is further formed on the heated copper layer 24 on the barrier layer 22, heated at 250 ° C. or more, and the remaining copper layer is formed, the inside of the copper layer is repeatedly formed. A heating effect on stress relaxation is further exhibited.
[0094]
If the copper layer 24 is formed by electroless plating or chemical deposition, for example, the coverage of the copper layer on the barrier layer in the contact hole is improved, and the copper layer is uniformly formed on the barrier layer in the contact hole. It is coated with an appropriate thickness dimension.
[Brief description of the drawings]
FIG. 1 is a sectional view showing an embodiment of a laminated structure for metal wiring according to the present invention.
FIG. 2 is a graph showing an angle shift amount of a copper layer in the multilayer structure shown in FIG. 1, and a graph showing a method of forming a multilayer structure for metal wiring according to the present invention.
FIG. 3 is a sectional view showing an embodiment of a laminated structure for metal wiring according to the present invention.
FIG. 4 is a graph showing a method for forming a laminated structure for metal wiring according to the present invention.
FIG. 5 is a cross-sectional view showing a conventional wiring structure.
[Explanation of symbols]
[Explanation of symbols]
10, 18 substrates
12, 20 insulation layer
14, 22 barrier layer
16, 24 copper layer

Claims (32)

基板と、該基板上に直接又は間接的に形成された、前記基板への銅の拡散を防止するためのバリア層と、該バリア層上に形成された、配線用銅層の下地層としての銅層であって銅を主成分とする銅層とを含み、前記バリア層はTaSiN及びWSiNの少なくとも一方を含む、金属配線のための積層構造。A substrate, formed directly or indirectly on the substrate, a barrier layer for preventing diffusion of copper to the substrate, and formed on the barrier layer as a base layer for a wiring copper layer. A stacked structure for metal wiring, wherein the stacked structure includes a copper layer and a copper layer containing copper as a main component, and the barrier layer includes at least one of TaSiN and WSiN. 前記バリア層はTaSiNからなり、該TaSiNは0.01〜0.1の範囲内にある組成割合のSiを含む、請求項1に記載の構造。The structure of claim 1, wherein the barrier layer comprises TaSiN, wherein the TaSiN comprises a compositional ratio of Si in a range of 0.01 to 0.1. 前記バリア層はWSiNからなり、該WSiNは0.03〜0.25の範囲内にある組成割合のSiを含む、請求項1に記載の構造。The structure of claim 1, wherein the barrier layer comprises WSiN, wherein the WSiN comprises a compositional ratio of Si in a range of 0.03-0.25. 前記バリア層はWSiNからなり、該WSiNは0.15〜0.25の範囲内にある組成割合のNを含む、請求項1に記載の構造。The structure of claim 1 wherein said barrier layer comprises WSiN, said WSiN comprising a compositional ratio of N in the range of 0.15 to 0.25. 基板上に直接又は間接的に、該基板への銅の拡散を防止するためのTaSiN及びWSiNの少なくとも一方を含むバリア層を形成するバリア層形成ステップと、
前記バリア層上に、配線用銅層の下地層としての銅層であって銅を主成分とする銅層を形成する銅層形成ステップとを含む、金属配線のための積層構造の形成方法。
A barrier layer forming step of forming a barrier layer containing at least one of TaSiN and WSiN on the substrate, directly or indirectly, for preventing diffusion of copper into the substrate;
Forming a copper layer which is a copper layer as a base layer of the wiring copper layer on the barrier layer, the copper layer being mainly composed of copper.
さらに、前記銅層の形成後、該銅層に凝集が生じるように前記銅層を加熱する熱処理ステップを含む、請求項5に記載の方法。6. The method of claim 5, further comprising, after forming the copper layer, a heat treatment step of heating the copper layer such that the copper layer agglomerates. 前記熱処理ステップは、前記銅層を250℃以上で加熱することを含む、請求項6に記載の方法。The method of claim 6, wherein the heat treating step comprises heating the copper layer at 250 ° C. or higher. さらに、前記銅層上に、銅を主成分とする他の銅層を形成する第2の銅層形成ステップと、前記他の銅層の形成後、該他の銅層に凝集が生じるように前記他の銅層を加熱する第2の熱処理ステップとを含む、請求項5に記載の方法。Further, a second copper layer forming step of forming another copper layer containing copper as a main component on the copper layer, and after the formation of the other copper layer, aggregation of the other copper layer occurs. A second heat treatment step of heating said other copper layer. 前記第2の銅層形成ステップと前記第2の熱処理ステップとを繰り返す、請求項8に記載の方法。9. The method according to claim 8, wherein the step of forming the second copper layer and the step of performing the second heat treatment are repeated. 前記第2の銅層形成ステップは、20nm以下の厚さ寸法を有する銅層を物理的堆積法によって形成することを含み、前記第2の熱処理ステップは、前記銅層を250℃以上で加熱することを含む、請求項8に記載の方法。The second copper layer forming step includes forming a copper layer having a thickness dimension of 20 nm or less by a physical deposition method, and the second heat treatment step heats the copper layer at 250 ° C. or more. The method of claim 8, comprising: さらに、前記銅層上に、銅を主成分とする他の銅層を形成する第2の銅層形成ステップを繰り返すことを含み、前記第2の銅層形成ステップは、化学的堆積法又は物理的堆積法によって銅層の一部を形成し、250℃以上で加熱した後、前記銅層の残りを形成することを含む、請求項5に記載の方法。The method further includes repeating a second copper layer forming step of forming another copper layer containing copper as a main component on the copper layer, wherein the second copper layer forming step includes a chemical deposition method or a physical layer method. 6. The method of claim 5, comprising forming a portion of the copper layer by mechanical deposition and heating above 250 <0> C to form the remainder of the copper layer. 前記バリア層形成ステップは、TaSiNからなるバリア層であって該TaSiNが0.01〜0.1の範囲内にある組成割合のSiを含むバリア層を形成することを含む、請求項5に記載の方法。6. The barrier layer forming step according to claim 5, wherein the step of forming a barrier layer includes forming a barrier layer made of TaSiN, wherein the TaSiN contains Si at a composition ratio in a range of 0.01 to 0.1. the method of. 前記バリア層形成ステップは、Ta及びSiを含む合金材であって該合金材が0.02〜0.15の範囲内にある組成割合のSiを含む合金材を用いて、反応性スパッタリング法により、TaSiNからなるバリア層であって該TaSiNが0.02〜0.1の範囲内にある組成割合のSiを含むバリア層を形成することを含む、請求項5に記載の方法。The barrier layer forming step is performed by a reactive sputtering method using an alloy material containing Ta and Si, wherein the alloy material contains Si in a composition ratio in a range of 0.02 to 0.15. 6. The method of claim 5, comprising forming a barrier layer of TaSiN, wherein the TaSiN comprises Si in a composition ratio in the range of 0.02 to 0.1. 前記バリア層形成ステップは、W及びSiを含む合金材であって該合金材が0.05〜0.4の範囲内にある組成割合のSiを含む合金材を用いて、反応性スパッタリング法により、WSiNからなるバリア層であって該WSiNが0.03〜0.25の範囲内にある組成割合のSiを含むバリア層を形成することを含む、請求項5に記載の方法。The barrier layer forming step is a reactive sputtering method using an alloy material containing W and Si, wherein the alloy material contains Si in a composition ratio in the range of 0.05 to 0.4. 6. The method of claim 5, including forming a barrier layer comprising WSiN, wherein the WSiN comprises Si at a compositional ratio in the range of 0.03-0.25. 前記バリア層形成ステップは、WSiNからなるバリア層であって該WSiNが0.15〜0.25の範囲内にある組成割合のNを含むバリア層を形成することを含む、請求項5に記載の方法。6. The barrier layer forming step according to claim 5, wherein the step of forming the barrier layer includes forming a barrier layer made of WSiN, wherein the WSiN contains N in a composition ratio in a range of 0.15 to 0.25. the method of. 前記銅層形成ステップは、前記銅層を無電解メッキによって形成することを含む、請求項5に記載の方法。The method of claim 5, wherein the step of forming a copper layer comprises forming the copper layer by electroless plating. 前記銅層形成ステップは、前記銅層を化学的堆積法によって形成することを含む、請求項5に記載の方法。The method of claim 5, wherein the step of forming a copper layer comprises forming the copper layer by a chemical deposition method. さらに、前記銅層に配線用銅層を形成するステップを含む、請求項5に記載の方法。The method of claim 5, further comprising forming a wiring copper layer on the copper layer. 基板と、該基板上に直接又は間接的に形成された、前記基板への銅の拡散を防止するためのバリア層と、該バリア層上に形成された、配線用銅層の下地層としての、銅を主成分とする銅層であって凝集された領域を有する銅層とを含む、金属配線のための積層構造。A substrate, formed directly or indirectly on the substrate, a barrier layer for preventing diffusion of copper to the substrate, and formed on the barrier layer as a base layer for a wiring copper layer. And a copper layer containing copper as a main component and having a coagulated region. 前記凝集領域は前記銅層と前記バリア層との境界に沿って形成されている、請求項19に記載の構造。20. The structure of claim 19, wherein the aggregation region is formed along a boundary between the copper layer and the barrier layer. 前記凝集領域は前記銅層のほぼ全部を占める、請求項19に記載の構造。20. The structure of claim 19, wherein said agglomeration region occupies substantially all of said copper layer. 基板上に直接又は間接的に、該基板への銅の拡散を防止するためのバリア層を形成するバリア層形成ステップと、
前記バリア層上に、配線用銅層の下地層としての銅層であって銅を主成分とする銅層を形成する銅層形成ステップと、
前記銅層に凝集が生じるように前記銅層を加熱する熱処理ステップとを含む、金属配線のための積層構造の形成方法。
Directly or indirectly on the substrate, a barrier layer forming step of forming a barrier layer to prevent diffusion of copper to the substrate,
On the barrier layer, a copper layer forming step of forming a copper layer that is a copper layer as a base layer of the wiring copper layer and is mainly composed of copper,
A heat treatment step of heating the copper layer so that aggregation occurs in the copper layer.
前記熱処理ステップは、前記銅層と前記バリア層との境界に沿って凝集が生じるように前記銅層を加熱することを含む、請求項22に記載の方法。23. The method of claim 22, wherein the heat treating step includes heating the copper layer such that aggregation occurs along a boundary between the copper layer and the barrier layer. 前記熱処理ステップは、前記銅層のほぼ全部に凝集が生じるように前記銅層を加熱することを含む、請求項22に記載の方法。23. The method of claim 22, wherein the heat treating step includes heating the copper layer such that substantially all of the copper layer is agglomerated. 前記熱処理ステップは、前記銅層を250℃以上で加熱することを含む、請求項22に記載の方法。23. The method of claim 22, wherein the heat treating step comprises heating the copper layer at 250C or higher. さらに、前記銅層上に、銅を主成分とする他の銅層を形成する第2の銅層形成ステップと、前記他の銅層の形成後、該他の銅層に凝集が生じるように前記他の銅層を加熱する第2の熱処理ステップとを含む、請求項22に記載の方法。Further, a second copper layer forming step of forming another copper layer containing copper as a main component on the copper layer, and after the formation of the other copper layer, aggregation of the other copper layer occurs. A second heat treatment step of heating said other copper layer. 前記第2の銅層形成ステップと前記第2の熱処理ステップとを繰り返す、請求項26に記載の方法。27. The method of claim 26, wherein the step of forming a second copper layer and the step of heat treating are repeated. 前記第2の銅層形成ステップは、20nm以下の厚さ寸法を有する銅層を物理的堆積法によって形成することを含み、前記第2の熱処理ステップは、前記銅層を250℃以上で加熱することを含む、請求項26に記載の方法。The second copper layer forming step includes forming a copper layer having a thickness dimension of 20 nm or less by a physical deposition method, and the second heat treatment step heats the copper layer at 250 ° C. or more. 27. The method of claim 26, comprising: さらに、前記銅層上に、銅を主成分とする他の銅層を形成する第2の銅層形成ステップを繰り返すことを含み、前記第2の銅層形成ステップは、化学的堆積法又は物理的堆積法によって銅層の一部を形成し、250℃以上で加熱した後、前記銅層の残りを形成することを含む、請求項22に記載の方法。The method further includes repeating a second copper layer forming step of forming another copper layer containing copper as a main component on the copper layer, wherein the second copper layer forming step includes a chemical deposition method or a physical layer method. 23. The method of claim 22, comprising forming a portion of the copper layer by a static deposition method and heating above 250 <0> C before forming the remainder of the copper layer. 前記銅層形成ステップは、前記銅層を無電解メッキによって形成することを含む、請求項22に記載の方法。23. The method of claim 22, wherein the step of forming a copper layer comprises forming the copper layer by electroless plating. 前記銅層形成ステップは、前記銅層を化学的堆積法によって形成することを含む、請求項22に記載の方法。23. The method of claim 22, wherein the step of forming a copper layer comprises forming the copper layer by a chemical deposition method. さらに、前記銅層に配線用銅層を形成するステップを含む、請求項22に記載の方法。23. The method of claim 22, further comprising forming a wiring copper layer on the copper layer.
JP2002267268A 2002-09-12 2002-09-12 Laminated structure for metal wiring and method for forming the same Expired - Fee Related JP4626795B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002267268A JP4626795B2 (en) 2002-09-12 2002-09-12 Laminated structure for metal wiring and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002267268A JP4626795B2 (en) 2002-09-12 2002-09-12 Laminated structure for metal wiring and method for forming the same

Publications (2)

Publication Number Publication Date
JP2004104032A true JP2004104032A (en) 2004-04-02
JP4626795B2 JP4626795B2 (en) 2011-02-09

Family

ID=32265848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002267268A Expired - Fee Related JP4626795B2 (en) 2002-09-12 2002-09-12 Laminated structure for metal wiring and method for forming the same

Country Status (1)

Country Link
JP (1) JP4626795B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024754A (en) * 2004-07-08 2006-01-26 Advanced Lcd Technologies Development Center Co Ltd Wiring layer, forming method thereof, and thin-film transistor
JP2016540368A (en) * 2013-09-27 2016-12-22 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated How to enable seamless cobalt gap filling

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264538A (en) * 1995-03-28 1996-10-11 Sumitomo Metal Ind Ltd Formation of interconnection
JPH1079389A (en) * 1996-09-02 1998-03-24 Ulvac Japan Ltd Manufacture of copper wiring, copper wiring manufactured by manufacture thereof and cvd device
JPH10209159A (en) * 1997-01-27 1998-08-07 Matsushita Electric Ind Co Ltd Method for forming metal wiring
JPH11284071A (en) * 1998-03-30 1999-10-15 Toshiba Corp Semiconductor device and manufacture thereof
JP2002231723A (en) * 2000-11-27 2002-08-16 Texas Instruments Inc Barrier layer for copper coating in manufacture of integrated circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264538A (en) * 1995-03-28 1996-10-11 Sumitomo Metal Ind Ltd Formation of interconnection
JPH1079389A (en) * 1996-09-02 1998-03-24 Ulvac Japan Ltd Manufacture of copper wiring, copper wiring manufactured by manufacture thereof and cvd device
JPH10209159A (en) * 1997-01-27 1998-08-07 Matsushita Electric Ind Co Ltd Method for forming metal wiring
JPH11284071A (en) * 1998-03-30 1999-10-15 Toshiba Corp Semiconductor device and manufacture thereof
JP2002231723A (en) * 2000-11-27 2002-08-16 Texas Instruments Inc Barrier layer for copper coating in manufacture of integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024754A (en) * 2004-07-08 2006-01-26 Advanced Lcd Technologies Development Center Co Ltd Wiring layer, forming method thereof, and thin-film transistor
JP2016540368A (en) * 2013-09-27 2016-12-22 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated How to enable seamless cobalt gap filling

Also Published As

Publication number Publication date
JP4626795B2 (en) 2011-02-09

Similar Documents

Publication Publication Date Title
JP4555540B2 (en) Semiconductor device
JP5413563B2 (en) Semiconductor device and manufacturing method thereof
US20060183324A1 (en) Semiconductor device and method for producing the same
JP2003273109A (en) Al WIRING FILM AND METHOD FOR MANUFACTURING THE SAME, AND LIQUID CRYSTAL DISPLAY EMPLOYING THE SAME
TW419711B (en) Semiconductor device and its manufacture
JP2003324148A (en) Semiconductor device and its manufacturing method, and plating solution
JP3878839B2 (en) Aluminum wiring layer without hillock and method for forming the same
JP2012074682A (en) Method of forming wiring pattern
JP4729661B2 (en) Aluminum layer free from hillocks and method for forming the same
de Felipe et al. Electrical stability and microstructural evolution in thin films of high conductivity copper alloys
WO1996024159A1 (en) Semiconductor device
JP4638140B2 (en) Method for forming copper wiring of semiconductor element
JP3021996B2 (en) Aluminum wiring and method of forming the same
JP4626795B2 (en) Laminated structure for metal wiring and method for forming the same
JP2010123586A (en) Semiconductor device, and method of manufacturing the same
KR100973277B1 (en) Metal wiring of semiconductor device and method for forming the same
TW201131656A (en) Method of forming cu wiring
WO2010007951A1 (en) Semiconductor wiring
JP2004266178A (en) Wiring forming method
US6566263B1 (en) Method of forming an HDP CVD oxide layer over a metal line structure for high aspect ratio design rule
KR100649029B1 (en) Method for forming metal line of semiconductor device
JP2004274065A (en) Method of forming via hole without void
TWI490987B (en) Semiconductor device with advanced pad structure resistant to plasma damage and method for forming the same
JPH11283981A (en) Semiconductor device and manufacture thereof
TW200416952A (en) Titanium underlayer for lines in semiconductor devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090729

A02 Decision of refusal

Effective date: 20100601

Free format text: JAPANESE INTERMEDIATE CODE: A02

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100721

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Effective date: 20100908

Free format text: JAPANESE INTERMEDIATE CODE: A911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20101012

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101027

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20131119

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees