JP2004091278A - Method of manufacturing semiconductor crystal - Google Patents

Method of manufacturing semiconductor crystal Download PDF

Info

Publication number
JP2004091278A
JP2004091278A JP2002256587A JP2002256587A JP2004091278A JP 2004091278 A JP2004091278 A JP 2004091278A JP 2002256587 A JP2002256587 A JP 2002256587A JP 2002256587 A JP2002256587 A JP 2002256587A JP 2004091278 A JP2004091278 A JP 2004091278A
Authority
JP
Japan
Prior art keywords
crystal
semiconductor crystal
substrate
semiconductor
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002256587A
Other languages
Japanese (ja)
Inventor
Masayoshi Koike
小池 正好
Seiji Nagai
永井 誠二
Kazuyoshi Tomita
冨田 一義
Toru Kachi
加地 徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Toyota Central R&D Labs Inc
Original Assignee
Toyoda Gosei Co Ltd
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd, Toyota Central R&D Labs Inc filed Critical Toyoda Gosei Co Ltd
Priority to JP2002256587A priority Critical patent/JP2004091278A/en
Publication of JP2004091278A publication Critical patent/JP2004091278A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a high-quality semiconductor crystal (single crystal) independent of a substrate. <P>SOLUTION: Light used in a crystal separation process is, e.g. light emitted from a Q-switched Nd:YAG laser apparatus or the like, and its irradiation conditions are, e.g. an emission wave length of 355 nm, irradiation intensity of 400-600 mJ/cm<SP>2</SP>, and a temperature of the substrate of 1,150-600°C. Since such laser light functions as an energy liquefying or vaporizing the semiconductor crystal locally with a shallow depth of a few μm at the vicinity of the interface with the substrate, the substrate and the semiconductor crystal are well exfoliated at about the growth temperature of a desired semiconductor crystal formed from a group III nitride compound semiconductor or the like. Thus, the generation of stress acting on the semiconductor crystal and caused by the difference in thermal expansion coefficients and the effect of temperature down is effectively suppressed and the high-quality thick-layer semiconductor crystal without defects and cracks is obtained. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、半導体の結晶成長に用いる基板とその基板の上に結晶成長させた半導体結晶とを分離することにより、独立した半導体結晶を得るための半導体結晶の製造方法に関する。本発明に基づいて得られるこの様な独立した半導体結晶は、半導体素子の基板材料等に有用である。
【0002】
【従来の技術】
結晶成長基板等に有用な III族窒化物系化合物半導体等の単結晶を得るための従来技術としては、例えば、サファイア等の下地基板の上に厚い III族窒化物系化合物半導体を形成し、この半導体を結晶成長装置から取り出した後に、以下のA〜Cの何れか一つの工程を実施する方法が知られている。
【0003】
(A)下地基板と所望の半導体結晶との間の一部に予め形成若しくは配置しておいたエッチング除去可能な物質(例:酸化亜鉛)を利用する。即ち、この様な物質を基点として、エッチングにより剥離させる。
この様な従来技法としては、例えば、 III族窒化物半導体の製造方法に係わる下記の特許文献1に記載されているもの等が一般にも広く知られている。
【0004】
(B)下地基板を研磨処理により除去する。
(C)レーザ光を下地基板と所望の半導体結晶との間の界面付近に照射して剥離させる。
【0005】
【特許文献1】
特開平7−202265
【0006】
【発明が解決しようとする課題】
しかしながら、上記の何れの従来技術においても、所望の半導体結晶を結晶成長装置から取り出した後に、分離処理又は除去処理を実施しているため、下地基板や半導体結晶の温度は、結晶成長完了直後に比べて大幅に降下してしまう。
この結果、上記のA〜Cの何れか一つの工程を開始する時には、例えば図4に例示する様に、既に所望の半導体結晶に反りやクラック或いは欠陥が発生しているか、或いは、上記のA〜Cの何れか一つの工程を実施している最中に、所望の半導体結晶に反りやクラック或いは欠陥が発生してしまう。
【0007】
上記の反りやクラック或いは欠陥が発生してしまう原因は、下地基板と半導体結晶との間の比較的大きな熱膨張係数差であるが、上記のA〜Cの何れか一つの工程を実施可能で、かつ、これらの両者の熱膨張係数差を解消し得る下地基板としては、例えば、同種或いは類似の半導体結晶等を用いることも不可能では無いが、工業的に見合ったコスト範囲内では、その様な下地基板の材料となり得る物質は未だに見つかっていない。このため、上記の従来技術に基づいて、十分に高品質な半導体結晶を得ることは、今のところ工業的に困難である。
【0008】
本発明は、上記の課題を解決するために成されたものであり、その目的は、熱膨張係数の異なる異種材料を下地基板(最初の結晶成長基板)として、その下地基板から独立した高品質な半導体結晶を得ることである。
【0009】
【課題を解決するための手段、並びに、作用及び発明の効果】
上記の課題を解決するためには、以下の手段が有効である。
即ち、本発明の第1の手段は、半導体の結晶成長に用いる基板とその基板の上に結晶成長させた半導体結晶とを分離することにより、独立した半導体結晶を得るための半導体結晶の製造工程において、半導体結晶を基板の上に結晶成長させる結晶成長工程と、基板と半導体結晶との界面近傍に光を照射することにより、基板と半導体結晶とを分離する結晶分離工程とを設け、この結晶分離工程において、結晶成長工程における半導体結晶の結晶成長温度と略同温又はその周辺温度に基板の温度を保持して、半導体結晶か或いは基板の何れか一方の、相対的にバンドギャップの大きな層側から、半導体結晶のバンドギャップと基板のバンドギャップとの間のバンドギャップに対応する波長の光を照射することである。
【0010】
図1は、本発明の結晶分離工程の作用を表す、 III族窒化物系化合物半導体(所望の半導体結晶)の状態遷移図である。上記の用途で照射される本図1における光としては、例えばQスイッチドNd:YAGレーザ装置からの出力光等が使用可能である。それらの1例としては、例えば、次のような条件のレーザ光が有用である。
(1)発光波長:355nm
(2)ビーム径:7mm
(3)照射強度:400〜600mJ/cm2 
(4)照射方向:下地基板側から半導体結晶との界面に対して略垂直
(5)照射方法:スキャンニング
(6)下地基板の温度:1150℃〜600℃(レーザ照射直前の温度)
【0011】
この様なレーザ光は、下地基板と半導体結晶との界面近傍において、深さ方向に局所的に浅く数μm程度の薄さで半導体結晶を液化或いは気化させるエネルギーとして作用する。この様なレーザ光の半導体結晶に対する物理的な作用原理は、以下の通りである。
【0012】
即ち、入射側の材料のバンドギャップは、入射される1つ1つの光子が持つエネルギーよりも大きいため、入射側の材料には、レーザ光の光子エネルギーが吸収されることは基本的にない。このため、レーザ光は、入射側(上記の場合、下地基板側)の材料を透過する。しかし、下地基板側と半導体結晶との界面に到達した光は、そこで、光子が持つエネルギーよりも小さなバンドギャップを持つ材料に入射されるので、その光の光子エネルギーはその材料によって即座に吸収される。
【0013】
したがって、上記の本発明の第1の手段に従えば、 III族窒化物系化合物半導体等から形成される所望の半導体結晶の成長温度近辺において、下地基板と半導体結晶とを剥離させることができるため、熱膨張係数差と降温効果に基づいて所望の半導体結晶に作用する応力の発生を効果的に抑止することができ、よってこの作用により、例えば図1に例示される様に、欠陥やクラックの無い厚膜で高品質な半導体結晶を得ることができる。
【0014】
また、本発明の手段によれば、高温時に光が照射されるため、従来よりも低い照射強度のレーザ光でも、従来よりも大幅に高品質の半導体結晶を下地基板から分離させることが可能である。
尚、例えば、独立した窒化ガリウム(GaN)の単結晶を製造する場合、結晶成長温度から600℃程度にまで降温しても、従来よりも明らかに高品質の単結晶を得られる場合がある。言い換えれば、本発明の結晶成長工程における上記の半導体結晶の結晶成長温度の周辺温度とは、この程度の温度までをも含むものである。
【0015】
また、本発明の第2の手段は、上記の第1の手段において、基板と半導体結晶との界面に、基板と半導体結晶との格子定数差を緩和するバッファ層を積層するバッファ層積層工程を設けることである。
この手段によれば、基板と半導体結晶との格子定数差が効果的に緩和されるため、これにより、品質のよい半導体結晶を得ることができる。
【0016】
また、本発明の第3の手段は、上記の第1又は第2の手段の結晶成長工程において、半導体結晶として、不純物が添加されているか又は無添加の、主成分が「Alx Gay In1−x−y N(0≦x≦1,0≦y≦1,0≦x+y≦1)」である III族窒化物系化合物半導体を結晶成長させることである。
【0017】
上記の半導体材料は、特段狭く限定されるものではない。しかしながら、例えば、半導体基板或いは半導体発光素子を III族窒化物系化合物半導体で構成したい場合に適用できる、良好に積層可能な半導体としては、少なくともAlx Gay In1−x−y N(0≦x≦1,0≦y≦1,0≦x+y≦1)にて表される2元系、3元系若しくは4元系の半導体から成る III族窒化物系化合物半導体等を挙げることができる。また、これらの III族元素の一部は、ホウ素(B)、タリウム(Tl)等で置き換えても良く、また、窒素(N)の一部をリン(P)、砒素(As)、アンチモン(Sb)、ビスマス(Bi)等で置き換えても良い。
【0018】
更に、これらの半導体を用いてn型の III族窒化物系化合物半導体層を形成する場合には、n型不純物として、Si,Ge,Se,Te,C等を添加することができる。また、p型不純物としては、Zn,Mg,Be,Ca,Sr,Ba等を添加することができる。また、これらの不純物は、p型とn型の両方の型のものを混在させて添加しても良い。これらの半導体生成元素を用いることにより、所望の高品質の半導体結晶を得ることができる。
【0019】
また、本発明の第4の手段は、上記の第1乃至第3の何れか1つの手段の結晶分離工程において、光を基板側から照射することである。
例えば、下地基板の材料をサファイアとし、半導体結晶の材料として窒化ガリウム(GaN)を選択した場合、下地基板の方がバンドギャップが大きくなるため、光を基板側から照射することにより、下地基板と半導体結晶との界面付近に位置する半導体結晶に効果的にレーザ光を吸収させることができる。
【0020】
また、本発明の第5の手段は、上記の第1乃至第3の何れか1つの手段の結晶分離工程において、光を半導体結晶側から照射することである。
この方法は上記の手段とは逆に、下地基板の方がバンドギャップが小さい場合に有効となる。
【0021】
その様な比較的バンドギャップの小さな下地基板の材料としては、例えば、シリコン(Si)や砒化ガリウム(GaAs)等を挙げることができる。
即ち、本発明の第6の手段は、上記の第5の手段において、基板の材料としてシリコン(Si)又は砒化ガリウム(GaAs)を用いることである。
【0022】
また、本発明の第7の手段は、上記の第1乃至第6の何れか1つの手段の結晶成長工程において、横方向成長法(ELO成長法)を利用して半導体結晶を結晶成長させることにより、半導体結晶と基板の界面近傍に、横方向に分散させて局所的或いは周期的に空洞を形成することである。
【0023】
この方法によれば、空洞の形成により、半導体結晶と基板の両者の接合面積が小さくなり、格子定数差等に伴って作用する応力は両者の接合部に集中する。この時、所望の半導体結晶側には、逆に応力が作用しにくくなり、かつ同時に、両者の接合面に対する光の照射効率は、接合面積の減少に伴って向上するため、これらの相乗作用により、効率よく下地基板と半導体結晶とを剥離させることができると同時に、高品質の半導体結晶を得ることができる。
【0024】
また、本発明の第8の手段は、上記の第1乃至第7の何れか1つの手段の結晶分離工程において、結晶成長工程を実行した結晶成長装置と同一装置内で光を照射することである。
【0025】
この様な手段によれば、光を照射する前に半導体結晶を一旦、結晶成長装置の外に取り出す必要が無くなるため、半導体結晶の温度を結晶成長完了直後の温度に容易に維持することができる。即ち、上記の手段によれば、本発明の結晶分離工程において基板の温度を、結晶成長工程における半導体結晶の結晶成長温度と略同温又はその周辺温度に保持することが可能或いは容易となる。
【0026】
尚、これらの半導体層を結晶成長させる方法としては、ハライド気相成長法(HVPE)、有機金属気相成長法(MOVPE)等が有効である。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。
【0027】
【発明の実施の形態】
以下、本発明を具体的な実施例に基づいて説明する。ただし、本発明は以下に示す実施例に限定されるものではない。
〔実施例〕
(1)結晶成長工程
(a)バッファ層積層工程
サファイア基板上にMOVPE法により、AlN低温堆積バッファ層を約0.03μm、約400℃で形成する。
(b)次に、そのAlN低温堆積バッファ層の上にMOVPE法で、GaNを約2μm、約1150℃で成長させる。
(c)更にこの1層目のGaN層の上に、HVPE法でGaN(所望の半導体結晶)を約250μm、約1000℃で成長させる。
【0028】
(2)結晶分離工程
その後、上記の所望の半導体結晶の成長温度に保持したまま、レーザ光を成長室(反応管)内に導入して、下地基板(サファイア基板)と半導体結晶(GaN単結晶)とを分離する。
【0029】
図2は、本結晶分離工程を実施するために開発された結晶成長装置200の断面図である。本結晶成長装置200には、レーザ光取り込み窓210が設けられており、この窓からサンプル(目的対象物)に対してレーザ光を照射できる様に設計されている点が大きな特徴と成っている。
【0030】
照射光は、下地基板を効率よく透過し、かつ、所望の半導体結晶に効率よく吸収される様にその波長を好適或いは最適に調整することができる。例えば、所望の半導体結晶のバンドギャップ(代表値)をE1 とし、下地基板のバンドギャップ(代表値)をE2 とする時、次式(1)を満たす波長λを有するレーザ光を用意すれば良い。
【数1】
λ=ch/E,
E=(E1 +E2 )/2                   …(1)
【0031】
ただし、ここで、cは光速、hはプランク定数である。また、上記の各バンドギャップ(代表値)は、レーザ光の照射処理実行時の温度条件下における値を用いるべきであることは言うまでもない。また、照射処理実行時の下地基板や半導体結晶の温度条件は、照射処理実行中にも経時的に変化し得ることを考慮した方がより望ましい。
【0032】
実際に照射するレーザ光としては、例えばQスイッチドNd:YAGレーザ装置からの出力光等が使用可能である。より具体的には、例えば、次のような条件のレーザ光が有用である。
(1)発光波長:355nm
(2)ビーム径:7mm
(3)照射強度:400〜600mJ/cm2 
(4)照射方向:下地基板側から半導体結晶との界面に対して略垂直に
(5)照射方法:スキャンニング
【0033】
例えば、以上の様な製造工程を順次実施することにより、欠陥やクラックの殆ど無い厚膜で高品質な半導体結晶(GaN単結晶)を得ることができる。
【0034】
〔変形例1〕
尚、上記の第1実施例では、サファイア基板を下地基板として用いたが、例えばシリコン(Si)や砒化ガリウム(GaAs)等の、 III族窒化物系化合物半導体よりもバンドギャップの小さな材料を、下地基板として用いることも可能である。この様な場合には、 III族窒化物系化合物半導体の結晶成長工程完了後、下地基板を結晶成長温度近辺に保持したまま、所望の半導体結晶の側から(即ち、 III族窒化物系化合物半導体側から)光を照射すれば良い。照射光は所望の半導体結晶を効率よく透過し、かつ、下地基板に効率よく吸収される様にその波長を好適或いは最適に調整することができるので、例えばこの様にして、照射光を下地基板側に吸収させることによっても、下地基板と半導体結晶とを良好に分離することが可能である。
【0035】
〔変形例2〕
以下、本発明の結晶成長工程において、横方向成長法(ELO成長法)を利用して半導体結晶を結晶成長させることにより、半導体結晶と基板の界面における両者の接合面積を小さくすることを特徴とする半導体結晶の製造方法について説明する。
【0036】
横方向成長法(ELO成長法)を利用して半導体結晶を結晶成長させる技法としては、例えば、公開特許公報「特開平11−145516」、「特開2001−313259」、「特開2001−160627」、「特開2000−091252」、或いは、公開特許公報「特開2000−091253」等に記載されているものなどが一般にも広く知られている。
【0037】
これらの諸技法では、横方向成長により、良質の半導体結晶を成長させることができると同時に、下地基板と半導体結晶との界面付近に、横方向に分散して局所的或いは周期的に空洞が生じ、その結果、半導体結晶と基板との界面における両者の接合面積が小さくなる場合がある等の特徴がある。
【0038】
したがって、これらの諸技法に従って、横方向成長法(ELO成長法)を利用して半導体結晶を結晶成長させれば、半導体結晶と基板の界面における両者の接合面積を小さくできるため、接合部に応力が集中して、所望の半導体結晶に応力が作用し難くなる。また、それと同時に、両者の接合面積が小さくなることにより、両者の接合面に対する光の照射効率が向上するため、これらの作用の相乗効果により、効率よく下地基板と半導体結晶とを剥離させることができ、同時に、高品質の半導体結晶を得ることができる。
【0039】
図3は、本実施例に係わる半導体結晶の模式的な断面図であり、上記の様に、第1実施例の手法と組み合わせて利用することができる横方向成長法の実施手順(即ち、所望の半導体結晶の製造工程)を例示している。
以下、各製造工程を実施順序に従って説明する。
【0040】
1.シード積層工程
本実施例では、シード層第1層(AlNバッファ層302)とシード層第2層(GaN層303)より成るシード層( III族窒化物系化合物半導体)を、有機金属化合物気相成長法(以下「MOVPE」と示す)による気相成長により成膜した。そこで用いられたガスは、アンモニア(NH3 )とキャリアガス(H2 又はN2 )とトリメチルガリウム(Ga(CH,以下「TMG」と記す)とトリメチルアルミニウム(Al(CH,以下「TMA」と記す)である。
【0041】
まず最初に、1インチ四方で厚さ約250μmのサファイア基板301(下地基板)を有機洗浄及び熱処理(ベーキング)によりクリーニングした。そして、この単結晶の下地基板301のa面を結晶成長面として、H2 を10リットル/分、NH3 を5リットル/分、TMAを20μmol/分で供給し、AlNバッファ層302(シード層第1層)を約200nmの厚さにまで結晶成長させた。尚、この時の結晶成長温度は、約400℃とした。
【0042】
更に、サファイア基板301の温度を1000℃に昇温し、H2 を20リットル/分、NH3 を10リットル/分、TMGを300μmol/分で導入し、膜厚約1.5μmのGaN層303(シード層第2層)を成膜した(図3(a))。
【0043】
2.侵食残骸部形成工程
次に、ハードベークレジストマスクを使用して、反応性イオンエッチング(RIE)を用いた選択ドライエッチングにより、配置周期L≒20μmのストライプ状の侵食残骸部を形成した(図3(b))。
【0044】
即ち、ストライプ幅(シード幅S)≒5μm、ウイング幅W≒15μmで、基板が約0.1μmエッチングされるまでストライプ状にエッチングすることにより、断面形状が略矩形の侵食残骸部を形成した。また、上記のレジストマスクは、ストライプ状に残留した侵食残骸部の側壁が、GaN層303(シード層第2層)の{11−20}面と成る様に形成した。
本エッチングにより、GaN層303(シード層第2層)とAlNバッファ層302(シード層第1層)とから成るシード層を平頂部に有するストライプ状の侵食残骸部が略周期的に形成され、ウイングの谷部にサファイア基板301の一部が露出した。
【0045】
3.結晶成長工程
次に、ストライプ状に残留した侵食残骸部の露出面を最初の結晶成長面としてGaN単結晶から成る目的の半導体結晶AをHVPE法により形成した。
【0046】
最終的に目的の半導体結晶Aは250μm程度まで結晶成長させる。このとき成長初期はGaNが横方向と縦方向に成長し、一旦各部が連結されて一連の略平面状に平坦化された後は、GaN結晶は縦方向に成長する。
このHVPE法においては、V族原料にはアンモニア(NH)を、 III族原料にはGaとHClとを反応させて得られたGaClを用いた。
【0047】
こうして主に、横方向エピタキシャル成長によりシード層の側方が埋められ、その後は、縦方向成長により、目的の膜厚の半導体結晶A(GaN単結晶)が得られた(図3(c))。尚、図中の符号Rは「空洞」を示している。
この様にして得られるGaN単結晶を、本発明の手段に基づいて、降温することなく下地基板301と分離することにより、高い品質の半導体結晶を得ることができる。
【0048】
〔変形例3〕
また、上記の第1実施例では、ビーム径約7mmのレーザ装置を用いて、スキャンニングにより、下地基板と半導体結晶との界面全面にレーザ光を照射する方法を例示したが、照射光の照射形態は面照射でも良い。
言い換えれば、本発明の実施のために使用するレーザ光の照射形態については、400〜600mJ/cm2 程度の照射強度が確保できる照射形態であれば、特段その照射方法は問わない。
【0049】
〔変形例4〕
尚、分離する部位は、下地基板とその直ぐ上に積層された半導体結晶との界面付近に必ずしも限定されるものではない。例えば、両者よりも更にバンドギャップの小さな材料を任意の位置に積層或いは配置しておくことにより、その材料に光を吸収させて、その場所で分離することも可能である。この様なバンドギャップの小さな材料としては、例えば、シリコン(Si)、砒化ガリウム(GaAs)、或いは酸化亜鉛(ZnO)等が可用である。
【0050】
〔その他の変形例〕
本発明は、上記実施例や変形例に限定されるものではなく、その他にも様々な実施形態(技法の変形や組み合わせ)が考えられる。例えば、 III族窒化物系化合物半導体としては、勿論Gax In1−x N(例:Ga0.08In0.92N)等から成る層、その他、任意の混晶比の3元乃至4元系のAlGaInNとしても良い。より具体的には、「Alx Gay In1−x−y N(0≦x≦1,0≦y≦1,0≦x+y≦1)」成る一般式で表される3元(GaInN,AlInN,AlGaN)或いは4元(AlGaInN)の III族窒化物系化合物半導体等を用いることもできる。また、そられの化合物の窒素(N)の一部をP、As等のV族元素で置換しても良い。
【0051】
また、例えば、サファイア基板上に III族窒化物系化合物半導体積層する際、結晶性良く形成させるため、例えば第1実施例に例示した様に、サファイア基板との格子不整合を是正するバッファ層を形成することが好ましいが、その他の基板を使用する場合でもバッファ層を設けることが望ましい。バッファ層としては、低温で形成させた III族窒化物系化合物半導体Alx Gay In1−x−y N(0≦x≦1,0≦y≦1,0≦x+y≦1)、より好ましくはAlx Ga1−x N(0≦x≦1)が用いられる。
【0052】
このバッファ層は単層でも良く、組成等の異なる多重層としても良い。バッファ層の形成方法は、300〜500℃の低温で形成するものでも良く、或いは、1000〜1100℃の範囲でMOCVD法で形成しても良い。
【0053】
また、DCマグネトロンスパッタ装置を用いて、高純度金属アルミニウムと窒素ガスを原材料として、リアクティブスパッタリング法によりAlNから成るバッファ層を形成することもできる。同様に一般式Alx Gay In1−x−y N(0≦x≦1,0≦y≦1,0≦x+y≦1、組成比は任意)のバッファ層を形成することができる。更には蒸着法、イオンプレーティング法、レーザアブレーション法、ECR法を用いることができる。物理蒸着法によるバッファ層は、200〜600℃で行うのが望ましい。
【0054】
更に、望ましくは300〜600℃であり、さらに望ましくは350〜450℃である。これらのスパッタリング法等の物理蒸着法を用いた場合には、バッファ層の厚さは、100〜3000Åが望ましい。さらに望ましくは、100〜400Åが望ましく、最も望ましくは、100〜300Åである。多重層としては、例えばAlx Ga1−x N(0≦x≦1)から成る層とGaN層とを交互に形成するなどの方法がある。
【0055】
勿論、これらを組み合わせても良く、多重層は3種以上の III族窒化物系化合物半導体Alx Gay In1−x−y N(0≦x≦1,0≦y≦1,0≦x+y≦1)を積層しても良い。一般的にはバッファ層は非晶質であり、その上の III族窒化物系化合物半導体層は単結晶である。バッファ層とこの単結晶の III族窒化物系化合物半導体層を1周期として複数周期形成しても良く、繰り返しは任意周期で良い。
また、低温バッファ層の上に高温バッファ層を形成して、その上に本体の III族窒化物系化合物半導体を形成しても良い。
【0056】
バッファ層及び上層の III族窒化物系化合物半導体層は、 III族元素の組成の一部は、ホウ素(B)、タリウム(Tl) で置き換えても、また、窒素(N)の組成一部をリン(P)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)等で置き換えても本発明を実質的に適用できる。また、これら元素を組成に表示できない程度のドープをしたものでも良い。
【0057】
例えば III族窒化物系化合物半導体であるAlx Ga1−x N(0≦x≦1)に、アルミニウム(Al) 、ガリウム(Ga) よりも原子半径の大きなインジウム(In) 、又は窒素(N)よりも原子半径の大きなヒ素(As)をドープすることで、窒素原子の抜けによる結晶の拡張歪みを圧縮歪みで補償し結晶性を良くしても良い。この場合はアクセプタ不純物が III族原子の位置に容易に入るため、p型結晶をアズグローンで得ることもできる。
【0058】
バッファ層と III族窒化物系化合物半導体層とが2周期以上で形成されている場合、各 III族窒化物系化合物半導体層に主たる構成元素よりも原子半径の大きな元素をドープすると更に良い。なお、発光素子として構成する場合は、本来、III族窒化物系化合物半導体の2元系、若しくは3元系を用いることが望ましい。
【0059】
n型の III族窒化物系化合物半導体層を形成する場合には、n型不純物として、Si,Ge,Se,Te,C等IV族元素又はVI族元素を添加することができる。また、p型層を得るためには、例えばマグネシウムなどのアクセプタ不純物をドープしても良い。その他にもp型不純物としては、例えばZn,Be,Ca,Sr,Ba等のII族元素又はIV族元素を添加することができる。これらは、複数種類を同時にドープしても良いし、例えば、n型不純物とp型不純物とを同一層にドープしても良い。
【0060】
各層の構成は、横方向エピタキシャル成長を用いて III族窒化物系化合物半導体層の転位を減じることも任意である。この際、マスクを用いるもの、段差を形成して、凹部の上に横方向成長層を形成するマスクを用いない方法が採用できる。段差を用いる方法は、基板にスポットやストライプ状の凹部を形成し、この上に III族窒化物系化合物半導体を成長させて、凹部の上に横方向成長させる方法を採用することができる。
【0061】
また、横方向成長層とその下の層や基板との間に空隙があっても良い。空隙がある場合には、応力歪みが入ることが防止されるので、より結晶性を向上させることができる。横方向成長させる条件は、温度を高くする方法、 III族元素ガスの供給量を増加させること、マグネシウム(Mg)を添加する方法がある。
【0062】
III族窒化物系化合物半導体層を形成する方法としては、ハライド気相成長法(Halide VPE)が好ましいが、その他にも例えば、有機金属気相成長法(MOVPE)等を用いても良く、各層を各々異なる成長方法で形成しても良い。
【図面の簡単な説明】
【図1】本発明の結晶分離工程の作用を表す、 III族窒化物系化合物半導体(所望の半導体結晶)の状態遷移図。
【図2】本発明を実施するために開発された結晶成長装置の断面図。
【図3】本発明の実施例(変形例2)に係わる半導体結晶の製造工程を例示する、半導体結晶の模式的な断面図。
【図4】従来技術による分離前の III族窒化物系化合物半導体(所望の半導体結晶)の断面図。
【符号の説明】
101 … 下地基板
120 …  III族窒化物系化合物半導体(所望の半導体結晶)
200 … 結晶成長装置
210 … レーザ光取り込み窓
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor crystal manufacturing method for obtaining an independent semiconductor crystal by separating a substrate used for crystal growth of a semiconductor from a semiconductor crystal grown on the substrate. Such an independent semiconductor crystal obtained according to the present invention is useful as a substrate material of a semiconductor device.
[0002]
[Prior art]
As a conventional technique for obtaining a single crystal such as a group III nitride compound semiconductor useful for a crystal growth substrate or the like, for example, a thick group III nitride compound semiconductor is formed on a base substrate such as sapphire. A method of performing any one of the following steps A to C after removing a semiconductor from a crystal growth apparatus is known.
[0003]
(A) An etching-removable substance (eg, zinc oxide) formed or arranged in advance between a base substrate and a desired semiconductor crystal is used. That is, peeling is performed by etching using such a substance as a base point.
As such a conventional technique, for example, a technique described in Patent Literature 1 below relating to a method of manufacturing a group III nitride semiconductor is generally widely known.
[0004]
(B) The underlying substrate is removed by a polishing process.
(C) Laser light is applied to the vicinity of the interface between the base substrate and the desired semiconductor crystal to be separated.
[0005]
[Patent Document 1]
JP-A-7-202265
[0006]
[Problems to be solved by the invention]
However, in any of the above-described conventional techniques, since the separation process or the removal process is performed after the desired semiconductor crystal is taken out from the crystal growth apparatus, the temperature of the base substrate or the semiconductor crystal is increased immediately after the completion of the crystal growth. It falls significantly compared to.
As a result, when starting any one of the above-described steps A to C, for example, as illustrated in FIG. 4, whether a desired semiconductor crystal has already been warped, cracked, or defective, or During execution of any one of steps C to C, a desired semiconductor crystal is warped, cracked, or defective.
[0007]
The cause of the occurrence of the warpage, crack or defect is a relatively large difference in thermal expansion coefficient between the base substrate and the semiconductor crystal. However, any one of the above-described steps A to C can be performed. And, as the underlying substrate that can eliminate the difference between these two thermal expansion coefficients, for example, it is not impossible to use the same or similar semiconductor crystal, etc., but within the cost range that is industrially suitable, A substance that can be used as a material for such an undersubstrate has not been found yet. For this reason, it is currently industrially difficult to obtain a sufficiently high-quality semiconductor crystal based on the above-mentioned conventional technology.
[0008]
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and an object of the present invention is to use a different material having a different coefficient of thermal expansion as a base substrate (first crystal growth substrate) and obtain a high-quality material independent of the base substrate. Is to obtain a suitable semiconductor crystal.
[0009]
Means for Solving the Problems, Functions and Effects of the Invention
In order to solve the above-mentioned problems, the following means are effective.
That is, a first means of the present invention is a semiconductor crystal manufacturing process for obtaining an independent semiconductor crystal by separating a substrate used for crystal growth of a semiconductor from a semiconductor crystal grown on the substrate. A crystal growth step of growing a semiconductor crystal on a substrate; and a crystal separation step of separating the substrate and the semiconductor crystal by irradiating light near an interface between the substrate and the semiconductor crystal. In the separation step, the temperature of the substrate is maintained at substantially the same temperature as or around the crystal growth temperature of the semiconductor crystal in the crystal growth step, and either the semiconductor crystal or the substrate has a relatively large band gap. From the side, light having a wavelength corresponding to the band gap between the band gap of the semiconductor crystal and the band gap of the substrate is irradiated.
[0010]
FIG. 1 is a state transition diagram of a group III nitride-based compound semiconductor (desired semiconductor crystal) showing the action of the crystal separation step of the present invention. As the light in FIG. 1 irradiated for the above-mentioned purpose, for example, output light from a Q-switched Nd: YAG laser device or the like can be used. As one example thereof, for example, a laser beam under the following conditions is useful.
(1) Emission wavelength: 355 nm
(2) Beam diameter: 7mm
(3) Irradiation intensity: 400 to 600 mJ / cm 2
(4) Irradiation direction: substantially perpendicular to the interface with the semiconductor crystal from the base substrate side (5) Irradiation method: scanning (6) Temperature of base substrate: 1150 ° C to 600 ° C (temperature immediately before laser irradiation)
[0011]
Such a laser beam acts as energy for liquefying or vaporizing the semiconductor crystal in the vicinity of the interface between the underlying substrate and the semiconductor crystal in a depth direction, which is locally shallow and is as thin as several μm. The physical action principle of such a laser beam on a semiconductor crystal is as follows.
[0012]
That is, since the band gap of the material on the incident side is larger than the energy of each incident photon, the photon energy of the laser light is basically not absorbed by the material on the incident side. For this reason, the laser light transmits through the material on the incident side (the base substrate side in the above case). However, the light that reaches the interface between the underlying substrate and the semiconductor crystal is incident on a material having a band gap smaller than the energy of the photon, and the photon energy of the light is immediately absorbed by the material. You.
[0013]
Therefore, according to the first means of the present invention, the base substrate and the semiconductor crystal can be separated from each other at around the growth temperature of a desired semiconductor crystal formed from a group III nitride compound semiconductor or the like. The generation of stress acting on a desired semiconductor crystal can be effectively suppressed based on the difference between the thermal expansion coefficients and the temperature drop effect, and thus, by this action, for example, as shown in FIG. A high-quality semiconductor crystal can be obtained with no thick film.
[0014]
Further, according to the means of the present invention, since light is irradiated at a high temperature, it is possible to separate a semiconductor crystal of significantly higher quality than the conventional one from the underlying substrate even with a laser light having a lower irradiation intensity than the conventional one. is there.
For example, when an independent gallium nitride (GaN) single crystal is manufactured, even if the temperature is lowered from the crystal growth temperature to about 600 ° C., a single crystal of clearly higher quality than before can be obtained. In other words, the peripheral temperature of the crystal growth temperature of the semiconductor crystal in the crystal growth step of the present invention includes up to this temperature.
[0015]
Further, the second means of the present invention is the first means, wherein a buffer layer laminating step of laminating a buffer layer for reducing a lattice constant difference between the substrate and the semiconductor crystal at the interface between the substrate and the semiconductor crystal. It is to provide.
According to this means, the difference in lattice constant between the substrate and the semiconductor crystal is effectively reduced, so that a high-quality semiconductor crystal can be obtained.
[0016]
The third aspect of the present invention, in the crystal growth step of the first or second means, as a semiconductor crystal, whether or not added impurity is added, the main component "Al x Ga y In 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) ”is to grow a group III nitride compound semiconductor.
[0017]
The above-mentioned semiconductor materials are not particularly limited. However, for example, a semiconductor substrate or a semiconductor light-emitting device can be applied when you want to configure a group III nitride-based compound semiconductor, as a well stackable semiconductor, at least Al x Ga y In 1-x -y N (0 ≦ Group III nitride-based compound semiconductors composed of binary, ternary or quaternary semiconductors represented by x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). Some of these group III elements may be replaced with boron (B), thallium (Tl), etc., and some of nitrogen (N) may be replaced with phosphorus (P), arsenic (As), antimony ( Sb), bismuth (Bi) or the like may be used.
[0018]
Further, when an n-type group III nitride compound semiconductor layer is formed using these semiconductors, Si, Ge, Se, Te, C, or the like can be added as an n-type impurity. As the p-type impurity, Zn, Mg, Be, Ca, Sr, Ba, or the like can be added. These impurities may be added in a mixture of both p-type and n-type impurities. By using these semiconductor-forming elements, a desired high-quality semiconductor crystal can be obtained.
[0019]
According to a fourth aspect of the present invention, in the crystal separation step of any one of the first to third means, light is irradiated from the substrate side.
For example, when the material of the base substrate is sapphire and gallium nitride (GaN) is selected as the material of the semiconductor crystal, the bandgap of the base substrate becomes larger. Laser light can be effectively absorbed by the semiconductor crystal located near the interface with the semiconductor crystal.
[0020]
In a fifth aspect of the present invention, in the crystal separation step of any one of the first to third means, light is irradiated from the semiconductor crystal side.
This method is effective when the underlying substrate has a smaller band gap, contrary to the above-described means.
[0021]
Examples of such a material for the base substrate having a relatively small band gap include silicon (Si) and gallium arsenide (GaAs).
That is, a sixth means of the present invention is that, in the fifth means, silicon (Si) or gallium arsenide (GaAs) is used as a material of the substrate.
[0022]
According to a seventh aspect of the present invention, in the crystal growth step of any one of the first to sixth means, a semiconductor crystal is grown using a lateral growth method (ELO growth method). Is to form a cavity locally or periodically in the vicinity of the interface between the semiconductor crystal and the substrate by dispersing in the lateral direction.
[0023]
According to this method, the bonding area between the semiconductor crystal and the substrate is reduced due to the formation of the cavity, and the stress acting due to a difference in lattice constant and the like is concentrated at the bonding portion between the two. At this time, on the desired semiconductor crystal side, stress is unlikely to act on the contrary, and at the same time, the irradiation efficiency of light to the joint surface between the two is improved with a decrease in the joint area. In addition, the base substrate and the semiconductor crystal can be efficiently separated, and a high-quality semiconductor crystal can be obtained.
[0024]
Further, an eighth means of the present invention is characterized in that, in the crystal separation step of any one of the first to seventh means, light is irradiated in the same apparatus as the crystal growth apparatus which executed the crystal growth step. is there.
[0025]
According to such a means, it is not necessary to take out the semiconductor crystal once out of the crystal growth apparatus before irradiating the light, so that the temperature of the semiconductor crystal can be easily maintained at the temperature immediately after the completion of the crystal growth. . That is, according to the above means, it is possible or easy to maintain the temperature of the substrate in the crystal separation step of the present invention at substantially the same temperature as the crystal growth temperature of the semiconductor crystal in the crystal growth step or at a temperature around the same.
[0026]
In addition, as a method for growing these semiconductor layers by crystal, halide vapor phase epitaxy (HVPE), metal organic vapor phase epitaxy (MOVPE) and the like are effective.
By the means of the present invention described above, the above problems can be effectively or rationally solved.
[0027]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described based on specific examples. However, the present invention is not limited to the embodiments described below.
〔Example〕
(1) Crystal growth step (a) Buffer layer lamination step An AlN low-temperature deposition buffer layer is formed on a sapphire substrate by MOVPE at about 0.03 μm at about 400 ° C.
(B) Next, GaN is grown at about 1150 ° C. on the AlN low-temperature deposition buffer layer by MOVPE at about 2 μm.
(C) Further, GaN (desired semiconductor crystal) is grown on the first GaN layer at about 1000 ° C. at about 250 μm by HVPE.
[0028]
(2) Crystal separation step After that, while maintaining the desired semiconductor crystal growth temperature, a laser beam is introduced into the growth chamber (reaction tube), and the base substrate (sapphire substrate) and the semiconductor crystal (GaN single crystal) are introduced. ).
[0029]
FIG. 2 is a cross-sectional view of a crystal growth apparatus 200 developed for performing the present crystal separation step. The present crystal growth apparatus 200 is provided with a laser light intake window 210, which is characterized by being designed so that a sample (target object) can be irradiated with laser light from this window. .
[0030]
The wavelength of the irradiation light can be suitably or optimally adjusted so that the irradiation light efficiently transmits through the base substrate and is efficiently absorbed by a desired semiconductor crystal. For example, the band gap of the desired semiconductor crystal (typical) and E 1, when the band gap of the base substrate (typical) and E 2, by preparing a laser beam having a wavelength λ which satisfies the following formula (1) Good.
(Equation 1)
λ = ch / E,
E = (E 1 + E 2 ) / 2 (1)
[0031]
Here, c is the speed of light and h is Planck's constant. Needless to say, the above band gaps (representative values) should be values under the temperature conditions at the time of performing the laser beam irradiation process. It is more desirable to consider that the temperature conditions of the underlying substrate and the semiconductor crystal at the time of performing the irradiation process may change with time even during the execution of the irradiation process.
[0032]
As laser light to be actually irradiated, for example, output light from a Q-switched Nd: YAG laser device or the like can be used. More specifically, for example, laser light under the following conditions is useful.
(1) Emission wavelength: 355 nm
(2) Beam diameter: 7mm
(3) Irradiation intensity: 400 to 600 mJ / cm 2
(4) Irradiation direction: substantially perpendicular to the interface with the semiconductor crystal from the base substrate side (5) Irradiation method: scanning
For example, by sequentially performing the manufacturing steps as described above, a high-quality semiconductor crystal (GaN single crystal) having a thick film substantially free from defects and cracks can be obtained.
[0034]
[Modification 1]
In the first embodiment, a sapphire substrate is used as a base substrate. However, a material having a smaller band gap than a group III nitride compound semiconductor, such as silicon (Si) or gallium arsenide (GaAs), may be used. It can also be used as a base substrate. In such a case, after the crystal growth step of the group III nitride-based compound semiconductor is completed, while the base substrate is maintained at a temperature near the crystal growth temperature, the desired semiconductor crystal side (ie, the group III nitride-based compound semiconductor (From the side). Irradiation light can be transmitted through a desired semiconductor crystal efficiently and its wavelength can be suitably or optimally adjusted so as to be efficiently absorbed by the underlying substrate. The base substrate and the semiconductor crystal can also be satisfactorily separated from each other by absorbing light to the side.
[0035]
[Modification 2]
Hereinafter, in the crystal growth step of the present invention, a semiconductor crystal is grown using a lateral growth method (ELO growth method), so that the junction area between the semiconductor crystal and the substrate at the interface is reduced. A method for manufacturing a semiconductor crystal will be described.
[0036]
As a technique for growing a semiconductor crystal using a lateral growth method (ELO growth method), for example, Japanese Patent Application Laid-Open Nos. 11-145516, 2001-313259, 2001-160627 And Japanese Unexamined Patent Application Publication No. 2000-091252, and Japanese Patent Application Laid-Open Publication No. 2000-091253 are widely known in general.
[0037]
In these techniques, high-quality semiconductor crystals can be grown by lateral growth, and at the same time, local or periodic cavities are formed in the vicinity of the interface between the underlying substrate and the semiconductor crystals, dispersed in the horizontal direction. As a result, the junction area between the semiconductor crystal and the substrate at the interface between the two may be reduced.
[0038]
Therefore, when a semiconductor crystal is grown using a lateral growth method (ELO growth method) according to these techniques, the bonding area between the semiconductor crystal and the substrate at the interface between the semiconductor crystal and the substrate can be reduced. Are concentrated, and it becomes difficult for stress to act on a desired semiconductor crystal. At the same time, since the joint area between the two is reduced, the efficiency of light irradiation on the joint surface between the two is improved. Therefore, a synergistic effect of these actions allows the base substrate and the semiconductor crystal to be efficiently separated. At the same time, a high-quality semiconductor crystal can be obtained.
[0039]
FIG. 3 is a schematic cross-sectional view of the semiconductor crystal according to the present embodiment. As described above, the procedure of the lateral growth method that can be used in combination with the method of the first embodiment (that is, the desired procedure) Of manufacturing a semiconductor crystal).
Hereinafter, each manufacturing process will be described in the order of execution.
[0040]
1. In this embodiment, a seed layer (a group III nitride-based compound semiconductor) composed of a first seed layer (AlN buffer layer 302) and a second seed layer (GaN layer 303) is formed using an organic metal compound vapor phase. The film was formed by vapor phase growth by a growth method (hereinafter, referred to as “MOVPE”). The gases used there were ammonia (NH 3 ), carrier gas (H 2 or N 2 ), trimethylgallium (Ga (CH 3 ) 3 , hereinafter referred to as “TMG”), and trimethylaluminum (Al (CH 3 ) 3 ). , Hereinafter referred to as “TMA”).
[0041]
First, a sapphire substrate 301 (underlying substrate) of 1 inch square and about 250 μm thick was cleaned by organic cleaning and heat treatment (baking). Using the a-plane of the single crystal base substrate 301 as a crystal growth surface, H 2 was supplied at 10 L / min, NH 3 was supplied at 5 L / min, TMA was supplied at 20 μmol / min, and the AlN buffer layer 302 (seed layer) was supplied. The first layer) was grown to a thickness of about 200 nm. At this time, the crystal growth temperature was about 400 ° C.
[0042]
Further, the temperature of the sapphire substrate 301 was raised to 1000 ° C., H 2 was introduced at 20 L / min, NH 3 was introduced at 10 L / min, TMG was introduced at 300 μmol / min, and the GaN layer 303 having a thickness of about 1.5 μm was introduced. (Seed layer second layer) was formed (FIG. 3A).
[0043]
2. Erosion Debris Forming Step Next, using a hard bake resist mask, a striped erosion debris having an arrangement period L ≒ 20 μm was formed by selective dry etching using reactive ion etching (RIE) (FIG. 3). (B)).
[0044]
That is, the erosion debris having a substantially rectangular cross section was formed by etching the substrate in a stripe shape with a stripe width (seed width S) S5 μm and a wing width W ≒ 15 μm until the substrate was etched by about 0.1 μm. The above resist mask was formed such that the side wall of the erosion debris remaining in the stripe shape was the {11-20} plane of the GaN layer 303 (second seed layer).
By this etching, a striped erosion debris having a seed layer including a GaN layer 303 (seed layer second layer) and an AlN buffer layer 302 (seed layer first layer) on the flat top is formed substantially periodically, Part of the sapphire substrate 301 was exposed at the valley of the wing.
[0045]
3. Crystal Growth Step Next, the target semiconductor crystal A made of a GaN single crystal was formed by HVPE using the exposed surface of the erosion debris remaining in the stripe shape as the first crystal growth surface.
[0046]
Finally, the target semiconductor crystal A is grown to about 250 μm. At this time, GaN grows in the horizontal direction and the vertical direction in the initial stage of growth, and once the parts are connected and flattened into a series of substantially planar shapes, the GaN crystal grows in the vertical direction.
In the HVPE method, ammonia (NH 3 ) was used as a group V source material, and GaCl obtained by reacting Ga and HCl was used as a group III source material.
[0047]
Thus, the lateral sides of the seed layer were mainly filled by the lateral epitaxial growth, and thereafter, the semiconductor crystal A (GaN single crystal) having the target film thickness was obtained by the vertical growth (FIG. 3C). In addition, the code | symbol R in a figure has shown "cavity".
By separating the GaN single crystal thus obtained from the base substrate 301 without lowering the temperature based on the means of the present invention, a high-quality semiconductor crystal can be obtained.
[0048]
[Modification 3]
Further, in the above-described first embodiment, the method of irradiating the entire surface of the interface between the base substrate and the semiconductor crystal with laser light by scanning using a laser device having a beam diameter of about 7 mm has been described. The form may be surface irradiation.
In other words, the irradiation mode of the laser beam used for carrying out the present invention is not particularly limited as long as the irradiation mode can secure an irradiation intensity of about 400 to 600 mJ / cm 2 .
[0049]
[Modification 4]
Note that the part to be separated is not necessarily limited to the vicinity of the interface between the base substrate and the semiconductor crystal stacked thereabove. For example, by laminating or arranging a material having a smaller band gap than any of the materials at an arbitrary position, light can be absorbed by the material and the material can be separated at the place. As such a material having a small band gap, for example, silicon (Si), gallium arsenide (GaAs), zinc oxide (ZnO), or the like can be used.
[0050]
[Other modifications]
The present invention is not limited to the above-described examples and modifications, and various other embodiments (modifications and combinations of techniques) can be considered. For example, the Group III nitride-based compound semiconductor, of course Ga x In 1-x N (eg: Ga 0.08 In 0.92 N) made of such a layer, other ternary or 4 of any mixed crystal ratio The original AlGaInN may be used. More specifically, "Al x Ga y In 1-x -y N (0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ x + y ≦ 1) " consisting formula ternary represented (GaInN, (AlInN, AlGaN) or a quaternary (AlGaInN) group III nitride compound semiconductor can also be used. Further, a part of nitrogen (N) of the compound may be replaced with a group V element such as P or As.
[0051]
Further, for example, when laminating a group III nitride-based compound semiconductor on a sapphire substrate, a buffer layer for correcting lattice mismatch with the sapphire substrate, as exemplified in the first embodiment, for example, in order to form with good crystallinity. Although it is preferable to form it, it is desirable to provide a buffer layer even when using another substrate. The buffer layer, III-nitride was formed at a low temperature-based compound semiconductor Al x Ga y In 1-x -y N (0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ x + y ≦ 1), more preferably the Al x Ga 1-x N ( 0 ≦ x ≦ 1) is used.
[0052]
This buffer layer may be a single layer or a multilayer having different compositions and the like. The buffer layer may be formed at a low temperature of 300 to 500 ° C., or may be formed by MOCVD at a temperature of 1000 to 1100 ° C.
[0053]
Alternatively, a buffer layer made of AlN can be formed by a reactive sputtering method using a high-purity metal aluminum and a nitrogen gas as raw materials using a DC magnetron sputtering apparatus. Similarly general formula Al x Ga y In 1-x -y N (0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ x + y ≦ 1, the composition ratio is optional) can form a buffer layer. Further, an evaporation method, an ion plating method, a laser ablation method, and an ECR method can be used. The buffer layer formed by physical vapor deposition is desirably formed at 200 to 600 ° C.
[0054]
Further, the temperature is desirably 300 to 600 ° C, and more desirably 350 to 450 ° C. When a physical vapor deposition method such as the sputtering method is used, the thickness of the buffer layer is desirably 100 to 3000 °. More preferably, it is 100 to 400 °, most preferably 100 to 300 °. As the multi-layer, for example, there is a method of alternately forming a layer composed of Al x Ga 1-x N (0 ≦ x ≦ 1) and a GaN layer.
[0055]
Of course, may be a combination of these, multi-layer three or more Group III nitride compound semiconductor Al x Ga y In 1-x -y N (0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ x + y ≦ 1) may be laminated. Generally, the buffer layer is amorphous, and the Group III nitride compound semiconductor layer thereon is single crystal. The buffer layer and the single-crystal group III nitride compound semiconductor layer may be formed in a plurality of periods as one period, and the repetition may be an arbitrary period.
Alternatively, a high-temperature buffer layer may be formed on the low-temperature buffer layer, and the main group III nitride compound semiconductor may be formed thereon.
[0056]
In the buffer layer and the upper group III nitride-based compound semiconductor layer, a part of the composition of the group III element can be replaced with boron (B) or thallium (Tl), or a part of the composition of nitrogen (N) can be replaced. The present invention can be substantially applied even if it is replaced with phosphorus (P), arsenic (As), antimony (Sb), bismuth (Bi) or the like. Further, these elements may be doped to such an extent that they cannot be displayed in composition.
[0057]
For example, Al x Ga 1-x N (0 ≦ x ≦ 1), which is a group III nitride compound semiconductor, is made of indium (In) or nitrogen (N) having an atomic radius larger than that of aluminum (Al) or gallium (Ga). By doping arsenic (As) having an atomic radius larger than that of ()), the expansion strain of the crystal due to the escape of nitrogen atoms may be compensated for by the compression strain to improve the crystallinity. In this case, since the acceptor impurity easily enters the position of the group III atom, a p-type crystal can be obtained by as-grown.
[0058]
When the buffer layer and the group III nitride compound semiconductor layer are formed in two or more cycles, it is more preferable to dope each group III nitride compound semiconductor layer with an element having a larger atomic radius than the main constituent element. When a light emitting element is used, it is originally desirable to use a binary or ternary system of a group III nitride compound semiconductor.
[0059]
When forming an n-type group III nitride compound semiconductor layer, a group IV element such as Si, Ge, Se, Te, and C or a group VI element can be added as an n-type impurity. In order to obtain a p-type layer, an acceptor impurity such as magnesium may be doped. In addition, as the p-type impurity, a group II element or a group IV element such as Zn, Be, Ca, Sr, and Ba can be added. A plurality of these may be doped simultaneously, or, for example, an n-type impurity and a p-type impurity may be doped in the same layer.
[0060]
The structure of each layer may be arbitrarily reduced by using lateral epitaxial growth to reduce dislocations in the group III nitride compound semiconductor layer. At this time, a method using a mask or a method using a mask that forms a step and forms a lateral growth layer on a concave portion can be adopted. As a method using a step, a method of forming a spot or stripe-shaped concave portion on a substrate, growing a group III nitride-based compound semiconductor thereon, and laterally growing the concave portion on the concave portion can be adopted.
[0061]
In addition, there may be a gap between the lateral growth layer and the layer or substrate thereunder. In the case where there is a gap, the entry of stress strain is prevented, so that the crystallinity can be further improved. The conditions for the lateral growth include a method of increasing the temperature, a method of increasing the supply amount of the group III element gas, and a method of adding magnesium (Mg).
[0062]
As a method for forming the group III nitride-based compound semiconductor layer, a halide vapor deposition method (Halide VPE) is preferable. Alternatively, for example, a metal organic chemical vapor deposition method (MOVPE) may be used. May be formed by different growth methods.
[Brief description of the drawings]
FIG. 1 is a state transition diagram of a group III nitride-based compound semiconductor (desired semiconductor crystal) showing an operation of a crystal separation step of the present invention.
FIG. 2 is a sectional view of a crystal growth apparatus developed to carry out the present invention.
FIG. 3 is a schematic cross-sectional view of a semiconductor crystal illustrating a manufacturing process of the semiconductor crystal according to the embodiment (Modification 2) of the present invention.
FIG. 4 is a cross-sectional view of a group III nitride-based compound semiconductor (desired semiconductor crystal) before separation according to a conventional technique.
[Explanation of symbols]
101 base substrate 120 group III nitride compound semiconductor (desired semiconductor crystal)
200: Crystal growth apparatus 210: Laser light capturing window

Claims (8)

半導体の結晶成長に用いる基板とその基板の上に結晶成長させた半導体結晶とを分離することにより、独立した半導体結晶を得るための半導体結晶の製造方法であって、
前記半導体結晶を前記基板の上に結晶成長させる結晶成長工程と、
前記基板と前記半導体結晶との界面近傍に光を照射することにより、前記基板と前記半導体結晶とを分離する結晶分離工程と
を有し、
前記結晶分離工程において、
前記結晶成長工程における前記半導体結晶の結晶成長温度と略同温又はその周辺温度に前記基板の温度を保持して、
前記半導体結晶か或いは前記基板の何れか一方の、相対的にバンドギャップの大きな層側から、
前記半導体結晶のバンドギャップと前記基板のバンドギャップとの間のバンドギャップに対応する波長の光を照射する
ことを特徴とする半導体結晶の製造方法。
A method of manufacturing a semiconductor crystal for obtaining an independent semiconductor crystal by separating a substrate used for crystal growth of a semiconductor and a semiconductor crystal grown on the substrate,
A crystal growth step of growing the semiconductor crystal on the substrate;
A crystal separation step of separating the substrate and the semiconductor crystal by irradiating light near the interface between the substrate and the semiconductor crystal,
In the crystal separation step,
Holding the temperature of the substrate at substantially the same temperature as the crystal growth temperature of the semiconductor crystal in the crystal growth step or a peripheral temperature thereof,
From either the semiconductor crystal or the substrate, from the layer side having a relatively large band gap,
A method of manufacturing a semiconductor crystal, comprising irradiating light having a wavelength corresponding to a band gap between a band gap of the semiconductor crystal and a band gap of the substrate.
前記基板と前記半導体結晶との界面に、前記基板と前記半導体結晶との格子定数差を緩和するバッファ層を積層するバッファ層積層工程を有する
ことを特徴とする請求項1に記載の半導体結晶の製造方法。
2. The semiconductor crystal according to claim 1, further comprising a buffer layer stacking step of stacking a buffer layer at an interface between the substrate and the semiconductor crystal to reduce a lattice constant difference between the substrate and the semiconductor crystal. 3. Production method.
前記結晶成長工程において、前記半導体結晶として、不純物が添加されているか又は無添加の、主成分が「Alx Gay In1−x−y N(0≦x≦1,0≦y≦1,0≦x+y≦1)」である III族窒化物系化合物半導体を結晶成長させる
ことを特徴とする請求項1又は請求項2に記載の半導体結晶の製造方法。
In the crystal growth process, the as semiconductor crystals, whether or not added impurity is added, the main component "Al x Ga y In 1-x -y N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, The method for producing a semiconductor crystal according to claim 1, wherein a group III nitride-based compound semiconductor that satisfies 0 ≦ x + y ≦ 1) is grown.
前記結晶分離工程において、前記光を前記基板側から照射する
ことを特徴とする請求項1乃至請求項3の何れか1項に記載の半導体結晶の製造方法。
4. The method according to claim 1, wherein the light is irradiated from the substrate side in the crystal separation step. 5.
前記結晶分離工程において、前記光を前記半導体結晶側から照射する
ことを特徴とする請求項1乃至請求項3の何れか1項に記載の半導体結晶の製造方法。
4. The method of manufacturing a semiconductor crystal according to claim 1, wherein in the crystal separation step, the light is irradiated from a side of the semiconductor crystal. 5.
前記基板の材料としてシリコン(Si)又は砒化ガリウム(GaAs)を用いた
ことを特徴とする請求項5に記載の半導体結晶の製造方法。
The method according to claim 5, wherein silicon (Si) or gallium arsenide (GaAs) is used as a material of the substrate.
前記結晶成長工程において、
横方向成長法(ELO成長法)を利用して前記半導体結晶を結晶成長させることにより、前記半導体結晶と前記基板の界面近傍に、横方向に分散させて局所的或いは周期的に空洞を形成する
ことを特徴とする請求項1乃至請求項6の何れか1項に記載の半導体結晶の製造方法。
In the crystal growth step,
By growing the semiconductor crystal using a lateral growth method (ELO growth method), cavities are formed locally or periodically in the vicinity of the interface between the semiconductor crystal and the substrate by being dispersed in the horizontal direction. The method for manufacturing a semiconductor crystal according to claim 1, wherein:
前記結晶分離工程において、前記結晶成長工程を実行した結晶成長装置と同一装置内で前記光を照射する
ことを特徴とする請求項1乃至請求項7の何れか1項に記載の半導体結晶の製造方法。
8. The semiconductor crystal according to claim 1, wherein, in the crystal separation step, the light is irradiated in the same apparatus as a crystal growth apparatus that has performed the crystal growth step. 9. Method.
JP2002256587A 2002-09-02 2002-09-02 Method of manufacturing semiconductor crystal Pending JP2004091278A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002256587A JP2004091278A (en) 2002-09-02 2002-09-02 Method of manufacturing semiconductor crystal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002256587A JP2004091278A (en) 2002-09-02 2002-09-02 Method of manufacturing semiconductor crystal

Publications (1)

Publication Number Publication Date
JP2004091278A true JP2004091278A (en) 2004-03-25

Family

ID=32061769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002256587A Pending JP2004091278A (en) 2002-09-02 2002-09-02 Method of manufacturing semiconductor crystal

Country Status (1)

Country Link
JP (1) JP2004091278A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006080586A1 (en) * 2005-01-31 2006-08-03 Kanagawa Academy Of Science And Technology METHOD FOR FORMING GaN FILM, SEMICONDUCTOR DEVICE, METHOD FOR FORMING GROUP III NITRIDE THIN FILM, AND SEMICONDUCTOR DEVICE HAVING GROUP III NITRIDE THIN FILM
JP2007001855A (en) * 2005-05-27 2007-01-11 Sumitomo Chemical Co Ltd Group iii-v nitride semiconductor laminated substrate, method for manufacturing group iii-v nitride semiconductor free-standing substrate, and semiconductor element
US7442644B2 (en) 2004-07-21 2008-10-28 Nichia Corporation Method for manufacturing nitride semiconductor wafer or nitride semiconductor device; nitride semiconductor wafer or nitride semiconductor device made by the same; and laser irradiating apparatus used for the same
JP2009062272A (en) * 2005-01-03 2009-03-26 Samsung Electro Mech Co Ltd Method for manufacturing nitride single crystal substrate
JP2011192753A (en) * 2010-03-12 2011-09-29 Stanley Electric Co Ltd Method of manufacturing semiconductor element

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442644B2 (en) 2004-07-21 2008-10-28 Nichia Corporation Method for manufacturing nitride semiconductor wafer or nitride semiconductor device; nitride semiconductor wafer or nitride semiconductor device made by the same; and laser irradiating apparatus used for the same
JP2009062272A (en) * 2005-01-03 2009-03-26 Samsung Electro Mech Co Ltd Method for manufacturing nitride single crystal substrate
WO2006080586A1 (en) * 2005-01-31 2006-08-03 Kanagawa Academy Of Science And Technology METHOD FOR FORMING GaN FILM, SEMICONDUCTOR DEVICE, METHOD FOR FORMING GROUP III NITRIDE THIN FILM, AND SEMICONDUCTOR DEVICE HAVING GROUP III NITRIDE THIN FILM
JP2006237556A (en) * 2005-01-31 2006-09-07 Kanagawa Acad Of Sci & Technol GaN FILM GENERATING METHOD, SEMICONDUCTOR ELEMENT, THIN FILM GENERATING METHOD OF GROUP III NITRIDE, AND SEMICONDUCTOR ELEMENT HAVING THIN FILM OF GROUP III NITRIDE
JP2007001855A (en) * 2005-05-27 2007-01-11 Sumitomo Chemical Co Ltd Group iii-v nitride semiconductor laminated substrate, method for manufacturing group iii-v nitride semiconductor free-standing substrate, and semiconductor element
JP2011192753A (en) * 2010-03-12 2011-09-29 Stanley Electric Co Ltd Method of manufacturing semiconductor element

Similar Documents

Publication Publication Date Title
JP4201541B2 (en) Semiconductor crystal manufacturing method and group III nitride compound semiconductor light emitting device manufacturing method
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
JP4529846B2 (en) III-V nitride semiconductor substrate and method for manufacturing the same
JP4092927B2 (en) Group III nitride compound semiconductor, group III nitride compound semiconductor element, and method for manufacturing group III nitride compound semiconductor substrate
JP5099763B2 (en) Substrate manufacturing method and group III nitride semiconductor crystal
JP3690326B2 (en) Method for producing group III nitride compound semiconductor
JP4597259B2 (en) Group III nitride semiconductor growth substrate, group III nitride semiconductor epitaxial substrate, group III nitride semiconductor device, group III nitride semiconductor free-standing substrate, and methods of manufacturing the same
JP3763753B2 (en) Group III nitride compound semiconductor device and method for manufacturing the same
JP2001313259A (en) Method for producing iii nitride based compound semiconductor substrate and semiconductor element
JP2010512301A (en) Crystal growth of (Al, In, Ga, B) N M-plane and semipolar plane on various substrates
JP4860736B2 (en) Semiconductor structure and method of manufacturing the same
JP3795765B2 (en) Method for manufacturing compound semiconductor substrate
JP2003007616A (en) Method of manufacturing semiconductor film
JP4749583B2 (en) Manufacturing method of semiconductor substrate
US9899564B2 (en) Group III nitride semiconductor and method for producing same
JP2007317752A (en) Template substrate
JP2002299253A5 (en)
JP2007314360A (en) Template substrate
JP6249250B2 (en) Group III nitride semiconductor and method of manufacturing the same
JP2004091278A (en) Method of manufacturing semiconductor crystal
JP4749584B2 (en) Manufacturing method of semiconductor substrate
JP4786587B2 (en) Group III nitride semiconductor and method for manufacturing the same, substrate for manufacturing group III nitride semiconductor
JP2005005723A (en) Method for manufacturing nitride semiconductor epitaxial wafer and nitride semiconductor epitaxial wafer
JP2010278470A (en) Substrate for growing group-iii nitride semiconductor, epitaxial substrate for group-iii nitride semiconductor, group-iii nitride semiconductor element, stand-alone substrate for group-iii nitride semiconductor, and methods for manufacturing the same
JP2004296703A (en) Process for fabricating nitride semiconductor element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050131

A977 Report on retrieval

Effective date: 20070712

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20070724

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20070917

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071218