JP2004089476A

JP2004089476A - Game machine

Info

Publication number: JP2004089476A
Application number: JP2002255560A
Authority: JP
Inventors: Takashi Nasu; 那須　隆; Shunichi Sekiguchi; 関口　俊一
Original assignee: Sanyo Bussan Co Ltd
Current assignee: Sanyo Bussan Co Ltd
Priority date: 2002-08-30
Filing date: 2002-08-30
Publication date: 2004-03-25

Abstract

<P>PROBLEM TO BE SOLVED: To provide a game machine capable of programming a main processing and an interruption processing, without considering execution timing of a power failure time means. <P>SOLUTION: A power failure time treatment (S13) is executed in a timer interruption processing such as driving control of a stepping motor for each rotary drum, input/output processing for various I/O devices, or a command output (transmission) processing (S14-S24), so that the power failure time treatment can be executed without interrupting each processing. During outputting (transmitting) data of 1, reading a switch, updating a counter or the like, the power failure time treatment is not executed, so that the power failure time treatment is not executed at an irregular timing. A program considering that the power failure time processing is executed at an irregular timing during the power failure time treatment (S13) and power restoration processing (S63-S67) is not required, and the program is simplified and deceased in capacity. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】本発明は、パチンコ機やスロットマシンに代表される遊技機に関するものである。
【０００２】
【従来の技術】スロットマシンやパチンコ機の制御は、停電等の発生によって電源が突然切断されても、停電の解消後（電源の再入時）には電源断時の状態から遊技が再開されるように構成されている。停電の解消後に電源断時の状態から遊技を再開するためには、停電発生時に、所定の停電時処理を実行する必要がある。かかる停電時処理は、制御系の駆動電圧がダウンするまでの僅かな時間に完了しなければならない。よって、停電の発生後、直ちに停電時処理を実行するため、停電の発生を検出する停電監視回路を設け、停電の発生時にその停電監視回路から出力される停電信号を、割込の禁止設定ができないノンマスカブル割込端子に入力し、そのノンマスカブル割込によって停電時処理を実行する。これにより、停電発生時に停電時処理が即座に実行される。
【０００３】
【発明が解決しようとする課題】しかしながら、停電時処理をノンマスカブル割込で行う場合、停電はいつ発生するのか分からないので、停電時処理がいつ実行されても支障のないように、メイン処理や他の割込処理をプログラムしなければならず、その結果、プログラムが煩雑化すると共に大容量化するという問題点がある。
【０００４】
例えば、データの更新を行う場合には、通常、そのデータの更新とその更新の完了の記憶とをする必要がある。しかし、停電時処理をノンマスカブル割込で行うと、データの更新後であってその更新の完了の記憶前に停電時処理が実行される場合があり、かかる場合には、停電解消後の復電処理において、データの更新の完了が記憶されていないので、既に更新されているデータを再度更新することになり、プログラムが暴走する。このため、停電時処理をノンマスカブル割込で行う場合、データの更新後であってその更新の完了の記憶前に停電時処理が実行された場合には、停電解消後の復電処理において、データの再更新を行わないようにプログラムする必要があり、その結果、プログラムが煩雑化すると共に大容量化するのである。このようなケースは、データの更新を行う場合に限られず、プログラム中に多々存在する。
【０００５】
本発明は上述した問題点を解決するためになされたものであり、停電時手段の実行タイミングを考慮することなく、メイン処理や割込処理をプログラムすることができる遊技機を提供することを目的としている。
【０００６】
【課題を解決するための手段】この目的を達成するために請求項１記載の遊技機は、電源断後もデータを保持するデータ記憶手段と、停電発生時に停電信号を出力する停電監視手段と、その停電監視手段から停電信号が出力された場合に、データを前記データ記憶手段へ退避すると共に制御の中断処理を実行する停電時手段と、停電解消後にその停電時手段によって前記データ記憶手段へ退避されたデータを復帰して中断した処理を再開する復電手段とを備えており、前記停電時手段は、割込の禁止設定が可能な割込処理の中で所定のタイミングで実行されるものであることを特徴としている。
【０００７】
【発明の効果】本発明の遊技機によれば、停電時手段は、停電監視手段から停電信号が出力された場合に、データをデータ記憶手段へ退避すると共に制御の中断処理を実行するものである。この停電時手段は、割込の禁止設定が可能な割込処理の中で所定のタイミングで実行されるので、他の制御に支障を来すことのない好適なタイミングで実行される。よって、停電時手段の実行タイミングを考慮することなく、メイン処理や割込処理をプログラムできるので、その分、プログラムを簡略化できると共に、そのプログラムの小容量化を図ることができるという効果がある。
【０００８】
【発明の実施の形態】以下、本発明の好ましい実施例について、添付図面を参照して説明する。図１は、本発明の実施例であるスロットマシン１の前面扉３が閉じた状態を示した斜視図であり、図２は、そのスロットマシン１の前面扉３が開いた状態を示した斜視図である。
【０００９】
図１及び図２を参照して、スロットマシン１の全体構成について説明する。スロットマシン１は、図１に示すように、本体２と前面扉３とから正面視略矩形状の箱状体に構成されている。本体２は、図２に示すように、スロットマシン１の骨格をなす部材であり、回胴Ｌ，Ｍ，Ｒやホッパ４７等を収納するために、前面側が開放した中空状の箱状体に形成されている。
【００１０】
本体２の内部には、図２に示すように、各種の図柄等が表示され回転可能に構成された回胴Ｌ，Ｍ，Ｒと、スロットマシン１の遊技を制御する制御装置４０、電源スイッチ４１とリセットスイッチ４２と設定キー挿入孔４３とを備える電源ボックス４４、メダルを貯留する補助タンク４５とこの補助タンク４５内のメダルを払出用通路６１に通じる開口６２を介してメダル払出口３２へ払い出す払出装置４６とを備えるホッパ４７等が収納されている。
【００１１】
前面扉３は、上述した本体２の前面側開放部分に覆設される部材であり、図２に示すように、その前面扉３の裏面側辺部に取着されたヒンジ部材１０により本体２に開閉可能に連結されている。よって、前面扉３を閉じることにより本体２の前面側開放部分を閉封することができ、図１に示すように、本体２内に収納される回胴Ｌ，Ｍ，Ｒやホッパ４７等をその本体２と共に被包することができる。一方、前面扉３を開くことにより本体２の前面側を開放することができ、ホッパ４７内に貯留されたメダルの回収等を行うことができる。なお、前面扉３には、図１に示すように、施錠装置９が配設されており、かかる施錠装置９により本体２と前面扉３とを図１に示す状態で施錠することができる。
【００１２】
前面扉３は前面枠４によりその外形が形成されており、前面枠４は、枠部材視認部４ａと枠部材操作部４ｂと枠部材貯留部４ｃとに３分割されて構成されている。前面扉３の上段部（前面枠４の枠部材視認部４ａ）には、図１に示すように、遊技の進行に伴って点灯・点滅する上部ランプ１１、遊技の進行に伴って種々の効果音等を発生するスピーカ１２，１２、各種の内容を表示する液晶ディスプレイ（以下「ＬＣＤ」と略す）１３、左回胴Ｌと中回胴Ｍと右回胴Ｒとをそれぞれ透視可能な露出窓１４Ｌ，１４Ｍ，１４Ｒ、メダルのベット数（賭け数）に応じて点灯する５つのベットランプ１５，１６，１６，１７，１７、クレジット数表示部１８、ゲーム数表示部１９、払出枚数表示部２０などが設けられている。
【００１３】
前面扉３の中段部（前面枠４の枠部材操作部４ｂ）には、図１に示すように、メダルを貯玉するか否かを切り替えるクレジットボタン２１と、左中右の各回胴Ｌ，Ｍ，Ｒの停止を指示する左・中・右回胴用ストップボタン２２〜２４と、メダルの詰まりを解消するメダル詰まり解消ボタン２５と、貯玉されたメダルから１枚のメダルを賭けるための１枚ベットボタン２６と、２枚のメダルを賭ける２枚ベットボタン２７と、最大である３枚のメダルを賭けるマックスベットボタン２８と、各回胴Ｌ，Ｍ，Ｒの回転を開始させるスタートレバー２９と、メダル投入口３０と、機種名や遊技に関わるキャラクタ等が表示された表示プレート３１等とが設けられている。また、前面扉３の下段部（前面枠４の枠部材貯留部４ｃ）には、図１に示すように、メダル払出口３２から払い出されたメダルを受けて貯留するメダル受け皿３３、タバコの吸い殻等を入れる灰皿３４などが設けられている。
【００１４】
図３は、スロットマシン１の電気的構成を示したブロック図である。スロットマシン１の主制御基板Ｃは、制御装置４０内に配設されている。この主制御基板Ｃには、演算装置である１チップマイコンとしてのＭＰＵ５１と、そのＭＰＵ５１と接続されると共に各種のＩ／Ｏ装置と接続された入出力ポート５４とが搭載されている。ＭＰＵ５１には、ＭＰＵ５１により実行される各種の制御プログラムや固定値データを記憶したＲＯＭ５２と、そのＲＯＭ５２内に記憶される制御プログラムの実行に当たって各種のデータ等を一時的に記憶するためのメモリであるＲＡＭ５３と、割込回路やタイマ回路、データ送受信回路などの各種回路が内蔵されている。図４から図７に示すフローチャートのプログラムは、制御プログラムの一部としてＲＯＭ５２内に記憶されている。
【００１５】
ＲＡＭ５３には、停電フラグ５３ａと、スタックポインタ保存メモリ５３ｂと、チェックサム補正値メモリ５３ｃとが設けられている。また、このＲＡＭ５３には、スロットマシン１の電源のオフ後においても、後述する電源基板５５からバックアップ電圧が供給され、スロットマシン１の電源のオフ後もデータを保持（バックアップ）できるように構成されている。
【００１６】
停電フラグ５３ａは、停電等の発生（電源スイッチ４１のオフによる電源断を含む）による電源断を報せるためのフラグである。停電等が発生して電源が断されると、後述する停電監視回路５７からＭＰＵ５１のＮＭＩ（Ｎｏｎ　Ｍａｓｋａｂｌｅ　Ｉｎｔｅｒｒｕｐｔ）端子（ノンマスカブル割込端子）へ停電信号５８が出力される。すると、ＭＰＵ５１によって、図４に示すＮＭＩ（ノンマスカブル）割込処理が実行され、停電フラグ５３ａがオンされる。停電フラグ５３ａがオンされると、タイマ割込処理（図５参照）の中で停電時処理（Ｓ１３）が実行され、遊技の制御の中断処理が実行される。なお、ＮＭＩ割込処理で一旦オンされた停電フラグ５３ａは、電源投入時に実行される復電処理（Ｓ６３〜Ｓ６７）の最後にオフされる（Ｓ６７）。
【００１７】
スタックポインタ保存メモリ５３ｂは、スロットマシン１の電源断後においても、ＭＰＵ５１のスタックポインタの値を保存するためのメモリである。スタックポインタの値は停電時処理のはじめに、このスタックポインタ保存メモリ５３ｂへセーブされ（Ｓ３３）、逆に、復電処理のはじめに、スタックポインタ保存メモリ５３ｂからスタックポインタへ復帰される（Ｓ６３）。本実施例のスタックエリアは電源断後もデータを保持可能なＲＡＭ５３内に設けられているので、停電時処理においてスタックポインタの値をスタックポインタ保存メモリ５３ｂへセーブすることにより、スタックエリアへ退避されたデータをそっくり保存することができる。
【００１８】
チェックサム補正値メモリ５３ｃは、停電時処理において算出されたＲＡＭ５３のチェックサムを「０」とするための補正値を記憶するメモリである。停電時処理（Ｓ１３）では、ＲＡＭ５３のチェックサムを「０」にした状態で制御を終了し、電源投入（停電解消）時の処理において、ＲＡＭ５３のチェックサムを調べ、その値が「０」であるか否かにより、ＲＡＭ５３のデータが正常にバックアップされているか否かを判断している。このため停電時処理において、チェックサム補正値メモリ５３ｃの値を０クリアした状態でＲＡＭ５３のチェックサムを算出し、その算出したチェックサムの２の補数がチェックサム補正値メモリ５３ｃへ記憶される。これによりＲＡＭ５３のチェックサムは「０」となる。
【００１９】
入出力ポート５４は、前述した通りＲＯＭ５２及びＲＡＭ５３を内蔵したＭＰＵ５１と接続されると共に、各種のＩ／Ｏ装置と接続されている。具体的に入出力ポート５４は、遊技状態をリセットするためのリセットスイッチ４２と、設定キー挿入孔４３内に設けられ設定キーの操作により遊技の当選確率を６段階に切り替えるための設定キースイッチ６１と、１枚・２枚・マックスベットボタン２６〜２８と、クレジットボタン２１と、スタートレバー２９と、左・中・右回胴用ストップボタン２２〜２４と、払い出されたメダルを検出するための払出センサ６２と、回胴Ｌ，Ｍ，Ｒの原点位置をそれぞれ検出する左・中・右回胴インデックスフォトセンサ６３Ｌ，６３Ｍ，６３Ｒと、左・中・右の各回胴Ｌ，Ｍ，Ｒをそれぞれ回転させるための左・中・右回胴用ステッピングモータ６４Ｌ，６４Ｍ，６４Ｒと、上部ランプ１１と、１枚〜３枚ベットランプ１５〜１７と、クレジット枚数表示部１８と、ゲーム数表示部１９と、払出枚数表示部２０と、ホッパ駆動モータ６５と、メダル通路切替ソレノイド６６と、主制御基板Ｃから送信されるコマンドを受信してスピーカ１２から効果音などの出力制御を行う音声用制御基板Ｓと、同じく主制御基板Ｃから送信されるコマンドを受信してＬＣＤ１３上に演出表示などを行う表示用制御基板Ｄと、更には、電源基板５５に設けられた停電監視回路５７とにそれぞれ接続されている。
【００２０】
電源基板５５は、前述した電源ボックス４４内に設けられており、主制御基板Ｃをはじめ、スロットマシン１の各電子機器に駆動電力を供給する電源部５６と、電源断の発生を監視する停電監視回路５７とを備えている。スロットマシン１の電源のオフ後には、電源基板５５の電源部５６からＲＡＭ５３へバックアップ電圧が供給される。
【００２１】
停電監視回路５７は、停電等の発生による電源断時（電源スイッチ４１のオフによる電源断を含む）に、主制御基板ＣのＮＭＩ端子および入出力ポート５４へ停電信号５８を出力するための回路である。この停電監視回路５７は、電源基板５５から出力される最も大きい電圧である直流安定２４ボルトの電圧を監視し、この電圧が２２ボルト未満になった場合に停電（電源断）の発生と判断して、停電信号５８を出力するように構成されている。この停電信号５８の出力によって、主制御基板Ｃは、停電の発生を認識し、停電時処理（Ｓ１３）を実行する。なお、電源基板５５は、直流安定２４ボルトの電圧が２２ボルト未満になった後においても、停電時処理の実行に充分な時間の間、制御系の駆動電圧である５ボルトの出力を正常値に維持するように構成されている。よって、主制御基板Ｃは、停電時処理を正常に実行することができる。なお、停電監視回路５７は、必ずしも電源基板５５に設ける必要はなく、例えば主制御基板Ｃに設けるようにしても良い。
【００２２】
次に、図４から図７に示すフローチャートを参照して、主制御基板Ｃで行われる各処理について説明する。図４は、停電の発生等により停電監視回路５７から停電信号５８が出力された場合に主制御基板Ｃで実行されるＮＭＩ割込処理のフローチャートである。停電信号５８がＭＰＵ５１のＮＭＩ端子へ入力されると、このＮＭＩ割込処理が即座に実行される。
【００２３】
ＮＭＩ割込処理では、まずＡレジスタ（アキュムレータ）及びＦレジスタ（フラグレジスタ）をＲＡＭ５３内に設けられたスタックエリアへ退避する（Ｓ１）。次に、停電フラグ５３ａをオンして（Ｓ２）、停電の発生を記憶し、スタックエリアへ退避したＡレジスタ及びＦレジスタを復帰して（Ｓ３）、処理を終了する。なお、停電フラグ５３ａをオンする際に、ＡレジスタおよびＦレジスタのいずれの内容をも破壊しない場合には、Ｓ１及びＳ３の処理は削除して、ＮＭＩ割込処理は、Ｓ２の処理だけで構成される。
【００２４】
図５は、主制御基板Ｃで定期的（本実施例では１．４９０ｍｓ毎）に実行されるタイマ割込処理のフローチャートである。このタイマ割込処理では、各回胴用ステッピングモータ６４Ｌ，６４Ｍ，６４Ｒの駆動制御をはじめ、各種Ｉ／Ｏ装置への入出力処理や、コマンド出力（送信）処理等が実行される。
【００２５】
タイマ割込処理では、まず、メイン処理（図７のＳ６１）で使用している全レジスタ（ＡＦ，ＢＣ，ＤＥ，ＨＬ，ＩＸ，ＩＹレジスタ）の値をスタックエリアへ退避し（Ｓ１１）、停電フラグ５３ａがオンされているか否かを確認する（Ｓ１２）。停電フラグ５３ａがオンされていれば（Ｓ１２：Ｙｅｓ）、図４のＮＭＩ割込処理で説明した通り停電の発生であるので、かかる場合には図６に示す停電時処理を実行する（Ｓ１３）。一方、停電フラグ５３ａがオンされていなければ（Ｓ１２：Ｎｏ）、停電は発生していないので、停電時処理（Ｓ１３）をスキップして、処理をＳ１４へ移行する。なお、停電時処理（Ｓ１３）の詳細については、図６を参照しつつ後述する。
【００２６】
Ｓ１４からの処理では、誤動作の発生を監視するウォッチドッグタイマの値を初期化するウォッチドッグタイマクリア処理（Ｓ１４）と、割込終了宣言処理（Ｓ１５）と、各種スイッチの状態を読み込むスイッチ状態読み込み処理（Ｓ１６）と、左・中・右の各回胴Ｌ，Ｍ，Ｒを回転させるために左・中・右回胴用ステッピングモータ６４Ｌ，６４Ｍ，６４Ｒを駆動する回胴モータ制御処理（Ｓ１７）と、各種センサの状態を監視するセンサ監視処理（Ｓ１８）と、各カウンタやタイマの値を減算するタイマ減算処理（Ｓ１９）と、ＩＮ・ＯＵＴカウンタ処理（Ｓ２０）と、音声用制御基板Ｓおよび表示用制御基板Ｄへそれぞれコマンドを出力（送信）するコマンド出力処理（Ｓ２１）と、クレジット枚数表示部１８とゲーム数表示部１９と払出枚数表示部２０とにそれぞれ表示されるセグメントデータを設定するセグメントデータ設定処理（Ｓ２２）と、そのセグメントデータ設定処理で設定されたセグメントデータを各表示部１８〜２０へそれぞれ表示するセグメントデータ表示処理（Ｓ２３）と、入出力ポート５４から出力データを出力するポート出力処理（Ｓ２４）とが、順に実行される。
【００２７】
そして、これらの処理の実行後には、Ｓ１１の処理でスタックエリアへ退避した各レジスタ（ＡＦ，ＢＣ，ＤＥ，ＨＬ，ＩＸ，ＩＹレジスタ）の値をそれぞれのレジスタへ復帰し（Ｓ２５）、次回のタイマ割込の発生を許容するべく、割込を許可して（Ｓ２６）、このタイマ割込処理を終了する。
【００２８】
図６は、主制御基板Ｃで実行される停電時処理（Ｓ１３）のフローチャートである。前述した通り、この停電時処理は、タイマ割込処理の中で実行される。即ち、停電時処理は、各回胴用ステッピングモータ６４Ｌ，６４Ｍ，６４Ｒの駆動制御をはじめ、各種Ｉ／Ｏ装置への入出力処理や、コマンド出力（送信）処理等を行うタイマ割込処理の中で実行されるので、これらの各処理を中断することなく、停電時処理を実行することができる。よって、１のデータの出力（送信）途中やスイッチの読み込み途中、更にはカウンタ等の更新途中等に、停電時処理が実行されることはないので、即ちイレギュラーなタイミングで停電時処理が実行されることはないので、停電時処理（Ｓ１３）及び復電処理（Ｓ６３〜Ｓ６７）において停電時処理がイレギュラーなタイミングで実行されることを考慮したプログラムを不要として、プログラムを簡略化し且つ小容量化することができる。また、停電時処理（Ｓ１３）は、その実行後にリターンされてタイマ割込処理に復帰することもあるが（Ｓ３２，Ｓ４２）、タイマ割込処理におけるレジスタ退避処理（Ｓ１１）の直後に実行されるので、停電時処理自体で各レジスタの退避処理や復帰処理をする必要がなく、その分、プログラム容量を小容量化することができる。
【００２９】
停電時処理では、まず、コマンドの送信（出力）途中であるか否かを確認し（Ｓ３１）、送信途中であれば（Ｓ３１：Ｙｅｓ）、リターン命令を実行して停電時処理を中止する（Ｓ３２）。本実施例では２バイトで１のコマンドが構成される。図５のタイマ割込処理では、コマンド出力処理（Ｓ２１）により１バイトずつコマンドデータが送信（出力）されるので、１のコマンド送信を完了するためにはタイマ割込処理の実行が２回必要になる。Ｓ３１の処理は、１バイト目のコマンドデータの送信完了後であって且つ２バイト目のコマンドデータの送信完了前である場合に、コマンドの送信途中と判断しており、かかる場合には停電時処理の実行を中止している（停電時処理を未実行としている）。未送信の２バイト目のコマンドデータは、リターン命令後（Ｓ３２）に実行されるコマンド出力処理（Ｓ２１）で送信されるので、次回のタイマ割込処理の際にはコマンドの送信は完了している。よって、停電時処理は、次回のタイマ割込処理の際に実行される。なお、前述した通り、停電時処理は、コマンド出力処理（Ｓ２１）を行うタイマ割込処理の中で実行されるので、１バイトのコマンドデータの送信が停電時処理により途中で途切れることはない。
【００３０】
このように、停電時処理のはじめで、コマンドの送信途中であるか否かを確認し、送信途中であれば停電時処理を未実行とすることにより、コマンドの送信を完了した上で停電時処理を実行することができる。よって、コマンドの送信途中に停電時処理が実行されることを考慮して、停電時処理（Ｓ１３）及び復電処理（Ｓ６３〜Ｓ６７）をプログラムする必要が無く、プログラムを簡略化して且つ小容量化することができる。なお、Ｓ３１の判断ステップは、必ずしも停電時処理をコールした後に実行する必要はなく、停電時処理のコール前に、即ち図５のＳ１２の処理の前または後に実行するようにしても良い。
【００３１】
また、本実施例では、１のコマンド送信を完了するためには２回のタイマ割込処理の実行が必要なので、電源基板５５は、停電の発生後、タイマ割込処理を少なくとも３回以上実行し且つ図６のＳ３１からＳ３８の各処理を実行するのに十分な時間の間（即ち１．４９０ｍｓ×３＋α＝４．４７ｍｓ＋α以上の間。本実施例では３０ｍｓの間）、制御系の駆動電圧である５ボルトの出力を正常値に維持するように構成されている。よって、主制御基板Ｃは、コマンドの送信途中に停電が発生した場合にも、停電時処理を正常に実行することができる。
【００３２】
Ｓ３１の処理において、コマンドの送信途中でなければ（Ｓ３１：Ｎｏ）、以降のＳ３３〜Ｓ３８の処理によって停電時における制御の中断処理を実行する。まず、ＭＰＵ５１のスタックポインタの値をスタックポインタ保存メモリ５３ｂへセーブし（Ｓ３３）、チェックサム補正値メモリ５３ｃの値を０クリアする（Ｓ３４）。更に、全ての出力ポートの出力状態をクリアして全てのアクチュエータをオフする（Ｓ３５）。ＲＡＭ５３の全ての値を加算してチェックサムを求め（Ｓ３６）、求めたチェックサムを２の補数化してこれをチェックサム補正値メモリ５３ｃへ書き込む（Ｓ３７）。これにより、ＲＡＭ５３のチェックサムは「０」となるので、以降のＲＡＭ５３への書き込みを禁止する（Ｓ３８）。
【００３３】
その後、停電信号５８の状態を入出力ポート５４から読み込んで確認し（Ｓ３９）、停電信号５８が出力されている間は、かかる停電信号５８の状態チェックを制御系の駆動電圧がダウンするまで繰り返す（無限ループする）（Ｓ３９：Ｙｅｓ）。
【００３４】
一方、停電信号５８の状態をチェックした結果、停電信号５８が出力されていなければ（Ｓ３９：Ｎｏ）、停電は解消したということなので、ＲＡＭ５３への書き込みを許可し（Ｓ４０）、停電フラグ５３ａをオフした後に（Ｓ４１）、リターン命令を実行して（Ｓ４２）、タイマ割込処理へ復帰する。前述した通り停電時処理は、各レジスタの退避処理を行わずに実行されるので、リターン命令の実行の際に各レジスタの復帰処理が不要となり、その分、プログラムを小容量化することができる。また、停電時処理は、コール命令により実行されるので、元の処理へはリターン命令を実行するだけで復帰することができる。なお、Ｓ３５の処理では、全ての出力ポートの出力状態をクリアしているが、リターン命令の実行により（Ｓ４２）、タイマ割込処理のＳ１４〜Ｓ２４の各処理が実行されて出力ポートの各状態が再出力されるので、何ら特別な処理を設けることなく、リターン命令の実行だけで、一旦クリアした出力ポートの出力状態をも復帰することができる。
【００３５】
更に、停電信号５８の状態チェックを、停電時処理の実行時のみならず、停電時処理の実行後においても行うことにより、ノイズなどを原因として誤って停電フラグ５３ａがオンされて停電時処理が実行された場合にも、制御を無限ループさせること無く、正常に復帰することができる。なお、停電信号５８の再確認処理（Ｓ３９）は、Ｓ３６の処理以降に実行されれば良いので、Ｓ３７やＳ３８の処理の前に実行するようにしても良い。これは、Ｓ３６のＲＡＭ５３のチェックサムを求める処理が比較的長い処理時間を要するので（本実施例では８７０μｓ）、該処理（Ｓ３６）の後であれば、停電信号５８の再確認処理は有効に機能するからである。停電信号５８の再確認処理をＳ３７やＳ３８の処理の前に設けた場合には、該処理は１回のみ実行されることとなり、Ｓ３８のＲＡＭ５３への書き込み禁止処理の後は、何の判断ステップもない無限ループとなる。
【００３６】
図７は、電源投入時に主制御基板Ｃで実行されるメイン処理のフローチャートである。スロットマシン１の電源が投入されると（停電の解消による電源入を含む）、この処理が実行される。まず、スタックポインタの値を設定し（Ｓ５１）、割込モードを設定する（Ｓ５２）。更に、各レジスタ及びＩ／Ｏ等の設定を行う（Ｓ５３）。
【００３７】
次に、停電フラグ５３ａとリセットスイッチ４２の各オン状態を確認する（Ｓ５４，Ｓ５５）。停電フラグ５３ａのオンは電源断時に停電時処理が実行されたこと、即ちＲＡＭ５３にデータがバックアップされていることを示し、リセットスイッチ４２のオンはバックアップ状態のクリアが操作者によって指示されたことを示している。よって、停電フラグ５３ａがオンされており（Ｓ５４：Ｙｅｓ）、且つリセットスイッチ４２がオフされていれば（Ｓ５５：Ｎｏ）、Ｓ５６のＲＡＭクリア処理の実行をスキップして、処理をＳ５７へ移行する。逆に、停電フラグ５３ａがオフされているか（Ｓ５４：Ｎｏ）、或いはリセットスイッチ４２がオンされていれば（Ｓ５５：Ｙｅｓ）、ＲＡＭクリア処理を実行して（Ｓ５６）、ＲＡＭ５３の全ての内容を０クリアする。
【００３８】
次に、設定キースイッチ６１がオンされているか否かを確認し（Ｓ５７）、オンされていなければ（Ｓ５７：Ｎｏ）、Ｓ５８及びＳ５９の各処理をスキップして処理をＳ６０へ移行する。一方、設定キースイッチ６１がオンされていれば（Ｓ５７：Ｙｅｓ）、ＲＡＭクリア処理を実行して（Ｓ５８）、ＲＡＭ５３の全ての内容を０クリアした後で、６段階確率設定処理（Ｓ５９）を実行する。６段階確率設定処理では、遊技の当選確率が６段階に切り替えられる。
【００３９】
Ｓ６０の処理では、停電フラグ５３ａがオンされているか否かを確認する（Ｓ６０）。Ｓ５４からＳ５９の処理の中でＲＡＭクリア処理（Ｓ５６，Ｓ５９）が実行されバックアップ状態がクリアされていれば、停電フラグ５３ａはオフされている（Ｓ６０：Ｎｏ）。よって、かかる場合にはＳ６３からＳ６７の復電処理を実行すること無く、スロットマシン１の通常遊技を行う各処理へ移行する（Ｓ６１）。この各処理（Ｓ６１）が、スロットマシン１のメイン処理として繰り返し実行され、スロットマシン１の遊技が行われる。
【００４０】
一方、停電フラグ５３ａがオンされていれば（Ｓ６０：Ｙｅｓ）、ＲＡＭ５３に記憶されたデータをクリアすることなく、バックアップ状態を有効にしたまま、Ｓ６０の処理が実行されたということである。即ち、停電フラグ５３ａがオンされていれば、Ｓ５１〜Ｓ５３，Ｓ５４：Ｙｅｓ，Ｓ５５：Ｎｏ，Ｓ５７：Ｎｏの経路をたどってＳ６０の処理へ到達しているので、その間、サブルーチンコールは全くされておらず、スタックエリアへの書き込みを含め、ＲＡＭ５３のデータは全く書き替えられていない。停電時処理ではＲＡＭ５３のチェックサム値を「０」としているので（図６のＳ３７）、ＲＡＭ５３のデータが正常にバックアップされていれば、そのチェックサム値は「０」となっている。よって、かかる場合には、ＲＡＭ５３のチェックサム値を調べ（Ｓ６２）、チェックサム値が正常であれば（チェックサム値が「０」であれば）（Ｓ６２：Ｙｅｓ）、バックアップは正常と判断して、Ｓ６３からＳ６７の復電処理を実行する。
【００４１】
一方、Ｓ６２の処理において、チェックサム値に異常があれば（チェックサム値が「０」でなければ）（Ｓ６２：Ｎｏ）、バックアップ中にデータが破壊されるなどの異常が発生している。よって、かかる場合には、割込を禁止し（Ｓ６８）、全ての出力ポートの出力状態をクリアして全てのアクチュエータをオフした後に（Ｓ６９）、エラー表示処理を行って（Ｓ７０）、バックアップエラーの発生を報知する。
【００４２】
Ｓ６３からの復電処理では、まず、スタックポインタ保存メモリ５３ｂの値をスタックポインタへ復帰し（Ｓ６３）、スタックの状態を電源断前の状態に復帰させる。次に、復電時のコマンドを設定し（Ｓ６４）、これを音声用制御基板Ｓおよび表示用制御基板Ｄへそれぞれ送信（出力）して、復電処理の実行を各制御基板Ｓ，Ｄへ報せる。更に、打ち止め・自動精算設定保存処理（Ｓ６５）、スイッチ状態の初期化処理（Ｓ６６）をそれぞれ実行した後に、停電フラグ５３ａをオフして（Ｓ６７）、リターン命令を実行し、復電処理を終了する。リターン命令の実行により、ＭＰＵ５１のプログラムカウンタの値はスタックエリアに記憶されている停電時処理（図５のＳ１３）の次のアドレスへ切り替わるので、停電時処理の次の処理である図５のＳ１４の処理から制御が再開される。
【００４３】
以上説明した通り、停電時処理（Ｓ１３）は、図６に示すタイマ割込処理の中で所定のタイミングで（レジスタの退避処理（Ｓ１１）後に）実行されるように構成されているので、他の制御（例えばＳ１４からＳ２４の各処理）に支障を来すことなく好適なタイミングで実行することができる。しかも、停電時処理はコール命令により実行されるので、復電処理の終了後にはリターン命令の実行だけで処理を元の位置に復帰することができる。このように、本実施例によれば、停電時処理の実行タイミングを考慮することなく、メイン処理（Ｓ６１）やタイマ割込処理の各処理（Ｓ１４〜Ｓ２４）をプログラムできるので、その分、プログラムを簡略化して小容量化を図ることができる。
【００４４】
次に、図８及び図９を参照して、第２実施例について説明する。前記した第１実施例では、停電監視回路５７から出力される停電信号５８を、ＭＰＵ５１のＮＭＩ割込端子に入力し、ＮＭＩ割込処理（図４）によって停電フラグ５３ａをオンし、その停電フラグ５３ａがオンされている場合に、タイマ割込処理の中で停電時処理（Ｓ１３）を実行するようにしていた。
【００４５】
これに対し第２実施例では、ＮＭＩ割込処理を使用せず、タイマ割込処理において、入出力ポート５４で停電監視回路５７から出力される停電信号５８の出力状態を読み込み、停電信号５８が出力されている場合に停電時処理（Ｓ８２）を実行するようにしたものである。このため第２実施例では、ＮＭＩ割込処理（図４）と停電フラグ５３ａとが不要となり、代わって、ＲＡＭクリア処理（Ｓ５６，Ｓ５８）の実行を記憶する初期化フラグが設けられている。即ち、第１実施例では電源投入時の処理（図７）において、停電フラグ５３ａのオン状態がＲＡＭクリア処理（Ｓ５６，Ｓ５８）の未実行を表していたが、第２実施例では停電フラグ５３ａの削除に伴って、初期化フラグを設け、その初期化フラグのオン状態によりＲＡＭクリア処理（Ｓ５６，Ｓ５８）の実行を表すようにしている。以下、第２実施例の説明にあたり、前記した第１実施例と同一の部分には同一の符号を付してその説明を省略する。
【００４６】
図８は、第２実施例のタイマ割込処理のフローチャートである。この処理では、レジスタ退避処理（Ｓ１１）の後に、入出力ポート５４を介して停電信号５８の出力状態を読み込み、停電信号５８が出力されている場合に（Ｓ８１：Ｙｅｓ）、停電時処理（Ｓ８２）を実行する。第２実施例の停電時処理（Ｓ８２）は、図６に示す第１実施例の停電時処理（Ｓ１３）において、停電フラグ５３ａをオフするＳ４１の処理を削除して構成されるので、その説明は省略する。
【００４７】
図９は、電源投入時に主制御基板Ｃで実行される第２実施例のメイン処理のフローチャートである。この処理では、リセットスイッチ４２がオンされている場合（Ｓ５５：Ｙｅｓ）のＲＡＭクリア処理（Ｓ５６）の実行後、及び設定キースイッチ６１がオンされている場合（Ｓ５７：Ｙｅｓ）のＲＡＭクリア処理（Ｓ５８）の実行後に、ＲＡＭ５３のクリアがなされたことを記憶するべく初期化フラグがオンされる（Ｓ９１，Ｓ９２）。
【００４８】
初期化フラグがオンされていれば（Ｓ９３：Ｙｅｓ）、この初期化フラグをオフした後に（Ｓ９４）、スロットマシン１の通常遊技を行う各処理へ移行する（Ｓ６１）。一方、初期化フラグがオンされていなければ（Ｓ９３：Ｎｏ）、ＲＡＭクリア処理（Ｓ５６，Ｓ５８）は実行されていないので、かかる場合には、ＲＡＭ５３のチェックサム値の確認後（Ｓ６２）、チェックサム値が正常であれば（Ｓ６２：Ｙｅｓ）、復電処理（Ｓ６３〜Ｓ６６）を実行する。
【００４９】
この第２実施例においても、第１実施例の場合と同様に、停電時処理の実行タイミングを考慮することなく、メイン処理（Ｓ６１）やタイマ割込処理の各処理（Ｓ１４〜Ｓ２４）をプログラムできるので、その分、プログラムを簡略化して小容量化を図ることができる。
【００５０】
なお、上記実施例において、請求項１記載の停電時手段としては、停電時処理（Ｓ１３，Ｓ８２）が該当し、復電手段としては、Ｓ６３からＳ６７（又はＳ６３からＳ６６）の処理が該当する。また、停電時手段によってデータ記憶手段としてのＲＡＭ５３へ退避され、逆に、復電手段によってそのデータ記憶手段としてのＲＡＭ５３から復帰されるデータとしては、ＭＰＵ５１のスタックポインタの値が該当する。更に、割込の禁止設定が可能な割込処理としてはタイマ割込処理が該当する。
【００５１】
以上、実施例に基づき本発明を説明したが、本発明は上記実施例に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良変形が可能であることは容易に推察できるものである。
【００５２】
本発明をスロットマシン１以外の遊技機、例えば、第１から３種のパチンコ機に用いるようにしても良い。
【００５３】
本発明を上記実施例とは異なるタイプのパチンコ機等に実施しても良い。例えば、一度大当たりすると、それを含めて複数回（例えば２回、３回）大当たり状態が発生するまで、大当たり期待値が高められるようなパチンコ機（通称、２回権利物、３回権利物と称される）として実施しても良い。また、大当たり図柄が表示された後に、所定の領域に球を入賞させることを必要条件として特別遊技状態となるパチンコ機として実施しても良い。更に、パチンコ機以外にも、アレパチ、雀球、スロットマシン、いわゆるパチンコ機とスロットマシンとが融合した遊技機などの各種遊技機として実施するようにしても良い。
【００５４】
なお、スロットマシンは、例えばコインを投入して図柄有効ラインを決定させた状態で操作レバーを操作することにより図柄が変動され、ストップボタンを操作することにより図柄が停止されて確定される周知のものである。従って、スロットマシンの基本概念としては、「複数の識別情報からなる識別情報列を変動表示した後に識別情報を確定表示する可変表示手段を備え、始動用操作手段（例えば操作レバー）の操作に起因して識別情報の変動が開始され、停止用操作手段（例えばストップボタン）の操作に起因して、或いは、所定時間経過することにより、識別情報の変動が停止され、その停止時の確定識別情報が特定識別情報であることを必要条件として、遊技者に有利な特別遊技状態を発生させる特別遊技状態発生手段とを備えたスロットマシン」となり、この場合、遊技媒体はコイン、メダル等が代表例として挙げられる。
【００５５】
また、パチンコ機とスロットマシンとが融合した遊技機の具体例としては、複数の図柄からなる図柄列を変動表示した後に図柄を確定表示する可変表示手段を備えており、球打出用のハンドルを備えていないものが挙げられる。この場合、所定の操作（ボタン操作）に基づく所定量の球の投入の後、例えば操作レバーの操作に起因して図柄の変動が開始され、例えばストップボタンの操作に起因して、或いは、所定時間経過することにより、図柄の変動が停止され、その停止時の確定図柄がいわゆる大当たり図柄であることを必要条件として遊技者に有利な大当たり状態が発生させられ、遊技者には、下部の受皿に多量の球が払い出されるものである。
【００５６】
以下に変形例を示す。請求項１記載の遊技機において、前記データ記憶手段は、遊技の状態を示すメモリやフラグの各記憶エリアと、スタックエリアとを有しており、前記停電時手段は、前記停電監視手段から停電信号が出力された場合にスタックポインタの値を前記データ記憶手段へ退避すると共に、前記復電手段は、停電解消後にそのデータ記憶手段へ退避された値をスタックポインタへ復帰するものであることを特徴とする遊技機１。スタックポインタの値は、停電発生時に停電時手段によりデータ記憶手段に退避されて電源断中も保持され、停電解消時には復電手段によりデータ記憶手段からスタックポインタへ復帰される。メモリやフラグの各記憶エリア及びスタックエリアは、電源断後もデータを保持可能なデータ記憶手段に設けられているので、このデータ記憶手段へ停電発生時にスタックポインタの値を記憶することにより、電源断後においても遊技の状態を保持して、停電解消後に遊技を再開することができる。
【００５７】
請求項１記載の遊技機または遊技機１において、前記停電時手段が実行される所定のタイミングは、前記割込処理におけるレジスタの退避処理後のタイミングであることを特徴とする遊技機２。停電時手段は、レジスタの退避処理後に実行されるので、停電時手段にてレジスタの退避処理を実行する必要がなく、その分、プログラムを小容量化できる。
【００５８】
請求項１記載の遊技機または遊技機１若しくは２において、前記割込処理は定期的に実行されるものであることを特徴とする遊技機３。停電時手段は定期的に実行される割込処理の中で且つ所定のタイミングで実行されるので、割込処理の中の他の処理を分断することなく且つ特定のタイミングで、停電時手段を実行することができる。よって、停電時手段がイレギュラーなタイミングで実行されることを考慮することなく、他の処理（割込処理のみならずメイン処理も含む）をプログラムすることができるので、プログラムの簡略化と小容量化とを図ることができる。
【００５９】
請求項１記載の遊技機または遊技機１から３のいずれかにおいて、前記停電時手段は、前記割込処理において戻り先番地をスタックエリアへ記憶した後に処理を前記停電時手段へ移行することにより実行されるものであることを特徴とする遊技機４。停電時手段は、停電時手段の実行後の戻り先番地がスタックエリアに記憶された後に実行される。よって、復電手段は停電解消後に復電に伴う各処理（以下「復電処理」と略す）を実行した後にリターン命令を実行するだけで（又はスタックエリアに記憶された戻り先番地をＭＰＵのプログラムカウンタにセットするだけで）、制御の実行番地を戻すことができ、プログラムを簡略化して小容量化することができる。なお、戻り先番地をスタックエリアへ記憶した後に停電時手段へ処理を移行するものとしては、停電時手段をコールするコール命令の実行や停電時手段の実行前にＭＰＵのプログラムカウンタの値をスタックエリアへ退避しその後停電時手段へのジャンプ命令を実行するものが例示される。
【００６０】
遊技機４において、戻り先番地をスタックエリアへ記憶した後に処理を前記停電時手段へ移行する処理は、プログラム中の１カ所にのみ設けられていることを特徴とする遊技機５。よって、停電時手段の実行後の戻り先番地、即ち復電手段による復電処理後に再開されるプログラムの番地も１カ所になる。従って、復電処理後には毎回同じ番地からプログラムを再開することができるので、プログラム再開時のイレギュラーな処理が不要となり、再開処理を簡略化してプログラムを小容量化することができる。
【００６１】
請求項１記載の遊技機又は遊技機１から５のいずれかにおいて、前記停電監視手段から停電信号が出力された場合に実行される割込の禁止設定が不可能なノンマスカブル割込手段と、そのノンマスカブル割込手段の実行により停電の発生を記憶する停電記憶手段とを備え、前記停電時手段はその停電記憶手段に停電の発生が記憶されている場合に実行されるものであることを特徴とする遊技機６。遊技機６によれば、ノンマスカブル割込手段によって停電の発生を即座に記憶し、その記憶に基づいて、割込の禁止設定が可能な割込処理の中で所定のタイミングで停電時手段を実行することができる。よって、他の制御に支障を来すことのない好適なタイミングで、停電時手段を迅速に実行することができる。
【００６２】
請求項１記載の遊技機又は遊技機１から５のいずれかにおいて、前記停電時手段は、割込の禁止設定が可能な前記割込処理の中で、前記停電監視手段から出力される停電信号の出力状態を確認し、その停電信号が出力されている場合に実行されるものであることを特徴とする遊技機７。遊技機７によれば、停電監視手段から出力される停電信号の出力状態を、ポート入力して確認し、停電信号が出力されている場合に停電時手段を実行することができる。
【００６３】
請求項１記載の遊技機又は遊技機１から７のいずれかにおいて、前記停電時手段は、スタックポインタの値を前記データ記憶手段へ退避する退避処理と、その退避処理の後に実行され前記データ記憶手段のチェックサムを算出する算出処理と、その算出処理によって算出されたチェックサムを２の補数化して前記データ記憶手段へ書き込む補正処理と、前記停電信号の出力状態を確認しその停電信号が出力されていない場合には前記停電時手段により中断された制御を再開する停電信号再確認処理とを有しており、その停電信号再確認処理は、前記算出処理の実行後に実行されるものであることを特徴とする遊技機８。算出処理の実行時間は、データ記憶手段の容量に応じて変化するものの比較的長い（実施例では８７０μｓ）。よって、その算出処理の実行後に停電信号の出力状態を再確認し、停電信号が出力されている場合に停電時における処理を継続し、出力されていない場合には停電時における処理を終了して停電時手段により中断した制御を再開する。これにより、ノイズなどの影響によって停電信号が誤検出（或いは誤出力）された結果、停電時手段が実行されても、元の制御へ復帰することができる。
【００６４】
遊技機８において、前記停電時手段は、所定の停電時における処理の実行後に制御を無限ループさせて制御系の駆動電圧がダウンするのを待機するものであり、前記停電信号再確認処理は、その無限ループ中に設けられていることを特徴とする遊技機９。無限ループ時に停電が解消し、停電信号の出力が解除された場合には、停電信号再確認処理によって、停電時における処理が終了され、停電時手段により中断された制御が再開される。よって、停電が一旦発生しても、その停電が制御系の駆動電圧がダウンする前に解消すれば、制御を無限ループによって停止することなく再開することができる。
【００６５】
請求項１記載の遊技機又は遊技機１から９のいずれかにおいて、遊技の制御を行うと共に前記データ記憶手段と前記停電時手段と前記復電手段とを有する主制御手段と、その主制御手段から送信されるコマンドに基づいて動作するサブ制御手段とを備え、前記１のコマンドは２以上のデータで構成され、そのコマンドの２以上のデータのうち少なくとも１のデータの送信後であってそのコマンドの全データの送信完了前には、前記停電時手段を未実行とする未実行手段を備えていることを特徴とする遊技機１０。遊技機１０によれば、１のコマンドの全データの送信が完了した状態で停電時手段が実行されるので、コマンドの送信途中を考慮して停電時手段および復電手段を構成する必要がない。よって、その分、プログラムを簡略化して小容量化することができる。なお、停電時手段の未実行の態様としては、第１に、停電時手段の実行前にコマンドの送信状態を確認し、コマンドの全データの送信が未完了であれば、戻り先番地をスタックエリアへ記憶した後に処理を前記停電時手段へ移行する処理（例えば、停電時手段のコール命令）を未実行とするもの。第２に、一旦は停電時手段を実行し、その停電時手段の中でコマンドの送信状態を確認し、コマンドの全データの送信が未完了であれば、以降の停電時手段の各処理を未実行として停電時手段を終了するもの、などが例示される。
【００６６】
遊技機１０において、前記停電監視手段による停電信号の出力から、前記コマンドの全データの送信と前記停電時手段の実行とに充分な時間の間、制御系の駆動電圧を有効な状態に維持する電源手段を備えていることを特徴とする遊技機１１。コマンドの送信状況によって停電時手段の実行が最も遅れた場合においても、電源手段により制御系の駆動電圧は有効な状態に維持される。よって、停電時手段を正常に完了することができる。
【００６７】
請求項１記載の遊技機または遊技機１から１１のいずれかにおいて、前記遊技機はパチンコ機であることを特徴とする遊技機１２。中でも、パチンコ機の基本構成としては操作ハンドルを備え、その操作ハンドルの操作に応じて球を所定の遊技領域へ発射し、球が遊技領域内の所定の位置に配設された作動口に入賞（又は作動口を通過）することを必要条件として、表示装置において変動表示されている識別情報が所定時間後に確定停止されるものが挙げられる。また、特別遊技状態の発生時には、遊技領域内の所定の位置に配設された可変入賞装置（特定入賞口）が所定の態様で開放されて球を入賞可能とし、その入賞個数に応じた有価価値（景品球のみならず、磁気カードへ書き込まれるデータ等も含む）が付与されるものが挙げられる。
【００６８】
請求項１記載の遊技機または遊技機１から１１のいずれかにおいて、前記遊技機はスロットマシンであることを特徴とする遊技機１３。中でも、スロットマシンの基本構成としては、「複数の識別情報からなる識別情報列を変動表示した後に識別情報を確定表示する可変表示手段を備え、始動用操作手段（例えば操作レバー）の操作に起因して、或いは、所定時間経過することにより、識別情報の変動が停止され、その停止時の確定識別情報が特定識別情報であることを必要条件として、遊技者に有利な特別遊技状態を発生させる特別遊技状態発生手段とを備えた遊技機」となる。この場合、遊技媒体はコイン、メダル等が代表例として挙げられる。
【００６９】
請求項１記載の遊技機または遊技機１から１１のいずれかにおいて、前記遊技機はパチンコ機とスロットマシンとを融合させたものであることを特徴とする遊技機１４。中でも、融合させた遊技機の基本構成としては、「複数の識別情報からなる識別情報列を変動表示した後に識別情報を確定表示する可変表示手段を備え、始動用操作手段（例えば操作レバー）の操作に起因して識別情報の変動が開始され、停止用操作手段（例えばストップボタン）の操作に起因して、或いは、所定時間経過することにより、識別情報の変動が停止され、その停止時の確定識別情報が特定識別情報であることを必要条件として、遊技者に有利な特別遊技状態を発生させる特別遊技状態発生手段とを備え、遊技媒体として球を使用すると共に、前記識別情報の変動開始に際しては所定数の球を必要とし、特別遊技状態の発生に際しては多くの球が払い出されるように構成されている遊技機」となる。
【図面の簡単な説明】
【図１】本発明の一実施例であるスロットマシンの前面扉が閉じた状態を示した斜視図である。
【図２】スロットマシンの前面扉が開いた状態を示した斜視図である。
【図３】スロットマシンの電気的構成を示したブロック図である。
【図４】主制御基板で実行されるＮＭＩ割込処理のフローチャートである。
【図５】主制御基板で実行されるタイマ割込処理のフローチャートである。
【図６】主制御基板のタイマ割込処理の中で実行される停電時処理のフローチャートである。
【図７】電源投入時に主制御基板で実行されるメイン処理のフローチャートである。
【図８】主制御基板で実行される第２実施例のタイマ割込処理のフローチャートである。
【図９】電源投入時に主制御基板で実行される第２実施例のメイン処理のフローチャートである。
【符号の説明】
１　　　　　　スロットマシン（遊技機）
５１　　　　　ＭＰＵ
５２　　　　　ＲＯＭ
５３　　　　　ＲＡＭ（データ記憶手段）
５３ａ　　　　停電フラグ
５３ｂ　　　　スタックポインタ保存メモリ
５３ｃ　　　　チェックサム補正値メモリ
５４　　　　　入出力ポート
５５　　　　　電源基板
５６　　　　　電源部
５７　　　　　停電監視回路（停電監視手段）
５８　　　　　停電信号
Ｃ　　　　　　主制御基板[0001]
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a game machine represented by a pachinko machine and a slot machine.
[0002]
2. Description of the Related Art In the control of a slot machine or a pachinko machine, even if the power is suddenly cut off due to the occurrence of a power failure or the like, the game is resumed from the state of the power failure after the power failure is resolved (when the power is turned on again). It is configured to: In order to restart the game from the power-off state after the power outage is resolved, it is necessary to execute a predetermined power outage process when a power outage occurs. This power failure process must be completed in a short time until the drive voltage of the control system drops. Therefore, a power failure monitoring circuit that detects the occurrence of a power failure is provided to execute the power failure processing immediately after the power failure occurs, and the power failure signal output from the power failure monitoring circuit at the time of the power failure is set to disable interrupts. Input to the non-maskable interrupt terminal which cannot be performed, and execute the process at the time of power failure by the non-maskable interrupt. As a result, when a power failure occurs, the power failure processing is immediately executed.
[0003]
However, when the power failure processing is performed by a non-maskable interrupt, it is not known when the power failure occurs, so that the main processing and the power failure processing are performed without any problem. Other interrupt processing must be programmed, and as a result, there is a problem that the program becomes complicated and the capacity increases.
[0004]
For example, when updating data, it is usually necessary to update the data and store the completion of the update. However, if the power failure processing is performed by a non-maskable interrupt, the power failure processing may be executed after the data is updated and before the completion of the update is stored. In the process, since the completion of the data update is not stored, the already updated data is updated again, and the program runs away. For this reason, if the power failure processing is performed by a non-maskable interrupt, if the power failure processing is performed after the data is updated and before the completion of the update is stored, the data will be lost in the power recovery processing after the blackout of the power failure. It is necessary to program so as not to re-update the program. As a result, the program becomes complicated and the capacity increases. Such a case is not limited to the case where data is updated, and many cases exist in a program.
[0005]
The present invention has been made in order to solve the above-described problems, and an object of the present invention is to provide a gaming machine capable of programming a main process and an interrupt process without considering the execution timing of a power failure means. And
[0006]
According to a first aspect of the present invention, there is provided a game machine comprising: a data storage means for retaining data even after a power failure; and a power failure monitoring means for outputting a power failure signal when a power failure occurs. When a power failure signal is output from the power failure monitoring means, the power failure time means for saving data to the data storage means and executing control interruption processing; and Power recovery means for restoring the saved data and restarting the interrupted processing, wherein the power failure means is executed at a predetermined timing in interrupt processing in which interrupt prohibition can be set. It is characterized by things.
[0007]
According to the gaming machine of the present invention, when a power failure signal is output from the power failure monitoring means, the power failure time means saves data to the data storage means and executes control interruption processing. is there. Since this power failure time means is executed at a predetermined timing in the interruption processing in which interruption prohibition can be set, it is executed at a suitable timing which does not hinder other control. Therefore, the main processing and the interrupt processing can be programmed without considering the execution timing of the power failure time means, so that the program can be simplified and the capacity of the program can be reduced accordingly. .
[0008]
Preferred embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a perspective view showing a state where the front door 3 of the slot machine 1 according to the embodiment of the present invention is closed, and FIG. 2 is a perspective view showing a state where the front door 3 of the slot machine 1 is open. FIG.
[0009]
The overall configuration of the slot machine 1 will be described with reference to FIGS. As shown in FIG. 1, the slot machine 1 includes a main body 2 and a front door 3 in a box shape having a substantially rectangular shape when viewed from the front. As shown in FIG. 2, the main body 2 is a member that forms a skeleton of the slot machine 1. The main body 2 is a hollow box-shaped body having an open front side for storing the rotating drums L, M, R, the hopper 47, and the like. Is formed.
[0010]
As shown in FIG. 2, inside the main body 2, as shown in FIG. 2, various designs and the like are displayed and the rotatable torso L, M, and R, a control device 40 for controlling a game of the slot machine 1, a power switch A power supply box 44 having a reset switch 42, a setting key insertion hole 43, an auxiliary tank 45 for storing medals, and a medal payout port 32 through an opening 62 communicating with medals in the auxiliary tank 45 to a payout passage 61. A hopper 47 having a dispensing device 46 for dispensing is housed.
[0011]
The front door 3 is a member that is covered by the front opening portion of the main body 2 described above, and as shown in FIG. 2, the main body 2 is hinged by a hinge member 10 attached to the rear side of the front door 3. Is openably and closably connected. Therefore, by closing the front door 3, the front side opening portion of the main body 2 can be closed, and as shown in FIG. 1, the rotating drums L, M, R, the hopper 47, and the like housed in the main body 2 can be closed. It can be encapsulated with its body 2. On the other hand, by opening the front door 3, the front side of the main body 2 can be opened, and medals stored in the hopper 47 can be collected. The front door 3 is provided with a locking device 9 as shown in FIG. 1, and the locking device 9 can lock the main body 2 and the front door 3 in the state shown in FIG.
[0012]
The exterior of the front door 3 is formed by a front frame 4, and the front frame 4 is divided into three parts: a frame member viewing section 4 a, a frame member operation section 4 b, and a frame member storage section 4 c. As shown in FIG. 1, an upper lamp 11 that is turned on and blinks with the progress of the game, and has various effects with the progress of the game, is provided on the upper portion of the front door 3 (the frame member viewing portion 4 a of the front frame 4). Speakers 12 and 12 that generate sounds and the like, a liquid crystal display (hereinafter abbreviated as “LCD”) 13 that displays various contents, and exposure windows through which the left torso L, the middle torso M, and the right torso R can be seen. 14L, 14M, 14R, five bet lamps 15, 16, 16, 17, 17, which are turned on according to the number of medals bet (the number of bets), a credit number display section 18, a game number display section 19, and a payout number display section 20. And so on.
[0013]
As shown in FIG. 1, a credit button 21 for switching whether or not to store medals is provided on a middle portion of the front door 3 (a frame member operation portion 4b of the front frame 4), and each of the left and right middle torso L, M , R, stop buttons 22 to 24 for instructing to stop R, a button for clearing clogging of medals, and a button for betting one medal from the stored medals. A bet button 26, a two-bet button 27 for betting two medals, a max bet button 28 for betting three medals which is the maximum, a start lever 29 for starting rotation of each body L, M, and R; A medal slot 30 and a display plate 31 on which a model name, characters related to a game, and the like are displayed are provided. As shown in FIG. 1, a medal tray 33 for receiving and storing medals paid out from the medal payout opening 32 is provided in a lower portion of the front door 3 (a frame member storage portion 4c of the front frame 4). An ashtray 34 for holding butts and the like is provided.
[0014]
FIG. 3 is a block diagram showing an electrical configuration of the slot machine 1. As shown in FIG. The main control board C of the slot machine 1 is provided in the control device 40. The main control board C has an MPU 51 as a one-chip microcomputer as an arithmetic unit and an input / output port 54 connected to the MPU 51 and connected to various I / O devices. The MPU 51 is a ROM 52 that stores various control programs executed by the MPU 51 and fixed value data, and a memory that temporarily stores various data and the like when executing the control programs stored in the ROM 52. The RAM 53 and various circuits such as an interrupt circuit, a timer circuit, and a data transmission / reception circuit are built in. The programs in the flowcharts shown in FIGS. 4 to 7 are stored in the ROM 52 as a part of the control program.
[0015]
The RAM 53 includes a power failure flag 53a, a stack pointer storage memory 53b, and a checksum correction value memory 53c. Further, a backup voltage is supplied to the RAM 53 from a power supply board 55 described later even after the power of the slot machine 1 is turned off, so that data can be retained (backed up) even after the power of the slot machine 1 is turned off. ing.
[0016]
The power failure flag 53a is a flag for reporting a power failure caused by a power failure or the like (including a power failure caused by turning off the power switch 41). When the power is cut off due to a power failure or the like, a power failure monitoring circuit 57 (described later) outputs a power failure signal 58 to an NMI (Non Maskable Interrupt) terminal (non-maskable interrupt terminal) of the MPU 51. Then, an NMI (non-maskable) interrupt process shown in FIG. 4 is executed by the MPU 51, and the power failure flag 53a is turned on. When the power failure flag 53a is turned on, the power failure processing (S13) is executed in the timer interruption processing (see FIG. 5), and the game control interruption processing is executed. The power failure flag 53a once turned on in the NMI interruption process is turned off (S67) at the end of the power restoration process (S63 to S67) executed when the power is turned on.
[0017]
The stack pointer storage memory 53b is a memory for storing the value of the stack pointer of the MPU 51 even after the power of the slot machine 1 is turned off. The value of the stack pointer is saved in the stack pointer storage memory 53b at the beginning of the power failure process (S33), and conversely, the stack pointer is returned from the stack pointer storage memory 53b to the stack pointer at the beginning of the power recovery process (S63). Since the stack area of this embodiment is provided in the RAM 53 that can hold data even after power is turned off, the stack pointer value is saved in the stack pointer storage memory 53b during power failure processing, so that the stack area is saved to the stack area. Data can be saved in its entirety.
[0018]
The checksum correction value memory 53c is a memory that stores a correction value for setting the checksum of the RAM 53 calculated in the process at the time of power failure to “0”. In the process at the time of power failure (S13), the control is terminated with the checksum of the RAM 53 set to "0", and the checksum of the RAM 53 is checked in the process at the time of power-on (turning off of power failure). Whether or not the data in the RAM 53 has been normally backed up is determined based on whether or not the data is present. Therefore, in the process at the time of power failure, the checksum of the RAM 53 is calculated with the value of the checksum correction value memory 53c cleared to 0, and the two's complement of the calculated checksum is stored in the checksum correction value memory 53c. As a result, the checksum of the RAM 53 becomes “0”.
[0019]
The input / output port 54 is connected to the MPU 51 containing the ROM 52 and the RAM 53 as described above, and is also connected to various I / O devices. More specifically, the input / output port 54 includes a reset switch 42 for resetting a game state, and a setting key switch 61 provided in the setting key insertion hole 43 for switching a game winning probability to six levels by operating a setting key. , One / two / max bet buttons 26 to 28, a credit button 21, a start lever 29, left / middle / right turn torsion buttons 22 to 24, and a paid-out medal. Sensor 62L, left / middle / right turning drum index photo sensors 63L, 63M, 63R for detecting the origin positions of the turning drums L, M, R, respectively, and left / middle / right turning drums L, M, R / L / M / R turning stepper motors 64L, 64M, 64R for rotating each, a top lamp 11, one to three bet lamps 15 to 17, credits The number display section 18, the number-of-games display section 19, the number-of-payouts display section 20, the hopper drive motor 65, the medal path switching solenoid 66, and the command transmitted from the main control board C, and the effect is received from the speaker 12. A voice control board S for controlling output such as a sound, a display control board D for receiving a command transmitted from the main control board C and displaying an effect on the LCD 13, and a power supply board 55. It is connected to the provided power failure monitoring circuit 57, respectively.
[0020]
The power supply board 55 is provided in the above-described power supply box 44, and includes a power supply unit 56 for supplying drive power to each electronic device of the slot machine 1 including the main control board C, and a power failure for monitoring the occurrence of power failure. A monitoring circuit 57 is provided. After the power of the slot machine 1 is turned off, a backup voltage is supplied from the power supply unit 56 of the power supply board 55 to the RAM 53.
[0021]
The power failure monitoring circuit 57 is a circuit for outputting a power failure signal 58 to the NMI terminal and the input / output port 54 of the main control board C when a power failure occurs due to a power failure or the like (including a power failure caused by turning off the power switch 41). It is. The power failure monitoring circuit 57 monitors the largest voltage output from the power supply board 55, the DC stable voltage of 24 volts, and determines that a power failure (power interruption) has occurred if this voltage falls below 22 volts. The power outage signal 58 is output. Based on the output of the power failure signal 58, the main control board C recognizes the occurrence of the power failure and executes the power failure process (S13). In addition, even after the DC stable voltage of 24 volts becomes less than 22 volts, the power supply board 55 keeps the output of 5 volts, which is the drive voltage of the control system, at the normal value for a time sufficient for executing the power failure processing. It is configured to maintain. Therefore, the main control board C can execute the power failure process normally. The power failure monitoring circuit 57 does not necessarily need to be provided on the power supply board 55, and may be provided on the main control board C, for example.
[0022]
Next, each process performed in the main control board C will be described with reference to flowcharts shown in FIGS. FIG. 4 is a flowchart of an NMI interrupt process executed by the main control board C when a power failure signal 58 is output from the power failure monitoring circuit 57 due to a power failure or the like. When the power failure signal 58 is input to the NMI terminal of the MPU 51, the NMI interrupt processing is immediately executed.
[0023]
In the NMI interrupt processing, first, the A register (accumulator) and the F register (flag register) are saved to a stack area provided in the RAM 53 (S1). Next, the power failure flag 53a is turned on (S2), the occurrence of the power failure is stored, the A register and the F register saved in the stack area are restored (S3), and the process is terminated. If the contents of both the A register and the F register are not destroyed when the power failure flag 53a is turned on, the processing of S1 and S3 is deleted, and the NMI interrupt processing consists of only the processing of S2. Is done.
[0024]
FIG. 5 is a flowchart of a timer interrupt process periodically (every 1.490 ms in this embodiment) performed by the main control board C. In the timer interrupt processing, input / output processing to various I / O devices, command output (transmission) processing, and the like are executed, including drive control of the respective stepping motors 64L, 64M, and 64R for the rotating drum.
[0025]
In the timer interrupt process, first, the values of all registers (AF, BC, DE, HL, IX, and IY registers) used in the main process (S61 in FIG. 7) are saved to a stack area (S11), and a power failure occurs. It is checked whether the flag 53a is turned on (S12). If the power failure flag 53a is turned on (S12: Yes), a power failure has occurred as described in the NMI interrupt process of FIG. 4, and in such a case, the power failure process shown in FIG. 6 is executed (S13). . On the other hand, if the power failure flag 53a is not turned on (S12: No), no power failure has occurred, so the power failure processing (S13) is skipped, and the process proceeds to S14. The details of the power outage process (S13) will be described later with reference to FIG.
[0026]
In the processes from S14, a watchdog timer clearing process (S14) for initializing the value of the watchdog timer for monitoring the occurrence of a malfunction, an interrupt end declaration process (S15), and a switch status reading for reading the status of various switches. The process (S16) and the spinning drum motor control process for driving the left, middle, and right turning drum stepping motors 64L, 64M, and 64R to rotate the left, middle, and right turning drums L, M, and R (S17). And a sensor monitoring process (S18) for monitoring the state of various sensors, a timer subtraction process (S19) for subtracting the value of each counter and timer, an IN / OUT counter process (S20), and an audio control board S and A command output process (S21) for outputting (transmitting) a command to the display control board D, a credit number display unit 18, a game number display unit 19, A segment data setting process (S22) for setting segment data to be displayed on each of the number-of-prints display units 20, and a segment data display for displaying the segment data set in the segment data setting process on each of the display units 18 to 20, respectively. The process (S23) and the port output process of outputting output data from the input / output port 54 (S24) are sequentially executed.
[0027]
After the execution of these processes, the values of the registers (AF, BC, DE, HL, IX, and IY registers) saved to the stack area in the process of S11 are returned to the respective registers (S25), and the next time. In order to permit the occurrence of the timer interrupt, the interrupt is permitted (S26), and the timer interrupt processing is terminated.
[0028]
FIG. 6 is a flowchart of the power failure process (S13) executed by the main control board C. As described above, the process at the time of a power failure is executed in the timer interrupt process. That is, the process at the time of the power failure is performed in a timer interrupt process for performing drive control of each of the stepping motors 64L, 64M, and 64R, input / output processing to various I / O devices, and command output (transmission) processing. Therefore, the power failure process can be executed without interrupting each of these processes. Therefore, the process at the time of power failure is not executed during the output (transmission) of one data, the reading of the switch, or the updating of the counter or the like, that is, the process at the time of power failure is executed at irregular timing. Since the power failure processing is not performed, a program that takes into consideration that the power failure processing is executed at irregular timing in the power failure processing (S13) and the power restoration processing (S63 to S67) is not required, and the program is simplified and small. Capacity can be increased. The power failure process (S13) may be returned after the execution and return to the timer interrupt process (S32, S42), but is executed immediately after the register saving process (S11) in the timer interrupt process. Therefore, it is not necessary to perform the saving process and the restoring process of each register in the process at the time of power failure itself, and accordingly, the program capacity can be reduced.
[0029]
In the process at the time of a power failure, first, it is confirmed whether or not a command is being transmitted (output) (S31). If the command is being transmitted (S31: Yes), a return instruction is executed to stop the process at the time of a power failure (S31). S32). In this embodiment, one command is composed of two bytes. In the timer interrupt processing of FIG. 5, command data is transmitted (output) one byte at a time by the command output processing (S21). Therefore, execution of the timer interrupt processing is required twice to complete transmission of one command. become. In the process of S31, when the transmission of the command data of the first byte is completed and before the transmission of the command data of the second byte is completed, it is determined that the command is being transmitted. Execution of the process has been suspended (the process at the time of power failure has not been executed). Since the untransmitted second-byte command data is transmitted in the command output process (S21) executed after the return instruction (S32), the command transmission is completed in the next timer interrupt process. I have. Therefore, the process at the time of power failure is executed at the time of the next timer interrupt process. As described above, the power failure processing is executed in the timer interrupt processing for performing the command output processing (S21), so that transmission of one-byte command data is not interrupted by the power failure processing.
[0030]
In this way, at the beginning of the power failure processing, it is checked whether or not the command is being transmitted. If the command is being transmitted, the power failure processing is not executed, so that the command transmission is completed and the power failure is completed. Processing can be performed. Therefore, it is not necessary to program the power failure processing (S13) and the power recovery processing (S63 to S67) in consideration of the fact that the power failure processing is executed during the transmission of the command. Can be Note that the determination step of S31 does not necessarily need to be performed after calling the power failure processing, but may be performed before the call of the power failure processing, that is, before or after the processing of S12 in FIG.
[0031]
Further, in this embodiment, since the execution of the timer interrupt process needs to be performed twice to complete the transmission of one command, the power supply board 55 executes the timer interrupt process at least three times after the occurrence of the power failure. 6 and the drive voltage of the control system for a period of time sufficient to execute the processes of S31 to S38 in FIG. 6 (that is, 1.490 ms × 3 + α = 4.47 ms + α or more; in this embodiment, 30 ms). Is maintained at a normal value. Therefore, even when a power failure occurs during transmission of a command, the main control board C can normally execute the power failure processing.
[0032]
In the process of S31, if the command is not being transmitted (S31: No), the control interruption process at the time of power failure is executed by the subsequent processes of S33 to S38. First, the value of the stack pointer of the MPU 51 is saved in the stack pointer storage memory 53b (S33), and the value of the checksum correction value memory 53c is cleared to 0 (S34). Further, the output states of all output ports are cleared and all actuators are turned off (S35). A checksum is obtained by adding all the values in the RAM 53 (S36), the obtained checksum is converted into a 2's complement, and this is written to the checksum correction value memory 53c (S37). As a result, the checksum of the RAM 53 becomes “0”, and the subsequent writing to the RAM 53 is prohibited (S38).
[0033]
Thereafter, the state of the power failure signal 58 is read from the input / output port 54 and confirmed (S39). While the power failure signal 58 is being output, the state check of the power failure signal 58 is repeated until the drive voltage of the control system falls. (Infinite loop is performed) (S39: Yes).
[0034]
On the other hand, as a result of checking the state of the power failure signal 58, if the power failure signal 58 is not output (S39: No), it means that the power failure has been resolved, so writing to the RAM 53 is permitted (S40), and the power failure flag 53a is set. After the power is turned off (S41), a return instruction is executed (S42), and the process returns to the timer interrupt process. As described above, the process at the time of a power failure is performed without performing the save process of each register, so that the return process of each register is not required when executing the return instruction, and the program can be reduced in size accordingly. . Further, since the process at the time of power failure is executed by a call instruction, it is possible to return to the original process only by executing a return instruction. In the process of S35, the output states of all the output ports are cleared. However, when the return instruction is executed (S42), the processes of S14 to S24 of the timer interrupt process are executed, and the respective states of the output ports are cleared. Is output again, and the output state of the output port once cleared can be returned only by executing the return instruction without providing any special processing.
[0035]
Furthermore, by performing the state check of the power failure signal 58 not only at the time of executing the power failure process but also after the execution of the power failure process, the power failure flag 53a is turned on erroneously due to noise or the like, and the power failure process is performed. Even when executed, control can be returned to normal without causing an infinite loop. Since the reconfirmation process (S39) of the power failure signal 58 may be performed after the process of S36, it may be performed before the processes of S37 and S38. This is because the processing for obtaining the checksum of the RAM 53 in S36 requires a relatively long processing time (870 μs in the present embodiment), and after this processing (S36), the reconfirmation processing of the power failure signal 58 is effectively performed. It works. If the reconfirmation process of the power failure signal 58 is provided before the processes of S37 and S38, the process is executed only once, and after the process of prohibiting the writing to the RAM 53 in S38, no determination step is performed. There is no endless loop.
[0036]
FIG. 7 is a flowchart of a main process executed by the main control board C when the power is turned on. This process is executed when the power of the slot machine 1 is turned on (including the power on due to the elimination of the power failure). First, the value of the stack pointer is set (S51), and the interrupt mode is set (S52). Further, setting of each register, I / O, etc. is performed (S53).
[0037]
Next, the on state of the power failure flag 53a and the reset switch 42 is checked (S54, S55). ON of the power failure flag 53a indicates that the process at the time of power failure has been performed when the power is turned off, that is, data is backed up in the RAM 53, and ON of the reset switch 42 indicates that the operator has instructed to clear the backup state. Is shown. Therefore, if the power failure flag 53a is turned on (S54: Yes) and the reset switch 42 is turned off (S55: No), the execution of the RAM clear processing in S56 is skipped, and the processing shifts to S57. . Conversely, if the power failure flag 53a is turned off (S54: No) or the reset switch 42 is turned on (S55: Yes), RAM clear processing is executed (S56), and all the contents of the RAM 53 are cleared. Clear to 0.
[0038]
Next, it is confirmed whether or not the setting key switch 61 is turned on (S57). If it is not turned on (S57: No), the processes of S58 and S59 are skipped and the process proceeds to S60. On the other hand, if the setting key switch 61 is turned on (S57: Yes), the RAM clear processing is executed (S58), and after all the contents of the RAM 53 are cleared to 0, the six-step probability setting processing (S59) is performed. Execute. In the six-stage probability setting process, the winning probability of the game is switched to six stages.
[0039]
In the processing of S60, it is confirmed whether or not the power failure flag 53a is turned on (S60). If the RAM clear processing (S56, S59) is executed in the processing from S54 to S59 and the backup state is cleared, the power failure flag 53a is turned off (S60: No). Therefore, in such a case, the process proceeds to each process of performing the normal game of the slot machine 1 without executing the power restoration process from S63 to S67 (S61). Each of the processes (S61) is repeatedly executed as a main process of the slot machine 1, and a game of the slot machine 1 is performed.
[0040]
On the other hand, if the power failure flag 53a is ON (S60: Yes), it means that the process of S60 has been executed without clearing the data stored in the RAM 53 and keeping the backup state valid. That is, if the power failure flag 53a is on, the process has reached the process of S60 by following the routes of S51 to S53, S54: Yes, S55: No, and S57: No. During that time, no subroutine call is made. The data in the RAM 53 has not been rewritten at all, including writing to the stack area. In the process at the time of the power failure, the checksum value of the RAM 53 is set to “0” (S37 in FIG. 6), and if the data of the RAM 53 is normally backed up, the checksum value is “0”. Therefore, in such a case, the checksum value of the RAM 53 is checked (S62). If the checksum value is normal (if the checksum value is "0") (S62: Yes), the backup is determined to be normal. Then, the power restoration process from S63 to S67 is executed.
[0041]
On the other hand, in the processing of S62, if there is an abnormality in the checksum value (if the checksum value is not "0") (S62: No), an abnormality such as data being destroyed during backup has occurred. Therefore, in such a case, the interrupt is prohibited (S68), the output states of all the output ports are cleared and all the actuators are turned off (S69), an error display process is performed (S70), and a backup error is performed. Notify the occurrence of
[0042]
In the power restoration process from S63, first, the value of the stack pointer storage memory 53b is restored to the stack pointer (S63), and the state of the stack is restored to the state before the power was turned off. Next, a power restoration command is set (S64), and the command is transmitted (output) to the audio control board S and the display control board D, respectively, and execution of the power restoration processing is performed to each of the control boards S and D. Inform. Further, after executing the stop / automatic adjustment setting saving processing (S65) and the switch state initialization processing (S66), the power failure flag 53a is turned off (S67), a return command is executed, and the power recovery processing is completed. I do. By executing the return instruction, the value of the program counter of the MPU 51 is switched to the next address of the power failure processing (S13 in FIG. 5) stored in the stack area, so that the processing following S14 in FIG. The control is restarted from the processing of.
[0043]
As described above, the power failure process (S13) is configured to be executed at a predetermined timing (after the register saving process (S11)) in the timer interrupt process shown in FIG. (For example, each processing of S14 to S24) can be executed at a suitable timing without any trouble. In addition, since the process at the time of the power failure is executed by the call instruction, the process can be returned to the original position only by executing the return instruction after the completion of the power restoration process. As described above, according to the present embodiment, the main processing (S61) and each processing of the timer interrupt processing (S14 to S24) can be programmed without considering the execution timing of the processing at the time of power failure. Can be simplified and the capacity can be reduced.
[0044]
Next, a second embodiment will be described with reference to FIGS. In the first embodiment, the power failure signal 58 output from the power failure monitoring circuit 57 is input to the NMI interrupt terminal of the MPU 51, and the power failure flag 53a is turned on by the NMI interruption processing (FIG. 4). When the power switch 53a is turned on, the power failure process (S13) is executed in the timer interrupt process.
[0045]
On the other hand, in the second embodiment, the output state of the power failure signal 58 output from the power failure monitoring circuit 57 at the input / output port 54 is read in the timer interrupt processing without using the NMI interrupt processing, and the power failure signal 58 When the power is output, the power failure process (S82) is executed. For this reason, in the second embodiment, the NMI interrupt process (FIG. 4) and the power failure flag 53a become unnecessary, and instead, an initialization flag for storing execution of the RAM clear process (S56, S58) is provided. That is, in the first embodiment, when the power is turned on (FIG. 7), the ON state of the power failure flag 53a indicates that the RAM clear processing (S56, S58) has not been executed, but in the second embodiment, the power failure flag 53a. With the deletion of, the initialization flag is provided, and the execution of the RAM clear processing (S56, S58) is indicated by the ON state of the initialization flag. Hereinafter, in the description of the second embodiment, the same parts as those in the above-described first embodiment are denoted by the same reference numerals, and description thereof will be omitted.
[0046]
FIG. 8 is a flowchart of the timer interrupt process according to the second embodiment. In this process, after the register save process (S11), the output state of the power failure signal 58 is read via the input / output port 54, and when the power failure signal 58 is output (S81: Yes), the power failure process (S82) ). The power failure processing (S82) of the second embodiment is configured by deleting the processing of S41 for turning off the power failure flag 53a in the power failure processing (S13) of the first embodiment shown in FIG. Is omitted.
[0047]
FIG. 9 is a flowchart of the main processing of the second embodiment executed by the main control board C when the power is turned on. In this process, the RAM clear process (S56) when the reset switch 42 is on (S55: Yes) and the RAM clear process (S57: Yes) when the setting key switch 61 is on (S57: Yes) After execution of S58), the initialization flag is turned on to store that the RAM 53 has been cleared (S91, S92).
[0048]
If the initialization flag has been turned on (S93: Yes), after the initialization flag is turned off (S94), the process proceeds to each process of performing the normal game of the slot machine 1 (S61). On the other hand, if the initialization flag is not turned on (S93: No), the RAM clear processing (S56, S58) is not executed. In such a case, after the checksum value of the RAM 53 is confirmed (S62), the check is performed. If the sum value is normal (S62: Yes), power restoration processing (S63 to S66) is executed.
[0049]
In the second embodiment, similarly to the first embodiment, the main process (S61) and the respective processes (S14 to S24) of the timer interrupt process are programmed without considering the execution timing of the process at the time of power failure. Therefore, the program can be simplified and the capacity can be reduced accordingly.
[0050]
In the above embodiment, the means for power failure according to claim 1 corresponds to the processing at power failure (S13, S82), and the means for power recovery corresponds to the processing from S63 to S67 (or from S63 to S66). . In addition, the value of the stack pointer of the MPU 51 corresponds to the data that is saved to the RAM 53 as the data storage means by the power failure time means, and conversely, returned from the RAM 53 as the data storage means by the power recovery means. Further, a timer interrupt process corresponds to an interrupt process in which interrupt prohibition can be set.
[0051]
As described above, the present invention has been described based on the embodiments. However, the present invention is not limited to the above embodiments, and it is easily understood that various improvements and modifications can be made without departing from the spirit of the present invention. It can be inferred.
[0052]
The present invention may be applied to gaming machines other than the slot machine 1, for example, the first to three types of pachinko machines.
[0053]
The present invention may be implemented in a pachinko machine or the like of a type different from the above embodiment. For example, once a jackpot has been hit, a pachinko machine (commonly known as a twice-rights item or a three-times right item) can increase the jackpot expectation value until a jackpot state occurs a plurality of times (for example, two or three times). ). Further, the pachinko machine may be implemented as a special game state in which a special game state is required after a big hit symbol is displayed and a ball is awarded in a predetermined area. Further, in addition to the pachinko machine, the present invention may be implemented as various game machines such as areaches, sparrow balls, slot machines, so-called game machines in which a so-called pachinko machine and a slot machine are combined.
[0054]
In the slot machine, for example, a symbol is changed by operating an operation lever in a state where a coin is inserted and a symbol valid line is determined, and the symbol is stopped and determined by operating a stop button. Things. Therefore, the basic concept of the slot machine is as follows: "variable display means for variably displaying an identification information sequence composed of a plurality of identification information and then confirming and displaying the identification information is provided. The change of the identification information is started, and the change of the identification information is stopped due to the operation of the stop operation means (for example, a stop button) or after a predetermined time elapses, and the fixed identification information at the time of the stop is stopped. A special game state generating means for generating a special game state advantageous to the player on the condition that the special medium is the specific identification information. In this case, coins and medals are typical examples of the game medium. As
[0055]
Further, as a specific example of a gaming machine in which a pachinko machine and a slot machine are integrated, a variable display means for confirming and displaying a symbol after variably displaying a symbol row including a plurality of symbols is provided, and a handle for hitting a ball is provided. Those not provided. In this case, after throwing in a predetermined amount of balls based on a predetermined operation (button operation), for example, the fluctuation of the symbol is started due to the operation of the operation lever, for example, due to the operation of the stop button, or With the passage of time, the fluctuation of the symbol is stopped, and a jackpot state advantageous to the player is generated on condition that the final symbol at the time of the stop is a so-called jackpot symbol. A large number of balls are paid out.
[0056]
Hereinafter, modified examples will be described. 2. The gaming machine according to claim 1, wherein said data storage means has a storage area for a memory and a flag indicating a game state, and a stack area, and said power failure time means receives a power failure from said power failure monitoring means. When a signal is output, the value of the stack pointer is saved to the data storage means, and the power recovery means restores the value saved to the data storage means to the stack pointer after the blackout. Gaming machine 1 characterized by the following. When a power failure occurs, the value of the stack pointer is saved in the data storage means by the power failure means and is retained even during power-off, and when the power failure is stopped, the power recovery means returns from the data storage means to the stack pointer. Each storage area of the memory and the flag and the stack area are provided in the data storage means capable of holding data even after the power is turned off. By storing the value of the stack pointer in this data storage means when a power failure occurs, The state of the game can be maintained even after the interruption, and the game can be restarted after the blackout.
[0057]
The gaming machine (2) according to claim 1, wherein the predetermined timing at which the power failure means is executed is a timing after a register save process in the interrupt process. Since the power failure time means is executed after the register saving processing, the power saving time means does not need to execute the register saving processing, and accordingly, the program can be reduced in capacity.
[0058]
The gaming machine (3) according to claim 1, wherein the interruption process is periodically executed. Since the power failure time means is executed at a predetermined timing in the interrupt processing that is periodically executed, the power failure time means can be executed at a specific timing without dividing other processing in the interrupt processing. Can be performed. Therefore, other processes (including not only the interrupt process but also the main process) can be programmed without considering that the means at the time of power failure is executed at irregular timing. The capacity can be increased.
[0059]
2. The gaming machine according to claim 1, wherein the power failure means shifts the processing to the power failure means after storing a return address in the stack area in the interrupt processing. A gaming machine 4 to be executed. The power failure means is executed after the return address after execution of the power failure means is stored in the stack area. Therefore, the power recovery means only executes the return command after executing each process (hereinafter, abbreviated as “power recovery process”) associated with the power recovery after the blackout of the power supply (or returns the return destination address stored in the stack area to the MPU). Just by setting it in the program counter), the execution address of control can be returned, and the program can be simplified and reduced in capacity. Note that the process of shifting to the power failure means after storing the return address in the stack area is performed by executing a call instruction for calling the power failure means or stacking the value of the program counter of the MPU before executing the power failure means. An example is shown in which the area is evacuated to an area and then executes a jump instruction to a means during power failure.
[0060]
In the gaming machine 4, the processing of storing the return address in the stack area and then shifting the processing to the power outage means is provided only at one place in the program. Therefore, the return address after the execution of the power failure time means, that is, the address of the program restarted after the power recovery processing by the power recovery means is also one. Therefore, since the program can be restarted from the same address every time after the power restoration process, irregular processing at the time of restarting the program becomes unnecessary, and the restart processing can be simplified and the program can be reduced in capacity.
[0061]
2. The non-maskable interrupting means in which it is impossible to set a prohibition of an interrupt executed when a power failure signal is output from the power failure monitoring means, in the gaming machine or any of the gaming machines 1 to 5 according to claim 1, Power failure storage means for storing the occurrence of a power failure by executing the non-maskable interrupt means, wherein the power failure time means is executed when the occurrence of a power failure is stored in the power failure storage means. Gaming machine 6 to do. According to the gaming machine 6, the occurrence of a power failure is immediately stored by the non-maskable interrupt means, and based on the storage, the power failure time means is executed at a predetermined timing in the interrupt processing in which the setting of the inhibition of the interrupt is possible. can do. Therefore, the power failure time means can be quickly executed at a suitable timing that does not hinder other controls.
[0062]
2. The power failure signal output from the power failure monitoring means in the interruption processing in which interruption prohibition can be set in the gaming machine or any of the gaming machines 1 to 5 according to claim 1. A game machine 7 which is executed when the power outage signal is output after confirming the output state of the game machine 7. According to the gaming machine 7, the output state of the power failure signal output from the power failure monitoring means is input to the port and checked, and when the power failure signal is output, the power failure time means can be executed.
[0063]
2. The gaming machine according to claim 1, wherein the power failure means saves the value of a stack pointer to the data storage means, and executes the data storage after the save processing. Means for calculating the checksum of the means, correction processing for writing the checksum calculated by the calculation processing into two's complement and writing the data to the data storage means, checking the output state of the power failure signal and outputting the power failure signal A power failure signal reconfirmation process for restarting the control interrupted by the power failure time means if not performed, and the power failure signal reconfirmation process is executed after the execution of the calculation process. A gaming machine 8 characterized in that: The execution time of the calculation process varies depending on the capacity of the data storage unit, but is relatively long (870 μs in the embodiment). Therefore, after executing the calculation process, the output state of the power failure signal is reconfirmed, and the process at the time of the power failure is continued when the power failure signal is output, and the process at the time of the power failure is terminated when the power failure signal is not output. The control interrupted by the power failure means is restarted. As a result, even when the power failure signal is erroneously detected (or erroneously output) due to the influence of noise or the like and the power failure time means is executed, it is possible to return to the original control.
[0064]
In the gaming machine 8, the power outage means waits for the drive voltage of the control system to fall by executing an infinite loop after the execution of the process at the time of the predetermined power outage. A gaming machine 9 provided in the endless loop. When the power failure is resolved during the infinite loop and the output of the power failure signal is released, the processing at the time of the power failure is terminated by the power failure signal reconfirmation processing, and the control interrupted by the power failure time means is restarted. Therefore, even if a power failure occurs once, if the power failure is resolved before the drive voltage of the control system is reduced, the control can be restarted without stopping by an infinite loop.
[0065]
2. A main control means for controlling a game and having said data storage means, said power outage means, and said power recovery means in the gaming machine or one of the gaming machines 1 to 9 according to claim 1. Sub-control means that operates on the basis of a command transmitted from the controller, wherein the one command is composed of two or more data, and after transmission of at least one of the two or more data of the command, the The gaming machine (10), further comprising a non-executing means for not executing the power failure means before the completion of transmission of all command data. According to the gaming machine 10, since the power failure means is executed in a state where transmission of all data of one command is completed, it is not necessary to configure the power failure means and the power recovery means in consideration of the transmission of the command. . Therefore, the program can be simplified and the capacity can be reduced accordingly. As a mode in which the means at the time of power failure is not executed, first, the transmission state of the command is checked before execution of the means at the time of power failure, and if the transmission of all data of the command is not completed, the return address is stacked. A process in which the process is shifted to the power failure means after being stored in the area (for example, a call instruction of the power failure means) is not executed. Secondly, once the power failure means is executed, the transmission state of the command is confirmed in the power failure means, and if the transmission of all the data of the command is not completed, the subsequent processing of the power failure means is executed. One in which the power failure means is terminated as unexecuted is exemplified.
[0066]
In the gaming machine 10, the drive voltage of the control system is maintained in an effective state for a time sufficient for transmitting all the data of the command and executing the power failure time means from the output of the power failure signal by the power failure monitoring means. A gaming machine 11 comprising power supply means. Even when the execution of the power failure means is delayed most by the command transmission status, the drive voltage of the control system is maintained in an effective state by the power supply means. Therefore, the power failure time means can be completed normally.
[0067]
The gaming machine (12) according to any one of claims 1 to 11, wherein the gaming machine is a pachinko machine. Above all, the pachinko machine has an operation handle as a basic configuration, and fires a ball to a predetermined game area in response to operation of the operation handle, and the ball wins an operation port arranged at a predetermined position in the game area. (Or pass through the operating port) is a necessary condition that the identification information variably displayed on the display device is fixedly stopped after a predetermined time. In addition, when a special game state occurs, a variable winning device (specific winning opening) disposed at a predetermined position in the game area is opened in a predetermined mode to enable a ball to win, and a value corresponding to the winning number is obtained. A value (including data written on a magnetic card as well as a prize ball) is given.
[0068]
The gaming machine (13) according to any one of claims 1 to 11, wherein the gaming machine is a slot machine. Among them, the basic configuration of the slot machine is as follows: "variable display means for variably displaying an identification information string composed of a plurality of pieces of identification information and then confirming and displaying the identification information, which is caused by operation of a starting operation means (for example, an operation lever). Alternatively, or after a lapse of a predetermined time, the fluctuation of the identification information is stopped, and a special game state advantageous to the player is generated on the condition that the fixed identification information at the time of the stop is the specific identification information. Gaming machine provided with a special game state generating means ". In this case, coins and medals are typical examples of the game medium.
[0069]
2. The gaming machine 14 according to claim 1, wherein said gaming machine is a combination of a pachinko machine and a slot machine. Among them, the basic configuration of the integrated gaming machine is as follows: “variable display means for variably displaying an identification information string composed of a plurality of identification information and then confirming and displaying the identification information is provided. The change of the identification information is started due to the operation, and the change of the identification information is stopped due to the operation of the stop operation means (for example, the stop button) or after a predetermined time has elapsed, and the change of the identification information is stopped. A special game state generating means for generating a special game state advantageous to the player on condition that the fixed identification information is the specific identification information, using a ball as a game medium, and starting the change of the identification information In this case, a predetermined number of balls are required, and when a special game state occurs, a large number of balls are paid out.
[Brief description of the drawings]
FIG. 1 is a perspective view showing a state in which a front door of a slot machine according to an embodiment of the present invention is closed.
FIG. 2 is a perspective view showing a state where a front door of the slot machine is open.
FIG. 3 is a block diagram showing an electrical configuration of the slot machine.
FIG. 4 is a flowchart of an NMI interrupt process executed by a main control board.
FIG. 5 is a flowchart of a timer interrupt process executed by a main control board.
FIG. 6 is a flowchart of a power failure process executed in the timer interrupt process of the main control board.
FIG. 7 is a flowchart of a main process executed by a main control board when power is turned on.
FIG. 8 is a flowchart of a timer interrupt process of a second embodiment executed by the main control board.
FIG. 9 is a flowchart of a main process of a second embodiment executed by the main control board when the power is turned on.
[Explanation of symbols]
1 slot machine (game machine)
51 MPU
52 ROM
53 RAM (data storage means)
53a Power failure flag
53b Stack pointer storage memory
53c Checksum correction value memory
54 I / O ports
55 power supply board
56 Power supply section
57 Power failure monitoring circuit (power failure monitoring means)
58 Power failure signal
C Main control board

Claims

Data storage means for retaining data even after power is turned off;
A power failure monitoring means for outputting a power failure signal when a power failure occurs,
When a power failure signal is output from the power failure monitoring means, a power failure time means for saving data to the data storage means and executing control interruption processing;
Power recovery means for restoring the data saved to the data storage means by the power failure time means after the power failure and restarting the interrupted process,
The gaming machine, wherein the power failure means is executed at a predetermined timing in an interruption process in which interruption prohibition can be set.