JP2004088264A

JP2004088264A - Semiconductor integrated circuit

Info

Publication number: JP2004088264A
Application number: JP2002244244A
Authority: JP
Inventors: Daisuke Imoto; 伊元　大輔; Kazuyuki Hiyoubu; 兵部　和之
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-08-23
Filing date: 2002-08-23
Publication date: 2004-03-18
Anticipated expiration: 2022-08-23
Also published as: JP4012446B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit which can reduce a current consumption without exerting an adverse influence on an external circuit or the like. <P>SOLUTION: A logic circuit 108 includes a power controller 110 for supplying a high-voltage side power 109 at a normal state time or a low-voltage side power 110 at a wait state time, and an analog switch group 107 having switches 107a-107c inputting a plurality of input signals and selecting and outputting one input signal based on an output signal of the circuit 108. A control signal output from the circuit 108 in the wait state is fixed to a LOW level so that the switches 107a-107c are controlled to be all opened. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は半導体集積回路に関し、特に、低消費電力を実現する半導体集積回路に関するものである。
【０００２】
【従来の技術】
近年、携帯電話や、ポータブルオーディオプレーヤなど、電池駆動による携帯用機器が広く普及している。このような携帯用機器においては、消費電力を低く抑えることが重要であり、消費電力の低減に向いているＣＭＯＳ型の半導体集積回路を用いる場合が多い。
【０００３】
半導体集積回路において消費電力を減らす方法としては、動作周波数を下げる方法や、動作電圧を下げる方法が一般に行われている。さらなる電力削減の方法としては、不用なブロックの電源を切ってしまう方法がある。電源を切る方法としては、電源発生回路と電源を必要とする回路の間にトランジスタなどで構成する電源スイッチを設け、スイッチを開くのが一般的である。
【０００４】
また、携帯用機器においては、使用している電池の出力電圧をモニタし、電池残量を表示する機能を備えているものが多く、半導体集積回路に電池電圧モニタのためのアナログデジタル変換回路（以下、ＡＤ変換回路と称す）を集積することが要望されている。
【０００５】
図３に、ＡＤ変換器を集積した従来の半導体集積回路のブロック図を示す。図において、半導体集積回路３００はアナログ回路３０１とロジック回路３０８とを備えている。アナログ回路３０１は、電池３０３の出力電圧、及び外部回路３０４、３０５からのアナログ信号をロジック回路３０８からの制御信号に基づいてアナログデジタル変換するＡＤ変換器３０６と、ＡＤ変換器３０６に入力される信号を選択するアナログスイッチ群３０７を有しており、入力パッド３１３を介して接続されたアナログ回路用電源３０２で動作する。アナログスイッチ群３０７は、入力パッド３１０を介して入力される電池３０３の出力電圧を入力とするスイッチ３０７ａと、入力パッド３１１を介して外部回路３０４から出力される信号を入力とするスイッチ３０７ｂと、入力パッド３１２を介して外部回路３０５から出力される信号を入力とするスイッチ３０７ｃとを有しており、スイッチ３０７ａ〜３０７ｃの出力はＡＤ変換器３０６に入力されている。スイッチ３０７ａ〜３０７ｃは、いずれも半導体素子により構成されており、ロジック回路３０８からの制御信号により、いずれか１つだけを閉じた状態とすることができる。ロジック回路３０８は、入力パッド３１４を介して接続されたロジック回路用電源３０９で動作し、ＡＤ変換器３０６とアナログスイッチ群３０７とを制御するとともに、ＡＤ変換器３０６が変換結果として出力する信号を入力とし、信号処理した結果を、出力パッド３１５を介してデジタルアナログ変換器（図示せず）等に出力する。
【０００６】
以下、従来の半導体集積回路の動作を説明する。ロジック回路３０８は、所望の信号のアナログデジタル変換結果を得るために、アナログスイッチ群３０７のなかのスイッチのうち１つだけを閉じ、ＡＤ変換器３０６にてアナログデジタル変換を行わせる。そして、変換結果として得られた信号をロジック回路３０８において信号処理し、得られた信号を外部に出力する。
【０００７】
例えば、電池電圧の確認を行う際は、電池３０３が接続されているスイッチ３０７ａのみを閉じ、ＡＤ変換器３０６にアナログデジタル変換をさせ、変換結果を取り込む。ロジック回路３０８では、入力したデータから電池残量を算出し、これを外部に出力し、外部表示装置（図示せず）などに表示する。
【０００８】
また、外部回路３０４の信号の処理を行う場合には、スイッチ３０７ｂのみを閉じて、外部回路３０４の信号のみをＡＤ変換器３０６によりアナログデジタル変換させ、変換結果をロジック回路３０８において所望の信号処理をして外部に出力する。
【０００９】
【発明が解決しようとする課題】
上記のような従来のＡＤ変換回路を集積した半導体集積回路においては、複数のアナログ入力信号をＡＤ変換するためのＡＤ変換回路を、各入力に対してそれぞれ個別に複数設ける代わりに、各入力を切り替えるアナログスイッチ群を設け、これにより選択した入力をＡＤ変換回路に入力する構成とすることにより、１つのＡＤ変換回路により複数信号のＡＤ変換を可能として、回路規模の削減を実現していた。
【００１０】
しかしながら、従来の半導体集積回路においては、消費電力を削減するために、アナログ回路３０１とロジック回路３０８への電源供給を停止すると、下記のような問題が生じる。
【００１１】
まず、ロジック回路３０８への電源供給を停止し、電源がフローティング状態になることにより、ロジック回路３０８が出力するアナログスイッチ群３０７への制御信号が不定状態になり、２つ以上のスイッチが閉じてしまう可能性がある。この場合、電池３０３や、外部回路３０４、３０５が短絡することとなり、不必要な電池３０３の消費や、外部回路３０４、３０５の破損を生じる危険があるという問題点があった。
【００１２】
また、電池３０３が接続されたスイッチ３０７ａが閉じた状態でアナログ回路３０１とロジック回路３０８への電源供給が停止すると、電源が切れた状態であっても、電池３０３とアナログ回路３０１のグランドとの間で電流が流れ、電池３０３の消耗が速くなり、低消費電力化が図れないという問題点があった。
【００１３】
本発明は、上記のような問題点に鑑みてなされたものであり、外部回路等に悪影響を与えることなく、消費電流を低減することが可能な半導体集積回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記の課題を解決するために、本発明（請求項１）に係る半導体集積回路は、第１の電源電圧が供給され常時動作する第１の処理回路と、通常動作状態と待機状態に動作状態が切り換わる第２の処理回路と、を有する半導体集積回路であって、前記第１の処理回路が、前記第２の処理回路に対し、通常動作状態のときに第２の電源電圧を、待機状態のときに前記第２の電源電圧より低い第３の電源電圧を供給する電源制御手段を含むものである。
【００１５】
また、本発明（請求項２）に係る半導体集積回路は、請求項１記載の半導体集積回路において、半導体集積回路外部からの複数の入力信号がそれぞれ入力される複数のスイッチよりなり、通常動作状態のときには、前記第２の処理回路が出力する信号に基づいて、前記複数のスイッチのうちの１つが閉じて前記複数の入力信号のうちの１つが該半導体集積回路内部に出力され、待機状態のときには、前記第２の処理回路が出力する信号に基づいて、前記複数のスイッチのすべてが開くスイッチ群を備えたものである。
【００１６】
また、本発明（請求項３）に係る半導体集積回路は、請求項１または請求項２に記載の半導体集積回路において、前記第３の電源電圧が、略接地レベルであるものである。
【００１７】
また、本発明（請求項４）に係る半導体集積回路は、第１の電源電圧が供給され常時動作する第１の処理回路と、通常動作状態と待機状態に動作状態が切り換わる第２の処理回路と、を有する半導体集積回路であって、半導体集積回路外部からの複数の入力信号がそれぞれ入力される複数のスイッチよりなり、通常動作状態のときに、前記第２の処理回路が出力する信号に基づいて、前記複数のスイッチのうちの１つが閉じて前記複数の入力信号のうちの１つが該半導体集積回路内部に出力されるスイッチ群を備え、前記第１の処理回路が、前記第２の処理回路に対し、通常動作状態のときに第２の電源電圧を供給し、待機状態のときに電源電圧の供給を停止するとともに、前記スイッチ群を、その複数のスイッチがすべて開くように制御する電源制御手段を含むものである。
【００１８】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１による半導体集積回路の構成を示すブロック図である。本実施の形態１においては、一例として外部からの信号入力として、２つの外部回路からの信号と、電池からの出力電圧とが入力される半導体集積回路について説明する。
【００１９】
図１において、半導体集積回路１００はアナログ回路１０１とロジック回路１０８とを備えている。アナログ回路１０１は、電池１０３の出力電圧、及び外部回路１０４、１０５からの信号をロジック回路１０８からの制御信号に基づいてアナログデジタル変換するＡＤ変換器１０６と、ＡＤ変換器１０６に入力される信号を選択するアナログスイッチ群１０７を有しており、入力パッド１２５を介して接続されたアナログ回路用電源１０２で動作する。アナログスイッチ群１０７は、入力パッド１２０を介して入力される電池１０３の出力電圧を入力とするスイッチ１０７ａと、入力パッド１２３を介して外部回路１０４から出力される信号を入力とするスイッチ１０７ｂと、入力パッド１２４を介して外部回路１０５から出力される信号を入力とするスイッチ１０７ｃとを有しており、スイッチ１０７ａ〜１０７ｃの出力はＡＤ変換器１０６に入力されている。１０８はＡＤ変換器１０６とアナログスイッチ１０７を制御し、ＡＤ変換器１０６の出力する変換結果を入力とし、信号処理を行うロジック回路である。１１１はロジック回路１０８へ供給する電源をロジック回路用高電圧側電源１０９もしくはロジック回路用低電圧側電源１１０に切り替えるロジック回路用電源切り替えスイッチである。１１２は外部より入力される切り替え信号１１３に従い、ロジック回路用電源切り替えスイッチ１１１を制御するための待機状態通知回路である。また、上述したロジック回路用電源切り替えスイッチ１１１および待機状態通知回路１１２が電源制御部１３０を構成している。スイッチ１０７ａ〜１０７ｃは、ロジック回路１０８からの制御信号により、いずれか１つだけを閉じた状態、あるいは全てを開いた状態に制御される。なお、ここでは、アナログスイッチ群１０７への入力信号を３つとし、アナログスイッチ群１０７を構成するスイッチを３つとした場合について説明しているが、入力信号の数が増減した場合、アナログスイッチ群１０７を構成するスイッチは、入力信号の数に相応して設ける。
【００２０】
ロジック回路用電源切り替えスイッチ１１１は、入力パッド１２６を介してロジック回路用高電圧側電源１０９に、また、入力パッド１２７を介してロジック回路用低電圧側電源１１０に、それぞれ接続されている。
【００２１】
本実施の形態１による半導体集積回路において、アナログ回路１０１と電源制御部１３０は、アナログ回路用電源１０２から電源電圧（第１の電源電圧）が供給され常時動作する処理回路（第１の処理回路）５００であり、ロジック回路１０８は、通常動作状態と待機状態に動作状態が切り換わる処理回路（第２の処理回路）６００である。
【００２２】
以下、本実施の形態１に係る半導体集積回路の動作を説明する。
通常動作時において、待機状態通知回路１１２は通常動作／待機状態切り替え信号１１３ａに従いロジック回路用高電圧側電源１０９をロジック回路１０８に供給するようロジック回路用電源切り替えスイッチ１１１を設定する。アナログ回路用電源１０２はアナログ回路１０１と、待機状態通知回路１１２へ電源を供給する。ロジック回路１０８は、所望の信号のアナログデジタル変換結果を得るために、アナログスイッチ群１０７のスイッチのうち１つだけを閉じ、ＡＤ変換器１０６にてアナログデジタル変換を行う。そして、変換結果として得られた信号をロジック回路１０８において信号処理し、得られた信号を外部に出力する。
【００２３】
例えば、電池電圧の確認を行う際は、電池１０３が接続されているスイッチ１０７ａのみを閉じ、ＡＤ変換器１０６にアナログデジタル変換させ、変換結果を取り込む。ロジック回路１０８では、入力したデータから電池残量を算出し、これを外部に出力し、外部表示装置（図示せず）に表示する。
また、外部回路１０４の信号の処理を行う場合には、スイッチ１０７ｂのみを閉じて、外部回路１０４の信号をＡＤ変換器１０６によりアナログデジタル変換させ、変換結果をロジック回路１０８において所望の信号処理をして外部に出力する。
【００２４】
待機状態時において、アナログ回路用電源１０２は、通常動作時と同様に、アナログ回路１０１、及び待機状態通知回路１１２へ電源を供給する。待機状態通知回路１１２は、待機状態であることを示す通常動作／待機状態切り替え信号１１３ａに従い、ロジック回路用電源切り替えスイッチ１１１に対し、ロジック回路用高電圧側電源１０９からロジック回路用低電圧側電源１１０に出力を切り替えるよう指示する。これにより、ロジック回路１０８はロジック回路用低電圧側電源１１０と接続され、アナログスイッチ群１０７のスイッチ１０７ａ〜１０７ｃを全てが開くように制御する。
【００２５】
ここで、ロジック回路用低電圧側電源１１０の出力電圧は、アナログ回路１０１に入力される信号がアナログ回路１０１内にてＬＯＷレベルであると判定されるしきい値電圧以下の電圧に設定されている。この結果、アナログ回路１０１ではロジック回路１０８からの出力信号をすべてＬＯＷレベルと判断し、アナログスイッチ群１０７の制御信号もすべてＬＯＷレベルとなる。アナログスイッチ群１０７を、制御信号がＬＯＷレベルである場合すべて開くように設計することにより、待機状態において、アナログスイッチ群１０７内のスイッチ１０７ａ〜１０７ｃはすべて開く。
【００２６】
このように、ＡＤ変換を行わないときに、ロジック回路１０８に通常動作時に供給される電源電圧よりも低い電源電圧を供給するようにすることにより、ロジック回路１０８がアナログスイッチ群１０７に出力する制御信号を、上述した従来の技術のように不定状態ではなく、ＬＯＷレベルに固定して、アナログスイッチ群１０７内のスイッチ１０７ａ〜１０７ｃをすべて開くように制御することができ、スイッチ１０７ａ〜１０７ｃが不定状態となって起こる不必要な電池１０３の消費や、２つのスイッチが閉じることにより起こる短絡等による外部回路１０４，１０５への悪影響を防ぐことができる。
【００２７】
ここで、ロジック回路用低電圧側電源１１０の電位としては、接地レベル（以後ＧＮＤと称す）が望ましい。なぜならば、ロジック回路１０８内の電位差が０になることによりリーク電流が最小限に抑えられるからであり、また、ＧＮＤの電源回路を作成することはＧＮＤ以外の中間電位を発生する電源回路を作成するよりも非常に容易に実現可能だからである。
【００２８】
このように、本実施の形態１に係る半導体集積回路によれば、第１の電源電圧が供給され常時動作する第１の処理回路５００と、通常動作状態と待機状態に動作状態が切り換わる第２の処理回路６００と、を有する半導体集積回路において、前記第１の処理回路５００が、第２の処理回路であるロジック回路１０８に対して、通常動作状態のときにロジック回路用高電圧側電源１０９（第２の電源電圧）を、待機状態のときにロジック回路用高電圧側電源１０９よりも低電圧であるロジック回路用低電圧側電源１１０（第３の電源電圧）を、前記第２の処理回路に対し供給する電源制御部１３０を含むものとしたから、第２の処理回路であるロジック回路１０８の待機状態における出力を確定でき、通常動作状態と待機状態に動作状態が切り換わる第２の処理回路の出力を制御入力とするアナログスイッチ群１０７の動作に悪影響を与えることなく、消費電流を低減することができる。また、待機状態の際に、ロジック回路１０８から出力される制御信号により、ＡＤ変換回路１０６への入力信号を選択するためのアナログスイッチ群１０７のスイッチ１０７ａ〜１０７ｃを全て開くようにしたので、外部回路等に悪影響を与えることなく、消費電流を低減することができる。
【００２９】
実施の形態２．
図２は本発明の実施の形態２による半導体集積回路の構成を示すブロック図であり、図において、図１と同一符号は同一または相当する部分である。待機状態通知回路２１２は外部より入力パッド２１３を介して入力される通常動作／待機状態切り替え信号２１３ａに従い、信号確定回路２１４及びロジック回路用電源スイッチ２１５に対し、待機状態と通常動作状態のいずれかの状態を指示する信号を出力する。ロジック回路用電源スイッチ２１５は、待機状態通知回路２１２の出力に応じて、ロジック回路用高電圧側電源１０９とロジック回路２０８との接続、非接続を切り替える。信号確定回路２１４は入力の一方がロジック回路２０８の制御出力、もう一方が待機状態通知回路２１２の出力と接続され、その出力はアナログスイッチ群１０７の制御信号として使用される。この信号確定回路２１４は待機状態通知回路２１２の出力に応じて通常動作時にはロジック回路２０８から出力されるアナログスイッチ群１０７への制御信号をそのまま出力させるとともに、待機状態時には、常にアナログスイッチ群１０７の全てのスイッチを開くような制御信号を出力するものであり、この実施の形態２においては、信号確定回路２１４としてＡＮＤ素子２１４ａを用いている。上述した待機状態通知回路２１２、信号確定回路２１４、及びロジック回路用電源スイッチ２１５が電源制御部２２０を構成している。
【００３０】
本実施の形態２による半導体集積回路において、アナログ回路１０１と電源制御部２２０は、アナログ回路用電源１０２から電源電圧（第１の電源電圧）が供給され常時動作する処理回路（第１の処理回路）７００であり、ロジック回路２０８は、通常動作状態と待機状態に動作状態が切り換わる処理回路（第２の処理回路）８００である。
【００３１】
以下、動作を説明する。なお、上記実施の形態１と同様の構成の部分についての説明はここでは省略する。通常動作時において、待機状態通知回路２１２は通常動作／待機状態切り替え信号２１３ａに従いロジック回路用電源スイッチ２１５を閉じ、信号確定回路２１４へはロジック回路２０８から出力されるアナログスイッチ群１０７への制御信号をそのまま出力させるような制御信号を出力する。本実施の形態２のように、信号確定回路２１４にＡＮＤ素子２１４ａを用いる場合、待機状態通知回路２１２は信号確定回路２１４へ通常動作時にはＨＩＧＨレベルを出力する。これにより、信号確定回路２１４の出力としては、ロジック回路２０８が出力する制御信号がそのまま出力され、アナログスイッチ群１０７のスイッチ１０７ａ〜１０７ｃはロジック回路２０８の制御信号に応じて選択的に一つだけ閉じた状態となる。
【００３２】
待機状態においては、待機状態通知回路２１２は通常動作／待機状態切り替え信号２１３ａに従い、ロジック回路用電源スイッチ２１５を開き、ロジック回路２０８への電源供給は停止する。アナログ回路用電源１０２から電源の供給を受け待機状態時も電源が停止しない待機状態通知回路２１２は信号確定回路２１４への出力をＬＯＷレベルにすることにより待機状態であることを通知する。待機状態通知回路２１２からの信号に従い、信号確定回路２１４のＡＮＤ素子２１４ａはロジック回路２０８からの信号の値にかかわらず、制御信号としてＬＯＷレベルを出力し、アナログスイッチ群１０７のスイッチ１０７ａ〜１０７ｃを制御信号がＬＯＷレベルのとき全て開くよう設計しておくことにより、アナログスイッチ群１０７の全てのスイッチ１０７ａ〜１０７ｃが開放となる。この結果、ロジック回路２０８に供給する電源を断って、ロジック回路２０８の出力信号が不定となった場合に、スイッチ１０７ａ〜１０７ｃが不定状態となって起こる不必要な電池１０３の消費や、２つのスイッチが閉じることにより起こる短絡等による外部回路１０４，１０５への悪影響を防ぐことができる。
【００３３】
このように、本実施の形態２によれば、第１の電源電圧が供給され常時動作する第１の処理回路７００と、通常動作状態と待機状態に動作状態が切り換わる第２の処理回路８００と、を有する半導体集積回路において、半導体集積回路外部からの複数の入力信号がそれぞれ入力される複数のスイッチ１０７ａ〜１０７ｃを有し、通常動作状態のときに、第２の処理回路であるロジック回路２０８が出力する信号に基づいて、前記複数のスイッチのうちの１つを閉じて前記複数の入力信号のうちの１つを選択して出力するスイッチ群１０７を備え、第１の処理回路７００が、通常動作状態のときにロジック回路用高電圧側電源１０９（第２の電源電圧）をロジック回路２０８に対し供給し、待機状態のときに前記第２の電源電圧のロジック回路２０８に対する供給を停止するとともに、前記スイッチ群１０７の前記複数のスイッチ１０７ａ〜１０７ｃをすべて開くように制御する電源制御部２２０を含むものとしたから、前記複数の入力信号の信号源１０３，１０４、１０５に悪影響を与えることなく、消費電流を低減することができる。
【００３４】
なお、前記各実施の形態においては、待機状態通知回路１１２、２１２に供給する電源がアナログ回路用電源１０２であるものについて説明したが、待機状態通知回路１１２、２１２に常時供給される電源であれば、アナログ回路用電源とは独立して設けた電源であっても良い。
【００３５】
また、実施の形態１において、ロジック回路用電源切り替えスイッチ１１１を半導体集積回路内部に配置したが、待機状態通知回路１１２の制御に従い待機状態での第２の処理回路の電源電位を確定できるものであれば半導体集積回路外部に配置するものとしても良い。
【００３６】
また、実施の形態２において、ロジック回路用電源スイッチ２１５を半導体集積回路内部に配置したが、待機状態通知回路２１２の制御に従い待機状態での第２の処理回路の電源供給を停止することができるものであれば半導体集積回路外部に配置するものとしても良い。
【００３７】
【発明の効果】
以上のように、本発明（請求項１）によれば、第１の電源電圧が供給され常時動作する第１の処理回路と、通常動作状態と待機状態に動作状態が切り換わる第２の処理回路と、を有する半導体集積回路であって、前記第１の処理回路が、前記第２の処理回路に対し、通常動作状態のときに第２の電源電圧を、待機状態のときに前記第２の電源電圧より低い第３の電源電圧を供給する電源制御手段を含むものとしたから、待機状態での第２の処理回路の出力を確定でき、通常動作状態と待機状態に動作状態が切り換わる第２の処理回路の出力を制御入力とするアナログスイッチ等の回路の動作に悪影響を与えることなく、消費電流を低減することができる半導体集積回路を提供できる効果がある。
【００３８】
また、本発明（請求項２）によれば、請求項１記載の半導体集積回路において、半導体集積回路外部からの複数の入力信号がそれぞれ入力される複数のスイッチよりなり、通常動作状態のときには、前記第２の処理回路が出力する信号に基づいて、前記複数のスイッチのうちの１つが閉じて前記複数の入力信号のうちの１つが該半導体集積回路内部に出力され、待機状態のときには、前記第２の処理回路が出力する信号に基づいて、前記複数のスイッチのすべてが開くスイッチ群を備えたものとしたから、前記複数の入力信号の信号源に悪影響を与えることなく、消費電流を低減することができる半導体集積回路を提供できる効果がある。
【００３９】
また、本発明（請求項３）によれば、請求項１または請求項２に記載の半導体集積回路において、前記第３の電源電圧を接地レベルとしたから、待機状態時の前記第２の処理回路のリーク電流を最小限に抑えることができ、かつ回路設計を容易にすることができる効果がある。
【００４０】
また、本発明（請求項４）によれば、第１の電源電圧が供給され常時動作する第１の処理回路と、通常動作状態と待機状態に動作状態が切り換わる第２の処理回路と、を有する半導体集積回路であって、半導体集積回路外部からの複数の入力信号がそれぞれ入力される複数のスイッチよりなり、通常動作状態のときに、前記第２の処理回路が出力する信号に基づいて、前記複数のスイッチのうちの１つが閉じて前記複数の入力信号のうちの１つが該半導体集積回路内部に出力されるスイッチ群を備え、前記第１の処理回路が、前記第２の処理回路に対し、通常動作状態のときに第２の電源電圧を供給し、待機状態のときに電源電圧の供給を停止するとともに、前記スイッチ群を、その複数のスイッチがすべて開くように制御する電源制御手段を含むものとしたから、前記複数の入力信号の信号源に悪影響を与えることなく、消費電流を低減することができる半導体集積回路を提供できる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１による半導体集積回路の構成を示すブロック図である。
【図２】本発明の実施の形態２による半導体集積回路の構成を示すブロック図である。
【図３】従来の半導体集積回路のブロック図である。
【符号の説明】
１０１　アナログ回路
１０２　アナログ回路用電源
１０３　電池
１０４、１０５　外部回路
１０６　ＡＤ変換器
１０７　アナログスイッチ群
１０７ａ〜１０７ｃ　スイッチ
１０８，２０８　ロジック回路
１０９　ロジック回路用高電圧側電源
１１０　ロジック回路用低電圧側電源
１１１　ロジック回路用電源切り替えスイッチ
１１２、２１２　待機状態通知回路
１１３ａ、２１３ａ　通常動作／待機状態切り替え信号
１３０、２２０　電源制御部
２１４　信号確定回路
２１５　ロジック回路用電源スイッチ
５００、７００　第１の処理回路
６００、８００　第２の処理回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor integrated circuit, and more particularly to a semiconductor integrated circuit that achieves low power consumption.
[0002]
[Prior art]
In recent years, battery-driven portable devices such as mobile phones and portable audio players have become widespread. In such portable devices, it is important to keep power consumption low, and CMOS-type semiconductor integrated circuits suitable for reducing power consumption are often used.
[0003]
As a method of reducing power consumption in a semiconductor integrated circuit, a method of lowering an operation frequency and a method of lowering an operation voltage are generally performed. As a further power reduction method, there is a method of turning off the power of unnecessary blocks. As a method of turning off the power, it is common to provide a power switch composed of a transistor or the like between a power supply generating circuit and a circuit requiring a power supply and open the switch.
[0004]
In addition, many portable devices have a function of monitoring the output voltage of a used battery and displaying a remaining battery level, and the semiconductor integrated circuit has an analog-to-digital conversion circuit ( Hereafter, it is demanded to integrate an AD conversion circuit).
[0005]
FIG. 3 shows a block diagram of a conventional semiconductor integrated circuit in which an AD converter is integrated. In the figure, a semiconductor integrated circuit 300 includes an analog circuit 301 and a logic circuit 308. The analog circuit 301 is input to an AD converter 306 that performs an analog-to-digital conversion of an output voltage of the battery 303 and an analog signal from the external circuits 304 and 305 based on a control signal from the logic circuit 308, and is input to the AD converter 306. It has an analog switch group 307 for selecting a signal, and operates with an analog circuit power supply 302 connected via an input pad 313. The analog switch group 307 includes a switch 307a that receives an output voltage of the battery 303 input via the input pad 310, a switch 307b that receives a signal output from the external circuit 304 via the input pad 311, and A switch 307c for inputting a signal output from the external circuit 305 via the input pad 312; outputs of the switches 307a to 307c are input to the AD converter 306; Each of the switches 307a to 307c is formed of a semiconductor element, and only one of the switches can be closed by a control signal from the logic circuit 308. The logic circuit 308 is operated by a logic circuit power supply 309 connected via the input pad 314, controls the AD converter 306 and the analog switch group 307, and outputs a signal output from the AD converter 306 as a conversion result. As an input, the result of signal processing is output to a digital-to-analog converter (not shown) or the like via an output pad 315.
[0006]
Hereinafter, the operation of the conventional semiconductor integrated circuit will be described. The logic circuit 308 closes only one of the switches in the analog switch group 307 and causes the AD converter 306 to perform analog-to-digital conversion in order to obtain a result of analog-to-digital conversion of a desired signal. Then, the logic circuit 308 performs signal processing on the signal obtained as a conversion result, and outputs the obtained signal to the outside.
[0007]
For example, when checking the battery voltage, only the switch 307a to which the battery 303 is connected is closed, the AD converter 306 performs analog-to-digital conversion, and captures the conversion result. The logic circuit 308 calculates the remaining battery level from the input data, outputs this to the outside, and displays it on an external display device (not shown) or the like.
[0008]
When processing the signal of the external circuit 304, only the switch 307b is closed, only the signal of the external circuit 304 is converted from analog to digital by the AD converter 306, and the conversion result is processed in the logic circuit 308 as desired. And output to the outside.
[0009]
[Problems to be solved by the invention]
In a semiconductor integrated circuit in which the conventional AD conversion circuits are integrated as described above, instead of providing a plurality of AD conversion circuits for AD converting a plurality of analog input signals individually for each input, each input is replaced with a corresponding one. By providing a group of analog switches for switching and inputting the selected input to the AD conversion circuit, AD conversion of a plurality of signals can be performed by one AD conversion circuit, thereby reducing the circuit scale.
[0010]
However, in the conventional semiconductor integrated circuit, when the power supply to the analog circuit 301 and the logic circuit 308 is stopped in order to reduce power consumption, the following problem occurs.
[0011]
First, the power supply to the logic circuit 308 is stopped, and the power supply enters a floating state, whereby the control signal to the analog switch group 307 output from the logic circuit 308 becomes undefined, and two or more switches are closed. May be lost. In this case, the battery 303 and the external circuits 304 and 305 are short-circuited, and there is a problem that unnecessary consumption of the battery 303 and damage to the external circuits 304 and 305 may occur.
[0012]
In addition, when the power supply to the analog circuit 301 and the logic circuit 308 is stopped in a state where the switch 307a to which the battery 303 is connected is closed, even if the power is off, the connection between the battery 303 and the ground of the analog circuit 301 is stopped. There is a problem in that a current flows between them, the consumption of the battery 303 becomes faster, and power consumption cannot be reduced.
[0013]
The present invention has been made in view of the above problems, and has as its object to provide a semiconductor integrated circuit capable of reducing current consumption without adversely affecting external circuits and the like.
[0014]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, a semiconductor integrated circuit according to the present invention (claim 1) includes a first processing circuit that is supplied with a first power supply voltage and operates constantly, and operates in a normal operation state and a standby state. Wherein the first processing circuit waits for a second power supply voltage with respect to the second processing circuit when the second processing circuit is in a normal operation state. And a power supply control means for supplying a third power supply voltage lower than the second power supply voltage in the state.
[0015]
According to a second aspect of the present invention, in the semiconductor integrated circuit according to the first aspect, the semiconductor integrated circuit includes a plurality of switches to which a plurality of input signals from the outside of the semiconductor integrated circuit are respectively input. In this case, one of the plurality of switches is closed and one of the plurality of input signals is output to the inside of the semiconductor integrated circuit based on a signal output from the second processing circuit, and the standby state is established. In some cases, a switch group that opens all of the plurality of switches based on a signal output from the second processing circuit is provided.
[0016]
Further, a semiconductor integrated circuit according to the present invention (claim 3) is the semiconductor integrated circuit according to claim 1 or 2, wherein the third power supply voltage is substantially at a ground level.
[0017]
Further, the semiconductor integrated circuit according to the present invention (claim 4) has a first processing circuit which is always supplied with a first power supply voltage, and a second processing which switches an operation state between a normal operation state and a standby state. And a plurality of switches to which a plurality of input signals from the outside of the semiconductor integrated circuit are respectively inputted, and a signal output by the second processing circuit in a normal operation state. A group of switches for closing one of the plurality of switches and outputting one of the plurality of input signals to the inside of the semiconductor integrated circuit, wherein the first processing circuit The second power supply voltage is supplied to the processing circuit in the normal operation state, the supply of the power supply voltage is stopped in the standby state, and the switch group is controlled such that all of the plurality of switches are opened. You It is intended to include power control means.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
Embodiment 1 FIG.
FIG. 1 is a block diagram showing a configuration of a semiconductor integrated circuit according to the first embodiment of the present invention. In the first embodiment, a semiconductor integrated circuit to which a signal from two external circuits and an output voltage from a battery are input as an external signal input will be described as an example.
[0019]
In FIG. 1, a semiconductor integrated circuit 100 includes an analog circuit 101 and a logic circuit 108. The analog circuit 101 converts an output voltage of the battery 103 and signals from the external circuits 104 and 105 from analog to digital based on a control signal from a logic circuit 108, and a signal input to the AD converter 106. , And operates with the analog circuit power supply 102 connected through the input pad 125. The analog switch group 107 includes a switch 107a that receives an output voltage of the battery 103 input through the input pad 120, a switch 107b that receives a signal output from the external circuit 104 through the input pad 123, A switch 107c for inputting a signal output from the external circuit 105 via the input pad 124; and outputs of the switches 107a to 107c are input to the AD converter 106. A logic circuit 108 controls the AD converter 106 and the analog switch 107, receives the conversion result output from the AD converter 106, and performs signal processing. Reference numeral 111 denotes a logic circuit power switch for switching the power supplied to the logic circuit 108 to the high voltage power supply 109 for the logic circuit or the low voltage power supply 110 for the logic circuit. A standby state notification circuit 112 controls the logic circuit power supply switch 111 in accordance with a switching signal 113 input from the outside. The power supply switch for logic circuit 111 and the standby state notification circuit 112 described above constitute a power supply control unit 130. The switches 107a to 107c are controlled by a control signal from the logic circuit 108 so that only one of them is closed or all of them are opened. Here, the case where the number of input signals to the analog switch group 107 is three and the number of switches constituting the analog switch group 107 is three is described. The switches constituting 107 are provided in accordance with the number of input signals.
[0020]
The logic circuit power switch 111 is connected to the logic circuit high-voltage power supply 109 via the input pad 126 and to the logic circuit low-voltage power supply 110 via the input pad 127, respectively.
[0021]
In the semiconductor integrated circuit according to the first embodiment, the analog circuit 101 and the power supply control unit 130 are supplied with a power supply voltage (first power supply voltage) from the analog circuit power supply 102 and operate constantly (first processing circuit). ) 500, and the logic circuit 108 is a processing circuit (second processing circuit) 600 whose operation state switches between a normal operation state and a standby state.
[0022]
Hereinafter, the operation of the semiconductor integrated circuit according to the first embodiment will be described.
During normal operation, the standby state notification circuit 112 sets the logic circuit power supply switch 111 to supply the logic circuit high-voltage power supply 109 to the logic circuit 108 in accordance with the normal operation / standby state switch signal 113a. The analog circuit power supply 102 supplies power to the analog circuit 101 and the standby state notification circuit 112. The logic circuit 108 closes only one of the switches of the analog switch group 107 and performs analog-to-digital conversion by the AD converter 106 in order to obtain an analog-to-digital conversion result of a desired signal. Then, the logic circuit 108 performs signal processing on the signal obtained as a conversion result, and outputs the obtained signal to the outside.
[0023]
For example, when checking the battery voltage, only the switch 107a to which the battery 103 is connected is closed, the AD converter 106 performs analog-to-digital conversion, and takes in the conversion result. The logic circuit 108 calculates the remaining battery level from the input data, outputs this to the outside, and displays it on an external display device (not shown).
When processing the signal of the external circuit 104, only the switch 107b is closed, the signal of the external circuit 104 is converted from analog to digital by the AD converter 106, and the conversion result is subjected to desired signal processing in the logic circuit 108. And output to the outside.
[0024]
In the standby state, the analog circuit power supply 102 supplies power to the analog circuit 101 and the standby state notification circuit 112 as in the normal operation. In response to the normal operation / standby state switching signal 113a indicating the standby state, the standby state notification circuit 112 sends the logic circuit high voltage side power supply 109 to the logic circuit low voltage side power supply to the logic circuit power supply switch 111. Instruct 110 to switch the output. Thus, the logic circuit 108 is connected to the low voltage side power supply 110 for the logic circuit, and controls so that all the switches 107a to 107c of the analog switch group 107 are opened.
[0025]
Here, the output voltage of the logic circuit low-voltage side power supply 110 is set to a voltage equal to or lower than a threshold voltage at which a signal input to the analog circuit 101 is determined to be at a LOW level in the analog circuit 101. I have. As a result, the analog circuit 101 determines that all the output signals from the logic circuit 108 are at the low level, and all the control signals of the analog switch group 107 are also at the low level. By designing the analog switch group 107 to open all when the control signal is at the LOW level, all the switches 107a to 107c in the analog switch group 107 open in the standby state.
[0026]
As described above, when the AD conversion is not performed, by supplying the power supply voltage lower than the power supply voltage supplied during the normal operation to the logic circuit 108, the control that the logic circuit 108 outputs to the analog switch group 107 is performed. The signal is not in an undefined state as in the above-described conventional technique, but can be controlled to be fixed at a LOW level and open all the switches 107a to 107c in the analog switch group 107, and the switches 107a to 107c are undefined. It is possible to prevent unnecessary consumption of the battery 103 caused by the state, and adverse effects on the external circuits 104 and 105 due to a short circuit caused by closing two switches.
[0027]
Here, the potential of the logic circuit low-voltage side power supply 110 is preferably a ground level (hereinafter referred to as GND). This is because the leak current can be minimized by reducing the potential difference in the logic circuit 108 to 0. In addition, creating a power supply circuit for GND involves creating a power supply circuit that generates an intermediate potential other than GND. Because it is much easier to implement.
[0028]
As described above, according to the semiconductor integrated circuit according to the first embodiment, the first processing circuit 500 that is supplied with the first power supply voltage and operates at all times and the first processing circuit 500 that switches between the normal operation state and the standby state. And a second processing circuit 600, wherein the first processing circuit 500 is connected to the logic circuit 108 as the second processing circuit when the logic circuit high-voltage power supply is in a normal operation state. 109 (second power supply voltage), and the logic circuit low voltage side power supply 110 (third power supply voltage) which is lower in voltage than the logic circuit high voltage side power supply 109 in the standby state. Since the power supply control unit 130 for supplying the processing circuit is included, the output of the logic circuit 108 as the second processing circuit in the standby state can be determined, and the operation state is switched between the normal operation state and the standby state. Without adversely affecting the operation of the analog switch group 107 to the output of the second processing circuit Waru a control input, it is possible to reduce current consumption. In the standby state, all the switches 107a to 107c of the analog switch group 107 for selecting the input signal to the AD conversion circuit 106 are opened by the control signal output from the logic circuit 108, so that the external The current consumption can be reduced without affecting circuits and the like.
[0029]
Embodiment 2 FIG.
FIG. 2 is a block diagram showing a configuration of a semiconductor integrated circuit according to a second embodiment of the present invention. In the figure, the same reference numerals as those in FIG. 1 denote the same or corresponding parts. In response to a normal operation / standby state switching signal 213a input from the outside via the input pad 213, the standby state notification circuit 212 sends a signal to the signal determination circuit 214 and the logic circuit power switch 215 in either a standby state or a normal operation state. Output a signal indicating the state of. The logic circuit power switch 215 switches connection / disconnection between the logic circuit high-voltage power supply 109 and the logic circuit 208 according to the output of the standby state notification circuit 212. One of the inputs of the signal determination circuit 214 is connected to the control output of the logic circuit 208 and the other is connected to the output of the standby state notification circuit 212, and the output is used as a control signal for the analog switch group 107. The signal determination circuit 214 outputs a control signal to the analog switch group 107 output from the logic circuit 208 during normal operation according to the output of the standby state notification circuit 212, and always outputs the control signal to the analog switch group 107 during standby state. A control signal for opening all the switches is output. In the second embodiment, an AND element 214a is used as the signal determination circuit 214. The above-described standby state notification circuit 212, signal determination circuit 214, and power switch for logic circuit 215 constitute the power control unit 220.
[0030]
In the semiconductor integrated circuit according to the second embodiment, the analog circuit 101 and the power supply control unit 220 are supplied with a power supply voltage (first power supply voltage) from the analog circuit power supply 102 and operate constantly (first processing circuit). ) 700, and the logic circuit 208 is a processing circuit (second processing circuit) 800 whose operation state switches between a normal operation state and a standby state.
[0031]
Hereinafter, the operation will be described. The description of the same components as those in the first embodiment is omitted here. During normal operation, the standby state notification circuit 212 closes the power switch 215 for the logic circuit in accordance with the normal operation / standby state switching signal 213a, and sends a control signal to the analog switch group 107 output from the logic circuit 208 to the signal determination circuit 214. Is output as it is. When the AND element 214a is used for the signal determination circuit 214 as in the second embodiment, the standby state notification circuit 212 outputs a HIGH level to the signal determination circuit 214 during normal operation. As a result, as the output of the signal determination circuit 214, the control signal output from the logic circuit 208 is output as it is, and only one of the switches 107a to 107c of the analog switch group 107 is selectively provided according to the control signal of the logic circuit 208. It is closed.
[0032]
In the standby state, the standby state notification circuit 212 opens the logic circuit power switch 215 according to the normal operation / standby state switching signal 213a, and stops supplying power to the logic circuit 208. The standby state notifying circuit 212 which receives the power supply from the analog circuit power supply 102 and does not stop the power supply even in the standby state notifies the signal determination circuit 214 of the standby state by setting the output to the signal determination circuit 214 to the LOW level. In accordance with the signal from the standby state notification circuit 212, the AND element 214a of the signal determination circuit 214 outputs a LOW level as a control signal regardless of the value of the signal from the logic circuit 208, and switches the switches 107a to 107c of the analog switch group 107. By designing to open all when the control signal is at the LOW level, all the switches 107a to 107c of the analog switch group 107 are opened. As a result, when the power supplied to the logic circuit 208 is cut off and the output signal of the logic circuit 208 becomes unstable, the switches 107a to 107c become in an undefined state, and unnecessary consumption of the battery 103 or two An adverse effect on the external circuits 104 and 105 due to a short circuit or the like caused by closing the switch can be prevented.
[0033]
As described above, according to the second embodiment, the first processing circuit 700 supplied with the first power supply voltage and always operating, and the second processing circuit 800 switched between the normal operation state and the standby state. And a plurality of switches 107a to 107c to which a plurality of input signals from the outside of the semiconductor integrated circuit are respectively inputted, and a logic circuit which is a second processing circuit in a normal operation state A switch group 107 for closing one of the plurality of switches and selecting and outputting one of the plurality of input signals based on a signal output from the first processing circuit 700; And supplying the logic circuit high-voltage side power supply 109 (second power supply voltage) to the logic circuit 208 in the normal operation state, and the logic circuit of the second power supply voltage in the standby state. 08, and includes a power supply control unit 220 for controlling the switch group 107 to open all of the plurality of switches 107a to 107c, so that the signal sources 103 and 104 for the plurality of input signals are provided. The current consumption can be reduced without adversely affecting 105.
[0034]
In the above embodiments, the power supply to the standby state notification circuits 112 and 212 is described as the analog circuit power supply 102. However, the power supply always supplied to the standby state notification circuits 112 and 212 may be used. For example, a power supply provided independently of the power supply for the analog circuit may be used.
[0035]
In the first embodiment, the logic circuit power supply switch 111 is arranged inside the semiconductor integrated circuit. However, the power supply potential of the second processing circuit in the standby state can be determined under the control of the standby state notification circuit 112. If there is, it may be arranged outside the semiconductor integrated circuit.
[0036]
In the second embodiment, the power switch 215 for the logic circuit is arranged inside the semiconductor integrated circuit. However, the power supply of the second processing circuit in the standby state can be stopped under the control of the standby state notification circuit 212. If it is, it may be arranged outside the semiconductor integrated circuit.
[0037]
【The invention's effect】
As described above, according to the present invention (claim 1), the first processing circuit that is always supplied with the first power supply voltage, and the second processing that switches between the normal operation state and the standby state. Wherein the first processing circuit supplies the second processing circuit with a second power supply voltage in a normal operation state and the second power supply voltage in a standby state with respect to the second processing circuit. Power supply means for supplying a third power supply voltage lower than the power supply voltage of the second processing circuit, the output of the second processing circuit in the standby state can be determined, and the operation state switches between the normal operation state and the standby state. This has the effect of providing a semiconductor integrated circuit that can reduce current consumption without adversely affecting the operation of a circuit such as an analog switch that uses the output of the second processing circuit as a control input.
[0038]
According to the present invention (claim 2), in the semiconductor integrated circuit according to claim 1, the semiconductor integrated circuit comprises a plurality of switches to which a plurality of input signals from the outside of the semiconductor integrated circuit are respectively inputted. One of the plurality of switches is closed and one of the plurality of input signals is output to the inside of the semiconductor integrated circuit based on a signal output by the second processing circuit. A switch group that opens all of the plurality of switches based on a signal output from the second processing circuit is provided, so that current consumption is reduced without adversely affecting a signal source of the plurality of input signals. There is an effect that a semiconductor integrated circuit capable of performing the above can be provided.
[0039]
According to the present invention (claim 3), in the semiconductor integrated circuit according to claim 1 or 2, since the third power supply voltage is set to the ground level, the second processing in the standby state is performed. This has the effect of minimizing circuit leakage current and facilitating circuit design.
[0040]
Further, according to the present invention (claim 4), a first processing circuit to which a first power supply voltage is supplied and always operates, a second processing circuit to switch an operation state between a normal operation state and a standby state, Comprising a plurality of switches to which a plurality of input signals from the outside of the semiconductor integrated circuit are respectively inputted, based on a signal output from the second processing circuit in a normal operation state. A switch group that closes one of the plurality of switches and outputs one of the plurality of input signals to the inside of the semiconductor integrated circuit, wherein the first processing circuit includes the second processing circuit. Power supply control for supplying a second power supply voltage during a normal operation state, stopping supply of the power supply voltage during a standby state, and controlling the switch group so that all of the plurality of switches are opened. means Because it is intended to include, without adversely affecting the signal source of the plurality of input signals, an effect which can provide a semiconductor integrated circuit capable of reducing current consumption.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a semiconductor integrated circuit according to a first embodiment of the present invention.
FIG. 2 is a block diagram showing a configuration of a semiconductor integrated circuit according to a second embodiment of the present invention.
FIG. 3 is a block diagram of a conventional semiconductor integrated circuit.
[Explanation of symbols]
101 Analog circuit
102 Power supply for analog circuit
103 battery
104, 105 External circuit
106 AD converter
107 Analog switch group
107a-107c switch
108,208 Logic circuit
109 High voltage side power supply for logic circuit
110 Low voltage side power supply for logic circuit
111 Power switch for logic circuit
112, 212 standby state notification circuit
113a, 213a Normal operation / standby state switching signal
130, 220 Power control unit
214 signal confirmation circuit
215 Logic circuit power switch
500, 700 First processing circuit
600, 800 Second processing circuit

Claims

A semiconductor integrated circuit comprising: a first processing circuit supplied with a first power supply voltage and constantly operating; and a second processing circuit that switches an operation state between a normal operation state and a standby state,
The first processing circuit supplies a second power supply voltage to the second processing circuit in a normal operation state and a third power supply voltage lower than the second power supply voltage in a standby state. Power control means for
A semiconductor integrated circuit characterized by the above-mentioned.

The semiconductor integrated circuit according to claim 1,
A plurality of switches to which a plurality of input signals from the outside of the semiconductor integrated circuit are respectively input; and in a normal operation state, one of the plurality of switches is set based on a signal output from the second processing circuit. A switch group that is closed and one of the plurality of input signals is output to the inside of the semiconductor integrated circuit, and in a standby state, based on a signal output by the second processing circuit, all of the plurality of switches are open With
A semiconductor integrated circuit characterized by the above-mentioned.

The semiconductor integrated circuit according to claim 1 or 2,
The third power supply voltage is substantially at a ground level;
A semiconductor integrated circuit characterized by the above-mentioned.

A semiconductor integrated circuit comprising: a first processing circuit supplied with a first power supply voltage and constantly operating; and a second processing circuit that switches an operation state between a normal operation state and a standby state,
A plurality of switches to which a plurality of input signals from the outside of the semiconductor integrated circuit are respectively input, and in a normal operation state, one of the plurality of switches based on a signal output from the second processing circuit. A switch group that closes and outputs one of the plurality of input signals to the inside of the semiconductor integrated circuit;
The first processing circuit supplies a second power supply voltage to the second processing circuit in a normal operation state, stops supplying the power supply voltage in a standby state, and controls the switch group. Including power control means for controlling all of the plurality of switches to open.
A semiconductor integrated circuit characterized by the above-mentioned.