JP2004085477A - Device and method evaluating noise immunity - Google Patents

Device and method evaluating noise immunity Download PDF

Info

Publication number
JP2004085477A
JP2004085477A JP2002249463A JP2002249463A JP2004085477A JP 2004085477 A JP2004085477 A JP 2004085477A JP 2002249463 A JP2002249463 A JP 2002249463A JP 2002249463 A JP2002249463 A JP 2002249463A JP 2004085477 A JP2004085477 A JP 2004085477A
Authority
JP
Japan
Prior art keywords
wiring
node
noise immunity
power supply
microstrip line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002249463A
Other languages
Japanese (ja)
Other versions
JP3613269B2 (en
Inventor
Tsuneo Tsukagoshi
塚越　常雄
Toshihide Kuriyama
栗山　敏秀
Yutaka Wabuka
和深　裕
Hirokazu Toya
遠矢　弘和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2002249463A priority Critical patent/JP3613269B2/en
Publication of JP2004085477A publication Critical patent/JP2004085477A/en
Application granted granted Critical
Publication of JP3613269B2 publication Critical patent/JP3613269B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To conduct precise noise immunity evaluation about a semiconductor integrated circuit device provided with a decoupling capacity in an electric power source line, without requiring a high-frequency signal source of high power. <P>SOLUTION: This device/method is provided with the semiconductor integrated circuit device 1 as a measured sample, wiring 2 as the first wiring, the decoupling capacity 3 as the first capacity means, wiring 4 as the second wiring, a decoupling inductor 5, an electric power source 6, the decoupling capacity 37 as the second capacity means, a coaxial cable 8, an impedance matching resistance 9 of a signal line 10, the signal line 10, a cable 11, a display 12, a detection probe 13 as a detecting means, a coaxial cable 14, a level meter 15, a detection probe 16 as a detecting means, and a coaxial cable 17. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、ノイズイミュニティ評価装置及びノイズイミュニティ評価方法に関し、特に、半導体集積回路デバイスの伝導性ノイズについてのノイズイミュニティ評価装置及びそのノイズイミュニティ評価方法に関する。
【０００２】
【従来の技術】
半導体集積回路デバイスは、その微細化技術の進展により高速化及び低電圧化が実現されたが、電源ラインの外来ノイズに対する耐性即ちノイズイミュニティは、益々低下する傾向にあり、より高度な対策が求められるようになってきている。このため、半導体集積回路デバイスのノイズイミュニティのより客観的な評価が必要となり、既にＩＥＣ（Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｅｌｅｃｔｒｏｔｅｃｈｎｉｃａｌ　Ｃｏｍｍｉｓｓｉｏｎ：国際電気標準会議）を中心にいくつかの手法が検討されている。そのなかで、伝導性ノイズを印加するダイレクト高周波電力注入法（参考文献１；「Ｄｉｒｅｃｔ　ＲＦ　Ｐｏｗｅｒ　Ｉｎｊｅｃｔｉｏｎ　ｔｏ　ｍｅａｓｕｒｅ　ｔｈｅ　ｉｍｍｕｎｉｔｙ　ａｇａｉｎｓｔｃｏｎｄｕｃｔｅｄ　ＲＦ−ｄｉｓｔｕｒｂａｎｃｅｓ　ｏｆ　ｉｎｔｅｇｒａｔｅｄ　ｃｉｒｃｕｉｔ　ｕｐ　ｔｏ　１　ＧＨｚ］ＩＥＣ，４７Ａ／６２５／ＮＰ）が注目されている。
【０００３】
このダイレクト高周波電力注入法によるノイズイミュニティ評価装置の構成の一例は、図２４に示すように、電源１１０が高周波信号の漏洩を防ぐデカップリング回路１０９を介して評価用ボード１１１上に実装された被測定サンプルとしての半導体集積回路デバイス１０６の電源端子１０７に供給され、半導体集積回路デバイス１０６のグラウンド端子１０８がグラウンドに接続され、評価用ノイズ源としての高周波信号を発生する信号源１０１の出力が増幅器１０２により増幅され、方向性結合器１０３と直流カット用のカップリング容量１０５とを介して電源端子１０７に重畳され、方向性結合器１０３の検出レベルをパワーメータ１０４によって読み取るようになっている。そして、信号源１０１の出力をパワーメータ１０４によりモニタしながら、信号源１０１の出力を増大させて、半導体集積回路デバイス１０６が誤動作するポイントの測定を行う。
【０００４】
ところで、半導体集積回路デバイスが実際の製品に組み込まれるとき、半導体集積回路デバイスの電源端子には、半導体集積回路デバイスの動作に必要な電荷を高速に供給して電源電圧を安定化するためのデカップリング容量が備えられるのが一般的である。そこで、デカップリング容量が付加された半導体集積回路デバイスのダイレクト高周波電力注入法によるノイズイミュニティ評価装置は、図２５に示すように、図２４に示す構成に対し、さらにデカップリング容量１１２が電源端子１０７とグラウンドとの間に接続される構成となる。
【０００５】
【発明が解決しようとする課題】
しかし、図２５に示す従来例のノイズイミュニティ評価装置は、デカップリング容量１１２の接続点よりも信号源１０１側に設置された方向性結合器１０３により、半導体集積回路デバイス１０６の電源端子１０７に注入されるパワーレベルをモニタしているため、半導体集積回路デバイス１０６の周辺部品であるデカップリング容量１１２の特性の違いによって、パワーメータ１０４で読み取るパワーレベルと実際に半導体集積回路デバイス１０６の電源端子１０７に印加されるパワーレベルとが大きく異なってしまうという問題が発生する。
【０００６】
即ち、デカップリング容量１１２は、一般的には半導体集積回路デバイス１０６の電源端子１０７から内部を見込んだ内部容量に比べ十分に大きな値に設定しているのが普通であるため、信号周波数に対するデカップリング容量１１２のインピーダンスが下がって、信号源１０１から注入する信号電力の大部分がデカップリング容量１１２を通してグラウンドに漏れてしまい、半導体集積回路デバイス１０６の電源端子１０７から内部にはほとんど信号電力が入らないためである。また、十分な信号電力を半導体集積回路デバイス１０６の電源端子１０７に注入しようとすれば、ハイパワーの信号源１０１及び増幅器１０２が必要となってしまうという問題も発生する。
【０００７】
半導体集積回路デバイスが実際の製品に使用されるとき、デカップリング容量なしでは正常動作しないことも多く、そのためにデカップリング容量を備えることにより外来ノイズを吸収して電源ライン全体のノイズイミュニティを向上させわけであるから、半導体集積回路デバイスのユーザの立場からは、デカップリング容量込みのノイズイミュニティを評価することが必要となる。
【０００８】
一方、半導体集積回路デバイスをデザインする立場からは、デカップリング容量にどの程度ノイズが吸収され、半導体集積回路デバイスにどの程度のノイズが注入されるのか、即ち、半導体集積回路デバイス自体のノイズイミュニティを評価することが重要となる。
【０００９】
本発明は、かかる問題点に鑑みてなされたものであって、ハイパワーの高周波信号源を必要とすることなく、電源ラインにデカップリング容量を備える半導体集積回路デバイスについて、精度の高いノイズイミュニティ評価を行うことができるノイズイミュニティ評価装置と、そのノイズイミュニティ評価方法とを提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明のノイズイミュニティ評価装置は、第１の節点に接続される第１の容量手段と、電源が供給される第２の節点に接続される第２の容量手段と、半導体デバイスの電源端子と前記第１の節点との間を接続する第１の配線と、前記第１の節点と前記第２の節点との間を接続する第２の配線と、前記第２の容量手段を介して信号を注入する信号源と、を備え、前記第１の配線及び前記第２の配線のうちの少なくとも一方が既知の特性インピーダンスを有するマイクロストリップラインを含み、さらに、前記マイクロストリップラインからの信号を検出する検出手段を備えることを特徴とする。
【００１１】
また、第１の節点に接続される第１の容量手段と、前記第１の容量手段と直列に接続される抵抗手段と、電源が供給される第２の節点に接続される第２の容量手段と、半導体デバイスの電源端子と前記第１の節点との間を接続する第１の配線と、前記第１の節点と前記第２の節点との間を接続する第２の配線と、前記第２の容量手段を介して信号を注入する信号源と、を備え、前記第１の配線及び前記第２の配線のうちの少なくとも一方が既知の特性インピーダンスを有するマイクロストリップラインを含み、さらに、前記マイクロストリップラインからの信号を検出する検出手段を備えることを特徴とする。
【００１２】
また、前記第１の容量手段、前記第２の容量手段及び前記半導体デバイスが評価用ボード上に実装され、前記第１の配線及び前記第２の配線が前記評価用ボードに設けられたプリント配線であることを特徴とする。
【００１３】
また、前記第１の容量手段、前記抵抗手段、前記第２の容量手段及び前記半導体デバイスが評価用ボード上に実装され、前記第１の配線及び前記第２の配線が前記評価用ボードに設けられたプリント配線であることを特徴とする。
【００１４】
また、前記第１の配線が前記マイクロストリップラインを含むとき、前記検出手段により前記マイクロストリップラインから発生する磁界を検出して前記電源端子に流れ込む電流を求め、又は前記検出手段により前記マイクロストリップラインから発生する電界を検出して前記電源端子に印加される電圧を求め、又は前記検出手段により前記マイクロストリップラインから発生する磁界及び電界を検出して前記電源端子に流れ込む電力を求めることを特徴とする。
【００１５】
また、前記第２の配線が前記マイクロストリップラインを含むとき、前記検出手段により前記マイクロストリップラインから発生する磁界を検出して前記電源端子及び前記第１の容量手段に流れ込む電流を求め、又は前記検出手段により前記マイクロストリップラインから発生する電界を検出して前記電源端子及び前記第１の容量手段に印加される電圧を求め、又は前記検出手段により前記マイクロストリップラインから発生する磁界及び電界を検出して前記電源端子及び前記第１の容量手段に流れ込む電力を求めることを特徴とする。
【００１６】
さらに、本発明のノイズイミュニティ評価方法は、第１の節点に接続される第１の容量手段と、電源が供給される第２の節点に接続される第２の容量手段と、半導体デバイスの電源端子と前記第１の節点との間を接続する第１の配線と、前記第１の節点と前記第２の節点との間を接続する第２の配線と、前記第２の容量手段を介して信号を注入する信号源と、を備え、前記第１の配線及び前記第２の配線のうちの少なくとも一方が既知の特性インピーダンスを有するマイクロストリップラインを含み、さらに、前記マイクロストリップラインからの信号を検出する検出手段を備えるノイズイミュニティ評価装置におけるノイズイミュニティ評価方法であって、前記信号源の出力レベルを徐々に増加させて、前記半導体デバイスが誤動作する時点での前記検出手段を介して求めた測定量をノイズイミュニティ量とすることを特徴とする。
【００１７】
また、第１の節点に接続される第１の容量手段と、前記第１の容量手段と直列に接続される抵抗手段と、電源が供給される第２の節点に接続される第２の容量手段と、半導体デバイスの電源端子と前記第１の節点との間を接続する第１の配線と、前記第１の節点と前記第２の節点との間を接続する第２の配線と、前記第２の容量手段を介して信号を注入する信号源と、を備え、前記第１の配線及び前記第２の配線のうちの少なくとも一方が既知の特性インピーダンスを有するマイクロストリップラインを含み、さらに、前記マイクロストリップラインからの信号を検出する検出手段を備えるノイズイミュニティ評価装置におけるノイズイミュニティ評価方法であって、前記信号源の出力レベルを徐々に増加させて、前記半導体デバイスが誤動作する時点での前記検出手段を介して求めた測定量をノイズイミュニティ量とすることを特徴とする。
【００１８】
【発明の実施の形態】
次に、本発明の実施の形態を図面を参照して説明する。図１は、本発明の第１の実施の形態のノイズイミュニティ評価装置の構成図である。図１に示すように、本発明の第１の実施の形態のノイズイミュニティ評価装置は、被測定サンプルとしての半導体集積回路デバイス１と、第１の配線としての配線２と、第１の容量手段としてのデカップリング容量３と、第２の配線としての配線４と、デカップリングインダクタ５と、電源６と、第２の容量手段としてのカップリング容量７と、同軸ケーブル８と、信号源１０のインピーダンスマッチング用抵抗９と、信号源１０と、ケーブル１１と、表示器１２と、検出手段としての検出プローブ１３と、同軸ケーブル１４と、レベルメータ１５と、検出手段としての検出プローブ１６と、同軸ケーブル１７と、を備える。
【００１９】
また、半導体集積回路デバイス１が電源端子１Ｖとグラウンド端子１Ｇとを備える。
【００２０】
デカップリング容量３の一端が第１の節点としての節点Ｎ１に接続され、デカップリング容量３の他端が基準電位としてのグラウンドに接続される。
【００２１】
電源６の高電位側の一端がデカップリングインダクタ５の一端に接続され、電源６の低電位側の他端がグラウンドに接続され、デカップリングインダクタ５の他端が第２の節点としての節点Ｎ２に接続されて、電源６が節点Ｎ２に供給される。
【００２２】
カップリング容量７の一端が節点Ｎ２に接続され、カップリング容量７の他端が同軸ケーブル８を介してインピーダンスマッチング用抵抗９の一端に接続され、インピーダンスマッチング用抵抗９の他端が信号源１０の出力端に接続され、信号源１０の基準端子がグラウンドに接続されて、信号源１０がカップリング容量７を介して評価用の高周波信号を注入する。
【００２３】
配線２が半導体集積回路デバイス１の電源端子１Ｖと節点Ｎ１との間を接続し、配線２が既知の特性インピーダンスを有するマイクロストリップライン２ｂを含んで構成され、半導体集積回路デバイス１のグラウンド端子１Ｇがグラウンドに接続される。
【００２４】
配線４が節点Ｎ１と節点Ｎ２との間を接続し、配線４が既知の特性インピーダンスを有するマイクロストリップライン４ｂを含んで構成される。
【００２５】
マイクロストリップライン２ｂに非接触で一定の距離だけ離れて配置される検出プローブ１３がマイクロストリップライン２ｂからの信号を検出し、マイクロストリップライン４ｂに非接触で一定の距離だけ離れて配置される検出プローブ１６がマイクロストリップライン４ｂからの信号を検出する。
【００２６】
検出プローブ１３による検出信号が同軸ケーブル１４を介してレベルメータ１５に入力されて、レベルメータ１５によりその測定量が求められる。
【００２７】
同様に、検出プローブ１６による検出信号が同軸ケーブル１７を介してレベルメータ１５に入力されて、レベルメータ１５によりその測定量が求められる。
【００２８】
半導体集積回路デバイス１にはケーブル１１を介して半導体集積回路デバイス１の動作状態を表示する表示器１２が接続される。半導体集積回路デバイス１はＣＰＵブロック等の制御回路を内蔵するので、表示器１２の構成としては、例えば、正常動作中は緑ＬＥＤランプが点灯され、異常が発生したときに赤ＬＥＤランプが点灯されるようにしておいてもよいし、液晶パネルに正常動作中であること又は異常発生したことがメッセージで表示されるようにしておいてもよい。その他、正常動作中と異常発生時とを区別して認識できるような構成であれば何でもかまわない。
【００２９】
さらに、本発明の第１の実施の形態のノイズイミュニティ評価装置の具体的な構成について、図２、図３、図４及び図５を参照して説明する。
【００３０】
図２は、図１に示すノイズイミュニティ評価装置の斜視図であり、図３は、図２に示す評価用ボードの平面図であり、図４及び図５は、図１に示すマイクロストリップラインと検出プローブとの位置関係の説明図である。
【００３１】
図２に示すように、誘電体材料からなる評価用ボード３１の一方の表面には導体層であるグラウンドプレーン３２が設けられて基準電位面をなし、他方の表面上には、配線２としてのプリント配線２ａと、配線４としてのプリント配線４ａと、プリント配線２ａの一端をなす接続パッド１８と、ヴィアホール２０によりグラウンドプレーン３２に接続される接続パッド１９と、プリント配線２ａの他端及びプリント配線４ａの一端をなす接続パッド２１と、ヴィアホール２３によりグラウンドプレーン３２に接続される接続パッド２２と、プリント配線４ａの他端をなす接続パッド２４と、給電用の接続パッド２５と、ヴィアホール２７によりグラウンドプレーン３２に接続される給電用の接続パッド２６と、信号注入用の接続パッド２８と、ヴィアホール３０によりグラウンドプレーン３２に接続される信号注入用の接続パッド２９と、が設けられる。
【００３２】
ここで、接続パッド２１が図１に示す節点Ｎ１に対応し、接続パッド２４が図１に示す節点Ｎ２に対応する。
【００３３】
そして、デカップリング容量３としてのキャパシタ３ａが接続パッド２１と接続パッド２２との間にソルダリングにより実装され、カップリング容量７としてのキャパシタ７ａが接続パッド２４と接続パッド２８との間にソルダリングにより実装され、デカップリングインダクタ５としてのインダクタ５ａが接続パッド２４と接続パッド２５との間にソルダリングにより実装され、半導体集積回路デバイス１の電源端子１Ｖが接続パッド１８にソルダリングされ、グラウンド端子１Ｇが接続パッド１９にソルダリングされて実装される、
評価用ボード３１の外部からは、電源６の高電位側の一端が接続パッド２５に接続され、電源６の低電位側の他端が接続パッド２６に接続される。
【００３４】
また、信号源１０の出力端がインピーダンスマッチング用抵抗９を介して、さらに同軸ケーブル８の内部導体８Ｓを経由して接続パッド２８に接続され、信号源１０の基準端子が同軸ケーブル８の外部導体８Ｇを経由して接続パッド２９に接続され、グラウンドの安定化のために信号源１０の基準端子が接続パッド２６にも接続される。
【００３５】
そして、図３に示すように、プリント配線２ａ及びプリント配線４ａの幅を両者とも等しくｄとする。
【００３６】
また、図４はマイクロストリップライン２ｂのライン長方向を見込んだ断面と検出プローブ１３との位置関係を示しているが、評価用ボード３１を挟んで対向するプリント配線２ａとグラウンドプレーン３２とによりマイクロストリップライン２ｂが構成され、その対向間隔である評価用ボード３１の厚さをｈとすれば、評価用ボード３１の比誘電率を４．７（ＦＲ−４タイプのガラスエポキシボードの場合）とし、厚さｈを０．６ｍｍとし、幅ｄを１ｍｍとして、約５０オームの特性インピーダンスとしている。
【００３７】
そして、検出プローブ１３がマイクロストリップライン２ｂの信号ラインであるプリント配線２ａに対し非接触で上方に一定の距離だけ離れて配置される。このとき、検出プローブ１３とプリント配線２ａ即ちマイクロストリップライン２ｂとが垂直に配置されることが好ましい。
【００３８】
また、図５はマイクロストリップライン４ｂのライン長方向を見込んだ断面と検出プローブ１６との位置関係を示しているが、評価用ボード３１を挟んで対向するプリント配線４ａとグラウンドプレーン３２とによりマイクロストリップライン４ｂが構成され、マイクロストリップライン２ｂと同様に、評価用ボード３１の比誘電率を４．７とし、厚さｈを０．６ｍｍとし、幅ｄを１ｍｍとして、約５０オームの特性インピーダンスを実現することができ、約５０オームの特性インピーダンスを有する同軸ケーブル８とインピーダンスがマッチングされる。
【００３９】
検出プローブ１６がマイクロストリップライン４ｂの信号ラインであるプリント配線４ａに対し非接触で上方に一定の距離だけ離れて配置される。このとき、検出プローブ１６とプリント配線４ａ即ちマイクロストリップライン４ｂとが垂直に配置されることが好ましい。
【００４０】
検出プローブ１３として、マイクロストリップライン２ｂからの磁界を検出するときには、例えば日本電気製のＣＰ−２Ｓ型非接触形微小磁界プローブを適用することができ、また、マイクロストリップライン２ｂからの電界を検出するときには、例えば安藤電気製のＡＱ７７１０型非接触形ＥＯプローブを適用することができる。
【００４１】
このとき、マイクロストリップライン２ｂのライン長即ちプリント配線２ａの配線長は３ｍｍから５ｍｍ程度で十分である。
【００４２】
そして、マイクロストリップライン２ｂと同一構造による同一特性インピーダンスを有する校正用マイクロストリップラインを別に用意して、実際の測定前に検出プローブ１３及びレベルメータ１５の校正を行っておくことにより、検出プローブ１３により検出したマイクロストリップライン２ｂからの磁界レベルを精度よくレベルメータ１５によりマイクロストリップライン２ｂに流れる電流値に換算して読み取ることができ、或いは、検出プローブ１３により検出したマイクロストリップライン２ｂからの電界レベルを精度よくレベルメータ１５によりマイクロストリップライン２ｂに印加される電圧値に換算して読み取ることができる。
【００４３】
また、上記のような磁界プローブ及び電界プローブを両方適用して、マイクロストリップライン２ｂからの磁界レベル及び電界レベルを同時に検出し、精度よくレベルメータ１５によりその電流値及び電圧値を乗算して電力を求めることもできる。また、磁界及び電界を同時に検出できる複合形の非接触形プローブを適用しても電力を求めることができる。
【００４４】
検出プローブ１６についても検出プローブ１３と同じ磁界プローブ及び電界プローブを適用する。
【００４５】
このとき、マイクロストリップライン４ｂのライン長即ちプリント配線４ａの配線長は３ｍｍから５ｍｍ程度で十分である。
【００４６】
そして、マイクロストリップライン４ｂと同一構造による同一特性インピーダンスを有する校正用マイクロストリップラインを別に用意して、実際の測定前に検出プローブ１６及びレベルメータ１５の校正を行っておくことにより、検出プローブ１６により検出したマイクロストリップライン４ｂからの磁界レベルを精度よくレベルメータ１５によりマイクロストリップライン４ｂに流れる電流値に換算して読み取ることができ、或いは、検出プローブ１６により検出したマイクロストリップライン４ｂからの電界レベルを精度よくレベルメータ１５によりマイクロストリップライン４ｂに印加される電圧値に換算して読み取ることができる。
【００４７】
また、上記のような磁界プローブ及び電界プローブを両方適用して、マイクロストリップライン４ｂからの磁界レベル及び電界レベルを同時に検出し、精度よくレベルメータ１５によりその電流値及び電圧値を乗算して電力を求めることもできる。また、磁界及び電界を同時に検出できる複合形の非接触形プローブを適用しても電力を求めることができる。
【００４８】
以上の説明では、検出プローブ１３及び検出プローブ１６の具体例として上記の２つを挙げたが、校正可能な非接触形プローブであれば他のものであっても差し支えない。
【００４９】
また、本実施の形態では、最も精度と作業効率が良くなるように、レベルメータ１５が２チャネル入力形であって、検出プローブ１３及び検出プローブ１６の検出信号が同時に入力されるように構成したが、レベルメータ１５を１チャネル入力形として、検出プローブ１３及び検出プローブ１６の検出信号が切り替えられて入力されるように構成しても良いし、或いは、レベルメータ１５を１チャネル入力形として、検出プローブ１３及び検出プローブ１６の一方のみを用いて２箇所の測定を行う構成にしてもかまわない。
【００５０】
次に、図１を参照して、動作及及びノイズイミュニティ評価方法について説明する。
【００５１】
先ず、電源６を投入すると、被測定サンプルとしての半導体集積回路デバイス１が正常動作を開始する。半導体集積回路デバイス１が表示器１２に対し正常に動作していることを表示する。
【００５２】
次に、信号源１０の出力パワーレベルを十分小さく設定した上で、評価したい周波数の高周波信号を注入する。
【００５３】
電源系の給電点である節点Ｎ２に高周波信号が注入されると、デカップリングインダクタ５によって高周波信号の電源６への流入が阻止され、高周波信号が配線４に注入され、マイクロストリップライン４ｂを通過してデカップリング容量３の接続点である節点Ｎ１に到達し、節点Ｎ１に到達した高周波信号の一部がデカップリング容量３を介してグラウンドに流れ、節点Ｎ１に到達した高周波信号の残りの一部が配線２に注入され、マイクロストリップライン２ｂを通過して半導体集積回路デバイス１の電源端子１Ｖに注入される。
【００５４】
そして、検出プローブ１３によりマイクロストリップライン２ｂから発生する磁界を検出してレベルメータ１５により電源端子１Ｖに流れ込む電流を求める。又は、検出プローブ１３によりマイクロストリップライン２ｂから発生する電界を検出してレベルメータ１５により電源端子１Ｖに印加される電圧を求める。又は、検出プローブ１３によりマイクロストリップライン２ｂから発生する磁界及び電界を検出してレベルメータ１５により電源端子１Ｖに流れ込む電力を求める。
【００５５】
同様に、検出プローブ１６によりマイクロストリップライン４ｂから発生する磁界を検出してレベルメータ１５により電源端子１Ｖ及びデカップリング容量３に流れ込む電流を求める。又は、検出プローブ１６によりマイクロストリップライン４ｂから発生する電界を検出してレベルメータ１５により電源端子１Ｖ及びデカップリング容量３に印加される電圧を求める。又は、検出プローブ１６によりマイクロストリップライン４ｂから発生する磁界及び電界を検出してレベルメータ１５により電源端子１Ｖ及びデカップリング容量３に流れ込む電力を求める。
【００５６】
このとき、表示器１２の表示によって、半導体集積回路デバイス１の動作を確認する。
【００５７】
次に、信号源１０の出力レベルを徐々に増加させて、半導体集積回路デバイス１の動作を確認しながら上記測定を繰り返し、半導体集積回路デバイス１の誤動作による異常が発生した時点での測定量、即ち上記電流値、又は電圧値、又は電力値を、半導体集積回路デバイス１のノイズイミュニティ量とする。
【００５８】
以上説明したように、本発明の第１の実施の形態のノイズイミュニティ評価装置によれば、デカップリング容量３と半導体集積回路デバイス１の電源端子１Ｖとの間の配線２が信号検出用のマイクロストリップライン２ｂを備え、さらに、デカップリング容量３と電源給電点との間の配線４が信号検出用のマイクロストリップライン４ｂを備える構成としたので、マイクロストリップライン２ｂに対する測定により半導体集積回路デバイス１の電源端子１Ｖに流れ込む電流と、電源端子１Ｖに印加される電圧と、電源端子１Ｖに流れ込む電力と、を求めることでデザイン側が必要とする半導体集積回路デバイス１自体のノイズイミュニティを確認することができ、同時に、マイクロストリップライン４ｂに対する測定により半導体集積回路デバイス１の電源端子１Ｖ及びデカップリング容量３に流れ込む電流と、電源端子１Ｖ及びデカップリング容量３に印加される電圧と、電源端子１Ｖ及びデカップリング容量３に流れ込む電力と、を求めることでユーザ側が必要とするデカップリング容量３込みの半導体集積回路デバイス１のノイズイミュニティを確認することができ、精度のよいノイズイミュニティ評価を行うことが可能となるという効果が得られる。
【００５９】
次に、図６は、本発明の第２の実施の形態のノイズイミュニティ評価装置の構成図である。図６に示すように、本発明の第２の実施の形態のノイズイミュニティ評価装置は、被測定サンプルとしての半導体集積回路デバイス１と、第１の配線としての配線２と、第１の容量手段としてのデカップリング容量３と、第２の配線としての配線４と、デカップリングインダクタ５と、電源６と、第２の容量手段としてのカップリング容量７と、同軸ケーブル８と、信号源１０のインピーダンスマッチング用抵抗９と、信号源１０と、ケーブル１１と、表示器１２と、検出手段としての検出プローブ１３と、同軸ケーブル１４と、レベルメータ１５と、を備える。
【００６０】
また、半導体集積回路デバイス１が電源端子１Ｖとグラウンド端子１Ｇとを備える。
【００６１】
デカップリング容量３の一端が第１の節点としての節点Ｎ１に接続され、デカップリング容量３の他端が基準電位としてのグラウンドに接続される。
【００６２】
電源６の高電位側の一端がデカップリングインダクタ５の一端に接続され、電源６の低電位側の他端がグラウンドに接続され、デカップリングインダクタ５の他端が第２の節点としての節点Ｎ２に接続されて、電源６が節点Ｎ２に供給される。
【００６３】
カップリング容量７の一端が節点Ｎ２に接続され、カップリング容量７の他端が同軸ケーブル８を介してインピーダンスマッチング用抵抗９の一端に接続され、インピーダンスマッチング用抵抗９の他端が信号源１０の出力端に接続され、信号源１０の基準端子がグラウンドに接続されて、信号源１０がカップリング容量７を介して評価用の高周波信号を注入する。
【００６４】
配線２が半導体集積回路デバイス１の電源端子１Ｖと節点Ｎ１との間を接続し、配線２が既知の特性インピーダンスを有するマイクロストリップライン２ｂを含んで構成され、半導体集積回路デバイス１のグラウンド端子１Ｇがグラウンドに接続される。
【００６５】
配線４が節点Ｎ１と節点Ｎ２との間を接続する。
【００６６】
マイクロストリップライン２ｂに非接触で一定の距離だけ離れて配置される検出プローブ１３がマイクロストリップライン２ｂからの信号を検出する。
【００６７】
検出プローブ１３による検出信号が同軸ケーブル１４を介してレベルメータ１５に入力されて、レベルメータ１５によりその測定量が求められる。
【００６８】
そして、半導体集積回路デバイス１にはケーブル１１を介して半導体集積回路デバイス１の動作状態を表示する表示器１２が接続される。
【００６９】
さらに、本発明の第２の実施の形態のノイズイミュニティ評価装置の具体的な構成について、図７及び図８を参照して説明する。
【００７０】
図７は、図６に示すノイズイミュニティ評価装置の斜視図であり、図８は、図７に示す評価用ボードの平面図である。
【００７１】
図７に示すように、誘電体材料からなる評価用ボード３１の一方の表面には導体層であるグラウンドプレーン３２が設けられて基準電位面をなし、他方の表面上には、配線２としてのプリント配線２ａと、プリント配線２ａの一端をなす接続パッド１８と、ヴィアホール２０によりグラウンドプレーン３２に接続される接続パッド１９と、プリント配線２ａの他端及び配線４をなす接続パッド３３と、ヴィアホール２３によりグラウンドプレーン３２に接続される接続パッド２２と、給電用の接続パッド２５と、ヴィアホール２７によりグラウンドプレーン３２に接続される給電用の接続パッド２６と、信号注入用の接続パッド２８と、ヴィアホール３０によりグラウンドプレーン３２に接続される信号注入用の接続パッド２９と、が設けられる。
【００７２】
ここで、接続パッド３３が図６に示す節点Ｎ１及び節点Ｎ２に対応する。
【００７３】
そして、デカップリング容量３としてのキャパシタ３ａが接続パッド３３と接続パッド２２との間にソルダリングにより実装され、カップリング容量７としてのキャパシタ７ａが接続パッド３３と接続パッド２８との間にソルダリングにより実装され、デカップリングインダクタ５としてのインダクタ５ａが接続パッド３３と接続パッド２５との間にソルダリングにより実装され、半導体集積回路デバイス１の電源端子１Ｖが接続パッド１８にソルダリングされ、グラウンド端子１Ｇが接続パッド１９にソルダリングされて実装される。
【００７４】
評価用ボード３１の外部からは、電源６の高電位側の一端が接続パッド２５に接続され、電源６の低電位側の他端が接続パッド２６に接続される。
【００７５】
また、信号源１０の出力端がインピーダンスマッチング用抵抗９を介して、さらに同軸ケーブル８の内部導体８Ｓを経由して接続パッド２８に接続され、信号源１０の基準端子が同軸ケーブル８の外部導体８Ｇを経由して接続パッド２９に接続され、グラウンドの安定化のために信号源１０の基準端子が接続パッド２６にも接続される。
【００７６】
そして、図８に示すように、プリント配線２ａの幅をｄとし、マイクロストリップライン２ｂのライン長方向を見込んだ断面と検出プローブ１３との位置関係については、図４に示すように、検出プローブ１３がマイクロストリップライン２ｂの信号ラインであるプリント配線２ａに対し非接触で上方に一定の距離だけ離れて配置される。
【００７７】
上述したように、図６に示す本発明の第２の実施の形態のノイズイミュニティ評価装置の構成と図１に示す本発明の第１の実施の形態のノイズイミュニティ評価装置の構成との相違部分は、図１に示す構成からマイクロストリップライン４ｂと、検出プローブ１６と、同軸ケーブル１７と、を除いた部分のみであり、そのため、図２に示す接続パッド２１と、プリント配線４ａと、接続パッド２４と、が削除され、図７に示すように接続パッド３３が追加されている。他の構成部分は同一であるため、図６、図７及び図８と、図１、図２及び図３と、の同一構成部分には同一符号を付して、その説明を省略する。
【００７８】
また、動作及びノイズイミュニティ評価方法についても、本発明の第１の実施の形態のノイズイミュニティ評価装置と同様である。
【００７９】
以上説明したように、本発明の第２の実施の形態のノイズイミュニティ評価装置によれば、本発明の第１の実施の形態のノイズイミュニティ評価装置と同様に、マイクロストリップライン２ｂに対する測定により半導体集積回路デバイス１の電源端子１Ｖに流れ込む電流と、電源端子１Ｖに印加される電圧と、電源端子１Ｖに流れ込む電力と、を求めることでデザイン側が必要とする半導体集積回路デバイス１自体のノイズイミュニティを確認することができ、精度のよいノイズイミュニティ評価を行うことが可能となるという効果が得られる。
【００８０】
次に、図９は、本発明の第３の実施の形態のノイズイミュニティ評価装置の構成図である。図９に示すように、本発明の第３の実施の形態のノイズイミュニティ評価装置は、被測定サンプルとしての半導体集積回路デバイス１と、第１の配線としての配線２と、第１の容量手段としてのデカップリング容量３と、抵抗手段としての抵抗３４と、第２の配線としての配線４と、デカップリングインダクタ５と、電源６と、第２の容量手段としてのカップリング容量７と、同軸ケーブル８と、信号源１０のインピーダンスマッチング用抵抗９と、信号源１０と、ケーブル１１と、表示器１２と、検出手段としての検出プローブ１３と、同軸ケーブル１４と、レベルメータ１５と、検出手段としての検出プローブ１６と、同軸ケーブル１７と、を備える。
【００８１】
また、半導体集積回路デバイス１が電源端子１Ｖとグラウンド端子１Ｇとを備える。
【００８２】
デカップリング容量３の一端が第１の節点としての節点Ｎ１に接続され、デカップリング容量３の他端が抵抗３４の一端に接続され、抵抗３４の他端が基準電位としてのグラウンドに接続される。このように、抵抗３４がデカップリング容量３に対し直列に接続される。
【００８３】
電源６の高電位側の一端がデカップリングインダクタ５の一端に接続され、電源６の低電位側の他端がグラウンドに接続され、デカップリングインダクタ５の他端が第２の節点としての節点Ｎ２に接続されて、電源６が節点Ｎ２に供給される。
【００８４】
カップリング容量７の一端が節点Ｎ２に接続され、カップリング容量７の他端が同軸ケーブル８を介してインピーダンスマッチング用抵抗９の一端に接続され、インピーダンスマッチング用抵抗９の他端が信号源１０の出力端に接続され、信号源１０の基準端子がグラウンドに接続されて、信号源１０がカップリング容量７を介して評価用の高周波信号を注入する。
【００８５】
配線２が半導体集積回路デバイス１の電源端子１Ｖと節点Ｎ１との間を接続し、配線２が既知の特性インピーダンスを有するマイクロストリップライン２ｂを含んで構成され、半導体集積回路デバイス１のグラウンド端子１Ｇがグラウンドに接続される。
【００８６】
配線４が節点Ｎ１と節点Ｎ２との間を接続し、配線４が既知の特性インピーダンスを有するマイクロストリップライン４ｂを含んで構成される。
【００８７】
マイクロストリップライン２ｂに非接触で一定の距離だけ離れて配置される検出プローブ１３がマイクロストリップライン２ｂからの信号を検出し、マイクロストリップライン４ｂに非接触で一定の距離だけ離れて配置される検出プローブ１６がマイクロストリップライン４ｂからの信号を検出する。
【００８８】
検出プローブ１３による検出信号が同軸ケーブル１４を介してレベルメータ１５に入力されて、レベルメータ１５によりその測定量が求められる。
【００８９】
同様に、検出プローブ１６による検出信号が同軸ケーブル１７を介してレベルメータ１５に入力されて、レベルメータ１５によりその測定量が求められる。
【００９０】
半導体集積回路デバイス１にはケーブル１１を介して半導体集積回路デバイス１の動作状態を表示する表示器１２が接続される。
【００９１】
さらに、本発明の第３の実施の形態のノイズイミュニティ評価装置の具体的な構成について、図１０及び図１１を参照して説明する。
【００９２】
図１０は、図９に示すノイズイミュニティ評価装置の斜視図であり、図１１は、図１０に示す評価用ボードの平面図である。
【００９３】
図１０に示すように、誘電体材料からなる評価用ボード３１の一方の表面には導体層であるグラウンドプレーン３２が設けられて基準電位面をなし、他方の表面上には、配線２としてのプリント配線２ａと、配線４としてのプリント配線４ａと、プリント配線２ａの一端をなす接続パッド１８と、ヴィアホール２０によりグラウンドプレーン３２に接続される接続パッド１９と、プリント配線２ａの他端及びプリント配線４ａの一端をなす接続パッド２１と、接続パッド３５と、ヴィアホール３７によりグラウンドプレーン３２に接続される接続パッド３６と、プリント配線４ａの他端をなす接続パッド２４と、給電用の接続パッド２５と、ヴィアホール２７によりグラウンドプレーン３２に接続される給電用の接続パッド２６と、信号注入用の接続パッド２８と、ヴィアホール３０によりグラウンドプレーン３２に接続される信号注入用の接続パッド２９と、が設けられる。
【００９４】
ここで、接続パッド２１が図９に示す節点Ｎ１に対応し、接続パッド２４が図９に示す節点Ｎ２に対応する。
【００９５】
そして、デカップリング容量３としてのキャパシタ３ａが接続パッド２１と接続パッド３５との間にソルダリングにより実装され、抵抗３４としての抵抗器３４ａが接続パッド３５と接続パッド３６との間にソルダリングにより実装され、カップリング容量７としてのキャパシタ７ａが接続パッド２４と接続パッド２８との間にソルダリングにより実装され、デカップリングインダクタ５としてのインダクタ５ａが接続パッド２４と接続パッド２５との間にソルダリングにより実装され、半導体集積回路デバイス１の電源端子１Ｖが接続パッド１８にソルダリングされ、グラウンド端子１Ｇが接続パッド１９にソルダリングされて実装される。
【００９６】
評価用ボード３１の外部からは、電源６の高電位側の一端が接続パッド２５に接続され、電源６の低電位側の他端が接続パッド２６に接続される。
【００９７】
また、信号源１０の出力端がインピーダンスマッチング用抵抗９を介して、さらに同軸ケーブル８の内部導体８Ｓを経由して接続パッド２８に接続され、信号源１０の基準端子が同軸ケーブル８の外部導体８Ｇを経由して接続パッド２９に接続され、グラウンドの安定化のために信号源１０の基準端子が接続パッド２６にも接続される。
【００９８】
そして、図１１に示すように、プリント配線２ａ及びプリント配線４ａの幅を両者とも等しくｄとし、マイクロストリップライン２ｂのライン長方向を見込んだ断面と検出プローブ１３との位置関係については、図４に示すように、検出プローブ１３がマイクロストリップライン２ｂの信号ラインであるプリント配線２ａに対し非接触で上方に一定の距離だけ離れて配置され、マイクロストリップライン４ｂのライン長方向を見込んだ断面と検出プローブ１６との位置関係については、図５に示すように、検出プローブ１６がマイクロストリップライン４ｂの信号ラインであるプリント配線４ａに対し非接触で上方に一定の距離だけ離れて配置される。
【００９９】
上述したように、図９に示す本発明の第３の実施の形態のノイズイミュニティ評価装置の構成と図１に示す本発明の第１の実施の形態のノイズイミュニティ評価装置の構成との相違部分は、図１に示す構成に対し抵抗３４を追加した部分のみであり、そのため、図２に示す接続パッド２２と、ヴィアホール２３と、が削除され、図１０に示すように抵抗器３４ａと、接続パッド３５と、接続パッド３６と、ヴィアホール３７と、が追加されている。他の構成部分は同一であるため、図９、図１０及び図１１と、図１、図２及び図３と、の同一構成部分には同一符号を付して、その説明を省略する。
【０１００】
また、動作及びノイズイミュニティ評価方法についても、本発明の第１の実施の形態のノイズイミュニティ評価装置と同様である。
【０１０１】
図１に示す本発明の第１の実施の形態のノイズイミュニティ評価装置では、一般的に、デカップリング容量３の容量値が半導体集積回路デバイス１の電源端子１Ｖから内部を見込んだ容量値よりも数桁大きく、しかも、図２に示すデカップリング容量３としてのキャパシタ３ａがセラミックのチップ部品であるとき、低周波数では容量として動作するが、ある周波数以上ではインダクタンスとして動作して、その共振周波数である１０数ＭＨｚ付近においてインピーダンスが極小となることから、配線２により半導体集積回路デバイス１自体のノイズイミュニティを測定するとき、共振周波数付近では半導体集積回路デバイス１の電源端子１Ｖに流れ込む電流よりデカップリング容量３に流れ込む電流の方が大きくなり、電源端子１Ｖに流れ込む電流の方が小さくなって測定精度が低下する。
【０１０２】
例えば、デカップリングインダクタ５のインピーダンスを無限大とし、カップリング容量７のインピーダンスを０とし、同軸ケーブル８を無視すれば、キャパシタ３ａの共振周波数における半導体集積回路デバイス１の電源端子１Ｖの印加電圧は、キャパシタ３ａの共振周波数におけるインピーダンス値約５０ｍΩとインピーダンスマッチング用抵抗９の抵抗値５０Ωとの比で決まるので、約１ｍＶとなって、信号源１０の出力電圧が半導体集積回路デバイス１の電源端子１Ｖにおいては１０００分の１に減少してしまう。
【０１０３】
一方、電源端子１Ｖに大きな電圧を発生させようとすれば、信号源１０としてさらに大きな出力電圧が必要となる。
【０１０４】
そのために、本実施の形態のノイズイミュニティ評価装置では、効率の良い高周波信号の注入を行うとともに、デカップリング容量３の影響を低減して半導体集積回路デバイス１自体の測定精度を向上させるため、デカップリング容量３と直列に抵抗３４が接続される。
【０１０５】
次に、本実施の形態による効果について説明する。図１２は、半導体集積回路デバイス１の電源端子１Ｖから内部を見込んだ容量値を２０００ｐＦとし、デカップリング容量３の容量値を一般的な値として０．１μＦとしたときの、電源端子１Ｖの電圧特性を示している。ここでは、半導体集積回路デバイス１の内部抵抗を１Ωとし、インダクタンス成分を１ｎＨとし、信号源１０の出力電圧を１ボルトとしている。
【０１０６】
抵抗３４の抵抗値Ｒが０Ωのとき、共振周波数付近ではデカップリング容量３の特性により半導体集積回路デバイス１の特性がマスクされているが、抵抗３４の抵抗値Ｒを増やして１０Ωとすると、半導体集積回路デバイス１を外した状態では、この抵抗値１０Ωとインピーダンスマッチング用抵抗９の抵抗値５０Ωとの比により、最大で信号源１０の出力電圧の６分の１程度が半導体集積回路デバイス１の電源端子１Ｖに印加され、１００ｋＨｚから１ＧＨｚまでの信号周波数に対し、電源端子１Ｖへの印加電圧として０．１Ｖ以上が得られることがわかる。
【０１０７】
したがって、半導体集積回路デバイス１が接続された状態でも、デカップリング容量３による電圧低下の影響を低減して、半導体集積回路デバイス１自体のノイズイミュニティの測定精度を向上することができる。
【０１０８】
また、図１３は、半導体集積回路デバイス１の電源端子１Ｖへの印加電圧を１Ｖとしたとき、必要な信号源１０の出力電圧を示している。抵抗３４の抵抗値Ｒが大きいほど信号源１０の出力電圧は低くてすむことがわかり、信号源１０を小型化することができる。
【０１０９】
しかも、抵抗３４の抵抗値Ｒが大きいほど平坦部分の周波数帯域が広くなるので、より安定した高周波信号の印加が可能になる。
【０１１０】
仮に５０Ｗ出力程度の信号源１０を用いた場合でも、抵抗３４の抵抗値Ｒが１０Ωであるならば、最大数Ｖの印加電圧が得られるので、数ｋＷクラスの大型信号源を必要とせず、卓上で簡便で効率的なノイズイミュニティ評価が可能となる。
【０１１１】
以上説明したように、本発明の第３の実施の形態のノイズイミュニティ評価装置によれば、本発明の第１の実施の形態のノイズイミュニティ評価装置が有する効果に加え、効率の良い高周波信号の注入を行うことができ、デカップリング容量３の影響を低減して半導体集積回路デバイス１自体のノイズイミュニティの測定精度を向上させることができるという効果が得られる。
【０１１２】
次に、図１４は、本発明の第４の実施の形態のノイズイミュニティ評価装置の構成図である。図１４に示すように、本発明の第４の実施の形態のノイズイミュニティ評価装置は、被測定サンプルとしての半導体集積回路デバイス１と、第１の配線としての配線２と、第１の容量手段としてのデカップリング容量３と、抵抗手段としての抵抗３４と、第２の配線としての配線４と、デカップリングインダクタ５と、電源６と、第２の容量手段としてのカップリング容量７と、同軸ケーブル８と、信号源１０のインピーダンスマッチング用抵抗９と、信号源１０と、ケーブル１１と、表示器１２と、検出手段としての検出プローブ１３と、同軸ケーブル１４と、レベルメータ１５と、を備える。
【０１１３】
また、半導体集積回路デバイス１が電源端子１Ｖとグラウンド端子１Ｇとを備える。
【０１１４】
デカップリング容量３の一端が第１の節点としての節点Ｎ１に接続され、デカップリング容量３の他端が抵抗３４の一端に接続され、抵抗３４の他端が基準電位としてのグラウンドに接続される。このように、抵抗３４がデカップリング容量３に対し直列に接続される。
【０１１５】
電源６の高電位側の一端がデカップリングインダクタ５の一端に接続され、電源６の低電位側の他端がグラウンドに接続され、デカップリングインダクタ５の他端が第２の節点としての節点Ｎ２に接続されて、電源６が節点Ｎ２に供給される。
【０１１６】
カップリング容量７の一端が節点Ｎ２に接続され、カップリング容量７の他端が同軸ケーブル８を介してインピーダンスマッチング用抵抗９の一端に接続され、インピーダンスマッチング用抵抗９の他端が信号源１０の出力端に接続され、信号源１０の基準端子がグラウンドに接続されて、信号源１０がカップリング容量７を介して評価用の高周波信号を注入する。
【０１１７】
配線２が半導体集積回路デバイス１の電源端子１Ｖと節点Ｎ１との間を接続し、配線２が既知の特性インピーダンスを有するマイクロストリップライン２ｂを含んで構成され、半導体集積回路デバイス１のグラウンド端子１Ｇがグラウンドに接続される。
【０１１８】
配線４が節点Ｎ１と節点Ｎ２との間を接続する。
【０１１９】
マイクロストリップライン２ｂに非接触で一定の距離だけ離れて配置される検出プローブ１３がマイクロストリップライン２ｂからの信号を検出する。
【０１２０】
検出プローブ１３による検出信号が同軸ケーブル１４を介してレベルメータ１５に入力されて、レベルメータ１５によりその測定量が求められる。
【０１２１】
そして、半導体集積回路デバイス１にはケーブル１１を介して半導体集積回路デバイス１の動作状態を表示する表示器１２が接続される。
【０１２２】
さらに、本発明の第４の実施の形態のノイズイミュニティ評価装置の具体的な構成について、図１５及び図１６を参照して説明する。
【０１２３】
図１５は、図１４に示すノイズイミュニティ評価装置の斜視図であり、図１６は、図１５に示す評価用ボードの平面図である。
【０１２４】
図１５に示すように、誘電体材料からなる評価用ボード３１の一方の表面には導体層であるグラウンドプレーン３２が設けられて基準電位面をなし、他方の表面上には、配線２としてのプリント配線２ａと、プリント配線２ａの一端をなす接続パッド１８と、ヴィアホール２０によりグラウンドプレーン３２に接続される接続パッド１９と、プリント配線２ａの他端及び配線４をなす接続パッド３３と、接続パッド３５と、ヴィアホール３７によりグラウンドプレーン３２に接続される接続パッド３６と、給電用の接続パッド２５と、ヴィアホール２７によりグラウンドプレーン３２に接続される給電用の接続パッド２６と、信号注入用の接続パッド２８と、ヴィアホール３０によりグラウンドプレーン３２に接続される信号注入用の接続パッド２９と、が設けられる。
【０１２５】
ここで、接続パッド３３が図１４に示す節点Ｎ１及び節点Ｎ２に対応する。
【０１２６】
そして、デカップリング容量３としてのキャパシタ３ａが接続パッド３３と接続パッド３５との間にソルダリングにより実装され、抵抗３４としての抵抗器３４ａが接続パッド３５と接続パッド３６との間にソルダリングにより実装され、カップリング容量７としてのキャパシタ７ａが接続パッド３３と接続パッド２８との間にソルダリングにより実装され、デカップリングインダクタ５としてのインダクタ５ａが接続パッド３３と接続パッド２５との間にソルダリングにより実装され、半導体集積回路デバイス１の電源端子１Ｖが接続パッド１８にソルダリングされ、グラウンド端子１Ｇが接続パッド１９にソルダリングされて実装される。
【０１２７】
評価用ボード３１の外部からは、電源６の高電位側の一端が接続パッド２５に接続され、電源６の低電位側の他端が接続パッド２６に接続される。
【０１２８】
また、信号源１０の出力端がインピーダンスマッチング用抵抗９を介して、さらに同軸ケーブル８の内部導体８Ｓを経由して接続パッド２８に接続され、信号源１０の基準端子が同軸ケーブル８の外部導体８Ｇを経由して接続パッド２９に接続され、グラウンドの安定化のために信号源１０の基準端子が接続パッド２６にも接続される。
【０１２９】
そして、図１６に示すように、プリント配線２ａの幅をｄとし、マイクロストリップライン２ｂのライン長方向を見込んだ断面と検出プローブ１３との位置関係については、図４に示すように、検出プローブ１３がマイクロストリップライン２ｂの信号ラインであるプリント配線２ａに対し非接触で上方に一定の距離だけ離れて配置される。
【０１３０】
上述したように、図１４に示す本発明の第４の実施の形態のノイズイミュニティ評価装置の構成と図６に示す本発明の第２の実施の形態のノイズイミュニティ評価装置の構成との相違部分は、図６に示す構成に対し抵抗３４を追加した部分のみであり、そのため、図７に示す接続パッド２２と、ヴィアホール２３と、が削除され、図１５に示すように抵抗器３４ａと、接続パッド３５と、接続パッド３６と、ヴィアホール３７と、が追加されている。他の構成部分は同一であるため、図１４、図１５及び図１６と、図６、図７及び図８と、の同一構成部分には同一符号を付して、その説明を省略する。
【０１３１】
また、動作及びノイズイミュニティ評価方法についても、本発明の第１の実施の形態のノイズイミュニティ評価装置と同様である。
【０１３２】
以上説明したように、本発明の第４の実施の形態のノイズイミュニティ評価装置によれば、本発明の第２の実施の形態のノイズイミュニティ評価装置が有する効果に加え、効率の良い高周波信号の注入を行うことができ、デカップリング容量３の影響を低減して半導体集積回路デバイス１自体のノイズイミュニティの測定精度を向上させることができるという効果が得られる。
【０１３３】
次に、図１７は、本発明の第５の実施の形態のノイズイミュニティ評価装置の構成図である。図１７に示すように、本発明の第５の実施の形態のノイズイミュニティ評価装置は、被測定サンプルとしての半導体集積回路デバイス１と、第１の配線としての配線２と、第１の容量手段としてのデカップリング容量３と、第２の配線としての配線４と、デカップリングインダクタ５と、電源６と、第２の容量手段としてのカップリング容量７と、同軸ケーブル８と、信号源１０のインピーダンスマッチング用抵抗９と、信号源１０と、ケーブル１１と、表示器１２と、検出手段としての検出プローブ１６と、同軸ケーブル１７と、レベルメータ１５と、を備える。
【０１３４】
また、半導体集積回路デバイス１が電源端子１Ｖとグラウンド端子１Ｇとを備える。
【０１３５】
デカップリング容量３の一端が第１の節点としての節点Ｎ１に接続され、デカップリング容量３の他端が基準電位としてのグラウンドに接続される。
【０１３６】
電源６の高電位側の一端がデカップリングインダクタ５の一端に接続され、電源６の低電位側の他端がグラウンドに接続され、デカップリングインダクタ５の他端が第２の節点としての節点Ｎ２に接続されて、電源６が節点Ｎ２に供給される。
【０１３７】
カップリング容量７の一端が節点Ｎ２に接続され、カップリング容量７の他端が同軸ケーブル８を介してインピーダンスマッチング用抵抗９の一端に接続され、インピーダンスマッチング用抵抗９の他端が信号源１０の出力端に接続され、信号源１０の基準端子がグラウンドに接続されて、信号源１０がカップリング容量７を介して評価用の高周波信号を注入する。
【０１３８】
配線２が半導体集積回路デバイス１の電源端子１Ｖと節点Ｎ１との間を接続し、半導体集積回路デバイス１のグラウンド端子１Ｇがグラウンドに接続される。
【０１３９】
配線４が節点Ｎ１と節点Ｎ２との間を接続し、配線４が既知の特性インピーダンスを有するマイクロストリップライン４ｂを含んで構成される。
【０１４０】
マイクロストリップライン４ｂに非接触で一定の距離だけ離れて配置される検出プローブ１６がマイクロストリップライン４ｂからの信号を検出する。
【０１４１】
検出プローブ１６による検出信号が同軸ケーブル１７を介してレベルメータ１５に入力されて、レベルメータ１５によりその測定量が求められる。
【０１４２】
そして、半導体集積回路デバイス１にはケーブル１１を介して半導体集積回路デバイス１の動作状態を表示する表示器１２が接続される。
【０１４３】
さらに、本発明の第５の実施の形態のノイズイミュニティ評価装置の具体的な構成について、図１８及び図１９を参照して説明する。
【０１４４】
図１８は、図１７に示すノイズイミュニティ評価装置の斜視図であり、図１９は、図１８に示す評価用ボードの平面図である。
【０１４５】
図１８に示すように、誘電体材料からなる評価用ボード３１の一方の表面には導体層であるグラウンドプレーン３２が設けられて基準電位面をなし、他方の表面上には、配線４としてのプリント配線４ａと、配線２及びプリント配線４ａの一端をなす接続パッド３８と、ヴィアホール２０によりグラウンドプレーン３２に接続される接続パッド１９と、プリント配線４ａの他端をなす接続パッド２４と、ヴィアホール２３によりグラウンドプレーン３２に接続される接続パッド２２と、給電用の接続パッド２５と、ヴィアホール２７によりグラウンドプレーン３２に接続される給電用の接続パッド２６と、信号注入用の接続パッド２８と、ヴィアホール３０によりグラウンドプレーン３２に接続される信号注入用の接続パッド２９と、が設けられる。
【０１４６】
ここで、接続パッド３８が図１７に示す節点Ｎ１に対応し、接続パッド２４が図１７に示す節点Ｎ２に対応する。
【０１４７】
そして、デカップリング容量３としてのキャパシタ３ａが接続パッド３８と接続パッド２２との間にソルダリングにより実装され、カップリング容量７としてのキャパシタ７ａが接続パッド２４と接続パッド２８との間にソルダリングにより実装され、デカップリングインダクタ５としてのインダクタ５ａが接続パッド２４と接続パッド２５との間にソルダリングにより実装され、半導体集積回路デバイス１の電源端子１Ｖが接続パッド３８にソルダリングされ、グラウンド端子１Ｇが接続パッド１９にソルダリングされて実装される。
【０１４８】
評価用ボード３１の外部からは、電源６の高電位側の一端が接続パッド２５に接続され、電源６の低電位側の他端が接続パッド２６に接続される。
【０１４９】
また、信号源１０の出力端がインピーダンスマッチング用抵抗９を介して、さらに同軸ケーブル８の内部導体８Ｓを経由して接続パッド２８に接続され、信号源１０の基準端子が同軸ケーブル８の外部導体８Ｇを経由して接続パッド２９に接続され、グラウンドの安定化のために信号源１０の基準端子が接続パッド２６にも接続される。
【０１５０】
そして、図１９に示すように、プリント配線４ａの幅をｄとし、マイクロストリップライン４ｂのライン長方向を見込んだ断面と検出プローブ１６との位置関係については、図５に示すように、検出プローブ１６がマイクロストリップライン４ｂの信号ラインであるプリント配線４ａに対し非接触で上方に一定の距離だけ離れて配置される。
【０１５１】
上述したように、図１７に示す本発明の第５の実施の形態のノイズイミュニティ評価装置の構成と図１に示す本発明の第１の実施の形態のノイズイミュニティ評価装置の構成との相違部分は、図１に示す構成からマイクロストリップライン２ｂと、検出プローブ１３と、同軸ケーブル１４と、を除いた部分のみであり、そのため、図２に示す接続パッド２１と、プリント配線２ａと、接続パッド１８と、が削除され、図１８に示すように接続パッド３８が追加されている。他の構成部分は同一であるため、図１７、図１８及び図１９と、図１、図２及び図３と、の同一構成部分には同一符号を付して、その説明を省略する。
【０１５２】
また、動作及びノイズイミュニティ評価方法についても、本発明の第１の実施の形態のノイズイミュニティ評価装置と同様である。
【０１５３】
以上説明したように、本発明の第５の実施の形態のノイズイミュニティ評価装置によれば、本発明の第１の実施の形態のノイズイミュニティ評価装置と同様に、マイクロストリップライン４ｂに対する測定により半導体集積回路デバイス１の電源端子１Ｖ及びデカップリング容量３に流れ込む電流と、電源端子１Ｖ及びデカップリング容量３に印加される電圧と、電源端子１Ｖ及びデカップリング容量３に流れ込む電力と、を求めることでユーザ側が必要とするデカップリング容量３込みの半導体集積回路デバイス１のノイズイミュニティを確認することができるという効果が得られる。
【０１５４】
次に、図２０は、本発明の第６の実施の形態のノイズイミュニティ評価装置の構成図である。図２０に示すように、本発明の第６の実施の形態のノイズイミュニティ評価装置は、被測定サンプルとしての半導体集積回路デバイス１と、第１の配線としての配線２と、第１の容量手段としてのデカップリング容量３と、抵抗手段としての抵抗３４と、第２の配線としての配線４と、デカップリングインダクタ５と、電源６と、第２の容量手段としてのカップリング容量７と、同軸ケーブル８と、信号源１０のインピーダンスマッチング用抵抗９と、信号源１０と、ケーブル１１と、表示器１２と、検出手段としての検出プローブ１６と、同軸ケーブル１７と、レベルメータ１５と、を備える。
【０１５５】
また、半導体集積回路デバイス１が電源端子１Ｖとグラウンド端子１Ｇとを備える。
【０１５６】
デカップリング容量３の一端が第１の節点としての節点Ｎ１に接続され、デカップリング容量３の他端が抵抗３４の一端に接続され、抵抗３４の他端が基準電位としてのグラウンドに接続される。このように、抵抗３４がデカップリング容量３に対し直列に接続される。
【０１５７】
電源６の高電位側の一端がデカップリングインダクタ５の一端に接続され、電源６の低電位側の他端がグラウンドに接続され、デカップリングインダクタ５の他端が第２の節点としての節点Ｎ２に接続されて、電源６が節点Ｎ２に供給される。
【０１５８】
カップリング容量７の一端が節点Ｎ２に接続され、カップリング容量７の他端が同軸ケーブル８を介してインピーダンスマッチング用抵抗９の一端に接続され、インピーダンスマッチング用抵抗９の他端が信号源１０の出力端に接続され、信号源１０の基準端子がグラウンドに接続されて、信号源１０がカップリング容量７を介して評価用の高周波信号を注入する。
【０１５９】
配線２が半導体集積回路デバイス１の電源端子１Ｖと節点Ｎ１との間を接続し、半導体集積回路デバイス１のグラウンド端子１Ｇがグラウンドに接続される。
【０１６０】
配線４が節点Ｎ１と節点Ｎ２との間を接続し、配線４が既知の特性インピーダンスを有するマイクロストリップライン４ｂを含んで構成される。
【０１６１】
マイクロストリップライン４ｂに非接触で一定の距離だけ離れて配置される検出プローブ１６がマイクロストリップライン４ｂからの信号を検出する。
【０１６２】
検出プローブ１６による検出信号が同軸ケーブル１７を介してレベルメータ１５に入力されて、レベルメータ１５によりその測定量が求められる。
【０１６３】
そして、半導体集積回路デバイス１にはケーブル１１を介して半導体集積回路デバイス１の動作状態を表示する表示器１２が接続される。
【０１６４】
さらに、本発明の第６の実施の形態のノイズイミュニティ評価装置の具体的な構成について、図２１及び図２２を参照して説明する。
【０１６５】
図２１は、図２０に示すノイズイミュニティ評価装置の斜視図であり、図２２は、図２１に示す評価用ボードの平面図である。
【０１６６】
図２１に示すように、誘電体材料からなる評価用ボード３１の一方の表面には導体層であるグラウンドプレーン３２が設けられて基準電位面をなし、他方の表面上には、配線４としてのプリント配線４ａと、配線２及びプリント配線４ａの一端をなす接続パッド３８と、ヴィアホール２０によりグラウンドプレーン３２に接続される接続パッド１９と、プリント配線４ａの他端をなす接続パッド２４と、接続パッド３５と、ヴィアホール３７によりグラウンドプレーン３２に接続される接続パッド３６と、給電用の接続パッド２５と、ヴィアホール２７によりグラウンドプレーン３２に接続される給電用の接続パッド２６と、信号注入用の接続パッド２８と、ヴィアホール３０によりグラウンドプレーン３２に接続される信号注入用の接続パッド２９と、が設けられる。
【０１６７】
ここで、接続パッド３８が図２０に示す節点Ｎ１に対応し、接続パッド２４が図２０に示す節点Ｎ２に対応する。
【０１６８】
そして、デカップリング容量３としてのキャパシタ３ａが接続パッド３８と接続パッド３５との間にソルダリングにより実装され、抵抗３４としての抵抗器３４ａが接続パッド３５と接続パッド３６との間にソルダリングにより実装され、カップリング容量７としてのキャパシタ７ａが接続パッド２４と接続パッド２８との間にソルダリングにより実装され、デカップリングインダクタ５としてのインダクタ５ａが接続パッド２４と接続パッド２５との間にソルダリングにより実装され、半導体集積回路デバイス１の電源端子１Ｖが接続パッド３８にソルダリングされ、グラウンド端子１Ｇが接続パッド１９にソルダリングされて実装される。
【０１６９】
評価用ボード３１の外部からは、電源６の高電位側の一端が接続パッド２５に接続され、電源６の低電位側の他端が接続パッド２６に接続される。
【０１７０】
また、信号源１０の出力端がインピーダンスマッチング用抵抗９を介して、さらに同軸ケーブル８の内部導体８Ｓを経由して接続パッド２８に接続され、信号源１０の基準端子が同軸ケーブル８の外部導体８Ｇを経由して接続パッド２９に接続され、グラウンドの安定化のために信号源１０の基準端子が接続パッド２６にも接続される。
【０１７１】
そして、図２２に示すように、プリント配線４ａの幅をｄとし、マイクロストリップライン４ｂのライン長方向を見込んだ断面と検出プローブ１６との位置関係については、図５に示すように、検出プローブ１６がマイクロストリップライン４ｂの信号ラインであるプリント配線４ａに対し非接触で上方に一定の距離だけ離れて配置される。
【０１７２】
上述したように、図２０に示す本発明の第６の実施の形態のノイズイミュニティ評価装置の構成と図１７に示す本発明の第５の実施の形態のノイズイミュニティ評価装置の構成との相違部分は、図１７に示す構成に対し抵抗３４を追加した部分のみであり、そのため、図１８に示す接続パッド２２と、ヴィアホール２３と、が削除され、図２１に示すように抵抗器３４ａと、接続パッド３５と、接続パッド３６と、ヴィアホール３７と、が追加されている。他の構成部分は同一であるため、図２０、図２１及び図２２と、図１７、図１８及び図１９と、の同一構成部分には同一符号を付して、その説明を省略する。
【０１７３】
また、動作及びノイズイミュニティ評価方法についても、本発明の第１の実施の形態のノイズイミュニティ評価装置と同様である。
【０１７４】
以上説明したように、本発明の第６の実施の形態のノイズイミュニティ評価装置によれば、本発明の第５の実施の形態のノイズイミュニティ評価装置が有する効果に加え、効率の良い高周波信号の注入を行うことができ、デカップリング容量３の影響を低減して半導体集積回路デバイス１自体のノイズイミュニティの測定精度を向上させることができるという効果が得られる。
【０１７５】
次に、図２３は、本発明の第７の実施の形態のノイズイミュニティ評価装置の構成図である。図２３に示すように、本発明の第７の実施の形態のノイズイミュニティ評価装置は、被測定サンプルとしての半導体集積回路デバイス１と、既知の特性インピーダンスを有するマイクロストリップライン２ｂを含んで構成される第１の配線としての配線２と、第１の容量手段としてのデカップリング容量３と、既知の特性インピーダンスを有するマイクロストリップライン４ｂを含んで構成される第２の配線としての配線４と、デカップリングインダクタ５と、電源６と、第２の容量手段としてのカップリング容量７と、同軸ケーブル８と、信号源１０のインピーダンスマッチング用抵抗９と、信号源１０と、検出手段としての検出プローブ１３と、同軸ケーブル１４と、レベルメータ１５と、検出手段としての検出プローブ１６と、同軸ケーブル１７と、インターフェースケーブル３９と、テスタ４０と、を備える。
【０１７６】
図２３に示す本発明の第７の実施の形態のノイズイミュニティ評価装置の構成と図１に示す本発明の第１の実施の形態のノイズイミュニティ評価装置の構成との相違部分は、図１に示すケーブル１１と、表示器１２と、をインターフェースケーブル３９と、テスタ４０と、に変更した構成部分のみであり、他の構成部分は同一であるため、図１及び図２３の同一構成部分には同一符号を付して、その説明を省略する。
【０１７７】
半導体集積回路デバイス１にはインターフェースケーブル３９を介して半導体集積回路デバイス１のファンクションテストを実行するテスタ４０が接続される。
【０１７８】
先ず、電源６を投入し、テスタ４０により、ファンクションテストを実行し、被測定サンプルとしての半導体集積回路デバイス１が正常動作することを確認する。
【０１７９】
次に、信号源１０の出力パワーレベルを十分小さく設定した上で、評価したい周波数の高周波信号を注入する。
【０１８０】
電源系の給電点である節点Ｎ２に高周波信号が注入されると、デカップリングインダクタ５によって高周波信号の電源６への流入が阻止され、高周波信号が配線４に注入され、マイクロストリップライン４ｂを通過してデカップリング容量３の接続点である節点Ｎ１に到達し、節点Ｎ１に到達した高周波信号の一部がデカップリング容量３を介してグラウンドに流れ、節点Ｎ１に到達した高周波信号の残りの一部が配線２に注入され、マイクロストリップライン２ｂを通過して半導体集積回路デバイス１の電源端子１Ｖに注入される。
【０１８１】
そして、検出プローブ１３によりマイクロストリップライン２ｂから発生する磁界を検出してレベルメータ１５により電源端子１Ｖに流れ込む電流を求める。又は、検出プローブ１３によりマイクロストリップライン２ｂから発生する電界を検出してレベルメータ１５により電源端子１Ｖに印加される電圧を求める。又は、検出プローブ１３によりマイクロストリップライン２ｂから発生する磁界及び電界を検出してレベルメータ１５により電源端子１Ｖに流れ込む電力を求める。
【０１８２】
同様に、検出プローブ１６によりマイクロストリップライン４ｂから発生する磁界を検出してレベルメータ１５により電源端子１Ｖ及びデカップリング容量３に流れ込む電流を求める。又は、検出プローブ１６によりマイクロストリップライン４ｂから発生する電界を検出してレベルメータ１５により電源端子１Ｖ及びデカップリング容量３に印加される電圧を求める。又は、検出プローブ１６によりマイクロストリップライン４ｂから発生する磁界及び電界を検出してレベルメータ１５により電源端子１Ｖ及びデカップリング容量３に流れ込む電力を求める。
【０１８３】
このとき、テスタ４０により、ファンクションテストを実行し、半導体集積回路デバイス１が正常動作することを確認する。半導体集積回路デバイス１の動作に異常が発生したとき、テスタ４０がその旨を表示又は通報する。
【０１８４】
次に、信号源１０の出力レベルを徐々に増加させて、ファンクションテストを実行しながら上記測定を繰り返し、半導体集積回路デバイス１の誤動作による異常が発生した時点での測定量、即ち上記電流値、又は電圧値、又は電力値を、半導体集積回路デバイス１のノイズイミュニティ量とする。
【０１８５】
以上説明したように、本発明の第７の実施の形態のノイズイミュニティ評価装置によれば、テスタ４０によって半導体集積回路デバイス１の詳細なファンクションテストを実行しながらノイズイミュニティ量を測定できるので、障害内容とノイズイミュニティ量との関連付けを行うことができ、より的確なノイズイミュニティ評価が可能になるという効果が得られる。
【０１８６】
なお、テスタ４０によるファンクションテストを、本発明の第１から第６までの実施の形態のノイズイミュニティ評価装置に対し適用できることは、言うまでもない。
【０１８７】
【発明の効果】
本発明による効果は、ハイパワーの高周波信号源を必要とすることなく、電源ラインにデカップリング容量を備える半導体集積回路デバイスについて、精度の高いノイズイミュニティ評価を行うことができるノイズイミュニティ評価装置と、そのノイズイミュニティ評価方法とを実現することができることである。
【０１８８】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のノイズイミュニティ評価装置の構成図である。
【図２】図１に示すノイズイミュニティ評価装置の斜視図である。
【図３】図２に示す評価用ボードの平面図である。
【図４】図１に示すマイクロストリップラインと検出プローブとの位置関係の説明図である。
【図５】図１に示すマイクロストリップラインと検出プローブとの位置関係の説明図である。
【図６】本発明の第２の実施の形態のノイズイミュニティ評価装置の構成図である。
【図７】図６に示すノイズイミュニティ評価装置の斜視図である。
【図８】図７に示す評価用ボードの平面図である。
【図９】本発明の第３の実施の形態のノイズイミュニティ評価装置の構成図である。
【図１０】図９に示すノイズイミュニティ評価装置の斜視図である。
【図１１】図１０に示す評価用ボードの平面図である。
【図１２】本発明の第３の実施の形態のノイズイミュニティ評価装置による効果の説明図である。
【図１３】本発明の第３の実施の形態のノイズイミュニティ評価装置による効果の説明図である。
【図１４】本発明の第４の実施の形態のノイズイミュニティ評価装置の構成図である。
【図１５】図１４に示すノイズイミュニティ評価装置の斜視図である。
【図１６】図１５に示す評価用ボードの平面図である。
【図１７】本発明の第５の実施の形態のノイズイミュニティ評価装置の構成図である。
【図１８】図１７に示すノイズイミュニティ評価装置の斜視図である。
【図１９】図１８に示す評価用ボードの平面図である。
【図２０】本発明の第６の実施の形態のノイズイミュニティ評価装置の構成図である。
【図２１】図２０に示すノイズイミュニティ評価装置の斜視図である。
【図２２】図２１に示す評価用ボードの平面図である。
【図２３】本発明の第７の実施の形態のノイズイミュニティ評価装置の構成図である。
【図２４】従来例のノイズイミュニティ評価装置の構成図である。
【図２５】従来例のノイズイミュニティ評価装置の構成図である。
【符号の説明】
１　　半導体集積回路デバイス
１Ｖ　　電源端子
１Ｇ　　グラウンド端子
２　　配線
２ａ　　プリント配線
２ｂ　　マイクロストリップライン
３　　デカップリング容量
３ａ　　キャパシタ
４　　配線
４ａ　　プリント配線
４ｂ　　マイクロストリップライン
５　　デカップリングインダクタ
５ａ　　インダクタ
６　　電源
７　　カップリング容量
７ａ　　キャパシタ
８　　同軸ケーブル
８Ｓ　　内部導体
８Ｇ　　外部導体
９　　インピーダンスマッチング用抵抗
１０　　信号源
１１　　ケーブル
１２　　表示器
１３　　検出プローブ
１４　　同軸ケーブル
１５　　レベルメータ
１６　　検出プローブ
１７　　同軸ケーブル
１８　　接続パッド
１９　　接続パッド
２０　　ヴィアホール
２１　　接続パッド
２２　　接続パッド
２３　　ヴィアホール
２４　　接続パッド
２５　　接続パッド
２６　　接続パッド
２７　　ヴィアホール
２８　　接続パッド
２９　　接続パッド
３０　　ヴィアホール
３１　　評価用ボード
３２　　グラウンドプレーン
３３　　接続パッド
３４　　抵抗
３４ａ　　抵抗器
３５　　接続パッド
３６　　接続パッド
３７　　ヴィアホール
３８　　接続パッド
３９　　インターフェースケーブル
４０　　テスタ
１０１　　信号源
１０２　　増幅器
１０３　　方向性結合器
１０４　　パワーメータ
１０５　　カップリング容量
１０６　　半導体集積回路デバイス
１０７　　電源端子
１０８　　グラウンド端子
１０９　　デカップリング回路
１１０　　電源
１１１　　評価用ボード
１１２　　デカップリング容量[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a noise immunity evaluation device and a noise immunity evaluation method, and more particularly, to a noise immunity evaluation device and a noise immunity evaluation method for conductive noise of a semiconductor integrated circuit device.
[0002]
[Prior art]
Higher speed and lower voltage have been realized in semiconductor integrated circuit devices due to the progress of miniaturization technology.However, the immunity to external noise of power supply lines, that is, noise immunity, tends to decrease more and more advanced measures are required. It is becoming possible. For this reason, a more objective evaluation of the noise immunity of the semiconductor integrated circuit device is required, and several methods have been studied mainly by IEC (International Electrotechnical Commission: International Electrotechnical Commission). Among them, a direct high-frequency power injection method in which a conductive noise is applied (Ref. 1; "Direct RF Power Injection to measurement the Immunity Aggregated Conducted RF-disturbances of integrated EC / Electronic / Europe / Nature / Europe / Nature / Europe / Nature / Nature / Non-profit / Nature / Nature / Non-conducted) Attention has been paid.
[0003]
As shown in FIG. 24, an example of the configuration of the noise immunity evaluation device using the direct high-frequency power injection method is a power supply 110 mounted on an evaluation board 111 via a decoupling circuit 109 for preventing high-frequency signal leakage. The power is supplied to a power supply terminal 107 of a semiconductor integrated circuit device 106 as a measurement sample, the ground terminal 108 of the semiconductor integrated circuit device 106 is connected to the ground, and the output of a signal source 101 that generates a high-frequency signal as an evaluation noise source is an amplifier. The signal is amplified by 102, is superimposed on the power supply terminal 107 via the directional coupler 103 and the coupling capacitor 105 for cutting direct current, and the detection level of the directional coupler 103 is read by the power meter 104. Then, while monitoring the output of the signal source 101 with the power meter 104, the output of the signal source 101 is increased, and the point at which the semiconductor integrated circuit device 106 malfunctions is measured.
[0004]
By the way, when a semiconductor integrated circuit device is incorporated into an actual product, a power supply terminal of the semiconductor integrated circuit device is provided with a decoupling device for stably supplying a charge necessary for operation of the semiconductor integrated circuit device to stabilize a power supply voltage. It is common to have a ring capacity. Therefore, the noise immunity evaluation apparatus for a semiconductor integrated circuit device to which a decoupling capacitance is added by the direct high-frequency power injection method is different from the configuration shown in FIG. And ground.
[0005]
[Problems to be solved by the invention]
However, the noise immunity evaluation device of the conventional example shown in FIG. 25 is injected into the power supply terminal 107 of the semiconductor integrated circuit device 106 by the directional coupler 103 provided on the signal source 101 side of the connection point of the decoupling capacitor 112. Since the power level is monitored, the power level read by the power meter 104 and the power supply terminal 107 of the semiconductor integrated circuit device 106 depend on the difference in the characteristics of the decoupling capacitor 112 which is a peripheral component of the semiconductor integrated circuit device 106. A problem arises that the power level applied to the power supply is greatly different.
[0006]
That is, since the decoupling capacitance 112 is generally set to a value sufficiently larger than the internal capacitance that looks into the inside from the power supply terminal 107 of the semiconductor integrated circuit device 106, the decoupling capacitance with respect to the signal frequency is generally Most of the signal power injected from the signal source 101 leaks to the ground through the decoupling capacitor 112 due to a decrease in the impedance of the ring capacitor 112, and almost no signal power enters the power supply terminal 107 of the semiconductor integrated circuit device 106. Because there is no. Further, if sufficient signal power is to be injected into the power supply terminal 107 of the semiconductor integrated circuit device 106, a problem arises in that the high power signal source 101 and the amplifier 102 are required.
[0007]
When a semiconductor integrated circuit device is used in an actual product, it often does not operate normally without a decoupling capacitor.Therefore, by providing a decoupling capacitor, external noise is absorbed to improve the noise immunity of the entire power supply line. Therefore, from the standpoint of the user of the semiconductor integrated circuit device, it is necessary to evaluate the noise immunity including the decoupling capacitance.
[0008]
On the other hand, from the standpoint of designing a semiconductor integrated circuit device, how much noise is absorbed by the decoupling capacitor and how much noise is injected into the semiconductor integrated circuit device, that is, the noise immunity of the semiconductor integrated circuit device itself, It is important to evaluate.
[0009]
The present invention has been made in view of the above-described problems, and has been made in consideration of a high-precision noise immunity evaluation of a semiconductor integrated circuit device having a decoupling capacitance in a power supply line without requiring a high-power high-frequency signal source. It is an object of the present invention to provide a noise immunity evaluation device and a noise immunity evaluation method capable of performing the noise immunity evaluation.
[0010]
[Means for Solving the Problems]
The noise immunity evaluation device of the present invention includes a first capacitor connected to a first node, a second capacitor connected to a second node to which power is supplied, and a power supply terminal of the semiconductor device. A first wiring connecting between the first node, a second wiring connecting between the first node and the second node, and a signal via the second capacitance means. A microstrip line having at least one of the first wiring and the second wiring having a known characteristic impedance, and further detecting a signal from the microstrip line. The detection means is provided.
[0011]
A first capacitor connected to the first node; a resistor connected in series with the first capacitor; and a second capacitor connected to a second node supplied with power. Means, a first wiring connecting between a power supply terminal of the semiconductor device and the first node, a second wiring connecting between the first node and the second node, A signal source for injecting a signal via a second capacitance means, wherein at least one of the first wiring and the second wiring includes a microstrip line having a known characteristic impedance, It is characterized by comprising a detecting means for detecting a signal from the microstrip line.
[0012]
Also, the first capacitance means, the second capacitance means, and the semiconductor device are mounted on an evaluation board, and the first wiring and the second wiring are printed wiring provided on the evaluation board. It is characterized by being.
[0013]
Further, the first capacitance means, the resistance means, the second capacitance means, and the semiconductor device are mounted on an evaluation board, and the first wiring and the second wiring are provided on the evaluation board. It is a printed wiring provided.
[0014]
Further, when the first wiring includes the microstrip line, the detecting means detects a magnetic field generated from the microstrip line to obtain a current flowing into the power supply terminal, or the detecting means detects the microstrip line. Detecting a voltage applied to the power supply terminal by detecting an electric field generated from the power supply terminal, or obtaining a power flowing into the power supply terminal by detecting a magnetic field and an electric field generated from the microstrip line by the detection means. I do.
[0015]
Further, when the second wiring includes the microstrip line, the detection means detects a magnetic field generated from the microstrip line to obtain a current flowing into the power supply terminal and the first capacitance means, or Detecting means detects an electric field generated from the microstrip line to obtain a voltage applied to the power supply terminal and the first capacitance means, or detects a magnetic field and an electric field generated from the microstrip line by the detecting means. Then, the power flowing into the power supply terminal and the first capacitance means is obtained.
[0016]
The noise immunity evaluation method according to the present invention further includes a first capacitor connected to the first node, a second capacitor connected to the second node to which power is supplied, and a power supply of the semiconductor device. A first wiring connecting between a terminal and the first node, a second wiring connecting between the first node and the second node, and a second wiring via the second capacitance means. A signal source that injects a signal from the microstrip line, wherein at least one of the first wiring and the second wiring includes a microstrip line having a known characteristic impedance, and further includes a signal from the microstrip line. A noise immunity evaluation method in a noise immunity evaluation device provided with a detection unit for detecting the noise level, wherein the output level of the signal source is gradually increased so that the semiconductor device malfunctions. Characterized in that a measured quantity of noise immunity amount obtained through the detecting means at.
[0017]
A first capacitor connected to the first node; a resistor connected in series with the first capacitor; and a second capacitor connected to a second node supplied with power. Means, a first wiring connecting between a power supply terminal of the semiconductor device and the first node, a second wiring connecting between the first node and the second node, A signal source for injecting a signal via a second capacitance means, wherein at least one of the first wiring and the second wiring includes a microstrip line having a known characteristic impedance, A noise immunity evaluation method in a noise immunity evaluation device including detection means for detecting a signal from the microstrip line, wherein the output level of the signal source is gradually increased, and the semiconductor device malfunctions. Characterized by the measurement amount obtained through the detecting means at the time that the noise immunity amount.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a configuration diagram of the noise immunity evaluation device according to the first embodiment of this invention. As shown in FIG. 1, a noise immunity evaluation apparatus according to a first embodiment of the present invention includes a semiconductor integrated circuit device 1 as a sample to be measured, a wiring 2 as a first wiring, a first capacitance means Of the decoupling capacitance 3, the wiring 4 as the second wiring, the decoupling inductor 5, the power supply 6, the coupling capacitance 7 as the second capacitance means, the coaxial cable 8, and the signal source 10. The impedance matching resistor 9, signal source 10, cable 11, display 12, detection probe 13 as detection means, coaxial cable 14, level meter 15, detection probe 16 as detection means, and coaxial A cable 17.
[0019]
Further, the semiconductor integrated circuit device 1 includes a power supply terminal 1V and a ground terminal 1G.
[0020]
One end of the decoupling capacitor 3 is connected to a node N1 as a first node, and the other end of the decoupling capacitor 3 is connected to ground as a reference potential.
[0021]
One end of the power supply 6 on the high potential side is connected to one end of the decoupling inductor 5, the other end of the power supply 6 on the low potential side is connected to the ground, and the other end of the decoupling inductor 5 is connected to a node N2 as a second node. And the power supply 6 is supplied to the node N2.
[0022]
One end of the coupling capacitance 7 is connected to the node N2, the other end of the coupling capacitance 7 is connected to one end of the impedance matching resistor 9 via the coaxial cable 8, and the other end of the impedance matching resistor 9 is connected to the signal source 10 , The reference terminal of the signal source 10 is connected to the ground, and the signal source 10 injects a high-frequency signal for evaluation via the coupling capacitor 7.
[0023]
Wiring 2 connects between power supply terminal 1V of semiconductor integrated circuit device 1 and node N1, wiring 2 includes microstrip line 2b having a known characteristic impedance, and ground terminal 1G of semiconductor integrated circuit device 1. Is connected to ground.
[0024]
The wiring 4 connects between the nodes N1 and N2, and the wiring 4 includes a microstrip line 4b having a known characteristic impedance.
[0025]
A detection probe 13 arranged at a certain distance in a non-contact manner with the microstrip line 2b detects a signal from the microstrip line 2b, and a detection probe arranged at a certain distance in a non-contact manner with the microstrip line 4b. The probe 16 detects a signal from the microstrip line 4b.
[0026]
A detection signal from the detection probe 13 is input to the level meter 15 via the coaxial cable 14, and the level meter 15 obtains the measured amount.
[0027]
Similarly, a detection signal from the detection probe 16 is input to the level meter 15 via the coaxial cable 17, and the level meter 15 obtains the measured amount.
[0028]
The semiconductor integrated circuit device 1 is connected via a cable 11 to a display 12 for displaying an operation state of the semiconductor integrated circuit device 1. Since the semiconductor integrated circuit device 1 incorporates a control circuit such as a CPU block, the display 12 may be configured such that, for example, a green LED lamp is turned on during normal operation, and a red LED lamp is turned on when an abnormality occurs. Alternatively, a message indicating that the liquid crystal panel is operating normally or that an abnormality has occurred may be displayed as a message on the liquid crystal panel. In addition, any other configuration may be used as long as it can be recognized separately during normal operation and when an abnormality occurs.
[0029]
Further, a specific configuration of the noise immunity evaluation device according to the first embodiment of the present invention will be described with reference to FIGS. 2, 3, 4, and 5. FIG.
[0030]
2 is a perspective view of the noise immunity evaluation device shown in FIG. 1, FIG. 3 is a plan view of the evaluation board shown in FIG. 2, and FIGS. 4 and 5 show the microstrip line shown in FIG. FIG. 4 is an explanatory diagram of a positional relationship with a detection probe.
[0031]
As shown in FIG. 2, a ground plane 32 which is a conductor layer is provided on one surface of an evaluation board 31 made of a dielectric material to form a reference potential surface, and on the other surface, A printed wiring 2a; a printed wiring 4a as the wiring 4; a connection pad 18 forming one end of the printed wiring 2a; a connection pad 19 connected to the ground plane 32 by a via hole 20; A connection pad 21 forming one end of the wiring 4a, a connection pad 22 connected to the ground plane 32 by a via hole 23, a connection pad 24 forming the other end of the printed wiring 4a, a connection pad 25 for power supply, and a via hole 27, a power supply connection pad 26 connected to the ground plane 32 by a The via hole 30 and the connection pads 29 for signal injection, which is connected to the ground plane 32, it is provided.
[0032]
Here, the connection pad 21 corresponds to the node N1 shown in FIG. 1, and the connection pad 24 corresponds to the node N2 shown in FIG.
[0033]
Then, a capacitor 3a as the decoupling capacitance 3 is mounted between the connection pad 21 and the connection pad 22 by soldering, and a capacitor 7a as the coupling capacitance 7 is soldered between the connection pad 24 and the connection pad 28. And the inductor 5a as the decoupling inductor 5 is mounted by soldering between the connection pad 24 and the connection pad 25, the power supply terminal 1V of the semiconductor integrated circuit device 1 is soldered to the connection pad 18, and the ground terminal 1G is soldered to the connection pad 19 and mounted.
From the outside of the evaluation board 31, one end of the power supply 6 on the high potential side is connected to the connection pad 25, and the other end of the power supply 6 on the low potential side is connected to the connection pad 26.
[0034]
The output end of the signal source 10 is connected to the connection pad 28 via the impedance matching resistor 9 and further via the internal conductor 8S of the coaxial cable 8, and the reference terminal of the signal source 10 is connected to the external conductor of the coaxial cable 8. The reference terminal of the signal source 10 is also connected to the connection pad 26 for stabilizing the ground.
[0035]
Then, as shown in FIG. 3, the widths of the printed wiring 2a and the printed wiring 4a are equal to each other and are d.
[0036]
FIG. 4 shows the positional relationship between the cross section of the microstrip line 2 b as viewed in the line length direction and the detection probe 13. The strip line 2b is formed, and the relative permittivity of the evaluation board 31 is set to 4.7 (in the case of a FR-4 type glass epoxy board), where h is the thickness of the evaluation board 31 which is the distance between the strip lines 2b. The thickness h is 0.6 mm, the width d is 1 mm, and the characteristic impedance is about 50 ohms.
[0037]
Then, the detection probe 13 is arranged above the printed wiring 2a, which is a signal line of the microstrip line 2b, in a non-contact manner and at a predetermined distance above. At this time, it is preferable that the detection probe 13 and the printed wiring 2a, that is, the microstrip line 2b are arranged vertically.
[0038]
FIG. 5 shows the positional relationship between the cross section of the microstrip line 4 b in the line length direction and the detection probe 16. The microstrip line 4 b and the ground plane 32 oppose each other with the evaluation board 31 interposed therebetween. A strip line 4b is formed. Similar to the microstrip line 2b, the relative permittivity of the evaluation board 31 is 4.7, the thickness h is 0.6 mm, the width d is 1 mm, and the characteristic impedance is about 50 ohms. And the impedance is matched with the coaxial cable 8 having a characteristic impedance of about 50 ohms.
[0039]
The detection probe 16 is arranged above the printed wiring 4a, which is a signal line of the microstrip line 4b, in a non-contact manner and at a predetermined distance above. At this time, it is preferable that the detection probe 16 and the printed wiring 4a, that is, the microstrip line 4b, are arranged vertically.
[0040]
When detecting the magnetic field from the microstrip line 2b as the detection probe 13, for example, a CP-2S type non-contact type small magnetic field probe made by NEC can be applied, and the electric field from the microstrip line 2b is detected. For example, an AQ7710 type non-contact EO probe manufactured by Ando Electric Co., Ltd. can be applied.
[0041]
At this time, it is sufficient that the line length of the microstrip line 2b, that is, the wiring length of the printed wiring 2a is about 3 mm to 5 mm.
[0042]
By separately preparing a calibration microstrip line having the same characteristic impedance as the microstrip line 2b and having the same characteristic impedance, and calibrating the detection probe 13 and the level meter 15 before actual measurement, the detection probe 13 , The level of the magnetic field from the microstrip line 2b can be accurately converted into a current value flowing through the microstrip line 2b by the level meter 15 and read, or the electric field from the microstrip line 2b detected by the detection probe 13 can be read. The level can be accurately converted into a voltage value applied to the microstrip line 2b by the level meter 15 and read.
[0043]
In addition, by applying both the magnetic field probe and the electric field probe as described above, the magnetic field level and the electric field level from the microstrip line 2b are simultaneously detected, and the current value and the voltage value are multiplied by the level meter 15 with high accuracy, and Can also be requested. Also, the power can be obtained by using a composite non-contact probe capable of detecting a magnetic field and an electric field simultaneously.
[0044]
The same magnetic field probe and electric field probe as the detection probe 13 are applied to the detection probe 16.
[0045]
At this time, it is sufficient that the line length of the microstrip line 4b, that is, the wiring length of the printed wiring 4a is about 3 mm to 5 mm.
[0046]
A calibration microstrip line having the same characteristic impedance as the microstrip line 4b and having the same characteristic impedance is separately prepared, and the detection probe 16 and the level meter 15 are calibrated before the actual measurement. The magnetic field level from the microstrip line 4b detected by the microstrip line 4b can be accurately converted into a current value flowing through the microstrip line 4b by the level meter 15 and read, or the electric field from the microstrip line 4b detected by the detection probe 16 can be read. The level can be accurately converted into a voltage value applied to the microstrip line 4b by the level meter 15 and read.
[0047]
Further, by applying both the magnetic field probe and the electric field probe as described above, the magnetic field level and the electric field level from the microstrip line 4b are simultaneously detected, and the current value and the voltage value are accurately multiplied by the level meter 15 so that the electric power is obtained. Can also be requested. Also, the power can be obtained by using a composite non-contact probe capable of detecting a magnetic field and an electric field simultaneously.
[0048]
In the above description, the above two examples have been given as specific examples of the detection probe 13 and the detection probe 16, but any other non-contact type probe that can be calibrated may be used.
[0049]
Further, in the present embodiment, the level meter 15 is of a two-channel input type so that the detection signals of the detection probe 13 and the detection probe 16 are simultaneously input so that the accuracy and work efficiency are maximized. However, the level meter 15 may be configured as a one-channel input type and the detection signals of the detection probe 13 and the detection probe 16 may be switched and input, or the level meter 15 may be configured as a one-channel input type. A configuration in which measurement is performed at two points using only one of the detection probe 13 and the detection probe 16 may be employed.
[0050]
Next, an operation and a method for evaluating noise immunity will be described with reference to FIG.
[0051]
First, when the power supply 6 is turned on, the semiconductor integrated circuit device 1 as a sample to be measured starts normal operation. The display 12 indicates that the semiconductor integrated circuit device 1 is operating normally.
[0052]
Next, after setting the output power level of the signal source 10 to a sufficiently low level, a high-frequency signal of a frequency to be evaluated is injected.
[0053]
When a high-frequency signal is injected into the node N2, which is a power supply point of the power supply system, the decoupling inductor 5 prevents the high-frequency signal from flowing into the power supply 6, injects the high-frequency signal into the wiring 4, and passes through the microstrip line 4b. Then, the signal reaches the node N1, which is a connection point of the decoupling capacitor 3, and a part of the high-frequency signal reaching the node N1 flows to the ground via the decoupling capacitor 3, and the remaining high-frequency signal reaches the node N1. The portion is injected into the wiring 2, passes through the microstrip line 2 b, and is injected into the power supply terminal 1 V of the semiconductor integrated circuit device 1.
[0054]
Then, a magnetic field generated from the microstrip line 2b is detected by the detection probe 13, and a current flowing into the power supply terminal 1V is obtained by the level meter 15. Alternatively, the electric field generated from the microstrip line 2b is detected by the detection probe 13, and the voltage applied to the power terminal 1V is obtained by the level meter 15. Alternatively, the detection probe 13 detects a magnetic field and an electric field generated from the microstrip line 2b, and the level meter 15 determines the power flowing into the power supply terminal 1V.
[0055]
Similarly, a magnetic field generated from the microstrip line 4b is detected by the detection probe 16, and a current flowing into the power supply terminal 1V and the decoupling capacitor 3 is obtained by the level meter 15. Alternatively, the electric field generated from the microstrip line 4 b is detected by the detection probe 16, and the voltage applied to the power supply terminal 1 V and the decoupling capacitance 3 is obtained by the level meter 15. Alternatively, the magnetic field and the electric field generated from the microstrip line 4b are detected by the detection probe 16, and the power flowing into the power supply terminal 1V and the decoupling capacitance 3 is obtained by the level meter 15.
[0056]
At this time, the operation of the semiconductor integrated circuit device 1 is confirmed by the display on the display 12.
[0057]
Next, the output level of the signal source 10 is gradually increased, and the above measurement is repeated while confirming the operation of the semiconductor integrated circuit device 1. The measurement amount at the time when an abnormality due to the malfunction of the semiconductor integrated circuit device 1 occurs, That is, the current value, the voltage value, or the power value is set as the noise immunity amount of the semiconductor integrated circuit device 1.
[0058]
As described above, according to the noise immunity evaluation device of the first embodiment of the present invention, the wiring 2 between the decoupling capacitor 3 and the power supply terminal 1V of the semiconductor integrated circuit device 1 is connected to the signal detection micro-device. Since the strip line 2b is provided and the wiring 4 between the decoupling capacitor 3 and the power supply point is provided with the microstrip line 4b for signal detection, the semiconductor integrated circuit device 1 is measured by measuring the microstrip line 2b. By determining the current flowing into the power supply terminal 1V, the voltage applied to the power supply terminal 1V, and the power flowing into the power supply terminal 1V, the noise immunity of the semiconductor integrated circuit device 1 itself required by the design side can be confirmed. At the same time, by measuring the microstrip line 4b, The user determines the current flowing into the power supply terminal 1V and the decoupling capacitance 3 of the chair 1, the voltage applied to the power supply terminal 1V and the decoupling capacitance 3, and the power flowing into the power supply terminal 1V and the decoupling capacitance 3. The noise immunity of the required semiconductor integrated circuit device 1 including the decoupling capacitor 3 can be confirmed, and the effect of enabling accurate noise immunity evaluation can be obtained.
[0059]
Next, FIG. 6 is a configuration diagram of a noise immunity evaluation device according to a second embodiment of the present invention. As shown in FIG. 6, the noise immunity evaluation apparatus according to the second embodiment of the present invention includes a semiconductor integrated circuit device 1 as a sample to be measured, a wiring 2 as a first wiring, and a first capacitance means. Of the decoupling capacitance 3, the wiring 4 as the second wiring, the decoupling inductor 5, the power supply 6, the coupling capacitance 7 as the second capacitance means, the coaxial cable 8, and the signal source 10. It includes an impedance matching resistor 9, a signal source 10, a cable 11, a display 12, a detection probe 13 as detection means, a coaxial cable 14, and a level meter 15.
[0060]
Further, the semiconductor integrated circuit device 1 includes a power supply terminal 1V and a ground terminal 1G.
[0061]
One end of the decoupling capacitor 3 is connected to a node N1 as a first node, and the other end of the decoupling capacitor 3 is connected to ground as a reference potential.
[0062]
One end of the power supply 6 on the high potential side is connected to one end of the decoupling inductor 5, the other end of the power supply 6 on the low potential side is connected to the ground, and the other end of the decoupling inductor 5 is connected to a node N2 as a second node. And the power supply 6 is supplied to the node N2.
[0063]
One end of the coupling capacitance 7 is connected to the node N2, the other end of the coupling capacitance 7 is connected to one end of the impedance matching resistor 9 via the coaxial cable 8, and the other end of the impedance matching resistor 9 is connected to the signal source 10 , The reference terminal of the signal source 10 is connected to the ground, and the signal source 10 injects a high-frequency signal for evaluation via the coupling capacitor 7.
[0064]
Wiring 2 connects between power supply terminal 1V of semiconductor integrated circuit device 1 and node N1, wiring 2 includes microstrip line 2b having a known characteristic impedance, and ground terminal 1G of semiconductor integrated circuit device 1. Is connected to ground.
[0065]
The wiring 4 connects between the nodes N1 and N2.
[0066]
A detection probe 13 arranged in a non-contact manner at a predetermined distance from the microstrip line 2b detects a signal from the microstrip line 2b.
[0067]
A detection signal from the detection probe 13 is input to the level meter 15 via the coaxial cable 14, and the level meter 15 obtains the measured amount.
[0068]
The semiconductor integrated circuit device 1 is connected via a cable 11 to a display 12 for displaying an operation state of the semiconductor integrated circuit device 1.
[0069]
Further, a specific configuration of the noise immunity evaluation device according to the second embodiment of the present invention will be described with reference to FIGS.
[0070]
FIG. 7 is a perspective view of the noise immunity evaluation device shown in FIG. 6, and FIG. 8 is a plan view of the evaluation board shown in FIG.
[0071]
As shown in FIG. 7, a ground plane 32 which is a conductor layer is provided on one surface of an evaluation board 31 made of a dielectric material to form a reference potential surface, and on the other surface, A printed wiring 2a, a connection pad 18 forming one end of the printed wiring 2a, a connection pad 19 connected to a ground plane 32 by a via hole 20, a connection pad 33 forming the other end of the printed wiring 2a and the wiring 4, and a via A connection pad 22 connected to the ground plane 32 by the hole 23, a connection pad 25 for power supply, a connection pad 26 for power supply connected to the ground plane 32 by the via hole 27, and a connection pad 28 for signal injection. And a connection pad 29 for signal injection connected to the ground plane 32 by the via hole 30. That.
[0072]
Here, the connection pads 33 correspond to the nodes N1 and N2 shown in FIG.
[0073]
Then, the capacitor 3a as the decoupling capacitance 3 is mounted by soldering between the connection pad 33 and the connection pad 22, and the capacitor 7a as the coupling capacitance 7 is soldered between the connection pad 33 and the connection pad 28. , The inductor 5a as the decoupling inductor 5 is mounted between the connection pad 33 and the connection pad 25 by soldering, the power supply terminal 1V of the semiconductor integrated circuit device 1 is soldered to the connection pad 18, and the ground terminal 1G is soldered to the connection pad 19 and mounted.
[0074]
From the outside of the evaluation board 31, one end of the power supply 6 on the high potential side is connected to the connection pad 25, and the other end of the power supply 6 on the low potential side is connected to the connection pad 26.
[0075]
The output end of the signal source 10 is connected to the connection pad 28 via the impedance matching resistor 9 and further via the internal conductor 8S of the coaxial cable 8, and the reference terminal of the signal source 10 is connected to the external conductor of the coaxial cable 8. The reference terminal of the signal source 10 is also connected to the connection pad 26 for stabilizing the ground.
[0076]
As shown in FIG. 8, the width of the printed wiring 2a is d, and the positional relationship between the cross section of the microstrip line 2b in the line length direction and the detection probe 13 is as shown in FIG. Reference numeral 13 is arranged above the printed wiring 2a, which is a signal line of the microstrip line 2b, in a non-contact manner and at a predetermined distance above.
[0077]
As described above, the difference between the configuration of the noise immunity evaluation apparatus of the second embodiment of the present invention shown in FIG. 6 and the configuration of the noise immunity evaluation apparatus of the first embodiment of the present invention shown in FIG. Is only a portion excluding the microstrip line 4b, the detection probe 16, and the coaxial cable 17 from the configuration shown in FIG. 1, and therefore, the connection pad 21, the printed wiring 4a, and the connection pad shown in FIG. 24 are deleted, and a connection pad 33 is added as shown in FIG. Since the other components are the same, the same reference numerals are given to the same components in FIGS. 6, 7, and 8, and FIGS. 1, 2, and 3, and the description thereof is omitted.
[0078]
Also, the operation and the noise immunity evaluation method are the same as those of the noise immunity evaluation device of the first embodiment of the present invention.
[0079]
As described above, according to the noise immunity evaluation device of the second embodiment of the present invention, as in the noise immunity evaluation device of the first embodiment of the present invention, the semiconductor device is measured by measuring the microstrip line 2b. By obtaining the current flowing into the power supply terminal 1V of the integrated circuit device 1, the voltage applied to the power supply terminal 1V, and the power flowing into the power supply terminal 1V, the noise immunity of the semiconductor integrated circuit device 1 itself required by the design side is obtained. This makes it possible to perform the noise immunity evaluation with high accuracy.
[0080]
Next, FIG. 9 is a configuration diagram of a noise immunity evaluation device according to a third embodiment of the present invention. As shown in FIG. 9, a noise immunity evaluation apparatus according to a third embodiment of the present invention includes a semiconductor integrated circuit device 1 as a sample to be measured, a wiring 2 as a first wiring, and a first capacitance means. Decoupling capacitance 3, a resistor 34 as a resistance means, a wiring 4 as a second wiring, a decoupling inductor 5, a power supply 6, and a coupling capacitance 7 as a second capacitance means. Cable 8, resistance 9 for impedance matching of signal source 10, signal source 10, cable 11, indicator 12, detection probe 13 as detection means, coaxial cable 14, level meter 15, detection means And a coaxial cable 17.
[0081]
Further, the semiconductor integrated circuit device 1 includes a power supply terminal 1V and a ground terminal 1G.
[0082]
One end of the decoupling capacitor 3 is connected to a node N1 as a first node, the other end of the decoupling capacitor 3 is connected to one end of a resistor 34, and the other end of the resistor 34 is connected to ground as a reference potential. . Thus, the resistor 34 is connected in series with the decoupling capacitance 3.
[0083]
One end of the power supply 6 on the high potential side is connected to one end of the decoupling inductor 5, the other end of the power supply 6 on the low potential side is connected to the ground, and the other end of the decoupling inductor 5 is connected to a node N2 as a second node. And the power supply 6 is supplied to the node N2.
[0084]
One end of the coupling capacitance 7 is connected to the node N2, the other end of the coupling capacitance 7 is connected to one end of the impedance matching resistor 9 via the coaxial cable 8, and the other end of the impedance matching resistor 9 is connected to the signal source 10 , The reference terminal of the signal source 10 is connected to the ground, and the signal source 10 injects a high-frequency signal for evaluation via the coupling capacitor 7.
[0085]
Wiring 2 connects between power supply terminal 1V of semiconductor integrated circuit device 1 and node N1, wiring 2 includes microstrip line 2b having a known characteristic impedance, and ground terminal 1G of semiconductor integrated circuit device 1. Is connected to ground.
[0086]
The wiring 4 connects between the nodes N1 and N2, and the wiring 4 includes a microstrip line 4b having a known characteristic impedance.
[0087]
A detection probe 13 arranged at a certain distance in a non-contact manner with the microstrip line 2b detects a signal from the microstrip line 2b, and a detection probe arranged at a certain distance in a non-contact manner with the microstrip line 4b. The probe 16 detects a signal from the microstrip line 4b.
[0088]
A detection signal from the detection probe 13 is input to the level meter 15 via the coaxial cable 14, and the level meter 15 obtains the measured amount.
[0089]
Similarly, a detection signal from the detection probe 16 is input to the level meter 15 via the coaxial cable 17, and the level meter 15 obtains the measured amount.
[0090]
The semiconductor integrated circuit device 1 is connected via a cable 11 to a display 12 for displaying an operation state of the semiconductor integrated circuit device 1.
[0091]
Further, a specific configuration of the noise immunity evaluation device according to the third embodiment of the present invention will be described with reference to FIGS.
[0092]
FIG. 10 is a perspective view of the noise immunity evaluation device shown in FIG. 9, and FIG. 11 is a plan view of the evaluation board shown in FIG.
[0093]
As shown in FIG. 10, a ground plane 32, which is a conductor layer, is provided on one surface of an evaluation board 31 made of a dielectric material to form a reference potential plane, and on the other surface, A printed wiring 2a; a printed wiring 4a as the wiring 4; a connection pad 18 forming one end of the printed wiring 2a; a connection pad 19 connected to the ground plane 32 by a via hole 20; A connection pad 21 forming one end of the wiring 4a; a connection pad 35; a connection pad 36 connected to the ground plane 32 by a via hole 37; a connection pad 24 forming the other end of the printed wiring 4a; 25, a power supply connection pad 26 connected to the ground plane 32 by a via hole 27, And the connection pads 28, connection pads 29 for signal injection, which is connected by a via hole 30 to the ground plane 32, are provided.
[0094]
Here, the connection pad 21 corresponds to the node N1 shown in FIG. 9, and the connection pad 24 corresponds to the node N2 shown in FIG.
[0095]
Then, a capacitor 3a as the decoupling capacitance 3 is mounted between the connection pad 21 and the connection pad 35 by soldering, and a resistor 34a as the resistor 34 is mounted between the connection pad 35 and the connection pad 36 by soldering. The capacitor 7a as the coupling capacitance 7 is mounted by soldering between the connection pad 24 and the connection pad 28, and the inductor 5a as the decoupling inductor 5 is soldered between the connection pad 24 and the connection pad 25. The power supply terminal 1V of the semiconductor integrated circuit device 1 is soldered to the connection pad 18 and the ground terminal 1G is soldered to the connection pad 19 and mounted.
[0096]
From the outside of the evaluation board 31, one end of the power supply 6 on the high potential side is connected to the connection pad 25, and the other end of the power supply 6 on the low potential side is connected to the connection pad 26.
[0097]
The output end of the signal source 10 is connected to the connection pad 28 via the impedance matching resistor 9 and further via the internal conductor 8S of the coaxial cable 8, and the reference terminal of the signal source 10 is connected to the external conductor of the coaxial cable 8. The reference terminal of the signal source 10 is also connected to the connection pad 26 for stabilizing the ground.
[0098]
As shown in FIG. 11, the width of the printed wiring 2a and the width of the printed wiring 4a are both equal to d, and the positional relationship between the cross section of the microstrip line 2b in the line length direction and the detection probe 13 is shown in FIG. As shown in the figure, the detection probe 13 is disposed above the printed wiring 2a, which is the signal line of the microstrip line 2b, in a non-contact manner and at a predetermined distance above, and the cross section in the line length direction of the microstrip line 4b. As for the positional relationship with the detection probe 16, as shown in FIG. 5, the detection probe 16 is disposed above the printed wiring 4a, which is the signal line of the microstrip line 4b, at a predetermined distance upward without contact.
[0099]
As described above, the difference between the configuration of the noise immunity evaluation apparatus of the third embodiment of the present invention shown in FIG. 9 and the configuration of the noise immunity evaluation apparatus of the first embodiment of the present invention shown in FIG. Is only a portion in which a resistor 34 is added to the configuration shown in FIG. 1. Therefore, the connection pad 22 and the via hole 23 shown in FIG. 2 are deleted, and as shown in FIG. A connection pad 35, a connection pad 36, and a via hole 37 are added. Since the other components are the same, the same reference numerals are given to the same components in FIGS. 9, 10, and 11, and FIGS. 1, 2, and 3, and the description thereof is omitted.
[0100]
Also, the operation and the noise immunity evaluation method are the same as those of the noise immunity evaluation device of the first embodiment of the present invention.
[0101]
In the noise immunity evaluation apparatus according to the first embodiment of the present invention shown in FIG. 1, the capacitance value of the decoupling capacitor 3 is generally larger than the capacitance value that looks inside from the power supply terminal 1V of the semiconductor integrated circuit device 1. When the capacitor 3a as the decoupling capacitor 3 shown in FIG. 2 is a ceramic chip component, it operates as a capacitor at a low frequency, but operates as an inductance at a certain frequency or higher, and at a resonance frequency, Since the impedance becomes extremely small around a certain tens of MHz, when the noise immunity of the semiconductor integrated circuit device 1 itself is measured by the wiring 2, the decoupling is performed from the current flowing into the power supply terminal 1V of the semiconductor integrated circuit device 1 near the resonance frequency. The current flowing into the capacitor 3 becomes larger and flows into the power supply terminal 1V. Who currentless becomes measurement accuracy is reduced smaller.
[0102]
For example, if the impedance of the decoupling inductor 5 is infinite, the impedance of the coupling capacitor 7 is 0, and the coaxial cable 8 is ignored, the voltage applied to the power supply terminal 1V of the semiconductor integrated circuit device 1 at the resonance frequency of the capacitor 3a is Is determined by the ratio of the impedance value of the capacitor 3a at the resonance frequency of about 50 mΩ to the resistance value of the impedance matching resistor 9 of 50Ω, so that the output voltage of the signal source 10 becomes about 1 mV and the output voltage of the power supply terminal 1V of the semiconductor integrated circuit device 1 becomes 1 mV. In the case of, it is reduced to 1/1000.
[0103]
On the other hand, if a large voltage is to be generated at the power supply terminal 1V, a larger output voltage is required as the signal source 10.
[0104]
Therefore, in the noise immunity evaluation apparatus of the present embodiment, in order to perform efficient injection of a high-frequency signal and reduce the influence of the decoupling capacitance 3 to improve the measurement accuracy of the semiconductor integrated circuit device 1 itself, A resistor 34 is connected in series with the ring capacitor 3.
[0105]
Next, effects of the present embodiment will be described. FIG. 12 shows the voltage of the power supply terminal 1V when the capacitance value as viewed from the power supply terminal 1V of the semiconductor integrated circuit device 1 is 2000 pF and the capacitance value of the decoupling capacitance 3 is 0.1 μF as a general value. The characteristics are shown. Here, the internal resistance of the semiconductor integrated circuit device 1 is 1Ω, the inductance component is 1 nH, and the output voltage of the signal source 10 is 1 volt.
[0106]
When the resistance value R of the resistor 34 is 0Ω, the characteristics of the semiconductor integrated circuit device 1 are masked by the characteristics of the decoupling capacitor 3 near the resonance frequency, but if the resistance value R of the resistor 34 is increased to 10Ω, the semiconductor When the integrated circuit device 1 is detached, a maximum of about 1/6 of the output voltage of the signal source 10 is reduced by the ratio of the resistance value of 10Ω to the resistance value of the impedance matching resistor 9 of 50Ω. It can be seen that 0.1 V or more can be obtained as a voltage applied to the power supply terminal 1 V for a signal frequency applied to the power supply terminal 1 V and 100 kHz to 1 GHz.
[0107]
Therefore, even when the semiconductor integrated circuit device 1 is connected, the influence of the voltage drop due to the decoupling capacitance 3 can be reduced, and the measurement accuracy of the noise immunity of the semiconductor integrated circuit device 1 itself can be improved.
[0108]
FIG. 13 shows the required output voltage of the signal source 10 when the voltage applied to the power supply terminal 1V of the semiconductor integrated circuit device 1 is 1V. It can be seen that the larger the resistance value R of the resistor 34, the lower the output voltage of the signal source 10 is, and the smaller the signal source 10 can be.
[0109]
Moreover, the larger the resistance value R of the resistor 34, the wider the frequency band of the flat portion, so that a more stable application of a high-frequency signal becomes possible.
[0110]
Even if the signal source 10 having an output of about 50 W is used, if the resistance value R of the resistor 34 is 10Ω, an applied voltage of several volts at maximum can be obtained, so that a large signal source of several kW class is not required. Simple and efficient noise immunity evaluation can be performed on a desktop.
[0111]
As described above, according to the noise immunity evaluation device of the third embodiment of the present invention, in addition to the effects of the noise immunity evaluation device of the first embodiment of the present invention, an efficient high-frequency signal Injection can be performed, and the effect of reducing the influence of the decoupling capacitance 3 and improving the measurement accuracy of the noise immunity of the semiconductor integrated circuit device 1 itself can be obtained.
[0112]
Next, FIG. 14 is a configuration diagram of a noise immunity evaluation device according to a fourth embodiment of the present invention. As shown in FIG. 14, a noise immunity evaluation apparatus according to a fourth embodiment of the present invention includes a semiconductor integrated circuit device 1 as a sample to be measured, a wiring 2 as a first wiring, a first capacitance means Decoupling capacitance 3, a resistor 34 as a resistance means, a wiring 4 as a second wiring, a decoupling inductor 5, a power supply 6, and a coupling capacitance 7 as a second capacitance means. It comprises a cable 8, a resistor 9 for impedance matching of a signal source 10, a signal source 10, a cable 11, a display 12, a detection probe 13 as a detection means, a coaxial cable 14, and a level meter 15. .
[0113]
Further, the semiconductor integrated circuit device 1 includes a power supply terminal 1V and a ground terminal 1G.
[0114]
One end of the decoupling capacitor 3 is connected to a node N1 as a first node, the other end of the decoupling capacitor 3 is connected to one end of a resistor 34, and the other end of the resistor 34 is connected to ground as a reference potential. . Thus, the resistor 34 is connected in series with the decoupling capacitance 3.
[0115]
One end of the power supply 6 on the high potential side is connected to one end of the decoupling inductor 5, the other end of the power supply 6 on the low potential side is connected to the ground, and the other end of the decoupling inductor 5 is connected to a node N2 as a second node. And the power supply 6 is supplied to the node N2.
[0116]
One end of the coupling capacitance 7 is connected to the node N2, the other end of the coupling capacitance 7 is connected to one end of the impedance matching resistor 9 via the coaxial cable 8, and the other end of the impedance matching resistor 9 is connected to the signal source 10 , The reference terminal of the signal source 10 is connected to the ground, and the signal source 10 injects a high-frequency signal for evaluation via the coupling capacitor 7.
[0117]
Wiring 2 connects between power supply terminal 1V of semiconductor integrated circuit device 1 and node N1, wiring 2 includes microstrip line 2b having a known characteristic impedance, and ground terminal 1G of semiconductor integrated circuit device 1. Is connected to ground.
[0118]
The wiring 4 connects between the nodes N1 and N2.
[0119]
A detection probe 13 arranged in a non-contact manner at a predetermined distance from the microstrip line 2b detects a signal from the microstrip line 2b.
[0120]
A detection signal from the detection probe 13 is input to the level meter 15 via the coaxial cable 14, and the level meter 15 obtains the measured amount.
[0121]
The semiconductor integrated circuit device 1 is connected via a cable 11 to a display 12 for displaying an operation state of the semiconductor integrated circuit device 1.
[0122]
Further, a specific configuration of the noise immunity evaluation device according to the fourth embodiment of the present invention will be described with reference to FIGS.
[0123]
FIG. 15 is a perspective view of the noise immunity evaluation device shown in FIG. 14, and FIG. 16 is a plan view of the evaluation board shown in FIG.
[0124]
As shown in FIG. 15, a ground plane 32 which is a conductor layer is provided on one surface of an evaluation board 31 made of a dielectric material to form a reference potential surface, and on the other surface, The printed wiring 2a, the connection pad 18 forming one end of the printed wiring 2a, the connection pad 19 connected to the ground plane 32 by the via hole 20, and the connection pad 33 forming the other end of the printed wiring 2a and the wiring 4 A pad 35, a connection pad 36 connected to the ground plane 32 by a via hole 37, a power supply connection pad 25, a power supply connection pad 26 connected to the ground plane 32 by a via hole 27, and a signal injection And a connection pad for signal injection connected to the ground plane 32 by the via hole 30. And de 29, it is provided.
[0125]
Here, the connection pads 33 correspond to the nodes N1 and N2 shown in FIG.
[0126]
Then, the capacitor 3a as the decoupling capacitance 3 is mounted between the connection pad 33 and the connection pad 35 by soldering, and the resistor 34a as the resistor 34 is mounted between the connection pad 35 and the connection pad 36 by soldering. The capacitor 7a as the coupling capacitance 7 is mounted by soldering between the connection pad 33 and the connection pad 28, and the inductor 5a as the decoupling inductor 5 is soldered between the connection pad 33 and the connection pad 25. The power supply terminal 1V of the semiconductor integrated circuit device 1 is soldered to the connection pad 18 and the ground terminal 1G is soldered to the connection pad 19 and mounted.
[0127]
From the outside of the evaluation board 31, one end of the power supply 6 on the high potential side is connected to the connection pad 25, and the other end of the power supply 6 on the low potential side is connected to the connection pad 26.
[0128]
The output end of the signal source 10 is connected to the connection pad 28 via the impedance matching resistor 9 and further via the internal conductor 8S of the coaxial cable 8, and the reference terminal of the signal source 10 is connected to the external conductor of the coaxial cable 8. The reference terminal of the signal source 10 is also connected to the connection pad 26 for stabilizing the ground.
[0129]
Then, as shown in FIG. 16, the width of the printed wiring 2a is d, and the positional relationship between the cross section of the microstrip line 2b in the line length direction and the detection probe 13 is shown in FIG. Reference numeral 13 is arranged above the printed wiring 2a, which is a signal line of the microstrip line 2b, in a non-contact manner and at a predetermined distance above.
[0130]
As described above, the difference between the configuration of the noise immunity evaluation device of the fourth embodiment of the present invention shown in FIG. 14 and the configuration of the noise immunity evaluation device of the second embodiment of the present invention shown in FIG. Is only a portion in which a resistor 34 is added to the configuration shown in FIG. 6, and therefore, the connection pad 22 and the via hole 23 shown in FIG. 7 are deleted, and a resistor 34a as shown in FIG. A connection pad 35, a connection pad 36, and a via hole 37 are added. Since other components are the same, the same reference numerals are given to the same components in FIGS. 14, 15, and 16, and FIGS. 6, 7, and 8, and the description thereof is omitted.
[0131]
Also, the operation and the noise immunity evaluation method are the same as those of the noise immunity evaluation device of the first embodiment of the present invention.
[0132]
As described above, according to the noise immunity evaluation device of the fourth embodiment of the present invention, in addition to the effects of the noise immunity evaluation device of the second embodiment of the present invention, an efficient high-frequency signal Injection can be performed, and the effect of reducing the influence of the decoupling capacitance 3 and improving the measurement accuracy of the noise immunity of the semiconductor integrated circuit device 1 itself can be obtained.
[0133]
Next, FIG. 17 is a configuration diagram of a noise immunity evaluation device according to a fifth embodiment of the present invention. As shown in FIG. 17, a noise immunity evaluation apparatus according to a fifth embodiment of the present invention includes a semiconductor integrated circuit device 1 as a sample to be measured, a wiring 2 as a first wiring, a first capacitance means Of the decoupling capacitance 3, the wiring 4 as the second wiring, the decoupling inductor 5, the power supply 6, the coupling capacitance 7 as the second capacitance means, the coaxial cable 8, and the signal source 10. It includes an impedance matching resistor 9, a signal source 10, a cable 11, a display 12, a detection probe 16 as detection means, a coaxial cable 17, and a level meter 15.
[0134]
Further, the semiconductor integrated circuit device 1 includes a power supply terminal 1V and a ground terminal 1G.
[0135]
One end of the decoupling capacitor 3 is connected to a node N1 as a first node, and the other end of the decoupling capacitor 3 is connected to ground as a reference potential.
[0136]
One end of the power supply 6 on the high potential side is connected to one end of the decoupling inductor 5, the other end of the power supply 6 on the low potential side is connected to the ground, and the other end of the decoupling inductor 5 is connected to a node N2 as a second node. And the power supply 6 is supplied to the node N2.
[0137]
One end of the coupling capacitance 7 is connected to the node N2, the other end of the coupling capacitance 7 is connected to one end of the impedance matching resistor 9 via the coaxial cable 8, and the other end of the impedance matching resistor 9 is connected to the signal source 10 , The reference terminal of the signal source 10 is connected to the ground, and the signal source 10 injects a high-frequency signal for evaluation via the coupling capacitor 7.
[0138]
The wiring 2 connects between the power supply terminal 1V of the semiconductor integrated circuit device 1 and the node N1, and the ground terminal 1G of the semiconductor integrated circuit device 1 is connected to the ground.
[0139]
The wiring 4 connects between the nodes N1 and N2, and the wiring 4 includes a microstrip line 4b having a known characteristic impedance.
[0140]
A detection probe 16 arranged at a fixed distance from the microstrip line 4b in a non-contact manner detects a signal from the microstrip line 4b.
[0141]
A detection signal from the detection probe 16 is input to the level meter 15 via the coaxial cable 17, and the level meter 15 obtains the measured amount.
[0142]
The semiconductor integrated circuit device 1 is connected via a cable 11 to a display 12 for displaying an operation state of the semiconductor integrated circuit device 1.
[0143]
Further, a specific configuration of the noise immunity evaluation device according to the fifth embodiment of the present invention will be described with reference to FIGS.
[0144]
18 is a perspective view of the noise immunity evaluation device shown in FIG. 17, and FIG. 19 is a plan view of the evaluation board shown in FIG.
[0145]
As shown in FIG. 18, a ground plane 32 which is a conductor layer is provided on one surface of an evaluation board 31 made of a dielectric material to form a reference potential surface, and on the other surface, Printed wiring 4a, connection pad 38 forming one end of wiring 2 and printed wiring 4a, connection pad 19 connected to ground plane 32 by via hole 20, connection pad 24 forming the other end of printed wiring 4a, and via A connection pad 22 connected to the ground plane 32 by the hole 23, a connection pad 25 for power supply, a connection pad 26 for power supply connected to the ground plane 32 by the via hole 27, and a connection pad 28 for signal injection. And a connection pad 29 for signal injection connected to the ground plane 32 by the via hole 30. It is.
[0146]
Here, the connection pad 38 corresponds to the node N1 shown in FIG. 17, and the connection pad 24 corresponds to the node N2 shown in FIG.
[0147]
Then, the capacitor 3a as the decoupling capacitance 3 is mounted between the connection pad 38 and the connection pad 22 by soldering, and the capacitor 7a as the coupling capacitance 7 is soldered between the connection pad 24 and the connection pad 28. , The inductor 5a as the decoupling inductor 5 is mounted between the connection pad 24 and the connection pad 25 by soldering, the power supply terminal 1V of the semiconductor integrated circuit device 1 is soldered to the connection pad 38, and the ground terminal 1G is soldered to the connection pad 19 and mounted.
[0148]
From the outside of the evaluation board 31, one end of the power supply 6 on the high potential side is connected to the connection pad 25, and the other end of the power supply 6 on the low potential side is connected to the connection pad 26.
[0149]
The output end of the signal source 10 is connected to the connection pad 28 via the impedance matching resistor 9 and further via the internal conductor 8S of the coaxial cable 8, and the reference terminal of the signal source 10 is connected to the external conductor of the coaxial cable 8. The reference terminal of the signal source 10 is also connected to the connection pad 26 for stabilizing the ground.
[0150]
As shown in FIG. 19, the width of the printed wiring 4a is d, and the positional relationship between the cross section of the microstrip line 4b in the line length direction and the detection probe 16 is shown in FIG. Reference numeral 16 denotes a printed wiring 4a, which is a signal line of the microstrip line 4b.
[0151]
As described above, the difference between the configuration of the noise immunity evaluation device of the fifth embodiment of the present invention shown in FIG. 17 and the configuration of the noise immunity evaluation device of the first embodiment of the present invention shown in FIG. Is only the portion excluding the microstrip line 2b, the detection probe 13, and the coaxial cable 14 from the configuration shown in FIG. 1, so that the connection pad 21, the printed wiring 2a, and the connection pad shown in FIG. 18 have been deleted, and connection pads 38 have been added as shown in FIG. Since other components are the same, the same reference numerals are given to the same components in FIGS. 17, 18, and 19, and FIGS. 1, 2, and 3, and the description thereof is omitted.
[0152]
Also, the operation and the noise immunity evaluation method are the same as those of the noise immunity evaluation device of the first embodiment of the present invention.
[0153]
As described above, according to the noise immunity evaluation apparatus of the fifth embodiment of the present invention, as in the noise immunity evaluation apparatus of the first embodiment of the present invention, the semiconductor device is measured by measuring the microstrip line 4b. By calculating the current flowing into the power supply terminal 1V and the decoupling capacitance 3 of the integrated circuit device 1, the voltage applied to the power supply terminal 1V and the decoupling capacitance 3, and the power flowing into the power supply terminal 1V and the decoupling capacitance 3 The effect is obtained that the noise immunity of the semiconductor integrated circuit device 1 including the decoupling capacitance 3 required by the user can be confirmed.
[0154]
Next, FIG. 20 is a configuration diagram of a noise immunity evaluation device according to a sixth embodiment of the present invention. As shown in FIG. 20, a noise immunity evaluation apparatus according to a sixth embodiment of the present invention includes a semiconductor integrated circuit device 1 as a sample to be measured, a wiring 2 as a first wiring, and a first capacitance means. Decoupling capacitance 3, a resistor 34 as a resistance means, a wiring 4 as a second wiring, a decoupling inductor 5, a power supply 6, and a coupling capacitance 7 as a second capacitance means. It comprises a cable 8, a resistor 9 for impedance matching of a signal source 10, a signal source 10, a cable 11, a display 12, a detection probe 16 as a detection means, a coaxial cable 17, and a level meter 15. .
[0155]
Further, the semiconductor integrated circuit device 1 includes a power supply terminal 1V and a ground terminal 1G.
[0156]
One end of the decoupling capacitor 3 is connected to a node N1 as a first node, the other end of the decoupling capacitor 3 is connected to one end of a resistor 34, and the other end of the resistor 34 is connected to ground as a reference potential. . Thus, the resistor 34 is connected in series with the decoupling capacitance 3.
[0157]
One end of the power supply 6 on the high potential side is connected to one end of the decoupling inductor 5, the other end of the power supply 6 on the low potential side is connected to the ground, and the other end of the decoupling inductor 5 is connected to a node N2 as a second node. And the power supply 6 is supplied to the node N2.
[0158]
One end of the coupling capacitance 7 is connected to the node N2, the other end of the coupling capacitance 7 is connected to one end of the impedance matching resistor 9 via the coaxial cable 8, and the other end of the impedance matching resistor 9 is connected to the signal source 10 , The reference terminal of the signal source 10 is connected to the ground, and the signal source 10 injects a high-frequency signal for evaluation via the coupling capacitor 7.
[0159]
The wiring 2 connects between the power supply terminal 1V of the semiconductor integrated circuit device 1 and the node N1, and the ground terminal 1G of the semiconductor integrated circuit device 1 is connected to the ground.
[0160]
The wiring 4 connects between the nodes N1 and N2, and the wiring 4 includes a microstrip line 4b having a known characteristic impedance.
[0161]
A detection probe 16 arranged at a fixed distance from the microstrip line 4b in a non-contact manner detects a signal from the microstrip line 4b.
[0162]
A detection signal from the detection probe 16 is input to the level meter 15 via the coaxial cable 17, and the level meter 15 obtains the measured amount.
[0163]
The semiconductor integrated circuit device 1 is connected via a cable 11 to a display 12 for displaying an operation state of the semiconductor integrated circuit device 1.
[0164]
Further, a specific configuration of the noise immunity evaluation device according to the sixth embodiment of the present invention will be described with reference to FIGS.
[0165]
FIG. 21 is a perspective view of the noise immunity evaluation device shown in FIG. 20, and FIG. 22 is a plan view of the evaluation board shown in FIG.
[0166]
As shown in FIG. 21, a ground plane 32 which is a conductor layer is provided on one surface of an evaluation board 31 made of a dielectric material to form a reference potential surface, and on the other surface, Connection between the printed wiring 4a, the connection pad 38 forming one end of the wiring 2 and the printed wiring 4a, the connection pad 19 connected to the ground plane 32 by the via hole 20, and the connection pad 24 forming the other end of the printed wiring 4a A pad 35, a connection pad 36 connected to the ground plane 32 by a via hole 37, a power supply connection pad 25, a power supply connection pad 26 connected to the ground plane 32 by a via hole 27, and a signal injection And a connection pad for signal injection connected to the ground plane 32 by the via hole 30. And de 29, it is provided.
[0167]
Here, the connection pad 38 corresponds to the node N1 shown in FIG. 20, and the connection pad 24 corresponds to the node N2 shown in FIG.
[0168]
Then, a capacitor 3a as the decoupling capacitance 3 is mounted between the connection pad 38 and the connection pad 35 by soldering, and a resistor 34a as the resistor 34 is mounted between the connection pad 35 and the connection pad 36 by soldering. The capacitor 7a as the coupling capacitance 7 is mounted by soldering between the connection pad 24 and the connection pad 28, and the inductor 5a as the decoupling inductor 5 is soldered between the connection pad 24 and the connection pad 25. The power supply terminal 1V of the semiconductor integrated circuit device 1 is soldered to the connection pad 38, and the ground terminal 1G is soldered to the connection pad 19 and mounted.
[0169]
From the outside of the evaluation board 31, one end of the power supply 6 on the high potential side is connected to the connection pad 25, and the other end of the power supply 6 on the low potential side is connected to the connection pad 26.
[0170]
The output end of the signal source 10 is connected to the connection pad 28 via the impedance matching resistor 9 and further via the internal conductor 8S of the coaxial cable 8, and the reference terminal of the signal source 10 is connected to the external conductor of the coaxial cable 8. The reference terminal of the signal source 10 is also connected to the connection pad 26 for stabilizing the ground.
[0171]
As shown in FIG. 22, the width of the printed wiring 4a is d, and the positional relationship between the cross section of the microstrip line 4b in the line length direction and the detection probe 16 is shown in FIG. Reference numeral 16 denotes a printed wiring 4a, which is a signal line of the microstrip line 4b.
[0172]
As described above, the difference between the configuration of the noise immunity evaluation device of the sixth embodiment of the present invention shown in FIG. 20 and the configuration of the noise immunity evaluation device of the fifth embodiment of the present invention shown in FIG. Is only a portion obtained by adding a resistor 34 to the configuration shown in FIG. 17, and therefore, the connection pad 22 and the via hole 23 shown in FIG. 18 are deleted, and as shown in FIG. A connection pad 35, a connection pad 36, and a via hole 37 are added. Since the other components are the same, the same reference numerals are given to the same components in FIGS. 20, 21, and 22, and FIGS. 17, 18, and 19, and the description thereof is omitted.
[0173]
Also, the operation and the noise immunity evaluation method are the same as those of the noise immunity evaluation device of the first embodiment of the present invention.
[0174]
As described above, according to the noise immunity evaluation apparatus of the sixth embodiment of the present invention, in addition to the effects of the noise immunity evaluation apparatus of the fifth embodiment of the present invention, an efficient high-frequency signal Injection can be performed, and the effect of reducing the influence of the decoupling capacitance 3 and improving the measurement accuracy of the noise immunity of the semiconductor integrated circuit device 1 itself can be obtained.
[0175]
Next, FIG. 23 is a configuration diagram of a noise immunity evaluation device according to a seventh embodiment of the present invention. As shown in FIG. 23, the noise immunity evaluation apparatus according to the seventh embodiment of the present invention includes a semiconductor integrated circuit device 1 as a sample to be measured and a microstrip line 2b having a known characteristic impedance. A wiring 2 as a first wiring, a decoupling capacitor 3 as first capacitance means, a wiring 4 as a second wiring including a microstrip line 4b having a known characteristic impedance, Decoupling inductor 5, power supply 6, coupling capacitance 7 as second capacitance means, coaxial cable 8, resistor 9 for impedance matching of signal source 10, signal source 10, and detection probe as detection means 13, a coaxial cable 14, a level meter 15, a detection probe 16 as detecting means, It comprises a table 17, an interface cable 39, the tester 40.
[0176]
The difference between the configuration of the noise immunity evaluation apparatus of the seventh embodiment of the present invention shown in FIG. 23 and the configuration of the noise immunity evaluation apparatus of the first embodiment of the present invention shown in FIG. 1 and 23 are the same as those shown in FIGS. 1 and 23, except that only the components shown in FIGS. 1 and 23 are the same as those shown in FIGS. The same reference numerals are given and the description is omitted.
[0177]
A tester 40 for executing a function test of the semiconductor integrated circuit device 1 is connected to the semiconductor integrated circuit device 1 via an interface cable 39.
[0178]
First, the power supply 6 is turned on, a function test is performed by the tester 40, and it is confirmed that the semiconductor integrated circuit device 1 as a sample to be measured operates normally.
[0179]
Next, after setting the output power level of the signal source 10 to a sufficiently low level, a high-frequency signal of a frequency to be evaluated is injected.
[0180]
When a high-frequency signal is injected into the node N2, which is a power supply point of the power supply system, the decoupling inductor 5 prevents the high-frequency signal from flowing into the power supply 6, injects the high-frequency signal into the wiring 4, and passes through the microstrip line 4b. Then, the signal reaches the node N1, which is a connection point of the decoupling capacitor 3, and a part of the high-frequency signal reaching the node N1 flows to the ground via the decoupling capacitor 3, and the remaining high-frequency signal reaches the node N1. The portion is injected into the wiring 2, passes through the microstrip line 2 b, and is injected into the power supply terminal 1 V of the semiconductor integrated circuit device 1.
[0181]
Then, a magnetic field generated from the microstrip line 2b is detected by the detection probe 13, and a current flowing into the power supply terminal 1V is obtained by the level meter 15. Alternatively, the electric field generated from the microstrip line 2b is detected by the detection probe 13, and the voltage applied to the power terminal 1V is obtained by the level meter 15. Alternatively, the detection probe 13 detects a magnetic field and an electric field generated from the microstrip line 2b, and the level meter 15 determines the power flowing into the power supply terminal 1V.
[0182]
Similarly, a magnetic field generated from the microstrip line 4b is detected by the detection probe 16, and a current flowing into the power supply terminal 1V and the decoupling capacitor 3 is obtained by the level meter 15. Alternatively, the electric field generated from the microstrip line 4 b is detected by the detection probe 16, and the voltage applied to the power supply terminal 1 V and the decoupling capacitance 3 is obtained by the level meter 15. Alternatively, the magnetic field and the electric field generated from the microstrip line 4b are detected by the detection probe 16, and the power flowing into the power supply terminal 1V and the decoupling capacitance 3 is obtained by the level meter 15.
[0183]
At this time, a function test is performed by the tester 40 to confirm that the semiconductor integrated circuit device 1 operates normally. When an abnormality occurs in the operation of the semiconductor integrated circuit device 1, the tester 40 displays or reports the fact.
[0184]
Next, the output level of the signal source 10 is gradually increased, and the above measurement is repeated while performing the function test. The measurement amount at the time when the abnormality due to the malfunction of the semiconductor integrated circuit device 1 occurs, that is, the current value, Alternatively, the voltage value or the power value is set as the noise immunity amount of the semiconductor integrated circuit device 1.
[0185]
As described above, according to the noise immunity evaluation apparatus of the seventh embodiment of the present invention, the amount of noise immunity can be measured while performing the detailed function test of the semiconductor integrated circuit device 1 by the tester 40. The contents can be associated with the noise immunity amount, and the effect that more accurate noise immunity evaluation becomes possible is obtained.
[0186]
It goes without saying that the function test by the tester 40 can be applied to the noise immunity evaluation devices of the first to sixth embodiments of the present invention.
[0187]
【The invention's effect】
The effect of the present invention is a noise immunity evaluation device capable of performing high-precision noise immunity evaluation on a semiconductor integrated circuit device having a decoupling capacitance in a power supply line without requiring a high-power high-frequency signal source, The noise immunity evaluation method can be realized.
[0188]
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a noise immunity evaluation device according to a first embodiment of this invention.
FIG. 2 is a perspective view of the noise immunity evaluation device shown in FIG.
FIG. 3 is a plan view of the evaluation board shown in FIG. 2;
FIG. 4 is an explanatory diagram of a positional relationship between the microstrip line shown in FIG. 1 and a detection probe.
FIG. 5 is an explanatory diagram of a positional relationship between the microstrip line shown in FIG. 1 and a detection probe.
FIG. 6 is a configuration diagram of a noise immunity evaluation device according to a second embodiment of the present invention.
7 is a perspective view of the noise immunity evaluation device shown in FIG.
FIG. 8 is a plan view of the evaluation board shown in FIG. 7;
FIG. 9 is a configuration diagram of a noise immunity evaluation device according to a third embodiment of the present invention.
10 is a perspective view of the noise immunity evaluation device shown in FIG.
11 is a plan view of the evaluation board shown in FIG.
FIG. 12 is an explanatory diagram of an effect of the noise immunity evaluation device according to the third embodiment of the present invention.
FIG. 13 is an explanatory diagram of an effect of the noise immunity evaluation device according to the third embodiment of the present invention.
FIG. 14 is a configuration diagram of a noise immunity evaluation device according to a fourth embodiment of the present invention.
15 is a perspective view of the noise immunity evaluation device shown in FIG.
16 is a plan view of the evaluation board shown in FIG.
FIG. 17 is a configuration diagram of a noise immunity evaluation device according to a fifth embodiment of the present invention.
18 is a perspective view of the noise immunity evaluation device shown in FIG.
19 is a plan view of the evaluation board shown in FIG.
FIG. 20 is a configuration diagram of a noise immunity evaluation device according to a sixth embodiment of the present invention.
21 is a perspective view of the noise immunity evaluation device shown in FIG.
FIG. 22 is a plan view of the evaluation board shown in FIG. 21.
FIG. 23 is a configuration diagram of a noise immunity evaluation device according to a seventh embodiment of the present invention.
FIG. 24 is a configuration diagram of a conventional noise immunity evaluation device.
FIG. 25 is a configuration diagram of a conventional noise immunity evaluation device.
[Explanation of symbols]
1 Semiconductor integrated circuit device
1V power supply terminal
1G ground terminal
2 Wiring
2a Printed wiring
2b Micro strip line
3 Decoupling capacity
3a capacitor
4 Wiring
4a Printed wiring
4b micro strip line
5 Decoupling inductor
5a Inductor
6. Power supply
7 Coupling capacity
7a Capacitor
8 Coaxial cable
8S inner conductor
8G outer conductor
9 Resistance for impedance matching
10 signal source
11 Cable
12 Display
13 Detection probe
14 Coaxial cable
15 Level meter
16 Detection probe
17 Coaxial cable
18 Connection pads
19 Connection pad
20 Via Hall
21 Connection pad
22 Connection pads
23 Via Hall
24 connection pads
25 Connection pads
26 connection pads
27 Via Hall
28 connection pad
29 connection pads
30 Via Hall
31 Evaluation Board
32 ground plane
33 connection pad
34 Resistance
34a resistor
35 connection pad
36 connection pads
37 Via Hall
38 Connection pad
39 Interface cable
40 tester
101 signal source
102 amplifier
103 Directional coupler
104 power meter
105 coupling capacity
106 Semiconductor Integrated Circuit Device
107 Power supply terminal
108 Ground terminal
109 Decoupling circuit
110 power supply
111 Evaluation Board
112 decoupling capacity

Claims (8)

第１の節点に接続される第１の容量手段と、電源が供給される第２の節点に接続される第２の容量手段と、半導体デバイスの電源端子と前記第１の節点との間を接続する第１の配線と、前記第１の節点と前記第２の節点との間を接続する第２の配線と、前記第２の容量手段を介して信号を注入する信号源と、を備え、前記第１の配線及び前記第２の配線のうちの少なくとも一方が既知の特性インピーダンスを有するマイクロストリップラインを含み、さらに、前記マイクロストリップラインからの信号を検出する検出手段を備えることを特徴とするノイズイミュニティ評価装置。A first capacitor connected to a first node, a second capacitor connected to a second node to which power is supplied, and a power supply terminal of a semiconductor device and the first node; A first wiring to be connected; a second wiring connecting between the first node and the second node; and a signal source for injecting a signal via the second capacitance means. Wherein at least one of the first wiring and the second wiring includes a microstrip line having a known characteristic impedance, and further includes a detection unit for detecting a signal from the microstrip line. Noise immunity evaluation device. 第１の節点に接続される第１の容量手段と、前記第１の容量手段と直列に接続される抵抗手段と、電源が供給される第２の節点に接続される第２の容量手段と、半導体デバイスの電源端子と前記第１の節点との間を接続する第１の配線と、前記第１の節点と前記第２の節点との間を接続する第２の配線と、前記第２の容量手段を介して信号を注入する信号源と、を備え、前記第１の配線及び前記第２の配線のうちの少なくとも一方が既知の特性インピーダンスを有するマイクロストリップラインを含み、さらに、前記マイクロストリップラインからの信号を検出する検出手段を備えることを特徴とするノイズイミュニティ評価装置。A first capacitor connected to a first node, a resistor connected in series with the first capacitor, and a second capacitor connected to a second node supplied with power; A first wiring connecting between a power supply terminal of the semiconductor device and the first node; a second wiring connecting between the first node and the second node; A signal source for injecting a signal through the capacitance means of at least one of the first wiring and the second wiring, wherein at least one of the first wiring and the second wiring includes a microstrip line having a known characteristic impedance; A noise immunity evaluation device comprising detection means for detecting a signal from a strip line. 前記第１の容量手段、前記第２の容量手段及び前記半導体デバイスが評価用ボード上に実装され、前記第１の配線及び前記第２の配線が前記評価用ボードに設けられたプリント配線であることを特徴とする請求項１記載のノイズイミュニティ評価装置。The first capacitance means, the second capacitance means, and the semiconductor device are mounted on an evaluation board, and the first wiring and the second wiring are printed wirings provided on the evaluation board. The noise immunity evaluation device according to claim 1, wherein: 前記第１の容量手段、前記抵抗手段、前記第２の容量手段及び前記半導体デバイスが評価用ボード上に実装され、前記第１の配線及び前記第２の配線が前記評価用ボードに設けられたプリント配線であることを特徴とする請求項２記載のノイズイミュニティ評価装置。The first capacitance means, the resistance means, the second capacitance means, and the semiconductor device are mounted on an evaluation board, and the first wiring and the second wiring are provided on the evaluation board. 3. The noise immunity evaluation device according to claim 2, wherein the noise immunity evaluation device is a printed wiring. 前記第１の配線が前記マイクロストリップラインを含むとき、前記検出手段により前記マイクロストリップラインから発生する磁界を検出して前記電源端子に流れ込む電流を求め、又は前記検出手段により前記マイクロストリップラインから発生する電界を検出して前記電源端子に印加される電圧を求め、又は前記検出手段により前記マイクロストリップラインから発生する磁界及び電界を検出して前記電源端子に流れ込む電力を求めることを特徴とする請求項１及び請求項２の何れか１項記載のノイズイミュニティ評価装置。When the first wiring includes the microstrip line, the detecting means detects a magnetic field generated from the microstrip line to determine a current flowing into the power supply terminal, or the detecting means generates a current from the microstrip line. Detecting a voltage applied to the power supply terminal by detecting an electric field generated by the microstrip line, or obtaining a power flowing into the power supply terminal by detecting a magnetic field and an electric field generated from the microstrip line by the detection means. The noise immunity evaluation device according to any one of claims 1 and 2. 前記第２の配線が前記マイクロストリップラインを含むとき、前記検出手段により前記マイクロストリップラインから発生する磁界を検出して前記電源端子及び前記第１の容量手段に流れ込む電流を求め、又は前記検出手段により前記マイクロストリップラインから発生する電界を検出して前記電源端子及び前記第１の容量手段に印加される電圧を求め、又は前記検出手段により前記マイクロストリップラインから発生する磁界及び電界を検出して前記電源端子及び前記第１の容量手段に流れ込む電力を求めることを特徴とする請求項１及び請求項２の何れか１項記載のノイズイミュニティ評価装置。When the second wiring includes the microstrip line, the detection means detects a magnetic field generated from the microstrip line to determine a current flowing into the power supply terminal and the first capacitance means, or the detection means By detecting an electric field generated from the microstrip line to obtain a voltage applied to the power supply terminal and the first capacitance means, or by detecting a magnetic field and an electric field generated from the microstrip line by the detection means 3. The noise immunity evaluation device according to claim 1, wherein the power flowing into the power supply terminal and the first capacitance unit is obtained. 第１の節点に接続される第１の容量手段と、電源が供給される第２の節点に接続される第２の容量手段と、半導体デバイスの電源端子と前記第１の節点との間を接続する第１の配線と、前記第１の節点と前記第２の節点との間を接続する第２の配線と、前記第２の容量手段を介して信号を注入する信号源と、を備え、前記第１の配線及び前記第２の配線のうちの少なくとも一方が既知の特性インピーダンスを有するマイクロストリップラインを含み、さらに、前記マイクロストリップラインからの信号を検出する検出手段を備えるノイズイミュニティ評価装置におけるノイズイミュニティ評価方法であって、前記信号源の出力レベルを徐々に増加させて、前記半導体デバイスが誤動作する時点での前記検出手段を介して求めた測定量をノイズイミュニティ量とすることを特徴とするノイズイミュニティ評価方法。A first capacitor connected to a first node, a second capacitor connected to a second node to which power is supplied, and a power supply terminal of a semiconductor device and the first node; A first wiring to be connected; a second wiring connecting between the first node and the second node; and a signal source for injecting a signal via the second capacitance means. A noise immunity evaluation device including at least one of the first wiring and the second wiring including a microstrip line having a known characteristic impedance, and further including detection means for detecting a signal from the microstrip line. Wherein the output level of the signal source is gradually increased, and the measurement amount obtained via the detection means at the time when the semiconductor device malfunctions is determined by the noise immunity evaluation method. Noise immunity evaluation method characterized by the community amount. 第１の節点に接続される第１の容量手段と、前記第１の容量手段と直列に接続される抵抗手段と、電源が供給される第２の節点に接続される第２の容量手段と、半導体デバイスの電源端子と前記第１の節点との間を接続する第１の配線と、前記第１の節点と前記第２の節点との間を接続する第２の配線と、前記第２の容量手段を介して信号を注入する信号源と、を備え、前記第１の配線及び前記第２の配線のうちの少なくとも一方が既知の特性インピーダンスを有するマイクロストリップラインを含み、さらに、前記マイクロストリップラインからの信号を検出する検出手段を備えるノイズイミュニティ評価装置におけるノイズイミュニティ評価方法であって、前記信号源の出力レベルを徐々に増加させて、前記半導体デバイスが誤動作する時点での前記検出手段を介して求めた測定量をノイズイミュニティ量とすることを特徴とするノイズイミュニティ評価方法。A first capacitor connected to a first node, a resistor connected in series with the first capacitor, and a second capacitor connected to a second node supplied with power; A first wiring connecting between a power supply terminal of the semiconductor device and the first node; a second wiring connecting between the first node and the second node; A signal source for injecting a signal through the capacitance means of at least one of the first wiring and the second wiring, wherein at least one of the first wiring and the second wiring includes a microstrip line having a known characteristic impedance; A noise immunity evaluation method in a noise immunity evaluation device including detection means for detecting a signal from a strip line, wherein the semiconductor device malfunctions by gradually increasing an output level of the signal source. Noise immunity evaluation method characterized by the measurement amount obtained through the detecting means at the point noise immunity amount.
JP2002249463A 2002-08-28 2002-08-28 Noise immunity evaluation device and noise immunity evaluation method Expired - Fee Related JP3613269B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002249463A JP3613269B2 (en) 2002-08-28 2002-08-28 Noise immunity evaluation device and noise immunity evaluation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002249463A JP3613269B2 (en) 2002-08-28 2002-08-28 Noise immunity evaluation device and noise immunity evaluation method

Publications (2)

Publication Number Publication Date
JP2004085477A true JP2004085477A (en) 2004-03-18
JP3613269B2 JP3613269B2 (en) 2005-01-26

Family

ID=32056568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002249463A Expired - Fee Related JP3613269B2 (en) 2002-08-28 2002-08-28 Noise immunity evaluation device and noise immunity evaluation method

Country Status (1)

Country Link
JP (1) JP3613269B2 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006234803A (en) * 2005-01-31 2006-09-07 Ricoh Co Ltd Noise injection device for printed circuit board
JP2009210322A (en) * 2008-03-03 2009-09-17 Denso Corp Semiconductor evaluation device
JP2011179930A (en) * 2010-02-26 2011-09-15 Murata Mfg Co Ltd Probe
JP2011220936A (en) * 2010-04-13 2011-11-04 Mitsubishi Electric Corp Noise injector
JP2011528107A (en) * 2008-07-15 2011-11-10 ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー Measuring probe
EP2452977A1 (en) 2004-03-23 2012-05-16 Sony Corporation Flame retarder, flame retardant resin composition and method of producing the flame retarder
US8341579B2 (en) 2008-10-27 2012-12-25 Nec Corporation Method, apparatus, and system for analyzing operation of semiconductor integrated circuits
US8410791B2 (en) 2007-03-06 2013-04-02 Nec Corporation Impulse immunity test apparatus
CN103869177A (en) * 2012-12-10 2014-06-18 北京普源精电科技有限公司 Radio frequency measuring device
KR20140100680A (en) * 2013-02-07 2014-08-18 삼성전자주식회사 Device for measuring integrated circuit current and method for measuring integrated circuit current using the device
US8822951B2 (en) 2010-04-07 2014-09-02 Yu Sun Manipulator carrier for electron microscopes
JP7053969B1 (en) * 2021-05-21 2022-04-12 三菱電機株式会社 IC noise tolerance detection device, IC noise tolerance detection method, and IC internal impedance measurement method

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2452977A1 (en) 2004-03-23 2012-05-16 Sony Corporation Flame retarder, flame retardant resin composition and method of producing the flame retarder
JP2006234803A (en) * 2005-01-31 2006-09-07 Ricoh Co Ltd Noise injection device for printed circuit board
JP5177902B2 (en) * 2007-03-06 2013-04-10 日本電気株式会社 Impulse immunity evaluation device
US8410791B2 (en) 2007-03-06 2013-04-02 Nec Corporation Impulse immunity test apparatus
JP2009210322A (en) * 2008-03-03 2009-09-17 Denso Corp Semiconductor evaluation device
JP2011528107A (en) * 2008-07-15 2011-11-10 ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー Measuring probe
US8760184B2 (en) 2008-07-15 2014-06-24 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Measuring probe for a vector network analysis system
US8341579B2 (en) 2008-10-27 2012-12-25 Nec Corporation Method, apparatus, and system for analyzing operation of semiconductor integrated circuits
JP2011179930A (en) * 2010-02-26 2011-09-15 Murata Mfg Co Ltd Probe
US8822951B2 (en) 2010-04-07 2014-09-02 Yu Sun Manipulator carrier for electron microscopes
JP2011220936A (en) * 2010-04-13 2011-11-04 Mitsubishi Electric Corp Noise injector
CN103869177A (en) * 2012-12-10 2014-06-18 北京普源精电科技有限公司 Radio frequency measuring device
CN103869177B (en) * 2012-12-10 2018-03-16 北京普源精电科技有限公司 Radio-frequency measurement device
KR20140100680A (en) * 2013-02-07 2014-08-18 삼성전자주식회사 Device for measuring integrated circuit current and method for measuring integrated circuit current using the device
US10401397B2 (en) 2013-02-07 2019-09-03 Samsung Electronics Co., Ltd Device for measuring integrated circuit current and method of measuring integrated circuit current using the device
KR102028921B1 (en) 2013-02-07 2019-10-08 삼성전자주식회사 Device for measuring integrated circuit current and method for measuring integrated circuit current using the device
JP7053969B1 (en) * 2021-05-21 2022-04-12 三菱電機株式会社 IC noise tolerance detection device, IC noise tolerance detection method, and IC internal impedance measurement method
WO2022244246A1 (en) * 2021-05-21 2022-11-24 三菱電機株式会社 Device for detecting ic noise resistance amount, method for detecting ic noise resistance amount, and method for measuring internal impedance of ic

Also Published As

Publication number Publication date
JP3613269B2 (en) 2005-01-26

Similar Documents

Publication Publication Date Title
JP3613269B2 (en) Noise immunity evaluation device and noise immunity evaluation method
Prabhakaran et al. Impedance-analyzer measurements of high-frequency power passives: Techniques for high power and low impedance
CN101790690B (en) Contactless measuring system
US20130002284A1 (en) Test probe with integrated test transformer
US8717053B2 (en) DC-AC probe card topology
US20050264306A1 (en) Apparatus for detecting defect in circuit pattern and defect detecting system having the same
TWI472773B (en) Semiconductor chip probe and the conducted eme measurement apparatus with the semiconductor chip probe
KR20230170949A (en) IC noise tolerance detection device and IC noise tolerance detection method
US8154301B2 (en) Method of testing substrate
US7365550B2 (en) Low impedance test fixture for impedance measurements
CN101726683B (en) Detection apparatus and method therefor
US7777509B2 (en) Method and apparatus for electrical testing
TWI397695B (en) Probing apparatus for integrated circuit testing
CN105203852B (en) Test board and testing scheme for integrated passive devices
Matsushima et al. Improvement of reproducibility of DPI method to quantify RF conducted immunity of LDO regulator
TWI509259B (en) Conductive type current probe
US9485671B2 (en) Inter-stage test structure for wireless communication apparatus
CN116184095B (en) Electromagnetic interference injection probe and system
CN219831320U (en) SPDT radio frequency switch test board
US7078924B2 (en) Methodology to accurately test clock to signal valid and slew rates of PCI signals
TWI580980B (en) Method of measuring electrical length in semiconductor testing apparatus and method of conductive region of wafer alignment
CN203950019U (en) Test board and test macro for integrated passive devices
JPH10300778A (en) Method for measuring high frequency characteristics of high frequency device
TWI381175B (en) Device for measuring an electric component and method therefor is related to the method for measuring the electric component
KR100241057B1 (en) Probe card calibration apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041018

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101105

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111105

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111105

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121105

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121105

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees