JP2004080900A - スイッチング電源装置 - Google Patents

Abstract

【課題】負荷状態に拘らず、整流スイッチング素子と還流スイッチング素子の制御タイミングを適正に保ち、効率の低下を防止する。
【解決手段】主スイッチング素子３に駆動信号が与えられてから、整流スイッチング素子９がターンオンするまでの期間ｔ２は、トランス６のリーケージインダクタンス７により、負荷抵抗１６に流れる電流が多くなる程長くなる。その場合には可変遅延回路１７’が、主スイッチング素子３のターンオンタイミングの遅れ時間ｔ１を短くするように調整する。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、整流スイッチング素子と還流スイッチング素子とを備えた同期整流回路により、トランスの２次巻線に誘起された電圧を整流するスイッチング電源装置に関するものである。
【０００２】
【発明が解決しようとする課題】
図５は、従来のフォワード型スイッチング電源装置の一例を示す回路図である。同図において、１は入力電源、２はこの入力電源１の両端間に接続する入力コンデンサで、出力負荷である負荷抵抗１６に対して並列接続されたフォワードコンバータ１１に、入力電源１からの直流入力電圧Ｖｉｎが印加されるようになっている。まずフォワードコンバータ１１の説明をすると、絶縁トランス６は入力側と出力側とを絶縁するもので、この絶縁トランス６の１次巻線とＭＯＳＦＥＴからなる主スイッチング素子３との直列回路が入力電源１の両端間に接続される。４は主スイッチング素子３のボディダイオードであるが、場合によっては外付けのダイオードを使用してもよい。また５は主スイッチング素子３の寄生容量であるが、これも外付けのコンデンサを使用してもよい。主スイッチング素子３は、制御回路１８からのＰＷＭ（パルス幅制御）パルス制御信号を遅延回路１７で遅延させたパルス駆動信号によって、スイッチング動作するようになっている。
【０００３】
一方、絶縁トランス６の２次側には、絶縁トランス６の２次巻線の非ドット側端子にドレイン端子を接続した整流素子としての整流スイッチング素子９と、この２次巻線と整流スイッチング素子９とからなる直列回路の両端に接続する還流素子としての還流スイッチング素子１２と、出力電圧ラインの一方に挿入接続されるチョークコイル１４が各々設けられる。そして、主スイッチング素子３のオンに同期して整流スイッチング素子９がオンするように、２次巻線のドット側端子と整流スイッチング素子９のゲート端子との間にゲート抵抗８が接続されると共に、主スイッチング素子３のオフに同期して還流スイッチング素子１２がオンするように、前記主スイッチング素子３へのパルス制御信号が絶縁トランス１９の１次巻線に印加され、このパルス制御信号のオフ時に絶縁トランス１９の２次巻線から駆動回路２０を通して、還流スイッチング素子１２のゲート端子に駆動信号が与えられるようになっている。尚、１０，１３は、それぞれ整流スイッチング素子９と還流スイッチング素子１２のボディダイオードである。これらの整流スイッチング素子９や還流スイッチング素子１２は、整流素子や還流素子の内部損失を小さくするためにある。また、７は絶縁トランス６の２次側のリーケージインダクタンスである。そして、平滑コンデンサ１５の両端間に発生した直流出力電圧Ｖｏが負荷抵抗１６に供給されるようになっている。
【０００４】
次に上記構成についてその作用を説明すると、主スイッチング素子３のスイッチングに伴い、入力電源１からの直流入力電圧Ｖｉｎが絶縁トランス６の１次巻線に断続的に印加される。そして、主スイッチング素子３がオン状態の時には、２次巻線のドット側端子に正極性の電圧が発生し、ゲート抵抗８を介して整流スイッチング素子９にゲート駆動電圧が印加され、この整流スイッチング素子９がオンする。一方、主スイッチング素子３に遅延回路１７を通したパルス駆動信号が供給されている間は、絶縁トランス１９の２次巻線の非ドット側端子に正極性の電圧が誘起され、還流スイッチング素子１２はオンしない。従って、この場合は絶縁トランス６の２次巻線からチョークコイル１４を経由して負荷抵抗１６に出力電流が流れ、チョークコイル１４にエネルギーが蓄積される。
【０００５】
やがて、主スイッチング素子３へのパルス駆動信号が途絶えると、主スイッチング素子３がオフして絶縁トランス６の２次巻線の非ドット側端子に正極性の電圧が発生する。この時、整流スイッチング素子９のゲート電圧は低下して、この整流スイッチング素子９はオフするが、今度は絶縁トランス１９の２次巻線のドット側端子に正極性の電圧が誘起され、駆動回路２０により還流スイッチング素子１２がオンする。従って、それまでチョークコイル１４に蓄えられていたエネルギーが、出力電流として負荷抵抗１６に供給される。
【０００６】
ところで、上記従来回路では、還流スイッチング素子１２がターンオフする前に主スイッチング素子３がターンオンすると、整流スイッチング素子９と還流スイッチング１２が同時にオンする状態となり、絶縁トランス６の２次巻線からチョークコイル１４を通り負荷抵抗１６へ流れていた電流が、還流スイッチング素子１２に流れ込む貫通電流となって効率の悪化を招いていた。そこで、還流スイッチング素子１２に貫通電流が流れないように、遅延回路１７を通したパルス駆動信号を主スイッチング素子３に入力してスイッチングをすることにより、主スイッチング素子３のターンオンタイミングを意図的に遅らせて、整流スイッチング素子９と還流スイッチング素子１２の同時にオンとなる状態を防止していた。
【０００７】
図６は、出力負荷が重い場合と出力負荷が軽い場合における、制御回路１８のＰＷＭパルス制御信号電圧，主スイッチング素子３のゲート電圧，絶縁トランス６の２次巻線の誘起電圧，および還流スイッチング素子１２のゲート電圧の各タイミング波形をそれぞれを示したものである。この場合、制御回路１８のＰＷＭパルス制御信号の立ち上がりを受けて、遅延回路１７は決められた固定の遅れ時間ｔ１をもって主スイッチング素子３のゲート電圧を立ち上げる。これにより、絶縁トランス６は２次側のリーケージインダクタンス７による遅れ時間ｔ２の後で、整流スイッチング素子９をターンオンするに十分な誘起電圧が２次巻線に発生する。一方、前記ＰＷＭパルス制御信号が立ち上がると、絶縁トランス１９および駆動回路２０の素子特性に依存して決まる固定した遅れ時間ｔ３の後で、還流スイッチング素子１２をターンオフするレベルにまでそのゲート電圧が低下する。
【０００８】
そして、出力負荷が重い場合には、この出力負荷に流れる電流が多く、絶縁トランス６の２次側にあるリーケージインダクタンス７の影響による遅れ時間ｔ２も長くなるため、図６の左側の波形図に示すように、制御回路１８からのＰＷＭパルス制御信号が立ち上がって、所定の遅れ時間ｔ１を経てスイッチング素子３がターンオンすると、次に還流スイッチング素子１２がターンオフした後で、絶縁トランス６の２次巻線の誘起電圧が整流スイッチング素子９をターンオンするレベルにまで上昇する。したがってこの場合は、整流スイッチング素子９と還流スイッチング素子１２が同時にオンすることはなく、還流スイッチング素子１２に貫通電流が流れない適正な制御が行われる。
【０００９】
ところが、出力負荷が軽い場合には、この出力負荷に流れる電流が少なく、絶縁トランス６のリーケージインダクタンス７の影響による遅れ時間ｔ２も短くなるため、図６の右側の波形図に示すように、制御回路１８からのＰＷＭパルス制御信号が立ち上がって、所定の遅れ時間ｔ１を経てスイッチング素子３がターンオンすると、次に絶縁トランス６の２次巻線の誘起電圧が整流スイッチング素子９をターンオンするレベルにまで上昇した後で、還流スイッチング素子１２がターンオフする。その結果、還流スイッチング素子１２がターンオフする前に、絶縁トランス６の２次巻線へ電圧が誘起され、整流スイッチング素子９と還流スイッチング１２が同時にオンする状態となって、絶縁トランス６の２次巻線からチョークコイル１４を通り負荷抵抗１６へ流れる電流が、還流スイッチング素子１２に流れ込む貫通電流となり損失を招くこととなる。
【００１０】
更には、上記の件を踏まえて出力負荷が軽い場合においても、主スイッチング素子３と還流スイッチング素子１２が同時にオン状態となることを防止しようとすると、絶縁トランス６のリーケージインダクタンス７による遅れ時間ｔ２が、出力負荷を流れる電流に応じて変化することに対応して、主スイッチング素子３のデットタイム（ターンオフしている遅れ時間ｔ１）を必要以上に長めに設定せざるを得ない。そのため、特に出力負荷が重い状態では、還流スイッチング素子１２がオフしてから整流スイッチング素子９がターンオンするまでの期間が長くなり、その期間にチョークコイル１４のエネルギーが還流スイッチング素子１２のボディダイオード１３を導通して損失を発生させ、効率を低下させることとなってしまう。
【００１１】
そこで、本発明は上記問題に鑑み、負荷状態に拘らず、整流スイッチング素子と還流スイッチング素子の制御タイミングを適正に保ち、効率の低下を防止できるスイッチング電源装置を得ることを目的とする。
【００１２】
【課題を解決するための手段】
本発明における請求項１のスイッチング電源装置は、上記目的を達成するために、主スイッチング素子のスイッチングに伴ないトランスの２次巻線に誘起された電圧を、整流スイッチング素子と還流スイッチング素子とを備えた同期整流回路により整流して、出力負荷に直流電圧を供給すると共に、前記還流スイッチング素子がターンオフする前に前記トランスの２次巻線に誘起電圧が立ち上がって、この還流スイッチング素子に貫通電流が流れないように、前記主スイッチング素子のターンオンタイミングを遅らせる遅延手段を備えたスイッチング電源において、出力負荷に流れる電流を検出する電流検出器と、前記電流が多く流れるに従って前記主スイッチング素子のターンオンタイミングの遅れ時間を短くする遅延時間可変手段とを備えたことを特徴とする。
【００１３】
上記構成により、主スイッチング素子に駆動信号が与えられてからトランスの２次巻線に発生する誘起電圧が上昇して整流スイッチング素子がターンオンするまでの期間は、トランスの２次側のリーケージインダクタンスによる影響で、出力負荷に流れる電流が多くなる程長くなるが、その場合には遅延時間可変手段が、前記主スイッチング素子のターンオンタイミングの遅れ時間を短くするように調整して、主スイッチング素子の制御を行うので、還流スイッチング素子がターンオフしてから整流スイッチング素子がオンするまでの時間を、略一定に保つことができる。そのため、整流スイッチング素子と還流スイッチング素子が同時オン状態にはならない。しかも、出力負荷に流れる電流が少ない状態であっても、主スイッチング素子と還流スイッチング素子の両方がオフになる期間が不必要に長くならず、チョークコイルのエネルギーが還流スイッチング素子のボディダイオードを流れることによる効率の低下を最小限に止めることができる。
【００１４】
本発明における請求項２のスイッチング電源装置は、前記主スイッチング素子を制御して過大な前記電流が出力負荷に流れることを制限する過電流保護手段に、前記電流検出器がその検出信号を出力するように構成している。
【００１５】
この場合、本来は過電流保護手段の電流検出用に、その検出信号を出力していた電流検出器を、遅延時間可変手段のために兼用することができる。したがって、過電流保護機能を備えたスイッチング電源装置であれば、特別な電流検出器を追加することなく、既存の電流検出器をそのまま利用することができる。
【００１６】
【発明の実施形態】
以下、本発明における好ましい実施態様について、添付図である図１〜図４を参照して詳細に説明する。尚、図５の従来回路と構成及び動作が重複するものについては同一の符号を付し、その説明を省略する。
【００１７】
回路の全体構成を示す図１において、２１は出力負荷である負荷抵抗１６に流れる電流を検出する例えばカレントトランスなどの電流検出器で、この電流検出器２１は本来、ＰＷＭＩＣからなる前記制御回路１８に内蔵され、主スイッチング素子３を制御して過大な電流が負荷抵抗１６に流れることを制限する過電流保護手段１８Ａに、検出信号を出力するために設けられている。１７’は前記遅延回路１７に代わる遅延時間可変手段としての可変遅延回路であり、これは制御回路１８からのＰＷＭパルス制御信号が立ち上がると、電流検出器２１からの検出信号を受けて、負荷抵抗１６に流れる電流の増減に対応して可変する遅れ時間ｔ１を決定し、この遅れ時間ｔ１を経て、主スイッチング素子３をオンにするＰＷＭパルス駆動信号を、主スイッチング素子３のゲートに供給するものである。
【００１８】
図３は、可変遅延回路１７’の構成を示すものである。電流検出器２１であるカレントトランスの２次巻線の端子間に、アノードを電流検出器２１側としたダイオードすなわち整流素子２３と抵抗２４との直列回路が接続されると共に、電流検出器２１と整流素子２３のアノードとの接続点に、アノードを電流検出器２１側とした別のダイオードすなわち整流素子２２とコンデンサ２５との直列回路が並列に接続される。また、制御回路１８からのＰＷＭパルス制御信号ラインに、抵抗２６の一方の端子と抵抗２９の一方の端子と、コンデンサ２８の放電用ダイオードである整流素子３０のカソードがそれぞれ接続され、抵抗２６の他方の端子はＭＯＳＦＥＴ２７のドレインに接続され、抵抗２９の他方の端子は整流素子３０のアノードへ接続され、その接続点がＭＯＳＦＥＴ２７のソースに接続される。このＭＯＳＦＥＴ２７のソースはコンデンサ２８の一方の端子に接続され、コンデンサ２８の他方の端子は電流検出器２１であるカレントトランスの非ドット側端子に接続され、ここで接地されている。さらに、前記ＭＯＳＦＥＴ２７のゲートは整流素子２２とコンデンサ２５との接続点に接続される。比較器であるオペアンプ３１のプラス側入力端子は前記整流素子３０のアノードと抵抗２９の他方の端子との接続点に接続され、マイナス側入力端子は基準電圧を出力する直流定電圧源３２に接続されると共に、オペアンプ３１の出力端子は、スイッチング素子３のゲート端子へ接続される。
【００１９】
そして、抵抗２６，２９及びコンデンサ２８により、制御回路１８からのＰＷＭパルス制御信号を遅らせてオペアンプ３１に供給する時定数回路が構成されると共に、電流検出器２１からの検出信号に基づき、スイッチ素子であるＭＯＳＦＥＴ２７のオンタイミングを変えることで、前記抵抗２６を時定数回路に接続するタイミングを調整するようにしている。
【００２０】
次に上記構成についてその作用を説明すると、前述したように、主スイッチング素子３のスイッチングに伴い、入力電源１からの直流入力電圧Ｖｉｎが絶縁トランス６の１次巻線に断続的に印加されると、絶縁トランス６の２次巻線に発生した誘起電圧が、整流スイッチング素子９や還流スイッチング素子１２からなる同期整流回路に整流され、この整流出力がチョークコイル１４及び平滑コンデンサ１５で平滑されることで、負荷抵抗１６に所望の直流出力電圧Ｖｏが供給される。
【００２１】
この一連の動作において、負荷抵抗１６を流れる電流を検出するために、絶縁トランス６の１次側電流が電流検出器２１で検出され、電流検出器２１の２次巻線を流れる電流（検出電流）が抵抗２４で電圧に変換される。ここで、電流検出器２１の検出電流が大きい場合、即ち絶縁トランス６の２次巻線の出力負荷である負荷抵抗１６に流れる電流が多い場合、抵抗２４の端子間電圧も大きくなりコンデンサ２５に電荷が急速に充電され始め、ＭＯＳＦＥＴ２７のゲート電圧も直ぐに上昇して、抵抗２９とコンデンサ２８からなる時定数回路に抵抗２６が短時間に接続され、制御回路１８からのＰＷＭパルス制御信号が立ち上がってから比較的短い遅れ時間で、オペアンプ３１のプラス側入力端子の電圧レベルが上昇し始める。そして直流定電圧源３２からオペアンプ３１のマイナス側入力端子へ入力される基準電圧よりも、オペアンプ３１のプラス側入力端子の電圧レベルが高い場合に、オペアンプ３１から主スイッチング素子３にゲート駆動信号が加わって、主スイッチング素子３がターンオンする。
【００２２】
一方、電流検出器２１の検出電流が少ない場合、即ち負荷抵抗１６に流れる電流が減少すると（若しくは負荷抵抗１６の変動がなく流れる電流が少ない場合）抵抗２４の端子間電圧も小さくなり、ＭＯＳＦＥＴ２７のゲート電圧の上昇が緩やかになるため、ＭＯＳＦＥＴ２７をオンするまでの時間が長くなる。、そのため、制御回路１８からのＰＷＭパルス制御信号が立ち上がってから比較的長い遅れ時間で、オペアンプ３１のプラス側入力端子の電圧レベルが上昇し始め、ＰＷＭパルス制御信号が立ち上がってから主スイッチング素子３がターンオンするまでのタイミングは、負荷抵抗１６に流れる電流が多い場合よりも遅くなる。このように電流検出器２１で検出する電流が少ない時、即ち軽い負荷となる場合には、抵抗２６が時定数回路に接続されるタイミングが早くなり、逆に電流検出器２１で検出する電流が大きい時、即ち重い負荷となる場合には、抵抗２６が時定数回路に接続されるタイミングが遅くなって、出力負荷に流れる電流に拘らず、還流スイッチング素子１２がターンオフしてから整流スイッチング素子９がターンオンするまでの時間を略一定にするように、主スイッチング素子３を制御するものである。
【００２３】
図２は、図６の従来回路と同様に、本願発明回路の出力負荷が重い場合と出力負荷が軽い場合における、制御回路１８のＰＷＭパルス制御信号電圧，主スイッチング素子３のゲート電圧，絶縁トランス６の２次巻線の誘起電圧，還流スイッチング素子１２のゲート電圧の各タイミング波形をそれぞれを示したものである。制御回路１８のＰＷＭパルス制御信号立ち上がり後、一定の遅れ時間ｔ３をおいて還流スイッチング素子がターンオフするのは図３の回路と同様である。
【００２４】
図２の左側に示すように、出力負荷（負荷抵抗１６）が重い場合には、この出力負荷に流れる電流が多く、リーケージインダクタンス７の影響によって、主スイッチング素子３がターンオンして整流スイッチング素子９をターンオンするに十分な誘起電圧が２次巻線に発生するまでの遅れ時間ｔ２も長くなるが、前述の可変遅延回路１７’により、制御回路１８のＰＷＭパルス制御信号が立ち上がってから、主スイッチング素子３のゲート電圧を立ち上げるまでの遅れ時間ｔ１が短く設定されるため、還流スイッチング素子１２がターンオフしてから整流スイッチング素子９がターンオンするまでの時間は極力短くなる。したがって、チョークコイル１４のエネルギーが還流スイッチング素子１２のボディダイオード１３を導通して流れることによる効率の低下を、最小限に止めることができる。
【００２５】
一方、図２の右側に示すように、出力負荷（負荷抵抗１６）が軽い場合には、出力負荷に流れる電流が少なくなって上記遅れ時間ｔ２も短くなるが、この場合は制御回路１８のＰＷＭパルス制御信号が立ち上がってから、主スイッチング素子３のゲート電圧を立ち上げるまでの遅れ時間ｔ１が長く設定されるので、還流スイッチング素子１２がターンオフした後で、整流スイッチング素子９が確実にターンオンする。したがって、整流スイッチング素子９と還流スイッチング１２が同時にオンする状態となって、還流スイッチング素子１２に貫通電流が流れれる不具合を一掃できる。
【００２６】
こうして、ここで図示するように可変遅延回路１７’で、絶縁トランス６の２次巻線の出力負荷である負荷抵抗１６に流れる電流が大きくなるに従い、主スイッチング素子３のターンオンの遅延時間ｔ１を短くなるように制御するため、絶縁トランス６の２次巻線の出力負荷が重い場合であっても、また軽い場合であっても適正な制御タイミングが得られるようになることが分かる。
【００２７】
以上のように本実施例では、主スイッチング素子３のスイッチングに伴ないトランス６の２次巻線に誘起された電圧を、整流スイッチング素子９と還流スイッチング素子１２とを備えた同期整流回路により整流して、出力負荷である負荷抵抗１６に直流電圧（直流出力電圧Ｖｏ）を供給すると共に、還流スイッチング素子１２がターンオフする前にトランス６の２次巻線に誘起電圧が立ち上がって、この還流スイッチング素子１２に貫通電流が流れないように、主スイッチング素子３のターンオンタイミングを遅らせる遅延手段を備えたものにおいて、負荷抵抗１６に流れる電流を検出する電流検出器２１と、前記電流が多く流れるに従って主スイッチング素子３のターンオンタイミングの遅れ時間ｔ１を短くする遅延時間可変手段としての可変遅延回路１７とを備えている。
【００２８】
この場合、主スイッチング素子３に駆動信号が与えられてから、トランス６の２次巻線に発生する誘起電圧が上昇して整流スイッチング素子９がターンオンするまでの期間ｔ２は、トランス６の２次側のリーケージインダクタンス７による影響で、負荷抵抗１６に流れる電流が多くなる程長くなるが、その場合には可変遅延回路１７’が、主スイッチング素子３のターンオンタイミングの遅れ時間ｔ１を短くするように調整して、主スイッチング素子３の制御を行うので、還流スイッチング素子１２がターンオフしてから整流スイッチング素子９がオンするまでの時間を、略一定に保つことができる。そのため、整流スイッチング素子９と還流スイッチング素子１２が同時オン状態にはならない。しかも、負荷抵抗１６に流れる電流が少ない状態であっても、主スイッチング素子９と還流スイッチング素子１２の両方がオフになる期間が不必要に長くならず、チョークコイル１４のエネルギーが還流スイッチング素子１２のボディダイオード１３を流れることによる効率の低下を最小限に止めることができる。したがって、負荷状態に拘らず、整流スイッチング素子９と還流スイッチング素１２子の制御タイミングを適正に保つことが可能になり、効率の低下を防止できる。
【００２９】
また本実施例では、主スイッチング素子３を制御して過大な前記電流が負荷抵抗１６に流れることを制限する過電流保護手段１８Ａに、電流検出器２１がその検出信号を出力するように構成している。
【００３０】
この場合、本来は過電流保護手段１８Ａの電流検出用に、その検出信号を出力していた電流検出器２１を、可変遅延回路１７’のために兼用することができる。したがって、過電流保護機能を備えたスイッチング電源装置であれば、特別な電流検出器２１を追加することなく、既存の電流検出器２１をそのまま利用することができる。
【００３１】
次に、可変遅延回路１７’の別な変形例を図４に示す。この変形例では、前述のＭＯＳＦＥＴ２７に代わり、ＮＰＮトランジスタ３３，３４のベースどうしと、ＰＮＰトランジスタ３５，３６のベースどうしを接続し、トランジスタ３３，３５の各コレクタとＰＷＭ制御信号ライン間に、それぞれ第１の抵抗３７と第２の抵抗３８を接続し、トランジスタ３３，３４の各エミッタと接地ライン間に、それぞれ第３の抵抗３９と第４の抵抗４０を接続したカレントミラー回路を接続する。このカレントミラー回路はさらに、トランジスタ３３のベースとコレクタを接続し、トランジスタ３５のベースとコレクタを接続し、トランジスタ３４，３５のエミッタどうしを接続すると共に、トランジスタ３３のエミッタと抵抗３９との接続点を、前記整流素子２２とコンデンサ２５の接続点に接続し、さらには時定数回路を構成する抵抗２６と直列に、トランジスタ３６のエミッタ・コレクタを接続して構成される。そしてこの場合も、絶縁トランス６の２次巻線の出力負荷である負荷抵抗１６に流れる電流が大きくなるに従い、主スイッチング素子３のターンオンの遅延時間ｔ１が短くなるように、可変遅延回路１７’による制御が行われる。
【００３２】
本変形例は、トランジスタ３３〜３６を多く使用している分、スイッチ手段が単独である図３の可変遅延回路１７’よりも、回路構成が複雑になるが、カレントミラー回路によって回路素子のバラツキを補償することができるため、負荷抵抗１６を流れる電流に対応した精度の高い遅れ時間ｔ１の可変制御を行なうことが可能になる。
【００３３】
本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲において種々の変形実施が可能である。例えば上記実施例では電流検出器２１及び可変遅延回路１７’を、絶縁トランス６の１次巻線側に配置しているが、絶縁トランス６の２次巻線側へ配置し、還流スイッチング素子１２の制御を行うことも可能である。電流検出器としてはカレントトランスや抵抗素子を用いることが好ましい。また主スイッチング素子３、整流スイッチチング素子８、還流スイッチング素子１２はそれぞれトランジスタで構成してもよく、整流スイッチング素子８に至ってはダイオードを用いることも可能である。
【００３４】
【発明の効果】
本願発明の請求項１のスイッチング電源装置によれば、負荷状態に拘らず、整流スイッチング素子と還流スイッチング素子の制御タイミングを適正に保ち、効率の低下を防止できる。
【００３５】
本発明の請求項２のスイッチング電源装置によれば、特別な電流検出器を追加することなく、既存の電流検出器をそのまま利用することができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示すスイッチング電源装置の回路図である。
【図２】図１に示す回路の重い負荷の場合、軽い負荷の場合における、制御回路１８のＰＷＭパルス制御信号電圧、主スイッチング素子３のゲート電圧、絶縁トランス６の２次巻線の誘起電圧、還流スイッチング素子１２のゲート電圧の各動作タイミング波形図である。
【図３】ＭＯＳＦＥＴを用いた可変遅延回路の一例を示す回路図である。
【図４】トランジスタを用いた可変遅延回路の一例を示す回路図である。
【図５】従来型のスイッチング電源装置の一例を示す回路図である。
【図６】図３に示す回路の重い負荷の場合、軽い負荷の場合における、制御回路１８のＰＷＭパルス制御信号電圧、主スイッチング素子３のゲート電圧、絶縁トランス６の２次巻線への誘起電圧、還流スイッチング素子１２のゲート電圧の各動作タイミング波形図である。
【符号の説明】
３　主スイッチング素子
６　トランス（絶縁トランス）
９　整流スイッチング素子
１２　還流スイッチング素子
１６　負荷抵抗（出力負荷）
１７’　可変遅延回路（遅延回路，遅延時間可変手段）
２１　電流検出器

Claims (2)

1. 主スイッチング素子のスイッチングに伴いトランスの２次巻線に誘起された電圧を、整流スイッチング素子と還流スイッチング素子とを備えた同期整流回路により整流して、出力負荷に直流電圧を供給すると共に、前記還流スイッチング素子がターンオフする前に前記トランスの２次巻線に誘起電圧が立ち上がって、この還流スイッチング素子に貫通電流が流れないように、前記主スイッチング素子のターンオンタイミングを遅らせる遅延手段を備えたスイッチング電源において、出力負荷に流れる電流を検出する電流検出器と、前記電流が多く流れるに従って前記主スイッチング素子のターンオンタイミングの遅れ時間を短くする遅延時間可変手段とを備えたことを特徴とするスイッチング電源装置。
2. 前記電流検出器は、前記主スイッチング素子を制御して過大な前記電流が出力負荷に流れることを制限する過電流保護手段にその検出信号を出力するものであることを特徴とする請求項１記載のスイッチング電源装置。

Images