JP2004080692A

JP2004080692A - Electronic circuit

Info

Publication number: JP2004080692A
Application number: JP2002241704A
Authority: JP
Inventors: Hakuyon Noguchi; 野口　伯四
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-08-22
Filing date: 2002-08-22
Publication date: 2004-03-11

Abstract

<P>PROBLEM TO BE SOLVED: To reduce the time for correcting the offset in an operational amplifier resulting from its temperature characteristics to enable highly precise current integration. <P>SOLUTION: When an electronic circuit is in a current integration mode, a current I which flows through a transmission line 11 and is detected by a current detection section 21 is integrated using a first integral constant, via an integral filter section 22 and an operational amplifier 25, and an analog value corresponding to the integrated current is converted into a digital value at an A/D conversion section 26, then is integrated at a current integration section 28. When the circuit is in an offset detection mode, the current I is integrated using a second integral constant including 0, which is smaller than the first constant, via an offset detection section 23 and the operational amplifier 25 to detect an offset of the operational amplifier 25, and an analog value corresponding to the offset is converted into a digital value at the A/D conversion section 26, then is sent to an offset measuring section 29. The above circuit can be applied to a battery pack employing a Smart Battery System interface. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、電子回路に関し、特に、サンプリング方式の電流積算回路において、オペアンプの温度特性によるオフセットの補正時間の短縮化を図り、電流積算を高精度に行うことができるようにした電子回路に関する。
【０００２】
【従来の技術】
近年、ノート型のパーソナルコンピュータに代表される情報処理装置と、その補助電源としてのバッテリー（電池）のインタフェース規格の１つとして、ＳＢＳ（Ｓｍａｒｔ　Ｂａｔｔｅｒｙ　Ｓｙｓｔｅｍ）が提唱されている。
【０００３】
このＳＢＳの規格が採用された情報処理装置には、バッテリーパックが設けられており、このバッテリーパックには、一般的に、その充放電電流を積算する回路（以下、電流積算回路と称する）が設けられている。
【０００４】
この電流積算回路は、「クーロンカウンタ方式」と称される方式が採用された回路（以下、クーロンカウンタ方式電流積算回路と称する）と、「サンプリング方式」と称される方式が採用された回路（以下、サンプリング方式電流積算回路と称する）の２つに大別される。
【０００５】
クーロンカウンタ方式電流積算回路は、サンプリング方式電流積算回路に比較して、精度がよいと言われているが、その回路構成が複雑であり、かつ、その回路の部品コストも高い。従って、電流積算回路として、回路構造が簡単で部品コストが安価なサンプリング方式電流積算回路が主流となっている。
【０００６】
【発明が解決しようとする課題】
しかしながら、サンプリング方式電流積算回路は、オペアンプを高ゲインで使用しているため、環境温度の変化に対するオペアンプの入力オフセットが無視できず、定期的にそのオフセットを測定して補正する必要がある。
【０００７】
これは、クーロンカウンタ方式も同様であるが、サンプリング方式電流積算回路には、さらに、以下のような問題点が発生する。
【０００８】
即ち、サンプリング方式電流積算回路では、変動した電流を積算する場合、オペアンプの積分定数を大きくする必要がある。それに伴い、サンプリング方式電流積算回路では、オペアンプの入力オフセットを計測する場合、その計測時間として、大きい値とされた積分定数に対応する時定数分の時間が必要になる。この計測時間は、電流積算においては、デッドタイムとなり、無視できない誤差が生じるという問題点が発生する。
【０００９】
そこで、従来、この問題点の解決策として、オフセットの計測が不要になる程の高精度に設計されたオペアンプを使用する第１の解決策、および、積分定数を電流積算に対して無視できる程度に小さくする第２の解決策が考えられている。
【００１０】
しかしながら、第１の解決策では、設計されたオペアンプは非常に精密で高価なものとなり、回路構造が簡単で部品コストが安価であるというサンプリング方式電流積算回路が有するメリットを生かせなくなるという課題がある。
【００１１】
また、第２の解決策では、積分定数が小さいため、変動する電流を積算する場合に誤差が大きくなるという課題がある。
【００１２】
即ち、上述した問題点の解決策として、上述した第１の解決策、および、第２の解決策も含めて、いまだ有効な解決策が考案されていないという課題がある。
【００１３】
本発明は、このような状況に鑑みてなされたものであり、サンプリング方式の電流積算回路において、オペアンプの温度特性によるオフセットの補正時間の短縮化を図り、電流積算を高精度に行うことができるようにするものである。
【００１４】
【課題を解決するための手段】
本発明の電子回路は、オペアンプ、および、そのオペアンプに接続される、１つ以上のコンデンサを含む素子群から構成され、所定の電送路を流れる電流を検出し、検出した電流に対応するアナログの値を、第１の積分定数で積分して出力する積分回路と、上述したオペアンプ、および、上述した素子群のうちの所定の一部の素子から構成され、第１の積分定数より小さい０を含む第２の積分定数で、オペアンプのオフセットを検出し、検出したオフセットに対応するアナログの値を出力するオフセット検出回路と、積分回路と、オフセット検出回路のうちのいずれか一方を選択する選択回路と、積分回路とオフセット検出回路のうちの、選択回路により選択された回路から出力されたアナログの値を、Ａ／Ｄ変換するＡ／Ｄ変換回路と、Ａ／Ｄ変換回路によりデジタル化されたデータが、積分回路の出力に対応するデータである場合、そのデータの値を積算することで、電送路を流れる電流の積算値を演算し、デジタル化されたデータが、オフセット検出回路に対応するデータである場合、そのデータの値に基づいて、オペアンプのオフセットの電圧値を演算するデジタル演算回路とを備えることを特徴とする。
【００１５】
積分回路を構成する素子群は、電送路を流れる電流を検出する検出抵抗をさらに有し、選択回路は、オン状態とされた場合、検出抵抗の両端を短絡し、オフ状態とされた場合、検出抵抗の短絡を解除する第１のスイッチと、オフ状態とされた場合、電送路を積分回路から切り離し、オン状態とされた場合、電送路を積分回路に接続する第２のスイッチと、オフ状態とされた場合、素子群を構成するコンデンサのうちの所定のものを、積分回路から切り離し、オン状態とされた場合、積分回路から切り離されたコンデンサを、積分回路に接続する第３のスイッチとを有し、積分回路を選択する場合、第１のスイッチをオフ状態とし、第２のスイッチをオン状態とし、かつ、第３のスイッチをオン状態とし、オフセット検出回路を選択する場合、第１のスイッチをオン状態とし、第２のスイッチをオフ状態とし、かつ、第３のスイッチをオフ状態とするようにすることができる。
【００１６】
第３のスイッチは、オフ状態とされた場合、素子群を構成する全てのコンデンサを、積分回路から切り離すようにすることができる。
【００１７】
Ａ／Ｄ変換回路、およびデジタル演算回路は、マイクロコンピュータとして構成され、マイクロコンピュータは、選択回路に対して、積分回路とオフセット検出回路のうちのいずれか一方を指定する指定情報を提供する指定手段をさらに有し、選択回路は、積分回路とオフセット検出回路のうちの、指定手段より提供された指定情報に指定されている回路を選択するようにすることができる。
【００１８】
本発明の電子回路においては、オペアンプ、および、そのオペアンプに接続される、１つ以上のコンデンサを含む素子群から構成され、所定の電送路を流れる電流を検出し、検出した電流に対応するアナログの値を、第１の積分定数で積分して出力する積分回路と、上述したオペアンプ、および、上述した素子群のうちの所定の一部の素子から構成され、第１の積分定数より小さい０を含む第２の積分定数で、オペアンプのオフセットを検出し、検出したオフセットに対応するアナログの値を出力するオフセット検出回路のうちのいずれか一方が選択され、選択された回路から出力されたアナログの値を、Ａ／Ｄ変換されて、デジタル化データとなり、そのデータが、積分回路の出力に対応するデータである場合、そのデータの値が積算されて、電送路を流れる電流の積算値が演算され、それに対して、そのデータが、オフセット検出回路に対応するデータである場合、そのデータの値に基づいて、オペアンプの入力オフセットの電圧値が演算される。
【００１９】
本発明の電子回路は、情報処理装置に搭載され、その情報処理装置に流れる、若しくは供給される電流の電流値を積算してもよいし、外部の情報処理装置に流れる、若しくは供給される電流の電流値を積算してもよいし、或いは、電子回路自身を流れる、若しくは供給される電流の電流値を積算してもよい。
【００２０】
【発明の実施の形態】
図１は、本発明が適用される電流積算回路の構成例を表している。
【００２１】
電流積算回路１は、様々な情報処理装置に適用可能であるが、この例においては、例えば、上述したノート型パーソナルコンピュータ（図示せず）に装着されるバッテリーパック（図示せず）に内蔵され、バッテリーパックの充放電電流の電流値を積算する回路とされる。
【００２２】
図１に示されるように、電流積算回路１には、電流積算アンプ回路１２とマイクロコンピュータ１３が設けられている。
【００２３】
電流積算アンプ回路１２には、所定の電送路（ケーブル）１１に流れるバッテリーパックの充放電電流Ｉを検出する電流検出部２１、電流検出部２１により検出された電流Ｉに対応するアナログの値を、第１の積分定数で積分して出力する積分フィルタ部２２、および、第１の積分定数より小さい第２の積分定数で、環境温度の変化に対するオペアンプ（後述する増幅部２５）の入力オフセット（以下、単にオペアンプのオフセットと称する）を検出し、それに対応するアナログの値を出力するオフセット検出部２３が設けられている。
【００２４】
電流積算アンプ回路１２にはまた、積分フィルタ部２２の出力と、オフセット検出部２３の出力のうちのいずれか一方を選択し、選択した方の出力（アナログ信号）を増幅部（オペアンプ）２５に供給する選択部２４、および、選択部２４より供給されたアナログ信号を増幅する増幅部（オペアンプ）２５が設けられている。
【００２５】
即ち、電流積算アンプ回路１２は、電送路１１を流れる電流Ｉに対応するアナログの値を、第１の積分定数で積分して出力する第１のモード、および、第１の積分定数より小さい第２の積分定数で、オペアンプ２５のオフセットを検出し、それに対応するアナログの値を出力する第２のモードの２つのモードを有している。
【００２６】
選択部２４は、この２つのモードのうちのいずれか一方を選択する。選択部２４により第１のモードが選択された場合、電流積算アンプ回路１２において、電流検出部２１、積分フィルタ部２２、選択部２４、およびオペアンプ２５で形成される第１の回路が動作する。
【００２７】
これに対して、選択部２４により第２のモードが選択された場合、電流積算アンプ回路１２において、オフセット検出部２３、選択部２４、およびオペアンプ２５で形成される第２の回路が動作する。
【００２８】
なお、後述するように、第１の回路は、オペアンプ２５、および、１個以上のコンデンサを含む素子群から構成され、その伝達関数には、上述した第１の積分定数が含まれる。
【００２９】
第２の回路は、その第１の回路のオペアンプ２５、および、素子群の中の所定の一部分から構成され、その伝達関数には、第１の積分定数より小さい、０を含む第２の積分定数が含まれる。
【００３０】
マイクロコンピュータ１３には、電流積算アンプ回路１２のオペアンプ２５より出力されたアナログ信号を、所定のタイミングでＡ／Ｄ変換（Ａｎａｌｏｇ　ｔｏ　Ｄｉｇｉｔａｌ変換）するＡ／Ｄ変換部２６、および、上述したスイッチ２４と連動して、電流積算アンプ回路１２が、上述した第１のモードで動作している場合、Ａ／Ｄ変換部２６より出力されたデジタルのデータを、後述する電流積算部２８に供給するように選択し、電流積算アンプ回路１２が、上述した第２のモードで動作している場合、Ａ／Ｄ変換部２６より出力されたデジタルのデータを、後述するオフセット計測部２９に供給するように選択する選択部２７が設けられている。
【００３１】
マイクロコンピュータ１３にはまた、電流積算アンプ回路１２が、上述した第１のモードで動作している場合、Ａ／Ｄ変換部２６より出力されたデジタルのデータを選択部２７を介して取得し、それを積算することで、電送路１１を流れる電流Ｉの積算値を演算する電流積算部２８、電流積算アンプ回路１２が、上述した第２のモードで動作している場合、Ａ／Ｄ変換部２６より出力されたデジタルのデータを選択部２７を介して取得し、その値に基づいて、オペアンプ２５のオフセットの電圧値（若しくは、それに対応する値）を計測する（演算する）オフセット計測部２９、および、上述した第１のモードと、第２のモードのいずれか一方を選択し、選択したモードに対応する信号を選択部２４と選択部２７のそれぞれに供給するモード選択部３０が設けられている。即ち、選択部２４と選択部２７のそれぞれは、モード選択部３０より供給された信号に対応するモードに従った入出力の設定を行う。
【００３２】
このように、電流積算回路１においては、電送路１１を流れる電流Ｉの積算値を演算する第１のモードと、オペアンプ２５のオフセットを計測する第２のモードの２つのモードが用意されている。そして、第１のモードが選択された場合、電流積算アンプ回路１２の伝達関数には、第１の積分定数が含まれる。これに対して、第２のモードが選択された場合、電流積算アンプ回路１２の伝達関数には、第１のより小さい、０も含む第２の値の積分定数が含まれる。
【００３３】
即ち、第１のモードと第２のモードのそれぞれで使用される積分定数の値は、相互に独立して設定可能であり、第１の積分定数として大きな値が設定されることで、電流Ｉの電流変動に対する積算誤差を小さくすることが可能になる。また、第２の積分定数として小さな値が設定されることで、その第２の積分定数に対応する時定数時間が短くなり、その結果、オペアンプ２５のオフセットの計測時間の短縮が可能となる。従って、オペアンプ２５のオフセット誤差を高速でキャンセル処理することができ、かつ、変動している電流Ｉを、第１の積分定数による積分処理で積算し、誤差を小さくすることができるので、電流Ｉの積算値の演算を高精度に行うことが可能になる。
【００３４】
以上、電流積算回路１の基本構成について説明したが、上述した構成を有するものであれば、即ち、オペアンプを有するサンプリング方式の電流積算回路であって、電流積算を行う第１のモードと、オペアンプのオフセットを計測する第２のモードの２つのモードを有し、かつ、第１のモードで使用される第１の積分と、第２のモードで使用される第２の積分定数のそれぞれの値を相互に独立して設定可能な（相互に異なる値の積分定数が含まれるように、伝達関数のそれぞれが設定可能な）電流積算回路であれば、その構成は限定されず、様々な実施の形態を取ることが可能である。
【００３５】
図２は、そのような電流積算回路１の実施の形態のうちの１つの構成例を表している。
【００３６】
図２の電流積算アンプ回路１２において、オペアンプＯＰＡＭＰの出力と逆相入力（−）の間に、抵抗Ｒ４、および、スイッチＳ４とコンデンサＣ１が直列的に接続された直列回路が、並列的に接続されている。オペアンプＯＰＡＭＰの出力にはまた、マイクロコンピュータ１３（図１のＡ／Ｄ変換部２６）が接続されている。オペアンプＯＰＡＭＰの逆相入力（−）にはまた、抵抗Ｒ２とスイッチＳ２が直列的に接続された直列回路の一端が接続されている。その直列回路の他端は、電送路１１に接続されている。
【００３７】
オペアンプＯＰＡＭＰの正相入力（＋）には、抵抗Ｒ３とスイッチＳ３が直列的に接続された直列回路の一端が接続されている。その直列回路の他端は、電送路１１に接続されている。オペアンプＯＰＡＭＰの正相入力（＋）にはまた、抵抗Ｒ５、および、スイッチＳ５とコンデンサＣ２が直列的に接続された直列回路の一端が、並列的に接続されている。その直列回路の他端は、接地されている。
【００３８】
抵抗Ｒ２と抵抗Ｒ３の、オペアンプＯＰＡＭＰと接続されている側とは反対側のそれぞれの一端の間に、スイッチＳ１が接続されており、また、スイッチＳ２とスイッチＳ３の、抵抗Ｒ２または抵抗Ｒ３と接続されている側とは反対側のそれぞれの一端の間に、電送路１１を流れる電流Ｉを電圧値として検出する検出抵抗Ｒ１が接続されている。
【００３９】
次に、図２の電流積算回路１の動作を説明する。
【００４０】
例えば、いま、図１において、マイクロコンピュータ１３のモード選択部３０が、第１のモード（電流積算モード）を選択したとする。
【００４１】
この場合、マイクロコンピュータ１３の選択部２７は、Ａ／Ｄ変換部２６の出力を電流積算部２８に供給するようにその設定を変更する（選択する）。
【００４２】
電流積算アンプ回路１２の選択部２４は、積分フィルタ２２の出力をオペアンプ２５に供給するようにその設定を変更する（選択する）。図２の電流積算アンプ回路１２においては、この選択部２４に相当する素子が、スイッチＳ１乃至Ｓ５とされており、第１のモードが選択されると、スイッチＳ１のみがオフ状態とされ、それ以外のスイッチＳ２乃至Ｓ５のそれぞれがオン状態とされる。
【００４３】
従って、第１のモードが選択されると、電流積算アンプ回路１２は、図３に示される等価回路１２−１のように形成される（等価回路１２−１として動作する）。
【００４４】
ただし、図３の電流積算アンプ回路の等価回路１２−１においては、説明の簡略上、抵抗Ｒ４と抵抗Ｒ５の値はＲに設定され（Ｒ４＝Ｒ５＝Ｒとされ）、抵抗Ｒ２と抵抗Ｒ３の値はＲ２に設定され（Ｒ３＝Ｒ２とされ）、かつ、コンデンサＣ１とコンデンサＣ２の値はＣに設定されている（Ｃ１＝Ｃ２＝Ｃとされている）。
【００４５】
即ち、図３の抵抗Ｒ１が、図１の電流検出部２１に相当し、図３のスイッチＳ２乃至Ｓ５が、図１の選択部２４に相当し、かつ、図３のスイッチＳ２乃至Ｓ５を含む、オペアンプＯＰＡＭＰ、抵抗Ｒ、抵抗Ｒ２、およびコンデンサＣからなる回路が、図１の積分フィルタ部２２、およびオペアンプ２５に相当する。
【００４６】
この場合、図３の電流積算アンプ回路の等価回路１２−１は、１次のローパスフィルとなるため、その伝達関数は、次の式（１）に示されるようになる。
【００４７】
【数１】

【００４８】
式（１）において、ＶｏはオペアンプＯＰＡＭＰの出力電圧（周波数ｆ）を、Ｖｉは検出抵抗Ｒ１の両端の電圧を、ωは正規化周波数（＝２πｆ）を、それぞれ表している。
【００４９】
式（１）を正規化すると、次の式（２）に示されるようになる。
【００５０】
【数２】

【００５１】
式（２）において、ω０　＝１／ＣＲとされると、ω／ω０は、遮断周波数を表している。
【００５２】
ここで、伝達関数の振幅｜Ｔ｜および位相θは、交流理論より次の式（３）に示されるようになる。
【００５３】
【数３】

【００５４】
即ち、この例においては、第１のモードが選択されると、図２の電流積算アンプ回路１２は、図３に示される等価回路１２−１のように形成され、ゲインＧが２０ｌｏｇ｜Ｔ｜となり、かつ、積分定数がＣＲとなる積分回路として動作する。
【００５５】
なお、図３の例では、上述したように、説明の簡略上、抵抗Ｒ４と抵抗Ｒ５の値はＲに設定され（Ｒ４＝Ｒ５＝Ｒとされ）、抵抗Ｒ２と抵抗Ｒ３の値はＲ２に設定され（Ｒ３＝Ｒ２とされ）、かつ、コンデンサＣ１とコンデンサＣ２の値はＣに設定されたが（Ｃ１＝Ｃ２＝Ｃとされたが）、ゲイン抵抗Ｒ２乃至Ｒ５、並びに、積分コンデンサＣ１およびＣ２のそれぞれの値は、図３の例に限定されず、任意の値とすることが可能である。
【００５６】
即ち、第１のモードが選択されると、図２の電流積算アンプ回路１２は、ゲイン抵抗Ｒ２乃至Ｒ５、並びに、積分コンデンサＣ１およびＣ２のそれぞれの値により決定される（それらの素子の値で表される伝達関数により決定される）、所定のゲインと第１の積分定数を持った積分回路として動作する。具体的には、電送路１１を流れる電流Ｉが検出抵抗Ｒ１の両端の電圧値として検出され、検出されたアナログの電圧値が、第１の積分定数で、図３の等価回路１２−１（ただし、各ゲイン抵抗、および、各積分コンデンサのそれぞれの値は、任意に設定された値）により積分され、所定のゲインで増幅されてマイクロコンピュータ１３のＡ／Ｄ変換部２６（図１１）に出力される。
【００５７】
図１において、Ａ／Ｄ変換部２６は、オペアンプ２５より出力されたアナログ信号を、所定のタイミングでＡ／Ｄ変換し、デジタルデータとして出力する。電流積算部２８は、Ａ／Ｄ変換部２６より出力されたデジタルデータを選択部２７を介して取得し、それを積算することで、電送路１１を流れる電流Ｉの積算値を演算する。
【００５８】
このように、ゲイン抵抗Ｒ２乃至Ｒ５、並びに、積分コンデンサＣ１およびＣ２のそれぞれの値が適切に設定されれば、第１の積分定数は大きい値に設定され、その結果、図２の電流積算アンプ回路１２は、第１のモードが選択された場合、マイクロコンピュータ１３のＡ／Ｄ変換部２６（図１）のＡ／Ｄサンプリングのナイキスト周波数近傍までの電流Ｉ（それに対応する電圧値）を残らず積分出力することが可能になる。
【００５９】
次に、例えば、図１において、マイクロコンピュータ１３のモード選択部３０が、第２のモード（オペアンプ２５のオフセット計測モード）を選択したとする。
【００６０】
この場合、マイクロコンピュータ１３の選択部２７は、Ａ／Ｄ変換部２６の出力をオフセット計測部２９に供給するようにその設定を変更する（選択する）。
【００６１】
電流積算アンプ回路１２の選択部２４は、オフセット検出部２３の出力をオペアンプ２５に供給するようにその設定を変更する（選択する）。図２の電流積算アンプ回路１２においては、上述したように、この選択部２４に相当する素子が、スイッチＳ１乃至Ｓ５とされており、第２のモードが選択されると、スイッチＳ１のみがオン状態とされ、それ以外のスイッチＳ２乃至Ｓ５のそれぞれがオフ状態とされる。
【００６２】
従って、第２のモードが選択されると、電流積算アンプ回路１２は、図４に示される等価回路１２−２のように形成される（等価回路１２−２として動作する）。
【００６３】
ただし、図４の電流積算アンプ回路の等価回路１２−２においては、説明の簡略上、抵抗Ｒ４と抵抗Ｒ５の値は同一とされ（Ｒ４＝Ｒ５とされ）、かつ、抵抗Ｒ２と抵抗Ｒ３の値は同一とされている（Ｒ３＝Ｒ２とされている）。
【００６４】
また、Ｒ０は、オペアンプＯＰＡＭＰの内部抵抗を表している。Ｖｎ、および、Ｖｐのそれぞれは、オペアンプＯＰＡＭＰ内の真の入力電圧の逆相側と正相側のそれぞれを表しており、オペアンプイナジナリショートの関係から、電圧Ｖｎと電圧Ｖｐの値は同一となる（Ｖｎ　＝Ｖｐ　となる）。ＩＢｎとＩＢｐのそれぞれは、バイアス電流の逆相側と正相側のそれぞれを表しており、入力オフセット電流をＩｉｏと記述すると、Ｉｉｏ　＝ＩＢｎ　−ＩＢｐとされる。Ｖｏは、オペアンプＯＰＡＭＰの出力電圧を表しており、Ｖｉｏは、入力オフセット電圧を表している。
【００６５】
即ち、図４のスイッチＳ１が、図１の選択部２４に相当し、かつ、図４のスイッチＳ１を含む、オペアンプＯＰＡＭＰ、および、抵抗Ｒ２乃至Ｒ５からなる等価回路１２−２自身が、図１のオフセット検出部２３、およびオペアンプ２５に相当する。
【００６６】
この場合、オペアンプＯＰＡＭＰの出力電圧Ｖｏには、次の式（５）に示されるような関係が成立する。
【００６７】
【数４】

【００６８】
Ｒ４＝Ｒ５なので、式（５）は、次の式（６）に示されるようになる。
【００６９】
【数５】

【００７０】
式（６）において、ＩＢｎ　＝ＩＢｐとされると、オペアンプの負帰還特性からＩ４＝Ｉ５となり、オペアンプＯＰＡＭＰの出力電圧Ｖｏ　は０となる。しなしながら、オペアンプＯＰＡＭＰには、入力バイアス電流（ＩＢｐ，ＩＢｎ）が存在し、かつ、その正相入力（＋）と逆相入力（−）のそれぞれの入力電流には差があるため、Ｖｏ　＝０　とははならない。環境温度により内部トランジスタの特性が変化するため、入力バイアス電流（ＩＢｐ，ＩＢｎ）が変化し、最終的には、オペアンプＯＰＡＭＰの出力電圧Ｖｏも変化してしまう。この変化量を定期的に測定し、マイクロコンピュータ１３にて補正をする。
【００７１】
具体的には、第２のモードが選択されると、図２の電流積算アンプ回路１２は、図４の等化回路１２−２として形成され、伝達関数がゲインＧのみとなる回路（以下、そのような回路をゲイン回路と称する）として動作する。即ち、図４の例では、第２の積分定数が０とされ、従って、電流積算アンプ回路１２（等価回路１２−２）よりオペアンプＯＰＡＭＰの出力電圧Ｖｏが、オペアンプＯＰＡＭＰのオフセットに対応する値として高速に出力される。
【００７２】
図１において、Ａ／Ｄ変換部２６は、オペアンプ２５より出力されたアナログ信号を、所定のタイミングでＡ／Ｄ変換し、デジタルデータとして出力する。オフセット計測部２９は、Ａ／Ｄ変換部２６より出力されたデジタルデータを選択部２７を介して取得し、そのデジタルデータの値に基づいて、オペアンプ２５（図２のオペアンプＯＰＡＭＰ）のオフセットの電圧値を計測する（演算する）。
【００７３】
このように、図２の電流積算アンプ回路１２は、第２のモード（オペアンプＯＰＡＭＰのオフセット計測モード）が選択された場合、第１のモード（電流積算モード）で使用される積分素子（コンデンサ）を切り離して、第２の積分定数が０となる単なるゲイン回路として動作するので、オペアンプＯＰＡＭＰのオフセット計測時間の短縮が可能となるとともに、前置きホールド回路にもなるため、電流積算への誤差が小さくなるという効果を奏することも可能になる。
【００７４】
なお、上述した例においては、単に積分回路の有無の２つのパターン（第１の積分定数と所定のゲインを持った積分回路として動作する第１のモードと、第２の積分定数が０となる単純なゲイン回路として動作する第２のモードの２つのモード）のうちのいずれかが一方が選択されるようになされているが、上述した例に限定されない。
【００７５】
例えば、積分定数を無段階で切り換え可能とすることで、電送路１１を流れる電流Ｉの電流変動にあわせて、積分定数をアダプティブに変化させることも可能である。この場合、さらにシステムの自由度が向上するという効果を奏することが可能になる。なお、積分定数の変更の方法は、特に限定されないが、例えば、図２の電流積算アンプ回路１２にさらに複数の素子（ゲイン抵抗と積分コンデンサ）と、それらの素子の間にさらに複数のスイッチを設け、マイクロコンピュータ１３がそれら複数のスイッチのそれぞれの状態を適宜制御することで、積分定数の変更が容易に実現できる。
【００７６】
上述したように、図１の電流積算回路１においては、電流検出部２１により検出された電流Ｉに対応するアナログ値が、積分フィルタ部２２とオペアンプ２５により積分されて出力される第１のモード（電流積算モード）と、オフセット検出部２３とオペアンプ２５により、オペアンプ２５のオフセットが検出され、それに対応するアナログ値が出力される第２のモード（オフセット計測モード）の２つが使用可能である。
【００７７】
さらに、第１のモードの場合、第１の積分定数で、電流Ｉに対応する値が積分されて、出力され、かつ、第２のモードの場合、第１の積分定数より小さい、０も含む第２の積分定数で、オペアンプのオフセットに対応する値が検出されて、出力される。
【００７８】
換言すると、第１の積分定数と第２の積分定数のそれぞれは、相互に独立して設定が可能であり、その結果、第２の積分定数が小さくなれば、オペアンプのオフセット計測が高速で実行可能になる。また、第１の積分定数が大きくなれば、Ａ／Ｄ変換部２６のＡ／Ｄサンプリングの周波数を遅くすることができ、電流Ｉが大きく変動されてもそれらを漏れなく積算することが可能になる。従って、電流積算回路１は、電流積算を高精度に行うことが可能になる。換言すると、電流積算回路１は、上述した課題を解決することが可能になる。
【００７９】
【発明の効果】
以上のごとく、本発明によれば、電流積算のための積分動作を行う第１のモードと、オペアンプのオフセット計測を行う第２のモードの２つのモードを有する、サンプリング方式の電流積算を行うことができる。特に、第１のモードで使用される第１の積分定数と、第２のモードで使用される第２の積分定数のそれぞれを、相互に独立して設定することができる。即ち、第１のモードと第２のモードにおける周波数特性のそれぞれを、相互に独立して可変することができる。従って、オペアンプの温度特性によるオフセットの補正時間の短縮化を図ることができ、かつ、大幅な電流変動状態であっても、その電流積算を高精度に行うことができる。
【図面の簡単な説明】
【図１】本発明が適用される電流積算回路の構成例を示すブロック図である。
【図２】図１の電流積算回路の電流積算アンプ回路の詳細な構成例を示す回路図である。
【図３】電流積算モードにおける図２の電流積算アンプ回路の等価回路を示す回路図である。
【図４】オペアンプのオフセット計測モードにおける図２の電流積算アンプ回路の等価回路を示す回路図である。
【符号の説明】
１　電流積算回路，　１１　電送路，　１２　電流積算アンプ回路，　１３　マイクロコンピュータ，　２１　電流検出部，　２２　積分フィルタ部，　２３オフセット検出部，　２４　選択部，　２５　増幅部（オペアンプ），　２６Ａ／Ｄ変換部，　２７　選択部，　２８　電流積算部，　２９　オフセット計測部，　Ｃ１，Ｃ２　コンデンサ，　Ｉ　電流，　ＯＰＡＭＰ　オペアンプ，　Ｒ１乃至Ｒ５　抵抗，　Ｓ１乃至Ｓ５　スイッチ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an electronic circuit, and more particularly, to an electronic circuit capable of performing a current integration with high accuracy by shortening an offset correction time due to a temperature characteristic of an operational amplifier in a sampling type current integration circuit.
[0002]
[Prior art]
2. Description of the Related Art In recent years, an SBS (Smart Battery System) has been proposed as one of interface standards for an information processing apparatus represented by a notebook personal computer and a battery (battery) as an auxiliary power supply for the information processing apparatus.
[0003]
An information processing apparatus adopting the SBS standard is provided with a battery pack, and this battery pack generally has a circuit for integrating the charge / discharge current (hereinafter, referred to as a current integration circuit). Is provided.
[0004]
The current integrating circuit employs a circuit employing a method referred to as a “coulomb counter method” (hereinafter referred to as a “coulomb counter current integrating circuit”) and a circuit employing a method referred to as a “sampling method” ( Hereinafter, this is referred to as a sampling type current integrating circuit).
[0005]
The Coulomb counter type current integrating circuit is said to be more accurate than the sampling type current integrating circuit, but the circuit configuration is complicated and the parts cost of the circuit is high. Therefore, as a current integrating circuit, a sampling type current integrating circuit having a simple circuit structure and a low component cost has become mainstream.
[0006]
[Problems to be solved by the invention]
However, since the sampling type current integrating circuit uses an operational amplifier with a high gain, the input offset of the operational amplifier with respect to a change in environmental temperature cannot be ignored, and the offset needs to be measured and corrected periodically.
[0007]
This is the same for the coulomb counter method, but the sampling type current integrating circuit further has the following problem.
[0008]
That is, in the sampling type current integrating circuit, when integrating the fluctuating current, it is necessary to increase the integration constant of the operational amplifier. Accordingly, when the input offset of the operational amplifier is measured in the sampling type current integrating circuit, a time corresponding to a time constant corresponding to a large integration constant is required as a measurement time. This measurement time becomes a dead time in the current integration, causing a problem that a non-negligible error occurs.
[0009]
Therefore, conventionally, as a solution to this problem, a first solution using an operational amplifier designed with high accuracy so that the measurement of the offset becomes unnecessary, and a solution in which the integration constant is negligible with respect to the current integration A second solution has been conceived.
[0010]
However, the first solution has a problem in that the designed operational amplifier becomes very precise and expensive, and the advantage of the sampling type current integrating circuit that the circuit structure is simple and the parts cost is low cannot be used. .
[0011]
Further, the second solution has a problem that an error increases when integrating a fluctuating current because the integration constant is small.
[0012]
That is, as a solution to the above-described problem, there is a problem that an effective solution has not yet been devised, including the above-described first solution and second solution.
[0013]
The present invention has been made in view of such circumstances, and in a sampling type current integrating circuit, it is possible to shorten the time for correcting an offset due to the temperature characteristics of an operational amplifier, and to perform current integration with high accuracy. Is to do so.
[0014]
[Means for Solving the Problems]
The electronic circuit of the present invention includes an operational amplifier, and an element group including one or more capacitors connected to the operational amplifier, detects a current flowing through a predetermined transmission path, and detects an analog signal corresponding to the detected current. An integration circuit that integrates and outputs a value with a first integration constant, the above-described operational amplifier, and a predetermined part of the above-described element group. An offset detection circuit that detects an offset of the operational amplifier with a second integration constant including the offset, and outputs an analog value corresponding to the detected offset; an integration circuit; and a selection circuit that selects one of the offset detection circuits An A / D conversion circuit for A / D converting an analog value output from a circuit selected by the selection circuit among the integration circuit and the offset detection circuit; If the data digitized by the D conversion circuit is data corresponding to the output of the integration circuit, the integrated value of the data is integrated to calculate the integrated value of the current flowing through the transmission path, and the digitized data is calculated. Is a data corresponding to the offset detection circuit, and a digital operation circuit for calculating an offset voltage value of the operational amplifier based on the value of the data.
[0015]
The element group forming the integration circuit further has a detection resistor for detecting a current flowing through the transmission path, and the selection circuit, when turned on, short-circuits both ends of the detection resistor, and when turned off, A first switch for releasing the short circuit of the detection resistor, a second switch for disconnecting the transmission path from the integration circuit when turned off, and a second switch for connecting the transmission path to the integration circuit when turned on; When in the state, a predetermined one of the capacitors constituting the element group is disconnected from the integration circuit, and when in the on state, the capacitor disconnected from the integration circuit is connected to the integration circuit by a third switch. When selecting the integration circuit, the first switch is turned off, the second switch is turned on, and the third switch is turned on, and the offset detection circuit is selected. 1 of the switch is turned on, the second switch is turned off, and the third switch can be made to the off state.
[0016]
When the third switch is turned off, all the capacitors constituting the element group can be disconnected from the integration circuit.
[0017]
The A / D conversion circuit and the digital operation circuit are configured as a microcomputer, and the microcomputer provides a selection circuit with specification information for specifying one of the integration circuit and the offset detection circuit. And the selection circuit may be configured to select a circuit specified by the specification information provided by the specification unit, from the integration circuit and the offset detection circuit.
[0018]
The electronic circuit according to the present invention includes an operational amplifier, and an element group including one or more capacitors connected to the operational amplifier. The electronic circuit detects a current flowing through a predetermined transmission path, and outputs an analog signal corresponding to the detected current. Is integrated by a first integration constant to output the integrated value, the operational amplifier described above, and a predetermined part of the above-described element group, and 0 is smaller than the first integration constant. And an offset detection circuit that detects the offset of the operational amplifier with the second integration constant and outputs an analog value corresponding to the detected offset, and selects the analog output from the selected circuit. Is converted to digital data by digital-to-analog conversion. If the data is data corresponding to the output of the integrating circuit, the values of the data are integrated. When the integrated value of the current flowing through the transmission path is calculated, and the data is data corresponding to the offset detection circuit, the voltage value of the input offset of the operational amplifier is calculated based on the data value. You.
[0019]
The electronic circuit of the present invention may be mounted on an information processing device and integrate the current value of a current flowing or supplied to the information processing device, or a current flowing or supplied to an external information processing device. May be integrated, or the current value of the current flowing through or supplied to the electronic circuit itself may be integrated.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 shows a configuration example of a current integration circuit to which the present invention is applied.
[0021]
The current integration circuit 1 can be applied to various information processing devices. In this example, for example, the current integration circuit 1 is built in a battery pack (not shown) mounted on the above-mentioned notebook personal computer (not shown). And a circuit for integrating the current value of the charge / discharge current of the battery pack.
[0022]
As shown in FIG. 1, the current integrating circuit 1 includes a current integrating amplifier circuit 12 and a microcomputer 13.
[0023]
The current integrating amplifier circuit 12 includes a current detector 21 for detecting a charge / discharge current I of the battery pack flowing through a predetermined transmission line (cable) 11, and an analog value corresponding to the current I detected by the current detector 21. , An integration filter unit 22 that integrates and outputs the signal with a first integration constant, and a second integration constant that is smaller than the first integration constant. An offset detecting unit 23 that detects an offset of the operational amplifier (hereinafter, simply referred to as an offset of the operational amplifier) and outputs an analog value corresponding thereto is provided.
[0024]
The current integrating amplifier circuit 12 also selects one of the output of the integrating filter unit 22 and the output of the offset detecting unit 23, and sends the selected output (analog signal) to the amplifying unit (op-amp) 25. A selection unit 24 to be supplied and an amplification unit (operational amplifier) 25 for amplifying the analog signal supplied from the selection unit 24 are provided.
[0025]
That is, the current integration amplifier circuit 12 integrates the analog value corresponding to the current I flowing through the transmission path 11 with the first integration constant and outputs the first mode. It has two modes of a second mode in which an offset of the operational amplifier 25 is detected with an integration constant of 2 and an analog value corresponding thereto is output.
[0026]
The selection unit 24 selects one of the two modes. When the first mode is selected by the selection unit 24, a first circuit formed by the current detection unit 21, the integration filter unit 22, the selection unit 24, and the operational amplifier 25 operates in the current integration amplifier circuit 12.
[0027]
On the other hand, when the second mode is selected by the selection unit 24, the second circuit formed by the offset detection unit 23, the selection unit 24, and the operational amplifier 25 operates in the current integrating amplifier circuit 12.
[0028]
As described later, the first circuit includes an operational amplifier 25 and an element group including one or more capacitors, and its transfer function includes the above-described first integration constant.
[0029]
The second circuit is composed of the operational amplifier 25 of the first circuit and a predetermined part of the element group, and its transfer function has a second integral including 0, which is smaller than the first integral constant and includes 0. Contains constants.
[0030]
The microcomputer 13 includes an A / D converter 26 that performs A / D conversion (Analog to Digital conversion) of the analog signal output from the operational amplifier 25 of the current integration amplifier circuit 12 at a predetermined timing, and the above-described switch 24. When the current integration amplifier circuit 12 is operating in the above-described first mode in conjunction with the above, the digital data output from the A / D conversion unit 26 is supplied to the current integration unit 28 described below. When the current integrating amplifier circuit 12 is operating in the above-described second mode, the digital data output from the A / D converter 26 is supplied to an offset measuring unit 29 described later. A selection unit 27 for selecting is provided.
[0031]
When the current integrating amplifier circuit 12 is operating in the first mode described above, the microcomputer 13 acquires digital data output from the A / D converter 26 via the selector 27, When the current integration unit 28 and the current integration amplifier circuit 12 that calculate the integrated value of the current I flowing through the transmission line 11 by operating the A / D conversion unit operate in the second mode described above. An offset measuring unit 29 that obtains digital data output from 26 through a selecting unit 27 and measures (calculates) an offset voltage value of the operational amplifier 25 (or a value corresponding thereto) based on the value. And a mode in which one of the first mode and the second mode described above is selected and a signal corresponding to the selected mode is supplied to each of the selection unit 24 and the selection unit 27 Selecting section 30 is provided. That is, each of the selection unit 24 and the selection unit 27 performs input / output setting according to the mode corresponding to the signal supplied from the mode selection unit 30.
[0032]
As described above, the current integrating circuit 1 is provided with two modes, that is, the first mode for calculating the integrated value of the current I flowing through the transmission line 11 and the second mode for measuring the offset of the operational amplifier 25. . When the first mode is selected, the transfer function of the current integration amplifier circuit 12 includes the first integration constant. On the other hand, when the second mode is selected, the transfer function of the current integration amplifier circuit 12 includes an integration constant of a second value including the first value smaller than 0 and including 0.
[0033]
That is, the value of the integration constant used in each of the first mode and the second mode can be set independently of each other, and by setting a large value as the first integration constant, the current I , It is possible to reduce the integration error with respect to the current fluctuation. Further, by setting a small value as the second integration constant, the time constant time corresponding to the second integration constant is shortened, and as a result, the measurement time of the offset of the operational amplifier 25 can be shortened. Accordingly, the offset error of the operational amplifier 25 can be canceled at a high speed, and the fluctuating current I can be integrated by the integration process using the first integration constant to reduce the error. Can be calculated with high accuracy.
[0034]
The basic configuration of the current integrating circuit 1 has been described above. However, if the current integrating circuit 1 has the above configuration, that is, a sampling type current integrating circuit having an operational amplifier, a first mode for performing current integration and an operational amplifier Having two modes of a second mode for measuring the offset of the first mode, and each value of a first integration used in the first mode and a second integration constant used in the second mode The configuration of the current integration circuit is not limited as long as it is a current integration circuit that can be set independently of each other (each transfer function can be set so as to include an integration constant of a mutually different value). It is possible to take the form.
[0035]
FIG. 2 shows a configuration example of one of the embodiments of such a current integrating circuit 1.
[0036]
In the current integrating amplifier circuit 12 of FIG. 2, a resistor R4 and a series circuit in which a switch S4 and a capacitor C1 are connected in series are connected in parallel between the output of the operational amplifier OPAMP and the negative-phase input (-). Have been. The microcomputer 13 (A / D converter 26 in FIG. 1) is connected to the output of the operational amplifier OPAMP. One end of a series circuit in which a resistor R2 and a switch S2 are connected in series is also connected to the negative-phase input (-) of the operational amplifier OPAMP. The other end of the series circuit is connected to the transmission path 11.
[0037]
One end of a series circuit in which a resistor R3 and a switch S3 are connected in series is connected to the positive-phase input (+) of the operational amplifier OPAMP. The other end of the series circuit is connected to the transmission path 11. The resistor R5 and one end of a series circuit in which the switch S5 and the capacitor C2 are connected in series are also connected in parallel to the positive-phase input (+) of the operational amplifier OPAMP. The other end of the series circuit is grounded.
[0038]
A switch S1 is connected between one end of each of the resistors R2 and R3 on a side opposite to the side connected to the operational amplifier OPAMP, and a resistor R2 or a resistor R3 of the switches S2 and S3 is connected to each other. A detection resistor R <b> 1 that detects a current I flowing through the transmission path 11 as a voltage value is connected between the respective ends on the opposite side to the connected side.
[0039]
Next, the operation of the current integrating circuit 1 of FIG. 2 will be described.
[0040]
For example, assume that the mode selection unit 30 of the microcomputer 13 in FIG. 1 has selected the first mode (current integration mode).
[0041]
In this case, the selection unit 27 of the microcomputer 13 changes (selects) the setting so that the output of the A / D conversion unit 26 is supplied to the current integration unit 28.
[0042]
The selection unit 24 of the current integration amplifier circuit 12 changes (selects) the setting so that the output of the integration filter 22 is supplied to the operational amplifier 25. In the current integrating amplifier circuit 12 of FIG. 2, the elements corresponding to the selection unit 24 are switches S1 to S5. When the first mode is selected, only the switch S1 is turned off, and The other switches S2 to S5 are turned on.
[0043]
Therefore, when the first mode is selected, the current integrating amplifier circuit 12 is formed as an equivalent circuit 12-1 shown in FIG. 3 (operates as the equivalent circuit 12-1).
[0044]
However, in the equivalent circuit 12-1 of the current integrating amplifier circuit of FIG. 3, for simplification of description, the values of the resistors R4 and R5 are set to R (R4 = R5 = R), and the resistors R2 and R3 are set. Is set to R2 (R3 = R2), and the values of the capacitors C1 and C2 are set to C (C1 = C2 = C).
[0045]
That is, the resistor R1 in FIG. 3 corresponds to the current detection unit 21 in FIG. 1, the switches S2 to S5 in FIG. 3 correspond to the selection unit 24 in FIG. 1, and includes the switches S2 to S5 in FIG. , An operational amplifier OPAMP, a resistor R, a resistor R2, and a capacitor C correspond to the integrating filter unit 22 and the operational amplifier 25 in FIG.
[0046]
In this case, since the equivalent circuit 12-1 of the current integrating amplifier circuit of FIG. 3 has a first-order low-pass fill, its transfer function is as shown in the following equation (1).
[0047]
(Equation 1)

[0048]
In Expression (1), Vo represents the output voltage (frequency f) of the operational amplifier OPAMP, Vi represents the voltage across the detection resistor R1, and ω represents the normalized frequency (= 2πf).
[0049]
When the equation (1) is normalized, it becomes as shown in the following equation (2).
[0050]
(Equation 2)

[0051]
In Expression (2), if ω0 = 1 / CR, ω / ω0 represents a cutoff frequency.
[0052]
Here, the amplitude | T | and the phase θ of the transfer function are expressed by the following equation (3) based on the AC theory.
[0053]
[Equation 3]

[0054]
That is, in this example, when the first mode is selected, the current integrating amplifier circuit 12 of FIG. 2 is formed like the equivalent circuit 12-1 shown in FIG. 3, and the gain G is 20 log | T | And operates as an integration circuit whose integration constant is CR.
[0055]
In the example of FIG. 3, as described above, for the sake of simplicity, the values of the resistors R4 and R5 are set to R (R4 = R5 = R), and the values of the resistors R2 and R3 are set to R2. Although it is set (R3 = R2) and the values of the capacitors C1 and C2 are set to C (C1 = C2 = C), the gain resistors R2 to R5 and the integration capacitors C1 and Each value of C2 is not limited to the example of FIG. 3 and can be any value.
[0056]
That is, when the first mode is selected, the current integrating amplifier circuit 12 in FIG. 2 is determined by the respective values of the gain resistors R2 to R5 and the integrating capacitors C1 and C2 (the values of these elements are used). (Determined by a transfer function expressed by a transfer function) and operates as an integration circuit having a predetermined gain and a first integration constant. Specifically, the current I flowing through the transmission path 11 is detected as a voltage value across the detection resistor R1, and the detected analog voltage value is a first integration constant and is equivalent to the equivalent circuit 12-1 (FIG. However, each value of each gain resistor and each integration capacitor is integrated by an arbitrarily set value), amplified by a predetermined gain, and sent to the A / D converter 26 (FIG. 11) of the microcomputer 13. Is output.
[0057]
In FIG. 1, an A / D conversion unit 26 performs A / D conversion on an analog signal output from the operational amplifier 25 at a predetermined timing and outputs it as digital data. The current integrator 28 acquires digital data output from the A / D converter 26 via the selector 27 and integrates the digital data to calculate an integrated value of the current I flowing through the transmission line 11.
[0058]
As described above, if the values of the gain resistors R2 to R5 and the integration capacitors C1 and C2 are appropriately set, the first integration constant is set to a large value. As a result, the current integration amplifier shown in FIG. When the first mode is selected, the circuit 12 leaves the current I (the voltage value corresponding thereto) up to the vicinity of the Nyquist frequency of the A / D sampling of the A / D converter 26 (FIG. 1) of the microcomputer 13. Integrated output.
[0059]
Next, for example, in FIG. 1, it is assumed that the mode selection unit 30 of the microcomputer 13 selects the second mode (the offset measurement mode of the operational amplifier 25).
[0060]
In this case, the selection unit 27 of the microcomputer 13 changes (selects) the setting so that the output of the A / D conversion unit 26 is supplied to the offset measurement unit 29.
[0061]
The selection unit 24 of the current integration amplifier circuit 12 changes (selects) the setting so that the output of the offset detection unit 23 is supplied to the operational amplifier 25. In the current integrating amplifier circuit 12 of FIG. 2, as described above, the elements corresponding to the selection unit 24 are the switches S1 to S5, and when the second mode is selected, only the switch S1 is turned on. State, and the other switches S2 to S5 are turned off.
[0062]
Therefore, when the second mode is selected, the current integrating amplifier circuit 12 is formed as an equivalent circuit 12-2 shown in FIG. 4 (operates as the equivalent circuit 12-2).
[0063]
However, in the equivalent circuit 12-2 of the current integrating amplifier circuit of FIG. 4, for the sake of simplicity, the values of the resistors R4 and R5 are the same (R4 = R5), and the values of the resistors R2 and R3 are equal. The values are the same (R3 = R2).
[0064]
R0 represents an internal resistance of the operational amplifier OPAMP. Vn and Vp respectively represent the negative phase side and the positive phase side of the true input voltage in the operational amplifier OPAMP, and the values of the voltage Vn and the voltage Vp are the same from the relation of the operational amplifier inergic short. (Vn = Vp). IBn and IBp respectively represent the negative phase side and the positive phase side of the bias current, and if the input offset current is described as Iio, then Iio = IBn-IBp. Vo represents the output voltage of the operational amplifier OPAMP, and Vio represents the input offset voltage.
[0065]
That is, the switch S1 in FIG. 4 corresponds to the selection unit 24 in FIG. 1, and the equivalent circuit 12-2 including the operational amplifier OPAMP and the resistors R2 to R5 including the switch S1 in FIG. Corresponds to the offset detection unit 23 and the operational amplifier 25.
[0066]
In this case, the output voltage Vo of the operational amplifier OPAMP has a relationship represented by the following equation (5).
[0067]
(Equation 4)

[0068]
Since R4 = R5, equation (5) becomes as shown in the following equation (6).
[0069]
(Equation 5)

[0070]
In the equation (6), if IBn = IBp, I4 = I5 from the negative feedback characteristic of the operational amplifier, and the output voltage Vo of the operational amplifier OPAMP becomes zero. However, the operational amplifier OPAMP has input bias currents (IBp, IBn), and there is a difference between the input currents of the positive-phase input (+) and the negative-phase input (−). = 0. Since the characteristics of the internal transistor change depending on the environmental temperature, the input bias currents (IBp, IBn) change, and finally, the output voltage Vo of the operational amplifier OPAMP also changes. The amount of change is periodically measured and corrected by the microcomputer 13.
[0071]
Specifically, when the second mode is selected, the current integrating amplifier circuit 12 in FIG. 2 is formed as the equalizer circuit 12-2 in FIG. Such a circuit is called a gain circuit). That is, in the example of FIG. 4, the second integration constant is set to 0. Therefore, the output voltage Vo of the operational amplifier OPAMP is set as a value corresponding to the offset of the operational amplifier OPAMP by the current integrating amplifier circuit 12 (equivalent circuit 12-2). Output at high speed.
[0072]
In FIG. 1, an A / D conversion unit 26 performs A / D conversion on an analog signal output from the operational amplifier 25 at a predetermined timing and outputs it as digital data. The offset measurement unit 29 acquires the digital data output from the A / D conversion unit 26 via the selection unit 27, and based on the value of the digital data, calculates the offset voltage of the operational amplifier 25 (the operational amplifier OPAMP in FIG. 2). Measure (calculate) the value.
[0073]
As described above, when the second mode (the offset measurement mode of the operational amplifier OPAMP) is selected, the current integrating amplifier circuit 12 in FIG. 2 uses the integrating element (capacitor) used in the first mode (current integrating mode). , And operates as a mere gain circuit in which the second integration constant becomes 0, so that the offset measurement time of the operational amplifier OPAMP can be shortened, and since it also serves as a pre-hold circuit, the error in current integration is small. It is also possible to achieve the effect of becoming.
[0074]
In the example described above, only two patterns of the presence or absence of the integration circuit (the first integration constant and the first mode operating as an integration circuit having a predetermined gain, and the second integration constant become 0) One of the two modes of the second mode operating as a simple gain circuit) is selected, but the present invention is not limited to the above-described example.
[0075]
For example, by allowing the integration constant to be switched in a stepless manner, it is possible to adaptively change the integration constant in accordance with the current fluctuation of the current I flowing through the transmission line 11. In this case, it is possible to achieve an effect that the degree of freedom of the system is further improved. The method of changing the integration constant is not particularly limited. For example, a plurality of elements (a gain resistor and an integration capacitor) and a plurality of switches are further provided between the current integration amplifier circuit 12 in FIG. By providing the microcomputer 13 and appropriately controlling the state of each of the plurality of switches, the change of the integration constant can be easily realized.
[0076]
As described above, in the current integration circuit 1 of FIG. 1, the first mode in which the analog value corresponding to the current I detected by the current detection unit 21 is integrated by the integration filter unit 22 and the operational amplifier 25 and output. Two modes can be used: (current integration mode), and a second mode (offset measurement mode) in which the offset of the operational amplifier 25 is detected by the offset detection unit 23 and the operational amplifier 25, and the corresponding analog value is output.
[0077]
Furthermore, in the case of the first mode, the value corresponding to the current I is integrated and output with the first integration constant, and in the case of the second mode, 0 which is smaller than the first integration constant is also included. With the second integration constant, a value corresponding to the offset of the operational amplifier is detected and output.
[0078]
In other words, each of the first integration constant and the second integration constant can be set independently of each other. As a result, if the second integration constant becomes small, the offset measurement of the operational amplifier can be performed at high speed. Will be possible. Further, if the first integration constant becomes large, the frequency of A / D sampling of the A / D conversion unit 26 can be reduced, and even if the current I fluctuates greatly, it is possible to integrate them without omission. Become. Therefore, the current integration circuit 1 can perform the current integration with high accuracy. In other words, the current integrating circuit 1 can solve the above-described problem.
[0079]
【The invention's effect】
As described above, according to the present invention, it is possible to perform the sampling type current integration having two modes, the first mode for performing the integration operation for current integration and the second mode for performing the offset measurement of the operational amplifier. Can be. In particular, the first integration constant used in the first mode and the second integration constant used in the second mode can be set independently of each other. That is, each of the frequency characteristics in the first mode and the second mode can be varied independently of each other. Therefore, it is possible to shorten the time for correcting the offset due to the temperature characteristics of the operational amplifier, and to perform the current integration with high accuracy even in a large current fluctuation state.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration example of a current integration circuit to which the present invention is applied.
FIG. 2 is a circuit diagram showing a detailed configuration example of a current integrating amplifier circuit of the current integrating circuit of FIG.
FIG. 3 is a circuit diagram showing an equivalent circuit of the current integration amplifier circuit of FIG. 2 in a current integration mode.
FIG. 4 is a circuit diagram showing an equivalent circuit of the current integrating amplifier circuit of FIG. 2 in an offset measuring mode of the operational amplifier.
[Explanation of symbols]
Reference Signs List 1 current integrating circuit, 11 transmission line, 12 current integrating amplifier circuit, 13 microcomputer, 21 current detecting section, 22 integrating filter section, 23 offset detecting section, 24 selecting section, 25 amplifying section (op amp), 26 A / D converting section , 27 selection unit, 28 current integration unit, 29 offset measurement unit, C1, C2 capacitor, I current, OPAMP operational amplifier, R1 to R5 resistors, S1 to S5 switches

Claims

An operational amplifier, and an element group including one or more capacitors connected to the operational amplifier, configured to detect a current flowing through a predetermined transmission path, and to output an analog value corresponding to the detected current to a first An integration circuit that integrates and outputs an integration constant,
The offset of the operational amplifier is detected and detected by a second integration constant including 0, which is smaller than the first integration constant, and is configured by a predetermined part of the elements of the operational amplifier and the element group. An offset detection circuit that outputs an analog value corresponding to the offset,
A selection circuit that selects one of the integration circuit and the offset detection circuit;
An A / D conversion circuit for A / D converting an analog value output from a circuit selected by the selection circuit out of the integration circuit and the offset detection circuit;
If the data digitized by the A / D conversion circuit is data corresponding to the output of the integration circuit, the integrated value of the current is calculated by integrating the values of the data. And a digital operation circuit that calculates a voltage value of an offset of the operational amplifier based on a value of the data when the digitized data is data corresponding to the offset detection circuit. Electronic circuit.

The element group forming the integration circuit further includes a detection resistor that detects a current flowing through the transmission path,
The selection circuit,
A first switch that short-circuits both ends of the detection resistor when turned on, and releases the short-circuited detection resistor when turned off;
A second switch that disconnects the power transmission path from the integration circuit when in the off state and connects the power transmission path to the integration circuit when in the on state;
When turned off, a predetermined one of the capacitors constituting the element group is disconnected from the integration circuit, and when turned on, the capacitor disconnected from the integration circuit is replaced by the integration circuit And a third switch connected to the
When selecting the integration circuit, the first switch is turned off, the second switch is turned on, and the third switch is turned on,
The method according to claim 1, wherein when the offset detection circuit is selected, the first switch is turned on, the second switch is turned off, and the third switch is turned off. Electronic circuit as described.

3. The electronic circuit according to claim 2, wherein when the third switch is turned off, all the capacitors forming the element group are disconnected from the integration circuit. 4.

The A / D conversion circuit and the digital operation circuit are configured as a microcomputer,
The microcomputer further includes a designation unit that provides designation information for designating one of the integration circuit and the offset detection circuit to the selection circuit,
2. The electronic circuit according to claim 1, wherein the selection circuit selects a circuit specified by the specification information provided by the specification unit, from the integration circuit and the offset detection circuit. 3.